CN116994528A - 扫描驱动器 - Google Patents

扫描驱动器 Download PDF

Info

Publication number
CN116994528A
CN116994528A CN202310172967.7A CN202310172967A CN116994528A CN 116994528 A CN116994528 A CN 116994528A CN 202310172967 A CN202310172967 A CN 202310172967A CN 116994528 A CN116994528 A CN 116994528A
Authority
CN
China
Prior art keywords
voltage
output
gate
transistor
control node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310172967.7A
Other languages
English (en)
Inventor
印海静
郭源奎
严基明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116994528A publication Critical patent/CN116994528A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

公开了扫描驱动器。根据实施方式，扫描驱动器包括多个级。多个级中的每个的输出控制器包括下拉晶体管，并且下拉晶体管包括第一栅极和第二栅极，其中第一栅极电连接到第三控制节点或与第三控制节点电连接的节点，并且第二栅极连接到施加第二电压电平的第三电压的第三电压输入端子。

Description

扫描驱动器
本申请要求于2022年5月2日提交的第10-2022-0054437号韩国专利申请的优先权以及从其获得的所有权益，该韩国专利申请的内容通过引用以其整体并入本文中。
技术领域
一个或多个实施方式涉及扫描驱动器和包括扫描驱动器的显示装置。
背景技术
显示装置包括像素单元、扫描驱动器、数据驱动器和控制器，像素单元包括多个像素。扫描驱动器包括连接到扫描线的级，并且响应于来自控制器的信号，级经由连接到其的扫描线供给扫描信号。
发明内容
一个或多个实施方式包括能够稳定输出扫描信号的扫描驱动器和包括扫描驱动器的显示装置。通过本公开将实现的技术方面不限于以上提及的技术方面，并且本领域普通技术人员将通过本公开的描述而清楚地理解未提及的其它技术方面。
附加方面将在下面的描述中部分地阐述，并且部分地将通过描述而显而易见，或者可通过本公开的实施方式的实践而习得。
根据一个或多个实施方式，扫描驱动器包括多个级。多个级中的每个包括第一节点控制器、第二节点控制器、第三节点控制器和第一输出控制器，第一节点控制器连接到输入端子、第一时钟端子和第一控制节点，其中起始信号施加到输入端子并且第一时钟信号施加到第一时钟端子，第二节点控制器连接到第一时钟端子、第一电压输入端子、第二电压输入端子和第二控制节点，其中第一电压电平的第一电压施加到第一电压输入端子，并且第二电压电平的第二电压施加到第二电压输入端子，第三节点控制器连接在第一电压输入端子与第二时钟端子之间，并且根据第二控制节点的电压电平来控制第三控制节点的电压电平，并且第一输出控制器包括第一上拉晶体管和第一下拉晶体管，其中第一下拉晶体管连接在第一电压输入端子与第一输出端子之间并且将第一电压电平的第一栅极控制信号输出到第一输出端子，并且第一下拉晶体管连接在第二电压输入端子与第一输出端子之间并且将第二电压电平的第一栅极控制信号输出到第一输入端子。第一下拉晶体管可包括第一栅极和第二栅极，并且第一上拉晶体管的栅极和第一下拉晶体管的第一栅极可连接到第三控制节点或与第三控制节点电连接的节点。
第一下拉晶体管的第二栅极可连接到施加第二电压电平的第三电压的第三电压输入端子，并且第三电压可小于第二电压。
第三电压可随时间改变。
第三节点控制器可包括第一控制晶体管和第二控制晶体管，第一控制晶体管连接在第一电压输入端子与第三控制节点之间，并且第一控制晶体管的栅极连接到第二控制节点，第二控制晶体管连接在第二时钟端子与第三控制节点之间，并且第二控制晶体管的栅极连接到第一控制节点。与第三控制节点的电压电平对应的第二栅极控制信号可从连接到第三控制节点的第二输出端子输出，并且第二栅极控制信号以第二电压电平输出的时序可与第一栅极控制信号以第一电压电平输出的时序相同。
扫描驱动器还可包括第二输出控制器，第二输出控制器包括第二上拉晶体管和第二下拉晶体管，第二上拉晶体管连接在第一电压输入端子与第二输出端子之间，第二上拉晶体管的栅极连接到第二控制节点，并且将第一电压电平的第二栅极控制信号输出到第二输出端子，第二下拉晶体管连接在第二时钟端子与第二输出端子之间，第二下拉晶体管的栅极连接到第一控制节点，并且将第二电压电平的第二栅极控制信号输出到第二输出端子，其中第二栅极控制信号以第二电压电平输出的时序与第一栅极控制信号以第一电压电平输出的时序相同。
与第三控制节点的电压电平对应的进位信号可从连接到第三控制节点的进位输出端子输出，并且进位信号以第二电压电平输出的时序可与第一栅极控制信号以第一电压电平输出的时序相同。
从第二输出端子输出的第二栅极控制信号可包括进位信号。
扫描驱动器还可包括连接在第三节点控制器与第一输出控制器之间的第四节点控制器，其中第四节点控制器包括第三控制晶体管、第四控制晶体管、第五控制晶体管和第六控制晶体管，第三控制晶体管连接在第一电压输入端子与第四控制节点之间，并且第三控制晶体管的栅极连接到第三控制节点，第四控制晶体管连接在第二电压输入端子与第四控制节点之间，并且第四控制晶体管的第一栅极连接到第三控制节点并且第四控制晶体管的第二栅极连接到第三电压输入端子，第五控制晶体管连接在第一电压输入端子与第五控制节点之间，并且第五控制晶体管的栅极连接到第四控制节点，第六控制晶体管连接在第二电压输入端子与第五控制节点之间，并且第六控制晶体管的第一栅极连接到第四控制节点并且第六控制晶体管的第二栅极连接到施加第二电压电平的第四电压的第四电压输入端子，其中第一上拉晶体管的栅极和第一下拉晶体管的第一栅极连接到第五控制节点，并且第四电压小于第二电压。
与第三控制节点的电压电平或第五控制节点的电压电平对应的第二栅极控制信号可从连接到第三控制节点或第五控制节点的第二输出端子输出，并且第二栅极控制信号以第二电压电平输出的时序可与第一栅极控制信号以第一电压电平输出的时序相同。
根据一个或多个实施方式，扫描驱动器包括多个级。多个级中的每个包括第一节点控制器、第二节点控制器、第一输出控制器、第三节点控制器以及第二输出控制器，第一节点控制器连接到输入端子、第一时钟端子和第一控制节点，其中起始信号施加到输入端子，并且第一时钟信号施加到第一时钟端子，第二节点控制器连接到第一时钟端子、第二时钟端子、第一电压输入端子、第二电压输入端子和第二控制节点，其中第二时钟信号施加到第二时钟端子，第一电压电平的第一电压施加到第一电压输入端子，并且第二电压电平的第二电压施加到第二电压输入端子，第一输出控制器包括第一上拉晶体管和第一下拉晶体管，第一上拉晶体管连接在第一电压输入端子与第一输出端子之间，第一上拉晶体管的栅极连接到第二控制节点，并且将第一电压电平的第一栅极控制信号输出到第一输出端子，第一下拉晶体管连接在第二时钟端子与第一输出端子之间，第一下拉晶体管的栅极连接到第一控制节点，并且将第二电压电平的第一栅极控制信号输出到第一输出端子，第三节点控制器连接在第一电压输入端子与施加第三时钟信号的第三时钟端子之间，并且根据第一控制节点的电压电平和第二控制节点的电压电平来控制第三控制节点的电压电平，第二输出控制器包括第二上拉晶体管和第二下拉晶体管，第二上拉晶体管连接在第一电压输入端子与第二输出端子之间，并且将第一电压电平的第二栅极控制信号输出到第二输出端子，第二下拉晶体管连接在第二电压输入端子与第二输出端子之间，并且将第二电压电平的第二栅极控制信号输出到第二输出端子。第二下拉晶体管可包括第一栅极和第二栅极，并且第二上拉晶体管的栅极和第二下拉晶体管的第一栅极可连接到第三控制节点。
第二下拉晶体管的第二栅极可连接到施加第二电压电平的第三电压的第三电压输入端子，并且第三电压可小于第二电压。
第三电压可随时间改变。
从多个级中的每个级输出的第二栅极控制信号可施加到与每个级对应的像素行的像素和与每个级的下一级对应的像素行的像素。
从第一输出端子输出的第一栅极控制信号可包括进位信号。
与第三控制节点的电压电平对应的进位信号可从连接到第三控制节点的进位输出端子输出，并且进位信号以第二电压电平输出的时序可与第一栅极控制信号以第二电压电平输出的时序相同。
第三节点控制器可包括第一控制晶体管和第二控制晶体管，第一控制晶体管连接在第一电压输入端子与第三控制节点之间，并且第一控制晶体管的栅极连接到第二控制节点，第二控制晶体管连接在第三时钟端子与第三控制节点之间，并且第二控制晶体管的栅极连接到第一控制节点。
扫描驱动器还可包括第四节点控制器和第三输出控制器，第四节点控制器连接在第一电压输入端子与施加第四时钟信号的第四时钟端子之间，并且根据第一控制节点的电压电平和第二控制节点的电压电平来控制第四控制节点的电压电平，第三输出控制器包括第三上拉晶体管和第三下拉晶体管，第三上拉晶体管连接在第一电压输入端子与第三输出端子之间，并且将第一电压电平的第三栅极控制信号输出到第三输出端子，第三下拉晶体管连接在第二电压输入端子与第三输出端子之间，并且将第二电压电平的第三栅极控制信号输出到第三输出端子，第三下拉晶体管可包括第一栅极和第二栅极，第三上拉晶体管的栅极和第三下拉晶体管的第一栅极可连接到第四控制节点，并且第三下拉晶体管的第二栅极可连接到第三电压输入端子。
第四节点控制器可包括第三控制晶体管和第四控制晶体管，第三控制晶体管连接在第一电压输入端子与第四控制节点之间，并且第三控制晶体管的栅极连接到第二控制节点，第四控制晶体管连接在第四时钟端子与第四控制节点之间，并且第四控制晶体管的栅极连接到第一控制节点。第二时钟信号可以将第一时钟信号的相位移位来施加，并且第四时钟信号可以与第二时钟信号的相位相同的相位施加。
第二时钟信号可以将第一时钟信号的相位移位来施加，并且第三时钟信号可以与第二时钟信号的相位相同的相位施加。
当显示图像包括运动图像时，多个级可顺序地输出第一栅极控制信号和第二栅极控制信号的导通电压电平，当显示图像包括静止图像时，多个级可顺序地输出第一栅极控制信号的导通电压电平并且连续地输出第二栅极控制信号的关断电压电平，并且显示图像可包括帧图像或帧图像的部分图像。
根据一个或多个实施方式，扫描驱动器包括多个级。多个级中的每个包括第一节点控制器、第二节点控制器、第三节点控制器、第一输出控制器和第二输出控制器，第一节点控制器连接到输入端子、第一时钟端子和第一控制节点，其中起始信号施加到输入端子，并且第一时钟信号施加到第一时钟端子，第二节点控制器连接到第一时钟端子、第二时钟端子、第一电压输入端子、第二电压输入端子和第二控制节点，其中第二时钟信号施加到第二时钟端子，第一电压电平的第一电压施加到第一电压输入端子，并且第二电压电平的第二电压施加到第二电压输入端子，第三节点控制器连接在第一电压输入端子与第二时钟端子之间，并且根据第一控制节点的电压电平和第二控制节点的电压电平来控制第三控制节点的电压电平，第一输出控制器包括第一上拉晶体管和第一下拉晶体管，第一上拉晶体管连接在第一电压输入端子与第一输出端子之间，第一上拉晶体管的栅极连接到第二控制节点，并且将第一电压电平的第一栅极控制信号输出到第一输出端子，第一下拉晶体管连接在第二时钟端子与第一输出端子之间，第一下拉晶体管的栅极连接到第一控制节点，并且将第二电压电平的第一栅极控制信号输出到第一输出端子，第二输出控制器包括第二上拉晶体管和第二下拉晶体管，第二上拉晶体管连接在施加第一电压电平的第四电压的第四电压输入端子与第二输出端子之间，并且将第一电压电平的第二栅极控制信号输出到第二输出端子，第二下拉晶体管连接在第二电压输入端子与第二输出端子之间，并且将第二电压电平的第二栅极控制信号输出到第二输出端子。第二下拉晶体管可包括第一栅极和第二栅极，并且第二上拉晶体管的栅极和第二下拉晶体管的第一栅极可连接到第三控制节点。
第二下拉晶体管的第二栅极可连接到施加第二电压电平的第三电压的第三电压输入端子，并且第三电压可小于第二电压。
第三电压可随时间改变。
从多个级中的每个级输出的第二栅极控制信号可施加到与每个级对应的像素行的像素和与每个级的下一级对应的像素行的像素。
从第一输出端子输出的第一栅极控制信号可包括进位信号。
与第三控制节点的电压电平对应的进位信号可从连接到第三控制节点的进位输出端子输出，并且进位信号以第二电压电平输出的时序可与第一栅极控制信号以第一电压电平输出的时序相同。
第三节点控制器可包括第一控制晶体管和第二控制晶体管，第一控制晶体管连接在第一电压输入端子与第三控制节点之间，并且第一控制晶体管的栅极连接到第二控制节点，第二控制晶体管连接在第二时钟端子与第三控制节点之间，并且第二控制晶体管的栅极连接到第一控制节点。
扫描驱动器还可包括第三输出控制器，第三输出控制器包括第三上拉晶体管和第三下拉晶体管，第三上拉晶体管连接在施加第一电压电平的第五电压的第五电压输入端子与第三输出端子之间，并且将第一电压电平的第三栅极控制信号输出到第三输出端子，第三下拉晶体管连接在第二电压输入端子与第三输出端子之间，并且将第二电压电平的第三栅极控制信号输出到第三输出端子。第三下拉晶体管可包括第一栅极和第二栅极，第三上拉晶体管的栅极和第三下拉晶体管的第一栅极可连接到第三控制节点，并且第三下拉晶体管的第二栅极可连接到第三电压输入端子。
当显示图像包括运动图像时，多个级可顺序地输出第一栅极控制信号和第二栅极控制信号的导通电压电平，当显示图像包括静止图像时，多个级可顺序地输出第一栅极控制信号的导通电压电平并且连续地输出第二栅极控制信号的关断电压电平，并且显示图像可包括帧图像或帧图像的部分图像。
附图说明
通过结合附图的下面的描述，本公开的某些实施方式的以上和其它的方面、特征和优点将更显而易见，在附图中：
图1是示意性地示出根据实施方式的显示装置的图；
图2是示出根据实施方式的像素的等效电路图；
图3是示意性地示出根据实施方式的扫描驱动器的图；
图4是示出图3中的扫描驱动器中包括的级的实例的电路图；
图5A是图3中的扫描驱动器的输入/输出信号的波形图；
图5B是示出图4中的级的驱动的波形图；
图6是第三电压的波形图；
图7和图8是示出根据实施方式的扫描驱动器的级的电路的各种修改的图；
图9是示意性地示出根据实施方式的扫描驱动器的图；
图10至图13是示出图9中的扫描驱动器中包括的级的各种实例的电路图；
图14是示意性地示出根据实施方式的扫描驱动器的图；
图15和图16是示出图14中的扫描驱动器中包括的级的实例的电路图；
图17是示意性地示出根据实施方式的扫描驱动器的图；
图18和图19是示出图17中的扫描驱动器中包括的级的实例的电路图；
图20是示意性地示出根据实施方式的扫描驱动器的图；
图21是示出图20中的扫描驱动器中包括的级的实例的电路图；
图22是示出图20中的级的操作的实例的波形图；
图23A和图23B是示出根据实施方式的扫描驱动器的操作的实例的图；
图24是根据图23A和图23B的扫描驱动器的操作时序图；
图25是示意性地示出根据实施方式的扫描驱动器的图；
图26是示出图25中的扫描驱动器中包括的级的实例的电路图；
图27是示出图26中的级的操作的实例的波形图；
图28是图25中的扫描驱动器的操作时序图；
图29是示意性地示出根据实施方式的扫描驱动器的图；
图30是示出图29中的扫描驱动器中包括的级的实例的电路图；
图31是示意性地示出根据实施方式的扫描驱动器的图；
图32是示出图31中的扫描驱动器中包括的级的实例的电路图；
图33是示出图31中的级的操作的实例的波形图；
图34是图31中的扫描驱动器的操作时序图；
图35和图36是示出根据实施方式的扫描驱动器的级的电路的各种修改的图；
图37是示意性地示出根据实施方式的扫描驱动器的图；
图38至图40是示出图37中的扫描驱动器中包括的级的实例的电路图；
图41是示意性地示出根据实施方式的扫描驱动器的图；
图42是示出图41中的扫描驱动器中包括的级的实例的电路图；
图43是示出图42中的级的操作的实例的波形图；
图44是图41中的扫描驱动器的操作时序图；
图45和图46是示出图41中的扫描驱动器中包括的级的电路的各种修改的图；
图47是示意性地示出根据实施方式的扫描驱动器的图；以及
图48至图50是示出图47中的扫描驱动器中包括的级的电路的各种修改的图。
具体实施方式
现将详细地参照实例在附图中示出的实施方式，在附图中类似的附图标记在整个本公开中是指类似的元件。在这方面，本公开的实施方式可具有不同的形式，并且不应被解释为限于本文中所阐述的描述。相应地，以下仅通过参照图对实施方式进行描述，以解释本公开的各方面。如本文中所使用的，术语“和/或”包括相关联所列项目中的一个或者多个的任何和所有组合。在整个本公开中，表述“a、b和c中的至少一个”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的所有、或者其变体。
由于本公开考虑到各种改变和许多实施方式，因此某些实施方式将在附图中示出并且在书面描述中详细地描述。在下文中，将参照示出了本公开的实施方式的附图对本公开的效果和特征以及用于实现它们的方法更全面地描述。然而，本公开可以不同的形式实施，并且不应被解释为限于本文中所阐述的实施方式。
在以下实施方式中，诸如“第一”和“第二”的术语在本文中仅用于描述各种元件，但元件不受术语限制。这样的术语仅用于将一个元件与另一元件区分开的目的。
在以下实施方式中，除非在上下文中具有清楚不同的含义，否则以单数使用的表述涵盖复数的表述。
在以下实施方式中，诸如“包括(include)”或“包括(comprise)”的术语可被解释为表示某特性或某元件、或它们的任何组合，但可不被解释为排除一个或多个其它特性、元件或它们的组合的存在或添加的可能性。
将理解的是，当层、区域或元件被称为在另一层、区域或元件“上”时，其可“直接”在另一层、区域或元件“上”，或者可在一个或多个居间的层、区域或元件介于其间的情况下“间接”在另一层、区域或元件“上”。
为了解释的便利，附图中的元件的大小可被夸大或减小。例如，为了解释的便利，附图中的元件的尺寸和厚度被任意地指示，并且因此，本公开不必限于附图的图示。
在本公开中，“A和/或B”可包括“A”、“B”、或“A和B”。另外，在本公开中，“A和B中的至少一个”可包括“A”、“B”或“A和B”。
在以下实施方式中，当X和Y彼此连接被描述时，其包括X和Y彼此电连接的情况、X和Y功能性彼此连接的情况以及X和Y直接彼此连接的情况。在本文中，X和Y可包括诸如设备、元件、电路、线、电极、端子、导电膜和层的物体。因此，某连接关系(例如，附图或详细描述中所示的连接关系)可包括除了附图或详细描述中所示的连接关系之外的连接关系。
例如，当X和Y彼此电连接时，其包括能够实现X与Y之间的电连接的一个或多个元件(例如，开关、晶体管、电容器、电感器、电阻器、二极管等)连接在X与Y之间的情况。
在下面的实施方式中，结合元件状态使用的术语“导通”可是指元件的激活状态，并且术语“关断”可是指元件的非激活状态。如结合由元件接收的信号使用的，“导通”可是指激活元件的信号，并且“关断”可是指停用元件的信号。元件可由高电平的电压或低电平的电压激活。例如，P型晶体管(P沟道晶体管)可由低电平的电压激活，并且N型晶体管(N沟道晶体管)可由高电平的电压激活。相应地，应理解的是，对于P型晶体管和N型晶体管的“导通”电压具有彼此相反的电压电平(低对比高)。在下文中，晶体管导通的电压电平被称为导通电压电平，并且晶体管关断的电压电平被称为关断电压电平。
图1是示意性地示出根据实施方式的显示装置10的图。
根据实施方式的显示装置10可包括诸如有机发光显示装置、无机发光显示装置(无机发光显示器或无机电致发光(“EL”)显示装置)和量子点发光显示装置的显示装置。
参照图1，根据实施方式的显示装置10可包括像素单元110、扫描驱动器130、发射控制驱动器150、数据驱动器170和控制器190。
在像素单元110中可排列有多个像素PX和配置为将电信号发送到多个像素PX的多个信号线。像素单元110可包括显示图像的显示区域。
多个像素PX可重复地排列在第一方向(X方向；行方向)和第二方向(Y方向；列方向)上。多个像素PX可以诸如条纹布置、布置和马赛克布置的各种形状排列，以实现图像。多个像素PX中的每个可包括有机发光二极管作为显示元件，并且有机发光二极管可连接到像素电路。像素电路可包括多个晶体管和至少一个电容器。
配置为将电信号发送到多个像素PX的多个信号线可包括各自在第一方向上延伸的多个扫描线SL、各自在第一方向上延伸的多个发射控制线EL和各自在第二方向上延伸的多个数据线DL。多个扫描线SL可在第二方向上彼此分开地排列，并且可配置为将扫描信号发送到多个像素PX。多个发射控制线EL可在第二方向上彼此分开地排列，并且可配置为将发射控制信号发送到多个像素PX。多个数据线DL可在第一方向上彼此分开地排列，并且可配置为将数据信号发送到多个像素PX。多个像素PX中的每个可连接到从多个扫描线SL之中的至少一个对应扫描线、从多个发射控制线EL之中的对应发射控制线和从多个数据线DL之中的对应数据线。在实施方式中，连接到像素PX的至少一个扫描线可包括图2中所示的第一扫描控制线SCL1、第二扫描控制线SCL2、第三扫描控制线SCL3和第四扫描控制线SCL4中的至少一个。
扫描驱动器130可连接到多个扫描线SL，并且可响应于来自控制器190的控制信号SCS生成扫描信号，并且将生成的信号顺序地发送到扫描线SL。扫描信号可包括用于控制像素PX中包括的晶体管的导通和关断的栅极控制信号。扫描信号可包括重复有像素PX中包括的晶体管可导通的导通电压(导通电压电平)和晶体管可关断的关断电压(关断电压电平)的方波信号。在实施方式中，导通电压可包括高电平电压(在下文中被称为“高电压”)或低电平电压(在下文中被称为“低电压”)。可根据像素PX内的接收扫描信号的晶体管的功能来确定保持扫描信号的导通电压的时段(在下文中被称为“导通电压时段”)和保持扫描信号的关断电压的时段(在下文中被称为“关断电压时段”)。扫描驱动器130可包括配置为顺序地生成并且输出扫描信号的移位寄存器(或级)。
发射控制驱动器150可连接到多个发射控制线EL，并且可响应于来自控制器190的控制信号ECS生成发射控制信号并且将生成的信号顺序地发送到发射控制线EL。发射控制信号可包括用于控制像素PX中包括的晶体管的导通和关断的栅极控制信号。发射控制信号可包括重复有像素PX中包括的晶体管可导通的导通电压和晶体管可关断的关断电压的方波信号。发射控制驱动器150可包括配置为顺序地生成并且输出发射控制信号的移位寄存器(或级)。数据驱动器170可连接到多个数据线DL，并且配置为响应于来自控制器190的控制信号DCS将数据信号发送到数据线DL。由数据线DL接收的数据信号可发送到发送有扫描信号的像素PX。为此，数据驱动器170可与扫描信号同步地将数据信号发送到数据线DL。
控制器190可基于从外部接收的信号生成控制信号SCS、控制信号ECS和控制信号DCS。控制器190可将控制信号SCS供给到扫描驱动器130，将控制信号ECS供给到发射控制驱动器150，并且将控制信号DCS供给到数据驱动器170。
在实施方式中，像素电路中包括的多个晶体管可包括N型氧化物薄膜晶体管。在氧化物薄膜晶体管中，有源图案(半导体层)可包括氧化物。
在实施方式中，像素电路中包括的多个晶体管中的一些可包括N型氧化物薄膜晶体管，并且其它晶体管可包括P型硅薄膜晶体管。在硅薄膜晶体管中，有源图案(半导体层)可包括非晶硅、多晶硅等。
图2是示出根据实施方式的像素PX的等效电路图。
参照图2，像素PX可包括像素电路PC和连接到像素电路PC的作为显示元件的有机发光二极管OLED。像素电路PC可包括为多个的第一晶体管M1至第七晶体管M7、电容器Cst、信号线、第一初始化电压线VIL1和第二初始化电压线VIL2以及驱动电压线PL，信号线连接到第一晶体管M1至第七晶体管M7和电容器Cst。信号线可包括数据线DL、第一扫描控制线SCL1、第二扫描控制线SCL2、第三扫描控制线SCL3、第四扫描控制线SCL4和发射控制线ECL。
第一晶体管M1可包括驱动晶体管，并且第二晶体管M2至第七晶体管M7可包括开关晶体管。根据晶体管的类型(P型或N型)和/或操作条件，第一晶体管M1至第七晶体管M7中的每个的第一端子可包括源极端子或漏极端子，并且第一晶体管M1至第七晶体管M7中的每个的第二端子可包括与第一端子不同的端子。例如，当第一端子包括源极端子时，第二端子可包括漏极端子。在实施方式中，源极端子和漏极端子可分别与源电极和漏电极互换使用。
驱动电压线PL可配置为将第一电源电压ELVDD传输到第一晶体管M1。第一电源电压ELVDD可包括施加到每个像素PX中包括的有机发光二极管OLED的第一电极(像素电极或阳极)的高电压。第一初始化电压线VIL1可配置为将用于初始化第一晶体管M1的第一初始化电压VINT1施加到像素PX。第二初始化电压线VIL2可配置为将用于初始化有机发光二极管OLED的第二初始化电压VINT2传输到像素PX。
在图2中，从第一晶体管M1至第七晶体管M7之中的第三晶体管M3和第四晶体管M4实现为N沟道金属氧化物半导体场效应晶体管(“MOSFET”；NMOS)，并且其它晶体管实现为P沟道MOSFET(“PMOS”)。
第一晶体管M1可连接在驱动电压线PL与有机发光二极管OLED之间。第一晶体管M1可经由第五晶体管M5连接到驱动电压线PL，并且可经由第六晶体管M6电连接到有机发光二极管OLED。第一晶体管M1可包括连接到第二节点N2的栅极、连接到第一节点N1的第一端子和连接到第三节点N3的第二端子。第一晶体管M1可根据第二晶体管M2的开关操作接收数据信号DATA，并且将驱动电流IOLED供给到有机发光二极管OLED。
第二晶体管M2(数据写入晶体管)可连接在数据线DL与第一节点N1之间，并且可经由第五晶体管M5连接到驱动电压线PL。第一节点N1可包括第一晶体管M1和第五晶体管M5连接到的节点。第二晶体管M2可包括连接到第一扫描控制线SCL1的栅极、连接到数据线DL的第一端子和连接到第一节点N1(或第一晶体管M1的第一端子)的第二端子。第二晶体管M2可响应于经由第一扫描控制线SCL1接收的第一扫描控制信号GW而导通，并且执行将经由数据线DL接收的数据信号DATA传输到第一节点N1的开关操作。
第三晶体管M3(补偿晶体管)可连接在第二节点N2与第三节点N3之间。第三晶体管M3可经由第六晶体管M6连接到有机发光二极管OLED。第二节点N2可包括第一晶体管M1的栅极连接到的节点，并且第三节点N3可包括第一晶体管M1和第六晶体管M6连接到的节点。第三晶体管M3可包括连接到第二扫描控制线SCL2的栅极、连接到第二节点N2(或第一晶体管M1的栅极)的第一端子和连接到第三节点N3(或第一晶体管M1的第二端子)的第二端子。第三晶体管M3可响应于经由第二扫描控制线SCL2接收的第二扫描控制信号GC而导通，并且二极管连接第一晶体管M1，并且因此，可补偿第一晶体管M1的阈值电压。
第四晶体管M4(第一初始化晶体管)可连接在第二节点N2与第一初始化电压线VIL1之间。第四晶体管M4可包括连接到第三扫描控制线SCL3的栅极、连接到第二节点N2的第一端子和连接到第一初始化电压线VIL1的第二端子。第四晶体管M4可响应于经由第三扫描控制线SCL3接收的第三扫描控制信号GI而导通，并且可配置为将第一初始化电压VINT1施加到第一晶体管M1的栅极，以初始化第一晶体管M1的栅极。
第五晶体管M5(第一发射控制晶体管)可连接在驱动电压线PL与第一节点N1之间。第六晶体管M6(第二发射控制晶体管)可连接在第三节点N3与有机发光二极管OLED之间。第五晶体管M5可包括连接到发射控制线ECL的栅极、连接到驱动电压线PL的第一端子和连接到第一节点N1的第二端子。第六晶体管M6可包括连接到发射控制线ECL的栅极、连接到第三节点N3的第一端子和连接到有机发光二极管OLED的像素电极的第二端子。第五晶体管M5和第六晶体管M6可响应于经由发射控制线ECL接收的发射控制信号EM而同步地导通，以使得驱动电流IOLED在有机发光二极管OLED中流动。
第七晶体管M7(第二初始化晶体管)可连接在有机发光二极管OLED与第二初始化电压线VIL2之间。第七晶体管M7可包括连接到第四扫描控制线SCL4的栅极、连接到第六晶体管M6的第二端子和有机发光二极管OLED的像素电极的第一端子以及连接到第二初始化电压线VIL2的第二端子。第七晶体管M7可响应于经由第四扫描控制线SCL4接收的第四扫描控制信号GB而导通，并且可配置为将第二初始化电压VINT2施加到有机发光二极管OLED的像素电极，以便初始化有机发光二极管OLED。可省略第七晶体管M7。
电容器Cst可包括第一电极和第二电极。电容器Cst的第一电极可连接到第一晶体管M1的栅极，并且第二电极可连接到驱动电压线PL。电容器Cst可存储并且保持与相对端(即，驱动电压线PL和第一晶体管M1的栅极)之间的电压差对应的电压，以使得可保持施加到第一晶体管M1的栅极的电压。
有机发光二极管OLED可包括像素电极和相对电极，并且相对电极可接收第二电源电压ELVSS。第二电源电压ELVSS可包括待施加到有机发光二极管OLED的第二电极(相对电极或阴极)的低电压。有机发光二极管OLED可从第一晶体管M1接收驱动电流IOLED并且发射光，以使得显示图像。第一电源电压ELVDD和第二电源电压ELVSS可包括允许多个像素PX发射光的驱动电压。
像素PX可在一个帧时段期间的非发射时段和发射时段中操作。帧时段可包括显示一个帧图像的时段。非发射时段可包括第四晶体管M4导通以使得第一晶体管M1的栅极初始化的初始化时段、第二晶体管M2导通以使得数据信号DATA供给到像素PX的数据写入时段、第三晶体管M3导通以使得第一晶体管M1的阈值电压得到补偿的补偿时段以及第七晶体管M7导通以使得有机发光二极管OLED初始化的重置时段。发射时段可包括第五晶体管M5和第六晶体管M6导通以使得有机发光二极管OLED发射光的时段。发射时段可大于非发射时段的初始化时段、数据写入时段、补偿时段和重置时段中的每个。
在本实施方式中，多个晶体管M1至M7(即，第一晶体管M1至第七晶体管M7)中的至少一个可包括包含有氧化物的半导体层，并且剩余晶体管可包括包含有硅的半导体层。例如，当直接影响显示装置的亮度的第一晶体管M1(驱动晶体管)包括高度可靠的包括多晶硅的半导体层时，可实现高分辨率的显示装置。
此外，由于氧化物半导体具有高载流子迁移率和低泄漏电流，因此即使长时间驱动显示装置，电压降也不大。换句话说，即使当显示装置以低频驱动时，图像根据电压降的颜色变化也不大，并且因此，显示装置可以低频驱动。由于氧化物半导体具有低泄漏电流的优点，因此如上所述，连接到第一晶体管M1的栅极的第三晶体管M3和第四晶体管M4中的至少一个可采用为氧化物半导体，以便防止可能流到第一晶体管M1的栅极的泄漏电流，并且同时减少功耗。图3是示意性地示出根据实施方式的扫描驱动器130的图。
参照图3，扫描驱动器130可包括多个级ST1、ST2、ST3、ST4等。级ST1、ST2、ST3、ST4等可分别对应于像素单元110(例如，参见图1)中提供的像素行(像素线)。扫描驱动器130的级的数量可根据像素行的数量进行各种修改。
级ST1、ST2、ST3、ST4等中的每个可响应于起始信号输出多个输出信号。例如，级ST1、ST2、ST3、ST4等中的每个可输出第一输出信号和第二输出信号。这里，从级ST1、ST2、ST3、ST4等中的每个输出的第一输出信号可包括用于控制P型晶体管的导通和关断的栅极控制信号，并且第二输出信号可包括用于控制N型晶体管的导通和关断的栅极控制信号。例如，从级ST1、ST2、ST3、ST4等中的每个输出的第一输出信号可包括经由第一扫描控制线SCL1(参见图2)施加的第一扫描控制信号GW，并且第二输出信号可包括经由第二扫描控制线SCL2(参见图2)施加的第二扫描控制信号GC或经由第三扫描控制线SCL3(参见图3)施加的第三扫描控制信号GI。
级ST1、ST2、ST3、ST4等中的每个可包括输入端子IN、第一时钟端子CK1、第二时钟端子CK2、第一电压输入端子V1、第二电压输入端子V2、第三电压输入端子V3、第一输出端子OUT1、第二输出端子OUT2和进位输出端子COUT。
输入端子IN可接收外部信号STV或从前一级输出的进位信号作为起始信号。在实施方式中，外部信号STV可施加到第一级ST1(在本文中可被称为级ST1)的输入端子IN，并且自第二级ST2(在本文中可被称为级ST2)起，从前一级输出的进位信号(前一进位信号)可施加到输入端子IN。这里，前一进位信号可包括从相邻的紧挨在前的级输出的进位信号。例如，第一级ST1可通过外部信号STV开始驱动，并且从第一级ST1输出的进位信号CR[1]可输入到第二级ST2的输入端子IN。
第一时钟信号CLK1或第二时钟信号CLK2可发送到第一时钟端子CK1和第二时钟端子CK2中的每个。第一时钟信号CLK1和第二时钟信号CLK2可交替地施加到级ST1、ST2、ST3、ST4等。例如，在奇数编号级中，第一时钟信号CLK1可施加到第一时钟端子CK1，并且第二时钟信号CLK2可施加到第二时钟端子CK2。此外，在偶数编号级中，第二时钟信号CLK2可施加到第一时钟端子CK1，并且第一时钟信号CLK1可施加到第二时钟端子CK2。
第一电压输入端子V1可接收为高电压的第一电压VGH，并且第二电压输入端子V2可接收为低电压的第二电压VGL。第三电压输入端子V3可接收第三电压VGLt。第一电压VGH、第二电压VGL和第三电压VGLt可作为全局信号从图1中所示的控制器190和/或电源单元(未示出)供给。
第一输出端子OUT1可输出第一输出信号Out1，并且第二输出端子OUT2可输出第二输出信号Out2。当第一输出信号Out1为低电压时，第二输出信号Out2可为高电压。第一输出信号Out1和第二输出信号Out2可控制彼此不同类型的晶体管的导通和关断。例如，第一输出信号Out1可包括用于控制P型晶体管的导通和关断的栅极控制信号，并且第二输出信号Out2可包括用于控制N型晶体管的导通和关断的栅极控制信号。第一输出信号Out1的导通电压可为低电压，并且第二输出信号Out2的导通电压可为高电压。进位输出端子COUT可输出进位信号CR。
图4是示出图3中的扫描驱动器130中包括的级STk的实例的电路图。图5A是图3中的扫描驱动器130的输入/输出信号的波形图。图5B是示出图4中的级STk的驱动的波形图。图6是第三电压VGLt的波形图。
级ST1、ST2、ST3、ST4等中的每个可包括多个节点，并且在下文中，从多个节点之中的一些节点被称为第一控制节点Q、第二控制节点QB和第三控制节点QB_F。在下文中，第k级STk被描述为奇数编号级的实例，并且第k级STk可将第k第一输出信号Out1[k]和第k第二输出信号Out2[k]输出到像素单元110的第k行。在下文中，为了解释的便利，将第k级STk、第k第一输出信号Out1[k]和第k第二输出信号Out2[k]分别描述为级STk、第一输出信号Out1[k]和第二输出信号Out2[k]。
级STk可包括第一节点控制器231、第二节点控制器232、第三节点控制器233、第一输出控制器235和第二输出控制器236。第一节点控制器231、第二节点控制器232、第三节点控制器233、第一输出控制器235和第二输出控制器236中的每个可包括至少一个晶体管。至少一个晶体管可包括N型晶体管和/或P型晶体管。N型晶体管可包括N型氧化物半导体晶体管。P型晶体管可包括P型硅半导体晶体管。N型氧化物半导体晶体管可包括包含有第一栅极和第二栅极的双栅极晶体管，在双栅极晶体管中第一栅极为布置在半导体上方的顶栅极并且第二栅极为布置在半导体下方的底栅极。例如，级STk的第一晶体管T1至第九晶体管T9、第十一晶体管T11和第十二晶体管T12可为P型晶体管，并且第十晶体管T10可为N型晶体管。
前一进位信号CR[k-1]可作为起始信号施加到输入端子IN，第一时钟信号CLK1可施加到第一时钟端子CK1，并且第二时钟信号CLK2可施加到第二时钟端子CK2。第一电压VGH可施加到第一电压输入端子V1，第二电压VGL可施加到第二电压输入端子V2，并且第三电压VGLt可施加到第三电压输入端子V3。当k为1时，外部信号STV可作为起始信号施加到第一级ST1的输入端子IN。
第一节点控制器231可连接在输入端子IN与第一控制节点Q之间。第一节点控制器231可基于施加到输入端子IN的起始信号(例如，外部信号STV或前一进位信号CR[k-1])或施加到第一时钟端子CK1的第一时钟信号CLK1来控制第一控制节点Q的电压。第一节点控制器231可包括第一晶体管T1和第六晶体管T6。
第一晶体管T1可包括在输入端子IN与第一节点Na之间彼此串联连接的一对子晶体管。例如，第一晶体管T1可包括第一子晶体管T1-1和第二子晶体管T1-2。第一子晶体管T1-1和第二子晶体管T1-2的栅极可连接到第一时钟端子CK1。
第六晶体管T6可连接在第一节点Na与第一控制节点Q之间。第六晶体管T6的栅极可连接到第二电压输入端子V2。第六晶体管T6可电连接第一节点Na和第一控制节点Q，以便将第一控制节点Q的电压电平控制为对应于第一节点Na的电压电平。
第二节点控制器232可连接在第二时钟端子CK2与第二控制节点QB之间。第二节点控制器232可基于施加到第一时钟端子CK1的第一时钟信号CLK1和施加到第二时钟端子CK2的第二时钟信号CLK2来控制第二控制节点QB的电压。第二节点控制器232可包括第二晶体管T2至第五晶体管T5和第一电容器C1。
第二晶体管T2可连接到第一电压输入端子V1和第二节点Nb。第二晶体管T2的栅极可连接到第二控制节点QB。
第三晶体管T3可连接在第一节点Na与第二节点Nb之间。第三晶体管T3的栅极可连接到第二时钟端子CK2。
第四晶体管T4可连接在第二控制节点QB与第一时钟端子CK1之间。第四晶体管T4的栅极可连接到第一节点Na。
第五晶体管T5可连接在第二控制节点QB与第二电压输入端子V2之间。第五晶体管T5的栅极可连接到第一时钟端子CK1。
第一电容器C1可连接在第一电压输入端子V1与第二控制节点QB之间。
第三节点控制器233可连接在第一电压输入端子V1与第二时钟端子CK2之间。第三节点控制器233可根据第一控制节点Q和第二控制节点QB的电压电平来控制第三控制节点QB_F的电压。进位输出端子COUT可连接到第三控制节点QB_F，并且第三节点控制器233也可用作配置为输出进位信号的输出控制器。第三节点控制器233可将具有第三控制节点QB_F的电压电平的输出信号作为进位信号CR[k]输出到进位输出端子COUT。第三节点控制器233可包括第七晶体管T7、第八晶体管T8和第二电容器C2。
第七晶体管T7可连接在第一电压输入端子V1与第三控制节点QB_F之间。第七晶体管T7的栅极可连接到第二控制节点QB。第七晶体管T7可被命名为“第一控制晶体管”。
第八晶体管T8可连接在第二时钟端子CK2与第三控制节点QB_F之间。第八晶体管T8的栅极可连接到第一控制节点Q。第八晶体管T8可被命名为“第二控制晶体管”。
第二电容器C2可连接在第一控制节点Q与第三控制节点QB_F之间。
第一输出控制器235可连接在第一电压输入端子V1与第二时钟端子CK2之间。第一输出控制器235可根据第一控制节点Q和第二控制节点QB的电压电平输出高电压或低电压的第一输出信号Out1[k]。第一输出控制器235可根据第一控制节点Q和第二控制节点QB的电压电平，将第一电压VGH或第二时钟信号CLK2传输到连接到第一输出节点No1的第一输出端子OUT1。第一电压VGH的高电压和第二时钟信号CLK2的低电压可作为第一输出信号Out1[k]从第一输出端子OUT1输出。第一输出控制器235可包括第十一晶体管T11和第十二晶体管T12。
第十一晶体管T11可连接在第一电压输入端子V1与第一输出端子OUT1(第一输出节点No1)之间。第十一晶体管T11的栅极可连接到第二控制节点QB。
第十二晶体管T12可连接在第二时钟端子CK2与第一输出端子OUT1(第一输出节点No1)之间。第十二晶体管T12的栅极可连接到第一控制节点Q。
第二输出控制器236可连接在第一电压输入端子V1与第二电压输入端子V2之间。第二输出控制器236可根据第三控制节点QB_F的电压电平输出高电压或低电压的第二输出信号Out2[k]。第二输出控制器236可根据第三控制节点QB_F的电压电平将第一电压VGH或第二电压VGL传输到与第二输出节点No2连接的第二输出端子OUT2。第一电压VGH的高电压或第二电压VGL的低电压可作为第二输出信号Out2[k]从第二输出端子OUT2输出。第二输出控制器236可包括第九晶体管T9和第十晶体管T10。
第九晶体管T9可连接在第一电压输入端子V1与第二输出端子OUT2(第二输出节点No2)之间。第九晶体管T9的栅极可连接到第三控制节点QB_F。
第十晶体管T10可连接在第二电压输入端子V2与第二输出端子OUT2(第二输出节点No2)之间。第十晶体管T10可包括第一栅极和第二栅极。第十晶体管T10的第一栅极可连接到第三控制节点QB_F，并且第十晶体管T10的第二栅极可连接到第三电压输入端子V3。
如图5A和图5B中所示，第一时钟信号CLK1和第二时钟信号CLK2可包括重复有为高电压的第一电压VGH和为低电压的第二电压VGL的方波信号。第一时钟信号CLK1和第二时钟信号CLK2中的每个的周期可为包括一个高电压和一个低电压的2H。第一时钟信号CLK1和第二时钟信号CLK2可包括具有彼此相同的波形并且通过将相位移位来提供的信号。例如，第二时钟信号CLK2可具有与第一时钟信号CLK1的波形相同的波形，并且可通过将相位以一定间隔移位(相移)来施加。经由第一时钟信号线供给的第一时钟信号CLK1的导通电压时段和经由第二时钟信号线供给的第二时钟信号CLK2的导通电压时段可彼此不重叠。第一时钟信号CLK1和第二时钟信号CLK2的导通电压时段中的每个的长度可为约1H或小于1H的一定长度。
在图5B中，示出了前一进位信号CR[k-1]、第一时钟信号CLK1、第二时钟信号CLK2、第一控制节点Q和第二控制节点QB的节点电压、进位信号CR[k]、第一输出信号Out1[k]和第二输出信号Out2[k]。在下文中，为了解释的便利，表述的是，第一电压VGH的电压电平为高电平，并且第二电压VGL的电压电平为低电平。
当低电压的起始信号施加到输入端子IN时，低电压的第一时钟信号CLK1施加到第一时钟端子CK1，并且高电压的第二时钟信号CLK2可施加到第二时钟端子CK2。第一晶体管T1和第五晶体管T5可根据第一时钟信号CLK1而导通。根据导通的第一晶体管T1，第一节点Na可变为低电平，以使得第四晶体管T4导通，并且根据导通的第四晶体管T4和导通的第五晶体管T5，第二控制节点QB可变为低电平。此外，由于第六晶体管T6根据第二电压VGL而导通，因此第一控制节点Q和第一节点Na可彼此电连接，以使得第一控制节点Q可变为低电平。
栅极连接到低电平的第一控制节点Q的第十二晶体管T12和栅极连接到低电平的第二控制节点QB的第十一晶体管T11可导通，以使得第一电压VGH可作为第一输出信号Out1[k]从第一输出端子OUT1输出。栅极连接到低电平的第二控制节点QB的第二晶体管T2和第七晶体管T7以及栅极连接到低电平的第一控制节点Q的第八晶体管T8可导通，以使得第二节点Nb和第三控制节点QB_F可处于第一电压VGH的高电平状态。栅极连接到高电平的第三控制节点QB_F的第十晶体管T10可导通，以使得第二电压VGL可作为第二输出信号Out2[k]从第二输出端子OUT2输出。此外，为第三控制节点QB_F的电压电平的、高电平的进位信号CR[k]可从连接到第三控制节点QB_F的进位输出端子COUT输出。
起始信号可从低电压转变为高电压，高电压的第一时钟信号CLK1可施加到第一时钟端子CK1，并且高电压的第二时钟信号CLK2可施加到第二时钟端子CK2。由于第一晶体管T1和第三晶体管T3根据第一时钟信号CLK1和第二时钟信号CLK2而关断，并且第六晶体管T6根据低电压的第二电压VGL而连续地导通，因此第一节点Na和第一控制节点Q可保持低电平状态。由于第五晶体管T5根据高电压的第一时钟信号CLK1而关断并且第一节点Na为低电平，因此第四晶体管T4可连续地导通，以使得高电压的第一时钟信号CLK1传输到第二控制节点QB，并且第二控制节点QB设置为高电平。相应地，栅极连接到高电平的第二控制节点QB的第二晶体管T2、第七晶体管T7和第十一晶体管T11可关断。
此后，当在第一时钟信号CLK1为高电压的情况下第二时钟信号CLK2从高电压转变为低电压时，第三晶体管T3可导通。根据处于导通状态的第三晶体管T3、第六晶体管T6、第八晶体管T8和第二电容器C2，低电压的第二时钟信号CLK2可传输到第三控制节点QB_F，以使得第三控制节点QB_F处于低电平状态，并且处于低电平状态的第一控制节点Q可通过电容器耦合(电容耦合)而处于更低的低电平状态。
为第三控制节点QB_F的电压电平的、低电平的进位信号CR[k]可从连接到低电平的第三控制节点QB_F的进位输出端子COUT输出。栅极连接到低电平的第一控制节点Q的第十二晶体管T12可导通，以使得低电压的第二时钟信号CLK2可作为第一输出信号Out1[k]从第一输出端子OUT1输出。栅极连接到低电平的第三控制节点QB_F的第九晶体管T9可导通，以使得施加到第一电压输入端子V1的高电平的第一电压VGH可作为第二输出信号Out2[k]从第二输出端子OUT2输出。换句话说，低电平的进位信号CR[k]、低电平的第一输出信号Out1[k]和高电平的第二输出信号Out2[k]可与低电平的第二时钟信号CLK2的时序同步地输出。随后，当在第一时钟信号CLK1为高电压的情况下第二时钟信号CLK2从低电压转变为高电压时，第三晶体管T3可关断，第一控制节点Q可保持低电平状态，并且第二控制节点QB可保持高电平状态。由于栅极连接到第一控制节点Q的第八晶体管T8导通，因此第三控制节点QB_F可根据高电压的第二时钟信号CLK2而设置为高电平。为第三控制节点QB_F的电压电平的、高电平的进位信号CR[k]可从连接到第三控制节点QB_F的进位输出端子COUT输出。栅极连接到低电平的第一控制节点Q的第十二晶体管T12可导通，以使得第二时钟信号CLK2的高电压可作为第一输出信号Out1[k]从第一输出端子OUT1输出。栅极连接到高电平的第三控制节点QB_F的第十晶体管T10可导通，以使得施加到第二电压输入端子V2的低电平的第二电压VGL可作为第二输出信号Out2[k]从第二输出端子OUT2输出。换句话说，高电平的进位信号CR[k]、高电平的第一输出信号Out1[k]和低电平的第二输出信号Out2[k]可与第二时钟信号CLK2转变为高电压的时序同步地输出。此后，当在第二时钟信号CLK2为高电压的情况下第一时钟信号CLK1从高电压转变为低电压时，第一晶体管T1和第五晶体管T5可导通。根据导通的第一晶体管T1和根据第二电压VGL而导通的第六晶体管T6，第一控制节点Q可通过起始信号的高电压而设置为高电平。根据依据导通的第五晶体管T5的第二控制节点QB，第二控制节点QB可根据第二电压VGL而设置为低电平状态。相应地，第八晶体管T8可关断，并且第七晶体管T7可导通，以使得第三控制节点QB_F可根据第一电压VGH而设置为高电平状态。为第三控制节点QB_F的电压电平的、高电平的进位信号CR[k]可从连接到第三控制节点QB_F的进位输出端子COUT输出。第一电压VGH可经由第十一晶体管T11作为第一输出信号Out1[k]从第一输出端子OUT1输出，第十一晶体管T11由于其栅极连接到低电平的第二控制节点QB而导通。施加到第二电压输入端子V2的第二电压VGL可经由第十晶体管T10作为第二输出信号Out2[k]从第二输出端子OUT2输出，第十晶体管T10由于其栅极连接到高电平的第三控制节点QB_F而导通。换句话说，可保持高电平的进位信号CR[k]、高电平的第一输出信号Out1[k]和低电平的第二输出信号Out2[k]。
如图5A和图5B中所示，低电压的进位信号CR开始的输出时序、低电压的第一输出信号Out1开始的输出时序和高电压的第二输出信号Out2开始的输出时序可彼此相同。
直到为前一级的输出的低电压的第一输出信号Out1[k-1]作为起始信号施加到输入端子IN，第一控制节点Q可保持高电平状态，第二控制节点QB可保持低电平状态，并且第三控制节点QB_F可保持高电平状态。随后操作与上述操作重叠，并且省略其冗余描述。
图3中所示的扫描驱动器130的奇数编号级可与第二时钟信号CLK2的低电压时序同步地输出低电压的第一输出信号Out1和高电压的第二输出信号Out2。偶数编号级可与第一时钟信号CLK1的低电压时序同步地输出低电压的第一输出信号Out1和高电压的第二输出信号Out2。
N型晶体管的阈值电压可随时间通过重复地接收导通偏置而相移(偏移)。相应地，可通过将具有与高电压不同的极性的低电压施加到N型晶体管的第二栅极来补偿N型晶体管的阈值电压偏移，N型晶体管的第一栅极重复地接收高电压。例如，第一栅极重复地接收高电压的第十晶体管T10的第二栅极可连接到提供低电压的电压源(第三电压输入端子)。
在实施方式中，第二输出信号Out2[k]为低电压电平的低电压时段可在长度上大于第二输出信号Out2[k]为高电压电平的高电压时段。第二输出信号Out2[k]的低电压时段可包括第三控制节点QB_F处于高电平状态的时段。相应地，第一栅极连接到第三控制节点QB_F的第十晶体管T10可长时间段接收高电压。在实施方式中，低电压可施加到第十晶体管T10的第二栅极。此外，施加到第十晶体管T10的第二栅极的低电压的电压值可根据使用时间而分级地改变。例如，低电压的第三电压VGLt可施加到第十晶体管T10的第二栅极，并且第三电压VGLt的电压值可根据使用时间而分段地增加。在第十晶体管T10的第一栅极接收高电压的情况下，具有与高电压不同的极性的低电压可施加到第十晶体管T10的第二栅极，并且当施加到第二栅极的电压根据时间改变时，第十晶体管T10的阈值电压偏移可最小化，以使得可稳定地驱动扫描驱动器130，并且因此，即使当显示装置长时间段使用时，也可确保显示装置的可靠性。
在实施方式中，如图6中所示，第三电压VGLt可包括以一定时间为单位改变的电压。在第三电压VGLt中，可最初施加特定电压VGLt0，并且可根据使用时间(t)增加改变。最初的特定电压VGLt0可包括与第二电压VGL不同的电压。例如，最初的特定电压VGLt0可包括小于第二电压VGL的电压。第三电压VGLt的电压可变时间t1、t2、t3、……和tm可彼此不同地设置。
在另一实施方式中，第三电压VGLt可设置为不可变的恒定电压。例如，第十晶体管T10的阈值电压偏移为最小的第三电压VGLt可在通过对根据一定电压施加到第十晶体管T10的应力进行计算和/或实验而预测的可靠性保证时间内确定。恒定电压可包括与第二电压VGL不同的电压。例如，恒定电压可包括小于第二电压VGL的电压。如上所述，在级ST1、ST2、ST3、ST4等操作的情况下，可顺序地输出低电压的第一输出信号Out1[1]、Out1[2]、Out1[3]、Out1[4]等，可顺序地输出高电压的第二输出信号Out2[1]、Out2[2]、Out2[3]、Out2[4]等，并且可顺序地输出低电压的进位信号CR[1]、CR[2]、CR[3]、CR[4]等。
图7和图8是示出根据实施方式的扫描驱动器的级STk的电路的各种修改的图。
图7中所示的级STk与图4中所示的级STk的不同之处在于，第二电容器C2连接在第一控制节点Q与第一输出端子OUT1之间，并且其它配置和操作与图4中所示的级STk的配置和操作相同。
图8中所示的级STk与图4中所示的级STk的不同之处在于，在第一控制节点Q与第一输出端子OUT1之间添加了第三电容器C3，并且其它配置和操作与图4中所示的级STk的配置和操作相同。
图9是示意性地示出根据实施方式的扫描驱动器130的图。图10至图13是示出图9中的扫描驱动器130中包括的级STk的各种实例的电路图。
图9中所示的扫描驱动器130与图3中所示的扫描驱动器130的不同之处在于，在多个级中的每个中省略了进位输出端子COUT，并且多个级中的每个将第一输出信号Out1作为进位信号输出到下一级的输入端子IN。
图10中所示的级STk与图4中所示的级STk的不同之处在于，附加进位输出端子COUT未连接到第三控制节点QB_F，并且其它配置和操作与图4中所示的级STk的配置和操作相同。第一输出信号Out1[k]可作为进位信号输入到下一级的输入端子IN。
图11中所示的级STk与图10中所示的级STk的不同之处在于，第二电容器C2连接在第一控制节点Q与第一输出端子OUT1之间，并且其它配置和操作与图10中所示的级STk的配置和操作相同。
图12中所示的级STk与图10中所示的级STk的不同之处在于，在第一控制节点Q与第一输出端子OUT1之间添加了第三电容器C3，并且其它配置和操作与图10中所示的级STk的配置和操作相同。
图13中所示的级STk与图10中所示的级STk的不同之处在于，省略了包括第十一晶体管T11和第十二晶体管T12的第一输出控制器235，并且第一输出端子OUT1连接到第三控制节点QB_F。当第三控制节点QB_F处于低电平状态时，低电压的第一输出信号Out1[k]可从第一输出端子OUT1输出。当第三控制节点QB_F处于高电平状态时，高电压的第一输出信号Out1[k]可从第一输出端子OUT1输出。此外，第一输出信号Out1[k]可作为进位信号输入到下一级的输入端子IN。图13中所示的级STk的其它配置和操作与图10中所示的级STk的配置和操作相同。
图14是示意性地示出根据实施方式的扫描驱动器130的图。图15和图16是示出图14中的扫描驱动器130中包括的级STk的实例的电路图。
图14中所示的扫描驱动器130与图9中所示的扫描驱动器130的不同之处在于，多个级中的每个中添加了施加第四电压VGL2的第四电压输入端子V4。第四电压VGL2可包括比第二电压VGL小的低电压。第四电压VGL2可作为全局信号从图1中所示的控制器190和/或电源单元(未示出)供给。
图15中所示的级STk可包括第一节点控制器231、第二节点控制器232、第三节点控制器233、第四节点控制器234和第二输出控制器236'。在下文中，主要描述与图13中所示的级STk的差异。
级STk可包括第一控制节点Q、第二控制节点QB、第三控制节点QB_F、第四控制节点QB_F1和第五控制节点QB_F2。第一节点控制器231、第二节点控制器232和第三节点控制器233中的每个与图13中所示的级STk的对应元件相同，并且省略其冗余描述。
第四节点控制器234可连接在第一电压输入端子V1与第二电压输入端子V2之间。第四节点控制器234可根据第三控制节点QB_F的电压电平将第四控制节点QB_F1和第五控制节点QB_F2设置为第一电压VGH或第二电压VGL的电压电平。第四节点控制器234可包括第十一晶体管T11、第十二晶体管T12、第十三晶体管T13和第十四晶体管T14。第十一晶体管T11和第十三晶体管T13可包括P型晶体管，并且第十二晶体管T12和第十四晶体管T14可包括N型晶体管。
第十一晶体管T11可连接在第一电压输入端子V1与第四控制节点QB_F1之间，并且第十一晶体管T11的栅极可连接到第三控制节点QB_F。
第十二晶体管T12可连接在第二电压输入端子V2与第四控制节点QB_F1之间。第十二晶体管T12的第一栅极可连接到第三控制节点QB_F，并且第十二晶体管T12的第二栅极可连到第三电压输入端子V3。第十三晶体管T13可连接在第一电压输入端子V1与第五控制节点QB_F2之间，并且第十三晶体管T13的栅极可连接到第四控制节点QB_F1。
第十四晶体管T14可连接在第二电压输入端子V2与第五控制节点QB_F2之间，并且第十四晶体管T14的第一栅极可连接到第四控制节点QB_F1，并且第十四晶体管T14的第二栅极可连接到第四电压输入端子V4。
第一输出端子OUT1可连接到第五控制节点QB_F2，根据第五控制节点QB_F2的电压电平，高电平的第一电压VGH或低电平的第二电压VGL可作为第一输出信号Out1[k]从第一输出端子OUT1输出。例如，第一输出信号Out1[k]可施加到图2中所示的第k像素行的第一扫描控制线SCL1，并且可作为进位信号施加到下一级的输入端子IN。
第二输出控制器236'可连接在第一电压输入端子V1与第二电压输入端子V2之间。根据第五控制节点QB_F2的电压电平，第二输出控制器236'可输出高电平的第一电压VGH或低电平的第二电压VGL作为第二输出信号Out2[k]。例如，第二输出信号Out2[k]可施加到图2中所示的第k像素行的第二扫描控制线SCL2或第三扫描控制线SCL3。第二输出控制器236'可包括第九晶体管T9和第十晶体管T10。第九晶体管T9可包括P型晶体管，并且第十晶体管T10可包括N型晶体管。第九晶体管T9可连接到第一电压输入端子V1和第二输出端子OUT2，并且第九晶体管T9的栅极可连接到第五控制节点QB_F2。
第十晶体管T10可连接在第二电压输入端子V2与第二输出端子OUT2之间。第十晶体管T10的第一栅极可连接到第五控制节点QB_F2，并且第十晶体管T10的第二栅极可连到第三电压输入端子V3。
当第三控制节点QB_F处于高电平状态时，第十二晶体管T12可导通，以使得第四控制节点QB_F1可设置为第二电压VGL的低电平。由于第四控制节点QB_F1处于低电平状态，因此第十三晶体管T13可导通，以使得第五控制节点QB_F2可设置为第一电压VGH的高电平。相应地，高电平的第一电压VGH可作为第一输出信号Out1[k]从第一输出端子OUT1输出。由于第五控制节点QB_F2处于高电平状态，因此第十晶体管T10可导通，以使得低电平的第二电压VGL可作为第二输出信号Out2[k]从第二输出端子OUT2输出。
当第三控制节点QB_F处于低电平状态时，第十一晶体管T11可导通，以使得第四控制节点QB_F1可设置为第一电压VGH的高电平。由于第四控制节点QB_F1处于高电平状态，因此第十四晶体管T14可导通，以使得第五控制节点QB_F2可设置为第二电压VGL的低电平。相应地，低电平的第二电压VGL可作为第一输出信号Out1[k]从第一输出端子OUT1输出。由于第五控制节点QB_F2处于低电平状态，因此第九晶体管T9可导通，以使得高电平的第一电压VGH可作为第二输出信号Out2[k]从第二输出端子OUT2输出。例如，第二输出信号Out2[k]可施加到图2中所示的第k像素行的第二扫描控制线SCL2或第三扫描控制线SCL3。
在图15的实施方式中，可通过将低电压施加到为N型晶体管并且其第一栅极重复地接收高电压的、第十晶体管T10、第十二晶体管T12和第十四晶体管T14的第二栅极来补偿N型晶体管的阈值电压偏移。此外，施加到在第二输出信号Out2[k]的低电压时段期间导通的第十晶体管T10和第十二晶体管T12的第二栅极的、低电平的第三电压VGLt的电压值可根据使用时间逐步地增加，如图6中所示。
图15中所示的级STk的其它配置和操作与图13中所示的级STk的配置和操作相同。
图16中所示的级STk与图15中所示的级STk的不同之处在于，第一输出端子OUT1连接到第三控制节点QB_F，并且其它配置和操作与图15中所示的级STk的配置和操作相同。
第一输出端子OUT1可连接到第三控制节点QB_F，并且根据第一控制节点Q和第二控制节点QB的电压电平，第一电压VGH或为第二时钟信号CLK2的低电压的第二电压VGL可作为第一输出信号Out1[k]从第一输出端子OUT1输出。图17是示意性地示出根据实施方式的扫描驱动器130的图。图18和图19是示出图17中的扫描驱动器130中包括的级STk的实例的电路图。
图17中所示的扫描驱动器130与图14中所示的扫描驱动器130的不同之处在于，多个级中的每个包括将与第一输出信号Out1分离的进位信号CR输出到下一级的输入端子IN的进位输出端子COUT。
在图18中所示的级STk中，进位输出端子COUT可连接到第三控制节点QB_F，具有第三控制节点QB_F的电压电平的进位信号CR[k]可从进位输出端子COUT输出，并且从前一级输出的前一进位信号CR[k-1]可施加到输入端子IN。图18中所示的级STk的其它配置和操作与图15中所示的级STk的配置和操作相同。
在图19中所示的级STk中，进位输出端子COUT可连接到第三控制节点QB_F，具有第三控制节点QB_F的电压电平的进位信号CR[k]可从进位输出端子COUT输出。图19中所示的级STk的其它配置和操作与图16中所示的级STk的配置和操作相同。
在图3至图19的实施方式中，单个扫描驱动器可同步地输出第一输出信号和第二输出信号，其中第一输出信号具有低电压作为导通电压，并且第二输出信号具有高电压作为导通电压。在应用了图3至图19的实施方式的显示装置中，与单独具有输出低电压为导通电压的扫描信号的扫描驱动器和输出高电压为导通电压的扫描驱动器的显示装置相比，可减小驱动器的尺寸，并且因此，可最小化非显示区域。
图20是示意性地示出根据实施方式的扫描驱动器130的图。图21是示出图20中的扫描驱动器130中包括的级STk的实例的电路图。图22是示出图20中的级STk的操作的实例的波形图。
参照图20，扫描驱动器130可包括多个级ST0、ST1、ST2、ST3等。级ST0、ST1、ST2、ST3等可分别对应于像素单元110(例如，参见图1)中提供的像素行(像素线)。扫描驱动器130的级的数量可根据像素行的数量进行各种修改。
级ST0、ST1、ST2、ST3等中的每个可响应于起始信号输出多个输出信号。例如，级ST0、ST1、ST2、ST3等中的每个可输出第一输出信号Out1、第二输出信号Out2和第三输出信号Out3。这里，从级ST0、ST1、ST2、ST3等中的每个输出的第一输出信号Out1可包括用于控制P型晶体管的导通和关断的栅极控制信号，并且第二输出信号Out2和第三输出信号Out3可包括用于控制N型晶体管的导通和关断的栅极控制信号。第一输出信号Out1的导通电压可包括低电压，并且第二输出信号Out2和第三输出信号Out3的导通电压可包括高电压。例如，从级ST0、ST1、ST2、ST3等中的每个输出的第一输出信号Out1可包括施加到第一扫描控制线SCL1(参见图2)的第一扫描控制信号GW，第二输出信号Out2可包括施加到第二扫描控制线SCL2(参见图2)的第二扫描控制信号GC，并且第三输出信号Out3可包括施加到第三扫描控制线SCL3(参见图2)的第三扫描控制信号GI。施加第二输出信号Out2的像素行和施加第三输出信号Out3的像素行可彼此不同，第二输出信号Out2和第三输出信号Out3从级ST0、ST1、ST2、ST3等中的每个输出。例如，连接到排列在第二像素行中的像素的第三扫描控制线SCL3可接收从第一级ST1输出的第三输出信号Out3[2]，并且第一扫描控制线SCL1和第二扫描控制线SCL2可接收随后从第二级ST2输出的第一输出信号Out1[2]和第二输出信号Out2[2]。
级ST0、ST1、ST2、ST3等中的每个可包括输入端子IN、第一时钟端子CK1、第二时钟端子CK2、第三时钟端子CK3、第四时钟端子CK4、第一电压输入端子V1、第二电压输入端子V2、第三电压输入端子V3、第一输出端子OUT1、第二输出端子OUT2以及第三输出端子OUT3。
输入端子IN可接收外部信号STV作为起始信号，或者可接收从前一级作为进位信号输出的第一输出信号Out1。在实施方式中，外部信号STV可施加到第0级ST0的输入端子IN，并且自第一级ST1起，从前一级输出的第一输出信号Out1可施加到输入端子IN。
第一时钟信号CLK1或第二时钟信号CLK2可施加到第一时钟端子CK1和第二时钟端子CK2中的每个。第一时钟信号CLK1和第二时钟信号CLK2可交替地施加到级ST0、ST1、ST2、ST3等。例如，在奇数编号级中，第一时钟信号CLK1可施加到第一时钟端子CK1，并且第二时钟信号CLK2可施加到第二时钟端子CK2。此外，在偶数编号级中，第二时钟信号CLK2可施加到第一时钟端子CK1，并且第一时钟信号CLK1可施加到第二时钟端子CK2。
第三时钟信号CLK3或第四时钟信号CLK4可施加到第三时钟端子CK3。第三时钟信号CLK3和第四时钟信号CLK4可交替地施加到级ST0、ST1、ST2、ST3等。例如，第四时钟信号CLK4可施加到奇数编号级的第三时钟端子CK3，并且第三时钟信号CLK3可施加到偶数编号级的第三时钟端子CK3。第三时钟信号CLK3和第四时钟信号CLK4可包括重复有为高电压的第一电压VGH和为低电压的第二电压VGL的方波信号。第三时钟信号CLK3和第四时钟信号CLK4的周期可为包括一个高电压和一个低电压的2H。第三时钟信号CLK3和第四时钟信号CLK4可包括具有彼此相同的波形并且相移的信号。第三时钟信号CLK3和第一时钟信号CLK1具有彼此相同的相位，并且第四时钟信号CLK4和第二时钟信号CLK2可具有彼此相同的相位。
第五时钟信号CLK5或第六时钟信号CLK6可施加到第四时钟端子CK4。第五时钟信号CLK5和第六时钟信号CLK6可交替地施加到级ST0、ST1、ST2、ST3等。例如，第六时钟信号CLK6可施加到奇数编号级的第四时钟端子CK4，并且第五时钟信号CLK5可施加到偶数编号级的第四时钟端子CK4。或者，第六时钟信号CLK6可施加到偶数编号级的第四时钟端子CK4，并且第五时钟信号CLK5可施加到奇数编号级的第四时钟端子CK4。第五时钟信号CLK5和第六时钟信号CLK6可包括重复有为高电压的第一电压VGH和为低电压的第二电压VGL的方波信号。第五时钟信号CLK5和第六时钟信号CLK6的周期可为包括一个高电压和一个低电压的2H。第五时钟信号CLK5和第六时钟信号CLK6可包括具有彼此相同的波形并且相移的信号。第五时钟信号CLK5和第一时钟信号CLK1具有彼此相同的相位，并且第六时钟信号CLK6和第二时钟信号CLK2可具有彼此相同的相位。
第一电压输入端子V1可接收为高电压的第一电压VGH，并且第二电压输入端子V2可接收为低电压的第二电压VGL。第三电压输入端子V3可接收第三电压VGLt。第一电压VGH、第二电压VGL和第三电压VGLt可作为全局信号从图1中所示的控制器190和/或电源单元(未示出)施加。如图6中所示，第三电压VGLt可包括以一定时间为单位改变的电压。在实施方式中，在第三电压VGLt中，可最初施加特定电压VGLt0，并且可根据使用时间逐步地改变第三电压。在另一实施方式中，第三电压VGLt可设置为不可变的恒定电压。恒定电压可包括不同于第二电压VGL的电压。例如，第三电压VGLt的最初的特定电压VGLt0和恒定电压可包括小于第二电压VGL的电压。
第一输出端子OUT1可输出第一输出信号Out1，第二输出端子OUT2可输出第二输出信号Out2，并且第三输出端子OUT3可输出第三输出信号Out3。第一输出信号Out1可作为进位信号输出到下一级的输入端子IN。第二输出信号Out2和第三输出信号Out3的电压电平可彼此相同。第一输出信号Out1和第二输出信号Out2的电压电平可彼此相反。第一输出信号Out1和第三输出信号Out3的电压电平可彼此相反。例如，当第一输出信号Out1为低电压时，第二输出信号Out2和第三输出信号Out3可为高电压。
参照图21，级ST0、ST1、ST2、ST3等中的每个可具有多个节点，并且在下文中，多个节点中的一些被称为第一控制节点Q、第二控制节点QB、第三控制节点QB_F、第四控制节点QB_F1和第五控制节点QB_F2。第四控制节点QB_F1可包括第三输出端子OUT3连接到的第三输出节点No3。在下文中，为第k级的级STk被描述为奇数编号级的实例，并且级STk可将第一输出信号Out1[k]和第二输出信号Out2[k]输出到像素单元110的第k像素行，并且同时将第三输出信号Out3[k+1]输出到第(k+1)像素行。
级STk可包括第一节点控制器331、第二节点控制器332、第三节点控制器333、第四节点控制器334、第一输出控制器335、第二输出控制器336和第三输出控制器337。第一节点控制器331、第二节点控制器332、第三节点控制器333、第四节点控制器334、第一输出控制器335、第二输出控制器336和第三输出控制器337中的每个可包括至少一个晶体管。至少一个晶体管可包括N型晶体管和/或P型晶体管。N型晶体管可包括N型氧化物半导体晶体管。P型晶体管可包括P型硅半导体晶体管。N型氧化物半导体晶体管可包括包含有第一栅极和第二栅极的双栅极晶体管，在双栅极晶体管中第一栅极包括布置在半导体上方的顶栅极并且第二栅极包括布置在半导体下方的底栅极。例如，级STk的第一晶体管T1至第九晶体管T9、第十一晶体管T11至第十三晶体管T13、第十五晶体管T15和第十六晶体管T16可包括P型晶体管，并且第十晶体管T10和第十四晶体管T14可包括N型晶体管。
前一第一输出信号Out1[k-1]可作为起始信号施加到输入端子IN，第一时钟信号CLK1可施加到第一时钟端子CK1，并且第二时钟信号CLK2可施加到第二时钟端子CK2。在奇数编号级中，第四时钟信号CLK4可施加到第三时钟端子CK3，并且第六时钟信号CLK6可施加到第四时钟端子CK4。第一电压VGH可施加到第一电压输入端子V1，第二电压VGL可施加到第二电压输入端子V2，并且第三电压VGLt可施加到第三电压输入端子V3。当k为0时，外部信号STV可作为起始信号施加到第0级ST0的输入端子IN。
第一节点控制器331可连接在输入端子IN与第一控制节点Q之间。第一节点控制器331可基于施加到输入端子IN的起始信号(例如，外部信号STV或前一第一输出信号Out1[k-1])或施加到第一时钟端子CK1的第一时钟信号CLK1来控制第一控制节点Q的电压。第一节点控制器331可包括第一晶体管T1和第六晶体管T6。
第一晶体管T1可包括在输入端子IN与第一节点Na之间彼此串联连接的一对子晶体管。例如，第一晶体管T1可包括第一子晶体管T1-1和第二子晶体管T1-2。第一子晶体管T1-1和第二子晶体管T1-2的栅极可连接到第一时钟端子CK1。
第六晶体管T6可连接在第一节点Na与第一控制节点Q之间。第六晶体管T6的栅极可连接到第二电压输入端子V2。
第二节点控制器332可连接在第一节点Na与第二控制节点QB之间。第二节点控制器332可基于施加到第一时钟端子CK1的第一时钟信号CLK1和施加到第二时钟端子CK2的第二时钟信号CLK2来控制第二控制节点QB的电压。第二节点控制器332可包括第二晶体管T2至第五晶体管T5和第一电容器C1。
第二晶体管T2可连接到第一电压输入端子V1和第二节点Nb。第二晶体管T2的栅极可连接到第二控制节点QB。
第三晶体管T3可连接在第一节点Na与第二节点Nb之间。第三晶体管T3的栅极可连接到第二时钟端子CK2。
第四晶体管T4可连接在第二控制节点QB与第一时钟端子CK1之间。第四晶体管T4的栅极可连接到第一节点Na。
第五晶体管T5可连接在第二控制节点QB与第二电压输入端子V2之间。第五晶体管T5的栅极可连接到第一时钟端子CK1。
第一电容器C1可连接在第一电压输入端子V1与第二控制节点QB之间。
第三节点控制器333可连接在第一电压输入端子V1与第三时钟端子CK3之间。第三节点控制器333可根据第一控制节点Q和第二控制节点QB的电压来控制第三控制节点QB_F的电压。第三节点控制器333可包括第七晶体管T7和第八晶体管T8。
第七晶体管T7可连接在第一电压输入端子V1与第三控制节点QB_F之间。第七晶体管T7的栅极可连接到第二控制节点QB。
第八晶体管T8可连接在第三时钟端子CK3与第三控制节点QB_F之间。第八晶体管T8的栅极可连接到第一控制节点Q。
第四节点控制器334可连接在第一电压输入端子V1与第四时钟端子CK4之间。第四节点控制器334可根据第一控制节点Q和第二控制节点QB的电压来控制第五控制节点QB_F2的电压。第四节点控制器334可包括第十一晶体管T11和第十二晶体管T12。
第十一晶体管T11可连接在第一电压输入端子V1与第五控制节点QB_F2之间。第十一晶体管T11的栅极可连接到第二控制节点QB。
第十二晶体管T12可连接在第四时钟端子CK4与第五控制节点QB_F2之间。第十二晶体管T12的栅极可连接到第一控制节点Q。
第一输出控制器335可连接在第一电压输入端子V1与第二时钟端子CK2之间。根据第一控制节点Q和第二控制节点QB的电压，第一输出控制器335可输出高电压的第一输出信号Out1[k]或低电压的第一输出信号Out1[k]。根据第一控制节点Q和第二控制节点QB的电压电平，第一输出控制器335可从连接到第一输出节点No1的第一输出端子OUT1输出第一电压VGH的高电压和第二时钟信号CLK2的低电压。第一输出控制器335可包括第十五晶体管T15、第十六晶体管T16和第二电容器C2。
第十五晶体管T15可连接在第一电压输入端子V1与第一输出端子OUT1(第一输出节点No1)之间。第十五晶体管T15的栅极可连接到第二控制节点QB。
第十六晶体管T16可连接在第二时钟端子CK2与第一输出端子OUT1之间。第十六晶体管T16的栅极可连接到第一控制节点Q。
第二电容器C2可连接在第一控制节点Q与第一输出端子OUT1之间。
第二输出控制器336可连接在第一电压输入端子V1与第二电压输入端子V2之间。根据第五控制节点QB_F2的电压电平，第二输出控制器336可输出高电压的第二输出信号Out2[k]或低电压的第二输出信号Out2[k]。根据第五控制节点QB_F2的电压，第二输出控制器336可从连接到第二输出节点No2的第二输出端子OUT2输出第一电压VGH或第二电压VGL作为第二输出信号Out2[k]。第二输出控制器336可包括第十三晶体管T13和第十四晶体管T14。
第十三晶体管T13可连接在第一电压输入端子V1与第二输出端子OUT2(第二输出节点No2)之间。第十三晶体管T13的栅极可连接到第五控制节点QB_F2。
第十四晶体管T14可连接在第二电压输入端子V2与第二输出端子OUT2之间。第十四晶体管T14可包括第一栅极和第二栅极。第十四晶体管T14的第一栅极可连接到第五控制节点QB_F2，并且第十四晶体管T14的第二栅极可连接到第三电压输入端子V3。
第三输出控制器337可连接在第一电压输入端子V1与第二电压输入端子V2之间。根据第三控制节点QB_F的电压电平，第三输出控制器337可输出高电压的第三输出信号Out3[k+1]或低电压的第三输出信号Out3[k+1]。根据第三控制节点QB_F的电压，第三输出控制器337可从连接到第四控制节点QB_F1的第三输出端子OUT3输出第一电压VGH的高电压或第二电压VGL的低电压作为第三输出信号Out3[k+1]。第三输出控制器337可包括第九晶体管T9和第十晶体管T10。
第九晶体管T9可连接在第一电压输入端子V1与第三输出端子OUT3(第四控制节点QB_F1或第三输出节点No3)之间。第九晶体管T9的栅极可连接到第三控制节点QB_F。
第十晶体管T10可连接在第二电压输入端子V2与第三输出端子OUT3之间。第十晶体管T10可包括第一栅极和第二栅极。第十晶体管T10的第一栅极可连接到第三控制节点QB_F，并且第十晶体管T10的第二栅极可连接到第三电压输入端子V3。
参照图22，当低电压的起始信号施加到输入端子IN时，低电压的第一时钟信号CLK1可施加到第一时钟端子CK1，高电压的第二时钟信号CLK2可施加到第二时钟端子CK2，高电压的第四时钟信号CLK4可施加到第三时钟端子CK3，并且高电压的第六时钟信号CLK6可施加到第四时钟端子CK4。第一晶体管T1和第五晶体管T5可根据第一时钟信号CLK1而导通。第一节点Na可根据导通的第一晶体管T1而处于低电平状态，以使得第四晶体管T4导通，并且根据导通的第四晶体管T4和导通的第五晶体管T5，第二控制节点QB可根据第二电压VGL设置为低电平状态。此外，第六晶体管T6可根据第二电压VGL而导通，以使得第一控制节点Q可设置为低电平状态。
栅极连接到低电平的第一控制节点Q的第八晶体管T8、第十二晶体管T12和第十六晶体管T16以及栅极连接到低电平的第二控制节点QB的第七晶体管T7、第十一晶体管T11和第十五晶体管T15可导通。高电平的第一电压VGH可根据导通的第十五晶体管T15和导通的第十六晶体管T16作为第一输出信号Out1[k]从第一输出端子OUT1输出。第五控制节点QB_F2可根据导通的第十一晶体管T11和导通的第十二晶体管T12而设置为第一电压VGH的高电平，以使得栅极连接到第五控制节点QB_F2的第十四晶体管T14导通，并且低电平的第二电压VGL可作为第二输出信号Out2[k]从第二输出端子OUT2输出。第三控制节点QB_F可根据导通的第七晶体管T7和导通的第八晶体管T8而设置为第一电压VGH的高电平，以使得栅极连接到第三控制节点QB_F的第十晶体管T10可导通，并且低电平的第二电压VGL可作为第三输出信号Out3[k+1]从第三输出端子OUT3输出。
起始信号可从低电压转变为高电压，高电压的第一时钟信号CLK1可施加到第一时钟端子CK1，高电压的第二时钟信号CLK2可施加到第二时钟端子CK2，高电压的第四时钟信号CLK4可施加到第三时钟端子CK3，并且高电压的第六时钟信号CLK6可施加到第四时钟端子CK4。由于第一晶体管T1和第三晶体管T3根据第一时钟信号CLK1和第二时钟信号CLK2而关断并且第六晶体管T6根据低电压的第二电压VGL而连续地导通，因此第一节点Na和第一控制节点Q可保持低电平状态。由于第五晶体管T5根据高电压的第一时钟信号CLK1而关断并且第一节点Na为低电平，因此第四晶体管T4可连续地导通，以使得第一时钟信号CLK1的高电压传输到第二控制节点QB，并且第二控制节点QB设置为高电平。相应地，栅极连接到高电平的第二控制节点QB的第二晶体管T2、第七晶体管T7、第十一晶体管T11和第十五晶体管T15可关断。
此后，当在高电压的第一时钟信号CLK1施加到第一时钟端子CK1的情况下第二时钟信号CLK2、第四时钟信号CLK4和第六时钟信号CLK6从高电压转变为低电压时，第三晶体管T3可导通。通过处于导通状态的第三晶体管T3、第六晶体管T6和第八晶体管T8以及第二电容器C2，第三控制节点QB_F可根据低电压的第四时钟信号CLK4而设置为低电平，并且第一控制节点Q的电压电平可设置为甚至更低的低电压电平。
由于栅极连接到第一控制节点Q的第八晶体管T8导通，因此第三控制节点QB_F可根据第四时钟信号CLK4而设置为低电平。栅极连接到第三控制节点QB_F的第九晶体管T9可导通，并且施加到第一电压输入端子V1的第一电压VGH可作为第三输出信号Out3[k+1]从第三输出端子OUT3输出。由于栅极连接到第一控制节点Q的第十二晶体管T12导通，因此第五控制节点QB_F2可根据第六时钟信号CLK6而设置为低电平。栅极连接到第五控制节点QB_F2的第十三晶体管T13可导通，并且施加到第一电压输入端子V1的第一电压VGH可作为第二输出信号Out2[k]从第二输出端子OUT2输出。由于栅极连接到第一控制节点Q的第十六晶体管T16导通，因此低电压的第二时钟信号CLK2可作为第一输出信号Out1[k]从第一输出端子OUT1输出。换句话说，低电压的第一输出信号Out1[k]、高电压的第二输出信号Out2[k]和高电压的第三输出信号Out3[k+1]可与低电压的第二时钟信号CLK2、第四时钟信号CLK4和第六时钟信号CLK6的时序同步地输出。第一输出信号Out1[k]也可施加到下一级的输入端子IN。第三输出信号Out3[k+1]可施加到对应于下一级的像素行的像素。
随后，当在高电压的第一时钟信号CLK1施加到第一时钟端子CK1的情况下第二时钟信号CLK2、第四时钟信号CLK4和第六时钟信号CLK6从低电压转变为高电压时，第三晶体管T3可关断，第一控制节点Q可保持低电平状态，并且第二控制节点QB可保持高电平状态。由于栅极连接到第一控制节点Q的第八晶体管T8导通，因此第三控制节点QB_F可根据高电压的第四时钟信号CLK4而设置为高电平。栅极连接到第三控制节点QB_F的第十晶体管T10可导通，并且施加到第二电压输入端子V2的第二电压VGL可作为第三输出信号Out3[k+1]从第三输出端子OUT3输出。由于栅极连接到第一控制节点Q的第十二晶体管T12导通，因此第五控制节点QB_F2可根据第六时钟信号CLK6而设置为高电平。栅极连接到第五控制节点QB_F2的第十四晶体管T14可导通，并且施加到第二电压输入端子V2的第二电压VGL可作为第二输出信号Out2[k]从第二输出端子OUT2输出。栅极连接到第一控制节点Q的第十六晶体管T16可导通，以使得第二时钟信号CLK2的高电压可作为第一输出信号Out1[k]从第一输出端子OUT1输出。换句话说，高电压的第一输出信号Out1[k]、低电压的第二输出信号Out2[k]和低电压的第三输出信号Out3[k+1]可与第二时钟信号CLK2、第四时钟信号CLK4和第六时钟信号CLK6从低电压转变为高电压的时序同步地输出。
此后，当在施加高电压的第二时钟信号CLK2、第四时钟信号CLK4和第六时钟信号CLK6的情况下第一时钟信号CLK1从高电压转变为低电压时，第五晶体管T5可导通。通过导通的第一晶体管T1和根据第二电压VGL导通的第六晶体管T6，第一控制节点Q可根据起始信号的高电压设置为高电平。通过导通的第五晶体管T5，第二控制节点QB可根据第二电压VGL而设置为低电平状态。相应地，第八晶体管T8可关断，并且第七晶体管T7可导通，以使得第三控制节点QB_F可根据第一电压VGH而设置为高电平状态。栅极连接到第三控制节点QB_F的第十晶体管T10可导通，以使得低电压的第二电压VGL可作为第三输出信号Out3[k+1]从第三输出端子OUT3输出。栅极连接到第二控制节点QB的第十一晶体管T11可导通，并且第五控制节点QB_F2可根据第一电压VGH而设置为高电平状态。栅极连接到第五控制节点QB_F2的第十四晶体管T14可导通，以使得低电压的第二电压VGL可作为第二输出信号Out2[k]从第二输出端子OUT2输出。栅极连接到第二控制节点QB的第十五晶体管T15可导通，并且第一电压VGH可作为第一输出信号Out1[k]从第一输出端子OUT1输出。换句话说，可保持高电压的第一输出信号Out1[k]、低电压的第二输出信号Out2[k]和低电压的第三输出信号Out3[k+1]。
直到为前一级的输出的低电压的前一第一输出信号Out1[k-1]作为起始信号施加到输入端子IN，第一控制节点Q可保持高电平状态，并且第二控制节点QB可保持低电平状态。随后操作与上述操作重叠，并且省略其冗余描述。
在实施方式中，在第二输出信号Out2[k]和第三输出信号Out3[k+1]中，低电压时段可在长度上大于高电压时段。第二输出信号Out2[k]的低电压时段可包括第五控制节点QB_F2处于高电平状态的时段，并且第三输出信号Out3[k+1]的低电压时段可包括第三控制节点QB_F处于高电平状态的时段。相应地，第一栅极连接到第三控制节点QB_F的第十晶体管T10和第一栅极连接到第五控制节点QB_F2的第十四晶体管T14可长时间段接收高电压。在实施方式中，为低电压的第三电压VGLt可施加到第十晶体管T10和第十四晶体管T14的第二栅极，并且可根据使用时间逐步地增加第三电压VGLt的电压值。
在实施方式中，如图6中所示，第三电压VGLt可包括以一定时间为单位改变的电压。在另一实施方式中，第三电压VGLt可设置为不可变的恒定电压。在下文中，不详细地描述实施方式的与参照图6描述的实施方式的内容重叠的内容。
图20中所示的扫描驱动器130的奇数编号级可与第二时钟信号CLK2、第四时钟信号CLK4和第六时钟信号CLK6的低电压时序同步地输出低电压的第一输出信号Out1、高电压的第二输出信号Out2和高电压的第三输出信号Out3。偶数编号级可与第一时钟信号CLK1、第三时钟信号CLK3和第五时钟信号CLK5的低电压时序同步地输出低电压的第一输出信号Out1、高电压的第二输出信号Out2和高电压的第三输出信号Out3。
相应地，级ST0、ST1、ST2、ST3等可顺序地输出低电压的第一输出信号Out1[0]、Out1[1]、Out1[2]、Out1[3]等，顺序地输出高电压的第二输出信号Out2[0]、Out2[1]、Out2[2]、Out2[3]等，并且顺序地输出高电压的第三输出信号Out3[1]、Out3[2]、Out3[3]、Out3[4]等。
图23A和图23B是示出根据实施方式的扫描驱动器的操作的图。图24是根据图23A和图23B的扫描驱动器的操作时序图。在图23A和图23B中，作为实例示出了从扫描驱动器输出的第二输出信号Out2和第三输出信号Out3。如图23B和图24中所示，在实施方式中，在像素中，一帧FRAME可包括施加数据信号DATA的数据写入时间DWT和不施加数据信号DATA并且保持前一数据信号的保持时间HT。一个或多个数据写入时间DWT和一个或多个保持时间HT可包括在一帧FRAME中。
数据写入时间DWT可包括第一输出信号Out1、第二输出信号Out2和第三输出信号Out3施加到第一区域(例如，第一区域DA1和/或第一区域DA3)的连续像素行的时间，在第一区域中显示与前一帧中显示的图像不同的图像，例如，运动图像。保持时间HT可包括第一输出信号Out1施加到第二区域DA2的连续像素行并且不施加第二输出信号Out2和第三输出信号Out3的时间，在第二区域DA2中显示与前一帧中显示的图像相同的图像，例如，静止图像。在数据写入时间DWT中，对应于与第一输出信号Out1同步地施加到数据线的数据信号DATA的数据电压Vdata(例如，数据电压Vdata[1]、Vdata[2]、……、Vdata[i-1]、Vdata[n-2]、Vdata[n-1]和Vdata[n]中的至少一个)可施加到对应的像素。在保持时间HT中，与第一输出信号Out1同步地施加到数据线的偏置电压Vbias可施加到对应的像素。
从扫描驱动器的级ST0、ST1、ST2、ST3等之中的与第一区域(例如，第一区域DA1和/或第一区域DA3)的像素行对应的级可顺序地输出低电压的第一输出信号Out1，顺序地输出高电压的第二输出信号Out2，并且顺序地输出高电压的第三输出信号Out3。相应地，对应的数据电压Vdata可施加到像素单元110的第一区域(例如，第一区域DA1和/或第一区域DA3)的像素中的每个，以使得在第一区域(例如，第一区域DA1和/或第一区域DA3)中显示运动图像。
从扫描驱动器的级ST0、ST1、ST2、ST3等之中的与第二区域DA2的像素行对应的级可顺序地输出低电压的第一输出信号Out1，并且第二输出信号Out2和第三输出信号Out3可输出为低电压。相应地，可在不对像素单元110的第二区域DA2的像素中的每个的数据线进行数据写入的情况下施加偏置电压Vbias，以使得保持前一帧的数据信号DATA并且在第二区域DA2中显示静止图像。在保持时间HT中，可以高电压施加第三时钟信号CLK3和第四时钟信号CLK4以及第五时钟信号CLK5和第六时钟信号CLK6，这影响第二输出信号Out2和第三输出信号Out3。图23A是像素单元110完全为第一区域的实施方式。例如，在整个像素单元110中显示的一帧图像可包括运动图像。扫描驱动器130的级ST0、ST1、ST2、ST3等可顺序地输出低电压的第一输出信号Out1[0]、Out1[1]、Out1[2]、……、Out1[n]，顺序地输出高电压的第二输出信号Out2[0]、Out2[1]、Out2[2]、……、Out2[n]，并且顺序地输出高电压的第三输出信号Out3[1]、Out3[2]、Out3[3]、……、Out3[n+1]。相应地，在屏幕上可显示与经由数据线施加到像素单元110的像素中的每个的数据信号DATA对应的图像。
图23B是像素单元110的一部分为第一区域DA1和DA3并且另一部分为第二区域DA2的实施方式。例如，在整个像素单元110中显示的帧图像的一部分可包括运动图像，并且另一部分可包括静止图像，并且在这种情况下，运动图像和静止图像可包括帧图像的部分图像。显示运动图像可意味着显示不同于前一图像的新图像。显示静止图像可意味着继续前一图像。如图24中所示，扫描驱动器130的级ST0、ST1、ST2、ST3等可顺序地输出低电压的第一输出信号Out1[0]、Out1[1]、Out1[2]、……、Out1[n]。此外，从扫描驱动器130的级ST0、ST1、ST2、ST3等之中的与第一区域DA1和DA3对应的第0级ST0至第(i-1)级STi-1以及第(n-2)级STn-2至第n级STn可顺序地输出高电压的第二输出信号Out2[0]至Out2[i-1]和Out2[n-2]至Out2[n]以及高电压的第三输出信号Out3[1]至Out3[i]和Out3[n-1]至Out3[n+1]。这里，i可包括小于n的自然数。此外，从扫描驱动器的级ST0、ST1、ST2、ST3等之中的与第二区域DA2对应的第i级STi至第(n-3)级STn-3可输出低电压的第二输出信号Out2[i]至Out2[n-3]和低电压的第三输出信号Out3[i+1]至Out3[n-2]。
在图24中，运动图像和静止图像显示在一帧图像中。然而，实施方式不限于此。例如，如稍后描述的图28中所示，这同样适用于在一帧图像中显示运动图像或静止图像的情况。
根据实施方式的扫描驱动器可通过根据显示图像的类型对一些输出信号执行或不执行移位寄存器操作(例如，顺序地输出相移的输出信号的操作)的选择性驱动以低功率驱动。例如，关于与数据写入无关的第二输出信号和第三输出信号，在包括显示运动图像的数据写入时间DWT和显示静止图像的保持时间HT的驱动中，在数据写入时间DWT中，对应的级可执行移位寄存器操作，并且在保持时间HT中，可不执行移位寄存器操作。相应地，扫描驱动器可在数据写入时间DWT中顺序地输出具有导通电压的第二输出信号和第三输出信号，而在保持时间HT中，连续地输出具有关断电压的第二输出信号和第三输出信号，以替代输出具有导通电压的第二输出信号和第三输出信号。
图25是示意性地示出根据实施方式的扫描驱动器130的图。图26是示出图25中的扫描驱动器130中包括的级STk的实例的电路图。图27是示出图26中的级STk的操作的实例的波形图。图28是图25中的扫描驱动器130的操作时序图。
图25中所示的扫描驱动器130与图20中所示的扫描驱动器130的不同之处在于，第七时钟信号NCLK1或第八时钟信号NCLK2可施加到级ST0、ST1、ST2、ST3等中的每个的第三时钟端子CK3，从第三输出端子OUT3输出的输出信号可由第三输出信号Out3和第二输出信号Out2共享，并且省略第四时钟端子CK4和第二输出端子OUT2。
在另一实施方式中，从第三输出端子OUT3输出的输出信号可包括第三输出信号Out3[k+1]或第二输出信号Out2[k]。例如，可单独提供第一扫描驱动器和第二扫描驱动器，其中第一扫描驱动器输出第二输出信号Out2，并且第二扫描驱动器输出第三输出信号Out3。
第七时钟信号NCLK1和第八时钟信号NCLK2可交替地施加到级ST0、ST1、ST2、ST3等。例如，第八时钟信号NCLK2可施加到奇数编号级的第三时钟端子CK3，并且第七时钟信号NCLK1可施加到偶数编号级的第三时钟端子CK3。第七时钟信号NCLK1和第八时钟信号NCLK2可包括重复有为高电压的第一电压VGH和为低电压的第二电压VGL的方波信号。第七时钟信号NCLK1和第八时钟信号NCLK2的周期可为包括一个高电压和一个低电压的2H。第七时钟信号NCLK1和第八时钟信号NCLK2可包括具有彼此相同的波形并且相移的信号。第七时钟信号NCLK1和第一时钟信号CLK1具有彼此相同的相位，并且第八时钟信号NCLK2和第二时钟信号CLK2可具有彼此相同的相位。
如图26中所示，在级ST0、ST1、ST2、ST3等中的每个中，第四节点控制器334和第二输出控制器336在图21中所示的级中省略，其中第四节点控制器334包括第十一晶体管T11和第十二晶体管T12并且第二输出控制器336包括第十三晶体管T13和第十四晶体管T14，并且从第三输出端子OUT3输出的输出信号可由第三输出信号Out3和第二输出信号Out2共享。在图26中，级STk被示出为奇数编号级的实例。在下文中，主要描述与图20至图22的差异。
当第一控制节点Q为低电平时，第一输出控制器335的第十六晶体管T16可导通，以使得第二时钟信号CLK2的高电压或低电压可作为第一输出信号Out1[k]从第一输出端子OUT1输出。当第二控制节点QB为低电平时，第一输出控制器335的第十五晶体管T15可导通，以使得施加到第一电压输入端子V1的第一电压VGH可作为第一输出信号Out1[k]从第一输出端子OUT1输出。当第二控制节点QB为低电平时，第三节点控制器333的第七晶体管T7可导通并且将第一电压VGH的高电压传输到第三控制节点QB_F。当第一控制节点Q为低电平时，第八晶体管T8可导通并且将第八时钟信号NCLK2的高电压或低电压传输到第三控制节点QB_F。
当第三控制节点QB_F为高电平时，第三输出控制器337的第十晶体管T10可导通，并且施加到第二电压输入端子V2的第二电压VGL可作为第二输出信号Out2[k]和/或第三输出信号Out3[k+1]从第三输出端子OUT3输出。当第三控制节点QB_F为低电平时，第三输出控制器337的第九晶体管T9可导通，并且施加到第一电压输入端子V1的第一电压VGH可作为第二输出信号Out2[k]和/或第三输出信号Out3[k+1]从第三输出端子OUT3输出。
图25中所示的扫描驱动器130的奇数编号级可与第二时钟信号CLK2和第八时钟信号NCLK2的低电压时序同步地输出低电压的第一输出信号Out1、高电压的第二输出信号Out2和高电压的第三输出信号Out3。偶数编号级可与第一时钟信号CLK1和第七时钟信号NCLK1的低电压时序同步地输出低电压的第一输出信号Out1、高电压的第二输出信号Out2和高电压的第三输出信号Out3。
在根据实施方式的显示装置10中，可以帧为单位执行级ST0、ST1、ST2、ST3等的选择性驱动。
参照图28，在像素单元110中包括的像素中，可通过在第一帧Frame1中写入数据信号DATA来显示图像，在随后的第二帧Frame2中，可在保持在第一帧Frame1中写入的数据信号DATA的情况下显示图像，并且在随后的第三帧Frame3中，可通过写入数据信号DATA来显示图像。在第一帧Frame1和第三帧Frame3中，像素中的每个的数据电压Vdata施加到像素单元110的数据线，并且在第二帧Frame2中，偏置电压Vbias可施加到像素单元110的数据线。偏置电压Vbias可包括像素显示与前一数据信号对应的图像的电压。
在第一帧Frame1和第三帧Frame3中，扫描驱动器的级ST0、ST1、ST2、ST3等可顺序地输出低电压的第一输出信号Out1[0]、Out1[1]、Out1[2]、Out1[3]等，顺序地输出高电压的第二输出信号Out2[0]、Out2[1]、Out2[2]、Out2[3]等，并且顺序地输出高电压的第三输出信号Out3[1]、Out3[2]、Out3[3]、Out3[4]等。相应地，与数据信号DATA对应的数据电压Vdata可施加到像素单元110的像素中的每个，并且因此，可显示与数据信号DATA对应的图像。
在第二帧Frame2中，扫描驱动器的级ST0、ST1、ST2、ST3等可顺序地输出低电压的第一输出信号Out1[0]、Out1[1]、Out1[2]、Out1[3]等。此外，扫描驱动器的级ST0、ST1、ST2、ST3等可连续地输出低电压的第二输出信号Out2[0]、Out2[1]、Out2[2]、Out2[3]等和第三输出信号Out3[1]、Out3[2]、Out3[3]、Out3[4]等。在扫描驱动器对于保持时间HT进行操作的第二帧Frame2中，影响第二输出信号Out2和第三输出信号Out3的第七时钟信号NCLK1或第八时钟信号NCLK2可施加为高电压。
在图28中，保持时间HT分配在第一帧Frame1与第三帧Frame3之间的一帧期间。然而，在另一实施方式中，保持时间HT可分配在第一帧Frame1与第三帧Frame3之间的两个或更多个帧期间。在图28中所示的实施方式中，一帧图像显示运动图像或静止图像。然而，实施方式不限于此。例如，如图24中所示，这同样适用于一帧图像显示运动图像和静止图像的情况。
图29是示意性地示出根据实施方式的扫描驱动器130的图。图30是示出图29中的扫描驱动器130中包括的级STk的实例的电路图。
图29中所示的扫描驱动器与图25中所示的扫描驱动器130的不同之处在于，多个级中的每个包括将与第一输出信号Out1分离的进位信号CR输出到下一级的输入端子IN的进位输出端子COUT。
在图30中所示的级STk中，进位输出端子COUT可连接到第三控制节点QB_F，具有第三控制节点QB_F的电压电平的进位信号CR[k]可从进位输出端子COUT输出。图30中所示的级STk的其它配置和操作与图26中所示的级STk的配置和操作相同。
图31是示意性地示出根据实施方式的扫描驱动器130的图。图32是示出图31中的扫描驱动器130中包括的级STk的实例的电路图。图33是示出图31中的级STk的操作的实例的波形图。图34是图31中的扫描驱动器130的操作时序图。
图31中所示的扫描驱动器130与图25中所示的扫描驱动器130的不同之处在于，在多个级ST0、ST1、ST2、ST3等中的每个中，添加了施加第六电压EN的第六电压输入端子V6，并且移除了第三时钟端子CK3。
第六电压EN可包括根据帧期间显示的图像施加为第一电压VGH或第二电压VGL的恒定电压信号。例如，在当前帧为数据写入时间DWT时，可以第一电压VGH的电压电平施加第六电压EN，并且在当前帧为保持时间HT时，可以第二电压VGL的电压电平施加第六电压EN。
图32中所示的级STk可包括第一节点控制器331、第二节点控制器332、第三节点控制器333'、第一输出控制器335和第三输出控制器337'。在下文中，主要描述与图26至图28的差异。
参照图32，第三节点控制器333'可连接在第一电压输入端子V1与第二时钟端子CK2之间。第三节点控制器333'可根据第一控制节点Q和第二控制节点QB的电压来控制第三控制节点QB_F的电压。当第二控制节点QB为低电平时，第三节点控制器333'的第七晶体管T7可导通并且将第一电压VGH的高电压传输到第三控制节点QB_F。当第一控制节点Q为低电平时，第八晶体管T8可导通并且将第二时钟信号CLK2的高电压或低电压传输到第三控制节点QB_F。
第三输出控制器337'可连接在第六电压输入端子V6与第二电压输入端子V2之间。根据第三控制节点QB_F的电压电平，第三输出控制器337'可输出高电压的第二输出信号Out2[k]和/或第三输出信号Out3[k+1]、或低电压的第二输出信号Out2[k]和/或第三输出信号Out3[k+1]。
第三输出控制器337'的第九晶体管T9可连接在第六电压输入端子V6与第三输出端子OUT3(第三输出节点No3)之间。第九晶体管T9的栅极可连接到第三控制节点QB_F。第十晶体管T10可连接在第二电压输入端子V2与第三输出端子OUT3之间。第十晶体管T10的第一栅极可连接到第三控制节点QB_F，并且第十晶体管T10的第二栅极可连接到第三电压输入端子V3。
参照图33和图34，可在数据写入时间DWT中以第一电压VGH施加第六电压EN。在这种情况下，当第三控制节点QB_F为低电平时，第九晶体管T9可导通，并且施加到第六电压输入端子V6的第六电压EN的高电压可作为第二输出信号Out2[k]和/或第三输出信号Out3[k+1]从第三输出端子OUT3输出。当第三控制节点QB_F为高电平时，第十晶体管T10可导通，并且施加到第二电压输入端子V2的第二电压VGL可作为第二输出信号Out2[k]和/或第三输出信号Out3[k+1]从第三输出端子OUT3输出。换句话说，在数据写入时间DWT中，级ST0、ST1、ST2、ST3等可顺序地输出低电压的第一输出信号Out1[0]、Out1[1]、Out1[2]、Out1[3]等，顺序地输出高电压的第二输出信号Out2[0]、Out2[1]、Out2[2]、Out2[3]等，并且顺序地输出高电压的第三输出信号Out3[1]、Out3[2]、Out3[3]、Out3[4]等。
在保持时间HT中，第六电压EN可施加为第二电压VGL。在这种情况下，当第三控制节点QB_F为低电平时，第九晶体管T9可导通，并且施加到第六电压输入端子V6的第六电压EN的低电压可作为第二输出信号Out2[k]和/或第三输出信号Out3[k+1]从第三输出端子OUT3输出。当第三控制节点QB_F为高电平时，第十晶体管T10可导通，并且施加到第二电压输入端子V2的第二电压VGL可作为第二输出信号Out2[k]和/或第三输出信号Out3[k+1]从第三输出端子OUT3输出。换句话说，在保持时间HT中，第二输出信号Out2[k]和第三输出信号Out3[k+1]可输出为低电压。换句话说，在保持时间HT中，级ST0、ST1、ST2、ST3等可顺序地输出低电压的第一输出信号Out1[0]、Out1[1]、Out1[2]、Out1[3]等，并且可连续地输出低电压的第二输出信号Out2[0]、Out2[1]、Out2[2]、Out2[3]等和第三输出信号Out3[1]、Out3[2]、Out3[3]、Out3[4]等。
在图34中，保持时间HT分配在第一帧Frame1与第三帧Frame3之间的一帧期间。然而，在另一实施方式中，保持时间HT可分配在第一帧Frame1与第三帧Frame3之间的两个或更多个帧期间。
图35和图36是示出根据实施方式的扫描驱动器的级STk的电路的各种修改的图。
图35中所示的级STk与图32中所示的级STk的不同之处在于，第二电容器C2连接在第一控制节点Q与第三控制节点QB_F之间。图35中所示的级STk的其它配置和操作与图32中所示的级STk的配置和操作相同。
图36中所示的级STk与图32中所示的级STk的不同之处在于，在第一控制节点Q与第三控制节点QB_F之间添加了第三电容器C3。图36中所示的级STk的其它配置和操作与图32中所示的级STk的配置和操作相同。
图37是示意性地示出根据实施方式的扫描驱动器130的图。图38至图40是示出图37中的扫描驱动器130中包括的级STk的实例的电路图。
图37中所示的扫描驱动器130与图31中所示的扫描驱动器130的不同之处在于，多个级中的每个包括将与第一输出信号Out1分离的进位信号CR输出到下一级的输入端子IN的进位输出端子COUT。
在图38中所示的级STk中，进位输出端子COUT可连接到第三控制节点QB_F，具有第三控制节点QB_F的电压电平的进位信号CR[k]可从进位输出端子COUT输出，并且从前一级输出的前一进位信号CR[k-1]可施加到输入端子IN。图38中所示的级STk的其它电路配置和操作与图32中所示的级STk的电路配置和操作相同。
图39中所示的级STk与图38中所示的级STk的不同之处在于，第二电容器C2连接在第一控制节点Q与第三控制节点QB_F之间。图39中所示的级STk的其它配置和操作与图38中所示的级STk的配置和操作相同。
图40中所示的级STk与图38中所示的级STk的不同之处在于，在第一控制节点Q与第三控制节点QB_F之间添加了第三电容器C3。其它配置和操作相同。
图41是示意性地示出根据实施方式的扫描驱动器130的图。图42是示出图41中的扫描驱动器130中包括的级STk的实例的电路图。图43是示出图42中的级STk的操作的实例的波形图。图44是图41中的扫描驱动器130的一帧期间的操作时序图。
图41中所示的扫描驱动器130与图31中所示的扫描驱动器130的不同之处在于，多个级中的每个包括施加第七电压EN1的第七电压输入端子V7和施加第八电压EN2的第八电压输入端子V8，并且第二输出信号Out2和第三输出信号Out3分离地输出。
第七电压EN1和第八电压EN2可包括根据帧期间显示的图像施加为第一电压VGH或第二电压VGL的恒定电压信号。例如，在当前帧为数据写入时间DWT时，可以第一电压VGH的电压电平施加第七电压EN1和第八电压EN2，并且在当前帧为保持时间HT时，可以第二电压VGL的电压电平施加第七电压EN1和第八电压EN2。当第七电压EN1为高电压时，多个级可执行移位寄存器操作并且顺序地输出高电压的第三输出信号Out3。当第八电压EN2为高电压时，多个级可执行移位寄存器操作并且顺序地输出高电压的第二输出信号Out2。
图42中所示的级STk可包括第一节点控制器431、第二节点控制器432、第三节点控制器433、第一输出控制器435、第二输出控制器436和第三输出控制器437。在下文中，主要描述与图32至图34的区别。
第一节点控制器431、第二节点控制器432和第三节点控制器433的配置分别与图32中所示的第一节点控制器331、第二节点控制器332和第三节点控制器333的配置相同，并且省略其冗余描述。
第一输出控制器435可连接在第一电压输入端子V1与第二时钟端子CK2之间。根据第一控制节点Q和第二控制节点QB的电压，第一输出控制器435可将第一电压VGH或第二时钟信号CLK2作为第一输出信号Out1[k]从连接到第一输出节点No1的第一输出端子OUT1输出。第一输出控制器435可包括第十五晶体管T15、第十六晶体管T16和第二电容器C2。
第十五晶体管T15可连接在第一电压输入端子V1与第一输出端子OUT1(第一输出节点No1)之间。第十五晶体管T15的栅极可连接到第二控制节点QB。
第十六晶体管T16可连接在第二时钟端子CK2与第一输出端子OUT1之间。第十六晶体管T16的栅极可连接到第一控制节点Q。
第二电容器C2可连接在第一控制节点Q与第一输出端子OUT1之间。
第二输出控制器436可连接在第八电压输入端子V8与第二电压输入端子V2之间。根据第三控制节点QB_F的电压电平，第二输出控制器436可将高电压的第八电压EN2或低电压的第二电压VGL输出到连接到第二输出节点No2的第二输出端子OUT2。第二输出控制器436可包括第十三晶体管T13和第十四晶体管T14。
第十三晶体管T13可连接在第八电压输入端子V8与第二输出端子OUT2(第二输出节点No2)之间。第十三晶体管T13的栅极可连接到第三控制节点QB_F。
第十四晶体管T14可连接在第二电压输入端子V2与第二输出端子OUT2之间。第十四晶体管T14可包括第一栅极和第二栅极。第十四晶体管T14的第一栅极可连接到第三控制节点QB_F，并且第十四晶体管T14的第二栅极可连接到第三电压输入端子V3。
第三输出控制器437可连接在第七电压输入端子V7与第二电压输入端子V2之间。根据第三控制节点QB_F的电压，第三输出控制器437可将高电压的第七电压EN1或低电压的第二电压VGL作为第三输出信号Out3[k+1]输出到与第三输出节点No3连接的第三输出端子OUT3。第三输出控制器437可包括第九晶体管T9和第十晶体管T10。
第九晶体管T9可连接在第七电压输入端子V7与第三输出端子OUT3之间。第九晶体管T9的栅极可连接到第三控制节点QB_F。
第十晶体管T10可连接在第二电压输入端子V2与第三输出端子OUT3之间。第十晶体管T10可包括第一栅极和第二栅极。第十晶体管T10的第一栅极可连接到第三控制节点QB_F，并且第十晶体管T10的第二栅极可连接到第三电压输入端子V3。
参照图43和图44，在数据写入时间DWT中，第七电压EN1和第八电压EN2可施加为第一电压VGH。当第三控制节点QB_F为高电平时，第十晶体管T10可导通，以使得施加到第二电压输入端子V2的第二电压VGL可作为第三输出信号Out3[k+1]从第三输出端子OUT3输出。当第三控制节点QB_F为低电平时，第九晶体管T9可导通，以使得施加到第七电压输入端子V7的第七电压EN1的高电压可作为第三输出信号Out3[k+1]从第三输出端子OUT3输出。
当第三控制节点QB_F为高电平时，第十四晶体管T14可导通，以使得施加到第二电压输入端子V2的第二电压VGL可作为第二输出信号Out2[k]从第二输出端子OUT2输出。当第三控制节点QB_F为低电平时，第十三晶体管T13可导通，以使得施加到第八电压输入端子V8的第八电压EN2的高电压可作为第二输出信号Out2[k]从第二输出端子OUT2输出。
在保持时间HT中，第七电压EN1和第八电压EN2可施加为第二电压VGL。
当第三控制节点QB_F为高电平时，第十晶体管T10可导通，以使得施加到第二电压输入端子V2的第二电压VGL可作为第三输出信号Out3[k+1]从第三输出端子OUT3输出。当第三控制节点QB_F为低电平时，第九晶体管T9可导通，以使得施加到第七电压输入端子V7的第七电压EN1的低电压可作为第三输出信号Out3[k+1]从第三输出端子OUT3输出。
当第三控制节点QB_F为高电平时，第十四晶体管T14可导通，以使得施加到第二电压输入端子V2的第二电压VGL可作为第二输出信号Out2[k]从第二输出端子OUT2输出。当第三控制节点QB_F为低电平时，第十三晶体管T13可导通，以使得施加到第八电压输入端子V8的第八电压EN2的低电压可作为第二输出信号Out2[k]从第二输出端子OUT2输出。
在数据写入时间DWT和保持时间HT中的每个中，当第一控制节点Q为低电平时，第一输出控制器435的第十六晶体管T16可导通，以使得第二时钟信号CLK2的高电压或低电压可作为第一输出信号Out1[k]从第一输出端子OUT1输出。当第二控制节点QB为低电平时，第一输出控制器435的第十五晶体管T15可导通，以使得施加到第一电压输入端子V1的第一电压VGH可作为第一输出信号Out1[k]从第一输出端子OUT1输出。
在图44中，在一帧期间分配有数据写入时间DWT和保持时间HT的选择性驱动被示出为实例。在另一实施方式中，可执行以帧为单位分配数据写入时间DWT和保持时间HT的选择性驱动。例如，保持时间HT可分配在第一帧Frame1(例如，参见图34)与第三帧Frame3(例如，参见图34)之间的至少一帧期间。
图45和图46是示出图41中的扫描驱动器130中包括的级STk的电路的各种修改的图。
图45中所示的级STk与图42中所示的级STk的不同之处在于，第二电容器C2连接在第一控制节点Q与第三控制节点QB_F之间，并且其它配置和操作相同。
图46中所示的级STk与图42中所示的级STk的不同之处在于，在第一控制节点Q与第三控制节点QB_F之间添加了第三电容器C3，并且其它配置和操作相同。
图47是示意性地示出根据实施方式的扫描驱动器130的图。图48至图50是示出图47中的扫描驱动器130中包括的级STk的电路的各种修改的图。
图47中所示的扫描驱动器130与图41中所示的实施方式的不同之处在于，多个级中的每个包括将与第一输出信号Out1分离的进位信号CR输出到下一级的输入端子IN的进位输出端子COUT。
图48中所示的级STk与图42中所示的级STk的不同之处在于，进位输出端子COUT连接到第三控制节点QB_F，具有第三控制节点QB_F的电压电平的进位信号CR[k]从进位输出端子COUT输出，并且从前一级输出的前一进位信号CR[k-1]施加到输入端子IN。其它电路配置和操作与图42中所示的级STk的电路配置和操作相同。
图49中所示的级STk与图48中所示的级STk的不同之处在于，第二电容器C2连接在第一控制节点Q与第三控制节点QB_F之间，并且其它配置和操作相同。
图50中所示的级STk与图48中所示的级STk的不同之处在于，在第一控制节点Q与第三控制节点QB_F之间添加了第三电容器C3，并且其它配置和操作相同。
在图20至图50的实施方式中，一个扫描驱动器可输出彼此不同的电压电平的多个输出信号(例如，扫描信号)，并且可输出彼此相同的电压电平的多个输出信号。例如，扫描驱动器可同步地输出具有低电压作为导通电压的第一输出信号和具有高电压作为导通电压的第二输出信号和/或第三输出信号。相应地，与单独包括输出低电压的扫描信号的扫描驱动器和输出高电压的扫描信号的扫描驱动器的显示装置相比，可减小驱动器的尺寸，并且因此，可最小化非显示区域。
此外，在图20至图50的实施方式中，通过扫描驱动器，用于控制在对像素进行数据写入期间不操作的晶体管的导通和关断的输出信号可根据显示图像的类型选择性地输出到像素单元。例如，在根据与前一帧的数据信号不同的数据信号显示图像的模式下(在显示运动图像的数据写入时间中)，第二扫描控制信号GC(例如，参见图2)和第三扫描控制信号GI(例如，参见图2)可顺序地输出到像素单元。在保持前一帧的数据信号的模式下(在显示静止图像的保持时间中)，第二扫描控制信号GC和第三扫描控制信号GI可不输出到像素单元。换句话说，通过根据显示图像的类型选择性地将输出信号输出到像素单元，可以低功率驱动扫描驱动器。在这种情况下，当输出信号时，可输出导通电压(例如，高电压或低电压)，并且当不输出信号时，可输出关断电压(例如，低电压或高电压)。
在上述实施方式的输出控制器中，配置为输出高电压的晶体管可被称为上拉晶体管，并且配置为输出低电压的晶体管可被称为下拉晶体管。例如，第九晶体管T9、第十一晶体管T11、第十三晶体管T13和第十五晶体管T15可为上拉晶体管，并且第十晶体管T10、第十二晶体管T12、第十四晶体管T14和第十六晶体管T16可为下拉晶体管。上述实施方式的节点控制器中包括的晶体管中的每个可被称为配置为控制节点的电压电平状态的控制晶体管。
根据实施方式的显示装置可实现为诸如智能电话、移动电话、智能手表、导航设备、游戏控制台、电视(“TV”)、用于车辆的主机、笔记本计算机、膝上型计算机、平板计算机、个人媒体播放器(“PMP”)和个人数字助理(“PDA”)的电子装置。此外，电子装置可包括柔性装置。
根据实施方式，可提供能够稳定地输出扫描信号的扫描驱动器和包括扫描驱动器的显示装置。本公开的效果不限于上述效果，并且可在不背离本公开的精神的情况下进行各种扩展。
应理解的是，本文中描述的实施方式应仅以描述性意义来考虑，并且不出于限制的目的。每个实施方式内的特征或方面的描述通常应视为可用于其它实施方式中的其它相似特征或方面。虽然已参照图对一个或多个实施方式进行描述，但本领域普通技术人员将理解的是，在不背离如由随附权利要求书限定的精神和范围的情况下，其中可在形式和细节上进行各种改变。

Claims (29)

1.一种扫描驱动器，所述扫描驱动器包括多个级，其中，所述多个级中的每个包括：
第一节点控制器，所述第一节点控制器连接到输入端子、第一时钟端子和第一控制节点，其中起始信号施加到所述输入端子，并且第一时钟信号施加到所述第一时钟端子；
第二节点控制器，所述第二节点控制器连接到所述第一时钟端子、第一电压输入端子、第二电压输入端子和第二控制节点，其中第一电压电平的第一电压施加到所述第一电压输入端子，并且第二电压电平的第二电压施加到所述第二电压输入端子；
第三节点控制器，所述第三节点控制器连接在所述第一电压输入端子与第二时钟端子之间，并且根据所述第二控制节点的电压电平来控制第三控制节点的电压电平；以及
第一输出控制器，所述第一输出控制器包括第一上拉晶体管和第一下拉晶体管，其中所述第一上拉晶体管连接在所述第一电压输入端子与第一输出端子之间并且将所述第一电压电平的第一栅极控制信号输出到所述第一输出端子，并且所述第一下拉晶体管连接在所述第二电压输入端子与所述第一输出端子之间并且将所述第二电压电平的所述第一栅极控制信号输出到所述第一输出端子，
其中，所述第一下拉晶体管包括第一栅极和第二栅极，并且
所述第一上拉晶体管的栅极和所述第一下拉晶体管的所述第一栅极连接到所述第三控制节点或与所述第三控制节点电连接的节点。
2.根据权利要求1所述的扫描驱动器，其中，所述第一下拉晶体管的所述第二栅极连接到施加所述第二电压电平的第三电压的第三电压输入端子，并且
所述第三电压小于所述第二电压。
3.根据权利要求2所述的扫描驱动器，其中，所述第三电压随时间改变。
4.根据权利要求1所述的扫描驱动器，其中，所述第三节点控制器包括：
第一控制晶体管，所述第一控制晶体管连接在所述第一电压输入端子与所述第三控制节点之间，并且所述第一控制晶体管的栅极连接到所述第二控制节点；以及
第二控制晶体管，所述第二控制晶体管连接在所述第二时钟端子与所述第三控制节点之间，并且所述第二控制晶体管的栅极连接到所述第一控制节点，
其中，与所述第三控制节点的所述电压电平对应的第二栅极控制信号从连接到所述第三控制节点的第二输出端子输出，并且
所述第二栅极控制信号以所述第二电压电平输出的时序与所述第一栅极控制信号以所述第一电压电平输出的时序相同。
5.根据权利要求1所述的扫描驱动器，还包括第二输出控制器，所述第二输出控制器包括第二上拉晶体管和第二下拉晶体管，所述第二上拉晶体管连接在所述第一电压输入端子与第二输出端子之间，所述第二上拉晶体管的栅极连接到所述第二控制节点，并且将所述第一电压电平的第二栅极控制信号输出到所述第二输出端子，所述第二下拉晶体管连接在所述第二时钟端子与所述第二输出端子之间，所述第二下拉晶体管的栅极连接到所述第一控制节点，并且将所述第二电压电平的所述第二栅极控制信号输出到所述第二输出端子，
其中，所述第二栅极控制信号以所述第二电压电平输出的时序与所述第一栅极控制信号以所述第一电压电平输出的时序相同。
6.根据权利要求1所述的扫描驱动器，其中，与所述第三控制节点的所述电压电平对应的进位信号从连接到所述第三控制节点的进位输出端子输出，并且
所述进位信号以所述第二电压电平输出的时序与所述第一栅极控制信号以所述第一电压电平输出的时序相同。
7.根据权利要求5所述的扫描驱动器，其中，从所述第二输出端子输出的所述第二栅极控制信号包括进位信号。
8.根据权利要求2所述的扫描驱动器，还包括连接在所述第三节点控制器与所述第一输出控制器之间的第四节点控制器，
其中，所述第四节点控制器包括：
第三控制晶体管，所述第三控制晶体管连接在所述第一电压输入端子与第四控制节点之间，并且所述第三控制晶体管的栅极连接到所述第三控制节点；
第四控制晶体管，所述第四控制晶体管连接在所述第二电压输入端子与所述第四控制节点之间，并且所述第四控制晶体管的第一栅极连接到所述第三控制节点并且所述第四控制晶体管的第二栅极连接到所述第三电压输入端子；
第五控制晶体管，所述第五控制晶体管连接在所述第一电压输入端子与第五控制节点之间，并且所述第五控制晶体管的栅极连接到所述第四控制节点；以及
第六控制晶体管，所述第六控制晶体管连接在所述第二电压输入端子与所述第五控制节点之间，并且所述第六控制晶体管的第一栅极连接到所述第四控制节点并且所述第六控制晶体管的第二栅极连接到施加所述第二电压电平的第四电压的第四电压输入端子，
其中，所述第一上拉晶体管的所述栅极和所述第一下拉晶体管的所述第一栅极连接到所述第五控制节点，并且
所述第四电压小于所述第二电压。
9.根据权利要求8所述的扫描驱动器，其中，与所述第三控制节点的所述电压电平或所述第五控制节点的电压电平对应的第二栅极控制信号从连接到所述第三控制节点或所述第五控制节点的第二输出端子输出，并且
所述第二栅极控制信号以所述第二电压电平输出的时序与所述第一栅极控制信号以所述第一电压电平输出的时序相同。
10.一种扫描驱动器，所述扫描驱动器包括多个级，其中，所述多个级中的每个包括：
第一节点控制器，所述第一节点控制器连接到输入端子、第一时钟端子和第一控制节点，其中起始信号施加到所述输入端子，并且第一时钟信号施加到所述第一时钟端子；
第二节点控制器，所述第二节点控制器连接到所述第一时钟端子、第二时钟端子、第一电压输入端子、第二电压输入端子和第二控制节点，其中第二时钟信号施加到所述第二时钟端子，第一电压电平的第一电压施加到所述第一电压输入端子，并且第二电压电平的第二电压施加到所述第二电压输入端子；
第一输出控制器，所述第一输出控制器包括第一上拉晶体管和第一下拉晶体管，所述第一上拉晶体管连接在所述第一电压输入端子与第一输出端子之间，所述第一上拉晶体管的栅极连接到所述第二控制节点，并且将所述第一电压电平的第一栅极控制信号输出到所述第一输出端子，所述第一下拉晶体管连接在所述第二时钟端子与所述第一输出端子之间，所述第一下拉晶体管的栅极连接到所述第一控制节点，并且将所述第二电压电平的所述第一栅极控制信号输出到所述第一输出端子；
第三节点控制器，所述第三节点控制器连接在所述第一电压输入端子与施加第三时钟信号的第三时钟端子之间，并且根据所述第一控制节点的电压电平和所述第二控制节点的电压电平来控制第三控制节点的电压电平；以及
第二输出控制器，所述第二输出控制器包括第二上拉晶体管和第二下拉晶体管，所述第二上拉晶体管连接在所述第一电压输入端子与第二输出端子之间，并且将所述第一电压电平的第二栅极控制信号输出到所述第二输出端子，所述第二下拉晶体管连接在所述第二电压输入端子与所述第二输出端子之间，并且将所述第二电压电平的所述第二栅极控制信号输出到所述第二输出端子，
其中，所述第二下拉晶体管包括第一栅极和第二栅极，并且
所述第二上拉晶体管的栅极和所述第二下拉晶体管的所述第一栅极连接到所述第三控制节点。
11.根据权利要求10所述的扫描驱动器，其中，所述第二下拉晶体管的所述第二栅极连接到施加所述第二电压电平的第三电压的第三电压输入端子，并且
所述第三电压小于所述第二电压。
12.根据权利要求11所述的扫描驱动器，其中，所述第三电压随时间改变。
13.根据权利要求10所述的扫描驱动器，其中，从所述多个级中的每个级输出的所述第二栅极控制信号施加到与所述每个级对应的像素行的像素和与所述每个级的下一级对应的像素行的像素。
14.根据权利要求10所述的扫描驱动器，其中，从所述第一输出端子输出的所述第一栅极控制信号包括进位信号。
15.根据权利要求10所述的扫描驱动器，其中，与所述第三控制节点的所述电压电平对应的进位信号从连接到所述第三控制节点的进位输出端子输出，并且
所述进位信号以所述第二电压电平输出的时序与所述第一栅极控制信号以所述第二电压电平输出的时序相同。
16.根据权利要求10所述的扫描驱动器，其中，所述第三节点控制器包括：
第一控制晶体管，所述第一控制晶体管连接在所述第一电压输入端子与所述第三控制节点之间，并且所述第一控制晶体管的栅极连接到所述第二控制节点；以及
第二控制晶体管，所述第二控制晶体管连接在所述第三时钟端子与所述第三控制节点之间，并且所述第二控制晶体管的栅极连接到所述第一控制节点。
17.根据权利要求11所述的扫描驱动器，还包括：
第四节点控制器，所述第四节点控制器连接在所述第一电压输入端子与施加第四时钟信号的第四时钟端子之间，并且根据所述第一控制节点的所述电压电平和所述第二控制节点的所述电压电平来控制第四控制节点的电压电平；以及
第三输出控制器，所述第三输出控制器包括第三上拉晶体管和第三下拉晶体管，所述第三上拉晶体管连接在所述第一电压输入端子与第三输出端子之间，并且将所述第一电压电平的第三栅极控制信号输出到所述第三输出端子，所述第三下拉晶体管连接在所述第二电压输入端子与所述第三输出端子之间，并且将所述第二电压电平的所述第三栅极控制信号输出到所述第三输出端子，
其中，所述第三下拉晶体管包括第一栅极和第二栅极，
所述第三上拉晶体管的栅极和所述第三下拉晶体管的所述第一栅极连接到所述第四控制节点，并且
所述第三下拉晶体管的所述第二栅极连接到所述第三电压输入端子。
18.根据权利要求17所述的扫描驱动器，其中，所述第四节点控制器包括：
第三控制晶体管，所述第三控制晶体管连接在所述第一电压输入端子与所述第四控制节点之间，并且所述第三控制晶体管的栅极连接到所述第二控制节点；以及
第四控制晶体管，所述第四控制晶体管连接在所述第四时钟端子与所述第四控制节点之间，并且所述第四控制晶体管的栅极连接到所述第一控制节点，
其中，所述第二时钟信号以将所述第一时钟信号的相位移位来施加，并且
所述第四时钟信号以与所述第二时钟信号的相位相同的相位来施加。
19.根据权利要求10所述的扫描驱动器，其中，所述第二时钟信号以将所述第一时钟信号的相位移位来施加，并且
所述第三时钟信号以与所述第二时钟信号的相位相同的相位施加。
20.根据权利要求10所述的扫描驱动器，其中，当显示图像包括运动图像时，所述多个级顺序地输出所述第一栅极控制信号和所述第二栅极控制信号的导通电压电平，
当所述显示图像包括静止图像时，所述多个级顺序地输出所述第一栅极控制信号的所述导通电压电平并且连续地输出所述第二栅极控制信号的关断电压电平，并且
所述显示图像包括帧图像或所述帧图像的部分图像。
21.一种扫描驱动器，所述扫描驱动器包括多个级，其中，所述多个级中的每个包括：
第一节点控制器，所述第一节点控制器连接到输入端子、第一时钟端子和第一控制节点，其中起始信号施加到所述输入端子，并且第一时钟信号施加到所述第一时钟端子；
第二节点控制器，所述第二节点控制器连接到所述第一时钟端子、第二时钟端子、第一电压输入端子、第二电压输入端子和第二控制节点，其中第二时钟信号施加到所述第二时钟端子，第一电压电平的第一电压施加到所述第一电压输入端子，并且第二电压电平的第二电压施加到所述第二电压输入端子；
第三节点控制器，所述第三节点控制器连接在所述第一电压输入端子与所述第二时钟端子之间，并且根据所述第一控制节点的电压电平和所述第二控制节点的电压电平来控制第三控制节点的电压电平；
第一输出控制器，所述第一输出控制器包括第一上拉晶体管和第一下拉晶体管，所述第一上拉晶体管连接在所述第一电压输入端子与第一输出端子之间，所述第一上拉晶体管的栅极连接到所述第二控制节点，并且将所述第一电压电平的第一栅极控制信号输出到所述第一输出端子，所述第一下拉晶体管连接在所述第二时钟端子与所述第一输出端子之间，所述第一下拉晶体管的栅极连接到所述第一控制节点，并且将所述第二电压电平的所述第一栅极控制信号输出到所述第一输出端子；以及
第二输出控制器，所述第二输出控制器包括第二上拉晶体管和第二下拉晶体管，所述第二上拉晶体管连接在施加所述第一电压电平的第四电压的第四电压输入端子与第二输出端子之间，并且将所述第一电压电平的第二栅极控制信号输出到所述第二输出端子，所述第二下拉晶体管连接在所述第二电压输入端子与所述第二输出端子之间，并且将所述第二电压电平的所述第二栅极控制信号输出到所述第二输出端子，
其中，所述第二下拉晶体管包括第一栅极和第二栅极，并且
所述第二上拉晶体管的栅极和所述第二下拉晶体管的所述第一栅极连接到所述第三控制节点。
22.根据权利要求21所述的扫描驱动器，其中，所述第二下拉晶体管的所述第二栅极连接到施加所述第二电压电平的第三电压的第三电压输入端子，并且
所述第三电压小于所述第二电压。
23.根据权利要求22所述的扫描驱动器，其中，所述第三电压随时间改变。
24.根据权利要求21所述的扫描驱动器，其中，从所述多个级中的每个级输出的所述第二栅极控制信号施加到与所述每个级对应的像素行的像素和与所述每个级的下一级对应的像素行的像素。
25.根据权利要求21所述的扫描驱动器，其中，从所述第一输出端子输出的所述第一栅极控制信号包括进位信号。
26.根据权利要求21所述的扫描驱动器，其中，与所述第三控制节点的所述电压电平对应的进位信号从连接到所述第三控制节点的进位输出端子输出，并且
所述进位信号以所述第二电压电平输出的时序与所述第一栅极控制信号以所述第一电压电平输出的时序相同。
27.根据权利要求21所述的扫描驱动器，其中，所述第三节点控制器包括：
第一控制晶体管，所述第一控制晶体管连接在所述第一电压输入端子与所述第三控制节点之间，并且所述第一控制晶体管的栅极连接到所述第二控制节点；以及
第二控制晶体管，所述第二控制晶体管连接在所述第二时钟端子与所述第三控制节点之间，并且所述第二控制晶体管的栅极连接到所述第一控制节点。
28.根据权利要求22所述的扫描驱动器，还包括第三输出控制器，所述第三输出控制器包括第三上拉晶体管和第三下拉晶体管，所述第三上拉晶体管连接在施加所述第一电压电平的第五电压的第五电压输入端子与第三输出端子之间，并且将所述第一电压电平的第三栅极控制信号输出到所述第三输出端子，所述第三下拉晶体管连接在所述第二电压输入端子与所述第三输出端子之间，并且将所述第二电压电平的所述第三栅极控制信号输出到所述第三输出端子，
其中，所述第三下拉晶体管包括第一栅极和第二栅极，
所述第三上拉晶体管的栅极和所述第三下拉晶体管的所述第一栅极连接到所述第三控制节点，并且
所述第三下拉晶体管的所述第二栅极连接到所述第三电压输入端子。
29.根据权利要求21所述的扫描驱动器，其中，当显示图像包括运动图像时，所述多个级顺序地输出所述第一栅极控制信号和所述第二栅极控制信号的导通电压电平，
当所述显示图像包括静止图像时，所述多个级顺序地输出所述第一栅极控制信号的所述导通电压电平并且连续地输出所述第二栅极控制信号的关断电压电平，并且
所述显示图像包括帧图像或所述帧图像的部分图像。
CN202310172967.7A 2022-05-02 2023-02-27 扫描驱动器 Pending CN116994528A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0054437 2022-05-02
KR1020220054437A KR20230155064A (ko) 2022-05-02 2022-05-02 스캔구동부

Publications (1)

Publication Number Publication Date
CN116994528A true CN116994528A (zh) 2023-11-03

Family

ID=88512512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310172967.7A Pending CN116994528A (zh) 2022-05-02 2023-02-27 扫描驱动器

Country Status (3)

Country Link
US (1) US11922886B2 (zh)
KR (1) KR20230155064A (zh)
CN (1) CN116994528A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014068B2 (en) * 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101962432B1 (ko) 2012-09-20 2019-03-27 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR102174323B1 (ko) 2014-05-27 2020-11-05 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
KR102277118B1 (ko) 2014-12-30 2021-07-14 엘지디스플레이 주식회사 액정표시장치의 게이트 구동방법
KR102457156B1 (ko) 2015-09-09 2022-10-24 삼성디스플레이 주식회사 게이트 구동회로를 포함하는 표시 장치 및 그것의 구동 방법
KR102481068B1 (ko) 2016-01-04 2022-12-27 삼성디스플레이 주식회사 표시장치
KR102463953B1 (ko) 2016-05-25 2022-11-08 삼성디스플레이 주식회사 발광 제어 구동부 및 이를 포함하는 표시 장치
KR102593458B1 (ko) 2016-12-20 2023-10-25 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
KR102631976B1 (ko) 2017-12-18 2024-01-31 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 표시장치
KR20200061448A (ko) 2018-11-23 2020-06-03 삼성디스플레이 주식회사 주사 구동부
US11551611B2 (en) 2018-12-18 2023-01-10 Samsung Display Co., Ltd. Pixel circuit and organic light emitting display device including i he same
CN109872673B (zh) 2019-04-09 2022-05-20 京东方科技集团股份有限公司 栅极驱动单元、栅极驱动方法、栅极驱动电路和显示装置
KR20210024343A (ko) 2019-08-22 2021-03-05 삼성디스플레이 주식회사 스테이지 및 이를 포함하는 주사 구동부
CN110459191B (zh) * 2019-08-26 2021-11-16 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路和显示装置
KR20210028774A (ko) 2019-09-04 2021-03-15 삼성디스플레이 주식회사 스캔 드라이버 및 표시 장치
CN113196368B (zh) * 2019-09-25 2023-05-23 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置

Also Published As

Publication number Publication date
KR20230155064A (ko) 2023-11-10
US11922886B2 (en) 2024-03-05
US20230351972A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
CN109427285B (zh) 选通驱动电路和使用该选通驱动电路的电致发光显示器
WO2020113847A1 (en) Shift register, light-emitting control circuit, and display panel
CN110796981B (zh) 栅极驱动器和使用栅极驱动器的电致发光显示装置
US10043432B2 (en) Emission driver and display device including the same
US9837017B2 (en) Gate driver and display device having the same
US11195473B2 (en) Display device using inverted signal and driving method thereof
CN113066422B (zh) 扫描与发光驱动电路、扫描与发光驱动系统、显示面板
WO2020228017A1 (zh) 信号产生方法、信号发生电路以及显示装置
US11798482B2 (en) Gate driver and organic light emitting display device including the same
CN112542131A (zh) 发光驱动器和具有发光驱动器的显示装置
CN116994528A (zh) 扫描驱动器
KR100759672B1 (ko) 주사 구동회로와 이를 이용한 유기 전계발광 장치
KR20220032767A (ko) 게이트 구동 장치와 이를 이용한 표시장치
US20240071314A1 (en) Gate driver and display apparatus including same
CN113129838A (zh) 栅极驱动电路以及使用该栅极驱动电路的显示器件
US20240194148A1 (en) Scan driver
JP2017045499A (ja) レジスタ回路、駆動回路および表示装置
JP2010108567A (ja) シフトレジスタ回路
US11972736B2 (en) Scan driver
CN113066445B (zh) 移位寄存器电路和包括该移位寄存器电路的发光显示装置
KR20150002250A (ko) 게이트 구동부 및 이를 포함하는 평판표시장치
US20240054959A1 (en) Transmission gate circuit, inverter circuit and gate driving circuit including the same
US11862106B2 (en) Scan driver and display apparatus comprising the same
US20230326411A1 (en) Gate driver
CN115909978A (zh) 栅极驱动电路以及包括栅极驱动电路的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication