KR20230155064A - 스캔구동부 - Google Patents

스캔구동부 Download PDF

Info

Publication number
KR20230155064A
KR20230155064A KR1020220054437A KR20220054437A KR20230155064A KR 20230155064 A KR20230155064 A KR 20230155064A KR 1020220054437 A KR1020220054437 A KR 1020220054437A KR 20220054437 A KR20220054437 A KR 20220054437A KR 20230155064 A KR20230155064 A KR 20230155064A
Authority
KR
South Korea
Prior art keywords
voltage
output
gate
transistor
signal
Prior art date
Application number
KR1020220054437A
Other languages
English (en)
Inventor
인해정
곽원규
엄기명
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220054437A priority Critical patent/KR20230155064A/ko
Priority to CN202310172967.7A priority patent/CN116994528A/zh
Priority to US18/137,348 priority patent/US11922886B2/en
Publication of KR20230155064A publication Critical patent/KR20230155064A/ko
Priority to US18/425,064 priority patent/US20240194148A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 일 실시예는 복수의 스테이지들을 포함하고, 각 스테이지의 출력제어부에서, 풀다운트랜지스터가 제1게이트 및 제2게이트를 포함하고, 제1게이트는 제3제어노드 또는 상기 제3제어노드에 전기적으로 연결된 노드에 연결되고, 제2게이트는 제2전압레벨의 제3전압이 인가되는 제3전압입력단자에 연결된 , 스캔구동부를 개시한다.

Description

스캔구동부{Scan Driver}
본 발명은 스캔구동부 및 이를 포함하는 표시장치에 관한 것이다.
표시장치는 복수의 화소들을 포함하는 화소부, 스캔구동부, 데이터구동부, 제어부 등을 포함한다. 스캔구동부는 스캔선들에 연결되는 스테이지들을 구비하며, 스테이지들은 제어부로부터의 신호들에 대응하여 자신과 연결된 스캔선으로 스캔신호를 공급한다.
본 발명은 안정적으로 스캔신호를 출력할 수 있는 스캔구동부 및 이를 포함하는 표시장치를 제공하기 위한 것이다. 본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 스캔구동부는 복수의 스테이지들을 포함하고, 상기 복수의 스테이지들 각각은, 시작신호가 인가되는 입력단자, 제1클럭신호가 인가되는 제1클럭단자 및 제1제어노드에 연결된 제1노드제어부; 상기 제1클럭단자, 제2클럭신호가 인가되는 제2클럭단자, 제1전압레벨의 제1전압이 인가되는 제1전압입력단자, 제2전압레벨의 제2전압이 인가되는 제2전압입력단자 및 제2제어노드에 연결된 제2노드제어부; 상기 제1전압입력단자 및 상기 제2클럭단자 사이에 연결되고, 상기 제1제어노드 및 상기 제2제어노드의 전압레벨에 따라 제3제어노드의 전압레벨을 제어하는 제3노드제어부; 및 상기 제1전압입력단자와 제1출력단자 사이에 연결되고, 상기 제1전압레벨의 제1게이트제어신호를 상기 제1출력단자로 출력하는 제1풀업트랜지스터와, 제2전압입력단자와 상기 제1출력단자 사이에 연결되고, 상기 제2전압레벨의 제1게이트제어신호를 상기 제1출력단자로 출력하는 제1풀다운트랜지스터를 포함하는 제1출력제어부;를 포함한다. 상기 제1풀다운트랜지스터가 제1게이트 및 제2게이트를 포함하고, 상기 제1풀업트랜지스터의 게이트 및 제1풀다운트랜지스터의 제1게이트는 상기 제3제어노드 또는 상기 제3제어노드에 전기적으로 연결된 노드에 연결된다.
일 실시예에서, 상기 제1풀다운트랜지스터의 제2게이트는 상기 제2전압레벨의 제3전압이 인가되는 제3전압입력단자에 연결되고, 상기 제3전압은 상기 제2전압보다 낮다.
일 실시예에서, 상기 제3전압은 시간에 따라 가변하는 전압일 수 있다.
일 실시예에서, 제3노드제어부는, 상기 제1전압입력단자와 상기 제3제어노드 사이에 연결되고, 상기 제2제어노드에 게이트가 연결된 제1제어트랜지스터; 및 상기 제2클럭단자와 상기 제3제어노드 사이에 연결되고, 상기 제1제어노드에 게이트가 연결된 제2제어트랜지스터;를 포함하고, 상기 제3제어노드에 연결된 제2출력단자로부터 상기 제3제어노드의 전압레벨에 대응하는 제2게이트제어신호가 출력되고, 상기 제2게이트제어신호가 상기 제2전압레벨로 출력되는 타이밍이 상기 제1게이트제어신호가 상기 제1전압레벨로 출력되는 타이밍과 같을 수 있다.
일 실시예에서, 상기 제1전압입력단자와 제2출력단자 사이에 연결되고, 상기 제2제어노드에 게이트가 연결되고, 상기 제1전압레벨의 제2게이트제어신호를 상기 제2출력단자로 출력하는 제2풀업트랜지스터와, 상기 제2클럭단자와 상기 제2출력단자 사이에 연결되고, 상기 제1제어노드에 게이트가 연결되고, 상기 제2전압레벨의 제2게이트제어신호를 상기 제2출력단자로 출력하는 제2풀다운트랜지스터를 포함하는 제2출력제어부;를 더 포함하고, 상기 제2게이트제어신호가 상기 제2전압레벨로 출력되는 타이밍이 상기 제1게이트제어신호가 상기 제1전압레벨로 출력되는 타이밍과 같을 수 있다.
일 실시예에서, 상기 제3제어노드에 연결된 캐리출력단자로부터 상기 제3제어노드의 전압레벨에 대응하는 캐리신호가 출력되고, 상기 캐리신호가 상기 제2전압레벨로 출력되는 타이밍이 상기 제1게이트제어신호가 상기 제1전압레벨로 출력되는 타이밍과 같을 수 있다.
일 실시예에서, 상기 제1출력단자로부터 출력되는 제1게이트제어신호가 캐리신호일 수 있다.
일 실시예에서, 상기 제3노드제어부와 상기 제1출력제어부 사이에 연결된 제4노드제어부;를 더 포함하고, 상기 제4노드제어부는, 상기 제1전압입력단자와 제4제어노드 사이에 연결되고, 상기 제3제어노드에 게이트가 연결된 제3제어트랜지스터; 상기 제2전압입력단자와 상기 제4제어노드 사이에 연결되고, 상기 제3제어노드에 제1게이트가 연결되고, 상기 제3전압입력단자에 제2게이트가 연결된 제4제어트랜지스터; 상기 제1전압입력단자와 제5제어노드 사이에 연결되고, 상기 제4제어노드에 게이트가 연결된 제5제어트랜지스터; 및 상기 제2전압입력단자와 상기 제5제어노드 사이에 연결되고, 상기 제4제어노드에 제1게이트가 연결되고, 상기 제2전압레벨의 제4전압이 인가되는 제4전압입력단자에 제2게이트가 연결된 제6제어트랜지스터;를 포함하고, 상기 제1풀업트랜지스터의 게이트와 상기 제1풀다운트랜지스터의 제1게이트가 상기 제5제어노드에 연결되고, 상기 제4전압이 상기 제2전압보다 낮을 수 있다.
일 실시예에서, 상기 제3제어노드 또는 상기 제5제어노드에 연결된 제2출력단자로부터 상기 제3제어노드 또는 상기 제5제어노드의 전압레벨에 대응하는 제2게이트제어신호가 출력되고, 상기 제2게이트제어신호가 상기 제2전압레벨로 출력되는 타이밍이 상기 제1게이트제어신호가 상기 제1전압레벨로 출력되는 타이밍과 같을 수 있다.
본 발명의 일 실시예에 따른 스캔구동부는 복수의 스테이지들을 포함하고, 상기 복수의 스테이지들 각각은, 시작신호가 인가되는 입력단자, 제1클럭신호가 인가되는 제1클럭단자 및 제1제어노드에 연결된 제1노드제어부; 상기 제1클럭단자, 제2클럭신호가 인가되는 제2클럭단자, 제1전압레벨의 제1전압이 인가되는 제1전압입력단자, 제2전압레벨의 제2전압이 인가되는 제2전압입력단자 및 제2제어노드에 연결된 제2노드제어부; 상기 제1전압입력단자와 제1출력단자 사이에 연결되고, 상기 제2제어노드에 게이트가 연결되고, 상기 제1전압레벨의 제1게이트제어신호를 상기 제1출력단자로 출력하는 제1풀업트랜지스터와, 상기 제2클럭단자와 상기 제1출력단자 사이에 연결되고, 상기 제1제어노드에 게이트가 연결되고, 상기 제2전압레벨의 제1게이트제어신호를 상기 제1출력단자로 출력하는 제1풀다운트랜지스터를 포함하는 제1출력제어부; 상기 제1전압입력단자 및 제3클럭신호가 인가되는 제3클럭단자 사이에 연결되고, 상기 제1제어노드 및 상기 제2제어노드의 전압레벨에 따라 제3제어노드의 전압레벨을 제어하는 제3노드제어부; 및 상기 제1전압입력단자와 제2출력단자 사이에 연결되고, 상기 제1전압레벨의 제2게이트제어신호를 상기 제2출력단자로 출력하는 제2풀업트랜지스터와, 제2전압입력단자와 상기 제2출력단자 사이에 연결되고, 상기 제2전압레벨의 제2게이트제어신호를 상기 제2출력단자로 출력하는 제2풀다운트랜지스터를 포함하는 제2출력제어부;를 포함한다. 상기 제2풀다운트랜지스터가 제1게이트 및 제2게이트를 포함하고, 상기 제2풀업트랜지스터의 게이트 및 제2풀다운트랜지스터의 제1게이트는 상기 제3제어노드에 연결될 수 있다.
일 실시예에서, 상기 제2풀다운트랜지스터의 제2게이트는 상기 제2전압레벨의 제3전압이 인가되는 제3전압입력단자에 연결되고, 상기 제3전압은 상기 제2전압보다 낮다.
일 실시예에서, 상기 제3전압은 시간에 따라 가변하는 전압일 수 있다.
일 실시예에서, 각 스테이지가 출력하는 상기 제2게이트제어신호는 스테이지에 대응하는 화소행의 화소 및 후단 스테이지에 대응하는 화소행의 화소로 인가될 수 있다.
일 실시예에서, 상기 제1출력단자로부터 출력되는 제1게이트제어신호가 캐리신호일 수 있다.
일 실시예에서, 상기 제3제어노드에 연결된 캐리출력단자로부터 상기 제3제어노드의 전압레벨에 대응하는 캐리신호가 출력되고, 상기 캐리신호가 상기 제2전압레벨로 출력되는 타이밍이 상기 제1게이트제어신호가 상기 제2전압레벨로 출력되는 타이밍과 같을 수 있다.
일 실시예에서, 제3노드제어부는, 상기 제1전압입력단자와 상기 제3제어노드 사이에 연결되고, 상기 제2제어노드에 게이트가 연결된 제1제어트랜지스터; 및 상기 제3클럭단자와 상기 제3제어노드 사이에 연결되고, 상기 제1제어노드에 게이트가 연결된 제2제어트랜지스터;를 포함할 수 있다.
일 실시예에서, 상기 제1전압입력단자 및 제4클럭신호가 인가되는 제4클럭단자 사이에 연결되고, 상기 제1제어노드 및 상기 제2제어노드의 전압레벨에 따라 제4제어노드의 전압레벨을 제어하는 제4노드제어부; 및 상기 제1전압입력단자와 제3출력단자 사이에 연결되고, 상기 제1전압레벨의 제3게이트제어신호를 상기 제3출력단자로 출력하는 제3풀업트랜지스터와, 제2전압입력단자와 상기 제3출력단자 사이에 연결되고, 상기 제2전압레벨의 제3게이트제어신호를 상기 제3출력단자로 출력하는 제3풀다운트랜지스터를 포함하는 제3출력제어부;를 더 포함하고, 상기 제3풀다운트랜지스터가 제1게이트 및 제2게이트를 포함하고, 상기 제3풀업트랜지스터의 게이트 및 제3풀다운트랜지스터의 제1게이트는 상기 제4제어노드에 연결되고, 상기 제3풀다운트랜지스터의 제2게이트는 상기 제3전압입력단자에 연결될 수 있다.
일 실시예에서, 상기 제4노드제어부는, 상기 제1전압입력단자와 제4제어노드 사이에 연결되고, 상기 제2제어노드에 게이트가 연결된 제3제어트랜지스터; 및 상기 제4클럭단자와 상기 제4제어노드 사이에 연결되고, 상기 제1제어노드에 게이트가 연결된 제4제어트랜지스터;를 포함하고, 상기 제2클럭신호는 상기 제1클럭신호의 위상이 쉬프트되어 인가되고, 상기 제4클럭신호는 상기 제2클럭신호와 동일 위상으로 인가될 수 있다.
일 실시예에서, 상기 제2클럭신호는 상기 제1클럭신호의 위상이 쉬프트되어 인가되고, 상기 제3클럭신호는 상기 제2클럭신호와 동일 위상으로 인가될 수 있다.
일 실시예에서, 표시 영상이 동영상이면, 상기 복수의 스테이지들은 상기 제1게이트신호 및 상기 제2게이트제어신호의 온 전압레벨을 차례로 출력하고, 표시 영상이 정지영상이면, 상기 복수의 스테이지들은 상기 제1게이트신호의 온 전압레벨을 차례로 출력하고, 상기 제2게이트제어신호의 오프 전압레벨을 연속하여 출력하고, 상기 표시 영상은 프레임 영상 또는 프레임 영상의 부분 영상일 수 있다.
본 발명의 일 실시예에 따른 스캔구동부는, 복수의 스테이지들을 포함하고, 상기 복수의 스테이지들 각각은, 시작신호가 인가되는 입력단자, 제1클럭신호가 인가되는 제1클럭단자 및 제1제어노드에 연결된 제1노드제어부; 상기 제1클럭단자, 제2클럭신호가 인가되는 제2클럭단자, 제1전압레벨의 제1전압이 인가되는 제1전압입력단자, 제2전압레벨의 제2전압이 인가되는 제2전압입력단자 및 제2제어노드에 연결된 제2노드제어부; 상기 제1전압입력단자 및 상기 제2클럭단자 사이에 연결되고, 상기 제1제어노드 및 상기 제2제어노드의 전압레벨에 따라 제3제어노드의 전압레벨을 제어하는 제3노드제어부; 상기 제1전압입력단자와 제1출력단자 사이에 연결되고, 상기 제2제어노드에 게이트가 연결되고, 상기 제1전압레벨의 제1게이트제어신호를 상기 제1출력단자로 출력하는 된 제1풀업트랜지스터와, 상기 제2클럭단자와 상기 제1출력단자 사이에 연결되고, 상기 제1제어노드에 게이트가 연결되고, 상기 제2전압레벨의 제1게이트제어신호를 상기 제1출력단자로 출력하는 제1풀다운트랜지스터를 포함하는 제1출력제어부; 및 상기 제1전압레벨의 제4전압이 인가되는 제4전압입력단자와 제2출력단자 사이에 연결되고, 상기 제1전압레벨의 제2게이트제어신호를 상기 제2출력단자로 출력하는 제2풀업트랜지스터와, 제2전압입력단자와 상기 제2출력단자 사이에 연결되고, 상기 제2전압레벨의 제2게이트제어신호를 상기 제2출력단자로 출력하는 제2풀다운트랜지스터를 포함하는 제2출력제어부;를 포함한다. 상기 제2풀다운트랜지스터가 제1게이트 및 제2게이트를 포함하고, 상기 제2풀업트랜지스터의 게이트 및 제2풀다운트랜지스터의 제1게이트는 상기 제3제어노드에 연결될 수 있다.
일 실시예에서, 상기 제2풀다운트랜지스터의 제2게이트는 상기 제2전압레벨의 제3전압이 인가되는 제3전압입력단자에 연결되고, 상기 제3전압은 상기 제2전압보다 낮다.
일 실시예에서, 상기 제3전압은 시간에 따라 가변하는 전압일 수 있다.
일 실시예에서, 각 스테이지가 출력하는 상기 제2게이트제어신호는 스테이지에 대응하는 화소행의 화소 및 후단 스테이지에 대응하는 화소행의 화소로 인가될 수 있다.
일 실시예에서, 상기 제1출력단자로부터 출력되는 제1게이트제어신호가 캐리신호일 수 있다.
일 실시예에서, 상기 제3제어노드에 연결된 캐리출력단자로부터 상기 제3제어노드의 전압레벨에 대응하는 캐리신호가 출력되고, 상기 캐리신호가 상기 제2전압레벨로 출력되는 타이밍이 상기 제1게이트제어신호가 상기 제1전압레벨로 출력되는 타이밍과 같을 수 있다.
일 실시예에서, 제3노드제어부는, 상기 제1전압입력단자와 상기 제3제어노드 사이에 연결되고, 상기 제2제어노드에 게이트가 연결된 제1제어트랜지스터; 및 상기 제2클럭단자와 상기 제3제어노드 사이에 연결되고, 상기 제1제어노드에 게이트가 연결된 제2제어트랜지스터;를 포함할 수 있다.
일 실시예에서, 상기 제1전압레벨의 제5전압이 인가되는 제5전압입력단자와 제3출력단자 사이에 연결되고, 상기 제1전압레벨의 제3게이트제어신호를 상기 제3출력단자로 출력하는 제3풀업트랜지스터와, 제2전압입력단자와 상기 제3출력단자 사이에 연결되고, 상기 제2전압레벨의 제3게이트제어신호를 상기 제3출력단자로 출력하는 제3풀다운트랜지스터를 포함하는 제3출력제어부;를 더 포함하고, 상기 제3풀다운트랜지스터가 제1게이트 및 제2게이트를 포함하고, 상기 제3풀업트랜지스터의 게이트 및 제3풀다운트랜지스터의 제1게이트는 상기 제3제어노드에 연결되고, 상기 제3풀다운트랜지스터의 제2게이트는 상기 제3전압입력단자에 연결될 수 있다.
일 실시예에서, 표시 영상이 동영상이면, 상기 복수의 스테이지들은 상기 제1게이트신호 및 상기 제2게이트제어신호의 온 전압레벨을 차례로 출력하고, 표시 영상이 정지영상이면, 상기 복수의 스테이지들은 상기 제1게이트신호의 온 전압레벨을 차례로 출력하고, 상기 제2게이트제어신호의 오프 전압레벨을 연속하여 출력하고, 상기 표시 영상은 프레임 영상 또는 프레임 영상의 부분 영상일 수 있다.
본 발명의 실시예에 따라 안정적으로 스캔신호를 출력할 수 있는 스캔구동부 및 이를 포함하는 표시장치를 제공할 수 있다. 본 발명의 효과는 상술한 효과로 한정되는 것이 아니며, 본 발명의 사상에서 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 일 실시예에 따른 표시장치를 개략적으로 나타낸 도면이다.
도 2는 일 실시예에 따른 화소를 나타낸 등가회로도이다.
도 3은 일 실시예에 따른 스캔구동부를 개략적으로 나타낸 도면이다.
도 4는 도 3의 스캔구동부에 포함되는 스테이지의 일 예를 나타내는 회로도이다.
도 5a는 도 3의 스캔구동부의 입출력 신호의 파형도이다.
도 5b는 도 4의 스테이지의 구동을 설명하는 파형도이다.
도 6은 제3전압(VGLt)의 파형도이다.
도 7 및 도 8은 일 실시예에 따른 스캔구동부의 스테이지의 회로의 다양한 변형예를 나타낸 도면들이다.
도 9는 일 실시예에 따른 스캔구동부를 개략적으로 나타낸 도면이다.
도 10 내지 도 13은 도 9의 스캔구동부에 포함되는 스테이지의 다양한 예를 나타내는 회로도들이다.
도 14는 일 실시예에 따른 스캔구동부를 개략적으로 나타낸 도면이다.
도 15 및 도 16은 도 14의 스캔구동부에 포함되는 스테이지의 예를 나타내는 회로도들이다.
도 17은 일 실시예에 따른 스캔구동부를 개략적으로 나타낸 도면이다.
도 18 및 도 19는 도 17의 스캔구동부에 포함되는 스테이지의 일 예를 나타내는 회로도들이다.
도 20은 일 실시예에 따른 스캔구동부를 개략적으로 나타낸 도면이다.
도 21은 도 20의 스테이지의 동작의 일 예를 나타내는 파형도이다.
도 22는 도 20의 스테이지의 동작의 일 예를 나타내는 파형도이다.
도 23a 및 도 23b는 일 실시예에 따른 스캔구동부의 동작을 설명하는 예시도들이다.
도 24는 도 23a 및 도 23b에 따른 스캔구동부의 동작 타이밍도이다.
도 25는 일 실시예에 따른 스캔구동부를 개략적으로 나타낸 도면이다.
도 26은 도 25의 스캔구동부에 포함되는 스테이지의 일 예를 나타내는 회로도이다.
도 27은 도 26의 스테이지의 동작의 일 예를 나타내는 파형도이다.
도 28은 도 25의 스캔구동부의 동작 타이밍도이다.
도 29는 일 실시예에 따른 스캔구동부를 개략적으로 나타낸 도면이다.
도 30은 도 29의 스캔구동부에 포함되는 스테이지의 일 예를 나타내는 회로도이다.
도 31은 일 실시예에 따른 스캔구동부를 개략적으로 나타낸 도면이다.
도 32는 도 31의 스캔구동부에 포함되는 스테이지의 일 예를 나타내는 회로도이다.
도 33은 도 31의 스테이지의 동작의 일 예를 나타내는 파형도이다.
도 34는 도 31의 스캔구동부의 동작 타이밍도이다.
도 35 및 도 36은 일 실시예에 따른 스캔구동부의 스테이지의 회로의 다양한 변형예를 나타낸 도면들이다.
도 37은 일 실시예에 따른 스캔구동부를 개략적으로 나타낸 도면이다.
도 38 내지 도 40은 도 37의 스캔구동부에 포함되는 스테이지의 일 예를 나타내는 회로도들이다.
도 41은 일 실시예에 따른 스캔구동부를 개략적으로 나타낸 도면이다.
도 42는 도 41의 스캔구동부에 포함되는 스테이지의 일 예를 나타내는 회로도이다.
도 43은 도 42의 스테이지의 동작의 일 예를 나타내는 파형도이다.
도 44는 도 41의 스캔구동부의 동작 타이밍도이다.
도 45 및 도 46은 도 41의 스캔구동부에 포함되는 스테이지의 회로의 다양한 변형예를 나타낸 도면들이다.
도 47은 일 실시예에 따른 스캔구동부를 개략적으로 나타낸 도면이다.
도 48 내지 도 50은 도 47의 스캔구동부에 포함되는 스테이지의 회로의 다양한 변형예를 나타낸 도면들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예를 들어, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
본 명세서에서 "A 및/또는 B"는 A이거나, B이거나, A와 B인 경우를 나타낸다. 또한, 본 명세서에서 "A 및 B 중 적어도 어느 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, X와 Y가 연결되어 있다고 할 때, X와 Y가 전기적으로 연결되어 있는 경우, X와 Y가 기능적으로 연결되어 있는 경우, X와 Y가 직접 연결되어 있는 경우를 포함할 수 있다. 여기에서, X, Y는 대상물(예를 들면, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)일 수 있다. 따라서, 소정의 연결 관계, 예를 들면, 도면 또는 상세한 설명에 표시된 연결 관계에 한정되지 않고, 도면 또는 상세한 설명에 표시된 연결 관계 이외의 것도 포함할 수 있다.
X와 Y가 전기적으로 연결되어 있는 경우는, 예를 들어, X와 Y의 전기적인 연결을 가능하게 하는 소자(예를 들면, 스위치, 트랜지스터, 용량소자, 인덕터, 저항소자, 다이오드 등)가, X와 Y 사이에 1개 이상 연결되는 경우를 포함할 수 있다.
이하의 실시예에서, 소자 상태와 연관되어 사용되는 "온(ON)"은 소자의 활성화된 상태를 지칭하고, "오프(OFF)"는 소자의 비활성화된 상태를 지칭할 수 있다. 소자에 의해 수신된 신호와 연관되어 사용되는 "온"은 소자를 활성화하는 신호를 지칭하고, "오프"는 소자를 비활성화하는 신호를 지칭할 수 있다. 소자는 하이레벨의 전압 또는 로우레벨의 전압에 의해 활성화될 수 있다. 예를 들어, P형 트랜지스터(P채널 트랜지스터)는 로우레벨 전압에 의해 활성화되고, N형 트랜지스터(N채널 트랜지스터)는 하이레벨 전압에 의해 활성화된다. 따라서, P형 트랜지스터와 N형 트랜지스터에 대한 "온" 전압은 반대(낮음 대 높음) 전압 레벨임을 이해해야 한다. 이하, 트랜지스터를 턴온시키는 전압레벨을 온 전압레벨이라 하고, 트랜지스터를 오프시키는 전압레벨을 오프 전압레벨이라 한다.
도 1은 일 실시예에 따른 표시장치를 개략적으로 나타낸 도면이다.
본 발명의 일 실시예에 따른 표시장치(10)는, 유기발광표시장치, 무기발광표시장치(Inorganic Light Emitting Display 또는 무기EL표시장치), 퀀텀닷발광표시장치(Quantum dot Light Emitting Display)와 같은 표시장치일 수 있다.
도 1을 참조하면, 일 실시예에 따른 표시장치(10)는 화소부(110), 스캔구동부(130), 발광제어구동부(150), 데이터구동부(170) 및 제어부(190)를 포함할 수 있다.
화소부(110)에는 복수의 화소(PX)들과 복수의 화소(PX)들로 전기적인 신호를 인가할 수 있는 신호선들이 배치될 수 있다. 화소부(110)는 영상을 표시하는 표시영역일 수 있다.
복수의 화소(PX)들은 제1방향(x방향, 행방향) 및 제2방향(y방향, 열방향)으로 반복적으로 배열될 수 있다. 복수의 화소(PX)들은 스트라이프 배열, 펜타일 배열, 모자이크 배열 등 다양한 형태로 배치되어 이미지를 구현할 수 있다. 복수의 화소(PX)들 각각은 표시요소로서 유기발광다이오드를 포함하고, 유기발광다이오드는 화소회로에 연결될 수 있다. 화소회로는 복수의 트랜지스터들 및 적어도 하나의 커패시터를 포함할 수 있다.
복수의 화소(PX)들로 전기적인 신호를 인가할 수 있는 신호선들은, 제1방향으로 연장된 복수의 스캔선(SL)들, 제1방향으로 연장된 복수의 발광제어선(EL)들, 제2방향으로 연장된 복수의 데이터선(DL)들을 포함할 수 있다. 복수의 스캔선(SL)들은 제2방향을 따라 이격 배열되고, 스캔신호를 화소(PX)들에 전달할 수 있다. 복수의 발광제어선(EL)들은 제2방향을 따라 이격 배열되고, 발광제어신호를 화소(PX)들에 전달할 수 있다. 복수의 데이터선(DL)들은 제1방향을 따라 이격 배열되고, 데이터신호를 화소(PX)들에 전달할 수 있다. 복수의 화소(PX)들 각각은 복수의 스캔선(SL)들 중 대응하는 적어도 하나의 스캔선, 복수의 발광제어선(EL)들 중 대응하는 발광제어선, 복수의 데이터선(DL)들 중 대응하는 데이터선에 연결될 수 있다. 일 실시예에서, 각 화소(PX)에 연결된 적어도 하나의 스캔선은 도 2에 도시된 제1스캔제어선(SCL1), 제2스캔제어선(SCL2), 제3스캔제어선(SCL3) 및 제4스캔제어선(SCL4) 중 적어도 하나를 포함할 수 있다.
스캔구동부(130)는 복수의 스캔선(SL)들에 연결되고, 제어부(190)로부터의 제어신호(SCS)에 대응하여 스캔신호를 생성하고, 이를 스캔선(SL)들에 순차적으로 공급할 수 있다. 스캔신호는 화소(PX)에 포함된 트랜지스터의 턴온 및 턴오프를 제어하는 게이트 제어신호일 수 있다. 스캔신호는 화소(PX)에 포함된 트랜지스터가 턴온될 수 있는 온 전압(온 전압레벨)과 트랜지스터가 턴오프될 수 있는 오프 전압(오프 전압레벨)이 반복되는 구형파 신호일 수 있다. 일 실시예에서 온 전압은 하이레벨 전압(이하, '하이 전압'이라 함) 또는 로우레벨 전압(이하, '로우 전압'이라 함)일 수 있다. 스캔신호의 온 전압이 유지되는 기간(이하, '온 전압 기간'이라 함)과 오프 전압이 유지되는 기간(이하, '오프 전압 기간'이라 함)은 화소(PX) 내에서 스캔신호를 인가받는 트랜지스터의 기능에 따라 결정될 수 있다. 스캔구동부(130)는 스캔신호를 순차적으로 생성 및 출력하는 쉬프트 레지스터(shift register)(또는 스테이지)를 포함할 수 있다.
발광제어구동부(150)는 복수의 발광제어선(EL)들에 연결되고, 제어부(190)로부터의 제어신호(ECS)에 대응하여 발광제어신호를 생성하고, 이를 발광제어선(EL)들에 순차적으로 공급할 수 있다. 발광제어신호는 화소(PX)에 포함된 트랜지스터의 턴온 및 턴오프를 제어하는 게이트 제어신호일 수 있다. 발광제어신호는 화소(PX)에 포함된 트랜지스터가 턴온될 수 있는 온 전압과 트랜지스터가 턴오프될 수 있는 오프 전압이 반복되는 구형파 신호일 수 있다. 발광제어구동부(150)는 발광제어신호를 순차적으로 생성 및 출력하는 쉬프트 레지스터(shift register)(또는 스테이지)를 포함할 수 있다. 데이터구동부(170)는 복수의 데이터선(DL)들에 연결되고, 제어부(190)로부터의 제어신호(DCS)에 대응하여 데이터신호를 데이터선(DL)들에 공급할 수 있다. 데이터선(DL)들로 공급된 데이터신호는 스캔신호가 공급된 화소(PX)들로 공급될 수 있다. 이를 위하여, 데이터구동부(170)는 스캔신호와 동기되도록 데이터선(DL)들로 데이터신호를 공급할 수 있다.
제어부(190)는 외부로부터 입력된 신호들에 기초하여 제어신호(SCS), 제어신호(ECS) 및 제어신호(DCS)를 생성할 수 있다. 제어부(170)는 제어신호(SCS)를 스캔구동부(130)로 공급하고, 제어신호(ECS)를 발광제어구동부(150)로 공급하고, 제어신호(DCS)를 데이터구동부(170)로 공급할 수 있다.
일 실시예에서 화소회로에 포함된 복수의 트랜지스터들은 N형의 산화물 박막 트랜지스터일 수 있다. 산화물 박막 트랜지스터는 액티브 패턴(반도체층)이 산화물을 포함할 수 있다.
일 실시예에서, 화소회로에 포함된 복수의 트랜지스터들의 일부는 N형의 산화물 박막 트랜지스터이고, 다른 일부는 P형의 실리콘 박막 트랜지스터일 수 있다. 실리콘 박막 트랜지스터는 액티브 패턴(반도체층)이 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon) 등을 포함할 수 있다.
도 2는 일 실시예에 따른 화소를 나타낸 등가회로도이다.
도 2를 참조하면, 화소(PX)는 화소회로(PC) 및 화소회로(PC)에 연결된 표시요소로서 유기발광다이오드(OLED)를 포함한다. 화소회로(PC)는 복수의 제1 내지 제7트랜지스터들(M1 내지 M7), 커패시터(Cst) 및 이들에 연결된 신호선들, 제1 및 제2초기화전압선(VIL1, VIL2) 및 구동전압선(PL)을 포함한다. 신호선들은 데이터선(DL), 제1스캔제어선(SCL1), 제2스캔제어선(SCL2), 제3스캔제어선(SCL3), 제4스캔제어선(SCL4) 및 발광제어선(ECL)을 포함할 수 있다.
제1트랜지스터(TM1)는 구동트랜지스터이고, 제2 내지 제7트랜지스터들(M2 내지 M7)은 스위칭트랜지스터일 수 있다. 트랜지스터의 종류(p-type or n-type) 및/또는 동작 조건에 따라, 제1 내지 제7 트랜지스터들(M1 내지 M7) 각각의 제1단자는 소스단자 또는 드레인단자이고, 제2단자는 제1단자와 다른 단자일 수 있다. 예를 들어, 제1단자가 소스단자인 경우 제2단자는 드레인단자일 수 있다. 일 실시예에서 소스단자 및 드레인단자는 각각 소스전극 및 드레인전극과 혼용되어 칭해질 수 있다.
구동전압선(PL)은 제1트랜지스터(M1)에 제1전원전압(ELVDD)을 전달할 수 있다. 제1전원전압(ELVDD)은 각 화소(PX)에 포함된 유기발광다이오드의 제1전극(화소전극 또는 애노드)에 제공되는 하이 전압일 수 있다. 제1초기화전압선(VIL1)은 제1트랜지스터(M1)를 초기화하는 제1초기화전압(VINT1)을 화소(PX)로 전달할 수 있다. 제2초기화전압선(VIL2)은 유기발광다이오드(OLED)를 초기화하는 제2초기화전압(VINT2)을 화소(PX)로 전달할 수 있다.
도 2에서 제1 내지 제7트랜지스터들(M1 내지 M7) 중 제3트랜지스터(M3) 및 제4트랜지스터(M4)는 NMOS(n-channel MOSFET)로 구현되며, 나머지는 PMOS(p-channel MOSFET)로 구현되는 것으로 도시하고 있다.
제1트랜지스터(M1)는 구동전압선(PL)과 유기발광다이오드(OLED) 사이에 연결될 수 있다. 제1트랜지스터(M1)는 제5트랜지스터(M5)를 경유하여 구동전압선(PL)과 연결되고, 제6트랜지스터(M6)를 경유하여 유기발광다이오드(OLED)와 전기적으로 연결될 수 있다. 제1트랜지스터(M1)는 제2노드(N2)에 연결된 게이트, 제1노드(N1)에 연결된 제1단자, 제3노드(N3)에 연결된 제2단자를 포함한다. 제1트랜지스터(M1)는 제2트랜지스터(M2)의 스위칭 동작에 따라 데이터신호를 전달받아 유기발광다이오드(OLED)에 구동전류를 공급할 수 있다.
제2트랜지스터(M2)(데이터기입 트랜지스터)는 데이터선(DL) 및 제1노드(N1) 사이에 연결되며, 제5트랜지스터(M5)를 경유하여 구동전압선(PL)과 연결될 수 있다. 제1노드(N1)는 제1트랜지스터(M1)와 제5트랜지스터(M5)가 연결된 노드일 수 있다. 제2트랜지스터(M2)는 제1스캔제어선(SCL)에 연결된 게이트, 데이터선(DL)에 연결된 제1단자, 제1노드(N1)(또는 제1트랜지스터(M1)의 제1단자)에 연결된 제2단자를 포함한다. 제2트랜지스터(M2)는 제1스캔제어선(SCL1)을 통해 전달받은 제1스캔제어신호(GW)에 따라 턴온되어 데이터선(DL)으로 전달된 데이터신호를 제1노드(N1)로 전달하는 스위칭 동작을 수행할 수 있다.
제3트랜지스터(M3)(보상 트랜지스터)는 제2노드(N2)와 제3노드(N3) 사이에 연결될 수 있다. 제3트랜지스터(M3)는 제6트랜지스터(M6)를 경유하여 유기발광다이오드(OLED)와 연결될 수 있다. 제2노드(N2)는 제1트랜지스터(M1)의 게이트가 연결된 노드이고, 제3노드(N3)는 제1트랜지스터(M1)와 제6트랜지스터(M6)가 연결된 노드일 수 있다. 제3트랜지스터(M3)는 제2스캔제어선(SCL2)에 연결된 게이트, 제2노드(N2)(또는 제1트랜지스터(M1)의 게이트)에 연결된 제1단자, 제3노드(N3)(또는 제1트랜지스터(M1)의 제2단자)에 연결된 제2단자를 포함한다. 제3트랜지스터(M3)는 제2스캔제어선(SCL2)을 통해 전달받은 제2스캔제어신호(GC)에 따라 턴온되어 제1트랜지스터(M1)를 다이오드 연결시킴으로써 제1트랜지스터(M1)의 문턱전압을 보상할 수 있다.
제4트랜지스터(M4)(제1초기화 트랜지스터)는 제2노드(N2)와 초기화전압선(VIL1) 사이에 연결될 수 있다. 제4트랜지스터(M4)는 제3스캔제어선(SCL3)에 연결된 게이트, 제2노드(N2)에 연결된 제1단자, 제1초기화전압선(VIL1)에 연결된 제2단자를 포함한다. 제4트랜지스터(M4)는 제3스캔제어선(SCL3)을 통해 전달받은 제3스캔제어신호(GI)에 따라 턴온되어 제1초기화전압(VINT1)을 제1트랜지스터(M1)의 게이트에 전달하여 제1트랜지스터(M1)의 게이트 전압을 초기화시킬 수 있다.
제5트랜지스터(M5)(제1발광제어 트랜지스터)는 구동전압선(PL)과 제1노드(N1) 사이에 연결될 수 있다. 제6트랜지스터(M6)(제2발광제어 트랜지스터)는 제3노드(N3)와 유기발광다이오드(OLED) 사이에 연결될 수 있다. 제5트랜지스터(M5)는 발광제어선(ECL)에 연결된 게이트, 구동전압선(PL)에 연결된 제1단자, 제1노드(N1)에 연결된 제2단자를 포함한다. 제6트랜지스터(M6)는 발광제어선(ECL)에 연결된 게이트, 제3노드(N3)에 연결된 제1단자, 유기발광다이오드(OLED)의 화소전극에 연결된 제2단자를 포함한다. 제5트랜지스터(M5) 및 제6트랜지스터(M6)가 발광제어선(ECL)을 통해 전달받은 발광제어신호(EM)에 따라 동시에 턴온되어 유기발광다이오드(OLED)에 구동전류가 흐르게 된다.
제7트랜지스터(M7)(제2초기화 트랜지스터)는 유기발광다이오드(OLED)와 제2초기화전압선(VIL2) 사이에 연결될 수 있다. 제7트랜지스터(M7)는 제4스캔제어선(SCL4)에 연결된 게이트, 제6트랜지스터(M6)의 제2단자 및 유기발광다이오드(OLED)의 화소전극에 연결된 제1단자, 제2초기화전압선(VIL2)에 연결된 제2단자를 포함한다. 제7트랜지스터(M7)는 제4스캔제어선(SCL4)을 통해 전달받은 제4스캔제어신호(GB)에 따라 턴온되어 제2초기화전압(VINT2)을 유기발광다이오드(OLED)의 화소전극에 전달하여 유기발광다이오드(OLED)를 초기화시킬 수 있다. 제7트랜지스터(M7)는 생략될 수 있다.
커패시터(Cst)는 제1전극 및 제2전극을 포함할 수 있다. 제1전극은 제1트랜지스터(M1)의 게이트에 연결되고, 제2전극은 구동전압선(PL)에 연결될 수 있다. 커패시터(Cst)는 구동전압선(PL) 및 제1트랜지스터(M1)의 게이트의 양단 전압의 차에 대응하는 전압을 저장 및 유지함으로써 제1트랜지스터(M1)의 게이트에 인가되는 전압을 유지할 수 있다.
유기발광다이오드(OLED)는 화소전극 및 대향전극을 포함하고, 대향전극은 제2전원전압(ELVSS)을 인가받을 수 있다. 제2전원전압(ELVSS)은 유기발광다이오드(OLED)의 제2전극(대향전극 또는 캐소드)에 제공되는 로우 전압일 수 있다. 유기발광다이오드(OLED)는 제1트랜지스터(T1)로부터 구동전류(IOLED)를 전달받아 발광함으로써 이미지를 표시한다. 제1전원전압(ELVDD)과 제2전원전압(ELVSS)은 복수의 화소(PX)들을 발광시키기 위한 구동전압이다.
화소(PX)는 한 프레임 구간 동안 비발광기간 및 발광기간으로 동작할 수 있다. 프레임 구간은 하나의 프레임 영상을 표시하는 기간일 수 있다. 비발광 기간은 제4트랜지스터(M4)가 턴온되어 제1트랜지스터(M1)의 게이트 전압을 초기화하는 초기화 기간, 제2트랜지스터(M2)가 턴온되어 데이터신호가 화소로 공급되는 데이터 기입 기간, 제3트랜지스터(M3)가 턴온되어 제1트랜지스터(M1)의 문턱전압이 보상되는 보상 기간, 제7트랜지스터(M7)가 턴온되어 유기발광다이오드(OLED)를 초기화하는 리셋 기간을 포함할 수 있다. 발광기간은 제5트랜지스터(M5)와 제6트랜지스터(M6)가 턴온되어 유기발광다이오드(OLED)가 발광하는 기간일 수 있다. 발광기간은 비발광기간의 초기화 기간, 데이터 기입 기간, 보상 기간, 리셋 기간 각각보다 길 수 있다.
본 실시예에서는 복수의 트랜지스터들(T1 내지 T7) 중 적어도 하나는 산화물을 포함하는 반도체층을 포함하며, 나머지는 실리콘을 포함하는 반도체층을 포함한다. 구체적으로, 디스플레이장치의 밝기에 직접적으로 영향을 미치는 제1트랜지스터(구동트랜지스터)의 경우 높은 신뢰성을 갖는 다결정 실리콘으로 구성된 반도체층을 포함하도록 구성하며, 이를 통해 고해상도의 표시 장치를 구현할 수 있다.
한편, 산화물 반도체는 높은 캐리어 이동도(high carrier mobility) 및 낮은 누설전류를 가지므로, 구동 시간이 길더라도 전압 강하가 크지 않다. 즉, 저주파 구동 시에도 전압 강하에 따른 화상의 색상 변화가 크지 않으므로, 저주파 구동이 가능하다. 이와 같이 산화물 반도체의 경우 누설전류가 적은 이점을 갖기에, 제1트랜지스터(M1)의 게이트에 연결되는 제3트랜지스터(M3) 및 제4트랜지스터(M4) 중 적어도 하나를 산화물 반도체로 채용하여 제1트랜지스터(M1)의 게이트로 흘러갈 수 있는 누설전류를 방지하는 동시에 소비전력을 줄일 수 있다.도 3은 일 실시예에 따른 스캔구동부를 개략적으로 나타낸 도면이다.
도 3을 참조하면, 스캔구동부(130)는 복수의 스테이지들(ST1, ST2, ST3, ST4, ...)을 포함할 수 있다. 스테이지들(ST1, ST2, ST3, ST4, ...) 각각은 화소부(110)에 마련되는 화소 행(화소 라인)에 대응할 수 있다. 스캔구동부(130)의 스테이지의 개수는 화소 행의 개수에 따라 다양하게 변형될 수 있다.
스테이지들(ST1, ST2, ST3, ST4, ...) 각각은 시작신호에 응답하여 복수의 출력신호들을 출력할 수 있다. 예를 들어, 스테이지들(ST1, ST2, ST3, ST4, ...) 각각은 제1출력신호 및 제2출력신호를 출력할 수 있다. 여기서 스테이지들(ST1, ST2, ST3, ST4, ...) 각각이 출력하는 제1출력신호는 P형 트랜지스터의 턴온 및 턴오프를 제어하는 게이트 제어신호이고, 제2출력신호는 N형 트랜지스터의 턴온 및 턴오프를 제어하는 게이트 제어신호일 수 있다. 예를 들어, 스테이지들(ST1, ST2, ST3, ST4, ...) 각각이 출력하는 제1출력신호는 제1스캔제어선(GWL)으로 인가되는 제1스캔제어신호(GW)(도 2)이고, 제2출력신호는 제2스캔제어선(GCL)으로 인가되는 제2스캔제어신호(GC)(도 2) 또는 제3스캔제어선(GIL)으로 인가되는 제3스캔제어신호(GI)(도 2)일 수 있다.
스테이지들(ST1, ST2, ST3, ST4, ...) 각각은 입력단자(IN), 제1클럭단자(CK1), 제2클럭단자(CK2), 제1전압입력단자(V1), 제2전압입력단자(V2), 제3전압입력단자(V3), 제1출력단자(OUT1), 제2출력단자(OUT2) 및 캐리출력단자(COUT)를 포함할 수 있다.
입력단자(IN)는 시작신호로서 외부 신호(STV) 또는 전단 스테이지가 출력하는 캐리신호를 수신할 수 있다. 일 실시예에서, 제1스테이지(ST1)의 입력단자(IN)로 외부 신호(STV)가 인가되고, 제2스테이지(ST2)부터 입력단자(IN)로 전단 스테이지가 출력하는 캐리신호(이전 캐리신호)가 인가될 수 있다. 여기서, 이전 캐리신호는 인접하는 바로 전단 스테이지가 출력하는 캐리신호일 수 있다. 예를 들어, 제1스테이지(ST1)는 외부 신호(STV)에 의해 구동을 시작하며, 제2스테이지(ST2)의 입력단자(IN)에는 제1스테이지(ST1)에서 출력되는 캐리신호(CR[1])가 입력될 수 있다.
제1클럭단자(CK1)와 제2클럭단자(CK2)로 제1클럭신호(CLK1) 또는 제2클럭신호(CLK2)가 인가될 수 있다. 제1클럭신호(CLK1)와 제2클럭신호(CLK2)는 스테이지들(ST1, ST2, ST3, ST4, ...)에 교대로 인가될 수 있다. 예를 들어, 홀수번째 스테이지의 제1클럭단자(CK1)에 제1클럭신호(CLK1)가 인가되고, 제2클럭단자(CK2)에 제2클럭신호(CLK2)가 인가될 수 있다. 그리고, 짝수번째 스테이지의 제1클럭단자(CK1)에 제2클럭신호(CLK2)가 인가되고, 제2클럭단자(CK2)에 제1클럭신호(CLK1)가 인가될 수 있다.
제1전압입력단자(V1)는 하이 전압인 제1전압(VGH)을 수신하고, 제2전압입력단자(V2)는 로우 전압인 제2전압(VGL)을 수신할 수 있다. 제3전압입력단자(V3)는 제3전압(VGLt)을 수신할 수 있다. 제1전압(VGH), 제2전압(VGL) 및 제3전압(VGLt)은 글로벌 신호로서 도 1에 도시된 제어부(190) 및/또는 도시되지 않은 전원공급부 등으로부터 공급될 수 있다.
제1출력단자(OUT1)는 제1출력신호(Out1)를 출력하고, 제2출력단자(OUT2)는 제2출력신호(Out2)를 출력할 수 있다. 제1출력신호(Out1)가 로우 전압일 때 제2출력신호(Out2)는 하이 전압일 수 있다. 제1출력신호(Out1)와 제2출력신호(Out2)는 각각 서로 다른 종류의 트랜지스터의 턴-온 및 턴-오프를 제어할 수 있다. 예를 들어, 제1출력신호(Out1)는 P형 트랜지스터의 턴온 및 턴오프를 제어하는 게이트 제어신호이고, 제2출력신호(Out2)는 N형 트랜지스터의 턴온 및 턴오프를 제어하는 게이트 제어신호일 수 있다. 제1출력신호(Out1)의 온 전압은 로우 전압이고, 제2출력신호(Out2)의 온 전압은 하이 전압일 수 있다. 캐리출력단자(COUT)는 캐리신호(CR)를 출력할 수 있다.
도 4는 도 3의 스캔구동부에 포함되는 스테이지의 일 예를 나타내는 회로도이다. 도 5a는 도 3의 스캔구동부의 입출력 신호의 파형도이다. 도 5b는 도 4의 스테이지의 구동을 설명하는 파형도이다. 도 6은 제3전압(VGLt)의 파형도이다.
스테이지들(ST1, ST2, ST3, ST4, ...) 각각은 복수의 노드들을 가지며, 이하, 복수의 노드들 중 일부 노드들을 제1제어노드(Q), 제2제어노드(QB) 및 제3제어노드(QB_F)로 지칭한다. 이하, 홀수번째 스테이지로서 k번째 스테이지인 제k스테이지(STk)를 예로서 설명하며, 제k스테이지(STk)는 화소부(110)의 k번째 행으로 k번째 제1출력신호(Out1[k])와 제2출력신호(Out2[k])를 출력할 수 있다. 이하, 설명의 편의상 제k스테이지(STk), k번째 제1출력신호(Out1[k])와 제2출력신호(Out2[k])는 각각 스테이지(STk), 제1출력신호(Out1[k]), 제2출력신호(Out2[k])로 칭하여 설명한다.
스테이지(STk)는 제1노드제어부(231), 제2노드제어부(232), 제3노드제어부(233), 제1출력제어부(235) 및 제2출력제어부(236)를 포함할 수 있다. 제1노드제어부(231), 제2노드제어부(232), 제3노드제어부(233), 제1출력제어부(235) 및 제2출력제어부(236) 각각은 적어도 하나의 트랜지스터를 포함할 수 있다. 적어도 하나의 트랜지스터는 N형 트랜지스터 및/또는 P형 트랜지스터를 포함할 수 있다. N형 트랜지스터는 N형의 산화물 반도체 트랜지스터일 수 있다. P형 트랜지스터는 P형의 실리콘 반도체 트랜지스터일 수 있다. N형의 산화물 반도체 트랜지스터는 반도체 상부에 배치된 탑게이트인 제1게이트와 반도체 하부에 배치된 바텀게이트인 제2게이트를 포함하는 듀얼 게이트 트랜지스터일 수 있다. 예를 들어, 스테이지(STk)의 제1 내지 제9트랜지스터들(T1 내지 T9), 제11트랜지스터(T11) 및 제12트랜지스터(T12)는 P형 트랜지스터이고, 제10트랜지스터(T10)는 N형 트랜지스터일 수 있다.
입력단자(IN)로 시작신호로서 이전 캐리신호(CR[k-1])가 인가되고, 제1클럭단자(CK1)로 제1클럭신호(CLK1)가 인가되고, 제2클럭단자(CK2)로 제2클럭신호(CLK2)가 인가될 수 있다. 제1전압입력단자(V1)로 제1전압(VGH)이 인가되고, 제2전압입력단자(V2)로 제2전압(VGL)이 인가되고, 제3전압입력단자(V3)로 제3전압(VGLt)이 인가될 수 있다. k가 1일 때, 즉 제1스테이지(ST1)의 입력단자(IN)로는 시작신호로서 외부신호(STV)가 인가될 수 있다.
제1노드제어부(231)는 입력단자(IN)와 제1제어노드(Q) 사이에 연결될 수 있다. 제1노드제어부(231)는 입력단자(IN)에 인가되는 시작신호(예를 들어, 신호(STV) 또는 이전 캐리신호)와 제1클럭단자(CK1)에 인가되는 제1클럭신호(CLK1)를 기초로 제1제어노드(Q)의 전압을 제어할 수 있다. 제1노드제어부(231)는 제1트랜지스터(T1)와 제6트랜지스터(T6)를 포함할 수 있다.
제1트랜지스터(T1)는 입력단자(IN)와 제1노드(Na) 사이에 직렬로 연결된 한 쌍의 서브트랜지스터들을 포함할 수 있다. 예를 들어, 제1트랜지스터(T1)는 제1서브트랜지스터(T1-1) 및 제2서브트랜지스터(T1-2)를 포함할 수 있다. 제1서브트랜지스터(T1-1)와 제2서브트랜지스터(T1-2)의 게이트들은 제1클럭단자(CK1)에 연결될 수 있다.
제6트랜지스터(T6)는 제1노드(Na)와 제1제어노드(Q) 사이에 연결될 수 있다. 제6트랜지스터(T6)의 게이트는 제2전압입력단자(V2)에 연결될 수 있다. 제6트랜지스터(T6)는 제1노드(Na)와 제1제어노드(Q)를 도통시켜 제1노드(Na)의 전압레벨에 대응하게 제1제어노드(Q)의 전압레벨을 제어할 수 있다.
제2노드제어부(232)는 제1노드(Na)와 제2제어노드(QB) 사이에 연결될 수 있다. 제2노드제어부(232)는 제1클럭단자(CK1)에 인가되는 제1클럭신호(CLK1)와 제2클럭단자(CK2)에 인가되는 제2클럭신호(CLK2)를 기초로 제2제어노드(QB)의 전압을 제어할 수 있다. 제2노드제어부(232)는 제2 내지 제5트랜지스터들(T2 내지 T5) 및 제1커패시터(C1)를 포함할 수 있다.
제2트랜지스터(T2)는 제1전압입력단자(V1)와 제2노드(Nb) 사이에 연결될 수 있다. 제2트랜지스터(T2)의 게이트는 제2제어노드(QB)에 연결될 수 있다.
제3트랜지스터(T3)는 제1노드(Na)와 제2노드(Nb) 사이에 연결될 수 있다. 제3트랜지스터(T3)의 게이트는 제2클럭단자(CK2)에 연결될 수 있다.
제4트랜지스터(T4)는 제2제어노드(QB)와 제1클럭단자(CK1) 사이에 연결될 수 있다. 제4트랜지스터(T4)의 게이트는 제1노드(Na)에 연결될 수 있다.
제5트랜지스터(T5)는 제2제어노드(QB)와 제2전압입력단자(V2) 사이에 연결될 수 있다. 제5트랜지스터(T5)의 게이트는 제1클럭단자(CK1)에 연결될 수 있다.
제1커패시터(C1)는 제1전압입력단자(V1)와 제2제어노드(QB) 사이에 연결될 수 있다.
제3노드제어부(233)는 제1전압입력단자(V1)와 제2클럭단자(CK2) 사이에 연결될 수 있다. 제3노드제어부(233)는 제1제어노드(Q)와 제2제어노드(QB)의 전압레벨에 따라 제3제어노드(QB_F)의 전압을 제어할 수 있다. 캐리출력단자(COUT)는 제3제어노드(QB_F)에 연결되고, 제3노드제어부(233)는 캐리신호를 출력하는 출력제어부로서 기능을 함께 할 수 있다. 제3노드제어부(233)는 제3제어노드(QB_F)의 전압레벨을 갖는 출력신호를 캐리신호(CR[k])로서 캐리출력단자(COUT)로 출력할 수 있다. 제3노드제어부(233)는 제7트랜지스터(T7), 제8트랜지스터(T8) 및 제2커패시터(C2)를 포함할 수 있다.
제7트랜지스터(T7)는 제1전압입력단자(V1)와 제3제어노드(QB_F) 사이에 연결될 수 있다. 제7트랜지스터(T7)의 게이트는 제2제어노드(QB)에 연결될 수 있다.
제8트랜지스터(T8)는 제2클럭단자(CK2)와 제3제어노드(QB_F) 사이에 연결될 수 있다. 제8트랜지스터(T8)의 게이트는 제1제어노드(Q)에 연결될 수 있다.
제2커패시터(C2)는 제1제어노드(Q)와 제3제어노드(QB_F) 사이에 연결될 수 있다.
제1출력제어부(235)는 제1전압입력단자(V1)와 제2클럭단자(CK2) 사이에 연결될 수 있다. 제1출력제어부(235)는 제1제어노드(Q)와 제2제어노드(QB)의 전압레벨에 따라 하이 전압 또는 로우 전압의 제1출력신호(Out1[k])를 출력할 수 있다. 제1출력제어부(235)는 제1제어노드(Q)와 제2제어노드(QB)의 전압레벨에 따라 제1전압(VGH) 또는 제2클럭신호(CLK2)를 제1출력노드(No1)에 연결된 제1출력단자(OUT1)로 전달할 수 있다. 제1출력단자(OUT1)로부터 제1전압(VGH)의 하이 전압 또는 제2클럭신호(CLK2)의 로우 전압이 제1출력신호(Out1[k])로서 출력될 수 있다. 제1출력제어부(235)는 제11트랜지스터(T11) 및 제12트랜지스터(T12)를 포함할 수 있다.
제11트랜지스터(T11)는 제1전압입력단자(V1)와 제1출력단자(OUT1)(제1출력노드(No1)) 사이에 연결될 수 있다. 제11트랜지스터(T11)의 게이트는 제2제어노드(QB)에 연결될 수 있다.
제12트랜지스터(T12)는 제2클럭단자(CK2)와 제1출력단자(OUT1)(제1출력노드(No1)) 사이에 연결될 수 있다. 제12트랜지스터(T12)의 게이트는 제1제어노드(Q)에 연결될 수 있다.
제2출력제어부(236)는 제1전압입력단자(V1)와 제2전압입력단자(V2) 사이에 연결될 수 있다. 제2출력제어부(236)는 제3제어노드(QB_F)의 전압레벨에 따라 하이 전압의 또는 로우 전압의 제2출력신호(Out2[k])를 출력할 수 있다. 제2출력제어부(236)는 제3제어노드(QB_F)의 전압레벨에 따라 제1전압(VGH) 또는 제2전압(VGL)을 제2출력노드(No2)에 연결된 제2출력단자(OUT2)로 전달할 수 있다. 제2출력단자(OUT2)로부터 제1전압(VGH)의 하이 전압 또는 제2전압(VGL)의 로우 전압이 제2출력신호(Out2[k])로서 출력될 수 있다. 제2출력제어부(237)는 제9트랜지스터(T9) 및 제10트랜지스터(T10)를 포함할 수 있다.
제9트랜지스터(T9)는 제1전압입력단자(V1)와 제2출력단자(OUT2)(제2출력노드(No2)) 사이에 연결될 수 있다. 제9트랜지스터(T9)의 게이트는 제3제어노드(QB_F)에 연결될 수 있다.
제10트랜지스터(T10)는 제2전압입력단자(V2)와 제2출력단자(OUT2)(제2출력노드(No2)) 사이에 연결될 수 있다. 제10트랜지스터(T10)는 제1게이트 및 제2게이트를 구비할 수 있다. 제10트랜지스터(T10)의 제1게이트는 제3제어노드(QB_F)에 연결되고, 제2게이트는 제3전압입력단자(V3)에 연결될 수 있다.
도 5a 및 도 5b에 도시된 바와 같이, 제1클럭신호(CLK1) 및 제2클럭신호(CLK2)는 하이 전압인 제1전압(VGH)과 로우 전압인 제2전압(VGL)을 반복하는 구형파 신호일 수 있다. 제1클럭신호(CLK1)와 제2클럭신호(CLK2)의 주기는 1회의 하이 전압과 1회의 로우 전압을 포함하는 2H일 수 있다. 제1클럭신호(CLK1)와 제2클럭신호(CLK2)는 동일한 파형을 가지며 위상이 쉬프트된 신호들일 수 있다. 예를 들어, 제2클럭신호(CLK2)는 제1클럭신호(CLK1)와 동일한 파형을 가지며 소정 간격으로 위상이 쉬프트(위상 지연)되어 인가될 수 있다. 제1클럭신호선을 통해 공급되는 제1클럭신호(CLK1)의 온 전압 기간과 제2클럭신호선을 통해 공급되는 제2클럭신호(CLK2)의 온 전압 기간은 중첩하지 않을 수 있다. 제1클럭신호(CLK1)와 제2클럭신호(CLK2)의 온 전압 기간의 길이는 대략 1H 또는 1H보다 소정 길이 작을 수 있다.
도 5b에는, 시작신호로서 이전 캐리신호(CR[k-1]), 제1클럭신호(CLK1), 제2클럭신호(CLK2), 제1제어노드(Q) 및 제2제어노드(QB)의 노드 전압들, 캐리신호(CR[k]), 제1출력신호(Out1[k]) 및 제2출력신호(Out2[k])가 도시되어 있다. 이하에서는, 설명의 편의상, 제1전압(VGH)의 전압레벨은 하이레벨로, 제2전압(VGL)의 전압레벨은 로우레벨로 표현한다.
입력단자(IN)에 로우 전압의 시작신호가 인가될 때, 제1클럭단자(CK1)에 로우 전압의 제1클럭신호(CLK1)가 인가되고, 제2클럭단자(CK2)에 하이 전압의 제2클럭신호(CLK2)가 인가될 수 있다. 제1클럭신호(CLK1)에 의해 제1트랜지스터(T1)와 제5트랜지스터(T5)가 턴온될 수 있다. 턴온된 제1트랜지스터(T1)에 의해 제1노드(Na)가 로우레벨이 되어 제4트랜지스터(T4)가 턴온되고, 턴온된 제4트랜지스터(T4)와 제5트랜지스터(T5)에 의해 제2제어노드(QB)가 로우레벨이 될 수 있다. 그리고, 제2전압(VGL)에 의해 제6트랜지스터(T6)가 턴온되므로 제1제어노드(Q)와 제1노드(Na)가 도통되어 제1제어노드(Q)가 로우레벨이 될 수 있다.
로우레벨의 제1제어노드(Q)에 게이트가 연결된 제12트랜지스터(T12)와 로우레벨의 제2제어노드(QB)에 게이트가 연결된 제11트랜지스터(T11)가 턴온되어 제1출력단자(OUT1)로부터 제1전압(VGH)이 제1출력신호(Out1[k])로서 출력될 수 있다. 로우레벨의 제2제어노드(QB)에 게이트가 연결된 제2트랜지스터(T2)와 제7트랜지스터(T7) 및 로우레벨의 제1제어노드(Q)에 게이트가 연결된 제8트랜지스터(T8)가 턴온되어 제2노드(Nb)와 제3제어노드(QB_F)가 제1전압(VGH)의 하이레벨 상태가 될 수 있다. 하이레벨의 제3제어노드(QB_F)에 게이트가 연결된 제10트랜지스터(T10)가 턴온되어 제2출력단자(OUT2)로부터 제2전압(VGL)이 제2출력신호(Out2[k])로서 출력될 수 있다. 그리고, 제3제어노드(QB_F)에 연결된 캐리출력단자(COUT)로부터 제3제어노드(QB_F)의 전압레벨인 하이레벨의 캐리신호(CR[k])가 출력될 수 있다.
시작신호가 로우 전압에서 하이 전압으로 천이하고, 제1클럭단자(CK1)에 하이 전압의 제1클럭신호(CLK1)가 인가되고, 제2클럭단자(CK2)에 하이 전압의 제2클럭신호(CLK2)가 인가될 수 있다. 하이 전압의 제1클럭신호(CLK1)와 제2클럭신호(CLK2)에 의해 제1트랜지스터(T1)와 제3트랜지스터(T3)가 턴오프이고, 로우 전압의 제2전압(VGL)에 의해 제6트랜지스터(T6)가 계속 턴온이므로, 제1노드(Na)와 제1제어노드(Q)는 로우레벨 상태를 유지할 수 있다. 하이 전압의 제1클럭신호(CLK1)에 의해 제5트랜지스터(T5)가 턴오프되고, 제1노드(Na)가 로우레벨이므로 제4트랜지스터(T4)는 계속 턴온되어 하이 전압의 제1클럭신호(CLK1)가 제2제어노드(QB)로 전달되어 제2제어노드(QB)가 하이레벨로 설정될 수 있다. 이에 따라 하이레벨의 제2제어노드(QB)에 게이트가 연결된 제2트랜지스터(T2), 제7트랜지스터(T7) 및 제11트랜지스터(T11)가 턴오프될 수 있다.
이후, 하이 전압의 제1클럭신호(CLK1)가 인가되는 중에 제2클럭신호(CLK2)가 하이 전압에서 로우 전압으로 천이하면, 제3트랜지스터(T3)가 턴온될 수 있다. 턴온 상태의 제3트랜지스터(T3), 제6트랜지스터(T6), 제8트랜지스터(T8) 및 제2커패시터(C2)에 의해 제3제어노드(QB_F)로 로우 전압의 제2클럭신호(CLK2)가 전달되어 제3제어노드(QB_F)가 로우레벨 상태가 되고, 로우레벨 상태의 제1제어노드(Q)는 커패시터 커플링(cap coupling)에 의해 더 낮은 로우레벨 상태가 될 수 있다.
로우레벨의 제3제어노드(QB_F)에 연결된 캐리출력단자(COUT)로부터 제3제어노드(QB_F)의 전압레벨인 로우레벨의 캐리신호(CR[k])가 출력될 수 있다. 로우레벨의 제1제어노드(Q)에 게이트가 연결된 제12트랜지스터(T12)가 턴온되어 로우 전압의 제2클럭신호(CLK2)가 제1출력신호(Out1[k])로서 제1출력단자(OUT1)로부터 출력될 수 있다. 로우레벨의 제3제어노드(QB_F)에 게이트가 연결된 제9트랜지스터(T9)가 턴온되어 제1전압입력단자(V1)로 인가되는 하이레벨의 제1전압(VGH)이 제2출력신호(Out2[k])로서 제2출력단자(OUT2)로부터 출력될 수 있다. 즉, 로우레벨의 제2클럭신호(CLK2)의 타이밍에 동기하여 로우레벨의 캐리신호(CR[k]), 로우레벨의 제1출력신호(Out1[k]) 및 하이레벨의 제2출력신호(Out2[k])가 출력될 수 있다. 이어서, 하이 전압의 제1클럭신호(CLK1)가 인가되는 중에 제2클럭신호(CLK2)가 로우 전압에서 하이 전압으로 천이하면, 제3트랜지스터(T3)가 턴오프되고, 제1제어노드(Q)는 로우레벨 상태를 유지하고, 제2제어노드(QB)는 하이레벨 상태를 유지할 수 있다. 제1제어노드(Q)에 게이트가 연결된 제8트랜지스터(T8)가 턴온이므로 제3제어노드(QB_F)가 하이 전압의 제2클럭신호(CLK2)에 의해 하이레벨로 설정될 수 있다. 제3제어노드(QB_F)에 연결된 캐리출력단자(COUT)로부터 제3제어노드(QB_F)의 전압레벨인 하이레벨의 캐리신호(CR[k])가 출력될 수 있다. 로우레벨의 제1제어노드(Q)에 게이트가 연결된 제12트랜지스터(T12)가 턴온되어 제2클럭신호(CLK2)의 하이 전압이 제1출력신호(Out1[k])로서 제1출력단자(OUT1)로부터 출력될 수 있다. 하이레벨의 제3제어노드(QB_F)에 게이트가 연결된 제10트랜지스터(T10)가 턴온되어 제2전압입력단자(V2)로 인가되는 로우레벨의 제2전압(VGL)이 제2출력신호(Out2[k])로서 제2출력단자(OUT2)로부터 출력될 수 있다. 즉, 제2클럭신호(CLK2)가 하이 전압으로 천이되는 타이밍에 동기하여 하이레벨의 캐리신호(CR[k]), 하이레벨의 제1출력신호(Out1[k]) 및 로우레벨의 제2출력신호(Out2[k])가 출력될 수 있다. 이후, 하이 전압의 제2클럭신호(CLK2)가 인가되는 중에 제1클럭신호(CLK1)가 하이 전압에서 로우 전압으로 천이하면, 제1트랜지스터(T1)와 제5트랜지스터(T5)가 턴온될 수 있다. 턴온된 제1트랜지스터(T1)와 제2전압(VGL)에 의해 턴온된 제6트랜지스터(T6)에 의해 제1제어노드(Q)가 시작신호의 하이 전압에 의해 하이레벨로 설정될 수 있다. 턴온된 제5트랜지스터(T5)에 의해 제2제어노드(QB)가 제2전압(VGL)에 의해 로우레벨 상태로 설정될 수 있다. 이에 따라 제8트랜지스터(T8)가 턴오프되고, 제7트랜지스터(T7)가 턴온되어 제3제어노드(QB_F)가 제1전압(VGH)에 의해 하이레벨 상태로 설정될 수 있다. 제3제어노드(QB_F)에 연결된 캐리출력단자(COUT)로부터 제3제어노드(QB_F)의 전압레벨인 하이레벨의 캐리신호(CR[k])가 출력될 수 있다. 로우레벨의 제2제어노드(QB)에 게이트가 연결되어 턴온된 제11트랜지스터(T11)를 통해 제1전압(VGH)이 제1출력신호(Out1[k])로서 제1출력단자(OUT1)로부터 출력될 수 있다. 하이레벨의 제3제어노드(QB_F)에 게이트가 연결되어 턴온된 제10트랜지스터(T10)에 의해 제2전압입력단자(V2)로 인가되는 제2전압(VGL)이 제2출력신호(Out2[k])로서 제2출력단자(OUT2)로부터 출력될 수 있다. 즉, 하이레벨의 캐리신호(CR[k]), 하이레벨의 제1출력신호(Out1[k]) 및 로우레벨의 제2출력신호(Out2[k])가 유지될 수 있다.
도 5a 및 도 5b에 도시된 바와 같이, 로우 전압의 캐리신호(CR)가 시작되는 출력 타이밍, 로우 전압의 제1출력신호(Out1)가 시작되는 출력 타이밍, 하이 전압의 제1출력신호(Out1)가 시작되는 출력 타이밍은 같을 수 있다.
전단 스테이지의 출력인 로우 전압의 제1출력신호(Out1[k-1])가 입력단자(IN)에 시작신호로서 인가될 때까지 제1제어노드(Q)는 하이레벨 상태를 유지하고, 제2제어노드(QB)는 로우레벨 상태를 유지하고, 제3제어노드(QB_F)는 하이레벨 상태를 유지할 수 있다. 이후 동작은 앞서 설명한 바와 중복하므로 설명은 생략한다.
도 3에 도시된 스캔구동부(130)의 홀수 스테이지는 제2클럭신호(CLK2)의 로우 전압 타이밍에 동기하여 로우 전압의 제1출력신호(Out1) 및 하이 전압의 제2출력신호(Out2)를 출력할 수 있다. 짝수 스테이지는 제1클럭신호(CLK1)의 로우 전압 타이밍에 동기하여 로우 전압의 제1출력신호(Out1) 및 하이 전압의 제2출력신호(Out2)를 출력할 수 있다.
N형 트랜지스터는 시간이 경과하면서 반복하여 온바이어스를 인가받음으로써 문턱전압이 쉬프트될 수 있다. 따라서, 제1게이트에 하이 전압이 반복하여 인가되는 N형 트랜지스터의 제2게이트에 하이 전압과 극성이 다른 로우 전압을 인가함으로써 N형 트랜지스터의 문턱전압 쉬프트를 보상할 수 있다. 예를 들어, 제1게이트에 하이 전압이 반복하여 인가되는 제10트랜지스터(T10)의 제2게이트를 로우 전압을 인가하는 전압원(제3전압입력단자)에 연결할 수 있다.
일 실시예에서, 제2출력신호(Out2[k])가 로우 전압레벨인 로우 전압 기간은 하이 전압레벨인 하이 전압 기간보다 길 수 있다. 제2출력신호(Out2[k])의 로우 전압 기간은 제3제어노드(QB_F)가 하이레벨 상태인 기간일 수 있다. 따라서 제3제어노드(QB_F)에 제1게이트가 연결된 제10트랜지스터(T10)는 장시간 하이 전압이 인가될 수 있다. 본 발명의 실시예는 제10트랜지스터(T10)의 제2게이트에 로우 전압을 인가할 수 있다. 또한 제10트랜지스터(T10)의 제2게이트에 인가되는 로우 전압의 전압 값을 사용 시간 경과에 따라 단계적으로 변경할 수 있다. 예를 들어, 제10트랜지스터(T10)의 제2게이트에 로우 전압의 제3전압(VGLt)을 인가하되, 사용 시간 경과에 따라 제3전압(VGLt)의 전압 값을 단계적으로 증가시킬 수 있다. 제10트랜지스터(T10)의 제1게이트가 하이 전압을 인가받는 동안 제2게이트에 극성이 다른 로우 전압이 인가되고, 제2게이트에 인가되는 전압이 시간 경과에 따라 변경됨으로써, 제10트랜지스터(T10)의 문턱전압 쉬프트가 최소화되어 스캔구동부를 안정적으로 구동할 수 있고, 따라서 표시장치의 오랜시간 사용에도 신뢰성을 확보할 수 있다.
일 실시예에서 도 6에 도시된 바와 같이, 제3전압(VGLt)은 일정시간 단위로 가변하는 전압일 수 있다. 제3전압(VGLt)은 초기에 특정 전압(VGLt0)이 인가되고 사용 시간에 따라 단계적으로 증가하도록 변경될 수 있다. 초기 특정 전압(VGLt0)은 제2전압(VGL)과 다른 전압일 수 있다. 예를 들어, 초기 특정 전압(VGLt0)은 제2전압(VGL)보다 낮은 전압일 수 있다. 제3전압(VGLt)의 전압 가변 시간(t1, t2, t3, ..., tm)은 각각 다르게 설정될 수 있다.
다른 실시예에서 제3전압은 가변하지 않는 정전압(VGL3)으로 설정될 수 있다. 예를 들어, 소정 전압에 따라 제10트랜지스터(T10)에 인가되는 스트레스를 계산 및/또는 실험을 통해 예측한 신뢰성 보증시간 내에 제10트랜지스터(T10)의 문턱전압 쉬프트가 가장 적은 제3전압을 결정할 수 있다. 정전압(VGL3)은 제2전압(VGL)과 다른 전압일 수 있다. 예를 들어, 정전압(VGL3)은 제2전압(VGL)보다 낮은 전압일 수 있다.전술된 바와 같이 스테이지들(ST1, ST2, ST3, ST4, ...)이 동작하며 로우 전압의 제1출력신호들(Out1[1], Out1[2], Out1[3], Out1[4], ...)이 차례로 출력되고, 하이 전압의 제2출력신호들(Out2[1], Out2[2], Out2[3], Out2[4], ...)이 차례로 출력되고, 로우 전압의 캐리신호들(CR[1], CR[2], CR[3], CR[4], ...)이 차례로 출력될 수 있다.
도 7 및 도 8은 일 실시예에 따른 스캔구동부의 스테이지의 회로의 다양한 변형예를 나타낸 도면들이다.
도 7에 도시된 스테이지(STk)는, 제2커패시터(C2)가 제1제어노드(Q)와 제1출력단자(OUT1) 사이에 연결된 점에서 도 4에 도시된 스테이지와 차이가 있고, 그 외 구성 및 동작은 도 4에 도시된 스테이지의 구성 및 동작과 동일하다.
도 8에 도시된 스테이지(STk)는, 제1제어노드(Q)와 제1출력단자(OUT1) 사이에 제3커패시터(C3)가 추가된 점에서 도 4에 도시된 스테이지와 차이가 있고, 그 외 구성 및 동작은 도 4에 도시된 스테이지의 구성 및 동작과 동일하다.
도 9는 일 실시예에 따른 스캔구동부를 개략적으로 나타낸 도면이다. 도 10 내지 도 13은 도 9의 스캔구동부에 포함되는 스테이지의 다양한 예를 나타내는 회로도들이다.
도 9에 도시된 스캔구동부(130)는 각 스테이지에서 캐리출력단자(COUT)가 생략되고, 각 스테이지가 제1출력신호(Out1[k])를 캐리신호로서 후단 스테이지의 입력단자(IN)로 출력하는 점에서 도 3에 도시된 스캔구동부와 차이가 있다.
도 10에 도시된 스테이지(STk)는 제3제어노드(QB_F)에 별도의 캐리출력단자(COUT)가 연결되지 않는 점에서 도 4에 도시된 스테이지와 차이가 있고, 그 외 구성 및 동작은 도 4에 도시된 스테이지의 구성 및 동작과 동일하다. 제1출력신호(Out1[k])는 캐리신호로서 후단 스테이지의 입력단자(IN)로 입력될 수 있다.
도 11에 도시된 스테이지(STk)는, 제2커패시터(C2)가 제1제어노드(Q)와 제1출력단자(OUT1) 사이에 연결된 점에서 도 10에 도시된 스테이지와 차이가 있고, 그 외 구성 및 동작은 도 10에 도시된 스테이지의 구성 및 동작과 동일하다.
도 12에 도시된 스테이지(STk)는, 제1제어노드(Q)와 제1출력단자(OUT1) 사이에 제3커패시터(C3)가 추가된 점에서 도 10에 도시된 스테이지와 차이가 있고, 그 외 구성 및 동작은 도 10에 도시된 스테이지의 구성 및 동작과 동일하다.
도 13에 도시된 스테이지(STk)는, 제11트랜지스터(T11)와 제12트랜지스터(T12)를 포함하는 제1출력제어부(235)가 생략되고, 제1출력단자(OUT1)가 제3제어노드(QB_F)에 연결된 점에서 도 10에 도시된 스테이지와 차이가 있다. 제3제어노드(QB_F)가 로우레벨 상태일 때 로우 전압의 제1출력신호(Out1[k])가 제1출력단자(OUT1)로부터 출력될 수 있다. 제3제어노드(QB_F)가 하이레벨 상태일 때 하이 전압의 제1출력신호(Out1[k])가 제1출력단자(OUT1)로부터 출력될 수 있다. 또한 제1출력신호(Out1[k])는 캐리신호로서 후단 스테이지의 입력단자(IN)로 입력될 수 있다. 그 외 도 13에 도시된 스테이지(STk)의 구성 및 동작은 도 10에 도시된 스테이지의 구성 및 동작과 동일하다.
도 14는 일 실시예에 따른 스캔구동부를 개략적으로 나타낸 도면이다. 도 15 및 도 16은 도 14의 스캔구동부에 포함되는 스테이지의 예를 나타내는 회로도들이다.
도 14에 도시된 스캔구동부(130)는 각 스테이지가 제4전압(VGL2)이 인가되는 제4전압입력단자(V4)가 추가된 점에서 도 9에 도시된 스캔구동부와 차이가 있다. 제4전압(VGL2)은 제2전압(VGL) 보다 낮은 로우 전압일 수 있다. 제4전압(VGL2)은 글로벌 신호로서 도 1에 도시된 제어부(190) 및/또는 도시되지 않은 전원공급부 등으로부터 공급될 수 있다.
도 15에 도시된 스테이지(STk)는, 제1노드제어부(231), 제2노드제어부(232), 제3노드제어부(233), 제4노드제어부(234) 및 제2출력제어부(236')를 포함할 수 있다. 이하 도 13에 도시된 스테이지(STk)와 차이점을 중심으로 설명한다.
스테이지(STk)는 제1제어노드(Q), 제2제어노드(QB), 제3제어노드(QB_F), 제4제어노드(QB_F1) 및 제5제어노드(QB_F2)를 포함할 수 있다. 제1노드제어부(231), 제2노드제어부(232) 및 제3노드제어부(233)는 도 13에 도시된 스테이지(STk)의 대응 구성과 동일하므로 설명은 생략한다.
제4노드제어부(234)는 제1전압입력단자(V1)와 제2전압입력단자(V2) 사이에 연결될 수 있다. 제4노드제어부(234)는 제3제어노드(QB_F)의 전압레벨에 따라 제4제어노드(QB_F1) 및 제5제어노드(QB_F2)를 제1전압(VGH) 또는 제2전압(VGL)의 전압레벨로 설정할 수 있다. 제4노드제어부(234)는 제11트랜지스터(T11), 제12트랜지스터(T12), 제13트랜지스터(T13) 및 제14트랜지스터(T14)를 포함할 수 있다. 제11트랜지스터(T11)와 제13트랜지스터(T13)는 P형 트랜지스터들이고, 제12트랜지스터(T12)와 제14트랜지스터(T14)는 N형 트랜지스터들일 수 있다.
제11트랜지스터(T11)는 제1전압입력단자(V1)와 제4제어노드(QB_F1) 사이에 연결되고, 게이트가 제3제어노드(QB_F)에 연결될 수 있다.
제12트랜지스터(T12)는 제2전압입력단자(V2)와 제4제어노드(QB_F1) 사이에 연결될 수 있다. 제12트랜지스터(T10)의 제1게이트는 제3제어노드(QB_F)에 연결되고, 제2게이트는 제3전압입력단자(V3)에 연결될 수 있다. 제13트랜지스터(T13)는 제1전압입력단자(V1)와 제5제어노드(QB_F2) 사이에 연결되고, 게이트가 제4제어노드(QB_F1)에 연결될 수 있다.
제14트랜지스터(T14)는 제2전압입력단자(V2)와 제5제어노드(QB_F2) 사이에 연결되고, 제1게이트가 제4제어노드(QB_F1)에 연결되고, 제2게이트가 제4전압입력단자(V4)에 연결될 수 있다.
제1출력단자(OUT1)는 제5제어노드(QB_F2)에 연결되고, 제4제어노드(QB_F1)의 전압레벨에 따라 하이레벨의 제1전압(VGH) 또는 로우레벨의 제2전압(VGL)이 제1출력신호(Out1[k])로서 제1출력단자(OUT1)로부터 출력될 수 있다. 제1출력신호(Out1[k])는 예를 들어, 도 2에 도시된 k번째 화소 행의 제1스캔제어선(GWL)으로 인가되고, 캐리신호로서 후단 스테이지의 입력단자(IN)로 인가될 수 있다.
제2출력제어부(236')는 제1전압입력단자(V1)와 제2전압입력단자(V2) 사이에 연결될 수 있다. 제2출력제어부(236')는 제5제어노드(QB_F2)의 전압레벨에 따라 하이레벨의 제1전압(VGH) 또는 로우레벨의 제2전압(VGL)을 제2출력신호(Out2[k])로서 출력할 수 있다. 제2출력신호(Out2[k])는 예를 들어, 도 2에 도시된 k번째 화소 행의 제2스캔제어선(GCL) 또는 제3스캔제어선(GIL)으로 인가될 수 있다. 제2출력제어부(236')는 제9트랜지스터(T9)와 제10트랜지스터(T10)를 포함할 수 있다. 제9트랜지스터(T9)는 P형 트랜지스터이고, 제10트랜지스터(T10)는 N형 트랜지스터일 수 있다. 제9트랜지스터(T9)는 제1전압입력단자(V1)와 제2출력단자(OUT2) 사이에 연결되고, 게이트가 제5제어노드(QB_F2)에 연결될 수 있다.
제10트랜지스터(T10)는 제2전압입력단자(V2)와 제2출력단자(OUT2) 사이에 연결될 수 있다. 제10트랜지스터(T10)의 제1게이트는 제5제어노드(QB_F2)에 연결되고, 제2게이트는 제3전압입력단자(V3)에 연결될 수 있다.
제3제어노드(QB_F)가 하이레벨 상태일 때, 제12트랜지스터(T12)가 턴온되어 제4제어노드(QB_F1)가 제2전압(VGL)의 로우레벨로 설정될 수 있다. 제4제어노드(QB_F1)가 로우레벨 상태이므로 제13트랜지스터(T13)가 턴온되어 제5제어노드(QB_F2)가 제1전압(VGH)의 하이레벨로 설정될 수 있다. 이에 따라 하이레벨의 제1전압(VGH)이 제1출력신호(Out1[k])로서 제1출력단자(OUT1)로부터 출력될 수 있다. 제5제어노드(QB_F2)가 하이레벨 상태이므로 제10트랜지스터(T10)가 턴온되어 로우레벨의 제2전압(VGL)이 제2출력신호(Out2[k])로서 제2출력단자(OUT2)로부터 출력될 수 있다.
제3제어노드(QB_F)가 로우레벨 상태일 때, 제11트랜지스터(T11)가 턴온되어 제4제어노드(QB_F1)가 제1전압(VGH)의 하이레벨로 설정될 수 있다. 제4제어노드(QB_F1)가 하이레벨 상태이므로 제14트랜지스터(T14)가 턴온되어 제5제어노드(QB_F2)가 제2전압(VGL)의 로우레벨로 설정될 수 있다. 이에 따라 로우레벨의 제2전압(VGL)이 제1출력신호(Out1[k])로서 제1출력단자(OUT1)로부터 출력될 수 있다. 제5제어노드(QB_F2)가 로우레벨 상태이므로 제9트랜지스터(T9)가 턴온되어 하이레벨의 제1전압(VGH)이 제2출력신호(Out2[k])로서 제2출력단자(OUT2)로부터 출력될 수 있다. 제2출력신호(Out2[k])는 예를 들어, 도 2에 도시된 k번째 화소 행의 제2스캔제어선(GCL) 또는 제3스캔제어선(GIL)으로 인가될 수 있다.
도 15의 실시예에서, 제1게이트에 하이 전압이 반복하여 인가되는 N형 트랜지스터인 제10트랜지스터(T10), 제12트랜지스터(T12), 제14트랜지스터(T14)의 제2게이트에 로우 전압을 인가함으로써 N형 트랜지스터의 문턱전압 쉬프트를 보상할 수 있다. 또한 제2출력신호(Out2[k])의 로우 전압 기간에 턴온되는 제10트랜지스터(T10)와 제14트랜지스터(T14)의 제2게이트에 인가되는 로우레벨의 제3전압(VGLt)의 전압 값은 도 6에 도시된 바와 같이 사용 시간 경과에 따라 단계적으로 증가시킬 수 있다.
그 외 도 15에 도시된 스테이지(STk)의 구성 및 동작은 도 13에 도시된 스테이지의 구성 및 동작과 동일하다.
도 16에 도시된 스테이지(STk)는, 제1출력단자(OUT1)가 제3제어노드(QB_F)에 연결된 점에서 도 15에 도시된 스테이지와 차이가 있고, 그 외 구성 및 동작은 도 15에 도시된 스테이지의 구성 및 동작과 동일하다.
제1출력단자(OUT1)는 제3제어노드(QB_F)에 연결되고, 제1제어노드(Q) 및 제2제어노드(QB)의 전압레벨에 따라 제1전압(VGH) 또는 제2클럭신호(CLK2)의 로우 전압인 제2전압(VGL)이 제1출력신호(Out1[k])로서 제1출력단자(OUT1)로부터 출력될 수 있다. 도 17은 일 실시예에 따른 스캔구동부를 개략적으로 나타낸 도면이다. 도 18 및 도 19는 도 17의 스캔구동부에 포함되는 스테이지의 일 예를 나타내는 회로도들이다.
도 17에 도시된 스캔구동부(130)는 각 스테이지가 제1출력신호(Out1)와 별개의 캐리신호(CR)를 후단 스테이지의 입력단자(IN)로 출력하는 캐리출력단자(COUT)를 포함하는 점에서 도 14에 도시된 스캔구동부와 차이가 있다.
도 18에 도시된 스테이지(STk)에서, 제3제어노드(QB_F)에 캐리출력단자(COUT)가 연결되고, 제3제어노드(QB_F)의 전압레벨을 갖는 캐리신호(CR[k])가 캐리출력단자(COUT)로부터 출력되고, 입력단자(IN)에 전단 스테이지가 출력하는 이전 캐리신호(CR[k-1])가 인가될 수 있다. 도 18에 도시된 스테이지(STk)의 나머지 구성 및 동작은 도 15에 도시된 스테이지의 구성 및 동작과 동일하다.
도 19에 도시된 스테이지(STk)에서, 제3제어노드(QB_F)에 캐리출력단자(COUT)가 연결되고, 제3제어노드(QB_F)의 전압레벨을 갖는 캐리신호(CR[k])가 캐리출력단자(COUT)로부터 출력될 수 있다. 도 19에 도시된 스테이지(STk)의 나머지 구성 및 동작은 도 16에 도시된 스테이지의 구성 및 동작과 동일하다.
도 3 내지 도 19의 실시예들은 하나의 스캔구동부가 로우 전압을 온 전압으로 하는 제1출력신호와 하이 전압을 온 전압으로 하는 제2출력신호를 동시에 출력할 수 있다. 도 3 내지 도 19의 실시예들이 적용된 표시장치는 로우 전압이 온 전압인 스캔신호를 출력하는 스캔구동부와 하이 전압이 온 전압인 스캔신호를 출력하는 스캔구동부를 개별적으로 구비하는 표시장치에 비해 구동부의 사이즈를 줄일 수 있어 비표시영역을 최소화할 수 있다.
도 20은 일 실시예에 따른 스캔구동부를 개략적으로 나타낸 도면이다. 도 21은 도 20의 스캔구동부에 포함되는 스테이지의 일 예를 나타내는 회로도이다. 도 22는 도 20의 스테이지의 동작의 일 예를 나타내는 파형도이다.
도 20을 참조하면, 스캔구동부(130)는 복수의 스테이지들(ST0, ST1, ST2, ST3, ...)을 포함할 수 있다. 스테이지들(ST0, ST1, ST2, ST3, ...) 각각은 화소부(110)에 마련되는 화소 행(화소 라인)에 대응할 수 있다. 스캔구동부(130)의 스테이지의 개수는 화소 행의 개수에 따라 다양하게 변형될 수 있다.
스테이지들(ST0, ST1, ST2, ST3, ...) 각각은 시작신호에 응답하여 복수의 출력신호들을 출력할 수 있다. 예를 들어, 스테이지들(ST0, ST1, ST2, ST3, ...) 각각은 제1출력신호(Out1), 제2출력신호(Out2) 및 제3출력신호(Out3)를 출력할 수 있다. 여기서 스테이지들(ST0, ST1, ST2, ST3, ...) 각각이 출력하는 제1출력신호(Out1)는 P형 트랜지스터의 턴온 및 턴오프를 제어하는 게이트 제어신호이고, 제2출력신호(Out2)와 제3출력신호(Out3)는 N형 트랜지스터의 턴온 및 턴오프를 제어하는 게이트 제어신호일 수 있다. 제1출력신호(Out1)의 온 전압은 로우 전압이고, 제2출력신호(Out2) 및 제3출력신호(Out3)의 온 전압은 하이 전압일 수 있다. 예를 들어, 스테이지들(ST0, ST1, ST2, ST3, ...) 각각이 출력하는 제1출력신호(Out1)는 제1스캔제어선(GWL)으로 인가되는 제1스캔제어신호(GW)(도 2)이고, 제2출력신호(Out2)는 제2스캔제어선(GCL)으로 인가되는 제2스캔제어신호(GC)(도 2)이고, 제3출력신호(Out3)는 제3스캔제어선(GIL)으로 인가되는 제3스캔제어신호(GI)(도 2)일 수 있다. 스테이지들(ST0, ST1, ST2, ST3, ...) 각각에서 출력되는 제2출력신호(Out2)가 인가되는 화소행과 제3출력신호(Out3)가 인가되는 화소행은 상이할 수 있다. 예를 들어, 제2화소행에 배치된 화소에 연결된 제3스캔제어선(GIL)은 제1스테이지(ST1)로부터 출력되는 제3출력신호(Out3[2])를 인가받고, 제1스캔제어선(GWL)과 제2스캔제어선(GCL)은 후속하여 제2스테이지(ST2)로부터 출력되는 제1출력신호(Out1[1])와 제2출력신호(Out2[1])를 인가받을 수 있다.
스테이지들(ST0, ST1, ST2, ST3, ...) 각각은 입력단자(IN), 제1클럭단자(CK1), 제2클럭단자(CK2), 제3클럭단자(CK3), 제4클럭단자(CK4), 제1전압입력단자(V1), 제2전압입력단자(V2), 제3전압입력단자(V3), 제1출력단자(OUT1), 제2출력단자(OUT2) 및 제3출력단자(OUT3)를 포함할 수 있다.
입력단자(IN)는 시작신호로서 외부 신호(STV) 또는 전단 스테이지가 출력하는 제1출력신호(Out1)를 캐리신호로서 수신할 수 있다. 일 실시예에서, 제0스테이지(ST0)의 입력단자(IN)로 외부 신호(STV)가 인가되고, 제1스테이지(ST1)부터 입력단자(IN)로 전단 스테이지가 출력하는 제1출력신호(Out1)가 인가될 수 있다.
제1클럭단자(CK1)와 제2클럭단자(CK2)로 제1클럭신호(CLK1) 또는 제2클럭신호(CLK2)가 인가될 수 있다. 제1클럭신호(CLK1)와 제2클럭신호(CLK2)는 스테이지들(ST0, ST1, ST2, ST3, ...)에 교대로 인가될 수 있다. 예를 들어, 홀수번째 스테이지의 제1클럭단자(CK1)에 제1클럭신호(CLK1)가 인가되고, 제2클럭단자(CK2)에 제2클럭신호(CLK2)가 인가될 수 있다. 그리고, 짝수번째 스테이지의 제1클럭단자(CK1)에 제2클럭신호(CLK2)가 인가되고, 제2클럭단자(CK2)에 제1클럭신호(CLK1)가 인가될 수 있다.
제3클럭단자(CK3)로 제3클럭신호(CLK3) 또는 제4클럭신호(CLK4)가 인가될 수 있다. 제3클럭신호(CLK3)와 제4클럭신호(CLK4)는 스테이지들(ST0, ST1, ST2, ST3, ...)에 교대로 인가될 수 있다. 예를 들어, 홀수번째 스테이지의 제3클럭단자(CK3)에 제4클럭신호(CLK4)가 인가되고, 짝수번째 스테이지의 제3클럭클럭단자(CK3)에 제3클럭신호(CLK3)가 인가될 수 있다. 제3클럭신호(CLK3)와 제4클럭신호(CLK4)는 하이 전압인 제1전압(VGH)과 로우 전압인 제2전압(VGL)을 반복하는 구형파 신호일 수 있다. 제3클럭신호(CLK3)와 제4클럭신호(CLK4)의 주기는 1회의 하이 전압과 1회의 로우 전압을 포함하는 2H일 수 있다. 제3클럭신호(CLK3)와 제4클럭신호(CLK4)는 동일한 파형을 가지며 위상이 쉬프트된 신호들일 수 있다. 제3클럭신호(CLK3)와 제1클럭신호(CLK1)의 위상이 동일하고, 제4클럭신호(CLK4)와 제2클럭신호(CLK2)의 위상이 동일할 수 있다.
제4클럭단자(CK4)로 제5클럭신호(CLK5) 또는 제6클럭신호(CLK6)가 인가될 수 있다. 제5클럭신호(CLK5)와 제6클럭신호(CLK6)는 스테이지들(ST0, ST1, ST2, ST3, ...)에 교대로 인가될 수 있다. 예를 들어, 홀수번째 스테이지의 제4클럭단자(CK4)에 제6클럭신호(CLK6)가 인가되고, 짝수번째 스테이지의 제4클럭단자(CK4)에 제5클럭신호(CLK5)가 인가될 수 있다. 제5클럭신호(CLK5)와 제6클럭신호(CLK6)는 하이 전압인 제1전압(VGH)과 로우 전압인 제2전압(VGL)을 반복하는 구형파 신호일 수 있다. 제5클럭신호(CLK5)와 제6클럭신호(CLK6)의 주기는 1회의 하이 전압과 1회의 로우 전압을 포함하는 2H일 수 있다. 제5클럭신호(CLK5)와 제6클럭신호(CLK6)는 동일한 파형을 가지며 위상이 쉬프트된 신호들일 수 있다. 제5클럭신호(CLK5)와 제1클럭신호(CLK1)의 위상이 동일하고, 제6클럭신호(CLK6)와 제2클럭신호(CLK2)의 위상이 동일할 수 있다.
제1전압입력단자(V1)는 하이 전압인 제1전압(VGH)을 수신하고, 제2전압입력단자(V2)는 로우 전압인 제2전압(VGL)을 수신할 수 있다. 제3전압입력단자(V3)는 제3전압(VGLt)을 수신할 수 있다. 제1전압(VGH), 제2전압(VGL) 및 제3전압(VGLt)은 글로벌 신호로서 도 1에 도시된 제어부(190) 및/또는 도시되지 않은 전원공급부 등으로부터 공급될 수 있다. 도 6에 도시된 바와 같이, 제3전압(VGLt)은 일정시간 단위로 가변하는 전압일 수 있다. 일 실시예에서, 제3전압(VGLt)은 초기에 특정 전압이 인가 되고 사용 시간에 따라 단계적으로 변경될 수 있다. 다른 실시예에서 제3전압은 가변하지 않는 정전압(VGL3)으로 설정될 수 있다. 정전압(VGL3)은 제2전압(VGL)과 다른 전압일 수 있다. 예를 들어, 제3전압(VGLt)의 초기 특정 전압(VGLt0) 및 정전압(VGL3)은 제2전압(VGL)보다 낮은 전압일 수 있다.
제1출력단자(OUT1)는 제1출력신호(Out1)를 출력하고, 제2출력단자(OUT2)는 제2출력신호(Out2)를 출력하고, 제3출력단자(OUT3)는 제3출력신호(Out3)를 출력할 수 있다. 제1출력신호(Out1)는 캐리신호로서 후단 스테이지의 입력단자(IN)로 출력될 수 있다. 제2출력신호(Out2)와 제3출력신호(Out3)의 전압레벨은 같을 수 있다. 제1출력신호(Out1)와 제2출력신호(Out2)의 전압레벨은 반대일 수 있다. 제1출력신호(Out1)와 제3출력신호(Out3)의 전압레벨은 반대일 수 있다. 예를 들어, 제1출력신호(Out1)가 로우 전압일 때 제2출력신호(Out2와 제3출력신호(Out3)는 하이 전압일 수 있다.
도 21을 참조하면, 스테이지들(ST0, ST1, ST2, ST3, ...) 각각은 복수의 노드들을 가지며, 이하, 복수의 노드들 중 일부 노드들을 제1제어노드(Q), 제2제어노드(QB), 제3제어노드(QB_F), 제4제어노드(QB_F1) 및 제5제어노드(QB_F2)로 지칭한다. 여기서, 제4제어노드(QB_F1)는 제3출력단자(OUT3)가 연결된 제3출력노드(No3)일 수 있다. 이하, 홀수번째 스테이지로서 k번째 스테이지인 스테이지(STk)를 예로서 설명하며, 스테이지(STk)는 화소부(110)의 k번째 화소행으로 제1출력신호(Out1[k])와 제2출력신호(Out2[k])를 출력하고, k+1번째 화소행으로 제3출력신호(Out3[k+1])를 동시에 출력할 수 있다.
스테이지(STk)는 제1노드제어부(331), 제2노드제어부(332), 제3노드제어부(333), 제4노드제어부(334), 제1출력제어부(335), 제2출력제어부(336) 및 제3출력제어부(337)를 포함할 수 있다. 제1노드제어부(331), 제2노드제어부(332), 제3노드제어부(333), 제4노드제어부(334), 제1출력제어부(335), 제2출력제어부(336) 및 제3출력제어부(337) 각각은 적어도 하나의 트랜지스터를 포함할 수 있다. 적어도 하나의 트랜지스터는 N형 트랜지스터 및/또는 P형 트랜지스터를 포함할 수 있다. N형 트랜지스터는 N형의 산화물 반도체 트랜지스터일 수 있다. P형 트랜지스터는 P형의 실리콘 반도체 트랜지스터일 수 있다. N형의 산화물 반도체 트랜지스터는 반도체 상부에 배치된 탑게이트인 제1게이트와 반도체 하부에 배치된 바텀게이트인 제2게이트를 포함하는 듀얼 게이트 트랜지스터일 수 있다. 예를 들어, 스테이지(STk)의 제1 내지 제9트랜지스터들(T1 내지 T9), 제11 내지 제13트랜지스터들(T11 내지 T13), 제15트랜지스터(T15) 및 제16트랜지스터(T16)는 P형 트랜지스터이고, 제10트랜지스터(T10) 및 제14트랜지스터(T14)는 N형 트랜지스터일 수 있다.
입력단자(IN)로 시작신호로서 이전 제1출력신호(Out1[k-1])가 인가되고, 제1클럭단자(CK1)로 제1클럭신호(CLK1)가 인가되고, 제2클럭단자(CK2)로 제2클럭신호(CLK2)가 인가되고, 제3클럭단자(CK3)로 제4클럭신호(CLK4)가 인가되고, 제4클럭단자(CK4)로 제6클럭신호(CLK6)가 인가될 수 있다. 제1전압입력단자(V1)로 제1전압(VGH)이 인가되고, 제2전압입력단자(V2)로 제2전압(VGL)이 인가되고, 제3전압입력단자(V3)로 제3전압(VGLt)이 인가될 수 있다. k가 0일 때, 즉 제0스테이지(ST0)의 입력단자(IN)로는 시작신호로서 외부 신호(STV)가 인가될 수 있다.
제1노드제어부(331)는 입력단자(IN)와 제1제어노드(Q) 사이에 연결될 수 있다. 제1노드제어부(331)는 입력단자(IN)에 인가되는 시작신호(예를 들어, 외부 신호(STV) 또는 이전 제1출력신호)와 제1클럭단자(CK1)에 인가되는 제1클럭신호(CLK1)를 기초로 제1제어노드(Q)의 전압을 제어할 수 있다. 제1노드제어부(331)는 제1트랜지스터(T1)와 제6트랜지스터(T6)를 포함할 수 있다.
제1트랜지스터(T1)는 입력단자(IN)와 제1노드(Na) 사이에 직렬로 연결된 한 쌍의 서브트랜지스터들을 포함할 수 있다. 예를 들어, 제1트랜지스터(T1)는 제서브트랜지스터(T1-1) 및 제2서브트랜지스터(T1-2)를 포함할 수 있다. 제1서브트랜지스터(T1-1)와 제2서브트랜지스터(T1-2)의 게이트들은 제1클럭단자(CK1)에 연결될 수 있다.
제6트랜지스터(T6)는 제1노드(Na)와 제1제어노드(Q) 사이에 연결될 수 있다. 제6트랜지스터(T6)의 게이트는 제2전압입력단자(V2)에 연결될 수 있다.
제2노드제어부(332)는 제1노드(Na)와 제2제어노드(QB) 사이에 연결될 수 있다. 제2노드제어부(332)는 제1클럭단자(CK1)에 인가되는 제1클럭신호(CLK1)와 제2클럭단자(CK2)에 인가되는 제2클럭신호(CLK2)를 기초로 제2제어노드(QB)의 전압을 제어할 수 있다. 제2노드제어부(332)는 제2 내지 제5트랜지스터들(T2 내지 T5) 및 제1커패시터(C1)를 포함할 수 있다.
제2트랜지스터(T2)는 제1전압입력단자(V1)와 제2노드(Nb) 사이에 연결될 수 있다. 제2트랜지스터(T2)의 게이트는 제2제어노드(QB)에 연결될 수 있다.
제3트랜지스터(T3)는 제1노드(Na)와 제2노드(Nb) 사이에 연결될 수 있다. 제3트랜지스터(T3)의 게이트는 제2제어노드(QB)에 연결될 수 있다.
제4트랜지스터(T4)는 제2제어노드(QB)와 제1클럭단자(CK1) 사이에 연결될 수 있다. 제4트랜지스터(T4)의 게이트는 제1노드(Na)에 연결될 수 있다.
제5트랜지스터(T5)는 제2제어노드(QB)와 제2전압입력단자(V2) 사이에 연결될 수 있다. 제5트랜지스터(T5)의 게이트는 제1클럭단자(CK1)에 연결될 수 있다.
제1커패시터(C1)는 제1전압입력단자(V1)와 제2제어노드(QB) 사이에 연결될 수 있다.
제3노드제어부(333)는 제1전압입력단자(V1)와 제3클럭단자(CK3) 사이에 연결될 수 있다. 제3노드제어부(333)는 제1제어노드(Q)와 제2제어노드(QB)의 전압에 따라 제3제어노드(QB_F)의 전압을 제어할 수 있다. 제3노드제어부(333)는 제7트랜지스터(T7) 및 제8트랜지스터(T8)를 포함할 수 있다.
제7트랜지스터(T7)는 제1전압입력단자(V1)와 제3제어노드(QB_F) 사이에 연결될 수 있다. 제7트랜지스터(T7)의 게이트는 제2제어노드(QB)에 연결될 수 있다.
제8트랜지스터(T8)는 제3클럭단자(CK3)와 제3제어노드(QB_F) 사이에 연결될 수 있다. 제8트랜지스터(T8)의 게이트는 제1제어노드(Q)에 연결될 수 있다.
제4노드제어부(334)는 제1전압입력단자(V1)와 제4클럭단자(CK4) 사이에 연결될 수 있다. 제4노드제어부(334)는 제1제어노드(Q)와 제2제어노드(QB)의 전압에 따라 제5제어노드(QB_F2)의 전압을 제어할 수 있다. 제4노드제어부(334)는 제11트랜지스터(T11) 및 제12트랜지스터(T12)를 포함할 수 있다.
제11트랜지스터(T11)는 제1전압입력단자(V1)와 제5제어노드(QB_F2) 사이에 연결될 수 있다. 제11트랜지스터(11)의 게이트는 제2제어노드(QB)에 연결될 수 있다.
제12트랜지스터(T12)는 제4클럭단자(CK4)와 제5제어노드(QB_F2) 사이에 연결될 수 있다. 제12트랜지스터(T12)의 게이트는 제1제어노드(Q)에 연결될 수 있다.
제1출력제어부(335)는 제1전압입력단자(V1)와 제2클럭단자(CK2) 사이에 연결될 수 있다. 제1출력제어부(335)는 제1제어노드(Q)와 제2제어노드(QB)의 전압에 따라 하이 전압의 제1출력신호(Out1[k]) 또는 로우 전압의 제1출력신호(Out1[k])를 출력할 수 있다. 제1출력제어부(235)는 제1제어노드(Q)와 제2제어노드(QB)의 전압레벨에 따라 제1전압(VGH)의 하이 전압 또는 제2클럭신호(CLK2) 의 로우 전압을 제1출력신호(Out1[k])로서 제1출력노드(No1)에 연결된 제1출력단자(OUT1)로부터 출력할 수 있다. 제1출력제어부(335)는 제15트랜지스터(T15), 제16트랜지스터(T16) 및 제2커패시터(C2)를 포함할 수 있다.
제15트랜지스터(T15)는 제1전압입력단자(V1)와 제1출력단자(OUT1)(제1출력노드(No1)) 사이에 연결될 수 있다. 제15트랜지스터(T15)의 게이트는 제2제어노드(QB)에 연결될 수 있다.
제16트랜지스터(T16)는 제2클럭단자(CK2)와 제1출력단자(OUT1) 사이에 연결될 수 있다. 제16트랜지스터(T16)의 게이트는 제1제어노드(Q)에 연결될 수 있다.
제2커패시터(C2)는 제1제어노드(Q)와 제1출력단자(OUT1) 사이에 연결될 수 있다.
제2출력제어부(336)는 제1전압입력단자(V1)와 제2전압입력단자(V2) 사이에 연결될 수 있다. 제2출력제어부(336)는 제5제어노드(QB_F2)의 전압레벨에 따라 하이 전압의 제2출력신호(Out2[k]) 또는 로우 전압의 제2출력신호(Out2[k])를 출력할 수 있다. 제2출력제어부(336)는 제5제어노드(QB_F2)의 전압에 따라 제1전압(VGH) 또는 제2전압(VGL)을 제2출력신호(Out2[k])로서 제2출력노드(No2)에 연결된 제2출력단자(OUT2)로부터 출력할 수 있다. 제2출력제어부(336)는 제13트랜지스터(T13) 및 제14트랜지스터(T14)를 포함할 수 있다.
제13트랜지스터(T13)는 제1전압입력단자(V1)와 제2출력단자(OUT2)(제2출력노드(No2)) 사이에 연결될 수 있다. 제13트랜지스터(T13)의 게이트는 제5제어노드(QB_F2)에 연결될 수 있다.
제14트랜지스터(T14)는 제2전압입력단자(V2)와 제2출력단자(OUT2) 사이에 연결될 수 있다. 제14트랜지스터(T14)는 제1게이트 및 제2게이트를 구비할 수 있다. 제14트랜지스터(T14)의 제1게이트는 제5제어노드(QB_F2)에 연결되고, 제2게이트는 제3전압입력단자(V3)에 연결될 수 있다.
제3출력제어부(337)는 제1전압입력단자(V1)와 제2전압입력단자(V2) 사이에 연결될 수 있다. 제3출력제어부(337)는 제3제어노드(QB_F)의 전압레벨에 따라 하이 전압의 제3출력신호(Out3[k+1]) 또는 로우 전압의 제3출력신호(Out3[k+1])를 출력할 수 있다. 제3출력제어부(337)는 제3제어노드(QB_F)의 전압에 따라 제1전압(VGH)의 하이 전압 또는 제2전압(VGL)의 로우 전압을 제3출력신호(Out3[k+1])로서 제4제어노드(QB_F1)에 연결된 제3출력단자(OUT3)로부터 출력할 수 있다. 제3출력제어부(337)는 제9트랜지스터(T9) 및 제10트랜지스터(T10)를 포함할 수 있다.
제9트랜지스터(T9)는 제1전압입력단자(V1)와 제3출력단자(OUT3)(제4제어노드(QB_F1) 또는 제3출력노드(No3)) 사이에 연결될 수 있다. 제9트랜지스터(T9)의 게이트는 제3제어노드(QB_F)에 연결될 수 있다.
제10트랜지스터(T10)는 제2전압입력단자(V2)와 제3출력단자(OUT3) 사이에 연결될 수 있다. 제10트랜지스터(T10)는 제1게이트 및 제2게이트를 구비할 수 있다. 제10트랜지스터(T10)의 제1게이트는 제3제어노드(QB_F)에 연결되고, 제2게이트는 제3전압입력단자(V3)에 연결될 수 있다.
도 22를 참조하면, 입력단자(IN)에 로우 전압의 시작신호가 인가될 때, 제1클럭단자(CK1)에 로우 전압의 제1클럭신호(CLK1)가 인가되고, 제2클럭단자(CK2)에 하이 전압의 제2클럭신호(CLK2)가 인가되고, 제3클럭단자(CK3)에 하이 전압의 제4클럭신호(CLK4)가 인가되고, 제4클럭단자(CK4)에 하이 전압의 제6클럭신호(CLK6)가 인가될 수 있다. 제1클럭신호(CLK1)에 의해 제1트랜지스터(T1)와 제5트랜지스터(T5)가 턴온될 수 있다. 턴온된 제1트랜지스터(T1)에 의해 제1노드(Na)가 로우레벨 상태가 되어 제4트랜지스터(T4)가 턴온되고, 턴온된 제4트랜지스터(T4)와 제5트랜지스터(T5)에 의해 제2제어노드(QB)가 제2전압(VGL)에 의해 로우레벨 상태로 설정될 수 있다. 그리고, 제2전압(VGL)에 의해 제6트랜지스터(T6)가 턴온되어, 제1제어노드(Q)가 로우레벨 상태로 설정될 수 있다.
로우레벨의 제1제어노드(Q)에 게이트가 연결된 제8트랜지스터(T8), 제12트랜지스터(T12) 및 제16트랜지스터(T16), 로우레벨의 제2제어노드(QB)에 게이트가 연결된 제7트랜지스터(T7), 제11트랜지스터(T11) 및 제15트랜지스터(T15)가 턴온될 수 있다. 턴온된 제15트랜지스터(T15)와 제16트랜지스터(T16)에 의해 제1출력단자(OUT1)로부터 하이레벨의 제1전압(VGH)이 제1출력신호(Out1[k])로서 출력될 수 있다. 턴온된 제11트랜지스터(T11)와 제12트랜지스터(T12)에 의해 제5제어노드(QB_F2)가 제1전압(VGH)의 하이레벨로 설정되고, 제5제어노드(QB_F2)에 게이트가 연결된 제14트랜지스터(T14)가 턴온되어 제2출력단자(OUT2)로부터 로우레벨의 제2전압(VGL)이 제2출력신호(Out2[k])로서 출력될 수 있다. 턴온된 제7트랜지스터(T7)와 제8트랜지스터(T8)에 의해 제3제어노드(QB_F)가 제1전압(VGH)의 하이레벨로 설정되고, 제3제어노드(QB_F)에 게이트가 연결된 제10트랜지스터(T10)가 턴온되어 제3출력단자(OUT3)로부터 로우레벨의 제2전압(VGL)이 제3출력신호(Out3[k+1])로서 출력될 수 있다.
시작신호가 로우 전압에서 하이 전압으로 천이하고, 제1클럭단자(CK1)에 하이 전압의 제1클럭신호(CLK1)가 인가되고, 제2클럭단자(CK2)에 하이 전압의 제2클럭신호(CLK2)가 인가되고, 제3클럭단자(CK3)에 하이 전압의 제4클럭신호(CLK4)가 인가되고, 제4클럭단자(CK4)에 하이 전압의 제6클럭신호(CLK6)가 인가될 수 있다. 하이 전압의 제1클럭신호(CLK1)와 제2클럭신호(CLK2)에 의해 제1트랜지스터(T1)와 제3트랜지스터(T3)가 턴오프이고, 로우 전압의 제2전압(VGL)에 의해 제6트랜지스터(T6)가 계속 턴온이므로, 제1노드(Na)와 제1제어노드(Q)는 로우레벨 상태를 유지할 수 있다. 하이 전압의 제1클럭신호(CLK1)에 의해 제5트랜지스터(T5)가 턴오프되고, 제1노드(Na)가 로우레벨이므로 제4트랜지스터(T4)는 계속 턴온되어 제1클럭신호(CLK1)의 하이 전압이 제2제어노드(QB)로 전달되어 제2제어노드(QB)가 하이레벨로 설정될 수 있다. 이에 따라 하이레벨의 제2제어노드(QB)에 게이트가 연결된 제2트랜지스터(T2), 제7트랜지스터(T7), 제11트랜지스터(T11) 및 제15트랜지스터(T15)가 턴오프될 수 있다.
이후, 제1클럭단자(CK1)에 하이 전압의 제1클럭신호(CLK1)가 인가되는 중에 제2클럭신호(CLK2), 제4클럭신호(CLK4), 제6클럭신호(CLK6)가 하이 전압에서 로우 전압으로 천이하면, 제3트랜지스터(T3)가 턴온될 수 있다. 턴온 상태의 제3트랜지스터(T3), 제6트랜지스터(T6), 제8트랜지스터(T8) 및 제2커패시터(C2)에 의해 제3제어노드(QB_F)가 로우 전압의 제4클럭신호(CLK4)에 의해 로우레벨로 설정되고, 제1제어노드(Q)의 전압레벨이 더 낮은 로우 전압레벨로 설정될 수 있다.
제1제어노드(Q)에 게이트가 연결된 제8트랜지스터(T8)가 턴온이므로 제3제어노드(QB_F)가 제4클럭신호(CLK4)에 의해 로우레벨로 설정될 수 있다. 제3제어노드(QB_F)에 게이트가 연결된 제9트랜지스터(T9)가 턴온되고, 제1전압입력단자(V1)로 인가되는 제1전압(VGH)이 제3출력신호(Out3[k+1])로서 제3출력단자(OUT3)로부터 출력될 수 있다. 제1제어노드(Q)에 게이트가 연결된 제12트랜지스터(T12)가 턴온이므로 제5제어노드(QB_F2)가 제6클럭신호(CLK6)에 의해 로우레벨로 설정될 수 있다. 제5제어노드(QB_F2)에 게이트가 연결된 제13트랜지스터(T13)가 턴온되고, 제1전압입력단자(V1)로 인가되는 제1전압(VGH)이 제2출력신호(Out2[k])로서 제2출력단자(OUT2)로부터 출력될 수 있다. 제1제어노드(Q)에 게이트가 연결된 제16트랜지스터(T16)가 턴온이므로 로우 전압의 제2클럭신호(CLK2)가 제1출력신호(Out1[k])로서 제1출력단자(OUT1)로부터 출력될 수 있다. 즉, 로우 전압의 제2클럭신호(CLK2), 제4클럭신호(CLK4) 및 제6클럭신호(CLK6)의 타이밍에 동기하여 로우 전압의 제1출력신호(Out1[k]), 하이 전압의 제2출력신호(Out2[k]) 및 하이 전압의 제3출력신호(Out3[k+1])가 출력될 수 있다. 제1출력신호(Out1[k])는 후단 스테이지의 입력단자(IN)로도 인가될 수 있다. 제3출력신호(Out3[k+1])는 후단 스테이지에 대응하는 화소행의 화소로 인가될 수 있다.
이어서, 제1클럭단자(CK1)에 하이 전압의 제1클럭신호(CLK1)가 인가되는 중에 제2클럭신호(CLK2), 제4클럭신호(CLK4) 및 제6클럭신호(CLK6)가 로우 전압에서 하이 전압으로 천이하면, 제3트랜지스터(T3)가 턴오프되고, 제1제어노드(Q)는 로우레벨 상태를 유지하고, 제2제어노드(QB)는 하이레벨 상태를 유지할 수 있다. 제1제어노드(Q)에 게이트가 연결된 제8트랜지스터(T8)가 턴온이므로 제3제어노드(QB_F)가 하이 전압의 제4클럭신호(CLK4)에 의해 하이레벨로 설정될 수 있다. 제3제어노드(QB_F)에 게이트가 연결된 제10트랜지스터(T10)가 턴온되고, 제2전압입력단자(V2)로 인가되는 제2전압(VGL)이 제3출력신호(Out3[k+1])로서 제3출력단자(OUT3)로부터 출력될 수 있다. 제1제어노드(Q)에 게이트가 연결된 제12트랜지스터(T12)가 턴온이므로, 제5제어노드(QB_F2)가 하이 전압의 제6클럭신호(CLK6)에 의해 하이레벨로 설정될 수 있다. 제5제어노드(QB_F2)에 게이트가 연결된 제14트랜지스터(T14)가 턴온되고, 제2전압입력단자(V2)로 인가되는 제2전압(VGL)이 제2출력신호(Out2[k])로서 제2출력단자(OUT2)로부터 출력될 수 있다. 제1제어노드(Q)에 게이트가 연결된 제16트랜지스터(T16)가 턴온이므로 제2클럭신호(CLK2)의 하이 전압이 제1출력신호(Out1[k])로서 제1출력단자(OUT1)로부터 출력될 수 있다. 즉, 제1클럭신호(CLK1)가 하이 전압이고, 제2클럭신호(CLK2), 제4클럭신호(CLK4) 및 제6클럭신호(CLK6)가 로우 전압에서 하이 전압으로 천이되는 타이밍에 동기하여 하이 전압의 제1출력신호(Out1[k]), 로우 전압의 제2출력신호(Out2[k]) 및 로우 전압의 제3출력신호(Out3[k+1])가 출력될 수 있다.
이후, 하이 전압의 제2클럭신호(CLK2), 제4클럭신호(CLK4), 제6클럭신호(CLK6)가 인가되는 중에 제1클럭신호(CLK1)가 하이 전압에서 로우 전압으로 천이하면, 제1트랜지스터(T1)와 제5트랜지스터(T5)가 턴온될 수 있다. 턴온된 제1트랜지스터(T1)와 제2전압(VGL)에 의해 턴온된 제6트랜지스터(T6)에 의해 제1제어노드(Q)가 시작신호의 하이 전압에 의해 하이레벨로 설정될 수 있다. 턴온된 제5트랜지스터(T5)에 의해 제2제어노드(QB)가 제2전압(VGL)에 의해 로우레벨 상태로 설정될 수 있다. 이에 따라 제8트랜지스터(T8)가 턴오프되고, 제7트랜지스터(T7)가 턴온되어 제3제어노드(QB_F)가 제1전압(VGH)에 의해 하이레벨 상태로 설정될 수 있다. 제3제어노드(QB_F)에 게이트가 연결된 제10트랜지스터(T10)가 턴온되어 로우 전압의 제2전압(VGL)이 제3출력신호(Out3[k+1])로서 제3출력단자(OUT3)로부터 출력될 수 있다. 제2제어노드(QB)에 게이트가 연결된 제11트랜지스터(T11)가 턴온되고, 제5제어노드(QB_F2)가 제1전압(VGH)에 의해 하이레벨 상태로 설정될 수 있다. 제5제어노드(QB_F2)에 게이트가 연결된 제14트랜지스터(T14)가 턴온되어 로우 전압의 제2전압(VGL)이 제2출력신호(Out2[k])로서 제2출력단자(OUT2)로부터 출력될 수 있다. 제2제어노드(QB)에 게이트가 연결된 제15트랜지스터(T15)가 턴온되고, 제1전압(VGH)이 제1출력신호(Out1[k])로서 제1출력단자(OUT1)로부터 출력될 수 있다. 즉, 하이 전압의 제1출력신호(Out1[k]), 로우 전압의 제2출력신호(Out2[k]) 및 로우 전압의 제3출력신호(Out3[k+1])가 유지될 수 있다.
전단 스테이지의 출력인 로우 전압의 이전 제1출력신호(Out1[k-1])가 입력단자(IN)에 시작신호로서 인가될 때까지 제1제어노드(Q)는 하이레벨 상태를 유지하고, 제2제어노드(QB)는 로우레벨 상태를 유지할 수 있다. 이후 동작은 앞서 설명한 바와 중복하므로 설명은 생략한다.
일 실시예에서, 제2출력신호(Out2[k])와 제3출력신호(Out3[k+1])의 로우 전압 기간은 하이 전압 기간보다 길 수 있다. 제2출력신호(Out2[k])의 로우 전압 기간은 제5제어노드(QB_F2)가 하이레벨 상태인 기간이고, 제3출력신호(Out3[k+1])의 로우 전압 기간은 제3제어노드(QB_F)가 하이레벨 상태인 기간일 수 있다. 따라서 제3제어노드(QB_F)에 제1게이트가 연결된 제10트랜지스터(T10)와 제5제어노드(QB_F2)에 제1게이트가 연결된 제14트랜지스터(T14)는 장시간 하이 전압이 인가될 수 있다. 본 발명의 실시예는 제10트랜지스터(T10)와 제14트랜지스터(T14)의 제2게이트에 로우 전압인 제3전압(VGLt)을 인가하되, 사용 시간 경과에 따라 제3전압(VGLt)의 전압 값을 단계적으로 증가시킬 수 있다.
일 실시예에서 도 6에 도시된 바와 같이, 제3전압(VGLt)은 일정시간 단위로 가변하는 전압일 수 있다. 다른 실시예에서 제3전압은 가변하지 않는 정전압(VGL3)으로 설정될 수 있다. 이하 이전 실시예들에서 도 6을 참조하여 설명한 내용과 중복하는 내용의 상세한 설명은 생략한다.
도 20에 도시된 스캔구동부(130)의 홀수 스테이지는 제2클럭신호(CLK2), 제4클럭신호(CLK2) 및 제6클럭신호(CLK6)의 로우 전압 타이밍에 동기하여 로우 전압의 제1출력신호(Out1), 하이 전압의 제2출력신호(Out2) 및 하이 전압의 제3출력신호(Out3)를 출력할 수 있다. 짝수 스테이지는 제1클럭신호(CLK1), 제3클럭신호(CLK3) 및 제5클럭신호(CLK5)의 로우 전압 타이밍에 동기하여 로우 전압의 제1출력신호(Out1), 하이 전압의 제2출력신호(Out2) 및 하이 전압의 제3출력신호(Out3)를 출력할 수 있다.
이에 따라 스테이지들(ST0, ST1, ST2, ST3, ...)은 로우 전압의 제1출력신호들(Out1[0], Out1[1], Out1[2], Out1[3], ...)을 차례로 출력하고, 하이 전압의 제2출력신호들(Out2[0], Out2[1], Out2[2], Out2[3], ...)을 차례로 출력하고, 하이 전압의 제3출력신호들(Out3[1], Out3[2], Out3[3], Out3[4], ...)을 차례로 출력할 수 있다.
도 23a 및 도 23b는 일 실시예에 따른 스캔구동부의 동작을 설명하는 예시도들이다. 도 24는 도 23a 및 도 23b에 따른 스캔구동부의 동작 타이밍도이다. 도 23a 및 도 23b는 스캔구동부가 출력하는 제2출력신호(Out2) 및 제3출력신호(Out3)를 예시적으로 도시하고 있다. 도 24에 도시된 바와 같이, 일 실시예에서 한 프레임(FRAME)은 데이터신호가 인가되는 데이터기입시간(DWT, Data Writing Time) 및 데이터신호가 인가되지 않고, 이전 데이터신호를 유지하는 유지시간(HT, Hold Time)을 포함할 수 있다. 한 프레임(FRAME) 동안 하나 이상의 데이터기입시간(DWT) 및 하나 이상의 유지시간(HT)이 포함될 수 있다.
데이터기입시간(DWT)은 이전 프레임에서 표시된 영상과 상이한 영상, 예컨대 동영상이 표시되는 제1영역의 연속하는 화소 행들로 제1출력신호(Out1), 제2출력신호(Out2) 및 제3출력신호(Out3)가 인가되는 시간일 수 있다. 유지시간(HT)은 이전 프레임에서 표시된 영상과 동일한 영상, 예컨대 정지영상이 표시되는 제2영역의 연속하는 화소 행들로 제1출력신호(Out1)는 인가되고, 제2출력신호(Out2)와 제3출력신호(Out3)는 인가되지 않는 시간일 수 있다. 데이터기입시간(DWT)에 제1출력스캔신호(Out1)에 동기하여 데이터선으로 인가된 데이터신호(DATA)에 대응하는 데이터전압(Vdata)이 대응하는 화소로 인가될 수 있다. 유지시간(HT)에 제1출력스캔신호(Out1)에 동기하여 데이터선으로 인가된 바이어스전압(Vbias)이 대응하는 화소로 인가될 수 있다.
스캔구동부의 스테이지들(ST0, ST1, ST2, ST3, ...) 중 제1영역의 화소 행들에 대응하는 스테이지들은 로우 전압의 제1출력신호(Out1)들을 차례로 출력하고, 하이 전압의 제2출력신호(Out2)들을 차례로 출력하고, 하이 전압의 제3출력신호(Out3)들을 차례로 출력할 수 있다. 이에 따라 화소부(110)의 제1영역의 화소들 각각에 해당 데이터전압(Vdata)이 인가되어 제1영역에 동영상이 표시될 수 있다.
스캔구동부의 스테이지들(ST0, ST1, ST2, ST3, ...) 중 제2영역의 화소 행들에 대응하는 스테이지들은 로우 전압의 제1출력신호(Out1)들을 차례로 출력하고, 제2출력신호(Out2)들과 제3출력신호(Out3)들은 로우 전압으로 출력될 수 있다. 이에 따라 화소부(110)의 제2영역의 화소들 각각의 데이터선에 데이터 기입없이 바이어스전압(Vbias)이 인가되어 이전 프레임에서의 데이터신호를 유지하며 제2영역에 정지영상이 표시될 수 있다. 유지시간(HT)에는 제2출력신호(Out2)와 제3출력신호(Out3)에 영향을 주는 제3클럭신호(CLK3) 및 제4클럭신호(CLK4), 제5클럭신호(CLK5) 및 제6클럭신호(CLK6)가 각각 하이 전압으로 인가될 수 있다. 도 23a는 화소부(110) 전체가 제1영역인 실시예이다. 예를 들어, 화소부(110) 전체에 표시되는 한 프레임 영상이 동영상일 수 있다. 스캔구동부(130)의 스테이지들(ST0, ST1, ST2, ST3, ...)은 로우 전압의 제1출력신호들(Out1[0], Out1[1], Out1[2], ..., Out1[n])을 차례로 출력하고, 하이 전압의 제2출력신호들(Out2[0], Out2[1], Out2[2], ..., Out2[n])을 차례로 출력하고, 하이 전압의 제3출력신호들(Out3[1], Out3[2], Out3[3], ..., Out3[n+1])을 차례로 출력할 수 있다. 이에 따라 화소부(110)의 화소들 각각에 데이터선으로 인가되는 데이터신호에 대응하는 영상이 화면에 표시될 수 있다.
도 23b는 화소부(110)의 일부가 제1영역이고 다른 일부가 제2영역인 실시예이다. 예를 들어, 화소부(110) 전체에 표시되는 한 프레임 영상의 일부가 동영상이고, 다른 일부가 정지영상이고, 이 경우 동영상 및 정지영상은 프레임 영상의 부분 영상일 수 있다. 도 24에 도시된 바와 같이, 스캔구동부(130)의 스테이지들(ST0, ST1, ST2, ST3, ...)은 로우 전압의 제1출력신호들(Out1[0], Out1[1], Out1[2], ..., Out1[n])을 차례로 출력할 수 있다. 그리고, 스캔구동부(130)의 스테이지들(ST0, ST1, ST2, ST3, ...) 중 제1영역들(DA1, DA3)에 대응하는 제0 내지 제i-1스테이지들(ST0 내지 STi-1) 및 제n-2 내지 제n스테이지들(STn-2 내지 STn)은 하이 전압의 제2출력신호들(Out2[0] 내지 Out2[i-1], Out2[n-2] 내지 Out2[n]) 및 하이 전압의 제3출력신호들(Out3[1] 내지 Out3[i], Out3[n-1] 내지 Out3[n+1])을 차례로 출력할 수 있다. 여기서, i는 n보다 작은 자연수일 수 있다. 그리고, 스캔구동부의 스테이지들(ST0, ST1, ST2, ST3, ...) 중 제2영역(DA2)에 대응하는 제i 내지 제n-3스테이지들(STi-1 내지 STn-3)은 로우 전압의 제2출력신호들(Out2[i] 내지 Out2[n-3])을 출력하고, 로우 전압의 제3출력신호들(Out3[i+1] 내지 Out3[n-2])을 출력할 수 있다.
도 24에서는 하나의 프레임 영상이 동영상과 정지영상을 표시하는 예이나, 본 발명의 실시예는 이에 한정되지 않는다. 예를 들어, 후술하는 도 28에 도시된 바와 같이 하나의 프레임 영상이 동영상 또는 정지영상을 표시하는 경우에도 동일하게 적용될 수 있다.
본 발명의 실시예에 따른 스캔구동부는 표시되는 영상의 유형에 따라 일부 출력신호들에 대한 쉬프트 레지스터 동작(예를 들어, 위상이 쉬프트된 출력신호를 순차적으로 출력하는 동작)을 수행하거나 수행하지 않는 선택적 구동에 의해 저전력 구동이 가능하다. 예를 들어, 동영상을 표시하는 데이터기입시간(DWT)과 정지영상을 표시하는 유지시간(HT)을 포함하는 구동에서, 스캔구동부는 데이터기입과 무관한 제2출력신호와 제3출력신호에 대해 데이터기입시간(DWT)에는 대응하는 스테이지들이 쉬프트 레지스터 동작을 수행하고, 유지시간(HT)에는 대응하는 스테이지들이 쉬프트 레지스터 동작을 수행하지 않을 수 있다. 이에 따라 스캔구동부는 데이터기입시간(DWT)에는 온 전압의 제2출력신호와 제3출력신호를 순차적으로 출력하고, 유지시간(HT)에는 온 전압의 제2출력신호와 제3출력신호를 출력하지 않고 오프 전압의 제2출력신호와 제3출력신호를 연속하여 출력할 수 있다.
도 25는 일 실시예에 따른 스캔구동부를 개략적으로 나타낸 도면이다. 도 26은 도 25의 스캔구동부에 포함되는 스테이지의 일 예를 나타내는 회로도이다. 도 27는 도 26의 스테이지의 동작의 일 예를 나타내는 파형도이다. 도 28은 도 25의 스캔구동부의 동작 타이밍도이다.
도 25에 도시된 스캔구동부(130)는 스테이지들(ST0, ST1, ST2, ST3, ...) 각각의 제3클럭단자(CK3)로 제7클럭신호(NCLK1) 또는 제8클럭신호(NCLK2)가 인가되고, 제3출력단자(OUT3)로부터 출력되는 출력신호를 제3출력신호(Out3)와 제2출력신호(Out2)로 공용하고, 제4클럭단자(CK4)와 제2출력단자(OUT2)가 생략된 점에서 도 20에 도시된 스캔구동부와 차이가 있다.
다른 실시예에서, 제3출력단자(OUT3)로부터 출력되는 출력신호는 제3출력신호(Out3[k+1]) 또는 제2출력신호(Out2[k])일 수 있다. 예컨대 제1스캔구동부와 제2스캔구동부를 개별적으로 구비하고, 제1스캔구동부에서 제2출력신호(Out2)를 출력하고, 제2스캔구동부에서 제3출력신호(Out3)를 출력할 수 있다.
제7클럭신호(NCLK1) 또는 제8클럭신호(NCLK2)는 스테이지들(ST0, ST1, ST2, ST3, ...)에 교대로 인가될 수 있다. 예를 들어, 홀수번째 스테이지의 제3클럭단자(CK3)에 제8클럭신호(NCLK2)가 인가되고, 짝수번째 스테이지의 제3클럭단자(CK3)에 제7클럭신호(NCLK1)가 인가될 수 있다. 제7클럭신호(NCLK1)와 제8클럭신호(NCLK2)는 하이 전압인 제1전압(VGH)과 로우 전압인 제2전압(VGL)을 반복하는 구형파 신호일 수 있다. 제7클럭신호(NCLK1)와 제8클럭신호(NCLK2)의 주기는 1회의 하이 전압과 1회의 로우 전압을 포함하는 2H일 수 있다. 제7클럭신호(NCLK1)와 제8클럭신호(NCLK2)는 동일한 파형을 가지며 위상이 쉬프트된 신호들일 수 있다. 제7클럭신호(NCLK1)와 제1클럭신호(CLK1)의 위상이 동일하고, 제8클럭신호(NCLK2)와 제2클럭신호(CLK2)의 위상이 동일할 수 있다.
도 26에 도시된 바와 같이, 스테이지들(ST0, ST1, ST2, ST3, ...) 각각은 도 21에 도시된 스테이지에서 제11트랜지스터(T11)와 제12트랜지스터(T12)를 포함하는 제4노드제어부(334)와 제13트랜지스터(T13)와 제14트랜지스터(T14)를 포함하는 제2출력제어부(336)가 생략되고, 제3출력단자(OUT3)에서 출력되는 출력신호를 제3출력신호(Out3)와 제2출력신호(Out2)로서 공용할 수 있다. 도 26은 홀수번째 스테이지로서 스테이지(STk)를 예로서 도시한다. 이하 도 20 내지 도 22와 상이한 점을 중심으로 설명한다.
제1제어노드(Q)가 로우레벨일 때 제1출력제어부(335)의 제16트랜지스터(T16)가 턴온되어 제2클럭신호(CLK2)의 하이 전압 또는 로우 전압이 제1출력신호(Out1[k])로서 제1출력단자(OUT1)로부터 출력될 수 있다. 제2제어노드(QB)가 로우레벨일 때 제1출력제어부(335)의 제15트랜지스터(T15)가 턴온되어 제1전압입력단자(V1)로 인가되는 제1전압(VGH)이 제1출력신호(Out1[k])로서 제1출력단자(OUT1)로부터 출력될 수 있다. 제3노드제어부(333)의 제7트랜지스터(T7)는 제2제어노드(QB)가 로우레벨일 때 턴온되어 제1전압(VGH)의 하이 전압을 제3제어노드(QB_F)로 전달할 수 있다. 제8트랜지스터(T8)는 제1제어노드(Q)가 로우레벨일 때 턴온되어 제8클럭신호(NCLK2)의 하이 전압 또는 로우 전압을 제3제어노드(QB_F)로 전달할 수 있다.
제3제어노드(QB_F)가 하이레벨일 때 제3출력제어부(337)의 제10트랜지스터(T10)가 턴온되어 제2전압입력단자(V2)로 인가되는 제2전압(VGL)이 제2출력신호(Out2[k]) 및/또는 제3출력신호(Out3[k+1])로서 제3출력단자(OUT3)로부터 출력될 수 있다. 제3제어노드(QB_F)가 로우레벨일 때 제3출력제어부(337)의 제9트랜지스터(T9)가 턴온되어 제1전압입력단자(V1)로 인가되는 제1전압(VGH)이 제2출력신호(Out2[k]) 및/또는 제3출력신호(Out3[k+1])로서 제3출력단자(OUT3)로부터 출력될 수 있다.
도 25에 도시된 스캔구동부(130)의 홀수 스테이지는 제2클럭신호(CLK2)와 제8클럭신호(NCLK2)의 로우 전압 타이밍에 동기하여 로우 전압의 제1출력신호(Out1), 하이 전압의 제2출력신호(Out2) 및 하이 전압의 제3출력신호(Out3)를 출력할 수 있다. 짝수 스테이지는 제1클럭신호(CLK1)와 제7클럭신호(NCLK1)의 로우 전압 타이밍에 동기하여 로우 전압의 제1출력신호(Out1), 하이 전압의 제2출력신호(Out2) 및 하이 전압의 제3출력신호(Out3)를 출력할 수 있다.
일 실시예에 따른 표시장치(10)는 프레임 단위로 스테이지들(ST0, ST1, ST2, ST3, ...)의 선택적 구동이 수행될 수 있다.
도 28을 참조하면, 화소부(110)에 포함된 화소들은 제1프레임(Frame1)에서 데이터신호(DATA)를 기입하여 영상을 표시하고, 후속하는 제2프레임(Frame2)에서 제1프레임(Frame1)에서 기입된 데이터신호(DATA)를 유지하며 영상을 표시하고, 후속하는 제3프레임(Frame3)에서 데이터신호(DATA)를 기입하여 영상을 표시할 수 있다. 제1프레임(Frame1)과 제3프레임(Frame3)에서 화소부(110)의 데이터선들로 각 화소의 데이터전압(Vdata)이 인가되고, 제2프레임(Frame2)에서 화소부(110)의 데이터선들로는 바이어스전압(Vbias)이 인가될 수 있다. 바이어스전압(Vbias)은 화소가 이전 데이터신호에 대응하는 영상을 표시하도록 하는 전압일 수 있다.
제1프레임(Frame1)과 제3프레임(Frame3)에서, 스캔구동부의 스테이지들(ST0, ST1, ST2, ST3, ...)은 로우 전압의 제1출력신호들(Out1[0], Out1[1], Out1[2], Out1[3], ...)을 차례로 출력하고, 하이 전압의 제2출력신호들(Out2[0], Out2[1], Out2[2], Out2[3], ...)을 차례로 출력하고, 하이 전압의 제3출력신호들(Out3[1], Out3[2], Out3[3], Out3[4], ...)을 차례로 출력할 수 있다. 이에 따라 화소부(110)의 화소들 각각에 데이터신호에 대응하는 데이터전압(Vdata)이 인가되어 그에 대응하는 영상이 표시될 수 있다.
제2프레임(Frame2)에서, 스캔구동부의 스테이지들(ST0, ST1, ST2, ST3, ...)은 로우 전압의 제1출력신호들(Out1[0], Out1[1], Out1[2], Out1[3], ...)을 차례로 출력할 수 있다. 그리고, 스캔구동부의 스테이지들(ST0, ST1, ST2, ST3, ...)은 로우 전압의 제2출력신호들(Out2[0], Out2[1], Out2[2], Out2[3], ...)과 제3출력신호들(Out3[1], Out3[2], Out3[3], Out3[4], ...)을 연속하여 출력할 수 있다. 유지시간(HT)으로 동작하는 제2프레임(Frame2)에는 제2출력신호(Out2)와 제3출력신호(Out3)에 영향을 주는 제7클럭신호(NCLK1) 또는 제8클럭신호(NCLK2)가 하이 전압으로 인가될 수 있다.
도 28에서는 제1프레임(Frame1)과 제3프레임(Frame3) 사이에 하나의 프레임 동안 유지시간(HT)이 할당되고 있으나, 다른 실시예에서 제1프레임(Frame1)과 제3프레임(Frame3) 사이에 둘 이상의 프레임 동안 유지시간(HT)이 할당될 수 있다. 도 28에 도시된 실시예는 하나의 프레임 영상이 동영상 또는 정지영상을 표시하는 예이나, 본 발명의 실시예는 이에 한정되지 않는다. 예를 들어, 도 24에 도시된 바와 같이, 하나의 프레임 영상이 동영상과 정지영상을 표시하는 경우에도 동일하게 적용될 수 있다.
도 29는 일 실시예에 따른 스캔구동부를 개략적으로 나타낸 도면이다. 도 30은 도 29의 스캔구동부에 포함되는 스테이지의 일 예를 나타내는 회로도이다.
도 29에 도시된 스캔구동부는 각 스테이지가 제1출력신호(Out1[k])와 별개의 캐리신호를 후단 스테이지의 입력단자(IN)로 출력하는 캐리출력단자(COUT)를 포함하는 점에서 도 25에 도시된 스캔구동부와 차이가 있다.
도 30에 도시된 스테이지(STk)에서, 제3제어노드(QB_F)에 캐리출력단자(COUT)가 연결되고, 제3제어노드(QB_F)의 전압레벨을 갖는 캐리신호(CR[k])가 캐리출력단자(COUT)로부터 출력될 수 있다. 도 30에 도시된 스테이지의 나머지 구성 및 동작은 도 26에 도시된 스테이지의 구성 및 동작과 동일하다.
도 31은 일 실시예에 따른 스캔구동부를 개략적으로 나타낸 도면이다. 도 32는 도 31의 스캔구동부에 포함되는 스테이지의 일 예를 나타내는 회로도이다. 도 33은 도 31의 스테이지의 동작의 일 예를 나타내는 파형도이다. 도 34는 도 31의 스캔구동부의 동작 타이밍도이다.
도 31에 도시된 스캔구동부는 복수의 스테이지들(ST0, ST1, ST2, ST3, ...) 각각에 제6전압(EN)이 인가되는 제6전압입력단자(V6)가 추가되고, 제3클럭단자(CK3)는 제거된 점에서 도 25에 도시된 스캔구동부와 차이가 있다.
제6전압(EN)은 프레임 동안 표시하는 영상에 따라 제1전압(VGH) 또는 제2전압(VGL)으로 인가되는 정전압 신호일 수 있다. 예를 들어, 현재 프레임이 데이터기입시간(DWT)인 경우 제6전압(EN)은 제1전압(VGH)의 전압레벨로 인가되고, 현재 프레임이 유지시간(DWT)인 경우 제6전압(EN)은 제2전압(VGL)의 전압레벨로 인가될 수 있다.
도 32에 도시된 스테이지(STk)는 제1노드제어부(331), 제2노드제어부(332), 제3노드제어부(333'), 제1출력제어부(335) 및 제3출력제어부(337')를 포함할 수 있다. 이하 도 26 내지 도 28과 상이한 점을 중심으로 설명한다.
도 32를 참조하면, 제3노드제어부(333')는 제1전압입력단자(V1)와 제2클럭단자(CK2) 사이에 연결될 수 있다. 제3노드제어부(333')는 제1제어노드(Q)와 제2제어노드(QB)의 전압에 따라 제3제어노드(QB_F)의 전압을 제어할 수 있다. 제3노드제어부(333')의 제7트랜지스터(T7)는 제2제어노드(QB)가 로우레벨일 때 턴온되어 제1전압(VGH)의 하이 전압을 제3제어노드(QB_F)로 전달할 수 있다. 제8트랜지스터(T8)는 제1제어노드(Q)가 로우레벨일 때 턴온되어 제2클럭신호(CLK2)의 하이 전압 또는 로우 전압을 제3제어노드(QB_F)로 전달할 수 있다.
제3출력제어부(337')는 제6전압입력단자(V6)와 제2전압입력단자(V2) 사이에 연결될 수 있다. 제3출력제어부(337')는 제3제어노드(QB_F)의 전압레벨에 따라 하이 전압의 제2출력신호(Out2[k])와 제3출력신호(Out3[k+1]) 또는 로우 전압의 제2출력신호(Out2[k])와 제3출력신호(Out3[k+1])를 출력할 수 있다.
제3출력제어부(337')의 제9트랜지스터(T9)는 제6전압입력단자(V6)와 제3출력단자(OUT3)(제3출력노드(No3)) 사이에 연결될 수 있다. 제9트랜지스터(T9)의 게이트는 제3제어노드(QB_F)에 연결될 수 있다. 제10트랜지스터(T10)는 제2전압입력단자(V2)와 제3출력단자(OUT3) 사이에 연결될 수 있다. 제10트랜지스터(T10)의 제1게이트는 제3제어노드(QB_F)에 연결되고, 제2게이트는 제3전압입력단자(V3)에 연결될 수 있다.
도 33 및 도 34를 참조하면, 데이터기입시간(DWT)에 제6전압(EN)은 제1전압(VGH)으로 인가될 수 있다. 이때 제3제어노드(QB_F)가 로우레벨일 때 제9트랜지스터(T9)가 턴온되어 제6전압입력단자(V6)로 인가되는 제6전압(EN)의 하이 전압이 제2출력신호(Out2[k]) 및/또는 제3출력신호(Out3[k+1])로서 제3출력단자(OUT3)로부터 출력될 수 있다. 제3제어노드(QB_F)가 하이레벨일 때 제10트랜지스터(T10)가 턴온되어 제2전압입력단자(V2)로 인가되는 제2전압(VGL)이 제2출력신호(Out2[k]) 및/또는 제3출력신호(Out3[k+1])로서 제3출력단자(OUT3)로부터 출력될 수 있다. 즉, 데이터기입시간(DWT)에 스테이지들(ST0, ST1, ST2, ST3, ...)은 로우 전압의 제1출력신호들(Out1[0], Out1[1], Out1[2], Out1[3], ...)을 차례로 출력하고, 하이 전압의 제2출력신호들(Out2[0], Out2[1], Out2[2], Out2[3], ...)을 차례로 출력하고, 하이 전압의 제3출력신호들(Out3[1], Out3[2], Out3[3], Out3[4], ...)을 차례로 출력할 수 있다.
유지시간(HT)에 제6전압(EN)은 제2전압(VGL)으로 인가될 수 있다. 이때 제3제어노드(QB_F)가 로우레벨일 때 제9트랜지스터(T9)가 턴온되어 제6전압입력단자(V6)로 인가되는 제6전압(EN)의 로우 전압이 제2출력신호(Out2[k]) 및/또는 제3출력신호(Out3[k+1])로서 제3출력단자(OUT3)로부터 출력될 수 있다. 제3제어노드(QB_F)가 하이레벨일 때 제10트랜지스터(T10)가 턴온되어 제2전압입력단자(V2)로 인가되는 제2전압(VGL)이 제2출력신호(Out2[k]) 및/또는 제3출력신호(Out3[k+1])로서 제3출력단자(OUT3)로부터 출력될 수 있다. 즉, 유지시간(HT)에 제2출력신호(Out2[k])와 제3출력신호(Out3[k+1])는 로우 전압으로 출력될 수 있다. 즉, 유지시간(HT)에 스테이지들(ST0, ST1, ST2, ST3, ...)은 로우 전압의 제1출력신호들(Out1[0], Out1[1], Out1[2], Out1[3], ...)을 차례로 출력하고, 로우 전압의 제2출력신호들(Out2[0], Out2[1], Out2[2], Out2[3], ...)과 제3출력신호들(Out3[1], Out3[2], Out3[3], Out3[4], ...)을 연속하여 출력할 수 있다.
도 34에서는 제1프레임(Frame1)과 제3프레임(Frame3) 사이에 하나의 프레임 동안 유지시간(HT)이 할당되고 있으나, 다른 실시예에서 제1프레임(Frame1)과 제3프레임(Frame3) 사이에는 둘 이상의 프레임 동안 유지시간(HT)이 할당될 수 있다.
도 35 및 도 36은 일 실시예에 따른 스캔구동부의 스테이지의 회로의 다양한 변형예를 나타낸 도면들이다.
도 35에 도시된 스테이지는, 제2커패시터(C2)가 제1제어노드(Q)와 제3제어노드(QB_F) 사이에 연결된 점에서 도 32에 도시된 스테이지와 차이가 있다. 그 외 구성 및 동작은 동일하다.
도 36에 도시된 스테이지는, 제1제어노드(Q)와 제3제어노드(QB_F) 사이에 제3커패시터(C3)가 추가된 점에서 도 32에 도시된 스테이지와 차이가 있다. 그 외 구성 및 동작은 동일하다.
도 37은 일 실시예에 따른 스캔구동부를 개략적으로 나타낸 도면이다. 도 38 내지 도 40은 도 37의 스캔구동부에 포함되는 스테이지의 일 예를 나타내는 회로도들이다.
도 37에 도시된 스캔구동부(130)는 각 스테이지가 제1출력신호(Out1[k])와 별개의 캐리신호를 후단 스테이지의 입력단자(IN)로 출력하는 캐리출력단자(COUT)를 포함하는 점에서, 도 31에 도시된 스캔구동부와 차이가 있다.
도 38에 도시된 스테이지(STk)에서는, 제3제어노드(QB_F)에 캐리출력단자(COUT)가 연결되고, 제3제어노드(QB_F)의 전압레벨을 갖는 캐리신호(CR[k])가 캐리출력단자(COUT)로부터 출력되고, 입력단자(IN)에 전단 스테이지가 출력하는 이전 캐리신호(CR[k-1]이 인가될 수 있다. 그 외 구성 및 동작은 도 32에 도시된 스테이지의 회로의 구성 및 동작과 동일하다.
도 39에 도시된 스테이지(STk)는, 제2커패시터(C2)가 제1제어노드(Q)와 제3제어노드(QB_F) 사이에 연결된 점에서 도 38에 도시된 스테이지와 차이가 있다. 그 외 구성 및 동작은 동일하다.
도 40에 도시된 스테이지(STk)는, 제1제어노드(Q)와 제3제어노드(QB_F) 사이에 제3커패시터(C3)가 추가된 점에서 도 38에 도시된 스테이지와 차이가 있다. 그 외 구성 및 동작은 동일하다.
도 41은 일 실시예에 따른 스캔구동부를 개략적으로 나타낸 도면이다. 도 42는 도 41의 스캔구동부에 포함되는 스테이지의 일 예를 나타내는 회로도이다. 도 43은 도 42의 스테이지의 동작의 일 예를 나타내는 파형도이다. 도 44는 도 41의 한 프레임 동안 스캔구동부의 동작 타이밍도이다.
도 41에 도시된 스캔구동부(130)는 각 스테이지에 제7전압(EN1)이 인가되는 제7전압입력단자(V7)와 제8전압(EN2)이 인가되는 제8전압입력단자(V8)를 포함하고, 제2출력신호와 제3출력신호가 분리되어 출력되는 점에서 도 31에 도시된 스캔구동부와 차이가 있다.
제7전압(EN1)과 제8전압(EN2)은 프레임 동안 표시되는 영상에 따라 제1전압(VGH) 또는 제2전압(VGL)으로 인가되는 정전압 신호일 수 있다. 예를 들어, 현재 프레임이 데이터기입시간(DWT)인 경우 제7전압(EN1)과 제8전압(EN2)은 제1전압(VGH)의 전압레벨로 인가되고, 현재 프레임이 유지시간(DWT)인 경우 제7전압(EN1)과 제8전압(EN2)은 제2전압(VGL)의 전압레벨로 인가될 수 있다. 제7전압(EN1)이 하이 전압일 때 스테이지들이 쉬프트 레지스터 동작하며 하이 전압의 제3출력신호(Out3)를 차례로 출력할 수 있다. 제8전압(EN)이 하이 전압일 때 스테이지들이 쉬프트 레지스터 동작하며 하이 전압의 제2출력신호(Out2)를 차례로 출력할 수 있다.
도 42에 도시된 스테이지(STk)는 제1노드제어부(431), 제2노드제어부(432), 제3노드제어부(433), 제1출력제어부(435), 제2출력제어부(436) 및 제3출력제어부(437)를 포함할 수 있다. 이하 도 32 내지 도 34와 상이한 점을 중심으로 설명한다.
제1노드제어부(431), 제2노드제어부(432), 및 제3노드제어부(433)의 구성은 도 32에 도시된 제1노드제어부(331), 제2노드제어부(332), 및 제3노드제어부(333)의 구성과 동일하므로 상세한 설명은 생략한다.
제1출력제어부(435)는 제1전압입력단자(V1)와 제2클럭단자(CK2) 사이에 연결될 수 있다. 제1출력제어부(435)는 제1제어노드(Q)와 제2제어노드(QB)의 전압에 따라 제1전압(VGH) 또는 제2클럭신호(CLK2)를 제1출력신호(Out1[k])로서 제1출력노드(No1)에 연결된 제1출력단자(OUT1)로 출력할 수 있다. 제1출력제어부(435)는 제15트랜지스터(T15), 제16트랜지스터(T16) 및 제2커패시터(C2)를 포함할 수 있다.
제15트랜지스터(T15)는 제1전압입력단자(V1)와 제1출력단자(OUT1)(제1출력노드(No1)) 사이에 연결될 수 있다. 제15트랜지스터(T15)의 게이트는 제2제어노드(QB)에 연결될 수 있다.
제16트랜지스터(T16)는 제2클럭단자(CK2)와 제1출력단자(OUT1) 사이에 연결될 수 있다. 제16트랜지스터(T16)의 게이트는 제1제어노드(Q)에 연결될 수 있다.
제2커패시터(C2)는 제1제어노드(Q)와 제1출력단자(OUT1) 사이에 연결될 수 있다.
제2출력제어부(436)는 제8전압입력단자(V8)와 제2전압입력단자(V2) 사이에 연결될 수 있다. 제2출력제어부(436)는 제3제어노드(QB_F)의 전압레벨에 따라 하이 전압의 제8전압(EN2) 또는 로우 전압의 제2전압(VGL)을 제2출력신호(Out2[k])로서 제2출력노드(No2)에 연결된 제2출력단자(OUT2)로 출력할 수 있다. 제2출력제어부(436)는 제13트랜지스터(T13) 및 제14트랜지스터(T14)를 포함할 수 있다.
제13트랜지스터(T13)는 제8전압입력단자(V8)와 제2출력단자(OUT2)(제2출력노드(No2)) 사이에 연결될 수 있다. 제13트랜지스터(T13)의 게이트는 제3제어노드(QB_F)에 연결될 수 있다.
제14트랜지스터(T14)는 제2전압입력단자(V2)와 제2출력단자(OUT2) 사이에 연결될 수 있다. 제14트랜지스터(T14)는 제1게이트 및 제2게이트를 구비할 수 있다. 제14트랜지스터(T14)의 제1게이트는 제3제어노드(QB_F)에 연결되고, 제2게이트는 제3전압입력단자(V3)에 연결될 수 있다.
제3출력제어부(437)는 제7전압입력단자(V7)와 제2전압입력단자(V2) 사이에 연결될 수 있다. 제3출력제어부(437)는 제3제어노드(QB_F)의 전압에 따라 하이 전압의 제7전압(EN1) 또는 로우 전압의 제2전압(VGL)을 제3출력신호(Out3[k+1])로서 제3출력노드(No3)에 연결된 제3출력단자(OUT3)로 출력할 수 있다. 제3출력제어부(437)는 제9트랜지스터(T9) 및 제10트랜지스터(T10)를 포함할 수 있다.
제9트랜지스터(T9)는 제7전압입력단자(V7)와 제3출력단자(OUT3) 사이에 연결될 수 있다. 제9트랜지스터(T9)의 게이트는 제3제어노드(QB_F)에 연결될 수 있다.
제10트랜지스터(T10)는 제2전압입력단자(V2)와 제3출력단자(OUT3) 사이에 연결될 수 있다. 제10트랜지스터(T10)는 제1게이트 및 제2게이트를 구비할 수 있다. 제10트랜지스터(T10)의 제1게이트는 제3제어노드(QB_F)에 연결되고, 제2게이트는 제3전압입력단자(V3)에 연결될 수 있다.
도 43 및 도 44를 참조하면, 데이터기입시간(DWT)에 제7전압(EN1)과 제8전압(EN2)은 제1전압(VGH)으로 인가될 수 있다. 제3제어노드(QB_F)가 하이레벨일 때 제10트랜지스터(T10)가 턴온되어 제2전압입력단자(V2)로 인가되는 제2전압(VGL)이 제3출력신호(Out3[k+1])로서 제3출력단자(OUT3)로부터 출력될 수 있다. 제3제어노드(QB_F)가 로우레벨일 때 제9트랜지스터(T9)가 턴온되어 제7전압입력단자(V7)로 인가되는 제7전압(EN1)의 하이 전압이 제3출력신호(Out3[k+1])로서 제3출력단자(OUT3)로부터 출력될 수 있다.
제3제어노드(QB_F)가 하이레벨일 때 제14트랜지스터(T14)가 턴온되어 제2전압입력단자(V2)로 인가되는 제2전압(VGL)이 제2출력신호(Out2[k])로서 제2출력단자(OUT2)로부터 출력될 수 있다. 제3제어노드(QB_F)가 로우레벨일 때 제13트랜지스터(T13)가 턴온되어 제8전압입력단자(V8)로 인가되는 제8전압(EN2)의 하이 전압이 제2출력신호(Out2[k])로서 제2출력단자(OUT2)로부터 출력될 수 있다.
유지시간(HT)에 제7전압(EN1)과 제8전압(EN2)은 제2전압(VGL)으로 인가될 수 있다.
제3제어노드(QB_F)가 하이레벨일 때 제10트랜지스터(T10)가 턴온되어 제2전압입력단자(V2)로 인가되는 제2전압(VGL)이 제3출력신호(Out3[k+1])로서 제3출력단자(OUT3)로부터 출력될 수 있다. 제3제어노드(QB_F)가 로우레벨일 때 제9트랜지스터(T9)가 턴온되어 제7전압입력단자(V7)로 인가되는 제7전압(EN1)의 로우 전압이 제3출력신호(Out3[k+1])로서 제3출력단자(OUT3)로부터 출력될 수 있다.
제3제어노드(QB_F)가 하이레벨일 때 제14트랜지스터(T14)가 턴온되어 제2전압입력단자(V2)로 인가되는 제2전압(VGL)이 제2출력신호(Out2[k])로서 제2출력단자(OUT2)로부터 출력될 수 있다. 제3제어노드(QB_F)가 로우레벨일 때 제13트랜지스터(T13)가 턴온되어 제8전압입력단자(V8)로 인가되는 제8전압(EN2)의 로우 전압이 제2출력신호(Out2[k])로서 제2출력단자(OUT2)로부터 출력될 수 있다.
데이터기입시간(DWT)과 유지시간(HT) 각각에서, 제1제어노드(Q)가 로우레벨일 때 제1출력제어부(435)의 제16트랜지스터(T16)가 턴온되어 제2클럭신호(CLK2)의 하이 전압 또는 로우 전압이 제1출력신호(Out1[k])로서 제1출력단자(OUT1)로부터 출력될 수 있다. 제2제어노드(QB)가 로우레벨일 때 제1출력제어부(435)의 제15트랜지스터(T15)가 턴온되어 제1전압입력단자(V1)로 인가되는 제1전압(VGH)이 제1출력신호(Out1[k])로서 제1출력단자(OUT1)로부터 출력될 수 있다.
도 44에서는 한 프레임 동안 데이터기입시간(DWT)과 유지시간(HT)이 할당된 선택적 구동을 예시하며, 다른 실시예에서 프레임 단위로 데이터기입시간(DWT)과 유지시간(HT)이 할당된 선택적 구동이 가능한다. 예를 들어, 제1프레임(Frame1)과 제3프레임(Frame3) 사이에 적어도 하나의 프레임 동안 유지시간(HT)이 할당될 수 있다.
도 45 및 도 46은 도 41의 스캔구동부에 포함되는 스테이지의 회로의 다양한 변형예를 나타낸 도면들이다.
도 45에 도시된 스테이지(STk)는, 제2커패시터(C2)가 제1제어노드(Q)와 제3제어노드(QB_F) 사이에 연결된 점에서 도 42에 도시된 스테이지와 차이가 있고, 그 외 구성 및 동작은 동일하다.
도 46에 도시된 스테이지(STk)는, 제1제어노드(Q)와 제3제어노드(QB_F) 사이에 제3커패시터(C3)가 추가된 점에서 도 42에 도시된 스테이지와 차이가 있고, 그 외 구성 및 동작은 동일하다.
도 47은 일 실시예에 따른 스캔구동부를 개략적으로 나타낸 도면이다. 도 48 내지 도 50은 도 47의 스캔구동부에 포함되는 스테이지의 회로의 다양한 변형예를 나타낸 도면들이다.
도 47에 도시된 스캔구동부(130)는 각 스테이지가 제1출력신호(Out1[k])와 별개의 캐리신호를 후단 스테이의 입력단자(IN)로 출력하는 캐리출력단자(COUT)를 포함하는 점에서, 도 41에 도시된 실시예와 차이가 있다.
도 48에 도시된 스테이지는, 제3제어노드(QB_F)에 캐리출력단자(COUT)가 연결되고, 제3제어노드(QB_F)의 전압레벨을 갖는 캐리신호(CR[k])가 캐리출력단자(COUT)로부터 출력되고, 입력단자(IN)에 전단 스테이지가 출력하는 이전 캐리신호(CR[k-1]이 인가는 점에서, 도 42에 도시된 스테이지와 차이가 있고, 그 외 구성 및 동작은 도 42에 도시된 스테이지의 회로의 구성 및 동작과 동일하다.
도 49에 도시된 스테이지는, 제2커패시터(C2)가 제1제어노드(Q)와 제3제어노드(QB_F) 사이에 연결된 점에서 도 48에 도시된 스테이지와 차이가 있고, 그 외 구성 및 동작은 동일하다.
도 50에 도시된 스테이지는, 제1제어노드(Q)와 제3제어노드(QB_F) 사이에 제3커패시터(C3)가 추가된 점에서 도 48에 도시된 스테이지와 차이가 있고, 그 외 구성 및 동작은 동일하다.
도 20 내지 도 50의 실시예들은 하나의 스캔구동부가 서로 다른 전압레벨의 복수의 출력신호(예를 들어, 스캔신호)들을 출력하고, 또한 동일 전압레벨의 복수의 출력신호들을 출력할 수 있다. 예를 들어 스캔구동부는 로우 전압을 온 전압으로 하는 제1출력신호와 하이 전압을 온 전압으로 하는 제2출력신호 및/또는 제3출력신호를 동시에 출력할 수 있다. 이에 따라 로우 전압의 스캔신호를 출력하는 스캔구동부와 하이 전압의 스캔신호를 출력하는 스캔구동부를 개별적으로 구비하는 표시장치에 비해 구동부의 사이즈를 줄일 수 있어 비표시영역을 최소화할 수 있다.
또한 도 20 내지 도 50의 실시예들은 화소의 데이터기입 시에 동작하지 않는 트랜지스터의 온오프를 제어하는 출력신호들을 표시되는 영상의 종류에 따라 선택적으로 화소부로 출력할 수 있다. 예를 들어, 이전 프레임의 데이터신호와 다른 데이터신호에 의해 영상을 표시하는 모드(동영상을 표시하는 데이터기입시간)에서 제2스캔제어신호(GC) 및 제3스캔제어신호(GI))는 화소부로 순차적으로 출력될 수 있다. 이전 프레임의 데이터신호를 유지하는 모드(정지영상을 표시하는 유지시간)에서 제2스캔제어신호(GC) 및 제3스캔제어신호(GI))는 화소부로 출력하지 않을 수 있다. 즉 출력신호를 표시 영상의 종류에 따라 선택적으로 화소부에 출력함으로써 저전력 구동이 가능하다. 여기서, 신호가 출력된다는 것은 온 전압(예를 들어, 하이 전압 또는 로우 전압)이 출력되는 것을 의미하고, 출력되지 않는다는 것은 오프 전압(예를 들어, 로우 전압 또는 하이 전압)이 출력되는 것을 의미할 수 있다.
전술된 실시예들의 출력제어부에서 하이 전압을 출력하는 트랜지스터는 풀업트랜지스터이고, 로우 전압을 출력하는 트랜지스터는 풀다운트랜지스터로 칭할 수 있다. 전술한 실시예들의 노드제어부에 포함된 트랜지스터들 각각은 노드의 전압레벨 상태를 제어하는 제어트랜지스터로 칭할 수 있다.
본 발명의 실시예들에 따른 표시장치는 스마트폰, 휴대폰, 스마트 워치, 내비게이션 장치, 게임기, TV, 차량용 헤드 유닛, 노트북 컴퓨터, 랩탑 컴퓨터, 태블릿(Tablet) 컴퓨터, PMP(Personal Media Player), PDA(Personal Digital Assistants) 등의 전자장치로 구현될 수 있다. 또한, 전자장치는 플렉서블 장치일 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 표시장치
110: 화소부
130: 스캔구동부
150: 데이터구동부
170: 제어부
ST: 스테이지

Claims (29)

  1. 복수의 스테이지들을 포함하는 스캔구동부에 있어서,
    상기 복수의 스테이지들 각각은,
    시작신호가 인가되는 입력단자, 제1클럭신호가 인가되는 제1클럭단자 및 제1제어노드에 연결된 제1노드제어부;
    상기 제1클럭단자, 제1전압레벨의 제1전압이 인가되는 제1전압입력단자, 제2전압레벨의 제2전압이 인가되는 제2전압입력단자 및 제2제어노드에 연결된 제2노드제어부;
    상기 제1전압입력단자 및 상기 제2클럭단자 사이에 연결되고, 상기 제1제어노드 및 상기 제2제어노드의 전압레벨에 따라 제3제어노드의 전압레벨을 제어하는 제3노드제어부; 및
    상기 제1전압입력단자와 제1출력단자 사이에 연결되고, 상기 제1전압레벨의 제1게이트제어신호를 상기 제1출력단자로 출력하는 제1풀업트랜지스터와, 제2전압입력단자와 상기 제1출력단자 사이에 연결되고, 상기 제2전압레벨의 제1게이트제어신호를 상기 제1출력단자로 출력하는 제1풀다운트랜지스터를 포함하는 제1출력제어부;를 포함하고,
    상기 제1풀다운트랜지스터가 제1게이트 및 제2게이트를 포함하고,
    상기 제1풀업트랜지스터의 게이트 및 제1풀다운트랜지스터의 제1게이트는 상기 제3제어노드 또는 상기 제3제어노드에 전기적으로 연결된 노드에 연결된, 스캔구동부.
  2. 제1항에 있어서,
    상기 제1풀다운트랜지스터의 제2게이트는 상기 제2전압레벨의 제3전압이 인가되는 제3전압입력단자에 연결되고,
    상기 제3전압은 상기 제2전압보다 낮은, 스캔구동부.
  3. 제2항에 있어서,
    상기 제3전압은 시간에 따라 가변하는 전압인, 스캔구동부.
  4. 제1항에 있어서, 제3노드제어부는,
    상기 제1전압입력단자와 상기 제3제어노드 사이에 연결되고, 상기 제2제어노드에 게이트가 연결된 제1제어트랜지스터; 및
    상기 제2클럭단자와 상기 제3제어노드 사이에 연결되고, 상기 제1제어노드에 게이트가 연결된 제2제어트랜지스터;를 포함하고,
    상기 제3제어노드에 연결된 제2출력단자로부터 상기 제3제어노드의 전압레벨에 대응하는 제2게이트제어신호가 출력되고,
    상기 제2게이트제어신호가 상기 제2전압레벨로 출력되는 타이밍이 상기 제1게이트제어신호가 상기 제1전압레벨로 출력되는 타이밍과 같은, 스캔구동부.
  5. 제1항에 있어서,
    상기 제1전압입력단자와 제2출력단자 사이에 연결되고, 상기 제2제어노드에 게이트가 연결되고, 상기 제1전압레벨의 제2게이트제어신호를 상기 제2출력단자로 출력하는 제2풀업트랜지스터와, 상기 제2클럭단자와 상기 제2출력단자 사이에 연결되고, 상기 제1제어노드에 게이트가 연결되고, 상기 제2전압레벨의 제2게이트제어신호를 상기 제2출력단자로 출력하는 제2풀다운트랜지스터를 포함하는 제2출력제어부;를 더 포함하고,
    상기 제2게이트제어신호가 상기 제2전압레벨로 출력되는 타이밍이 상기 제1게이트제어신호가 상기 제1전압레벨로 출력되는 타이밍과 같은, 스캔구동부.
  6. 제1항에 있어서,
    상기 제3제어노드에 연결된 캐리출력단자로부터 상기 제3제어노드의 전압레벨에 대응하는 캐리신호가 출력되고,
    상기 캐리신호가 상기 제2전압레벨로 출력되는 타이밍이 상기 제1게이트제어신호가 상기 제1전압레벨로 출력되는 타이밍과 같은, 스캔구동부.
  7. 제5항에 있어서,
    상기 제1출력단자로부터 출력되는 제1게이트제어신호가 캐리신호인, 스캔구동부.
  8. 제2항에 있어서,
    상기 제3노드제어부와 상기 제1출력제어부 사이에 연결된 제4노드제어부;를 더 포함하고,
    상기 제4노드제어부는,
    상기 제1전압입력단자와 제4제어노드 사이에 연결되고, 상기 제3제어노드에 게이트가 연결된 제3제어트랜지스터;
    상기 제2전압입력단자와 상기 제4제어노드 사이에 연결되고, 상기 제3제어노드에 제1게이트가 연결되고, 상기 제3전압입력단자에 제2게이트가 연결된 제4제어트랜지스터;
    상기 제1전압입력단자와 제5제어노드 사이에 연결되고, 상기 제4제어노드에 게이트가 연결된 제5제어트랜지스터; 및
    상기 제2전압입력단자와 상기 제5제어노드 사이에 연결되고, 상기 제4제어노드에 제1게이트가 연결되고, 상기 제2전압레벨의 제4전압이 인가되는 제4전압입력단자에 제2게이트가 연결된 제6제어트랜지스터;를 포함하고,
    상기 제1풀업트랜지스터의 게이트와 상기 제1풀다운트랜지스터의 제1게이트가 상기 제5제어노드에 연결되고,
    상기 제4전압이 상기 제2전압보다 낮은, 스캔구동부.
  9. 제8항에 있어서,
    상기 제3제어노드 또는 상기 제5제어노드에 연결된 제2출력단자로부터 상기 제3제어노드 또는 상기 제5제어노드의 전압레벨에 대응하는 제2게이트제어신호가 출력되고,
    상기 제2게이트제어신호가 상기 제2전압레벨로 출력되는 타이밍이 상기 제1게이트제어신호가 상기 제1전압레벨로 출력되는 타이밍과 같은, 스캔구동부.
  10. 복수의 스테이지들을 포함하는 스캔구동부에 있어서,
    상기 복수의 스테이지들 각각은,
    시작신호가 인가되는 입력단자, 제1클럭신호가 인가되는 제1클럭단자 및 제1제어노드에 연결된 제1노드제어부;
    상기 제1클럭단자, 제2클럭신호가 인가되는 제2클럭단자, 제1전압레벨의 제1전압이 인가되는 제1전압입력단자 제1전압입력단자, 제2전압레벨의 제2전압이 인가되는 제2전압입력단자 및 제2제어노드에 연결된 제2노드제어부;
    상기 제1전압입력단자와 제1출력단자 사이에 연결되고, 상기 제2제어노드에 게이트가 연결되고, 상기 제1전압레벨의 제1게이트제어신호를 상기 제1출력단자로 출력하는 제1풀업트랜지스터와, 상기 제2클럭단자와 상기 제1출력단자 사이에 연결되고, 상기 제1제어노드에 게이트가 연결되고, 상기 제2전압레벨의 제1게이트제어신호를 상기 제1출력단자로 출력하는 제1풀다운트랜지스터를 포함하는 제1출력제어부;
    상기 제1전압입력단자 및 제3클럭신호가 인가되는 제3클럭단자 사이에 연결되고, 상기 제1제어노드 및 상기 제2제어노드의 전압레벨에 따라 제3제어노드의 전압레벨을 제어하는 제3노드제어부; 및
    상기 제1전압입력단자와 제2출력단자 사이에 연결되고, 상기 제1전압레벨의 제2게이트제어신호를 상기 제2출력단자로 출력하는 제2풀업트랜지스터와, 제2전압입력단자와 상기 제2출력단자 사이에 연결되고, 상기 제2전압레벨의 제2게이트제어신호를 상기 제2출력단자로 출력하는 제2풀다운트랜지스터를 포함하는 제2출력제어부;를 포함하고,
    상기 제2풀다운트랜지스터가 제1게이트 및 제2게이트를 포함하고,
    상기 제2풀업트랜지스터의 게이트 및 제2풀다운트랜지스터의 제1게이트는 상기 제3제어노드에 연결된, 스캔구동부.
  11. 제10항에 있어서,
    상기 제2풀다운트랜지스터의 제2게이트는 상기 제2전압레벨의 제3전압이 인가되는 제3전압입력단자에 연결되고,
    상기 제3전압은 상기 제2전압보다 낮은, 스캔구동부.
  12. 제11항에 있어서,
    상기 제3전압은 시간에 따라 가변하는 전압인, 스캔구동부.
  13. 제10항에 있어서,
    각 스테이지가 출력하는 상기 제2게이트제어신호는 스테이지에 대응하는 화소행의 화소 및 후단 스테이지에 대응하는 화소행의 화소로 인가되는, 스캔구동부.
  14. 제10항에 있어서,
    상기 제1출력단자로부터 출력되는 제1게이트제어신호가 캐리신호인, 스캔구동부.
  15. 제10항에 있어서,
    상기 제3제어노드에 연결된 캐리출력단자로부터 상기 제3제어노드의 전압레벨에 대응하는 캐리신호가 출력되고,
    상기 캐리신호가 상기 제2전압레벨로 출력되는 타이밍이 상기 제1게이트제어신호가 상기 제2전압레벨로 출력되는 타이밍과 같은, 스캔구동부.
  16. 제10항에 있어서, 제3노드제어부는,
    상기 제1전압입력단자와 상기 제3제어노드 사이에 연결되고, 상기 제2제어노드에 게이트가 연결된 제1제어트랜지스터; 및
    상기 제3클럭단자와 상기 제3제어노드 사이에 연결되고, 상기 제1제어노드에 게이트가 연결된 제2제어트랜지스터;를 포함하는, 스캔구동부.
  17. 제11항에 있어서,
    상기 제1전압입력단자 및 제4클럭신호가 인가되는 제4클럭단자 사이에 연결되고, 상기 제1제어노드 및 상기 제2제어노드의 전압레벨에 따라 제4제어노드의 전압레벨을 제어하는 제4노드제어부; 및
    상기 제1전압입력단자와 제3출력단자 사이에 연결되고, 상기 제1전압레벨의 제3게이트제어신호를 상기 제3출력단자로 출력하는 제3풀업트랜지스터와, 제2전압입력단자와 상기 제3출력단자 사이에 연결되고, 상기 제2전압레벨의 제3게이트제어신호를 상기 제3출력단자로 출력하는 제3풀다운트랜지스터를 포함하는 제3출력제어부;를 더 포함하고,
    상기 제3풀다운트랜지스터가 제1게이트 및 제2게이트를 포함하고,
    상기 제3풀업트랜지스터의 게이트 및 제3풀다운트랜지스터의 제1게이트는 상기 제4제어노드에 연결되고,
    상기 제3풀다운트랜지스터의 제2게이트는 상기 제3전압입력단자에 연결된, 스캔구동부.
  18. 제17항에 있어서, 상기 제4노드제어부는,
    상기 제1전압입력단자와 제4제어노드 사이에 연결되고, 상기 제2제어노드에 게이트가 연결된 제3제어트랜지스터; 및
    상기 제4클럭단자와 상기 제4제어노드 사이에 연결되고, 상기 제1제어노드에 게이트가 연결된 제4제어트랜지스터;를 포함하고,
    상기 제2클럭신호는 상기 제1클럭신호의 위상이 쉬프트되어 인가되고,
    상기 제4클럭신호는 상기 제2클럭신호와 동일 위상으로 인가되는, 스캔구동부.
  19. 제10항에 있어서,
    상기 제2클럭신호는 상기 제1클럭신호의 위상이 쉬프트되어 인가되고,
    상기 제3클럭신호는 상기 제2클럭신호와 동일 위상으로 인가되는, 스캔구동부.
  20. 제10항에 있어서,
    표시 영상이 동영상이면, 상기 복수의 스테이지들은 상기 제1게이트신호 및 상기 제2게이트제어신호의 온 전압레벨을 차례로 출력하고,
    표시 영상이 정지영상이면, 상기 복수의 스테이지들은 상기 제1게이트신호의 온 전압레벨을 차례로 출력하고, 상기 제2게이트제어신호의 오프 전압레벨을 연속하여 출력하고,
    상기 표시 영상은 프레임 영상 또는 프레임 영상의 부분 영상인, 스캔구동부.
  21. 복수의 스테이지들을 포함하는 스캔구동부에 있어서,
    상기 복수의 스테이지들 각각은,
    시작신호가 인가되는 입력단자, 제1클럭신호가 인가되는 제1클럭단자 및 제1제어노드에 연결된 제1노드제어부;
    상기 제1클럭단자, 제2클럭신호가 인가되는 제2클럭단자, 제1전압레벨의 제1전압이 인가되는 제1전압입력단자, 제2전압레벨의 제2전압이 인가되는 제2전압입력단자 및 제2제어노드에 연결된 제2노드제어부;
    상기 제1전압입력단자 및 상기 제2클럭단자 사이에 연결되고, 상기 제1제어노드 및 상기 제2제어노드의 전압레벨에 따라 제3제어노드의 전압레벨을 제어하는 제3노드제어부;
    상기 제1전압입력단자와 제1출력단자 사이에 연결되고, 상기 제2제어노드에 게이트가 연결되고, 상기 제1전압레벨의 제1게이트제어신호를 상기 제1출력단자로 출력하는 제1풀업트랜지스터와, 상기 제2클럭단자와 상기 제1출력단자 사이에 연결되고, 상기 제1제어노드에 게이트가 연결되고, 상기 제2전압레벨의 제1게이트제어신호를 상기 제1출력단자로 출력하는 제1풀다운트랜지스터를 포함하는 제1출력제어부; 및
    상기 제1전압레벨의 제4전압이 인가되는 제4전압입력단자와 제2출력단자 사이에 연결되고, 상기 제1전압레벨의 제2게이트제어신호를 상기 제2출력단자로 출력하는 제2풀업트랜지스터와, 제2전압입력단자와 상기 제2출력단자 사이에 연결되고, 상기 제2전압레벨의 제2게이트제어신호를 상기 제2출력단자로 출력하는 제2풀다운트랜지스터를 포함하는 제2출력제어부;를 포함하고,
    상기 제2풀다운트랜지스터가 제1게이트 및 제2게이트를 포함하고,
    상기 제2풀업트랜지스터의 게이트 및 제2풀다운트랜지스터의 제1게이트는 상기 제3제어노드에 연결된, 스캔구동부.
  22. 제21항에 있어서,
    상기 제2풀다운트랜지스터의 제2게이트는 상기 제2전압레벨의 제3전압이 인가되는 제3전압입력단자에 연결되고,
    상기 제3전압은 상기 제2전압보다 낮은, 스캔구동부.
  23. 제22항에 있어서,
    상기 제3전압은 시간에 따라 가변하는 전압인, 스캔구동부.
  24. 제21항에 있어서,
    각 스테이지가 출력하는 상기 제2게이트제어신호는 스테이지에 대응하는 화소행의 화소 및 후단 스테이지에 대응하는 화소행의 화소로 인가되는, 스캔구동부.
  25. 제21항에 있어서,
    상기 제1출력단자로부터 출력되는 제1게이트제어신호가 캐리신호인, 스캔구동부.
  26. 제21항에 있어서,
    상기 제3제어노드에 연결된 캐리출력단자로부터 상기 제3제어노드의 전압레벨에 대응하는 캐리신호가 출력되고,
    상기 캐리신호가 상기 제2전압레벨로 출력되는 타이밍이 상기 제1게이트제어신호가 상기 제1전압레벨로 출력되는 타이밍과 같은, 스캔구동부.
  27. 제21항에 있어서, 제3노드제어부는,
    상기 제1전압입력단자와 상기 제3제어노드 사이에 연결되고, 상기 제2제어노드에 게이트가 연결된 제1제어트랜지스터; 및
    상기 제2클럭단자와 상기 제3제어노드 사이에 연결되고, 상기 제1제어노드에 게이트가 연결된 제2제어트랜지스터;를 포함하는, 스캔구동부.
  28. 제22항에 있어서,
    상기 제1전압레벨의 제5전압이 인가되는 제5전압입력단자와 제3출력단자 사이에 연결되고, 상기 제1전압레벨의 제3게이트제어신호를 상기 제3출력단자로 출력하는 제3풀업트랜지스터와, 제2전압입력단자와 상기 제3출력단자 사이에 연결되고, 상기 제2전압레벨의 제3게이트제어신호를 상기 제3출력단자로 출력하는 제3풀다운트랜지스터를 포함하는 제3출력제어부;를 더 포함하고,
    상기 제3풀다운트랜지스터가 제1게이트 및 제2게이트를 포함하고,
    상기 제3풀업트랜지스터의 게이트 및 제3풀다운트랜지스터의 제1게이트는 상기 제3제어노드에 연결되고,
    상기 제3풀다운트랜지스터의 제2게이트는 상기 제3전압입력단자에 연결된, 스캔구동부.
  29. 제21항에 있어서,
    표시 영상이 동영상이면, 상기 복수의 스테이지들은 상기 제1게이트신호 및 상기 제2게이트제어신호의 온 전압레벨을 차례로 출력하고,
    표시 영상이 정지영상이면, 상기 복수의 스테이지들은 상기 제1게이트신호의 온 전압레벨을 차례로 출력하고, 상기 제2게이트제어신호의 오프 전압레벨을 연속하여 출력하고,
    상기 표시 영상은 프레임 영상 또는 프레임 영상의 부분 영상인, 스캔구동부.
KR1020220054437A 2022-05-02 2022-05-02 스캔구동부 KR20230155064A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220054437A KR20230155064A (ko) 2022-05-02 2022-05-02 스캔구동부
CN202310172967.7A CN116994528A (zh) 2022-05-02 2023-02-27 扫描驱动器
US18/137,348 US11922886B2 (en) 2022-05-02 2023-04-20 Scan driver
US18/425,064 US20240194148A1 (en) 2022-05-02 2024-01-29 Scan driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220054437A KR20230155064A (ko) 2022-05-02 2022-05-02 스캔구동부

Publications (1)

Publication Number Publication Date
KR20230155064A true KR20230155064A (ko) 2023-11-10

Family

ID=88512512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220054437A KR20230155064A (ko) 2022-05-02 2022-05-02 스캔구동부

Country Status (3)

Country Link
US (2) US11922886B2 (ko)
KR (1) KR20230155064A (ko)
CN (1) CN116994528A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014068B2 (en) * 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20240026357A (ko) * 2022-08-18 2024-02-28 삼성디스플레이 주식회사 화소들을 구동하는 스캔 드라이버, 그것을 포함하는 표시 장치, 및 화소들을 구동하는 방법
CN118658401A (zh) * 2024-08-21 2024-09-17 武汉华星光电半导体显示技术有限公司 显示驱动电路及显示面板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101962432B1 (ko) 2012-09-20 2019-03-27 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR102174323B1 (ko) 2014-05-27 2020-11-05 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
KR102277118B1 (ko) 2014-12-30 2021-07-14 엘지디스플레이 주식회사 액정표시장치의 게이트 구동방법
KR102457156B1 (ko) 2015-09-09 2022-10-24 삼성디스플레이 주식회사 게이트 구동회로를 포함하는 표시 장치 및 그것의 구동 방법
KR102481068B1 (ko) 2016-01-04 2022-12-27 삼성디스플레이 주식회사 표시장치
KR102463953B1 (ko) 2016-05-25 2022-11-08 삼성디스플레이 주식회사 발광 제어 구동부 및 이를 포함하는 표시 장치
KR102593458B1 (ko) 2016-12-20 2023-10-25 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
KR102631976B1 (ko) 2017-12-18 2024-01-31 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 표시장치
KR102693252B1 (ko) 2018-11-23 2024-08-12 삼성디스플레이 주식회사 주사 구동부
US11551611B2 (en) 2018-12-18 2023-01-10 Samsung Display Co., Ltd. Pixel circuit and organic light emitting display device including i he same
CN109872673B (zh) 2019-04-09 2022-05-20 京东方科技集团股份有限公司 栅极驱动单元、栅极驱动方法、栅极驱动电路和显示装置
KR102676647B1 (ko) 2019-08-22 2024-06-21 삼성디스플레이 주식회사 스테이지 및 이를 포함하는 주사 구동부
CN110459191B (zh) * 2019-08-26 2021-11-16 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路和显示装置
KR20210028774A (ko) 2019-09-04 2021-03-15 삼성디스플레이 주식회사 스캔 드라이버 및 표시 장치
EP4036900A4 (en) * 2019-09-25 2022-09-07 BOE Technology Group Co., Ltd. SHIFT REGISTER UNIT, DRIVE METHOD, GATE DRIVE CIRCUIT AND DISPLAY DEVICE

Also Published As

Publication number Publication date
US11922886B2 (en) 2024-03-05
CN116994528A (zh) 2023-11-03
US20230351972A1 (en) 2023-11-02
US20240194148A1 (en) 2024-06-13

Similar Documents

Publication Publication Date Title
US10950321B2 (en) Shift register, gate driving circuit, display panel and display device
CN109427285B (zh) 选通驱动电路和使用该选通驱动电路的电致发光显示器
US9886891B2 (en) Sensing driving circuit and display device including the same
CN106991945B (zh) 扫描驱动器、显示装置以及驱动显示装置的方法
KR20230155064A (ko) 스캔구동부
US11195473B2 (en) Display device using inverted signal and driving method thereof
KR20210106052A (ko) 표시 장치
CN109817154B (zh) 选通驱动器和包括该选通驱动器的电致发光显示装置
KR20210093422A (ko) 클럭 생성기 및 이를 포함하는 표시 장치
JP7092279B2 (ja) アレイ基板行駆動回路
US11798482B2 (en) Gate driver and organic light emitting display device including the same
WO2021081990A1 (zh) 显示基板、显示装置和显示驱动方法
CN113066422A (zh) 扫描与发光驱动电路、扫描与发光驱动系统、显示面板
CN113129838A (zh) 栅极驱动电路以及使用该栅极驱动电路的显示器件
KR20230051390A (ko) 표시장치
US20240185798A1 (en) Scan Signal Generation Circuit and Display Device Including the Same
KR20240106446A (ko) 게이트 구동부 및 이를 포함한 표시장치
KR20190031026A (ko) 시프트레지스터 및 이를 포함하는 표시장치
KR102645799B1 (ko) 시프트 레지스터와 이를 이용한 표시장치
KR102029749B1 (ko) 게이트 구동부 및 이를 포함하는 평판표시장치
US12100355B2 (en) Gate driver and display apparatus including same
US11972736B2 (en) Scan driver
CN113066445B (zh) 移位寄存器电路和包括该移位寄存器电路的发光显示装置
CN220474319U (zh) 显示装置
KR20230146171A (ko) 게이트구동부