CN107403604B - 显示装置 - Google Patents

Abstract

一种显示装置，具有：基板，该基板具有第一像素区域以及小于第一像素区域的第二像素区域。第一像素区域中的第一像素与第一扫描线连接。第二像素区域中的第二像素与第二扫描线连接。第一扫描驱动器将第一扫描信号提供至第一扫描线，并且第二扫描驱动器将第二扫描信号提供至第二扫描线。第一信号线将第一驱动信号提供至第一扫描驱动器和第二扫描驱动器。第一信号线包括：第一子信号线，该第一子信号线将第一驱动信号提供至第一扫描驱动器；第二子信号线，该第二子信号线将第一驱动信号提供至第二扫描驱动器；以及第一负载匹配电阻器，该第一负载匹配电阻器连接在第一子信号线与第二子信号线之间。

Description

显示装置

相关申请的引证

于2016年5月19日提交的且题为“显示装置”的韩国专利申请第10-2016-0061626号，其全部内容通过引证结合于此。

技术领域

本文中所描述的一个或多个实施方式涉及一种显示装置。

背景技术

有机发光显示装置包括多个像素，多个像素中的每一个像素包括有机发光二极管。每个二极管具有在两个电极之间的有机发光层。从一个电极注入的电子以及从另一个电极注入的空穴在有机发光层中结合以形成激子。当激子变为稳定状态时，光从二极管发出。

有机发光二极管由连接至驱动线的晶体管控制。驱动线根据驱动线的位置可具有不同负载。不同负载可引起像素的亮度偏差。

发明内容

根据一个或多个实施方式，一种显示装置包括：基板，该基板包括第一像素区域和第二像素区域，第二像素区域小于第一像素区域；第一像素，该第一像素在第一像素区域中并且与第一扫描线连接；第二像素，该第二像素在第二像素区域中并且与第二扫描线连接；第一扫描驱动器，该第一扫描驱动器将第一扫描信号提供至第一扫描线；第二扫描驱动器，该第二扫描驱动器将第二扫描信号提供至第二扫描线；以及第一信号线，该第一信号线将第一驱动信号提供至第一扫描驱动器和第二扫描驱动器，其中，第一信号线包括：第一子信号线，该第一子信号线将第一驱动信号提供至第一扫描驱动器；第二子信号线，该第二子信号线将第一驱动信号提供至第二扫描驱动器；以及第一负载匹配电阻器，该第一负载匹配电阻器连接在第一子信号线与第二子信号线之间。

第一子信号线可接收第一驱动信号，并且可通过第一负载匹配电阻器将第一驱动信号传输至第二子信号线。第二像素的数量可小于第一像素的数量。第二扫描线可比第一扫描线短。第一驱动信号可以是时钟信号。基板可进一步包括：第三像素区域，该第三像素区域小于第一像素区域。

显示装置可包括：第三像素，该第三像素在第三像素区域中并且与第三扫描线连接；第三扫描驱动器，该第三扫描驱动器将第三扫描信号提供至第三扫描线；以及第二信号线，该第二信号线将第二驱动信号提供至第三扫描驱动器。第二像素区域和第三像素区域可在第一像素区域的一侧处并且彼此隔开。

显示装置可包括：第四扫描驱动器，该第四扫描驱动器将第一扫描信号提供至第一扫描线。第一扫描驱动器可连接至第一扫描线的第一端，并且第四扫描驱动器可连接至第一扫描线的第二端。第一扫描驱动器和第四扫描驱动器可将第一扫描信号同时提供至相同的第一扫描线。

第二信号线可包括：第三子信号线，该第三子信号线将第二驱动信号提供至第四扫描驱动器；第四子信号线，该第四子信号线将第二驱动信号提供至第二扫描驱动器；以及第二负载匹配电阻器，该第二负载匹配电阻器连接在第三子信号线与第四子信号线之间。第三子信号线可接收第二驱动信号，并且可通过第二负载匹配电阻器将第二驱动信号传输至第四子信号线。第三像素的数量可小于第一像素的数量。第三扫描线可比第一扫描线短。第二驱动信号可以是时钟信号。

显示装置可包括：第一发射驱动器，该第一发射驱动器通过第一发射控制线将第一发射控制信号提供至第一像素；第二发射驱动器，该第二发射驱动器通过第二发射控制线将第二发射控制信号提供至第二像素；以及第三信号线，该第三信号线将第三驱动信号提供至第一发射驱动器和第二发射驱动器。

第三信号线可包括：第五子信号线，该第五子信号线将第三驱动信号提供至第一发射驱动器；第六子信号线，该第六子信号线将第三驱动信号提供至第二发射驱动器；以及第三负载匹配电阻器，该第三负载匹配电阻器连接在第五子信号线与第六子信号线之间。

第五子信号线可接收第三驱动信号，并且通过第三负载匹配电阻器将第三驱动信号传输至第六子信号线。第二发射控制线可比第一发射控制线短。第三驱动信号可包括时钟信号。

根据一个或多个其他实施方式，一种显示装置包括：基板，该基板包括第一像素区域和第二像素区域，第二像素区域小于第一像素区域；第一像素，该第一像素在第一像素区域中并且与第一扫描线连接；第二像素，该第二像素在第二像素区域中并且与第二扫描线连接；第一扫描驱动器，该第一扫描驱动器将第一扫描信号提供至第一扫描线；第二扫描驱动器，该第二扫描驱动器将第二扫描信号提供至第二扫描线；以及第一负载匹配电阻器，该第一负载匹配电阻器连接在第二扫描驱动器与第二扫描线之间。

第二像素的数量可小于第一像素的数量。第二扫描线可比第一扫描线短。基板可进一步包括：第三像素区域，该第三像素区域小于第一像素区域。显示装置可包括：第三像素，该第三像素在第三像素区域中并且与第三扫描线连接；以及第三扫描驱动器，该第三扫描驱动器将第三扫描信号提供至第三扫描线。第二像素区域和第三像素区域可在第一像素区域的一侧处并且彼此隔开。

显示装置可包括：第四扫描驱动器，该第四扫描驱动器将第一扫描信号提供至第一扫描线。第一扫描驱动器可连接至第一扫描线的第一端，并且第四扫描驱动器可连接至第一扫描线的第二端。第一扫描驱动器和第四扫描驱动器可将第一扫描信号同时提供至相同的第一扫描线。显示装置可包括第二负载匹配电阻器，该第二负载匹配电阻器连接在第三扫描驱动器与第三扫描线之间。第三像素的数量可小于第一像素的数量。第三扫描线可比第一扫描线短。

显示装置可包括：第一发射驱动器，该第一发射驱动器通过第一发射控制线将第一发射控制信号提供至第一像素；以及第二发射驱动器，该第二发射驱动器通过第二发射控制线将第二发射控制信号提供至第二像素。显示装置可包括第三负载匹配电阻器，该第三负载匹配电阻器在第二发射驱动器与第二发射控制线之间。第二发射控制线可比第一发射控制线短。

附图说明

通过参考附图详细描述示例性实施方式，特征对于本领域技术人员而言将变得显而易见，在附图中：

图1A至图1E示出像素区域的各种实施方式；

图2示出显示装置的一个实施方式；

图3示出负载匹配电阻器的一个实施方式；

图4示出第一信号线的一个实施方式；

图5示出第一信号线和第二扫描驱动器的一个实施方式；

图6示出负载匹配电阻器的一个实施方式；

图7示出扫描级电路的一个实施方式；

图8示出用于驱动扫描级电路的方法的一个实施方式；

图9示出第一像素的一个实施方式；

图10示出显示装置的另一个实施方式；

图11示出负载匹配电阻器的一个实施方式；

图12示出负载匹配电阻器的另一个实施方式；

图13示出显示装置的另一个实施方式；

图14示出负载匹配电阻器的另一个实施方式；

图15示出信号线和发射驱动器的一个实施方式；

图16示出负载匹配电阻器的另一个实施方式；

图17示出发射级电路的一个实施方式；

图18示出用于驱动发射级电路的方法的一个实施方式；以及

图19示出像素的另一个实施方式。

具体实施方式

现在将参考附图描述示例性实施方式；然而，它们可体现为不同形式并且不应解释为限于本文所阐述的实施方式。而是，提供这些实施方式使得本公开将详尽并完整，并且将向本领域技术人员全面传达示例性实现方式。实施方式(或其部分)可结合以形成另外的实施方式。

在附图中，为了说明的清晰可夸大层和区域的尺寸。还应理解的是，当层或元件被称为在另一个层或基板上时，该层或元件可直接在另一层或基板上，或者也可存在中间层。此外，将理解的是，当层被称为在另一层下面时，其可直接在另一层下面，并且也可存在一个或多个中间层。另外，还将理解的是，当层被称为在两个层之间时，该层可以是两个层之间的唯一的层，或者还可存在一个或多个中间层。相同的参考标号始终指代相同的元件。

当元件被称为“连接至”或“耦接至”另一元件时，其可直接连接至或耦接至另一元件，或者间接连接至或耦接至另一元件，使得在其间插入有一个或多个中间元件。此外，当元件被称为“包括”部件时，这表明该元件可进一步包括另一部件，而不是排除另一部件，除非存在不同的公开。

图1A至图1E示出像素区域的各种实施方式。参考图1A，基板100可包括像素区域以及邻近区域NA1、NA2和NA3。多个像素PXL1、PXL2和PXL3在像素区域中。因此，像素区域可显示预定图像。(像素区域可以是显示区域)。

用于驱动像素PXL1、PXL2、PXL3的构成元件(例如，驱动器和线)可在邻近区域NA1、NA2和NA3中。像素PXL1、PXL2和PXL3可不存在于邻近区域NA1、NA2和NA3中。(邻近区域NA1、NA2和NA3可称为非显示区域)。例如，邻近区域NA1、NA2和NA3可存在于像素区域的外侧处，并且可围绕像素区域的至少一部分。

像素区域可包括第一像素区域AA1以及在第一像素区域AA1的一侧处的第二像素区域AA2和第三像素区域AA3。第二像素区域AA2和第三像素区域AA3可彼此隔开。第一像素区域AA1的面积可大于第二像素区域AA2和第三像素区域AA3的面积。例如，第一像素区域AA1的宽度W1可大于其他像素区域AA2和AA3的宽度W2和W3。第一像素区域AA1的长度L1可大于其他像素区域AA2和AA3的长度L2和L3。

第二像素区域AA2和第三像素区域AA3可具有小于第一像素区域AA1的面积，并且可具有相同面积或不同的面积。例如，第二像素区域AA2的宽度W2可与第三像素区域AA3的宽度W3相同或不同。第二像素区域AA2的长度L2可与第三像素区域AA3的长度L3相同或不同。

邻近区域NA1、NA2和NA3可包括第一邻近区域NA1、第二邻近区域NA2以及第三邻近区域NA3。第一邻近区域NA1在第一像素区域AA1周围并且可围绕第一像素区域AA1的至少一部分。第一邻近区域NA1的宽度可大致相同。在另一个实施方式中，例如，第一邻近区域NA1的宽度可根据位置而不同。

第二邻近区域NA2在第二像素区域AA2周围并且可围绕第二像素区域AA2的至少一部分。第二邻近区域NA2的宽度可大致相同。在另一个实施方式中，例如，第二邻近区域NA2的宽度可根据位置而不同。

第三邻近区域NA3在第三像素区域AA3周围并且可围绕第三像素区域AA3的至少一部分。第三邻近区域NA3的宽度可大致相同。在另一个实施方式中，例如，第三邻近区域NA3的宽度可根据位置而不同。

例如，第二邻近区域NA2和第三邻近区域NA3可根据基板100的形式而连接至彼此或不连接至彼此。

邻近区域NA1、NA2和NA3的宽度可大致相同。在另一个实施方式中，例如，邻近区域NA1、NA2和NA3的宽度可根据位置而不同。

像素PXL1、PXL2和PXL3可包括第一像素PXL1、第二像素PXL2和第三像素PXL3。例如，第一像素PXL1可在第一像素区域AA1中，第二像素PXL2可在第二像素区域AA2中，并且第三像素PXL3可在第三像素区域AA3中。像素PXL1、PXL2和PXL3可根据邻近区域NA1、NA2和NA3中的驱动器的控制而发出具有预定亮度的光。像素PXL1、PXL2和PXL3可包括发光装置(例如，有机发光二极管)。

基板100可具有包括像素区域AA1、AA2和AA3以及邻近区域NA1、NA2和NA3的各种形式。例如，基板100可包括具有板形状的基底基板101。第一辅助板102和第二辅助板103可在一个方向上从基底基板101的一端突出。第一辅助板102和第二辅助板103可与基底基板101一体形成。凹部104可存在于第一辅助板102与第二辅助板103之间。凹部104可以是通过去除基板100的一部分而获得的区域。因此，第一辅助板102可与第二辅助板103隔开。

第一辅助板102和第二辅助板103可具有比基底基板101小的面积，并且可具有相同面积或不同的面积。第一辅助板102和第二辅助板103可具有包括像素区域AA2和AA3以及邻近区域NA2和NA3的各种形状。在这种情况下，第一像素区域AA1和第一邻近区域NA1可在基底基板101中。第二像素区域AA2和第二邻近区域NA2可在第一辅助板102中。第三像素区域AA3和第三邻近区域NA3可在第二辅助板103中。

参考图1A，第二邻近区域NA2和第三邻近区域NA3可在凹部104与第一像素区域AA1之间彼此连接。

参考图1B，例如，第二邻近区域NA2和第三邻近区域NA3可根据凹部104和第一像素区域AA1的形式而不彼此连接。

在另一个示例性实施方式中，可包括不同数量的辅助板102和103。例如，可形成三个以上的辅助板，或者可省略第一辅助板102和第二辅助板103中的一个。当省略第二辅助板103时，第三像素区域AA3也可省略。可对第一辅助板102的位置进行各种改变。此外，可省略第三像素区域AA3，并且用于驱动第三像素PXL3的驱动器和线也可省略。

基板100可由诸如玻璃或树脂的绝缘材料形成。此外，基板100可由具有柔性的材料形成以便可弯曲或可折叠，并且可具有单层结构或多层结构。例如，基板100可包括如下中的至少一个：聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素以及乙酸丙酸纤维素。在另一个实施方式中，基板100的材料可不同，例如由玻璃纤维增强塑料(FRP)形成。

第一像素区域AA1可具有各种形状，例如多边形或圆形。此外，第一像素区域AA1的至少一部分可具有弯曲形式。例如，第一像素区域AA1可具有如图1A和图1B中的四边形形状。参考图1C，第一像素区域AA1的角部可倾斜。在一个实施方式中，第一像素区域AA1的角部可弯曲。在这种情况下，第一像素区域AA1的长度L1和/或宽度W1可基于位置而改变。位于一条线(行和列)上的第一像素PXL1的数量可基于第一像素区域AA1的形状而不同。

基底基板101还可具有各种形状，例如多边形或圆形。此外，基底基板101的至少一部分可弯曲。例如，基底基板101可具有如图1A和图1B中的四边形形状。参考图1C，基底基板101的角部可倾斜或弯曲。基底基板101可具有与第一像素区域AA1相同或相似的形式或与第一像素区域AA1不同的形式。

第二像素区域AA2和第三像素区域AA3中的每一个可具有各种形状，例如多边形或圆形。此外，第二像素区域AA2和第三像素区域AA3中的每一个的至少一部分可弯曲。例如，第二像素区域AA2和第三像素区域AA3可具有如图1A和图1B中的四边形形状。参考图1C和图1D，第二像素区域AA2和第三像素区域AA3中的每一个的外角部和内角部可以是倾斜或弯曲形式。

参考图1E，第二像素区域AA2和第三像素区域AA3中的每一个的角部可为阶梯式。在这种情况下，第二像素区域AA2的长度L2和/或宽度W2可基于位置而不同。此外，第三像素区域AA3的长度L3和/或宽度W3可基于位置而不同。

一条线(行和列)上的第二像素PXL2的数量和第三像素PXL3的数量可基于第二像素区域AA2和第三像素区域AA3的位置和形状而不同。例如，在图1A和图1B的情况下，位于一条线(行和列)上的第二像素PXL2的数量和第三像素PXL3的数量可统一设置。然而，在图1C至图1E的情况下，位于一条线(行和列)上的第二像素PXL2的数量和第三像素PXL3的数量可基于其位置而不同。

第一辅助板102和第二辅助板103可具有各种形状，例如多边形或圆形。第一辅助板102和第二辅助板103中的每一个的至少一部分也可具有弯曲形状。例如，第一辅助板102和第二辅助板103可具有如图1A和图1B中的四边形形状。参考图1C和图1D，第一辅助板102和第二辅助板103中的每一个的外角部和内角部可倾斜。在这种情况下，第一辅助板102和第二辅助板103中的每一个的角部可弯曲。

参考图1E，第一辅助板102和第二辅助板103中的每一个的角部可为阶梯式。

第一辅助板102和第二辅助板103中的每一个可具有与第二像素区域AA2和第三像素区域AA3相同或相似的形式，或与第二像素区域AA2和第三像素区域AA3不同的形式。

凹部104可具有各种形状，例如多边形或圆形。凹部104的至少一部分可弯曲。

图2示出包括与图1A相关的像素区域AA1、AA2和AA3的显示装置10的一个实施方式。在另一个实施方式中，显示装置10可包括与图1B至图1E中的任一个相关的像素区域AA1、AA2和AA3。

参考图2，显示装置10可包括基板100、第一像素PXL1、第二像素PXL2、第三像素PXL3、第一扫描驱动器210、第二扫描驱动器220以及第三扫描驱动器230。第一像素PXL1可在第一像素区域AA1中，并且可与第一扫描线S1和第一数据线D1连接。

第一扫描驱动器210可通过第一扫描线S1将第一扫描信号提供至第一像素PXL1。例如，第一扫描驱动器210可将第一扫描信号顺序地提供至第一扫描线S1。

第一扫描驱动器210可在第一邻近区域NA1中。例如，第一扫描驱动器210可在与第一像素区域AA1的一侧(例如，基于图2的左侧)相邻的第一邻近区域NA1中，或者可在与第一像素区域AA1的另一侧(例如，基于图2的右侧)相邻的第一邻近区域NA1中。第二像素PXL2可在第二像素区域AA2中，并且可与第二扫描线S2和第二数据线D2连接。

第二扫描驱动器220可通过第二扫描线S2将第二扫描信号提供至第二像素PXL2。例如，第二扫描驱动器220可将第二扫描信号顺序地提供至第二扫描线S2。

第二扫描驱动器220可在第二邻近区域NA2中。例如，第二扫描驱动器220可在与第二像素区域AA2的一侧(例如，基于图2的左侧)相邻的第二邻近区域NA2中，或者可在与第二像素区域AA2的另一侧(例如，基于图2的右侧)相邻的第二邻近区域NA2中。

第二像素区域AA2可具有比第一像素区域AA1的面积小的面积，使得第二像素PXL2的数量可小于第一像素PXL1的数量，并且第二扫描线S2的长度可小于第一扫描线S1的长度。此外，连接至一条第二扫描线S2的第二像素PXL2的数量可小于连接至一条第一扫描线S1的第一像素PXL1的数量。

第三像素PXL3可在第三像素区域AA3中，并且第三像素PXL3中的每一个可与第三扫描线S3和第三数据线D3连接。

第三扫描驱动器230可通过第三扫描线S3将第三扫描信号提供至第三像素PXL3。例如，第三扫描驱动器230可将第三扫描信号顺序地提供至第三扫描线S3。

第三扫描驱动器230可在第三邻近区域NA3中。例如，第三扫描驱动器230可在与第三像素区域AA3的一侧(例如，基于图2的左侧)相邻的第三邻近区域NA3中，或者可在与第三像素区域AA3的另一侧(例如，基于图2的右侧)相邻的第三邻近区域NA3中。

第三像素区域AA3可具有比第一像素区域AA1的面积小的面积，使得第三像素PXL3的数量可小于第一像素PXL1的数量，并且第三扫描线S3的长度可小于第一扫描线S1的长度。此外，连接至一条第三扫描线S3的第三像素PXL3的数量可小于连接至一条第一扫描线S1的第一像素PXL1的数量。

扫描信号可设置有栅极导通电压(例如，具有低电平的电压)以导通像素PXL1、PXL2和PXL3中的晶体管。

第一扫描驱动器210和第二扫描驱动器220可基于第一驱动信号来操作。为此，第一信号线250可将第一驱动信号提供至第一扫描驱动器210和第二扫描驱动器220。在这种情况下，第一信号线250可在邻近区域NA1和NA2中。

第三扫描驱动器230可基于第二驱动信号来操作。为此，第二信号线260可将第二驱动信号提供至第三扫描驱动器230。在这种情况下，第二信号线260可在邻近区域NA1和NA3中。

第一信号线250和第二信号线260可分别从分离的构成元件(例如，定时控制器)接收第一驱动信号和第二驱动信号。第一信号线250和第二信号线260可在第一像素区域AA1的下侧处朝向第一邻近区域NA1延长。在一个实施方式中，可包括多条第一信号线250和多条第二信号线260，并且第一驱动信号和第二驱动信号可以是时钟信号。

数据驱动器400可通过数据线D1、D2和D3将数据信号提供至像素PXL1、PXL2和PXL3。第二数据线D2可与第一数据线D1中的一些连接。第三数据线D3可与其他的第一数据线D1连接。例如，第二数据线D2可从第一数据线D1中的一些延伸，并且第三数据线D3可从其他的第一数据线D1延伸。

数据驱动器400可在第一邻近区域NA1中，并且例如，可在不与第一扫描驱动器210重叠的位置(例如，基于图2的第一像素区域AA1的下侧)处。数据驱动器400可通过各种方法安装，例如，玻璃覆晶、塑料上芯片、带载封装或膜上芯片。例如，数据驱动器400可直接安放在基板100上，或者可通过分离的构成元件(例如，柔性印刷电路板)与基板100连接。

图3示出安装在信号线处的负载匹配电阻器的一个实施方式。参考图3，显示装置10可包括多条第一信号线250a和250b以及多条第二信号线260a和260b，以用于将驱动信号CLK1和CLK2提供至扫描驱动器210、220和230。

驱动信号CLK1和CLK2可包括第一时钟信号CLK1和第二时钟信号CLK2。例如，第一时钟信号CLK1和第二时钟信号CLK2可具有不同相位。

第一信号线250a和250b可将时钟信号CLK1和CLK2提供至第一扫描驱动器210和第二扫描驱动器220。例如，第一条第一信号线250a可将第一时钟信号CLK1提供至第一扫描驱动器210和第二扫描驱动器220，并且第二条第一信号线250b可将第二时钟信号CLK2提供至第一扫描驱动器210和第二扫描驱动器220。

第二信号线260a和260b可将时钟信号CLK1和CLK2提供至第三扫描驱动器230。例如，第一条第二信号线260a可将第一时钟信号CLK1提供至第三扫描驱动器230，并且第二条第二信号线260b可将第二时钟信号CLK2提供至第三扫描驱动器230。

第一扫描驱动器210可连接至第一扫描线S11至S1k的第一端，并且可将第一扫描信号提供至第一扫描线S11至S1k。第一扫描驱动器210可包括多个扫描级电路SST11至SST1k。第一扫描驱动器210的扫描级电路SST11至SST1k可分别连接至第一扫描线S11至S1k的一端，并且可将第一扫描信号分别提供至第一扫描线S11至S1k。在这种情况下，例如，扫描级电路SST11至SST1k可基于从外部源接收的时钟信号CLK1和CLK2来操作。扫描级电路SST11至SST1k可以是相同的电路。

扫描级电路SST11至SST1k可接收启动脉冲或先前扫描级电路的输出信号(即，扫描信号)。例如，第一扫描级电路SST11可接收启动脉冲，并且剩余的扫描级电路SST12至SST1k可接收先前级电路的输出信号。

如图3所示，第一扫描驱动器210的第一扫描级电路SST11可使用从第二扫描驱动器220的最后一个扫描级电路SST2j输出的信号作为启动脉冲。在另一个示例性实施方式中，第一扫描驱动器210的第一扫描级电路SST11可不从第二扫描驱动器220的最后一个扫描级电路SST2j接收信号，并且可单独接收启动脉冲。

扫描级电路SST11至SST1k中的每一个可接收第一驱动电源VDD1和第二驱动电源VSS1。第一驱动电源VDD1可设置有栅极截止电压，例如具有高电平的电压。此外，第二驱动电源VSS1可设置有栅极导通电压，例如具有低电平的电压。

第一像素区域AA1中的第一像素PXL1可通过第一数据线D11至Do从数据驱动器400接收数据信号。第一像素PXL1可接收第一像素电源ELVDD和第二像素电源ELVSS。当第一扫描信号提供至第一扫描线S11至S1k时，第一像素PXL1可从第一数据线D11至Do接收数据信号。接收数据信号的第一像素PXL1可控制从第一像素电源ELVDD通过有机发光二极管流至第二像素电源ELVSS的电流的量。例如，一条线(行或列)上的第一像素PXL1的数量可基于第一像素PXL1的位置而不同。

参考图3，第二扫描驱动器220可连接至第二扫描线S21至S2j的第一端。第二扫描驱动器220可包括多个扫描级电路SST21至SST2j。第二扫描驱动器220的扫描级电路SST21至SST2j可分别连接至第二扫描线S21至S2j的第一端，并且可将第二扫描信号分别提供至第二扫描线S21至S2j。

例如，扫描级电路SST21至SST2j可基于从外部源提供的时钟信号CLK1和CLK2来操作。扫描级电路SST21至SST2j可以是相同的电路。

扫描级电路SST21至SST2j可接收启动脉冲SSP1或先前扫描级电路的输出信号(即，扫描信号)。例如，第一扫描级电路SST21可接收启动脉冲SSP1，并且剩余的扫描级电路SST22至SST2j可接收先前级电路的输出信号。第二扫描驱动器220的最后一个扫描级电路SST2j可将输出信号提供至第一扫描驱动器210的第一扫描级电路SST11。

扫描级电路SST21至SST2j中的每一个可接收第一驱动电源VDD1和第二驱动电源VSS1。第一驱动电源VDD1可与栅极截止电压(例如，高电平电压)相对应。第二驱动电源VSS1可与栅极导通电压(例如，低电平电压)相对应。

第二像素区域AA2中的第二像素PXL2可通过第二数据线D21至D2p从数据驱动器400接收数据信号。例如，第二数据线D21至D2p可与第一数据线D11至Dm-1中的一些连接。第二像素PXL2可接收第一像素电源ELVDD和第二像素电源ELVSS。

当第二扫描信号提供至第二扫描线S21至S2j时，第二像素PXL2可从第二数据线D21至D2p接收数据信号。接收数据信号的第二像素PXL2可控制从第一像素电源ELVDD通过有机发光二极管流至第二像素电源ELVSS的电流的量。一条线(行或列)上的第二像素PXL2的数量可基于第二像素PXL2的位置而不同。

参考图3，第三扫描驱动器230可连接至第三扫描线S31至S3j的第一端。第三扫描驱动器230可包括多个扫描级电路SST31至SST3j。第三扫描驱动器230的扫描级电路SST31至SST3j可分别连接至第三扫描线S31至S3j的第一端，并且可将第三扫描信号分别提供至第三扫描线S31至S3j。

例如，扫描级电路SST31至SST3j可基于从外部源提供的时钟信号CLK1和CLK2来操作。扫描级电路SST31至SST3j可以是相同的电路。

扫描级电路SST31至SST3j可接收启动脉冲SSP1或先前扫描级电路的输出信号(即，扫描信号)。例如，第一扫描级电路SST31可接收启动脉冲SSP1，并且剩余的扫描级电路SST32至SST3j可接收先前级电路的输出信号。第三扫描驱动器230的最后一个扫描级电路SST3j可将输出信号提供至第一扫描驱动器210的第一扫描级电路SST11。

扫描级电路SST31至SST3j中的每一个可接收第一驱动电源VDD1和第二驱动电源VSS1。第一驱动电源VDD1可与栅极截止电压(例如，高电平电压)相对应。第二驱动电源VSS1可与栅极导通电压(例如，低电平电压)相对应。

第三像素区域AA1中的第三像素PXL3可通过第三数据线D31至D3q从数据驱动器400接收数据信号。例如，第三数据线D31至D3q可与第一数据线Dn+1至Do中的一些连接。第三像素PXL3可接收第一像素电源ELVDD和第二像素电源ELVSS。

当第三扫描信号提供至第三扫描线S31至S3j时，第三像素PXL3可从第三数据线D31至D3q接收数据信号。接收数据信号的第三像素PXL3可控制从第一像素电源ELVDD通过有机发光二极管流至第二像素电源ELVSS的电流的量。一条线(行或列)上的第三像素PXL3的数量可基于第三像素PXL3的位置而不同。

第一扫描线S11至S1k的负载可与第二扫描线S21至S2j的负载不同。例如，第一扫描线S11至S1k可比第二扫描线S21至S2j长，并且第一像素PXL1的数量可大于第二像素PXL2的数量，使得第一扫描线S11至S1k的负载可大于第二扫描线S21至S2j的负载。

第一扫描线S11至S1k的电容可大于第二扫描线S21至S2j的电容。这导致第一扫描信号与第二扫描信号之间的时间常数中的差异。该差异可导致第一像素PXL1与第二像素PXL2之间的亮度差异。

根据本示例性实施方式，负载匹配电阻器253a和253b可因此安装在第一信号线250a和250b中。因此，能够使第一扫描线S11至S1k和第二扫描线S21至S2j的负载匹配，并且第一像素区域AA1和第二像素区域AA2的亮度可一致。

例如，第一条第一信号线250a可包括第一子信号线251a、第二子信号线252a以及第一负载匹配电阻器253a。第一子信号线251a可与第一扫描驱动器210连接，并且可将第一时钟信号CLK1提供至第一扫描驱动器210。第二子信号线252a可与第二扫描驱动器220连接，并且可将第一时钟信号CLK1提供至第二扫描驱动器220。

第一负载匹配电阻器253a可连接在第一子信号线251a与第二子信号线252a之间。第一子信号线251a的一端可接收第一时钟信号CLK1。第一子信号线251a的另一端可连接至第一负载匹配电阻器253a。

因此，第一子信号线251a可接收第一时钟信号CLK1，并且可通过第一负载匹配电阻器253a将第一时钟信号CLK1传输至第二子信号线252a。

与第一条第一信号线250a相同，第二条第一信号线250b可包括第一子信号线251b、第二子信号线252b以及第一负载匹配电阻器253b。第一子信号线251b可与第一扫描驱动器210连接，并且可将第二时钟信号CLK2提供至第一扫描驱动器210。第二子信号线252b可与第二扫描驱动器220连接，并且可将第二时钟信号CLK2提供至第二扫描驱动器220。

第一负载匹配电阻器253b可连接在第一子信号线251b与第二子信号线252b之间。第一子信号线251b的一端可接收第二时钟信号CLK2。第一子信号线251b的另一端可连接至第一负载匹配电阻器253b。

因此，第一子信号线251b可接收第二时钟信号CLK2，并且可通过第一负载匹配电阻器253b将第二时钟信号CLK2传输至第二子信号线252b。

第一负载匹配电阻器253a和253b可连接在第一扫描驱动器210的第一扫描级电路SST11与第二扫描驱动器220的最后一个扫描级电路SST2j之间。

图4以截面示出第一信号线(例如，第一条第一信号线250a)的一个实施方式。参考图4，第一负载匹配电阻器253a可在基板100上。绝缘层106可在第一负载匹配电阻器253a的上侧处。第一子信号线251a和第二子信号线252a可在绝缘层106的上侧处。在这种情况下，第一子信号线251a和第二子信号线252a可分别通过绝缘层106中的接触孔ch1和ch2与第一负载匹配电阻器253a连接。

第一负载匹配电阻器253a可由具有比第一子信号线251a和第二子信号线252a的电阻高的电阻的材料形成。例如，第一负载匹配电阻器253a可由与包括在像素PXL1、PXL2和PXL3中的晶体管的栅电极或半导体层的材料相同的材料形成。此外，第一子信号线251a和第二子信号线252a可由与包括在像素PXL1、PXL2和PXL3中的晶体管的源电极和漏电极的材料相同的材料形成。

为了便于描述，图4示出第一条第一信号线250a，但是第二条第一信号线250b也可具有与第一条第一信号线250a的结构相同的结构。

图5示出第一信号线和第二扫描驱动器的一个实施方式。参考图5，一个或多个额外的负载匹配电阻器254a和254b可安装在第一信号线250a和250b中的第二子信号线252a和252b中。

第二扫描线S21至S2j的负载可彼此不同。例如，第二扫描线S21至S2j的长度可根据第二像素区域AA2的形式而彼此不同。连接至第二扫描线S21至S2j中的每一个的像素PXL2的数量可不同。

在这种情况下，可另外需要负载匹配电阻器254a和254b以用于匹配第二扫描线S21至S2j的负载。为此，第二子信号线252a和252b中的每一个可分为多条信号线，并且负载匹配电阻器254a和254b可连接在分离的信号线之间。

负载匹配电阻器254a和254b可连接在相邻的两级电路(例如，级电路SST22与SST23以及级电路SST2j-2与SST2j-1)之间。例如，负载匹配电阻器254a和254b可具有与参考图4描述的第一负载匹配电阻器253a的材料和结构相同的材料和结构。

本描述基于第一信号线250a和250b中的第二子信号线252a和252b，但是额外的负载匹配电阻器也可安装在第一信号线250a和250b中的第一子信号线251a和251b中。

图6示出例如可安装在扫描线处的负载匹配电阻器的一个实施方式。为了使第一扫描线S11至S1k和第二扫描线S21至S2j的负载匹配，第一负载匹配电阻器R21至R2j可安装在第二扫描线S21至S2j中。第一负载匹配电阻器R21至R2j可连接在第二扫描驱动器220与第二扫描线S21至S2j之间。

第一负载匹配电阻器R21至R2j可具有相同电阻值或不同电阻值。例如，第二扫描线S21至S2j中的至少一些可具有不同负载，使得用于第二扫描线S21至S2j中的一些的第一负载匹配电阻器R21至R2j中的至少一些可具有不同电阻值。例如，第一负载匹配电阻器R21至R2j可连接在第二扫描驱动器220中的扫描级电路SST21至SST2j的输出端子与第二扫描线S21至S2j之间。

第一负载匹配电阻器R21至R2j可由具有比第二扫描线S21至S2j的电阻高的电阻的材料形成。例如，第二扫描线S21至S2j可由与像素PXL1、PXL2和PXL3中的晶体管的源电极和漏电极的材料相同的材料形成。第一负载匹配电阻器R21至R2j可由与像素PXL1、PXL2和PXL3中的晶体管的栅电极或半导体层相同的材料形成。

此外，第二扫描线S21至S2j可由与像素PXL1、PXL2和PXL3中的晶体管的栅电极相同的材料形成。第一负载匹配电阻器R21至R2j可由与像素PXL1、PXL2和PXL3中的晶体管的半导体层相同的材料形成。

图7示出例如可与图3相对应的扫描级电路的一个实施方式。第一扫描驱动器210的扫描级电路SST11和SST12作为代表性实例。

参考图7，第一扫描级电路SST11可包括第一驱动电路1210、第二驱动电路1220和输出单元1230。输出单元1230可基于第一节点N1和第二节点N2的电压来控制提供至输出端子1006的电压。输出单元1230可包括第五晶体管M5和第六晶体管M6。

第五晶体管M5可连接在第一驱动电源VDD1输入至的第四输入端子1004与输出端子1006之间。第五晶体管M5的栅电极可连接至第一节点N1。第五晶体管M5可基于施加至第一节点N1的电压来控制第四输入端子1004与输出端子1006的连接。

第六晶体管M6可连接在输出端子1006与第三输入端子1003之间。第六晶体管M6的栅电极可连接至第二节点N2。第六晶体管M6可基于施加至第二节点N2的电压来控制输出端子1006与第三输入端子1003的连接。

输出单元1230可作为缓冲器被驱动。另外，在一个实施方式中，并联连接的多个晶体管可代替第五晶体管M5和/或第六晶体管M6。

第一驱动电路1210可基于提供至第一输入端子1001到第三输入端子1003的信号来控制第三节点N3的电压。为此，第一驱动电路1210可包括第二晶体管M2至第四晶体管M4。第二晶体管M2可连接在第一输入端子1001与第三节点N3之间，并且其栅电极可连接至第二输入端子1002。第二晶体管M2可基于提供至第二输入端子1002的信号来控制第一输入端子1001与第三节点N3的连接。

第三晶体管M3和第四晶体管M4可串联连接在第三节点N3与第四输入端子1004之间。在一个实施方式中，第三晶体管M3可连接在第四晶体管M4与第三节点N3之间，并且其栅电极可连接至第三输入端子1003。第三晶体管M3可基于提供至第三输入端子1003的信号来控制第四晶体管M4与第三节点N3的连接。

第四晶体管M4可连接在第三晶体管M3与第四输入端子1004之间，并且其栅电极可连接至第一节点N1。第四晶体管M4可基于施加至第一节点N1的电压来控制第三晶体管M3与第四输入端子1004的连接。

第二驱动电路1220可基于第二输入端子1002和第三节点N3的电压来控制第一节点N1的电压。为此，第二驱动电路1220可包括第一晶体管M1、第七晶体管M7、第八晶体管M8、第一电容器C1以及第二电容器C2。

第一电容器C1可连接在第二节点N2与输出端子1006之间。第一电容器C1充入与第六晶体管M6的导通和截止相对应的电压。

第二电容器C2可连接在第一节点N1与第四输入端子1004之间。第二电容器C2可充入施加至第一节点N1的电压。

第七晶体管M7可连接在第一节点N1与第二输入端子1002之间，并且其栅电极可连接至第三节点N3。第七晶体管M7可基于施加至第三节点N3的电压来控制第一节点N1与第二输入端子1002的连接。

第八晶体管M8可在第一节点N1与第二驱动电源VSS1被提供至的第五输入端子1005之间，并且其栅电极可连接至第二输入端子1002。第八晶体管M8可基于提供至第二输入端子1002的信号来控制第一节点N1与第五输入端子1005的连接。

第一晶体管M1可连接在第三节点N3与第二节点N2之间，并且其栅电极可连接至第五输入端子1005。第一晶体管M1可在保持导通状态的同时，保持第三节点N3与第二节点N2的电连接。此外，第一晶体管M1可基于第二节点N2的电压来限制第三节点N3的电压降宽度。例如，即使第二节点N2的电压降至低于第二驱动电源VSS1的电压的电压，第三节点N3的电压也不会降低到可通过从第二驱动电源VSS1中减去第一晶体管M1的阈值电压而获得的电压以下。

第二扫描级电路SST12和剩余的扫描级电路SST13至SST1k可具有与第一扫描级电路SST11的配置相同的配置。

此外，第j个(j是奇数或偶数)扫描级电路SST1j的第二输入端子1002可接收第一时钟信号CLK1，并且其第三输入端子1003可接收第二时钟信号CLK2。第j+1个扫描级电路SST1j+1的第二输入端子1002可接收第二时钟信号CLK2，并且其第三输入端子1003可接收第一时钟信号CLK1。

第一时钟信号CLK1和第二时钟信号CLK2具有相同的周期，并且其相位彼此不重叠。例如，当将扫描信号提供至一个第一扫描线S1的时段被称为1个水平时段(1H)时，时钟信号CLK1和CLK2中的每一个可具有2H的周期，并且可在不同水平时段期间提供时钟信号CLK1和CLK2中的每一个。

参考图7来主要描述第一扫描驱动器210中的级电路，但是除了第一扫描驱动器210以外的其他扫描驱动器(例如，第二扫描驱动器220和第三扫描驱动器230)中的级电路可具有相同的配置。

图8是示出用于驱动图7中的扫描级电路的方法的一个实施方式的波形图。为了便于描述，在图8中，将使用第一扫描级电路SST11来描述操作过程。

参考图8，第一时钟信号CLK1和第二时钟信号CLK2可具有2个水平时段(2H)的周期，并且可在不同水平时段期间提供第一时钟信号CLK1和第二时钟信号CLK2。例如，第二时钟信号CLK2可以是从第一时钟信号CLK1移位半个周期(即，1个水平时段)的信号。此外，提供至第一输入端子1001的第一启动脉冲SSP1与提供至第二输入端子1002的时钟信号(即，第一时钟信号CLK1)同步提供。

此外，当提供第一启动脉冲SSP1时，第一输入端子1002可设置有第二驱动电源VSS1的电压。当没有提供第一启动脉冲SSP1时，第一输入端子1002可接收第一驱动电源VDD1的电压。此外，当时钟信号CLK1和CLK2提供至第二输入端子1002和第三输入端子1003时，第二输入端子1002和第三输入端子1003可接收第二驱动电源VSS1的电压。当时钟信号CLK1和CLK2没有提供至第二输入端子1002和第三输入端子1003时，第二输入端子1002和第三输入端子1003可接收第一驱动电源VDD1的电压。

在操作时，首先，第一启动脉冲SSP1与第一时钟信号CLK1同步提供。当提供第一时钟信号CLK1时，第二晶体管M2和第八晶体管M8可导通。当第二晶体管M2导通时，第一输入端子1001与第三节点N3电连接。由于第一晶体管M1总是设置为导通状态，所以第二节点N2可保持与第三节点N3的电连接。

当第一输入端子1001与第三节点N3电连接时，第三节点N3和第二节点N2可通过提供至第一输入端子1001的第一启动脉冲SSP1而设置有低电平的电压。当第三节点N3和第二节点N2设置有低电平的电压时，第六晶体管M6和第七晶体管M7可导通。

当第六晶体管M6导通时，第三输入端子1003与输出端子1006可电连接。第三输入端子1003可设置有高电平的电压(即，没有提供第二时钟信号CLK2)。因此，具有高电平的电压也可输出至输出端子1006。当第七晶体管M7导通时，第二输入端子1002与第一节点N1可电连接。随后，提供至第二输入端子1002的第一时钟信号CLK1的电压(即，具有低电平的电压)可提供至第一节点N1。

此外，当提供第一时钟信号CLK1时，第八晶体管M8可导通。当第八晶体管M8导通时，第二驱动电源VSS1的电压提供至第一节点N1。第二驱动电源VSS1的电压可设置有与第一时钟信号CLK1相同(或相似)的电压。因此，第一节点N1可稳定保持具有低电平的电压。

当第一节点N1设置有具有低电平的电压时，第四晶体管M4和第五晶体管M5可导通。当第四晶体管M4导通时，第四输入端子1004与第三晶体管M3可电连接。由于第三晶体管M3设置为截止状态，所以即使第四晶体管M4导通，第三节点N3也可将电压稳定保持在低电平。

当第五晶体管M5导通时，第一驱动电源VDD1的电压提供至输出端子1006。第一驱动电源VDD1的电压可设置有与提供至第三输入端子1003的高电平电压相同的电压。因此，输出端子1006可将电压稳定保持在高电平。

随后，可停止提供第一启动脉冲SSP1和第一时钟信号CLK1。当停止提供第一时钟信号CLK1时，第二晶体管M2和第八晶体管M8可截止。在这种情况下，第六晶体管M6和第七晶体管M7可基于存储在第一电容器C1中的电压而保持导通状态。例如，第二节点N2和第三节点N3通过第一电容器C1中的电压而保持具有低电平的电压。

当第六晶体管M6保持导通状态时，输出端子1006和第三输入端子1003可保持电连接。当第七晶体管M7保持导通状态时，第一节点N1可保持与第二输入端子1002的电连接。第二输入端子1002的电压可基于第一时钟信号CLK1的提供停止而设置有高电平的电压。因此，第一节点N1还可设置有高电平的电压。当具有低电平的电压提供至第一节点N1时，第四晶体管M4和第五晶体管M5可截止。

随后，第二时钟信号CLK2可提供至第三输入端子1003。由于第六晶体管M6设置为导通状态，所以提供至第三输入端子1003的第二时钟信号CLK2可提供至输出端子1006。在这种情况下，输出端子1006可将第二时钟信号CLK2输出至第一条第一扫描线S11作为扫描信号。

当第二时钟信号CLK2提供至输出端子1006时，第二节点N2的电压通过第一电容器C1的耦合而降至低于第二驱动电源VSS1的电压的电压。因此，第六晶体管M6可稳定保持导通状态。即使第二节点N2的电压下降，第三节点N3也保持大约第二驱动电源VSS1的电压(实际上，通过从第二驱动电源VSS1中减去第一晶体管M1的阈值电压而获得的电压)。

在扫描信号输出至第一条第一扫描线S11之后，可停止提供第二时钟信号CLK2。当停止提供第二时钟信号CLK2时，输出端子1006可输出高电平的电压。随后，第二节点N2的电压可基于具有高电平的电压而增至第二驱动电源VSS1的电压。

随后，可提供第一时钟信号CLK1。当提供第一时钟信号CLK1时，第二晶体管M2和第八晶体管M8可导通。当第二晶体管M2导通时，第一输入端子1001与第三节点N3可电连接。在这种情况下，第一启动脉冲SSP1不提供至第一输入端子1001。因此，第一输入端子1001可设置有高电平的电压。因此，当第一晶体管M1导通时，高电平的电压可提供至第三节点N3和第二节点N2，并且因此，第六晶体管M6和第七晶体管M7可截止。

当第八晶体管M8导通时，第二驱动电源VSS1提供至第一节点N1。因此，第四晶体管M4和第五晶体管M5可导通。当第五晶体管M5导通时，第一驱动电源VDD1的电压可提供至输出端子1006。随后，第四晶体管M4和第五晶体管M5基于在第二电容器C2中充入的电压而保持导通状态。因此，输出端子1006可稳定接收第一驱动电源VDD1的电压。

另外，当提供第二时钟信号CLK2时，第三晶体管M3可导通。在这种情况下，由于第四晶体管M4设置为导通状态，所以第一驱动电源VDD1的电压可提供至第三节点N3和第二节点N2。在这种情况下，第六晶体管M6和第七晶体管M7可稳定保持截止状态。

第二扫描级电路SST12可接收与第二时钟信号CLK2同步的第一扫描级电路SST11的输出信号(即，扫描信号)。在这种情况下，第二扫描级电路SST12可将与第一时钟信号CLK1同步的扫描信号输出至第二条第一扫描线S12。在一个实施方式中，扫描级电路SST可在重复上述过程的同时将扫描信号顺序地输出至扫描线。

不论第二节点N2的电压如何，第一晶体管M1都限制第三节点N3的电压降宽度。因此，能够降低制造成本并且确保驱动可靠性。

图9示出图3中的第一像素的一个实施方式。为了便于描述，示出连接至第m条数据线Dm和第i条第一扫描线S1i的第一像素PXL1。

参考图9，第一像素PXL1可包括有机发光二极管OLED、数据线Dm以及连接至扫描线S1i以控制有机发光二极管OLED的像素电路PC。有机发光二极管OLED的阳极电极连接至像素电路PC。阴极电极连接至第二像素电源ELVSS。有机发光二极管OLED可基于从像素电路PC提供的电流而生成具有预定亮度的光。

当扫描信号提供至扫描线S1i时，像素电路PC可存储提供至数据线Dm的数据信号，并且可基于所存储的数据信号来控制提供至有机发光二极管OLED的电流的量。例如，像素电路PC可包括第一晶体管T1、第二晶体管T2以及存储电容器Cst。

第一晶体管T1可连接在数据线Dm与第二晶体管T2之间。例如，在第一晶体管T1中，栅电极可连接至扫描线S1i，第一电极可连接至数据线Dm，并且第二电极可连接至第二晶体管T2的栅电极。当扫描信号提供至扫描线S1i时第一晶体管T1导通，以将数据信号从数据线Dm提供至存储电容器Cst。在这种情况下，存储电容器Cst可充入与数据信号相对应的电压。

第二晶体管T2可连接在第一像素电源ELVDD与有机发光二极管OLED之间。例如，在第二晶体管T2中，栅电极可连接至存储电容器Cst的第一电极以及第一晶体管T1的第二电极，第一电极可连接至存储电容器Cst的第二电极以及第一像素电源ELVDD，并且第二电极可连接至有机发光二极管OLED的阳极电极。

用作驱动晶体管的第二晶体管T2可基于存储在存储电容器Cst中的电压值来控制从第一像素电源ELVDD经由有机发光二极管OLED流至第二像素电源ELVSS的电流的量。有机发光二极管OLED可生成与来自第二晶体管T2的电流的量相对应的光。

晶体管T1和T2的第一电极可以是源电极或漏电极。晶体管T1和T2的第二电极可以是源电极或漏电极中的另一个。例如，当第一电极是源电极时，第二电极是漏电极。

第二像素PXL2和第三像素PXL3可利用与第一像素PXL1相同的电路来实现。此外，参考图9描述的像素结构与使用扫描线的一个实例相对应。在一个实施方式中，像素可具有用于将电流提供至有机发光二极管OLED的电路结构。

有机发光二极管OLED可基于来自驱动晶体管的电流的量而生成各种颜色的光(例如，红色、绿色、蓝色)。在一个实施方式中，有机发光二极管OLED可基于来自驱动晶体管的电流的量而生成白光。在这种情况下，能够使用滤色器实现彩色图像。

图10示出包括第四扫描驱动器240的显示装置10’的另一个实施方式。第四扫描驱动器240可在第一邻近区域NA1中以将第一扫描信号提供至第一扫描线S1。例如，第一扫描驱动器210可在与第一像素区域AA1的一侧(例如，左侧)相邻的第一邻近区域NA1中。第四扫描驱动器240可在与第一像素区域AA1的另一侧(例如，右侧)相邻的第一邻近区域NA1中。第一扫描驱动器210和第四扫描驱动器240可驱动第一扫描线S1中的至少一些。第一扫描驱动器210和第四扫描驱动器240中的一个可省略。第二信号线260可将第二驱动信号提供至第三扫描驱动器230和第四扫描驱动器240。

图11示出在信号线处的负载匹配电阻器的一个实施方式。与图11相关的显示装置10可包括第四扫描驱动器240。

参考图11，第一扫描驱动器210可连接至第一扫描线S11至S1k的第一端。第四扫描驱动器240可连接至第一扫描线S11至S1k的第二端。例如，第一扫描线S11至S1k可连接在第一扫描驱动器210与第四扫描驱动器240之间。

为了防止扫描信号的延迟，第一扫描驱动器210和第四扫描驱动器240可将第一扫描信号同时提供至相同的扫描线。例如，第一条第一扫描线S11可同时接收来自第一扫描驱动器210和第四扫描驱动器240的第一扫描信号，并且随后第二条第一扫描线S12可同时接收来自第一扫描驱动器210和第四扫描驱动器240的第一扫描信号。如上所述，第一扫描驱动器210和第四扫描驱动器240可将第一扫描信号顺序地提供至第一扫描线S11至S1k。

第四扫描驱动器240可包括多个扫描级电路SST11至SST1k。第四扫描驱动器240的扫描级电路SST11至SST1k可分别连接至第一扫描线S11至S1k的第二端，并且可将第一扫描信号分别提供至第一扫描线S11至S1k。第四扫描驱动器240的扫描级电路SST11至SST1k可与第一扫描驱动器210具有相同或相似配置。

第二信号线260a和260b可将时钟信号CLK1和CLK2提供至第三扫描驱动器230和第四扫描驱动器240。例如，第一条第二信号线260a可将第一时钟信号CLK1提供至第三扫描驱动器230和第四扫描驱动器240。第二条第二信号线260b可将第二时钟信号CLK2提供至第三扫描驱动器230和第四扫描驱动器240。

第一扫描线S11至S1k的负载可与第三扫描线S31至S3j的负载不同。例如，第一扫描线S11至S1k可比第三扫描线S31至S3j长，并且第一像素PXL1的数量可大于第三像素PXL3的数量，使得第一扫描线S11至S1k的负载可大于第三扫描线S31至S3j的负载。因此，如同第一信号线250a和250b，第二负载匹配电阻器263a和263b可安装在第二信号线260a和260b中。因此，能够使第一扫描线S11至S1k和第三扫描线S31至S3j的负载匹配，并且第一像素区域AA1和第三像素区域AA3的亮度可一致。

例如，第一条第二信号线260a可包括第一子信号线261a、第二子信号线262a以及第二负载匹配电阻器263a。第一子信号线261a可与第四扫描驱动器240连接，并且可将第一时钟信号CLK1提供至第四扫描驱动器240。第二子信号线262a可与第三扫描驱动器230连接，并且可将第一时钟信号CLK1提供至第三扫描驱动器230。第二负载匹配电阻器263a可连接在第一子信号线261a与第二子信号线262a之间。

第一子信号线261a的一端可接收第一时钟信号CLK1。第一子信号线261a的另一端可连接至第二负载匹配电阻器263a。因此，第一子信号线261a可接收第一时钟信号CLK1，并且可通过第二负载匹配电阻器263a将第一时钟信号CLK1传输至第二子信号线262a。

与第一条第二信号线260a相同，第二条第二信号线260b可包括第一子信号线261b、第二子信号线262b以及第二负载匹配电阻器263b。第一子信号线261b可与第四扫描驱动器240连接，并且可将第二时钟信号CLK2提供至第四扫描驱动器240。第二子信号线262b可与第三扫描驱动器230连接，并且可将第二时钟信号CLK2提供至第三扫描驱动器230。

第二负载匹配电阻器263b可连接在第一子信号线261b与第二子信号线262b之间。第一子信号线261b的一端可接收第二时钟信号CLK2。第一子信号线261b的另一端可连接至第二负载匹配电阻器263b。因此，第一子信号线261b可接收第二时钟信号CLK2，并且可通过第二负载匹配电阻器263b将第二时钟信号CLK2传输至第二子信号线262b。

第二负载匹配电阻器263a和263b可连接在第四扫描驱动器240的第一扫描级电路SST11与第三扫描驱动器230的最后一个扫描级电路SST3j之间。例如，第二信号线260a和260b可具有与参考图4描述的第一信号线250a和250b的材料和结构相同的材料和结构。

第一负载匹配电阻器253a和253b可如参考图3所指示的来操作。如同在图5中，额外的负载匹配电阻器可安装在第二信号线260a和260b中的第一子信号线261a和261b以及第二子信号线262a和262b中。

图12示出安装在扫描线处的负载匹配电阻器的一个实施方式。为了使第一扫描线S11至S1k和第三扫描线S31至S3j的负载匹配，第二负载匹配电阻器R31至R3j可安装在第三扫描线S31至S3j中。第二负载匹配电阻器R31至R3j可连接在第三扫描驱动器230与第三扫描线S31至S3j之间。

第二负载匹配电阻器R31至R3j可具有相同电阻值或不同电阻值。例如，第三扫描线S31至S3j中的至少一些可具有不同负载，使得与第三扫描线S31至S3j中的一些相关的第二负载匹配电阻器R31至R3j中的至少一些可具有不同电阻值。在一个实施方式中，第二负载匹配电阻器R31至R3j可连接在第三扫描驱动器230中的扫描级电路SST31至SST3j的输出端子与第三扫描线S31至S3j之间。

第二负载匹配电阻器R31至R3j可由具有比第三扫描线S31至S3j的电阻高的电阻的材料形成。例如，第三扫描线S31至S3j可由与像素PXL1、PXL2和PXL3中的晶体管的源电极和漏电极相同的材料形成。第二负载匹配电阻器R31至R3j可由与像素PXL1、PXL2和PXL3中的晶体管的栅电极或半导体层相同的材料形成。

第三扫描线S31至S3j可由与像素PXL1、PXL2和PXL3中的晶体管的栅电极相同的材料形成。第二负载匹配电阻器R31至R3j可由与像素PXL1、PXL2和PXL3中的晶体管的半导体层相同的材料形成。第一负载匹配电阻器R21至R2j可如参考图6所描述的来操作。

图13示出可包括基板100、第一像素PXL1、第二像素PXL2、第三像素PXL3、第一扫描驱动器210、第二扫描驱动器220、第三扫描驱动器230、第四扫描驱动器240、第一发射驱动器310、第二发射驱动器320、第三发射驱动器330以及第四发射驱动器340的显示装置10”的另一个实施方式。

第一像素PXL1可在第一像素区域AA1中，并且可与第一扫描线S1、第一发射控制线E1以及第一数据线D1连接。

第一扫描驱动器210和第四扫描驱动器240可通过第一扫描线S1将第一扫描信号提供至第一像素PXL1。第一扫描驱动器210和第四扫描驱动器240可在第一邻近区域NA1中。例如，第一扫描驱动器210可在与第一像素区域AA1的一侧(例如，左侧)相邻的第一邻近区域NA1中，并且第四扫描驱动器240可在与第一像素区域AA1的另一侧(例如，右侧)相邻的第一邻近区域NA1中。第一扫描驱动器210和第四扫描驱动器240可驱动第一扫描线S1中的至少一些。在一个实施方式中，第一扫描驱动器210和第四扫描驱动器240中的一个可省略。

第一发射驱动器310和第四发射驱动器340可通过第一发射控制线E1将第一发射控制信号提供至第一像素PXL1。例如，第一发射驱动器310和第四发射驱动器340可将第一发射控制信号顺序地提供至第一发射控制线E1。

第一发射驱动器310和第四发射驱动器340可在第一邻近区域NA1中。例如，第一发射驱动器310可在与第一像素区域AA1的一侧(例如，左侧)相邻的第一邻近区域NA1中。第四发射驱动器340可在与第一像素区域AA1的另一侧(例如，右侧)相邻的第一邻近区域NA1中。

第一发射驱动器310和第四发射驱动器340可驱动第一发射控制线E1中的至少一些。在一个实施方式中，第一发射驱动器310和第四发射驱动器340中的一个可省略。

图13示出第一发射驱动器310在第一扫描驱动器210的外侧处的情况。在另一个实施方式中，第一发射驱动器310可在第一扫描驱动器210的内侧处。此外，图13示出第四发射驱动器340在第四扫描驱动器240的外侧处的情况。在一个实施方式中，第四发射驱动器340可在第四扫描驱动器240的内侧处。

第二像素PXL2可在第二像素区域AA2中，并且可与第二扫描线S2、第二发射控制线E2以及第二数据线D2连接。第二扫描驱动器220可通过第二扫描线S2将第二扫描信号提供至第二像素PXL2。第二扫描驱动器220可在与第二像素区域AA2的一侧(例如，左侧)相邻的第二邻近区域NA2中。

第二发射驱动器320可通过第二发射控制线E2将第二发射控制信号提供至第二像素PXL2。例如，第二发射驱动器320可将第二发射控制信号顺序地提供至第二发射控制线E2。第二发射驱动器320可在与第二像素区域AA2的一侧(例如，左侧)相邻的第二邻近区域NA2中。

在一个实施方式中，第二扫描驱动器220和第二发射驱动器320都可在与第二像素区域AA2的一侧(例如，基于图13的左侧)相邻的第二邻近区域NA2中。在这种情况下，如在图13中，第二发射驱动器320可在第二扫描驱动器220的外侧处。在一个实施方式中，第二发射驱动器320还可在第二扫描驱动器220的内侧处。

在其他实施方式中，第二扫描驱动器220和第二发射驱动器320的位置可不同。例如，第二扫描驱动器220和第二发射驱动器320还都可在第二像素区域AA2的另一侧(例如，右侧)处。

第二像素区域AA2具有比第一像素区域AA1的面积小的面积，使得第二扫描线S2和第二发射控制线E2可比第一扫描线S1和第一发射控制线E1短。此外，连接至一条第二发射控制线E2的第二像素PXL2的数量可小于连接至一条第一发射控制线E1的第一像素PXL1的数量。

第三像素PXL3可在第三像素区域AA3中。第三像素PXL3中的每一个可与第三扫描线S3和第三数据线D3连接。

第三扫描驱动器230可通过第三扫描线S3将第三扫描信号提供至第三像素PXL3。第三扫描驱动器230可在与第三像素区域AA3的一侧(例如，右侧)相邻的第三邻近区域NA3中。

第三发射驱动器330可通过第三发射控制线E3将第三发射控制信号提供至第三像素PXL3。例如，第三发射驱动器330可将第三发射控制信号顺序地提供至第三发射控制线E3。第三发射驱动器330可在与第三像素区域AA3的一侧(例如，右侧)相邻的第三邻近区域NA3中。

在一个实施方式中，第三扫描驱动器230和第三发射驱动器330都可在与第三像素区域AA3的一侧(例如，基于图13的右侧)相邻的第三邻近区域NA3中。在这种情况下，如在图13中，第三发射驱动器330可在第三扫描驱动器230的外侧处。在一个实施方式中，第三发射驱动器330还可在第三扫描驱动器230的内侧处。

在其他实施方式中，第三扫描驱动器230和第三发射驱动器330的位置可不同。例如，第三扫描驱动器230和第三发射驱动器330还都可在第三像素区域AA3的另一侧(例如，左侧)处。

第三像素区域AA3具有比第一像素区域AA1的面积小的面积，使得第三扫描线S3和第三发射控制线E3可比第一扫描线S1和第一发射控制线E1短。此外，连接至一条第三发射控制线E3的第三像素PXL3的数量可小于连接至一条第一发射控制线E1的第一像素PXL1的数量。

发射控制信号用于控制像素PXL1、PXL2和PXL3的发射时间。为此，发射控制信号可设为具有比扫描信号的宽度大的宽度。

此外，发射控制信号可设置有栅极截止电压(例如，高电平电压)，使得像素PXL1、PXL2和PXL3中的晶体管可截止。扫描信号可具有栅极导通电压(例如，低电平电压)，使得像素PXL1、PXL2和PXL3中的晶体管可导通。

第一扫描驱动器210和第二扫描驱动器220可基于第一驱动信号来操作。为此，第一信号线250可将第一驱动信号提供至第一扫描驱动器210和第二扫描驱动器220。在这种情况下，第一信号线250可在邻近区域NA1和NA2中。

第三扫描驱动器230和第四扫描驱动器240可基于第二驱动信号来操作。为此，第二信号线260可将第二驱动信号提供至第三扫描驱动器230和第四扫描驱动器240。在这种情况下，第二信号线260可在邻近区域NA1和NA3中。

第一信号线250和第二信号线260可分别从分离的构成元件(例如，定时控制器)接收第一驱动信号和第二驱动信号。第一信号线250和第二信号线260可朝向第一像素区域AA1的下侧延长。

此外，可使用多条信号线来代替第一信号线250和第二信号线260中的每一条。第一驱动信号和第二驱动信号可以是时钟信号。

第一发射驱动器310和第二发射驱动器320可基于第三驱动信号来操作。为此，第三信号线350可将第三驱动信号提供至第一发射驱动器310和第二发射驱动器320。在这种情况下，第三信号线350可在邻近区域NA1和NA2中。

第三发射驱动器330和第四发射驱动器340可基于第四驱动信号来操作。为此，第四信号线360可将第四驱动信号提供至第三发射驱动器330和第四发射驱动器340。在这种情况下，第四信号线360可在邻近区域NA1和NA3中。

第三信号线350和第四信号线360可分别从分离的构成元件(例如，定时控制器)接收第三驱动信号和第四驱动信号。第三信号线350和第四信号线360可朝向第一像素区域AA1的下侧延长。此外，第三信号线350的数量和第四信号线360的数量可为多个。第三驱动信号和第四驱动信号可以是时钟信号。

图14示出安装在信号线处的负载匹配电阻器的另一个实施方式。参考图14，显示装置10、10’或10”可包括多条第三信号线350a和350b以及多条第四信号线360a和360b，以用于将驱动信号CLK3和CLK4提供至发射驱动器310、320、330和340。驱动信号CLK3和CLK4可包括第三时钟信号CLK3和第四时钟信号CLK4。例如，第三时钟信号CLK3和第四时钟信号CLK4可具有不同相位。

第三信号线350a和350b可将时钟信号CLK3和CLK4提供至第一发射驱动器310和第二发射驱动器320。例如，第一条第三信号线350a可将第三时钟信号CLK3提供至第一发射驱动器310和第二发射驱动器320，并且第二条第三信号线350b可将第四时钟信号CLK4提供至第一发射驱动器310和第二发射驱动器320。

第四信号线360a和360b可将时钟信号CLK3和CLK4提供至第三发射驱动器330和第四发射驱动器340。例如，第一条第四信号线360a可将第三时钟信号CLK3提供至第三发射驱动器330和第四发射驱动器340，并且第二条第四信号线360b可将第四时钟信号CLK4提供至第三发射驱动器330和第四发射驱动器340。

第一发射驱动器310可连接至第一发射控制线E11至E1k的第一端，并且第四发射驱动器340可连接至第一发射控制线E11至E1k的第二端。例如，第一发射控制线E11至E1k可连接在第一发射驱动器310与第四发射驱动器340之间。

为了防止发射控制信号的延迟，第一发射驱动器310和第四发射驱动器340可将第一发射控制信号同时提供至相同的发射控制线。例如，第一条第一发射控制线E11可同时从第一发射驱动器310和第四发射驱动器340接收第一发射控制信号。随后，第二条第一发射控制线E12可同时从第一发射驱动器310和第四发射驱动器340接收第一发射控制信号。

如上所述，第一发射驱动器310和第四发射驱动器340可将第一发射控制信号顺序地提供至第一发射控制线E11至E1k。

第一发射驱动器310可包括多个发射级电路EST11至EST1k。第一发射驱动器310的发射级电路EST11至EST1k可分别连接至第一发射控制线E11至E1k的第一端，并且可将第一发射控制信号分别提供至第一发射控制线E11至E1k。例如，发射级电路EST11至EST1k可基于从外部源提供的时钟信号CLK3和CLK4来操作。发射级电路EST11至EST1k可以是相同的电路。

发射级电路EST11至EST1k可接收启动脉冲或先前发射级电路的输出信号(即，发射控制信号)。例如，第一发射级电路EST11可接收启动脉冲。剩余的发射级电路EST12至EST1k可接收先前级电路的输出信号。

如图14所示，第一发射驱动器310的第一发射级电路EST11可使用从第二发射驱动器320的最后一个发射级电路EST2j输出的信号作为启动脉冲。在另一个示例性实施方式中，第一发射驱动器310的第一发射级电路EST11可不接收从第二发射驱动器320的最后一个发射级电路SST2j输出的信号，并且可单独接收启动脉冲。

发射级电路EST11至EST1k中的每一个可接收第三驱动电源VDD2和第四驱动电源VSS2。第三驱动电源VDD2可以是栅极截止电压，例如高电平电压。第四驱动电源VSS2可以是栅极导通电压，例如低电平电压。

此外，第三驱动电源VDD2可与第一驱动电源VDD1具有相同电压。第四驱动电源VSS2可与第二驱动电源VSS1具有相同电压。

第四发射驱动器340可包括多个发射级电路EST11至EST1k。第四发射驱动器340的发射级电路EST11至EST1k可分别连接至第一发射控制线E11至E1k的第二端，并且可将第一发射控制信号分别提供至第一发射控制线E11至E1k。第四发射驱动器340的发射级电路EST11至EST1k可与第一发射驱动器310具有相同的配置。

第一像素PXL1可接收第一像素电源ELVDD、第二像素电源ELVSS以及初始化电源Vint。第二发射驱动器320可连接至第二发射控制线E21至E2j的第一端。

第二发射驱动器320可包括多个发射级电路EST21至EST2j。第二发射驱动器320的发射级电路EST21至EST2j可分别连接至第二发射控制线E21至E2j的第一端，并且可将第二发射控制信号分别提供至第二发射控制线E21至E2j。

例如，发射级电路EST21至EST2j可基于从外部源提供的时钟信号CLK3和CLK4来操作。发射级电路EST21至EST2j可以是相同的电路。

发射级电路EST21至EST2j可接收启动脉冲或先前发射级电路的输出信号(即，发射控制信号)。例如，第一发射级电路EST21可接收启动脉冲SSP2，并且剩余的发射级电路EST22至EST2j可接收先前级电路的输出信号。第二发射驱动器320的最后一个发射级电路EST2j可将输出信号提供至第一发射驱动器310的第一发射级电路EST11。

发射级电路EST21至EST2j中的每一个可接收第三驱动电源VDD2和第四驱动电源VSS2。第三驱动电源VDD2可以是栅极截止电压，例如高电平电压。第四驱动电源VSS2可以是栅极导通电压，例如低电平电压。

此外，第二像素PXL2可接收第一像素电源ELVDD、第二像素电源ELVSS以及初始化电源Vint。第三发射驱动器330可连接至第三发射控制线E31至E3j的第一端。第三发射驱动器330可包括多个发射级电路EST31至EST3j。第三发射驱动器330的发射级电路EST31至EST3j可分别连接至第三发射控制线E31至E3j的第一端，并且可将第三发射控制信号分别提供至第三发射控制线E31至E3j。

在这种情况下，发射级电路EST31至EST3j可基于从外部提供的时钟信号CLK3和CLK4来操作。发射级电路EST31至EST3j可以是相同的电路。

发射级电路EST31至EST3j可接收启动脉冲或先前发射级电路的输出信号(即，发射控制信号)。例如，第一发射级电路EST31可接收启动脉冲SSP2。剩余的发射级电路EST32至EST3j可接收先前级电路的输出信号。第三发射驱动器330的最后一个发射级电路EST3j可将输出信号提供至第四发射驱动器340的第一发射级电路EST11。

发射级电路EST11至EST3j中的每一个可接收第三驱动电源VDD2和第四驱动电源VSS2。第三驱动电源VDD2可以是栅极截止电压，例如高电平电压。第四驱动电源VSS2可以是栅极导通电压，例如低电平电压。

第三像素PXL3可接收第一像素电源ELVDD、第二像素电源ELVSS以及初始化电源Vint。

第一发射控制线E11至E1k的负载可与第二发射控制线E21至E2j的负载不同。第一发射控制线E11至E1k可比第二发射控制线E21至E2j长。第一像素PXL1的数量可大于第二像素PXL2的数量，使得第一发射控制线E11至E1k的负载可大于第二发射控制线E21至E2j的负载。

第一发射控制线E11至E1k的电容可大于第二发射控制线E21至E2j的电容。这导致第一发射控制信号与第二发射控制信号之间的时间常数中的差异。该差异可导致第一像素PXL1与第二像素PXL2之间的亮度差异。

根据本示例性实施方式，负载匹配电阻器353a和353b可安装在第三信号线350a和350b中。因此，能够使第一发射控制线E11至E1k和第二发射控制线E21至E2j的负载匹配，并且第一像素区域AA1和第二像素区域AA2的亮度可一致。

例如，第一条第三信号线350a可包括第一子信号线351a、第二子信号线352a以及第三负载匹配电阻器353a。第一子信号线351a可与第一发射驱动器310连接，并且可将第三时钟信号CLK3提供至第一发射驱动器310。第二子信号线352a可与第二发射驱动器320连接，并且可将第三时钟信号CLK3提供至第二发射驱动器320。第三负载匹配电阻器353a可连接在第一子信号线351a与第二子信号线352a之间。

第一子信号线351a的一端可接收第三时钟信号CLK3。第一子信号线351a的另一端可连接至第三负载匹配电阻器353a。因此，第一子信号线351a可接收第三时钟信号CLK3，并且可通过第三负载匹配电阻器353a将第三时钟信号CLK3传输至第二子信号线352a。

与第一条第三信号线350a相同，第二条第三信号线350b可包括第一子信号线351b、第二子信号线352b以及第三负载匹配电阻器353b。第一子信号线351b可与第一发射驱动器310连接，并且可将第四时钟信号CLK4提供至第一发射驱动器310。第二子信号线352b可与第二发射驱动器320连接，并且可将第四时钟信号CLK4提供至第二发射驱动器320。第三负载匹配电阻器353b可连接在第一子信号线351b与第二子信号线352b之间。

第一子信号线351b的一端可接收第四时钟信号CLK4。第一子信号线351b的另一端可连接至第三负载匹配电阻器353b。因此，第一子信号线351b可接收第四时钟信号CLK4，并且可通过第三负载匹配电阻器353b将第四时钟信号CLK4传输至第二子信号线352b。

第三负载匹配电阻器353a和353b可连接在第一发射驱动器310的第一发射级电路EST11与第二发射驱动器320的最后一个发射级电路EST2j之间。

第一发射控制线E11至E1k的负载可与第三发射控制线E31至E3j的负载不同。例如，第一发射控制线E11至E1k可比第三发射控制线E31至E3j长。第一像素PXL1的数量可大于第三像素PXL3的数量。因此，第一发射控制线E11至E1k的负载可大于第三发射控制线E31至E3j的负载。

如同第三信号线350a和350b，负载匹配电阻器363a和363b可安装在第四信号线360a和360b中。因此，能够使第一发射控制线E11至E1k和第三发射控制线E31至E3j的负载匹配，并且第一像素区域AA1和第三像素区域AA3的亮度可一致。

例如，第一条第四信号线360a可包括第一子信号线361a、第二子信号线362a以及第四负载匹配电阻器363a。第一子信号线361a可与第四发射驱动器340连接，并且可将第三时钟信号CLK3提供至第四发射驱动器340。第二子信号线362a可与第三发射驱动器330连接，并且可将第三时钟信号CLK3提供至第三发射驱动器330。第四负载匹配电阻器363a可连接在第一子信号线361a与第二子信号线362a之间。

第一子信号线361a的一端可接收第三时钟信号CLK3。第一子信号线361a的另一端可连接至第四负载匹配电阻器363a。因此，第一子信号线361a可接收第三时钟信号CLK3，并且可通过第四负载匹配电阻器363a将第三时钟信号CLK3传输至第二子信号线362a。

与第一条第四信号线360a相同，第二条第四信号线360b可包括第一子信号线361b、第二子信号线362b以及第四负载匹配电阻器363b。第一子信号线361b可与第四发射驱动器340连接，并且可将第四时钟信号CLK4提供至第四发射驱动器340。第二子信号线362b可与第三发射驱动器330连接，并且可将第四时钟信号CLK4提供至第三发射驱动器330。第四负载匹配电阻器363b可连接在第一子信号线361b与第二子信号线362b之间。

第一子信号线361b的一端可接收第四时钟信号CLK4。第一子信号线361b的另一端可连接至第四负载匹配电阻器363b。因此，第一子信号线361b可接收第四时钟信号CLK4，并且可通过第四负载匹配电阻器363b将第四时钟信号CLK4传输至第二子信号线362b。

第四负载匹配电阻器363a和363b可连接在第四发射驱动器340的第一发射级电路EST11与第三发射驱动器330的最后一个发射级电路EST3j之间。第三信号线350a和350b以及第四信号线360a和360b可具有与参考图4所描述的第一信号线250a和250b相同的材料和结构。

图15示出第三信号线和第二发射驱动器的一个实施方式。参考图15，一个或多个额外负载匹配电阻器354a和354b可安装在第三信号线350a和350b中的第二子信号线352a和352b中。

第二发射控制线E21至E2j的负载可彼此不同。例如，第二发射控制线E21至E2j的长度可根据第二像素区域AA2的形式而彼此不同。此外，连接至第二发射控制线E21至E2j中的每一个的像素PXL2的数量也可不同。

在这种情况下，可另外使用负载匹配电阻器354a和354b以使第二发射控制线E21至E2j的负载匹配。第二子信号线352a和352b中的每一个可分为多条信号线。负载匹配电阻器354a和354b可连接在分离的信号线之间。

最终，负载匹配电阻器354a和354b可连接在相邻的两个级电路(例如，级电路EST22和EST23以及级电路EST2j-2和EST2j-1)之间。负载匹配电阻器354a和354b可具有与参考图4所描述的第一负载匹配电阻器253a相同的材料和结构。

已描述了第三信号线350a和350b中的第二子信号线352a和352b，但是负载匹配电阻器可另外安装在第三信号线350a和350b中的第一子信号线351a和351b、以及第四信号线360a和360b中的第一子信号线361a和361b以及第二子信号线362a和362b中。

图16示出安装在发光控制线处的负载匹配电阻器的一个实施方式。为了使第一发射控制线E11至E1k和第二发射控制线E21至E2j的负载匹配，第三负载匹配电阻器R41至R4j可在第二发射控制线E21至E2j中。第三负载匹配电阻器R41至R4j可连接在第二发射驱动器320与第二发射控制线E21至E2j之间。

第三负载匹配电阻器R41至R4j可具有相同电阻值或不同电阻值。例如，第二发射控制线E21至E2j中的至少一些可具有不同负载，使得与第二发射控制线E21至E2j中的一些相关的第三负载匹配电阻器R41至R4j中的至少一些可具有不同电阻值。

在一个实施方式中，第三负载匹配电阻器R41至R4j可连接在第二发射驱动器320中的发射级电路EST21至EST2j的输出端子与第二发射控制线E21至E2j之间。第三负载匹配电阻器R41至R4j可由具有比第二发射控制线E21至E2j的电阻高的电阻的材料形成。

例如，第二发射控制线E21至E2j可由与像素PXL1、PXL2和PXL3中的晶体管的源电极和漏电极相同的材料形成。第三负载匹配电阻器R41至R4j可由与像素PXL1、PXL2和PXL3中的晶体管的栅电极或半导体层相同的材料形成。

第二发射控制线E21至E2j可由与像素PXL1、PXL2和PXL3中的晶体管的栅电极相同的材料形成。第三负载匹配电阻器R41至R4j可由与像素PXL1、PXL2和PXL3中的晶体管的半导体层相同的材料形成。

为了使第一发射控制线E11至E1k和第三发射控制线E31至E3j的负载匹配，第四负载匹配电阻器R51至R5j可安装在第三发射控制线E31至E3j中。第四负载匹配电阻器R51至R5j可连接在第三发射驱动器330与第三发射控制线E31至E3j之间。

第四负载匹配电阻器R51至R5j可具有相同电阻值或不同电阻值。例如，第三发射控制线E31至E3j中的至少一些可具有不同负载，使得与第三发射控制线E31至E3j中的一些相关的第四负载匹配电阻器R51至R5j中的至少一些可具有不同电阻值。

在一个实施方式中，第四负载匹配电阻器R51至R5j可连接在包括在第三发射驱动器330中的发射级电路EST31至EST3j的输出端子与第三发射控制线E31至E3j之间。第四负载匹配电阻器R51至R5j可由具有比第三发射控制线E31至E3j的电阻高的电阻的材料形成。例如，第三发射控制线E31至E3j可由与像素PXL1、PXL2和PXL3中的晶体管的源电极和漏电极相同的材料形成。第四负载匹配电阻器R51至R5j可由与像素PXL1、PXL2和PXL3中的晶体管的栅电极或半导体层相同的材料形成。

第三发射控制线E31至E3j可由与像素PXL1、PXL2和PXL3中的晶体管的栅电极相同的材料形成。第四负载匹配电阻器R51至R5j可由与像素PXL1、PXL2和PXL3中的晶体管的半导体层相同的材料形成。

例如，图17示出与图14相对应的发射级电路的一个实施方式。为了便于描述，图17示出第一发射驱动器310的发射级电路EST11和EST12。

参考图17，第一发射级电路EST11可包括第一驱动电路2100、第二驱动电路2200、第三驱动电路2300以及输出单元2400。第一驱动电路2100可基于提供至第一输入端子2001到第二输入端子2002的信号来控制第二十二节点N22和第二十一节点N21的电压。为此，第一驱动电路2100可包括第十一晶体管M11至第十三晶体管M13。

第十一晶体管M11可连接在第一输入端子2001与第二十一节点N21之间，并且其栅电极可连接至第二输入端子2002。当第三时钟信号CLK3提供至第二输入端子2002时，第十一晶体管M11可导通。

第十二晶体管M12可连接在第二输入端子2002与第二十二节点N22之间，并且其栅电极可连接至第二十一节点N21。第十二晶体管M12基于第二十一节点N21的电压而导通或截止。

第十三晶体管M13可位于接收第四驱动电源VSS2的第五输入端子2005与第二十二节点N22之间，并且其栅电极可连接至第二输入端子2002。当第三时钟信号CLK3提供至第二输入端子2002时，第十三晶体管M13可导通。

第二驱动电路2200可基于提供至第三输入端子2003的信号以及第二十二节点N22的电压来控制第二十一节点N21和第二十三节点N23的电压。为此，第二驱动电路2200可包括第十四晶体管M14至第十七晶体管M17、第十一电容器C11以及第十二电容器C12。

第十四晶体管M14可连接在第十五晶体管M15与第二十一节点N21之间，并且其栅电极可连接至第三输入端子2003。当第四时钟信号CLK4提供至第三输入端子2003时，第十四晶体管M14可导通。

第十五晶体管M15可连接在接收第三驱动电源VDD2的第四输入端子2004与第十四晶体管M14之间，并且其栅电极可连接至第二十二节点N22。第十五晶体管M15基于第二十二节点N22的电压而导通或截止。

第十六晶体管M16可连接在第十七晶体管M17的第一电极与第三输入端子2003之间，并且其栅电极可连接至第二十二节点N22。第十六晶体管M16基于第二十二节点N22的电压而导通或截止。

第十七晶体管M17可连接在第十六晶体管M16的第一电极与第二十三节点N23之间，并且其栅电极可连接至第三输入端子2003。当第四时钟信号CLK4提供至第三输入端子2003时，第十七晶体管M17可导通。

第十一电容器C11可连接在第二十一节点N21与第三输入端子2003之间。

第十二电容器C12可连接在第二十二节点N22与第十七晶体管M17的第一电极之间。

第三驱动电路2300可基于第二十一节点N21的电压来控制第二十三节点N23的电压。第三驱动电路2300可包括第十八晶体管M18和第十三电容器C13。

第十八晶体管M18可连接在接收第三驱动电源VDD2的第四输入端子2004与第二十三节点N23之间，并且其栅电极可连接至第二十一节点N21。第十八晶体管M18可基于第二十一节点N21的电压而导通或截止。

第十三电容器C13可连接在接收第三驱动电源VDD2的第四输入端子2004与第二十三节点N23之间。

输出单元2400可基于第二十一节点N21和第二十三节点N23的电压来控制提供至输出端子2006的电压。为此，输出单元2400可包括第十九晶体管M19和第二十晶体管M20。

第十九晶体管M19可连接在接收第三驱动电源VDD2的第四输入端子2004与输出端子2006之间，并且其栅电极可连接至第二十三节点N23。第十九晶体管M19可基于第二十三节点N23的电压而导通或截止。

第二十晶体管M20可位于输出端子2006与接收第四驱动电源VSS2的第五输入端子2005之间，并且其栅电极可连接至第二十一节点N21。第二十晶体管M20可基于第二十一节点N21的电压而导通或截止。输出单元2400可作为缓冲器被驱动。

另外，第十九晶体管M19和/或第二十晶体管M20可由彼此并联连接的多个晶体管形成。

第二发射级电路EST12和剩余的发射级电路EST13至EST1k可具有与第一发射级电路EST11的配置相同的配置。

第j个发射级电路EST1j的第二输入端子2002可接收第三时钟信号CLK3，并且其第三输入端子2003可接收第四时钟信号CLK4。第j+1个扫描级电路EST1j+1的第二输入端子2002可接收第四时钟信号CLK4，并且其第三输入端子2003可接收第三时钟信号CLK3。

第三时钟信号CLK3和第四时钟信号CLK4具有相同周期，并且其相位彼此不重叠。例如，时钟信号CLK3和CLK4中的每一个具有2H的周期，并且可在不同水平时段期间提供时钟信号CLK3和CLK4中的每一个。

第一发射驱动器310中的级电路可如图17中。除了第一发射驱动器310以外的其他发射驱动器(例如，第二发射驱动器320、第三发射驱动器330和第四发射驱动器340)中的级电路可具有相同的配置。

图18是示出用于驱动图17中的发射级电路的方法的一个实施方式的波形图。为了便于描述，在图18中，将通过使用第一发射级电路EST11来描述操作。

参考图18，第三时钟信号CLK3和第四时钟信号CLK4可具有2个水平时段(2H)的周期，并且可在不同水平时段期间提供该第三时钟信号和第四时钟信号。例如，第四时钟信号CLK4可以是从第三时钟信号CLK3移位半个周期(即，1个水平时段(1H))的信号。

当提供第二启动脉冲SSP2时，第一输入端子2001可设置有第三驱动电源VDD2的电压。当没有提供第二启动脉冲SSP2时，第一输入端子2001可具有第四驱动电源VSS2的电压。此外，当时钟信号CLK提供至第二输入端子2002和第三输入端子2003时，第二输入端子2002和第三输入端子2003可具有第四驱动电源VSS2的电压。当时钟信号没有提供至第二输入端子2002和第三输入端子2003时，第二输入端子2002和第三输入端子2003可具有第三驱动电源VDD2的电压。

提供至第一输入端子2001的第二启动脉冲SSP2与提供至第二输入端子2002的时钟信号(即，第三时钟信号CLK3)同步提供。此外，第二启动脉冲SSP2可设为具有比第三时钟信号CLK3大的宽度。例如，可在4个水平时段(4H)期间提供第二启动脉冲SSP2。

在操作中，首先，第三时钟信号CLK3可在第一时刻t1提供至第二输入端子。当第三时钟信号CLK3提供至第二输入端子2002时，第十一晶体管M11和第十三晶体管M13可导通。

当第十一晶体管M11导通时，第一输入端子2001与第二十一节点N21可电连接。由于第二启动脉冲SSP2没有提供至第一输入端子2001，所以具有低电平的电压可提供至第二十一节点N21。

当具有低电平的电压提供至第二十一节点N21时，第十二晶体管M12、第十八晶体管M18和第二十晶体管M20可导通。

当第十八晶体管M18导通时，第三驱动电源VDD2提供至第二十三节点N23。因此，第十九晶体管M19可截止。在这种情况下，第十三电容器C13充入与第三驱动电源VDD2相对应的电压。因此，第十九晶体管M19甚至在第一时刻t1之后也可稳定保持截止状态。

当第二十晶体管M20导通时，第四驱动电源VSS2的电压可提供至输出端子2006。因此，发射控制信号在第一时刻t1不提供至第一条第一发射控制线E11。

当第十二晶体管M12导通时，第三时钟信号CLK3可提供至第二十二节点N22。此外，当第十三晶体管M13导通时，第四驱动电源VSS2的电压可提供至第二十二节点N22。第三时钟信号CLK3可以是第四驱动电源VSS2的电压。因此，第二十二节点N22可稳定设置有第四驱动电源VSS2的电压。同时，当第二十二节点N22的电压设置有第四驱动电源VSS2的电压时，第十七晶体管M17可设置有截止状态。因此，不论第二十二节点N22的电压如何，第二十三节点N23都可保持第三驱动电源VDD2的电压。

在第二时刻t2可停止向第二输入端子2002提供第三时钟信号CLK3。当停止提供第三时钟信号CLK3时，第十一晶体管M11和第十三晶体管M13可截止。第二十一节点N21的电压通过第十一电容器C11而保持在低电平电压。因此，第十二晶体管M12、第十八晶体管M18和第二十晶体管M20可保持导通状态。

当第十二晶体管M12导通时，第二输入端子2002与第二十二节点N22可电连接。在这种情况下，第二十二节点N22可以是高电平的电压。

当第十八晶体管M18导通时，第三驱动电源VDD2的电压提供至第二十三节点N23。因此，第十九晶体管M19可保持截止状态。

当第二十晶体管M20导通时，第四驱动电源VSS2的电压可提供至输出端子2006。

第四时钟信号CLK4可在第三时刻t3提供至第三输入端子2003。当第四时钟信号CLK4提供至第三输入端子2003时，第十四晶体管M14和第十七晶体管M17可导通。

当第十七晶体管M17导通时，第十二电容器C12与第二十三节点N23电连接。在这种情况下，第二十三节点N23可保持第三驱动电源VDD2的电压。随后，当第十四晶体管M14导通时，第十五晶体管M15设置有截止状态，使得即使第十四晶体管M14导通第二十一节点N21的电压也不改变。

当第四时钟信号CLK4提供至第三输入端子2003时，第二十一节点N21的电压可通过第十一电容器C11的耦合而降至低于第四驱动电源VSS2的电压的电压。当第二十一节点N21的电压降至低于第四驱动电源VSS2的电压的电压时，第十八晶体管M18和第二十晶体管M20的驱动特性可改进(因为PMOS晶体管接收低电压电平，所以PMOS晶体管具有良好的驱动特性)。

在第四时刻t4，第二启动脉冲SSP2可提供至第一输入端子2001，并且第三时钟信号CLK3可提供至第二输入端子2002。当第三时钟信号CLK3提供至第二输入端子2002时，第十一晶体管M11和第十三晶体管M13可导通。当第十一晶体管M11导通时，第一输入端子2001与第二十一节点N21可电连接。在这种情况下，由于第二启动脉冲SSP2没有提供至第一输入端子2001，所以具有高电平的电压可提供至第二十一节点N21。当具有高电平的电压提供至第二十一节点N21时，第十二晶体管M12、第十八晶体管M18和第二十晶体管M20可截止。

当第十三晶体管M13导通时，第四驱动电源VSS2的电压可提供至第二十二节点N22。在这种情况下，由于第十四晶体管M14设置有截止状态，所以第二十一节点N21可保持具有高电平的电压。此外，由于第十七晶体管M17设置有截止状态，所以第二十三节点N23的电压可通过第十三电容器C13而保持具有高电平的电压。因此，第十九晶体管M19可保持截止状态。

第四时钟信号CLK4可在第五时刻t5提供至第三输入端子2003。当第四时钟信号CLK4提供至第三输入端子2003时，第十四晶体管M14和第十七晶体管M17可导通。此外，由于第二十二节点N22设置有第四驱动电源VSS2的电压，所以第十五晶体管M15和第十六晶体管M16可导通。

当第十六晶体管M16和第十七晶体管M17导通时，第四时钟信号CLK4可提供至第二十三节点N23。当第四时钟信号CLK4提供至第二十三节点N23时，第十九晶体管M19可导通。当第十九晶体管M19导通时，第三驱动电源VDD2的电压可提供至输出端子2006。提供至输出端子2006的第三驱动电源VDD2的电压可提供至第一条第一发射控制线E11作为发射控制信号。

同时，当第四时钟信号CLK4的电压提供至第二十三节点N23时，第二十二节点N22的电压通过第十二电容器C12的耦合而降至低于第四驱动电源VSS2的电压的电压。因此，连接至第二十二节点N22的晶体管的驱动特性可改进。

当第十四晶体管M14和第十五晶体管M15导通时，第三驱动电源VDD2的电压可提供至第二十一节点N21。当第三驱动电源VDD2的电压提供至第二十一节点N21时，第二十晶体管M20可保持截止状态。因此，第三驱动电源VDD2的电压可稳定提供至第一条第一发射控制线E11。

第三时钟信号CLK3可在第六时刻t6提供至第二输入端子2002。当第三时钟信号CLK3提供至第二输入端子2002时，第十一晶体管M11和第十三晶体管M13可导通。

当第十一晶体管M11导通时，第二十一节点N21与第一输入端子2001电连接，并且因此，第二十一节点N21可以是低电平的电压。当第二十一节点N21是低电平的电压时，第十八晶体管M18和第二十晶体管M20可导通。

当第十八晶体管M18导通时，第三驱动电源VDD2的电压提供至第二十三节点N23，并且因此，第十九晶体管M19可截止。当第二十晶体管M20导通时，第四驱动电源VSS2的电压可提供至输出端子2006。提供至输出端子2006的第四驱动电源VSS2的电压可提供至第一条第一发射控制线E11。因此，可停止提供发射控制信号。

本实施方式的发射级电路EST可在重复上述过程的同时，将发射控制信号顺序地输出至发射控制线。

图19示出图13中的第一像素的一个实施方式。为了便于描述，图19示出连接至第m条数据线Dm和第i条第一扫描线S1i的第一像素PXL1。

参考图19，第一像素PXL1可包括有机发光二极管OLED、第一晶体管T1至第七晶体管T7以及存储电容器Cst。有机发光二极管OLED的阳极可经由第六晶体管T6连接至第一晶体管T1，并且其阴极可连接至第二像素电源ELVSS。有机发光二极管OLED可基于从第一晶体管T1提供的电流而生成具有预定亮度的光。

第一像素电源ELVDD可以是比第二像素电源ELVSS高的电压，使得电流可流至有机发光二极管OLED。

第七晶体管T7可连接在初始化电源Vint与有机发光二极管OLED的阳极之间。此外，第七晶体管T7的栅电极可连接至第i+1条第一扫描线Sli+1。当扫描信号提供至第i+1条第一扫描线Sli+1时第七晶体管T7可导通，以将初始化电源Vint的电压提供至有机发光二极管OLED的阳极。此处，初始化电源Vint可以是比数据信号的电压低的电压。

第六晶体管T6可连接在第一晶体管T1与有机发光二极管OLED之间。此外，第六晶体管T6的栅电极可连接至第i条第一发射控制线Eli。第六晶体管T6可在发射控制信号提供至第i条第一发射控制线Eli时截止，并且可在其他情况下截止。

第五晶体管T5可连接在第一像素电源ELVDD与第一晶体管T1之间。此外，第五晶体管T5的栅电极可连接至第i条第一发射控制线Eli。第五晶体管T5可在发射控制信号提供至第i条第一发射控制线Eli时截止，并且可在其他情况下截止。

第一晶体管T1(驱动晶体管)的第一电极可经由第五晶体管T5连接至第一像素电源ELVDD，并且其第二电极可经由第六晶体管T6连接至有机发光二极管OLED的阳极。此外，第一晶体管T1的栅电极可连接至第十节点N10。第一晶体管T1可基于第十节点N10的电压来控制从第一像素电源ELVDD经由有机发光二极管OLED流至第二像素电源ELVSS的电流的量。

第三晶体管T3可连接在第一晶体管T1的第二电极与第十节点N10之间。此外，第三晶体管T3的栅电极可连接至第i条第一扫描线Sli。当扫描信号提供至第i条第一扫描线Sli时第三晶体管T3可导通，以将第一晶体管T1的第二电极与第十节点N10电连接。因此，当第三晶体管T3导通时，第一晶体管T1可以二极管的形式连接。

第四晶体管T4可连接在第十节点N10与初始化电源Vint之间。此外，第四晶体管T4的栅电极可连接至第i-1条第一扫描线Sli-1。当扫描信号提供至第i-1条第一扫描线Sli-1时第四晶体管T4可导通，以将初始化电源Vint的电压提供至第十节点N10。

第二晶体管T2可连接在第m条数据线Dm与第一晶体管T1的第一电极之间。此外，第二晶体管T2的栅电极可连接至第i条第一扫描线Sli。当扫描信号提供至第i条第一扫描线Sli时第二晶体管T2可导通，以将第m条数据线Dm与第一晶体管T1的第一电极电连接。

存储电容器Cst连接在第一像素电源ELVDD与第十节点N10之间。存储电容器Cst可存储数据信号以及与第一晶体管T1的阈值电压相对应的电压。

第二像素PXL2和第三像素PXL3可利用与第一像素PXL1的电路相同的电路来实现。此外，参考图19描述的像素结构仅与使用扫描线和发射控制线的一个实例相对应。在另一个实施方式中，像素PXL1、PXL2和PXL3可具有不同的像素结构。

根据上述实施方式中的一个或多个，有机发光二极管OLED可基于从驱动晶体管提供的电流的量而生成各种颜色的光。例如，有机发光二极管OLED可基于从驱动晶体管提供的电流的量而生成白光。在这种情况下，能够使用分离的滤色器实现彩色图像。本文所讨论的晶体管是P型晶体管，但是在另一个实施方式中，它们中的一个或多个可以是N型晶体管。

晶体管的栅极截止电压和栅极导通电压根据晶体管的类型而处于不同电平。例如，对于P型晶体管，栅极截止电压和栅极导通电压可分别是高电平电压和低电平电压。对于N型晶体管，栅极截止电压和栅极导通电压可分别是低电平电压和高电平电压。

本文中所描述的方法、过程和/或操作可通过由计算机、处理器、控制器或其他信号处理装置所执行的代码或指令来执行。计算机、处理器、控制器或其他信号处理装置可以是本文中所描述的那些或者是除了本文中所描述的元件以外的元件。由于详细描述了形成方法(或计算机、处理器、控制器或其他信号处理装置的操作)的基础的算法，所以用于实现方法实施方式的操作的代码或指令可将计算机、处理器、控制器或其他信号处理装置转换为用于执行本文中的方法的专用处理器。

本文中所描述的驱动器、控制器以及其他处理特征可以逻辑实现，例如该逻辑可包括硬件、软件或这两者。当至少部分以硬件实现时，例如，驱动器、控制器和其他处理特征可以是各种集成电路中的任一个，包括但不限于专用集成电路，现场可编程门阵列，逻辑栅极、片上系统、微处理器或另一类型处理或控制电路的组合。

当至少部分以软件实现时，例如，驱动器、控制器和其他处理特征可包括用于存储例如由计算机、处理器、微处理器、控制器或其他信号处理装置执行的代码或指令的存储器或其他存储装置。计算机、处理器、微处理器、控制器或其他信号处理装置可以是本文中所描述的那些或除了本文中所描述的元件以外的元件。由于详细描述了形成方法(或计算机、处理器、微处理器、控制器或其他信号处理装置的操作)的基础的算法，所以用于实现方法实施方式的操作的代码或指令可将计算机、处理器、控制器或其他信号处理装置转换为用于执行本文中所描述的方法的专用处理器。

本文中已公开了示例性实施方式，并且尽管采用了特定术语，但是这些术语仅用于并且仅解释为通用和描述性含义且并不旨在限制。在一些实例中，对本领域普通技术人员显而易见的是，自提交本申请起，除非另有明确指示，否则结合具体实施方式所描述的特征、特性和/或元件可以单独使用，或者可以与结合其他实施方式中所描述的特征、特性和/或元件组合使用。因此，本领域技术人员应当理解的是，在不背离所附权利要求中所阐述的本发明的精神和范围的情况下，可以做出各种形式和细节上的改变。

Claims (20)

1.一种显示装置，包括：

基板，所述基板包括第一像素区域和第二像素区域，所述第二像素区域小于所述第一像素区域；

第一像素，所述第一像素在所述第一像素区域中并且与第一扫描线连接；

第二像素，所述第二像素在所述第二像素区域中并且与第二扫描线连接；

第一扫描驱动器，所述第一扫描驱动器包括将第一扫描信号分别提供至所述第一扫描线的多个级电路；

第二扫描驱动器，所述第二扫描驱动器包括将第二扫描信号分别提供至所述第二扫描线的多个级电路；以及

第一信号线，所述第一信号线将第一驱动信号提供至所述第一扫描驱动器和所述第二扫描驱动器，其中，所述第一信号线包括：

第一子信号线，所述第一子信号线将所述第一驱动信号提供至所述第一扫描驱动器的所述多个级电路；

第二子信号线，所述第二子信号线将所述第一驱动信号提供至所述第二扫描驱动器的所述多个级电路；以及

第一负载匹配电阻器，所述第一负载匹配电阻器连接在所述第一子信号线与所述第二子信号线之间，

其中，所述第一子信号线用于接收所述第一驱动信号，并且通过所述第一负载匹配电阻器将所述第一驱动信号传输至所述第二子信号线。

2.根据权利要求1所述的显示装置，其中，所述第二像素的数量小于所述第一像素的数量。

3.根据权利要求1所述的显示装置，其中，所述第二扫描线比所述第一扫描线短。

4.根据权利要求1所述的显示装置，其中，所述第一驱动信号包括时钟信号。

5.根据权利要求1所述的显示装置，其中，所述基板进一步包括第三像素区域，所述第三像素区域小于所述第一像素区域。

6.根据权利要求5所述的显示装置，其中，所述第二像素区域和所述第三像素区域在所述第一像素区域的一侧处并且彼此隔开。

7.根据权利要求5所述的显示装置，进一步包括：

第三像素，所述第三像素在所述第三像素区域中并且与第三扫描线连接；

第三扫描驱动器，所述第三扫描驱动器将第三扫描信号提供至所述第三扫描线；以及

第二信号线，所述第二信号线将第二驱动信号提供至所述第三扫描驱动器。

8.根据权利要求7所述的显示装置，进一步包括：

第四扫描驱动器，所述第四扫描驱动器将所述第一扫描信号提供至所述第一扫描线。

9.根据权利要求8所述的显示装置，其中：

所述第一扫描驱动器连接至所述第一扫描线的第一端，并且

所述第四扫描驱动器连接至所述第一扫描线的第二端。

10.根据权利要求9所述的显示装置，其中，所述第一扫描驱动器和所述第四扫描驱动器将第一扫描信号同时提供至相同的第一扫描线。

11.根据权利要求8所述的显示装置，其中，所述第二信号线包括：

第三子信号线，所述第三子信号线将所述第二驱动信号提供至所述第四扫描驱动器；

第四子信号线，所述第四子信号线将所述第二驱动信号提供至所述第二扫描驱动器；以及

第二负载匹配电阻器，所述第二负载匹配电阻器连接在所述第三子信号线与所述第四子信号线之间。

12.根据权利要求11所述的显示装置，其中，所述第三子信号线用于接收所述第二驱动信号，并且通过所述第二负载匹配电阻器将所述第二驱动信号传输至所述第四子信号线。

13.根据权利要求11所述的显示装置，其中，所述第三像素的数量小于所述第一像素的数量。

14.根据权利要求11所述的显示装置，其中，所述第三扫描线比所述第一扫描线短。

15.根据权利要求7所述的显示装置，其中，所述第二驱动信号包括时钟信号。

16.根据权利要求1所述的显示装置，进一步包括：

第一发射驱动器，所述第一发射驱动器通过第一发射控制线将第一发射控制信号提供至所述第一像素；

第二发射驱动器，所述第二发射驱动器通过第二发射控制线将第二发射控制信号提供至所述第二像素；以及

第三信号线，所述第三信号线将第三驱动信号提供至所述第一发射驱动器和所述第二发射驱动器。

17.根据权利要求16所述的显示装置，其中，所述第三信号线包括：

第五子信号线，所述第五子信号线将所述第三驱动信号提供至所述第一发射驱动器；

第六子信号线，所述第六子信号线将所述第三驱动信号提供至所述第二发射驱动器；以及

第三负载匹配电阻器，所述第三负载匹配电阻器连接在所述第五子信号线与所述第六子信号线之间。

18.根据权利要求17所述的显示装置，其中，所述第二发射控制线比所述第一发射控制线短。

19.根据权利要求17所述的显示装置，其中，所述第五子信号线用于接收所述第三驱动信号，并且通过所述第三负载匹配电阻器将所述第三驱动信号传输至所述第六子信号线。

20.根据权利要求19所述的显示装置，其中，所述第三驱动信号包括时钟信号。

Images