CN1075290C - 时钟信号再生方法和装置 - Google Patents

时钟信号再生方法和装置 Download PDF

Info

Publication number
CN1075290C
CN1075290C CN94120486A CN94120486A CN1075290C CN 1075290 C CN1075290 C CN 1075290C CN 94120486 A CN94120486 A CN 94120486A CN 94120486 A CN94120486 A CN 94120486A CN 1075290 C CN1075290 C CN 1075290C
Authority
CN
China
Prior art keywords
signal
clock signal
phase
phase difference
amplitude information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN94120486A
Other languages
English (en)
Other versions
CN1117220A (zh
Inventor
谷田贝彻矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1117220A publication Critical patent/CN1117220A/zh
Application granted granted Critical
Publication of CN1075290C publication Critical patent/CN1075290C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Abstract

一种时钟信号再生方法和装置，该装置包括，一个从接收数据中提取与接收数据率相对应的定时信号的定时提取电路；一个用于比较定时提取电路的定时信号与现再生时钟信号的相位的相位比较器；在一个其频率高于定时信号频率控制时钟信号的周期中重复地叠加相位差信号的积分电路；用于将相位差积分值转换成幅度信息的正弦波再生ROM；数字模拟转换装置用于将模拟信号与参考电压进行比较的比较器。

Description

时钟信号再生方法和装置
本发明涉及一种用于再生一个与接收的数据同步的时钟信号的时钟信号再生方法和装置，更确切说，涉及用于无线电通讯领域的时钟信号再生方法，它从接收的数据中，提取一个与接收的数据率相对应的定时信号并将其的相位与时钟信号再生装置输出的再生时钟信号的相位进行比较，产生一个与两者间的相位差相对应的相位差信号，然后根据相位差信号矫正再生时钟信号的相位。
图八表示出一般已用作时钟信号再生装置，它使用了一个锁相环，参照图八所示的时钟信号再生装置，包括一个用于从接收的数据中提取一个与接收数据率相对应的定时信号的定时提取电路101，一个用于将该定时电路101提取的定时信号的相位与一个来自该时钟信号再生装置的再生时钟信号的相位进行比较并输出一个与两者间的相位差相对应的电压相位差信号的相位比较器102，一个用于消除相位比较器102输入的相位差信号的高频分量的环路滤波器(LPF)，一个加法/减法控制电路104，一个计数器校正电路105以及一个用于计数具有N倍于定时信号频率的控制时钟信号(快时钟)的脉冲的计数器106。
加法/减法控制电路104，相应于滤波器103输出的相位差电压，输出一个信号，该信号指示出计数器106的应当加一或者减一，计数值校正电路105相应于加法减法控制电路104的输出校正计数器106目前的计数值，并且将校正后的值输入计数器106。
在上述的操作过程中，计数器106根据从接收数据提取的定时信号和再生时钟信号的相位差修正它的计数值，并按照等于接收数据率阶跃的1/N的阶跃(step)控制再生时钟信号的相位，该操作起到PLL电路的电压控制型振荡器(VCO)的作用从而产生一个对应于接收数据率的时钟信号。
然而，上述传统型的时钟信号再生装置的相位控制具有一个由控制时钟信号的一个时钟宽度限制的上限，并且仅仅能够允许在所得的有限的固定宽度内的最小单元的相位控制，特别是当控制时钟信号的频率等于接收数据的频率的N倍时，再生时钟信号不能被按照小于数据率阶跃的1/N阶跃进行校正，它们之间的关系表示在图九中，参考图九，曲线1表示接收的数据，曲线2表示再生时钟信号，它的相位与接收数据的相位偏离一阶跃的最小相位控制宽度α，曲线3表示另一个在相位上得到最佳校正的再生时钟信号，以该例中，最小相位控制宽度α等于该数据一个符号的宽度1/N，换言之，等于该控制时钟信号的一个时钟的宽度。
因此，在一个对大量的数据进行高速处理的系统中，当数据率如此之高以至于符号频率和控制时钟信号频率之间的比N不能被定为很高，再生时钟信号将表现出很高的相位跳动，因此，不能保证系统的高性能，此外，如果打算抑制再生时钟信号的相位跳动，则必须将控制时钟信号的频率设定为极高，例如，试图将相位跳动抑制在3度之内，而数据率为2.5Mb/S，则控制时钟信号的频率必须为300MHz或更高，这个值实际中不可行，(符号率指在一秒内能传送的符号数量；符号率等于比特率，这里数据是二进制数据，但等于比特率的1/2，这里，该数据是四值数字调制数据)。
本发明的目的在于提供一种时钟信号再生方法和装置，其中再生时钟信号的相位控制可以在小于一个控制时钟信号的时钟宽度幅度阶跃上进行，从而即使在一个高速系统中，也能提高再生时钟信号的频率和精度，减小相位跳动。
为了实现上述目的，根据本发明的一个方面，提供了一种用于再生与接收的信息同步的时钟信号再生方法，该方法包括以下步骤：从接收的数据中，提取一个与接收的数据率相应的定时信号；将定时信号与再生时钟信号的相位进行比较从而产生一个对应于两者间相位差的相位差信号；按照一个控制时钟信号的周期----其频率高于定时信号的频率----在每个再生时钟信号周期的相位差信号重复叠加从而对每一个加法运算产生一个相位差积分值；将相位差积分值转换成幅度信息，其中正弦波的幅度以一个数字值表示；将幅度信息转换成一个模拟信号，将模拟信号与一个参考电压进行比较从而产生一个以再生时钟信号形式输出的并且被用于下一个循环的第一比较步骤的新的再生时钟信号。
在重复叠加步骤，最好在相位信号上叠加一个预定的偏值量。
用数字值表示正弦波幅度的幅度信息，可以被预先存贮在存贮器中，该幅度信息可以从指定相位差积分值作为该存储器读出地址的存贮器中读出。
最好从在第一比较步骤得到的相位差信号中除去高频成分，并且最好从第二转换步骤获得的模拟信号中除去高频成分。
根据本发明的另外一个方面，提供了一种用于再生与接收信息同步的时钟信号再生装置，它包括：一个从接收数据中提取与接收数据率相对应的定时信号的定时提取电路；一个用于比较定时提取电路提取的定时信号与再生时钟信号的相位以产生一个对应两者之间的相位差的相位差信号的比较器；按照其频率高于定时信号频率的控制时钟信号将在每个再生时钟信号周期的相位差信号重复地叠加以产生一个用于每次这样的加法运算的相位差积分电路；用于将相位差积分值转换成幅度信息的幅度信息转换装置，借此，一正弦波的幅度可以用一数字值表示；数字模拟转换装置用于将幅度信息转换成模拟信号以及用于将模拟信号与参考电压进行比较，从而产生一个从时钟信号再生装置中以再生时钟信号方式输出的并被输入到相位比较器中的新的时钟再生信号的波形整形装置。
就该时钟信号再生装置和方法而言，其中控制时钟信号的频率等于从接收数据中提取的定时信号的频率的N倍，对在每一个再生时钟信号的时钟的相位差信号被按照定时信号的频率的N倍的频率重复叠加以产生一个对应于每一个加法运算的相位差积分值，该相位差积分值由一个对应于接收数据1/N周期内的，也就是说，在等于控制时钟信号的一个周期的周期内的相位差值递增，对于每个相位差积分值，正弦波的幅度被转换成用数字量表示的幅度信息，幅度信息被转换成一个模拟信号，模拟信号与一个参考电压进行比较，从而进行波形整形，从而获得一个相位经过校正的新的时钟再生信号，而幅度信息在控制时钟信号的同一个周期中获得，由于最新获得的再生时钟信号的相位取决于通过数模转换将正弦波的数字幅度值转换成模拟值而获得的模拟信号，一个阶跃的相位控制宽度不局限于一个值，其下限为如传统的时钟再生信号装置的控制时钟信号周期的1/N，但是可以在一个小于1/N周期的阶跃上发生变化。
本发明的上述目的，特点和优点将在下面结合附图所作用说明和权利要求中更容易理解，其中相同的元件用相同的数字表示。
图1是本发明时钟再生装置的一个优选实施例的框图。
图2表示图1的时钟信号再生装置中的定时提取电路和相位比较器的电路结构实例。
图3表示图2所示的定时电路和相位比较器的工作时序图。
图4表示图1的时钟再生装置的积分器的电路结构的实例的框图。
图5表示图1所示的积分器D/A转换器，低通滤器和比较器输出时序图。
图6表示图4所示的积分器中的积分运算和积分器的输出所指定的正弦波再生ROM的地址之间的关系。
图7表示正弦波再生ROM的读出地址和相对于正弦波波形的采样输出。
图8表示传统的时钟信号再生装置的框图。
图9是表示图8所示的传统时钟信号再生装置中控制再生时钟信号的相位的限制。
参照图1，其中所表示的为本发明的时钟信号发生装置，图1的时钟信号发生装置包括一个定时提取电路1，一个相位比较器2，一个环滤波器(低通滤波器)3，一个积分器4，一个正弦波再生ROMS5，一个数模(D/A)转换器6，一个低通滤波器7，和一个比较器8，时钟信号发生装置采取了PLL电路结构，其中，比较器8的输出作为一个再生时钟信号被反馈到相比较器2。
定时提取电路1从接受到的数字调制信号数据51中提取一个对应于接收数据51的时间信号52。相位比较器2比较定时提取电路1输出的时间信号52和再生的时钟信号50之间的相位差，并输出一个于上述两个信号52和50之间的相位差相对应的电压相位差信号。图2给出了定时提取电路1和相位比较器电路2的电路结构实施例，它们各部分的工作状态表示在图3中。其中，接收的数据52用经过D/A转换后的波形和已经从模拟波形中除去了高频成分的其他波形表示。
参考图2，定时提取电路1包括一个接收数据51和触发电路201，另一个用于接收触发电路201的输出的触发电路203，一个用于使再生时钟信号50反相的反相器203，用于接收数据51的最大有效位(MSB)的触发电路204，以及另一个用于接收触发电路204的输出的触发电路205，经过处理的再生时钟信号50被输入到触发电路202，204和205中，而经过反相器203反相的再生时钟信号50被输入到触发电路201中。
相位比较器2包括一用于接收触发电路204和205输出的异或电路207，另一个用于接收触发电路202和触发电路205的反相输出的异或电路206，以及一个用于根据异或电路207的输出选择异或电路206的输出的选择电路208。
参考附图3，触发电路201从反相再生时钟信号50的反相器203的输出的上升沿提取接收的数据51，并且当数据偏离0交叉点时，给出一个正负极生对应于偏离的方向，幅度对应于偏离的大小的输出值，触发电路202将触发电路201的输出延迟，延迟量等于再生时钟信号的1/2时钟脉冲宽度，触发电路204在再生时钟信号50的上升沿处提取接收的数据51的MSB的变化。触发电路205将触发电路204的输出延迟到再生时钟信号50的下一个上升沿。异或电路206异或触发电路202的输出和触发电路205的反相输出以便将触发电路205的输出控制为正或负极性之一。异或电路207异或触发电路204和触发电路205的输出并将所得的输出信号输入到选择电路208，当异或电路206的输出与零点交叉时，选择电路208选择异或电路206的输出，但是当异或电路206的输出不与零点交叉时，选择零，输出的选择值作为一个相位差信号53。相位差信号53表现为一个于相位差相对应的电压，当再生时钟信号50超前接收数据51时，它是一个负值，当再生时钟信号50滞后接收数据51时，它是一个正值。
参考附图1，环路滤波器3去除在再生时钟信号的每个时钟周期相位比较器2输出的相位差信号53中的高频成分，积分器4及按照控制时钟信号54的周期(其频率为定时信号的N倍)重复地或累积地将已经去除了高频成分的相位差信号累加，并对每个叠加运算输出一个相位差信号积分值，图4表示出积分器4的一种电路结构。
参考图4，积分器4包括第一和第二加法电路301和302和一个触发电路303。第一加法电路301将一个预定的偏置量B加到环路波滤器3输出的相位差信号53上，并将结果输出到第二加法电路302中。触发电路303将第二加法电路302的输出延迟，延迟时间等于控制时钟信号54的一个时钟脉冲宽度，然后将延迟后的信号送回到第二加法电路302，第二加法电路302将该信号与已经由第一加法电路301叠加了偏置量B的相位差信号进行迭加。换句话说，第二加法电路302在数据率1/N的周期的周期中迭加已经叠加了偏置量B的相位差信号，并以积分器4的相位差积分值形式输出每次加法运算的结果，如图5所示，在数据率1/N周期的周期中输出的相位差积分值55被作为读取地址信号提供给正弦波再生ROM 5。这里，如果正弦波再生ROM 5地址具有8位结构，则仅考虑由积分器4输出的相位差积分值的低8位，从而地址指定可以在每个周期中重复进行，寻址从第一个8位全为零的地址开始，到8位全为1的地址结束。
正弦波再生ROM 5预先储存了一个正弦波波形作为数字值的表格数据。如上所述，正弦波ROM 5从积分器4接收作为读取地址信号的相位差积分值55，并输出与地址对应的正弦波波形的采样数据。A-弦波ROM 5中的读取操作是与控制时钟信号54同步进行的，但是最大读取速率是控制时钟信号54速率的1/N。然而，由于从正弦波再生ROM 5中输出的正弦波波形的采样速率在相位上受到与正弦波再生ROM 5的位长度相应的分辨率的控制，相位可以在此控制时钟信号54的更小的阶跃上变化。
图6表示积分器4的积分运算和积分器4的输出所指定的正弦波再生ROM 5的地址之间的关系，正弦波再生ROM 5的读取地址由等于相位差信号53和偏置量ΔB之和的一个值递增。
图7表示读取地址与正弦波再生ROM 5到正弦波的采样输出之间的关系。读取地址和采样输出是用8位表示的，所有8位均为零的地址和所有8位均为1的地址之间的地址的幅度信息被储存起来。由此构成该正弦波的一个周期。对应于正弦波的采样输出的最大幅度点表现在[11111111]，最小幅度点表现在[00000000]，中间幅度点表现在[10000000]，此外，当控制时钟信号的频率被设置为数据频率的四倍时(n=4)，偏置量被作为地址[01000000]给出，该地址对应于正弦波的90度点。
参考图1,D/A转换器6在控制时钟信号54的一个周期(1/N接收数据的周期)将上述的正弦波再生ROM 5的采样输出转换成一个模拟电压，D/A转换器6的输出表现为一个阶梯形波形，其幅度在等于接收数据51的周期的1/N周期中变化，如图5所示，低通滤波器7去除D/A转换器6输出中的高频成分，输出一个相位细微变化的正弦波信号。比较器8将低通滤器的正弦波输出与一个参考电压进行比较，通过波形修整正弦波的波形并输出一个相位细微变化的新的再生时钟信号。
图5表示当控制时钟信号54的频率被设置在数据频率的4倍时，积分器4,D/A转换器6，低通滤波器7和比较器8的输出波形，在图5中，左边的部分表示当接收信号的频率等于再生时钟信号50的频率F时的输出波形，中间的部分表示当接收信号51的频率低于再生时钟信号50的频率f时的输出波形，右边的部分表示当接收信号的频率高于再生时钟信号50的频率f时的输出波形。积分器4每一次加法运算的和值(第一加法电路301的输出)根据从接收数据51中提取的定时信号52与再生时钟信号50之间的相位差的大小而变化。当＂接收的数据率=f0＂，由于相位差为零时，积分器4的和值等于偏置值ΔB，当＂接收的数据率小于f0，相位差的符号为负时，积分器4的和值低于偏置值ΔB，当＂接收的数据大于f0＂，相位差的符号为正时，积分器4的和值高于偏置值ΔB。
和值的大小表示积分器4的输出波形的斜率的大小，正弦波再生ROM 5的所有地址都被指定一次所需的时间随着斜率的变化而变化，对应于图7所示的读取地址采样输出也相应变化，采样输出的变化表现为D/A转换器6输出的正弦波周期的变化。D/A转换器6的输出被输入到低通滤波器7中以提取一个基波分量，然后比较器8将该基波分量与一个参考电压进行比较，比较器8的输出波形形成一个新的再生时钟信号，其相位随着一个控制时钟信号54的时钟宽度的偏移而变化(接收数据51的一个字符的宽度的1/N)，如图5所示。
以上详细描述了本发明，对于本领域的普通技术人员来说，可以在此基础上作出许多不超出本发明的思想以及保护范围的变化。

Claims (5)

1．一种用于产生与接收的数据同步的时钟信号的时钟信号再生方法，其特征在于包括以下步骤：
从接收的数据提取一个与接收的数据率相对应的定时信号；
将提取的定时信号与再生时钟信号进行比较，产生一个对应于两者间的相位差的相位差信号；
在控制时钟信号的一个周期中，在再生时钟信号的每个时钟重复地叠加相位差信号，该控制时钟信号的频率高于定时信号的频率，从而对每个这样的加法运算产生相位差积分值；
将该相位差积分值转换成幅度信息，由此，正弦波的幅度通过一个数字值表示；
将该幅度信息转换成模拟信号；以及
将该模拟信号与一个参考电压比较，产生一个新的再生时钟信号，并作为一个再生时钟信号输出，用于下一个循环的第一比较步骤。
2．如权利要求1所述的时钟信号再生方法，其特征在于在每个重复叠加步骤，一个预定的偏置量被叠加到相位差信号上。
3．如权利要求1所述的时钟信号再生方法，其特征在于用数字值表示的正弦波的幅度信息被预先储存在存储器中，指定相位差积分值作为所述存储器的一个读地址，从所述存储器中读出幅度信息。
4．一种用于产生与接收的数据同步的时钟信号的时钟信号再生装置，其特征在于包括：
定时提取电路，用于从接收的数据提取一个与接收的数据率相对应的定时信号；
相位比较器，用于将提取的定时信号与再生时钟信号进行比较，产生一个对应于两者间的相位差的相位差信号；
积分装置，用于在控制时钟信号的一个周期中，在再生时钟信号的每个时钟重复地叠加相位差信号，该控制时钟信号的频率高于定时信号的频率，从而对每个这样的加法运算产生相位差积分值；
幅度信息转换装置，用于将该相位差积分值转换成幅度信息，由此，正弦波的幅度通过一个数字值表示；
数模转换装置，用于将该幅度信息转换成模拟信号；以及
波形修正装置，用于将该模拟信号与一个参考电压比较，产生一个新的再生时钟信号，并作为一个再生时钟信号从所述时钟信号再生装置输出，并送至所述相位比较器。
5．如权利要求4所述的时钟信号再生装置，其特征在于所述幅度信息转换装置包括一个存储了正弦波波形的幅度信息的正弦波再生只读存储器，该幅度信息指定相位差积分值作为所述正弦波再生只读存储器的一个读地址，从所述正弦波再生只读存储器中读出幅度信息。
CN94120486A 1993-12-25 1994-12-23 时钟信号再生方法和装置 Expired - Fee Related CN1075290C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP348154/93 1993-12-25
JP34815493A JPH07193564A (ja) 1993-12-25 1993-12-25 クロック再生装置および再生方法
JP348154/1993 1993-12-25

Publications (2)

Publication Number Publication Date
CN1117220A CN1117220A (zh) 1996-02-21
CN1075290C true CN1075290C (zh) 2001-11-21

Family

ID=18395113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94120486A Expired - Fee Related CN1075290C (zh) 1993-12-25 1994-12-23 时钟信号再生方法和装置

Country Status (6)

Country Link
US (1) US5546032A (zh)
EP (1) EP0660560A1 (zh)
JP (1) JPH07193564A (zh)
CN (1) CN1075290C (zh)
AU (1) AU683108B2 (zh)
CA (1) CA2138730C (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0863893A (ja) * 1994-08-25 1996-03-08 Canon Inc クロック発生装置
JP3487119B2 (ja) * 1996-05-07 2004-01-13 松下電器産業株式会社 ドットクロック再生装置
IT1288804B1 (it) * 1996-11-07 1998-09-24 Cselt Centro Studi Lab Telecom Procedimento e dispositivo per il controllo di fase di un segnale di orologio in una trasmissione ottica punto a punto.
US5982826A (en) * 1997-04-23 1999-11-09 Paradyne Corporation Synchronous clock regeneration system for generating a clock waveform at a specified frequency
US6028898A (en) * 1997-04-24 2000-02-22 Nortel Networks Corporation Signal regenerator
DE69825353T2 (de) * 1997-04-24 2004-12-16 Nortel Networks Ltd., St. Laurent Verfahren und Gerät zur Phasendetektion in digitalen Signalen
US6151356A (en) * 1997-04-28 2000-11-21 Nortel Networks Limited Method and apparatus for phase detection in digital signals
JP3048134B2 (ja) 1997-12-02 2000-06-05 日本電気株式会社 クロック信号再生装置
JPH11205297A (ja) * 1998-01-12 1999-07-30 General Res Of Electron Inc クロック再生回路
US6771712B2 (en) 2001-07-27 2004-08-03 The Pulsar Network, Inc. System for extracting a clock signal and a digital data signal from a modulated carrier signal in a receiver
US7139581B2 (en) * 2002-05-02 2006-11-21 Aeroscout, Inc. Method and system for distance measurement in a low or zero intermediate frequency half-duplex communications loop
GB2399241B (en) * 2003-03-06 2006-04-12 Ifr Ltd Improved waveform generation
CN101931386B (zh) * 2009-06-19 2014-03-26 鸿富锦精密工业（深圳）有限公司 脉宽调制控制系统
US8450935B2 (en) * 2009-12-23 2013-05-28 Seasonal Specialties, Llc Controller circuit for half wave LED light strings
CN101938348B (zh) * 2010-07-30 2013-05-22 重庆金美通信有限责任公司 以标准时钟/数据为参考的时钟再生方法
US11075743B2 (en) * 2019-08-27 2021-07-27 Nxp Usa, Inc. Adjustable high resolution timer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3824498A (en) * 1972-12-22 1974-07-16 Dallas Instr Inc Digital processor for selectively synthesizing sinusoidal waveforms and frequency modulations
GB2160375A (en) * 1984-06-15 1985-12-18 Philips Electronic Associated Phase controlled oscillator and a data demodulator including said oscillator
GB2215539A (en) * 1988-03-02 1989-09-20 Plessey Co Plc All-digital phase-locked loop

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5389348A (en) * 1977-01-18 1978-08-05 Toshiba Corp Digital phase synchronizing loop
ZA805412B (en) * 1979-09-14 1981-08-26 Plessey Overseas Zero-crossing comparators with threshold validation
US4484296A (en) * 1982-07-19 1984-11-20 Rockwell International Corporation Phase programmable signal generator means
JPS6074702A (ja) * 1983-09-30 1985-04-27 Fujitsu Ltd デイジタル電圧制御発振器
US4694196A (en) * 1984-12-07 1987-09-15 American Telephone And Telegraph Company And At&T Information Systems Clock recovery circuit
JP2601801B2 (ja) * 1986-07-07 1997-04-16 株式会社東芝 位相同期回路
JPH0620197B2 (ja) * 1987-09-09 1994-03-16 日本電気株式会社 速度可変型クロック再生回路
JPH01270428A (ja) * 1988-04-22 1989-10-27 Toshiba Corp クロック再生回路
US4929849A (en) * 1988-12-09 1990-05-29 Coherent Communications Systems Corp. Noise suppression in recovery of clock from NRZ data
US5220220A (en) * 1989-09-20 1993-06-15 Gennum Corporation Noise suppression system
JPH0437205A (ja) * 1990-05-31 1992-02-07 Sony Corp 発振装置
JPH0449717A (ja) * 1990-06-18 1992-02-19 Mitsubishi Electric Corp クロツク再生回路
JPH04212723A (ja) * 1990-07-31 1992-08-04 Toshiba Corp 情報記録再生装置
JPH0831847B2 (ja) * 1991-10-09 1996-03-27 株式会社ネットワークサプライ ディジタル信号中継伝送装置
JPH05191304A (ja) * 1992-01-08 1993-07-30 Nec Corp 送受信装置用シンセサイザ
US5397945A (en) * 1992-08-04 1995-03-14 Samsung Semiconductor, Inc. Duty cycle control circuit
JP2783964B2 (ja) * 1993-05-25 1998-08-06 ローム株式会社 タイミング信号発生回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3824498A (en) * 1972-12-22 1974-07-16 Dallas Instr Inc Digital processor for selectively synthesizing sinusoidal waveforms and frequency modulations
GB2160375A (en) * 1984-06-15 1985-12-18 Philips Electronic Associated Phase controlled oscillator and a data demodulator including said oscillator
GB2215539A (en) * 1988-03-02 1989-09-20 Plessey Co Plc All-digital phase-locked loop

Also Published As

Publication number Publication date
CA2138730C (en) 1999-07-27
JPH07193564A (ja) 1995-07-28
CN1117220A (zh) 1996-02-21
US5546032A (en) 1996-08-13
CA2138730A1 (en) 1995-06-26
EP0660560A1 (en) 1995-06-28
AU683108B2 (en) 1997-10-30
AU8161794A (en) 1995-07-06

Similar Documents

Publication Publication Date Title
CN1075290C (zh) 时钟信号再生方法和装置
US4972186A (en) Resolver excitation circuit
EP0389032B1 (en) Pulse generators
EP0601519B1 (en) Frequency synthesizer
US4876699A (en) High speed sampled data digital phase detector apparatus
US20070164793A1 (en) Apparatus for generating clock pulses using a direct digital synthesizer
JPS61284141A (ja) 同期デジタル列のジツタを、そのビツトレ−トを回復すべく減少させる方法及び装置
US6078277A (en) Arrangement and method for producing a plurality of pulse width modulated signals
CN86101017A (zh) 振荡电路
JPH06244716A (ja) 超短波フェーズロックループ用デジタル符号付位相−周波数変換器
US5050195A (en) Narrow range digital clock circuit
US3564425A (en) Phase correcting circuit
CN109358485B (zh) 数字时间转换器控制方法、装置、电子设备和存储介质
US6066970A (en) Circuit for producing clock pulses from an inputted base band signal
EP0164747A2 (en) Successive approximation adc with variable frequency clock
JPS62230242A (ja) ノンリタ−ンゼロデ−タ受信回路
JPS637050A (ja) 高速タイミング抽出回路
JPS609374B2 (ja) 位相同期発振器
CN1070006C (zh) 一种锁相环电路
JPH09181777A (ja) 入力信号同期処理装置
JP2765417B2 (ja) クロック抽出回路
SU1170625A2 (ru) Электронный распределитель
JP2001103502A (ja) 位相情報検出回路および位相同期標本化クロック再生回路
JPH05218832A (ja) パルス制御回路
JPS6070827A (ja) 位相調整方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee