CN107112370A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN107112370A
CN107112370A CN201680004883.0A CN201680004883A CN107112370A CN 107112370 A CN107112370 A CN 107112370A CN 201680004883 A CN201680004883 A CN 201680004883A CN 107112370 A CN107112370 A CN 107112370A
Authority
CN
China
Prior art keywords
defect
drift region
semiconductor device
main electrode
energy level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680004883.0A
Other languages
English (en)
Other versions
CN107112370B (zh
Inventor
阿形泰典
高桥英纪
御田村直树
岛村亚希
尾崎大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN107112370A publication Critical patent/CN107112370A/zh
Application granted granted Critical
Publication of CN107112370B publication Critical patent/CN107112370B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

提供如下一种半导体装置：即使在作为初始材料的母材晶圆所含有的碳、氧的杂质浓度不同的情况下，也能够使照射电子射线后的处理晶圆之间的能级不同的各种复合缺陷的构成比率成为同等，从而器件特性的偏差的调整变得容易。例如具备：第一导电型的漂移区(11)，其具有通过电子射线等的照射而产生的晶体缺陷；第一导电型的第一主电极区(13)，其配置于漂移区(11)的一部分，该第一主电极区的杂质浓度比漂移区(11)的杂质浓度高；以及第二导电型的第二主电极区(12)，其以与第一主电极区13相离的方式配置于漂移区(11)的另一部分，其中，晶体缺陷包括由空位和氧构成的第一复合缺陷以及由碳和氧构成的第二复合缺陷，该晶体缺陷的缺陷密度被设定为：在深能级瞬态谱法的测定中鉴定的第一复合缺陷的能级的信号峰强度为第二复合缺陷的能级的信号峰强度的5倍以上。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法，特别涉及一种能够控制载流子的寿命的半导体装置及其制造方法。
背景技术
针对近年来的节能化的要求，用于电力变换装置等的功率模块的应用范围正在扩大。在用于功率模块的IGBT、MOSFET、续流二极管(FWD)等功率器件中，从对高速化与进行开关动作时产生的电力损耗的降低等的特性间的折衷选择进行改善的方面来看，控制载流子的寿命是很重要的。
作为控制载流子的寿命的技术之一，存在以下方法：通过照射电子射线来有意地在器件的漂移区引发晶体缺陷。通过电子射线的照射所引发的缺陷与晶圆中原本含有的碳、氧等结合来产生复合缺陷，而根据复合缺陷的种类，缺陷能级的深度不同，对载流子寿命的影响程度不同。
晶圆的制造方法按晶圆制造商而不同，这导致晶圆所含有的碳、氧等的杂质浓度在晶圆制造商之间不同。因此，存在以下问题：照射电子射线后产生的复合缺陷的构成比按晶圆而不同，载流子的寿命产生差异。另外，即使是从同一晶圆制造商处购买的晶圆，杂质浓度也按半导体晶体的铸锭(ingot)而不同，并且即使是同一铸锭，杂质浓度也会根据部位而不同，因此会产生同样的问题。
为了消除这种由于碳等的杂质浓度的差异而引起的器件特性的偏差，提出了如下一种方法：向晶圆中大量地导入碳，由此使得能够忽视晶圆中原本含有的碳的杂质浓度的偏差(参照专利文献1)。
专利文献1：日本特开2006-352101号公报
发明内容
发明要解决的问题
然而，在专利文献1所记载的方法中，通过追加向晶圆中大量地导入碳的工序来使器件特性发生变化，因此无法应用于已经量产中的器件，并且成本增大。
本发明是鉴于上述问题而完成的，其目的在于提供如下的半导体装置及其制造方法：即使在作为初始材料的母材晶圆(半导体衬底)所含有的碳、氧的杂质浓度不同的情况下，也能够使照射电子射线后的处理晶圆之间的能级不同的各种复合缺陷的构成比率成为同等，从而器件特性的偏差的调整变得容易。
用于解决问题的方案
根据本发明的一个方式，提供一种半导体装置，该半导体装置具备：(a)第一导电型的漂移区，其具有通过电子射线的照射而产生的晶体缺陷；(b)第一导电型的第一主电极区，其配置于漂移区的一部分，该第一主电极区的杂质浓度比漂移区的杂质浓度高；以及(C)第二导电型的第二主电极区，其以与第一主电极区相离的方式配置于漂移区的另一部分，其中，晶体缺陷包括由空位和氧构成的第一复合缺陷以及由碳和氧构成的第二复合缺陷，晶体缺陷的缺陷密度被设定为：在深能级瞬态谱法的测定中鉴定的第一复合缺陷的能级的信号峰强度为第二复合缺陷的能级的信号峰强度的5倍以上。
根据本发明的其它方式，提供一种半导体装置的制造方法，该半导体装置包括由空位和氧构成的第一复合缺陷以及由碳和氧构成的第二复合缺陷，该半导体装置的制造方法包括以下工序：(a)在第一导电型的半导体衬底的一部分形成杂质浓度比半导体衬底的杂质浓度高的第一导电型的第一主电极区；(b)在半导体衬底的另一部分以与第一主电极区相离的方式形成第二导电型的第二主电极区；以及(C)通过向半导体衬底照射电子射线，来在半导体衬底中产生晶体缺陷，其中，在产生晶体缺陷的工序中，设定电子射线的加速能量使得在深能级瞬态谱法的测定中鉴定的第一复合缺陷的能级的信号峰强度为第二复合缺陷的能级的信号峰强度的5倍以上。
发明的效果
根据本发明，能够提供如下的半导体装置及其制造方法：即使在作为初始材料的母材晶圆(半导体衬底)所含有的碳、氧的杂质浓度不同的情况下，也能够使照射电子射线后的处理晶圆之间的能级不同的各种复合缺陷的构成比率成为同等，从而器件特性的偏差的调整变得容易。
附图说明
图1是表示本发明的第一实施方式所涉及的半导体装置的结构的一例的截面图。
图2是表示涉及比较例的深能级瞬态谱(DLTS)谱波形的特性图。
图3是表示涉及实施例的深能级瞬态谱(DLTS)谱波形的特性图。
图4是表示电子射线的加速能量与射程之间的关系的曲线图。
图5是表示本发明的第一实施方式所涉及的半导体装置的制造方法的一例的工序截面图。
图6是表示本发明的第一实施方式所涉及的半导体装置的制造方法的一例的接着图5的工序截面图。
图7是表示本发明的第一实施方式所涉及的半导体装置的制造方法的一例的接着图6的工序截面图。
图8是表示本发明的第一实施方式所涉及的半导体装置的制造方法的一例的接着图7的工序截面图。
图9是表示本发明的第二实施方式所涉及的半导体装置的结构的一例的截面图。
图10是表示本发明的第二实施方式所涉及的半导体装置的制造方法的一例的工序截面图。
图11是表示本发明的第二实施方式所涉及的半导体装置的制造方法的一例的接着图10的工序截面图。
图12是表示本发明的第二实施方式所涉及的半导体装置的制造方法的一例的接着图11的工序截面图。
图13是表示本发明的第二实施方式所涉及的半导体装置的制造方法的一例的接着图12的工序截面图。
图14是表示本发明的第二实施方式所涉及的半导体装置的制造方法的一例的接着图13的工序截面图。
图15是表示本发明的第二实施方式所涉及的半导体装置的制造方法的一例的接着图14的工序截面图。
图16是表示本发明的第二实施方式所涉及的半导体装置的制造方法的一例的接着图15的工序截面图。
图17是表示本发明的第二实施方式所涉及的半导体装置的制造方法的一例的接着图16的工序截面图。
图18是表示本发明的第二实施方式所涉及的半导体装置的制造方法的一例的接着图17的工序截面图。
图19是表示本发明的第三实施方式所涉及的半导体装置的结构的一例的截面图。
图20的(a)是表示试样A～C的DLTS谱波形的特性图，图20的(b)是图20的(a)的局部放大图。
图21的(a)是表示试样D～F的DLTS谱波形的特性图，图21的(b)是图21的(a)的局部放大图。
图22的(a)是表示试样A～F的CiOi缺陷的能级的信号峰强度与正向电压之间的关系的图表，图22的(b)是表示试样A～F的CiOi缺陷的能级的信号峰强度与反向恢复损耗之间的关系的图表，图22的(c)是表示试样A～F的CiOi缺陷的能级的信号峰强度与反向恢复浪涌电压之间的关系的图表。
图23的(a)是表示试样A～F的正向电压与反向恢复损耗之间的关系的图表，图23的(b)是表示试样A～F的正向电压与反向恢复时间之间的关系的图表，图23的(c)是表示试样A～F的正向电压与反向恢复电荷量之间的关系的图表。
图24的(a)是表示试样A～F的正向电压与反向恢复电流之间的关系的图表，图24的(b)是表示试样A～F的正向电压与反向恢复浪涌电压之间的关系的图表。
图25的(a)～图25的(c)是依次表示本发明的第三实施方式所涉及的半导体装置的制造方法的一例的工序截面图。
图26的(a)～图26的(c)是依次表示本发明的第三实施方式所涉及的半导体装置的制造方法的一例的接着图25的(a)～图25的(c)的工序截面图。
具体实施方式
接着，参照附图来说明本发明的第一实施方式～第三实施方式。在下面的附图的记载中，对相同或类似的部分标注相同或类似的标记。但是，应该注意的是，附图是示意性的，厚度与平面尺寸的关系、各层的厚度的比率等与实际不同。因而，应该参酌下面的说明来判断具体的厚度、尺寸。另外，在附图相互之间也包括彼此的尺寸的关系、比率不同的部分，这是理所当然的。并且，下面示出的第一实施方式～第三实施方式用于例示用于将本发明的技术思想具体化的装置、方法，本发明的技术思想并没有将结构部件的材质或它们的形状、构造、配置等指定为下述的材质、形状、构造、配置等。关于本发明的技术思想，能够在权利要求书所记载的权利要求所规定的技术范围内追加各种变更。
在本说明书中，关于“第一主电极区”，在IGBT的情况下，“第一主电极区”表示作为发射极区和集电极区中的任一方的区。在二极管、静电感应晶闸管(SI晶闸管)、门极可关断晶闸管(GTO)中，“第一主电极区”表示作为阳极区和阴极区中的任一方的区。关于“第二主电极区”，在IGBT中，“第二主电极区”表示未作为上述第一主电极区的、作为发射极区和集电极区中的任一方的区，在二极管、SI晶闸管、GTO中，“第二主电极区”表示未作为上述第一主电极区的、作为阳极区和阴极区中的任一方的区。即，如果第一主电极区是发射极区，则第二主电极区表示集电极区，如果第一主电极区是阳极区，则第二主电极区表示阴极区。
另外，在本说明书中，“第一导电型”表示p型和n型中的任一方，“第二导电型”表示与第一导电型相反的导电型。因此，虽然在下面的第一实施方式～第三实施方式所涉及的半导体装置中说明第一导电型为n型、第二导电型为p型的情况，但是只不过是导电型的选择上的问题。即使在反过来将第一导电型设为p型、将第二导电型设为n型的情况下，也能够通过使下面的说明中的极性反过来从而同样地应用本发明的技术思想和效果，不需要限定于下面的说明中使用的导电型的选择。另外，在本说明书和附图中，标记有n或p的层、区分别表示在该层、区中电子或空穴为多数载流子。另外，以上角标的方式附记于n或p的+和-分别表示是与未附记+和-的半导体区相比杂质浓度相对高或相对低的半导体区。
另外，在本说明书中，“上表面”、“下表面”等的“上”、“下”的定义是图示的截面图上的单纯的表现上的问题，例如，如果将半导体装置的方位改变90°后进行观察，则“上”、“下”的叫法变成“左”、“右”，如果将半导体装置的方位改变180°后进行观察，则“上”、“下”的叫法的关系会反过来，这是理所当然的。另外，“背面”是图示的截面图上的表现上的问题，与“上”、“下”的选择的情况同样地，如果改变具体的半导体装置的方位，则其叫法、定义可以变化，这是理所当然的。
(第一实施方式)
<半导体装置的构造>
如图1所示，本发明的第一实施方式所涉及的半导体装置是具备以下区的pin二极管：第一导电型(n-型)的漂移区11；n型的第一主电极区(阴极区)13，其配置于漂移区11的一部分(背面)，该第一主电极区13的杂质浓度比漂移区11的杂质浓度高；以及第二导电型(p+型)的第二主电极区(阳极区)12，其以与阴极区13相离的方式配置于漂移区11的另一部分(上表面)。
漂移区11、阳极区12以及阴极区13是以由单晶Si构成的半导体衬底(硅晶圆)作为初始材料来构成的，其中，单晶Si是通过例如浮区(FZ)法、直拉(CZ)法或者磁场直拉(MCZ)法等来制造出的。构成漂移区11、阳极区12以及阴极区13的半导体衬底的厚度例如为50μm～300μm左右，能够根据所要求的耐压等来适当选择。
在阳极区12的上表面配置有阳极电极14。作为阳极电极14的材料，例如能够使用铝(Al)、Al-硅(Si)、Al-铜(Cu)、Al-Cu-Si等Al合金。另一方面，在阴极区13的背面配置有阴极电极15。作为阴极电极15，例如能够使用由金(Au)构成的单层膜、将Al、镍(Ni)、Au按该顺序层叠得到的金属膜。
虽然不是有意添加的，但是由于半导体衬底的制造方法等而导致在构成漂移区11的半导体衬底中含有碳、氧等杂质元素。由于晶圆制造商不同等原因，作为半导体衬底中的杂质的元素的种类、杂质浓度按晶圆而不同。半导体衬底中的碳的杂质浓度取决于制造方法，例如有报告指出碳的杂质浓度为1×1015atoms/Cm3～3.5×1015atoms/Cm3左右的值，关于氧的杂质浓度，例如有报告指出为1×1015atoms/Cm3～3×1016atoms/Cm3左右的值。能够通过二次离子质谱分析(SIMS)等来测定半导体衬底中的碳、氧的杂质浓度。漂移区11中的碳、氧的杂质浓度例如在半导体装置的深度方向上成为大致均匀的分布。
在本发明的第一实施方式所涉及的半导体装置(二极管)中，在将电压从正向切换为反向时，漂移区11中蓄积的载流子的衰减需要时间。为了控制该载流子的寿命，通过电子射线的照射来在漂移区11中形成有晶体缺陷(复合缺陷)。漂移区11中的缺陷密度例如在半导体装置的深度方向上成为大致均匀的分布。作为能够在漂移区11中产生的晶体缺陷，可列举出由晶体中的晶格点的空位和氧原子引起的复合缺陷(下面称为“VO缺陷”)、由两个空位引起的复合缺陷(下面称为“VV缺陷”)、由晶格间位置的碳原子和氧原子引起的复合缺陷(下面称为“CiOi缺陷”)、由多个空位和氧原子引起的复合缺陷(下面称为“V2O缺陷”)等。
其中，VO缺陷的能级最浅，相对于VO缺陷而言，CiOi缺陷、VV缺陷、V2O缺陷的能级相对深。漂移区11中的晶体缺陷的种类、缺陷密度取决于半导体衬底中含有的杂质的种类、杂质浓度。例如，CiOi缺陷的产生概率与虽然不是有意添加但是残留在漂移区11中的碳的杂质浓度成正比，漂移区11中的碳的杂质浓度越高，则在照射电子射线时在漂移区11中越容易形成CiOi缺陷。
能够通过深能级瞬态谱(DLTS)法等来测定依赖于漂移区11中的晶体缺陷的种类的缺陷密度和能级等。DLTS法是指以下方法：通过观察在施加脉冲/偏置电压时的耗尽层的静电容量瞬态变化(从陷阱发射载流子的载流子发射现象)，来测定具有深能级的陷阱的活化能/捕获截面积、陷阱密度。载流子发射时间(时间常数)是温度的函数，利用这一点，将观测的时间范围(时间常数)固定，来求出峰温度。通过DLTS法测定出的静电容量的变化量(下面称为“信号强度”)与缺陷密度成正比。
在此，在本发明的第一实施方式所涉及的半导体装置中，缺陷密度被设定为：在DLTS法的测定中鉴定的VO缺陷的能级的信号强度的峰值(下面称为“信号峰强度”)大到为CiOi缺陷的能级的信号峰强度的5倍以上。本发明的发明人们发现，通过像这样控制缺陷密度，在漂移区11中占主导地形成VO缺陷，而能级比VO缺陷的能级深的CiOi缺陷、VV缺陷、V2O缺陷等则难以形成。能够通过调整电子射线的加速能量等来控制漂移区11中形成的缺陷密度。此外，在DLTS法的测定中鉴定的VO缺陷的能级的信号峰强度相对于CiOi缺陷的能级的信号峰强度越大越好，例如优选大到为10倍以上。
<实施例>
接着，与比较例一起说明本发明的第一实施方式所涉及的半导体装置的实施例。首先，准备了碳和氧的杂质浓度不同的第一母材晶圆和第二母材晶圆(半导体衬底)这两种母材晶圆，来制作出比较例所涉及的处理晶圆A、B、C。通过对与第二母材晶圆相比碳和氧的杂质浓度相对高的第一母材晶圆照射加速能量为4.6MeV、吸收剂量为240kGy的电子射线，来制作出处理晶圆A。通过与处理晶圆A同样地对第二母材晶圆照射加速能量为4.6MeV、吸收剂量为140kGy的电子射线，来制作出处理晶圆B。处理晶圆C是未对第二母材晶圆照射电子射线的晶圆。
另外，准备了碳和氧的杂质浓度不同的两种母材晶圆，来制作出实施例所涉及的处理晶圆a、b。通过对处理晶圆A所使用的第一母材晶圆母材晶圆照射加速能量为2.0MeV、吸收剂量为60kGy的电子射线，来制作出处理晶圆a。通过与处理晶圆a同样地对处理晶圆B所使用的第二母材晶圆照射加速能量为2.0MeV、吸收剂量为60kGy的电子射线，来制作出处理晶圆b。即，与比较例所涉及的处理晶圆A、B相比，将实施例所涉及的处理晶圆a、b的电子射线的加速能量设定得低。然后，使用DLTS法来测定比较例所涉及的处理晶圆A、B、C和实施例所涉及的处理晶圆a、b的复合缺陷的构成比率。
图2中示出比较例所涉及的处理晶圆A、B、C的DLTS谱波形，图3中示出实施例所涉及的处理晶圆a、b的DLTS谱波形。图2和图3的横轴是绝对温度，绝对温度越高，表示晶体缺陷的能级越深。图2和图3的纵轴是信号强度(静电容量的变化量)，信号强度越大，表示缺陷密度越高。
如图2所示，在比较例所涉及的处理晶圆C中，观察不到信号强度的峰，由于处理晶圆C是未照射电子射线的原始晶圆，因此可知在漂移区11中没怎么产生晶体缺陷。此外，图2中虽未示出，但是在不对与处理晶圆A相同的第一母材晶圆照射电子射线的情况下也同样观察不到信号强度的峰。另外，在比较例所涉及的处理晶圆A、B中，从低温侧(能级浅的一侧)起依次观察到VO缺陷、VV缺陷、CiOi缺陷、V2O缺陷的多个峰。另外，可知由于在第一母材晶圆与第二母材晶圆之间碳、氧等的杂质浓度不同，导致在处理晶圆A、B之间VO缺陷、VV缺陷、CiOi缺陷、V2O缺陷的信号峰强度彼此偏离，各种复合缺陷的构成比率存在偏差。
另一方面，如图3所示，可知与比较例所涉及的处理晶圆A、B相比，在实施例所涉及的处理晶圆a、b中，难以产生能级比VO缺陷的能级深的CiOi缺陷、V2O缺陷等，VO缺陷占主导。因而，即使在第一母材晶圆与第二母材晶圆之间碳、氧的杂质浓度不同的情况下，也能够在处理晶圆a、b之间使各种复合缺陷的构成比率简化成同等，从而器件特性的偏差的调整变得容易。
另外，图4中示出了对由Si构成的半导体衬底照射电子射线的情况下的、电子射线的加速能量与射程之间的关系的仿真结果。在图4中，将Si的密度假定为2.32g/Cm3，并以多项式进行拟合。电子射线的加速能量优选为700keV～3MeV以下，更优选为700keV～2MeV以下。
如以上所说明的那样，根据本发明的第一实施方式所涉及的半导体装置，晶体缺陷的缺陷密度被设定为在DLTS法的测定中鉴定的VO缺陷的能级的信号峰强度为CiOi缺陷的能级的信号峰强度的5倍以上，由此在漂移区11中占主导地形成VO缺陷，而能级比VO缺陷的能级深的CiOi缺陷等复合缺陷则难以形成。因而，即使在母材晶圆之间碳等的杂质浓度不同的情况下，也能够使照射电子射线后的器件的漂移区11的各种复合缺陷的构成比率简化成不取决于碳等的杂质浓度的同等水平，从而器件特性的偏差的调整变得容易。
<半导体装置的制造方法>
接着，使用图5～图8来说明本发明的第一实施方式所涉及的半导体装置(二极管)的制造方法的一例。此外，下面叙述的半导体装置的制造方法是一个例子，只要处于权利要求书所记载的宗旨的范围内即可，能够通过包括其变形例在内的除此以外的各种制造方法来实现，这是理所当然的。
(一)首先，准备由单晶Si构成的n-型的母材晶圆(半导体衬底)10。虽然不是有意添加的，但是由于半导体衬底的制造方法而导致在半导体衬底10中含有碳、氧等杂质元素。然后，向半导体衬底10的表面注入硼(B)等p型杂质离子。之后，通过进行热处理来使所注入的离子活性化，如图5所示那样形成例如杂质浓度为5×1017～1×1019Cm-3左右的p+型的阳极区12。
(二)接着，通过研磨或湿蚀刻等从背面侧去除半导体衬底10，来使半导体衬底10成为期望的厚度(例如50μm～300μm左右)。然后，对半导体衬底10的背面进行砷(As)、磷(P)等n型杂质的离子注入。之后，通过进行热处理来使所注入的离子活性化，如图6所示那样形成例如杂质浓度为1×1019～1×1021Cm-3左右的n+型的阴极区13，将夹在阳极区12与阴极区13之间的半导体衬底10作为漂移区11。
(三)接着，通过溅射法或蒸镀法等，如图7所示那样在阳极区12的上表面形成由Al等构成的阳极电极14。同样地，通过溅射法或蒸镀法等，如图8所示那样在阴极区13的背面形成由Au等构成的阴极电极15。
(四)接着，如图8中以箭头示意性地示出的那样，从背面侧向半导体衬底10照射电子射线，由此在半导体衬底10中产生用于控制载流子的寿命的晶体缺陷。此时，电子射线的吸收剂量为40kGy～60kGy左右，电子射线的加速能量被设定为3.0MeV以下(例如2.0MeV)。电子射线的加速能量优选为700keV～3MeV以下，更优选为700keV～2MeV以下。之后，例如在氢气氛中进行360℃～380℃左右的、90分钟的热处理，由此使通过照射电子射线而形成的能量状态不稳定的晶体缺陷恢复。通过这样，图1所示的本发明的第一实施方式所涉及的半导体装置完成。
根据本发明的第一实施方式所涉及的半导体装置的制造方法，在通过照射电子射线来产生晶体缺陷时，设定电子射线的加速能量使得在DLTS法的测定中鉴定的VO缺陷的能级的信号峰强度大到为CiOi缺陷的能级的信号峰强度的5倍以上，由此能够占主导地形成能级浅的VO缺陷，并使得难以形成能级比VO缺陷的能级深的CiOi缺陷等。因而，即使碳、氧的杂质浓度按母材晶圆(半导体衬底)而存在偏差，也能够使在器件的漂移区产生的缺陷能级和缺陷密度的构成比简化成同等的水平，从而因缺陷能级和缺陷密度的偏差引起的器件特性的偏差的调整变得容易。
此外，在本发明的第一实施方式所涉及的半导体装置的制造方法中，说明了如图8所示那样从半导体衬底10的背面侧照射电子射线的情况，但是也可以从半导体衬底10的上表面侧照射电子射线。另外，说明了在半导体衬底10的背面侧形成阴极电极15之后照射电子射线的情况，但是也可以在形成阴极电极15之前(例如在形成阴极区13的工序与形成阴极电极15的工序之间)从半导体衬底10的上表面侧或背面侧照射电子射线。另外，也有时在向半导体衬底10照射电子射线之后不进行电子射线退火。
(第二实施方式)
<半导体装置的构造>
作为本发明的第二实施方式所涉及的半导体装置，说明沟槽栅极构造的IGBT。如图9所示，本发明的第二实施方式所涉及的半导体装置具备：第一导电型(n-型)的漂移区21；n+型的第一主电极区(发射极区)23a、23b，其配置于漂移区21的一部分(上表面侧)，该第一主电极区23a、23b的杂质浓度比漂移区21的杂质浓度高；第二导电型(p型)的第二主电极区(集电极区)28，其以与发射极区23a、23b相离的方式配置于漂移区21的另一部分(背面侧)；以及控制电极构造，其用于对在漂移区21行进的载流子的移动进行控制。
控制电极构造具备：p型的基区22a、22b，其至少设置于发射极区23a、23b与漂移区21之间；以及栅极电极25，其以静电方式对基区22a、22b中的电位进行控制，来控制载流子的移动。控制电极构造还具备栅极绝缘膜24，该栅极绝缘膜24设置于贯通基区22a、22b后到达漂移区21的上部的凹部(沟槽)的内表面，该栅极绝缘膜24被夹在基区22a、22b与栅极电极25之间。栅极电极25隔着栅极绝缘膜24被填充于沟槽内。在栅极电极25上隔着层间绝缘膜26而配置有发射极电极27。发射极电极27与发射极区23a、23b及基区22a、22b相接。
在漂移区21与集电极区28之间形成有杂质浓度比漂移区21的杂质浓度高的n型的场中止(FS)层30。在集电极区28的背面配置有集电极电极29。
在本发明的第二实施方式所涉及的半导体装置(IGBT)的导通时，在发射极电极27被接地、且集电极电极29被施加正电压的状态下，对栅极电极25施加相对于发射极电极27而言的正电压，由此引起基区22a、22b的电导调制，将元件引导为导通状态。另一方面，在IGBT的关断时，对栅极电极25施加相对于发射极电极27而言的负电压，由此，在基区22a、22b内蓄积的空穴全部消失的时间点，元件成为阻断状态，关断完成。
在本发明的第二实施方式所涉及的半导体装置中，与第一实施方式同样地，为了控制载流子的寿命，漂移区21具有通过照射电子射线而形成的晶体缺陷。晶体缺陷包括VO缺陷和能级比VO缺陷的能级深的CiOi缺陷，晶体缺陷的缺陷密度被设定为在DLTS法的测定中鉴定的VO缺陷的能级的信号峰强度为CiOi缺陷的能级的信号峰强度的5倍以上。此外，在DLTS法的测定中鉴定的VO缺陷的能级的信号峰强度相对于CiOi缺陷的能级的信号峰强度越大越好，例如优选大到为10倍以上。
根据本发明的第二实施方式所涉及的半导体装置，晶体缺陷的缺陷密度被设定为在DLTS法的测定中鉴定的VO缺陷的能级的信号峰强度为CiOi缺陷的能级的信号峰强度的5倍以上，由此在漂移区21中占主导地形成VO缺陷，而能级比VO缺陷的能级深的复合缺陷则难以形成。因而，即使在母材晶圆之间碳的杂质浓度等杂质的种类、杂质浓度不同的情况下，也能够使器件之间的各种复合缺陷的构成比率成为同等，从而器件特性的偏差的调整变得容易。
<半导体装置的制造方法>
接着，使用图10～图18来说明本发明的第二实施方式所涉及的半导体装置(IGBT)的制造方法的一例。此外，下面叙述的半导体装置的制造方法是一个例子，只要处于权利要求书所记载的宗旨的范围内即可，能够通过包括其变形例在内的除此以外的各种制造方法来实现，这是理所当然的。
(一)首先，准备由单晶Si构成的n-型的半导体衬底20。虽然不是有意添加的，但是由于半导体衬底的制造方法而导致在半导体衬底20中含有碳、氧等杂质元素。然后，从半导体衬底20的上表面侧以规定的深度注入B等p型杂质离子。之后，通过进行热处理来使所注入的离子活性化，如图10所示那样形成例如杂质浓度为1×1017Cm-3左右的p型的基区22。此外，也可以在半导体衬底20的上表面外延生长基区22。
(二)接着，在半导体衬底20上涂布光致抗蚀剂膜31，使用光刻技术来在光致抗蚀剂膜31上形成图案。将形成有图案的光致抗蚀剂膜31用作掩模，通过反应性离子蚀刻(RIE)等干蚀刻等，如图11所示那样选择性地形成贯通基区22a、22b后到达半导体衬底20的上部的凹部(沟槽)20x。之后，利用O2等离子体等来去除光致抗蚀剂膜31。此外，也可以是，在半导体衬底20上形成氧化膜并利用光致抗蚀剂膜31来在氧化膜上形成图案之后，将氧化膜用作掩模，通过干蚀刻来形成到达半导体衬底20的上部为止的沟槽20x。
(三)接着，通过热氧化法等，如图12所示那样在半导体衬底20上以及沟槽20x的内表面形成由硅氧化膜(SiO2膜)构成的栅极绝缘膜24。然后，通过化学气相沉积(CVD)法等在栅极绝缘膜24上堆积添加有n型的杂质的多晶硅层(掺杂多晶硅层)25x。之后，通过对多晶硅层25x进行凹蚀(etch back)来如图13所示那样在沟槽20x的内部隔着栅极绝缘膜24填充多晶硅层25x。并且，利用氧化膜与多晶硅之间的蚀刻选择比，如图14所示那样通过干蚀刻来选择性地去除栅极绝缘膜24，使得基区22a、22b的上表面暴露。
(四)接着，在基区22a、22b上涂布光致抗蚀剂膜(省略图示)，使用光刻技术来在光致抗蚀剂膜上形成图案。将形成有图案的光致抗蚀剂膜用作掩模，来进行As、P等n型杂质的离子注入。与此同时，向多晶硅层25x也进行离子注入。然后，利用O2等离子体等来去除光致抗蚀剂膜。之后，通过进行热处理来使所注入的离子活性化，如图15所示那样在基区22a、22b的上部的一部分选择性地形成例如杂质浓度为1×1020Cm-3左右的n+型的发射极区23a、23b。在发射极区23a、23b的热处理工序中，注入到多晶硅层25x的离子也被活性化。并且，通过CVD法等，如图16所示那样在栅极电极25、发射极区23a、23b以及基区22a、22b上堆积由SiO2膜等构成的层间绝缘膜26。
(五)接着，通过研磨或湿蚀刻等来去除半导体衬底20的背面侧，来使半导体衬底20成为期望的厚度(例如50μm～300μm左右)。然后，从半导体衬底20的背面侧以规定的深度依次进行n型杂质和p型杂质的离子注入。之后，通过进行热处理来使所注入的离子活性化，如图17所示那样形成n型的FS层30和例如杂质浓度为1×1020Cm-3左右的p型的集电极区28。其结果，夹在半导体衬底20的基区22a、22b与集电极区28之间的区成为漂移区21。
(六)接着，在层间绝缘膜26上涂布光致抗蚀剂膜(省略图示)，使用光刻技术来在光致抗蚀剂膜上形成图案。将形成有图案的光致抗蚀剂膜用作掩模，通过干蚀刻以在栅极电极25上残留层间绝缘膜26的方式选择性地去除层间绝缘膜26。之后，利用O2等离子体等来去除光致抗蚀剂膜。
(七)接着，通过溅射法或蒸镀法等，如图18所示那样在发射极区23a、23b和基区22a、22b上的上表面形成由Al等构成的发射极电极27。同样地，通过溅射法或蒸镀法等，在集电极区28的背面形成由Au等构成的集电极电极29。
(八)接着，如图18中以箭头示意性地示出的那样，从背面侧向半导体衬底20照射电子射线，由此在半导体衬底20中产生用于控制载流子的寿命的晶体缺陷。此时，电子射线的吸收剂量为40kGy～60kGy左右，加速能量被设定为3.0MeV以下(例如2.0MeV)。电子射线的加速能量优选为700keV～3MeV以下，更优选为700keV～2MeV以下。之后，例如在氢气氛中进行360℃～380℃左右的、90分钟的热处理，由此使通过照射电子射线而形成的能量状态不稳定的晶体缺陷恢复。通过这样，图9所示的本发明的第二实施方式所涉及的半导体装置完成。
根据本发明的第二实施方式所涉及的半导体装置(IGBT)的制造方法，通过向半导体衬底20照射电子射线来产生晶体缺陷，但是设定电子射线的加速能量使得在DLTS法的测定中鉴定的VO缺陷的能级的信号峰强度大到为CiOi缺陷的能级的信号峰强度的5倍以上。因此，能够在漂移区21中占主导地形成VO缺陷，并使得难以形成能级比VO缺陷的能级深的CiOi缺陷等。因而，即使在碳等的杂质浓度按母材晶圆而不同的情况下，也能够使照射电子射线后的处理晶圆中的晶体缺陷的构成比简化成不取决于碳等的杂质浓度的同等水平，因此器件特性的偏差的调整变得容易。
此外，在本发明的第二实施方式所涉及的半导体装置的制造方法中，说明了如图18所示那样从半导体衬底20的背面侧照射电子射线的情况，但是也可以从半导体衬底20的上表面侧照射电子射线。另外，说明了在半导体衬底20的背面侧形成了集电极电极29之后照射电子射线的情况，但是也可以在形成集电极电极29之前(例如在形成发射极电极27的工序与形成集电极电极29的工序之间)从半导体衬底20的上表面侧或背面侧照射电子射线。另外，也有时在向半导体衬底20照射电子射线之后不进行电子射线退火。
(第三实施方式)
<半导体装置的构造>
如图19所示，本发明的第三实施方式所涉及的半导体装置是具备以下区的FWD：第一导电型(n+型)的第一主电极区(阴极区)31；第一导电型(n型)的第一漂移区32，其设置于阴极区31上，该第一漂移区32的杂质浓度比阴极区31的杂质浓度低；以及第一导电型(n-型)的第二漂移区33，其设置于第一漂移区32上，该第二漂移区33的杂质浓度比第一漂移区32的杂质浓度低。
阴极区31是以由单晶Si构成的半导体衬底(硅晶圆)作为初始材料来构成的，其中，单晶Si是通过例如FZ法、CZ法或MCZ法等来制造出的。构成阴极区31的半导体衬底的厚度例如为50μm～300μm左右，能够根据所要求的耐压等来适当选择。
第一漂移区32和第二漂移区33由外延生长层构成。在第一漂移区32和第二漂移区33的外延生长时，在第一漂移区32和第二漂移区33中有意地添加了碳、氧等杂质元素。第一漂移区32和第二漂移区33的厚度既可以是相同程度，也可以是第一漂移区32比第二漂移区33厚，还可以是第一漂移区32比第二漂移区33薄。第一漂移区32和第二漂移区33各自的厚度例如为20μm～100μm左右。
在第二漂移区33的上部，以彼此相离的方式设置有第二导电型(p+型)的第二主电极区(阳极区)35a、35b、35c。在阳极区35a、35b、35c之间设置有杂质浓度比第二漂移区33的杂质浓度高的第一导电型(n+型)的n+型区34a、34b。n+型区34a、34b的深度比阳极区35a、35b、35c的深度浅。
在阳极区35a、35b、35c和n+型区34a、34b的上表面配置有阳极电极37。作为阳极电极37的材料，例如能够使用Al、Al-Si、Al-Cu、Al-Cu-Si等Al合金。在阴极区31的背面设置有杂质浓度比阴极区31的杂质浓度高的第一导电型(n++型)的阴极接触区36。在阴极接触区36的背面配置有阴极电极38。作为阴极电极38，例如能够使用由Au构成的单层膜、将Al、Ni、Au按该顺序层叠得到的金属膜。
在本发明的第三实施方式所涉及的半导体装置中，与本发明的第一实施方式和第二实施方式所涉及的半导体装置同样地，缺陷密度被设定为在DLTS法的测定中鉴定的VO缺陷的能级的信号峰强度大到为CiOi缺陷的能级的信号峰强度的5倍以上。通过像这样控制缺陷密度，在漂移区11中占主导地形成VO缺陷，而能级比VO缺陷的能级深的CiOi缺陷、VV缺陷、V2O缺陷等则难以形成。因而，即使在母材晶圆之间碳等的杂质浓度不同的情况下，也能够使照射电子射线后的器件的漂移区11的各种复合缺陷的构成比率简化成不取决于碳等的杂质浓度的同等水平，从而器件特性的偏差的调整变得容易。
并且，通过调整在第一漂移区32和第二漂移区33的外延生长时添加的氧或碳等杂质元素的含量，在DLTS法的测定中鉴定的CiOi缺陷的能级的信号峰强度P1相对于位于CiOi缺陷的能级的信号峰与VV或V2O缺陷的能级的信号峰之间的谷的峰强度P2的比(P1/P2)被设定为1.0～1.5的范围。并且，VV或V2O缺陷的能级的信号峰强度P3相对于位于CiOi缺陷的能级的信号峰与VV或V2O缺陷的能级的信号峰之间的谷的峰强度P2的比(P3/P2)被设定为2.0～2.5的范围。由此，能够使FWD的反向恢复特性为软恢复且为低浪涌。
或者也可以是，通过调整在第一漂移区32和第二漂移区33的外延生长时添加的氧或碳等杂质元素的含量，在DLTS法的测定中鉴定的CiOi缺陷的能级的信号峰强度P1相对于位于CiOi缺陷的能级的信号峰与VV或V2O缺陷的能级的信号峰之间的谷的峰强度P2的比(P1/P2)被设定为1.6～2.0的范围。并且也可以是，VV或V2O缺陷的能级的信号峰强度P3相对于位于CiOi缺陷的能级的信号峰与VV或V2O缺陷的能级的信号峰之间的谷的峰强度P2的比(P3/P2)被设定为2.6～3.0的范围。由此，能够使FWD的反向恢复特性为硬恢复且为低损耗。
在以往的使用外延晶圆的FWD中，对外延生长层的厚度、电阻率的参数进行了调整，以抑制反向恢复浪涌电压Vakp、反向恢复损耗Err。或者，通过调整电子射线照射量、照射电子射线后的退火温度/时间，来调整了正向电压VF的目标值。然而，当变更外延生长层的厚度、电阻率时，会对除反向恢复特性以外的静态特性、特别是耐压VR造成影响，从而存在器件内部的电位分布发生变化而可靠性耐量下降的风险。另外，在通过变更寿命控制(电子射线照射)的条件来调整权衡曲线内的浪涌电压的方法中，芯片的正向电压VF、损耗的目标值会发生变化，有时无法满足产品的特性要求。
与此相对，根据本发明的第三实施方式所涉及的半导体装置，调整第一漂移区32和第二漂移区33的外延生长时的杂质元素的含量，由此，无需变更作为外延生长层的第一漂移区32和第二漂移区33的电阻率、厚度等规格，即使是相同的第一漂移区32和第二漂移区33的厚度，也能够在相同的正向电压VF时将FWD的反向恢复波形调整为软化(低浪涌)或者硬化(低损耗)。
此外，在本发明的第三实施方式所涉及的半导体装置中，例示了在阴极区31上层叠了第一漂移区32和第二漂移区33这两层外延生长层的构造，但是阴极区31上的外延生长层也可以是一层、或者还可以是三层以上的多层。
<实施例>
使用两种不同的母材晶圆，来分别制作出使第一漂移区32的厚度与第二漂移区33的厚度相同的、具有图19所示的本发明的第三实施方式所涉及的半导体装置的构造的试样A～C和试样D～F。关于试样A～C和试样D～F，是同样的制造方法，但是在第一漂移区32和第二漂移区33的外延生长时，相对于试样D～F，在试样A～C中将碳浓度设定得低并且将含氧量设定得低。对于试样A～C，将吸收剂量改变为60kGy、80kGy、100kGy来照射电子射线，之后的退火温度同为360℃，退火时间同为1小时。另一方面，对于试样D～F，将吸收剂量改变为80kGy、100kGy、120kGy来照射电子射线，之后的退火温度同为360℃，退火时间同为1小时。使用DLTS法来测定所制作出的试样A～F的复合缺陷的构成比率。
图20的(a)中示出试样A～C的DLTS谱波形，图20的(b)中示出图20的(a)的局部放大图。图21的(a)中示出试样D～F的DLTS谱波形，图21的(b)中示出图21的(a)的局部放大图。根据图20的(a)和图21的(a)可知，在试样A～F中，VO缺陷的能级的信号峰强度均大到为CiOi缺陷的能级的信号峰强度的5倍以上。
如图20的(b)所示，可知在试样A～C中，CiOi缺陷的能级的信号峰强度P1相对于位于CiOi缺陷的能级的信号峰与VV或V2O缺陷的能级的信号峰之间的谷的峰强度P2的比(P1/P2)为1.0～1.5的范围。并且，可知VV或V2O缺陷的能级的信号峰强度P3相对于位于CiOi缺陷的能级的信号峰与VV或V2O缺陷的能级的信号峰之间的谷的峰强度P2的比(P3/P2)为2.0～2.5的范围。
另一方面，根据图21的(a)可知，在试样D～F中，CiOi缺陷的能级的信号峰强度P1相对于位于CiOi缺陷的能级的信号峰与VV或V2O缺陷的能级的信号峰之间的谷的峰强度P2的比(P1/P2)为1.6～2.0的范围。并且，可知VV或V2O缺陷的能级的信号峰强度P3相对于位于CiOi缺陷的能级的信号峰与VV或V2O缺陷的能级的信号峰之间的谷的峰强度P2的比(P3/P2)为2.6～3.0的范围。
图22的(a)是表示关于试样A～F的CiOi缺陷的能级的信号峰强度与正向电压VF之间的关系的图表，图22的(b)是表示关于试样A～F的CiOi缺陷的能级的信号峰强度与反向恢复损耗Err之间的关系的图表，图22的(c)是表示关于试样A～F的CiOi缺陷的能级的信号峰强度与反向恢复浪涌电压Vakp之间的关系的图表。如图22的(a)～图22的(c)所示，通过如试样A～C那样对CiOi缺陷的能级的信号峰强度具有线性的依赖性，能够成为软恢复且低浪涌。另一方面，通过如试样D～F那样对CiOi缺陷的能级的信号峰强度具有非线性的依赖性，能够成为硬恢复且低浪涌。能够通过使第一漂移区32和第二漂移区33的外延生长时的碳浓度变低并且使含氧量也变低，来实现对CiOi缺陷的能级的信号峰强度的非线形依赖性。
图23的(a)是表示试样A～F的正向电压VF与反向恢复损耗Err之间的关系的图表，图23的(b)是表示试样A～F的正向电压VF与反向恢复时间Trr之间的关系的图表，图23的(c)是表示试样A～F的正向电压VF与反向恢复电荷量Qrr之间的关系的图表。图24的(a)是表示试样A～F的正向电压VF与反向恢复电流Irp之间的关系的图表，图24的(b)是表示试样A～F的正向电压VF与反向恢复浪涌电压Vakp之间的关系的图表。根据图23的(a)～图24的(b)可知，试样A～C为软恢复且为低浪涌，试样D～F为硬恢复且为低损耗。
<半导体装置的制造方法>
接着，使用图25的(a)～图26的(b)来说明本发明的第三实施方式所涉及的半导体装置(二极管)的制造方法的一例。此外，下面叙述的半导体装置的制造方法是一个例子，只要处于权利要求书所记载的宗旨的范围内即可，能够通过包括其变形例在内的除此以外的各种制造方法来实现，这是理所当然的。
(一)首先，如图25的(a)所示，准备由单晶Si构成的n+型的母材晶圆(半导体衬底)30。半导体衬底30除了含有n型的杂质元素以外，还由于半导体衬底的制造方法而含有碳、氧等杂质元素。在半导体衬底30的上表面，一边调整氧和碳等杂质元素的含量，一边使杂质浓度比半导体衬底30的杂质浓度低的n型的第一漂移区32外延生长。之后，在第一漂移区32上，一边调整氧和碳等杂质元素的含量，一边如图25的(b)所示那样使杂质浓度比第一漂移区32的杂质浓度低的n-型的第二漂移区33外延生长。
(二)接着，在第二漂移区33的表面涂布光致抗蚀剂膜，使用光刻技术来在光致抗蚀剂膜上形成图案。将形成有图案的光致抗蚀剂膜用作掩模，向第二漂移区33的表面注入B等p型杂质离子。之后，去除光致抗蚀剂膜并进行热处理，由此使所注入的离子活性化，形成例如杂质浓度为5×1017～1×1019Cm-3左右的p+型的阳极区35a、35b、35c。并且，在第二漂移区33的表面涂布新的光致抗蚀剂膜，使用光刻技术来在光致抗蚀剂膜上形成图案。将形成有图案的光致抗蚀剂膜用作掩模，向第二漂移区33的表面注入As、P等n型杂质离子。之后，去除光致抗蚀剂膜并进行热处理，由此使所注入的离子活性化，如图25的(c)所示那样在阳极区35a、35b、35c之间形成n+型区34a、34b。
(三)接着，如果需要，则通过研磨或湿蚀刻等来从背面侧去除半导体衬底30，使半导体衬底30成为期望的厚度(例如50μm～300μm左右)。然后，向半导体衬底30的背面进行As、P等n型杂质的离子注入。之后，通过进行热处理来使所注入的离子活性化，如图26的(a)所示那样形成例如杂质浓度为1×1019Cm-3～1×1021Cm-3左右的n++型的阴极接触区36，将夹在第一漂移区32与阴极接触区36之间的半导体衬底30作为阴极区31。
(四)接着，通过溅射法或蒸镀法等来在阳极区35a、35b、35c和n+型区34a、34b的上表面形成由Al等构成的阳极电极37。同样地，通过溅射法或蒸镀法等，如图26的(b)所示那样在阴极接触区36的背面形成由Au等构成的阴极电极38。
(五)接着，如图26的(c)中以箭头示意性地示出的那样，从阴极电极38的背面侧照射电子射线，由此在第一漂移区32和第二漂移区33中产生用于控制载流子的寿命的晶体缺陷。此时，电子射线的吸收剂量为40kGy～60kGy左右，电子射线的加速能量被设定为3.0MeV以下(例如2.0MeV)。之后，例如在氢气氛中进行360℃～380℃左右的、90分钟左右的热处理，由此使通过照射电子射线而形成的能量状态不稳定的晶体缺陷恢复。通过这样，图19所示的本发明的第三实施方式所涉及的半导体装置完成。此外，也可以是先形成阴极接触区36之后形成阳极区35a、35b、35c的顺序。
根据本发明的第三实施方式所涉及的半导体装置的制造方法，在通过照射电子射线来产生晶体缺陷时，设定电子射线的加速能量使得在DLTS法的测定中鉴定的VO缺陷的能级的信号峰强度大到为CiOi缺陷的能级的信号峰强度的5倍以上，由此能够占主导地形成能级浅的VO缺陷，并使得难以形成能级比VO缺陷的能级深的CiOi缺陷等。
并且，通过调整在第一漂移区32和第二漂移区33的外延生长时添加的氧或碳等杂质元素的含量，来将在DLTS法的测定中鉴定的CiOi缺陷的能级的信号峰强度P1相对于位于CiOi缺陷的能级的信号峰与VV或V2O缺陷的能级的信号峰之间的谷的峰强度P2的比(P1/P2)设定为1.0～1.5。并且，将VV或V2O缺陷的能级的信号峰强度P3相对于位于CiOi缺陷的能级的信号峰与VV或V2O缺陷的能级的信号峰之间的谷的峰强度P2的比(P3/P2)设定为2.0～2.5。由此，能够使FWD的反向恢复特性为软恢复且为低浪涌。
或者，也可以通过调整在第一漂移区32和第二漂移区33的外延生长时添加的氧或碳等杂质元素的含量，来将在DLTS法的测定中鉴定的CiOi缺陷的能级的信号峰强度P1相对于位于CiOi缺陷的能级的信号峰与VV或V2O缺陷的能级的信号峰之间的谷的峰强度P2的比(P1/P2)设定为1.6～2.0。并且，也可以将VV或V2O缺陷的能级的信号峰强度P3相对于位于CiOi缺陷的能级的信号峰与VV或V2O缺陷的能级的信号峰之间的谷的峰强度P2的比(P3/P2)设定为2.6～3.0。由此，能够使FWD的反向恢复特性为硬恢复且为低损耗。
(其它实施方式)
如上所述，利用第一实施方式～第三实施方式对本发明进行了记载，但是不应理解为形成本公开的一部分的论述和附图对本发明进行限定。本领域技术人员根据本公开会明确各种代替实施方式、实施例以及应用技术。
例如，在第一实施方式～第三实施方式中，例示性地说明了纵向构造的半导体装置，但是也可以是如下的横向器件(平面型器件)：第一主电极区和第二主电极区配置于构成漂移区的半导体衬底的同一表面上。
并且，关于本发明的半导体装置的控制电极构造，并不限定于在第二实施方式中作为一例而列举出的具有绝缘栅极构造的IGBT。例如，在SI晶闸管、GTO等具备利用结型栅极构造来控制载流子的行进的控制电极构造的半导体装置中也能够应用本发明的漂移区的构造。因此，只要是能够通过照射电子射线来控制载流子的寿命的半导体装置即可，能够应用于各种半导体装置。并且，也可以是如双栅极型SI晶闸管等那样在第二主电极区附近的漂移区的内部具备第二栅极构造的半导体装置。
并且，如上所述，关于特别是构成漂移区的部分的由单晶Si构成的半导体衬底，既可以是通过例如浮区(FZ)法、直拉(CZ)法或者磁场直拉(MCZ)法等来制造出的单晶Si，也可以是在作为支承母体的单晶Si衬底上形成的外延生长层。
另外，关于载流子的寿命的控制，不限于电子射线照射，也可以是氦照射、质子照射。特别是也可以是氦照射，作为氦照射和热处理的结果，可以含有上述VV缺陷、V2O缺陷、CiOi缺陷，并且它们也可以是上述的规定的比率。
这样，本发明包括在此没有记载的各种实施方式等，这是理所当然的。因而，本发明的技术范围仅由基于上述的说明的适当的权利要求书所涉及的发明技术特征来决定。
附图标记说明
10、30：半导体衬底；11、21、32、33：漂移区；12、35a、35b、35c：阳极区；13、31：阴极区；14、37：阳极电极；15、38：阴极电极；22、22a、22b：基区；23a、23b：发射极区；24：栅极绝缘膜；25：栅极电极；26：层间绝缘膜；27：发射极电极；28：集电极区；29：集电极电极；30：场中止层；34a、34b：n+型区；36：阴极接触区。

Claims (9)

1.一种半导体装置，其特征在于，具备：
第一导电型的漂移区，其具有通过电子射线的照射而产生的晶体缺陷；
第一导电型的第一主电极区，其配置于所述漂移区的一部分，该第一主电极区的杂质浓度比所述漂移区的杂质浓度高；以及
第二导电型的第二主电极区，其以与所述第一主电极区相离的方式配置于所述漂移区的另一部分，
其中，所述晶体缺陷包括由空位和氧构成的第一复合缺陷以及由碳和氧构成的第二复合缺陷，所述晶体缺陷的缺陷密度被设定为：在深能级瞬态谱法的测定中鉴定的所述第一复合缺陷的能级的信号峰强度为所述第二复合缺陷的能级的信号峰强度的5倍以上。
2.根据权利要求1所述的半导体装置，其特征在于，
还具备控制电极构造，该控制电极构造用于对在所述漂移区行进的载流子的移动进行控制。
3.根据权利要求2所述的半导体装置，其特征在于，
所述控制电极构造具备：
第二导电型的基区，其至少设置于所述第一主电极区与所述漂移区之间；以及
栅极电极，其以静电方式对该基区中的电位进行控制，来控制所述载流子的移动。
4.根据权利要求3所述的半导体装置，其特征在于，
所述第一主电极区配置于所述漂移区的上表面，
所述第二主电极区配置于所述漂移区的背面。
5.根据权利要求4所述的半导体装置，其特征在于，
所述控制电极构造还具备栅极绝缘膜，该栅极绝缘膜设置于贯通所述基区后到达所述漂移区的上部的凹部的内表面，该栅极绝缘膜被夹在所述基区与所述栅极电极之间，
所述控制电极构造通过所述栅极电极并经由所述栅极绝缘膜以静电方式对所述基区的电位进行控制。
6.一种半导体装置的制造方法，该半导体装置包括由空位和氧构成的第一复合缺陷以及由碳和氧构成的第二复合缺陷，该半导体装置的制造方法的特征在于，包括以下工序：
在第一导电型的半导体衬底的一部分形成杂质浓度比所述半导体衬底的杂质浓度高的第一导电型的第一主电极区；
在所述半导体衬底的另一部分以与所述第一主电极区相离的方式形成第二导电型的第二主电极区；以及
通过向所述半导体衬底照射电子射线，来在所述半导体衬底中产生晶体缺陷，
其中，在所述产生晶体缺陷的工序中，设定所述电子射线的加速能量使得在深能级瞬态谱法的测定中鉴定的所述第一复合缺陷的能级的信号峰强度为所述第二复合缺陷的能级的信号峰强度的5倍以上。
7.根据权利要求6所述的半导体装置的制造方法，其特征在于，
所述第一主电极区形成于所述半导体衬底的上表面，
所述第二主电极区形成于所述半导体衬底的背面。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于，还包括以下工序：
在所述第一主电极区与所述半导体衬底之间形成第二导电型的基区；
形成贯通所述基区后到达所述半导体衬底的上部的凹部；
在所述凹部的内表面形成栅极绝缘膜；以及
以隔着所述栅极绝缘膜填充到所述凹部的内部的方式形成用于对所述基区中的电位进行控制的栅极电极。
9.根据权利要求6～8中的任一项所述的半导体装置的制造方法，其特征在于，
所述照射电子射线的工序中的所述电子射线的加速能量为3MeV以下。
CN201680004883.0A 2015-06-30 2016-06-15 半导体装置及其制造方法 Active CN107112370B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015131227 2015-06-30
JP2015-131227 2015-06-30
PCT/JP2016/067773 WO2017002619A1 (ja) 2015-06-30 2016-06-15 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN107112370A true CN107112370A (zh) 2017-08-29
CN107112370B CN107112370B (zh) 2020-08-28

Family

ID=57608728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680004883.0A Active CN107112370B (zh) 2015-06-30 2016-06-15 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US10134832B2 (zh)
JP (1) JP6406452B2 (zh)
CN (1) CN107112370B (zh)
WO (1) WO2017002619A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113668064A (zh) * 2021-07-29 2021-11-19 山西烁科晶体有限公司 一种优化碳化硅晶片电阻率的辐照方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6729445B2 (ja) * 2017-02-24 2020-07-22 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法
DE102017126310A1 (de) * 2017-11-09 2019-05-09 Precitec Optronik Gmbh Abstandsmessvorrichtung
WO2020100997A1 (ja) * 2018-11-16 2020-05-22 富士電機株式会社 半導体装置および製造方法
TWI739087B (zh) * 2019-04-11 2021-09-11 台灣茂矽電子股份有限公司 分離閘結構之製造方法及分離閘結構
JP7310727B2 (ja) * 2020-06-15 2023-07-19 信越半導体株式会社 シリコン試料中の酸素濃度測定方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672906A (en) * 1992-06-25 1997-09-30 Seiko Instruments Inc. Semiconductor device having defects of deep level generated by electron beam irradiation in a semiconductor substrate
JPH11135509A (ja) * 1997-10-29 1999-05-21 Sanken Electric Co Ltd 半導体装置の製造方法
JP2011129650A (ja) * 2009-12-16 2011-06-30 Sumco Corp Ｄｌｔｓ測定用電極及びその製造方法
CN103868973A (zh) * 2014-04-04 2014-06-18 哈尔滨工业大学 一种基于深能级瞬态谱技术的双极型器件电离辐射损伤缺陷检测方法
CN103890920A (zh) * 2011-11-15 2014-06-25 富士电机株式会社 半导体装置以及半导体装置的制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004017723B4 (de) * 2003-04-10 2011-12-08 Fuji Electric Co., Ltd In Rückwärtsrichtung sperrendes Halbleiterbauteil und Verfahren zu seiner Herstellung
JP4919700B2 (ja) 2005-05-20 2012-04-18 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5087828B2 (ja) * 2005-08-26 2012-12-05 富士電機株式会社 半導体装置の製造方法
JP2007294602A (ja) 2006-04-24 2007-11-08 Renesas Technology Corp 半導体装置の製造方法
JP2008091705A (ja) 2006-10-03 2008-04-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2008177296A (ja) 2007-01-17 2008-07-31 Toyota Central R&D Labs Inc 半導体装置、ｐｎダイオード、ｉｇｂｔ、及びそれらの製造方法
JP5381420B2 (ja) * 2008-07-22 2014-01-08 富士電機株式会社 半導体装置
JP4544360B2 (ja) * 2008-10-24 2010-09-15 トヨタ自動車株式会社 Ｉｇｂｔの製造方法
JP5748188B2 (ja) * 2009-09-29 2015-07-15 富士電機株式会社 半導体装置
JP5156059B2 (ja) 2009-12-16 2013-03-06 株式会社豊田中央研究所 ダイオードとその製造方法
EP2402997B1 (en) * 2010-06-30 2012-02-08 ABB Research Ltd. Power semiconductor device
JP2012069861A (ja) * 2010-09-27 2012-04-05 Renesas Electronics Corp 半導体装置の製造方法
JP5569464B2 (ja) * 2011-05-18 2014-08-13 三菱電機株式会社 半導体素子の製造方法
US9018701B2 (en) * 2012-08-14 2015-04-28 Force Mos Technology Co., Ltd. Avalanche capability improvement in power semiconductor devices using three masks process
WO2015068203A1 (ja) * 2013-11-05 2015-05-14 トヨタ自動車株式会社 半導体装置
JP6036670B2 (ja) * 2013-12-10 2016-11-30 信越半導体株式会社 シリコン単結晶基板の欠陥濃度評価方法
JP6107767B2 (ja) * 2013-12-27 2017-04-05 トヨタ自動車株式会社 半導体装置とその製造方法
JP6083412B2 (ja) * 2014-04-01 2017-02-22 信越半導体株式会社 再結合ライフタイムの制御方法及びシリコン基板の製造方法
US9263552B2 (en) * 2014-06-05 2016-02-16 Infineon Technologies Ag MOS-transistor with separated electrodes arranged in a trench
CN106062966B (zh) * 2014-09-04 2019-04-26 富士电机株式会社 半导体装置及半导体装置的制造方法
DE112016000170T5 (de) * 2015-06-17 2017-08-03 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zur Hestellung einer Halbleitervorrichtung
JP6665457B2 (ja) * 2015-09-16 2020-03-13 富士電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672906A (en) * 1992-06-25 1997-09-30 Seiko Instruments Inc. Semiconductor device having defects of deep level generated by electron beam irradiation in a semiconductor substrate
JPH11135509A (ja) * 1997-10-29 1999-05-21 Sanken Electric Co Ltd 半導体装置の製造方法
JP2011129650A (ja) * 2009-12-16 2011-06-30 Sumco Corp Ｄｌｔｓ測定用電極及びその製造方法
CN103890920A (zh) * 2011-11-15 2014-06-25 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN103868973A (zh) * 2014-04-04 2014-06-18 哈尔滨工业大学 一种基于深能级瞬态谱技术的双极型器件电离辐射损伤缺陷检测方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113668064A (zh) * 2021-07-29 2021-11-19 山西烁科晶体有限公司 一种优化碳化硅晶片电阻率的辐照方法

Also Published As

Publication number Publication date
JP6406452B2 (ja) 2018-10-17
JPWO2017002619A1 (ja) 2017-11-02
US20170301751A1 (en) 2017-10-19
WO2017002619A1 (ja) 2017-01-05
US10134832B2 (en) 2018-11-20
CN107112370B (zh) 2020-08-28

Similar Documents

Publication Publication Date Title
CN107112370A (zh) 半导体装置及其制造方法
CN103946985B (zh) 半导体装置及半导体装置的制造方法
CN103946983B (zh) 半导体装置和半导体装置的制造方法
CN103890920B (zh) 半导体装置以及半导体装置的制造方法
CN103999225B (zh) 半导体装置及其制造方法
Kircher Metallurgical properties and electrical characteristics of palladium silicide-silicon contacts
CN107408576A (zh) 半导体装置及半导体装置的制造方法
CN106463528B (zh) 碳化硅半导体装置的制造方法
Crowder et al. ANNEALING CHARACTERISTICS OF n‐TYPE DOPANTS IN ION‐IMPLANTED SILICON
CN103618006B (zh) 一种快恢复二极管及其制造方法
CN107408581A (zh) 半导体装置及半导体装置的制造方法
CN106887385A (zh) 半导体装置的制造方法
CN106062966A (zh) 半导体装置及半导体装置的制造方法
JP2000312003A (ja) 絶縁ゲート型半導体素子およびその製造方法
Petersen et al. Divacancy defects in germanium studied using deep-level transient spectroscopy
Lamoise et al. Superconducting properties of aluminium thin films after ion implantation at liquid helium temperatures
Müller et al. Crystal orientation dependence of residual disorder in As− implanted Si
CN106340450A (zh) 用于降低sic半导体器件的双极退化的方法和半导体器件
CN108807157A (zh) 一种用于碳化硅的低损伤离子注入方法及注入掩膜结构
Lebedev et al. SiC-based electronics (100th anniversary of the Ioffe Institute)
Monaico et al. Porosification of III–V and II–VI semiconductor compounds
CN105814693A (zh) 半导体装置以及半导体装置的制造方法
CN109742030A (zh) 阈值电压稳定的电子辐照快恢复sj-vdmos制备方法
Chien et al. Argon‐ion implantation damage studies in silicon Schottky barriers using anodic oxidation/etching
Yuan et al. Modulating properties by light ion irradiation: From novel functional materials to semiconductor power devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant