CN109742030A - 阈值电压稳定的电子辐照快恢复sj-vdmos制备方法 - Google Patents
阈值电压稳定的电子辐照快恢复sj-vdmos制备方法 Download PDFInfo
- Publication number
- CN109742030A CN109742030A CN201910055731.9A CN201910055731A CN109742030A CN 109742030 A CN109742030 A CN 109742030A CN 201910055731 A CN201910055731 A CN 201910055731A CN 109742030 A CN109742030 A CN 109742030A
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- epitaxial layer
- irradiation
- vdmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种阈值电压稳定的电子辐照快恢复SJ‑VDMOS制备方法，步骤如下：取N+衬底；在N+衬底上生长N型外延层；对这层N型外延层进行电子辐照，形成N型辐照外延层；在N型辐照外延层上继续生长另一层N型外延层，并由所述N型辐照外延层与所述另一层N型外延层构成N型复合外延层，此N型外延层不再经历电子辐照，为N型无辐照外延层；在所述另一层N型外延层上表面形成P型体区，在N型复合外延层中形成P柱；在N型复合外延层上表面形成栅氧化层及多晶硅栅；在P型体区表面形成N+源区以及P+区域；淀积层间介质，刻蚀接触孔，淀积源端金属，进行背面处理以形成漏端金属电极，从而形成最终的器件结构。
Description
技术领域
本发明涉及功率半导体器件领域，特别是涉及一种采用电子辐照技术并且能够保持阈值稳定的快反向恢复SJ-VDMOS器件的制备方法
背景技术
超结-垂直扩散场效应晶体管(SJ-VDMOS)具有开关速度快、输入阻抗高、频率特性好等优点被越来越多的应用于高频电路中。SJ-VDMOS的漂移区采用P柱和N柱交替设置的结构，使得SJ-VDMOS同时具备极高的反向击穿电压和极低的正向导通电阻。
由于以上优点，SJ-VDMOS被广泛应用于三相桥式电路、电机调速、逆变器、智能电源模块、电子开关、汽车电器和电子镇流器等领域。当采用SJ-VDMOS的体二极管作为反向续流二极管时，SJ-VDMOS体二极管的阳极区向N型漂移区中注入的空穴载流子数目较多，从而导致体二极管正向导通阶段存储载流子总数Q较大。在反向恢复阶段，体二极管必须将正向导通阶段存储的电子-空穴载流子完全抽取完成后才能承受反向电压，这种现象造成体二极管的反向恢复时间trr难以进一步改善，从而限制了SJ-VDMOS在更高工作频率的电路当中的应用。因此减小反向恢复时间trr是当前工程领域的一大挑战。一些改进的方法相继被提出，比如使用SiC代替SJ-VDMOS的体二极管作为续流二极管。SiC二极管具有单极性导电的特点，所以可以完全消除反向恢复过程，达到trr≈0的效果。但是这种方法成本较高，在实际生产过程中SiC二极管也难以集成到芯片系统当中，所以并不具有实用性。在实际工程中，通常采用电子辐照技术降低器件漂移区中载流子寿命，从而加速空穴-电子的复合速率，达到减小反向恢复时间trr的目的。但是电子辐照技术通常会造成SJ-VDMOS的阈值电压发生明显退化，从而极大增加了器件在实际使用过程中的风险。一些抗电子辐照的技术方案也相继被提出。比如采用特殊工艺形成Si-O-Al结构的栅介质，该种栅介质具有更高的介电常数以及更好的抗单粒子栅穿能力，可以提升器件的抗电子辐照能力。另外一种抗电子辐照的技术方案是在传统生产工艺基础上，参照MOS器件阈值掺杂调节技术，通过对特定区域进行掺杂调节以提升敏感区域的抗电子辐照能力。但是这些方案均会增加实际生产的复杂性，提高生产的成本。
发明内容
有鉴于此，本发明的主要目的是提供一种阈值电压稳定的电子辐照快恢复SJ-VDMOS制备方法。
本发明的技术方案如下：
步骤1取掺杂浓度为1e19cm-3～2e19cm-3的N+衬底，在所述N+衬底上生长厚度为T1并且掺杂浓度是1.4e15cm-3的N型外延层，对这层N型外延层进行电子辐照，形成N型辐照外延层；
步骤2在所述N型辐照外延层上继续生长另一层厚度为T2并且掺杂浓度为1.4e15cm-3的另一层N型外延层，并由所述N型辐照外延层和所述另一层N型外延层形成N型复合外延层；
步骤3在所述另一层N型外延层的上表面光刻离子注入的窗口，之后在窗口处离子注入硼杂质，硼的注入能量80MeV，硼注入剂量是5.4e13cm-2，然后在800℃温度下退火480分钟，最终形成P型体区，P型体区的扩散深度是D1，接着采用深沟槽刻蚀技术及P型单晶硅回填技术在N型复合外延层中形成掺杂浓度是5.3e15cm-3的P柱；
步骤4在所述N型复合外延层的上表面进行栅氧的热生长及N+多晶硅栅的淀积与刻蚀，形成栅氧及多晶硅栅；
步骤5在P型体区的上表面光刻出2个条形窗口，之后在两个条形窗口处离子注入砷杂质，砷的注入能量60MeV，砷的注入剂量是3e15cm-2～5e15cm-2，然后在800℃下退火230分钟，从而形成N+源区；在2个条形N+源极区域之间的P型体区表面光刻出1个条形窗口，之后在窗口处离子注入BF2杂质，BF2的注入能量50MeV，BF2的注入剂量是1e15cm-2～1.3e15cm-2，然后在800℃温度下退火160分钟，从而形成P+区域；
步骤6在多晶硅栅及N+源区上淀积层间介质，之后刻蚀出接触孔，淀积源端金属电极，进行背面处理形成漏端金属电极，进而形成最终的器件结构。
所述的SJ-VDMOS的制备方法，其特征在于，N型辐照外延层厚度T1大于所述另一层N型外延层的厚度T2。
所述的SJ-VDMOS的制备方法，其特征在于，另一层N型外延层厚度T2大于P型体区的扩散深度D1的两倍以上，以使P型体区免受经历过电子辐照的N型辐照外延层的影响。
与现有采用电子辐照以实现快恢复SJ-VDMOS制备技术相比，本发明具有如下优点：
(1)本发明所提出的SJ-VDMOS制备方法优点在于该技术方案在采用电子辐照以实现快反向恢复的同时保持器件的阈值电压Vth的稳定性。如图1所示，在传统SJ-VDMOS制备流程中，整个SJ-VDMOS封装完成后才会进行电子辐照的流程。这种方法极易导致器件阈值电压的退化。如图2所示，器件经过不同剂量的电子辐照后，虽然反向恢复时间trr明显减小，但是阈值电压Vth会发生明显的退化。本发明所提出SJ-VDMOS制备方法创新之处在于整个漂移区的外延层分两次进行生长，在第一次外延层生长结束后即对N型外延层进行电子辐照，从而形成N型辐照外延层，第二次生长的N型外延层不会经历电子辐照过程，从而形成N型无辐照外延层。这样电子辐照仅会在N型辐照外延层中引入深能级复合中心，N型无辐照外延层中没有引入深能级复合中心。当N型无辐照外延层厚度T2大于P型体区的扩散深度D1的两倍以上时，如图3所示，在器件的正向导通阶段，避免了电子辐照在N型辐照外延层中引入的深能级复合中心对在N型无辐照外延层即所述另一层N型外延层上表面形成的电子电流沟道的影响，所以阈值电压Vth的稳定性非常高。
(2)本发明所提出的SJ-VDMOS制备方法优点在于该技术方案可以明显减小SJ-VDMOS体二极管的反向恢复时间trr。SJ-VDMOS体二极管的阳极区包括高掺杂的P型体区和高掺杂的P柱，因此阳极侧的注入效率较高并且阳极侧注入面积较大。基于此，在正向导通阶段，高掺杂的阳极区向N型漂移区中注入的空穴载流子数目较多，从而导致正向导通阶段体二极管漂移区内存储的少数载流子总数Q明显增加。因而在反向恢复阶段，将正向导通阶段存储的载流子总数Q全部抽取完成所需的反向恢复时间trr也相应增加。本发明所提出的SJ-VDMOS制备方法采用了电子辐照技术，在实际生产过程中将N型辐照层置于辐照场中用高能量的电子束进行轰击，高能量的电子束能够贯穿整个器件，在器件晶格中产生电离效应及位移效应，从而在Si材料的禁带中引入深能级复合中心，进而明显提升N型辐照层中的电子-空穴对的复合速率，因此正向导通阶段漂移区中存储的少数载流子总数Q明显减小，进而减小反向恢复时间trr。因为N型辐照外延层的厚度T1大于N型无辐照外延层厚度T2，所以体二极管漂移区的大部分区域都引入了深能级复合中心，因此本发明所提出的技术方案可以明显提升大部分漂移区当中的电子-空穴对的复合速率，最终减小存储的载流子总数Q。本发明通过Sentaurus Tcad软件对经历过电子辐照的SJ-VDMOS的电学特性进行仿真验证，通过引入空穴俘获中心hXsection及电子俘获中心eXsection这两个物理模型来模拟器件经历电子辐照后在Si材料中引入的深能级复合中心。如图3所示，在整个漂移区的厚度T恒定的情况下，随着N型辐照外延层厚度T1的增加，电子辐照引入的电子-空穴对的复合中心数量也明显增加，Q明显减小，因而trr不断减小。
(3)本发明所提出的SJ-VDMOS制备方法优点在于该技术方案不需要在电子辐照工艺后专门进行电子辐照热退火过程，可以减少工艺步骤，降低生产成本。在采用高能粒子对Si材料进行轰击的过程中，会对Si材料中的晶格造成损伤，所以传统工艺中，SJ-VDMOS器件在经历电子辐照流程后需要专门进行电子辐照热退火流程以恢复受损的晶格结构。本发明所提出的SJ-VDMOS制备方案优点是在电子辐照工艺结束后，Si材料中的晶格损伤会在后续的栅氧化层热生长工艺及离子注入步骤之后的退火工艺中自行恢复，因此无需专门进行额外的电子辐照热退火工艺。
(4)本发明所提出的SJ-VDMOS制备方法优点在于该技术方案与传统SJ-VDMOS制备工艺流程具有很好的兼容性，不会增加工艺生产的成本和复杂性。
附图说明
图1为传统SJ-VDMOS制备流程中的器件经历电子辐照环节的示意图；
图2为传统SJ-VDMOS制备流程中器件在经历电子辐照后反向恢复时间trr减小以及阈值发生明显退化的示意图；
图3为根据本发明提出的SJ-VDMOS制备方法制得的器件阈值电压与反向恢复时间trr受N型辐照外延层厚度T1影响的示意图；
图4为一实施例的SJ-VDMOS制备方法流程图；
图5-1～5-6为图4流程中经S10-S60步骤处理后对应的器件结构图；
具体实施方式
为了更加具体的说明本发明的技术方案，以下结合附图，对本发明进行进一步的说明。
图4为一实施例的SJ-VDMOS制备方法流程图，该方法包括如下步骤。
步骤1取掺杂浓度为1.5e19cm-3的N+衬底100，在N+衬底100上生长厚度为T1并且掺杂浓度是1.4e15cm-3的N型外延层，对这层N型外延层进行电子辐照，形成N型辐照外延层101。本步骤结束后对应的器件结构如图5-1所示；
步骤2在所述N型辐照外延层101上继续生长另一层厚度为T2并且掺杂浓度为1.4e15cm-3的另一层N型外延层102，并由所述N型辐照外延层101和所述另一层N型外延层102形成N型复合外延层，此另一层N型外延层102是不经历电子辐照的，为N型无辐照外延层。本步骤结束后对应的器件结构如图5-2所示；
步骤3在所述另一层N型外延层102的上表面光刻离子注入的窗口，之后在窗口处离子注入硼杂质，硼的注入能量80MeV，硼注入剂量是5.4e13cm-2，然后在800℃温度下退火480分钟，最终形成P型体区103，P型体区103的扩散深度是D1。接着采用深沟槽刻蚀技术及P型单晶硅回填技术在N型复合外延层中形成掺杂浓度是5.3e15cm-3的P柱104，本步骤结束后对应的器件结构如图5-3所示；
步骤4在所述N型复合外延层的上表面进行栅氧105的热生长及N+多晶硅栅106的淀积与刻蚀，形成栅氧105及多晶硅栅106。本步骤结束后对应的器件结构如图5-4所示；
步骤5在P型体区103的上表面光刻出2个条形窗口，之后在两个条形窗口处离子注入砷杂质，砷的注入能量60MeV，砷的注入剂量是5e15cm-2，然后在800℃下退火230分钟，从而形成N+源区107；在2个条形N+源极区域之间的P型体区103表面光刻出1个条形窗口，之后在窗口处离子注入BF2杂质，BF2的注入能量50MeV，BF2的注入剂量是1e15cm-2，然后在800℃温度下退火160分钟，从而形成P+区域108。本步骤结束后对应的器件结构如图5-5所示；
步骤6在多晶硅栅106及N+源区107上淀积层间介质109，之后刻蚀出接触孔，淀积源端金属电极110，进行背面处理形成漏端金属电极111源端金属电极110的材质是铝硅铜，漏端金属电极111的材质是Ag。本步骤结束后对应的器件结构如图5-6所示；
在本实施例中，N型辐照外延层101厚度T1大于所述另一层N型外延层102的厚度T2；N型无辐照外延层102厚度T2大于P型体区103的扩散深度D1的两倍以上，以使P型体区103免受经历过电子辐照的N型辐照外延层101的影响，其中，T1可为8μm～12μm，T2可为48μm～52μm。
Claims (3)
1.一种阈值电压稳定的电子辐照快恢复SJ-VDMOS的制备方法，其特征在于，步骤如下：
步骤1取掺杂浓度为1e19cm-3～2e19cm-3的N+衬底(100)，在所述N+衬底(100)上生长厚度为T1并且掺杂浓度是1.4e15cm-3的N型外延层，对这层N型外延层进行电子辐照，形成N型辐照外延层(101)；
步骤2在所述N型辐照外延层(101)上继续生长另一层厚度为T2并且掺杂浓度为1.4e15cm-3的另一层N型外延层(102)，并由所述N型辐照外延层(101)和所述另一层N型外延层(102)形成N型复合外延层；
步骤3在所述另一层N型外延层(102)的上表面光刻离子注入的窗口，之后在窗口处离子注入硼杂质，硼的注入能量80MeV，硼注入剂量是5.4e13cm-2，然后在800℃温度下退火480分钟，最终形成P型体区(103)，P型体区(103)的扩散深度是D1，接着采用深沟槽刻蚀技术及P型单晶硅回填技术在N型复合外延层中形成掺杂浓度是5.3e15cm-3的P柱(104)；
步骤4在所述N型复合外延层的上表面进行栅氧(105)的热生长及N+多晶硅栅(106)的淀积与刻蚀，形成栅氧(105)及多晶硅栅(106)；
步骤5在P型体区(103)的上表面光刻出2个条形窗口，之后在两个条形窗口处离子注入砷杂质，砷的注入能量60MeV，砷的注入剂量是3e15cm-2～5e15cm-2，然后在800℃下退火230分钟，从而形成N+源区(107)；在2个条形N+源极区域之间的P型体区(103)表面光刻出1个条形窗口，之后在窗口处离子注入BF2杂质，BF2的注入能量50MeV，BF2的注入剂量是1e15cm-2～1.3e15cm-2，然后在800℃温度下退火160分钟，从而形成P+区域(108)；
步骤6在多晶硅栅(106)及N+源区(107)上淀积层间介质(109)，之后刻蚀出接触孔，淀积源端金属电极(110)，进行背面处理形成漏端金属电极(111)，进而形成最终的器件结构。
2.根据权利要求1所述的SJ-VDMOS的制备方法，其特征在于，N型辐照外延层(101)厚度T1大于所述另一层N型外延层(102)的厚度T2。
3.根据权利要求1所述的SJ-VDMOS的制备方法，其特征在于，所述另一层N型外延层(102)厚度T2大于P型体区(103)的扩散深度D1的两倍以上，以使P型体区(103)免受经历过电子辐照的N型辐照外延层(101)的影响。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910055731.9A CN109742030A (zh) | 2019-01-21 | 2019-01-21 | 阈值电压稳定的电子辐照快恢复sj-vdmos制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910055731.9A CN109742030A (zh) | 2019-01-21 | 2019-01-21 | 阈值电压稳定的电子辐照快恢复sj-vdmos制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109742030A true CN109742030A (zh) | 2019-05-10 |
Family
ID=66365483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910055731.9A Pending CN109742030A (zh) | 2019-01-21 | 2019-01-21 | 阈值电压稳定的电子辐照快恢复sj-vdmos制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109742030A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111863941A (zh) * | 2020-07-28 | 2020-10-30 | 哈尔滨工业大学 | 一种抗辐射vdmos器件及其制备方法 |
| CN111987073A (zh) * | 2020-08-28 | 2020-11-24 | 厦门理工学院 | 一种基于中子辐照的抗辐照加固soi器件及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102931093A (zh) * | 2012-11-21 | 2013-02-13 | 杭州士兰集成电路有限公司 | N沟道耗尽型功率mosfet器件及制造方法 |
| CN106449729A (zh) * | 2016-08-22 | 2017-02-22 | 湖南大学 | 一种半导体结构以其制作方法 |
-
2019
- 2019-01-21 CN CN201910055731.9A patent/CN109742030A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102931093A (zh) * | 2012-11-21 | 2013-02-13 | 杭州士兰集成电路有限公司 | N沟道耗尽型功率mosfet器件及制造方法 |
| CN106449729A (zh) * | 2016-08-22 | 2017-02-22 | 湖南大学 | 一种半导体结构以其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| SHAOHONG LI.ET .AL.: "An enlightening and feasible process concept for irradiated SJ-VDMOS to realize high-speed body diode and stable threshold voltage", 《 2018 14TH IEEE INTERNATIONAL CONFERENCE ON SOLID-STATE AND INTEGRATED CIRCUIT TECHNOLOGY (ICSICT)》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111863941A (zh) * | 2020-07-28 | 2020-10-30 | 哈尔滨工业大学 | 一种抗辐射vdmos器件及其制备方法 |
| CN111987073A (zh) * | 2020-08-28 | 2020-11-24 | 厦门理工学院 | 一种基于中子辐照的抗辐照加固soi器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105793991B (zh) | 半导体装置 | |
| CN103946983B (zh) | 半导体装置和半导体装置的制造方法 | |
| JP5781291B2 (ja) | ファストリカバリーダイオード | |
| JP5369464B2 (ja) | 炭化珪素ｍｏｓ型半導体装置 | |
| CN109075213A (zh) | 半导体装置 | |
| CN104904020B (zh) | 二极管、电力变换装置 | |
| CN107251205A (zh) | 半导体装置和半导体装置的制造方法 | |
| CN109065441A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN103946985A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN107431087A (zh) | 半导体装置及其制造方法 | |
| CN104078364A (zh) | 超接合半导体装置的制造方法 | |
| CN104779278A (zh) | 双极半导体器件及其制造方法 | |
| JP2019102493A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| CN103618006A (zh) | 一种快恢复二极管及其制造方法 | |
| CN104465791B (zh) | 一种快恢复二极管的结构和背面的制备方法 | |
| US20150008478A1 (en) | Semiconductor device and manufacturing method of the same | |
| CN115295613B (zh) | 一种快恢复二极管结构及其制造方法 | |
| CN109742030A (zh) | 阈值电压稳定的电子辐照快恢复sj-vdmos制备方法 | |
| CN110429077B (zh) | 一种适用于功率半导体器件的抗单粒子烧毁结构 | |
| CN103325679B (zh) | 一种半导体功率器件背面的制备方法 | |
| CN110473913A (zh) | 一种反向导通场截止型igbt及其制作方法 | |
| CN104517837B (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| EP1298717A1 (en) | Method for manufacturing a semiconductor device having a pn junction area | |
| JP2005079232A (ja) | 高速スイッチングダイオードおよびその製造法 | |
| CN107359125A (zh) | 一种优化体二极管反向恢复特性的方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190510 |