CN106449729A - 一种半导体结构以其制作方法 - Google Patents
一种半导体结构以其制作方法 Download PDFInfo
- Publication number
- CN106449729A CN106449729A CN201610696625.5A CN201610696625A CN106449729A CN 106449729 A CN106449729 A CN 106449729A CN 201610696625 A CN201610696625 A CN 201610696625A CN 106449729 A CN106449729 A CN 106449729A
- Authority
- CN
- China
- Prior art keywords
- composite bed
- life
- span
- area
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000002131 composite material Substances 0.000 claims abstract description 146
- 238000011084 recovery Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 15
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 6
- 229910001385 heavy metal Inorganic materials 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims 1
- 239000000969 carrier Substances 0.000 abstract description 8
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 230000006798 recombination Effects 0.000 description 7
- 238000005215 recombination Methods 0.000 description 7
- 206010019133 Hangover Diseases 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000000605 extraction Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000000725 suspension Substances 0.000 description 3
- 238000004073 vulcanization Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 1
- 230000003679 aging effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种半导体结构及其制作方法，半导体结构包括：第一掺杂浓度的P+区、第二掺杂浓度的N+区以及设置在P+区和N+区之间的具有第三掺杂浓度的漂移区；其中，第一掺杂浓度和第二掺杂浓度均高于第三掺杂浓度；所述漂移区包括至少两层高寿命复合层和至少一层低寿命复合层，每层低寿命复合层上下分别紧邻一层高寿命复合层；其中，高寿命复合层中载流子的寿命高于低寿命复合层中载流子的寿命，本发明提供的半导体结构能够提高反向恢复速度，减小关断损耗。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体结构以其制作方法。
背景技术
PIN二极管的简化结构如图1所示。PIN二极管与普通p-n结二极管不同，PIN二极管在两端的P+与N+之间增加了一个本征层(低掺杂层)，整个结构分三部分，P+区、本征区(i区)和N+区。与p-n结二极管一样，PIN二极管内部电子与空穴均参与输运，属于双极器件。PIN二极管由于存在中间低掺杂i层，可以承受很高的反向击穿电压，i区的厚度与掺杂浓度直接影响了可以支撑的反向电压等级。因为低掺杂的i区的存在，PIN二极管在正向偏置时，两端高掺杂的P+区和N+区会向低掺杂的i区注入的大量的电子和空穴，极大地提高了i区的载流子浓度，形成强电导调制效应，大大降低i区的电阻，从而降低了器件通态压降。但在PIN二极管反向恢复时，从两端注入i区的高浓度自由载流子需要被移除i区，使i区形成能承受高电场的耗尽区。i区高浓度的自由载流子抽取过程中，会形成一个峰值反向电流，形成极高的反向恢复di/dt，造成电路的过压冲击，器件自身关断损耗增加，开关特性与可靠性变差。
发明内容
针对现有技术中的缺陷，本发明提供了一种半导体结构以其制作方法，本发明提供的半导体结构能够提高反向恢复速度，减小关断损耗。
第一方面，本发明提供了一种半导体结构，包括：
第一掺杂浓度的P+区、第二掺杂浓度的N+区以及设置在P+区和N+区之间的具有第三掺杂浓度的漂移区；其中，第一掺杂浓度和第二掺杂浓度均高于第三掺杂浓度；
所述漂移区包括至少两层高寿命复合层和至少一层低寿命复合层，每层低寿命复合层上下分别紧邻一层高寿命复合层；其中，高寿命复合层中载流子的寿命高于低寿命复合层中载流子的寿命。
优选地，所述低寿命复合层设置在所述漂移区中对半导体反向恢复速度影响最大且对半导体正向导通压降影响最小的预设区域内。
优选地，当漂移区包括一层低寿命复合层时，该低寿命复合层距离P+区的距离s1小于该低寿命复合层距离N+区的距离s2；
当漂移区包括两层或两层以上的低寿命复合层时，距离P+区最近的一层低寿命复合层与P+区的距离s3小于距离N+区最近的一层低寿命复合层与N+区的距离s4。
优选地，所述低寿命复合层的宽度小于所述高寿命复合层的宽度。
优选地，所述低寿命复合层的宽度小于1μm。
优选地，各个高寿命复合层中载流子的寿命均相同。
优选地，从靠近P+区至远离P+区的方向上，各个低寿命复合层中载流子的寿命依次递增。
优选地，所述半导体为碳化硅PIN二极管。
第二方面，本发明还提供了一种半导体结构的制作方法，包括：
形成第二掺杂浓度的N+区；
在所述N+区上形成第三掺杂浓度的漂移区；
在所述漂移区上形成第一掺杂浓度的P+区；其中，第一掺杂浓度和第二掺杂浓度均高于第三掺杂浓度；
其中，所述漂移区包括至少两层高寿命复合层和至少一层低寿命复合层，每层低寿命复合层上下分别紧邻一层高寿命复合层；
其中，高寿命复合层中载流子的寿命高于低寿命复合层中载流子的寿命。
优选地，所述在所述N+区上形成第三掺杂浓度的漂移区，包括：
S11、在所述N+区上形成一层高寿命复合层；
S12、采用外延生长或键合工艺在形成的高寿命复合层上形成低寿命复合层，或，采用电子辐照与重金属掺杂工艺在形成的高寿命复合层上形成低寿命复合层；
S13、在形成的低寿命复合层上形成一层高寿命复合层；
S14、根据预先设定的低寿命复合层的层数，重复上述步骤S12-S13若干次，直至完成漂移区的形成过程。
由上述技术方案可知，本发明提供的半导体结构，在漂移区内设置低寿命复合层，可以使得半导体(如PIN二极管)在由正向导通转为反向恢复过程中，能够快速复合漂移区内大量过剩载流子，提高复合电流，降低关断拖尾时间，达到降低开关时间、开关损耗的目的。同时，由于低寿命复合层上下紧邻设置的高寿命复合层的存在，使得低寿命复合层对大注入条件下的电导调制效应影响有限，不会明显改变漂移区载流子浓度分布，从而不会过多的增加器件的导通压降。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是PIN二极管的简化结构示意图；
图2是本发明实施例一提供的半导体结构的一种结构示意图；
图3是本发明实施例一提供的半导体结构的另一种结构示意图；
图4是本发明实施例一提供的半导体结构的漂流区各层的载流子寿命分布示意图；
图5是本发明实施例二提供的半导体结构的制作方法的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
由于PIN二极管的伏安特性与反向恢复特性对漂移区载流子寿命很敏感，因为少数载流子的寿命影响着电导调制的效果，从而影响PIN二极管的正向导通压降与反向恢复速度与关断损耗。为了降低正向导通压降，漂移区中载流子需要较高的大注入寿命，以增强电导调制效应，但为了加快PIN二极管的开关速度与关断损耗，却需要较低的载流子寿命。为此，本发明提供了一种半导体结构，该半导体结构的漂移区包括至少两层高寿命复合层和至少一层低寿命复合层，每层低寿命复合层上下分别紧邻一层高寿命复合层，这样漂移区的设计可以优化PIN二极管的导通压降与反向恢复性能，具体分析过程可参见下述各实施例。
图2和图3示出了本发明实施例一提供的半导体结构的两种结构示意。本发明提供的该半导体结构包括：
第一掺杂浓度的P+区、第二掺杂浓度的N+区以及设置在P+区和N+区之间的具有第三掺杂浓度的漂移区；其中，第一掺杂浓度和第二掺杂浓度均高于第三掺杂浓度；
所述漂移区包括至少两层高寿命复合层和至少一层低寿命复合层，每层低寿命复合层上下分别紧邻一层高寿命复合层；
其中，高寿命复合层中载流子的寿命高于低寿命复合层中载流子的寿命。
参见图2，图2中漂移区包括两层高寿命复合层102和104和一层低寿命复合层103，其中，低寿命复合层103位于高寿命复合层102和104之间。
图2中，101 P+区为阳极，105N+区为阴极，102，103，104层为漂移区，102，103，104层的掺杂浓度相同，其中102，104层载流子寿命相同，103载流子寿命低于102和104层。
参见图3，图3中漂移区包括n(n≥2)层低寿命复合层103_1、103_2、103_3，……，103_n，以及n+1层高寿命复合层102、102_1、102_2，……，102_(n-1)和104，其中，每层低寿命复合层上下分别紧邻一层高寿命复合层。
图3中，101 P+区为阳极，105N+区为阴极，102，103_1到103_n，102_1到102_(n-1)，104层为漂移区，区域102，103_1到103_n，101_1到102_(n-1)，104掺杂浓度相同，其中102，102_1到102_(n-1)，104层载流子寿命相同，103_1层到103_n层载流子的寿命低于102层，102_1到102_(n-1)，104层。例如n可以取值2、3、4、5、6、7等等。
本实施例提供的半导体结构可以为PIN二极管。另外，由于碳化硅(SiC)材料具有禁带宽度大、击穿电场高和导热率大等特点。在多种SiC同质材料中，4H型SiC(4H-SiC)的特性尤为突出。相比于硅(Si)材料，4H-SiC可以提供3.3倍于前者的热导率、2.5倍于前者的饱和电子迁移率及10倍于前者的击穿电场强度，被认为是制备高温、高频、大功率器件的理想材料。因此，优选地，所述半导体结构为碳化硅PIN二极管。
本实施例提供的半导体结构，在漂移区内设置低寿命复合层，可以使得半导体(如PIN二极管)在由正向导通转为反向恢复过程中，能够快速复合漂移区内大量过剩载流子，提高复合电流，降低关断拖尾时间，达到降低开关时间、开关损耗的目的。同时，由于低寿命复合层上下紧邻设置的高寿命复合层的存在，使得低寿命复合层对大注入条件下的电导调制效应影响有限，不会明显改变漂移区载流子浓度分布，从而不会过多的增加器件的导通压降。
为了进一步提高效果，优选地，所述低寿命复合层设置在所述漂移区中对半导体反向恢复速度影响最大且对半导体正向导通压降影响最小的预设区域内。这样，低寿命复合层不但可以使得半导体在由正向导通转为反向恢复过程中，快速复合漂移区内大量过剩载流子，提高复合电流，还可以尽可能地降低低寿命复合层对半导体正向导通压降的影响。
例如，当漂移区包括一层低寿命复合层时，该低寿命复合层距离P+区的距离s1小于该低寿命复合层距离N+区的距离s2；
当漂移区包括两层或两层以上的低寿命复合层时，距离P+区最近的一层低寿命复合层与P+区的距离s3小于距离N+区最近的一层低寿命复合层与N+区的距离s4。
这样的距离关系基本上能够保证所述低寿命复合层设置在所述漂移区中对半导体反向恢复速度影响最大且对半导体正向导通压降影响最小的预设区域内。这是因为：在大注入条件下，漂移区载流子浓度呈现为一种悬链式浓度分布，靠近两极的载流子浓度相对较高，中间部分相对较低，设计低寿命复合层靠近半导体结构的P+区，该位置为半导体结构正向导通时，漂移区内过剩载流子浓度较高区域，而该区域又是在碳化硅PIN二极管反向恢复时需要迅速抽取过剩载流子，形成耗尽区，以支撑反向电压的区域。因此，低寿命复合层在半导体结构由正向导通转为反向恢复过程中，可以快速复合漂移区内大量过剩载流子，提高复合电流，降低关断拖尾时间，达到降低开关时间、开关损耗的目的。
为了进一步提高反向恢复速度同时避免对正向导通压降造成影响，优选地，在沿靠近P+区至远离P+区的方向上，各个低寿命复合层中载流子的寿命依次递增。例如，参见图4，各个低寿命复合层中载流子的寿命的关系为τx1<τx2<,…,<τxn<τ1，τ1为区域102，102_1到102_(n-1)，104层中载流子的寿命。这是因为：在大注入条件下，漂移区载流子浓度呈现为一种悬链式浓度分布，靠近两极的载流子浓度相对较高，中间部分相对较低，设计低寿命复合层靠近半导体结构的P+区，该位置为半导体结构正向导通时，漂移区内过剩载流子浓度较高区域，而该区域又是在碳化硅PIN二极管反向恢复时需要迅速抽取过剩载流子，形成耗尽区，以支撑反向电压的区域。因此，低寿命复合层在半导体结构由正向导通转为反向恢复过程中，可以快速复合漂移区内大量过剩载流子，提高复合电流，降低关断拖尾时间，达到降低开关时间、开关损耗的目的。
为了进一步降低低寿命复合层对半导体正向导通压降的影响，优选地，低寿命复合层的宽度小于高寿命复合层的宽度。优选地，低寿命复合层的宽度小于1μm，这样低寿命复合层对大注入条件下的电导调制效应影响将会非常有限，不会明显改变漂移区载流子浓度分布，从而不会过多的增加器件的导通压降。
这里，对高寿命复合层和低寿命复合层的掺杂浓度没有要求，高寿命复合层和低寿命复合层的掺杂浓度可以相同。
为了方便形成各个高寿命复合层，优选地，各个高寿命复合层中载流子的寿命均相同。
图3中，101 P+区为阳极，105N+区为阴极，102，103_1到103_n，102_1到102_(n-1)，104层为漂移区，区域102，103_1到103_n，101_1到102_(n-1)，104掺杂浓度相同，其中102，102_1到102_(n-1)，104层载流子寿命相同，103_1层到103_n层载流子的寿命低于102层，102_1到102_(n-1)，104层；各层的宽度关系为：103_1到103_n层低于1μm，102层，102_1到102_(n-1)层，104层宽度不定。
在大注入条件下，漂移区载流子浓度呈现为一种悬链式浓度分布，靠近两极的载流子浓度相对较高，中间部分相对较低。设计103_1到103_n低寿命复合层靠近碳化硅PIN二极管的P+区，其位置为碳化硅PIN二极管正向导通时，漂移区内过剩载流子浓度较高区域，而该区域又是在碳化硅PIN二极管反向恢复时需要迅速抽取过剩载流子，形成耗尽区，以支撑反向电压的区域。因此，103_1到103_n低寿命复合层在PIN二极管由正向导通转为反向恢复过程中，可以快速复合漂移区内大量过剩载流子，提高复合电流，降低关断拖尾时间，达到降低开关时间、开关损耗的目的。同时，由于103_1到103_n层低寿命复合层的宽度很窄(小于1μm)，对大注入条件下的电导调制效应影响有限，不会明显改变漂移区载流子浓度分布，从而不会过多的增加器件的导通压降。
图4给出了漂流区各层载流子寿命分布示意图。参见图4，101 P+层为阳极，105N+层为阴极，102，103_1到103_n，102_1到102_(n-1)，104N-层为漂移区，102，103_1到103_n，102_1到102_(n-1)，104掺杂浓度相同。
103_1到103_n层为低寿命复合层，该层可以为但不限于由外延生长或键合工艺形成的缺陷层，或者由电子辐照与重金属掺杂形成的低寿命复合层。其材料由与该低寿命复合层相邻的上下两层的材料共同形成，该低寿命复合层内具有复合中心，其内具有复合载流子，能够吸收载流子达到电平衡，从而降低载流子的寿命。
区域103_1到103_n低寿命复合层对应的载流子寿命分别为τx1到τxn，区域102，102_1到102_(n-1)，104为普通漂移区，其载流子寿命为τ1，且τx1,τx2,…,τxn<τ1；
103_1到103_n低寿命复合层的宽度分别为dx1到dxn，dx1,dx2,…,dxn<1μm；
103_1低寿命复合层与101 P+层的最短距离为s3，103_n低寿命复合层与105N+层的最短距离为s4，且s3<s4；
103_1到103_n低寿命复合层之间的102_1到102_(n-1)层宽度为wx1到wxn；
参数τx1到τxn、dx1到dxn、wx1到wxn、s3、s4大小的选取，需要根据器件的具体电压等级、电流等级以及需要的反向恢复速度来合理确定。可以通过TCAD数值仿真软件通过器件特性模拟来大致确定一个范围，最优参数需要进行实验验证选取。
综上所述，本发明实施例提供了一种半导体结构，这种半导体结构可以为碳化硅PIN二极管或其他PIN二极管。在该半导体结构中，将漂移区划分了多个区域，针对其中的一个或者多个区域降低其载流子寿命，形成至少一层低寿命复合层。优选地，该低寿命复合层的位置是对半导体反向恢复速度影响最大的区域，同时，该低寿命复合层的位置是对半导体正向导通压降影响最小的区域，以达到提高半导体的反向恢复速度，减小关断损耗的目的。
本发明实施例二提供了一种半导体结构的制作方法，可以用于制作如上述实施例所述的半导体结构，参见图5，该方法包括如下步骤：
步骤501：形成第二掺杂浓度的N+区。
步骤502：在所述N+区上形成第三掺杂浓度的漂移区。
步骤503：在所述漂移区上形成第一掺杂浓度的P+区；其中，第一掺杂浓度和第二掺杂浓度均高于第三掺杂浓度；
其中，所述漂移区包括至少两层高寿命复合层和至少一层低寿命复合层，每层低寿命复合层上下分别紧邻一层高寿命复合层；
其中，高寿命复合层中载流子的寿命高于低寿命复合层中载流子的寿命。
进一步地，所述步骤502在所述N+区上形成第三掺杂浓度的漂移区，具体包括：
S11、在所述N+区上形成一层高寿命复合层；
S12、采用外延生长或键合工艺在形成的高寿命复合层上形成低寿命复合层，或，采用电子辐照与重金属掺杂工艺在形成的高寿命复合层上形成低寿命复合层；
S13、在形成的低寿命复合层上形成一层高寿命复合层；
S14、根据预先设定的低寿命复合层的层数，重复上述步骤S12-S13若干次，直至完成漂移区的形成过程。
例如，若需要形成图2所示的只有一层低寿命复合层的半导体结构，则只需要执行步骤S12-S13一次即可。若需要形成图3所示的半导体结构，假设n＝4，则需要重复上述步骤S12-S13四次，以完成漂移区的设置。
采用本实施例提供的方法形成的半导体结构，由于在漂移区内设置了低寿命复合层，因此可以使得半导体结构(如PIN二极管)在由正向导通转为反向恢复过程中，能够快速复合漂移区内大量过剩载流子，提高复合电流，降低关断拖尾时间，达到降低开关时间、开关损耗的目的。同时，由于低寿命复合层上下紧邻设置的高寿命复合层的存在，使得低寿命复合层对大注入条件下的电导调制效应影响有限，不会明显改变漂移区载流子浓度分布，从而不会过多的增加器件的导通压降。
在本发明的描述中，需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上实施例仅用于说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种半导体结构，其特征在于，包括：
第一掺杂浓度的P+区、第二掺杂浓度的N+区以及设置在P+区和N+区之间的具有第三掺杂浓度的漂移区；其中，第一掺杂浓度和第二掺杂浓度均高于第三掺杂浓度；
所述漂移区包括至少两层高寿命复合层和至少一层低寿命复合层，每层低寿命复合层上下分别紧邻一层高寿命复合层；其中，高寿命复合层中载流子的寿命高于低寿命复合层中载流子的寿命。
2.根据权利要求1所述的半导体结构，其特征在于，所述低寿命复合层设置在所述漂移区中对半导体反向恢复速度影响最大且对半导体正向导通压降影响最小的预设区域内。
3.根据权利要求2所述的半导体结构，其特征在于，当漂移区包括一层低寿命复合层时，该低寿命复合层距离P+区的距离s1小于该低寿命复合层距离N+区的距离s2；
当漂移区包括两层或两层以上的低寿命复合层时，距离P+区最近的一层低寿命复合层与P+区的距离s3小于距离N+区最近的一层低寿命复合层与N+区的距离s4。
4.根据权利要求1所述的半导体结构，其特征在于，所述低寿命复合层的宽度小于所述高寿命复合层的宽度。
5.根据权利要求1～4中任一项所述的半导体结构，其特征在于，所述低寿命复合层的宽度小于1μm。
6.根据权利要求1所述的半导体结构，其特征在于，各个高寿命复合层中载流子的寿命均相同。
7.根据权利要求1所述的半导体结构，其特征在于，从靠近P+区至远离P+区的方向上，各个低寿命复合层中载流子的寿命依次递增。
8.根据权利要求1所述的半导体结构，其特征在于，所述半导体为碳化硅PIN二极管。
9.一种半导体结构的制作方法，其特征在于，包括：
形成第二掺杂浓度的N+区；
在所述N+区上形成第三掺杂浓度的漂移区；
在所述漂移区上形成第一掺杂浓度的P+区；其中，第一掺杂浓度和第二掺杂浓度均高于第三掺杂浓度；
其中，所述漂移区包括至少两层高寿命复合层和至少一层低寿命复合层，每层低寿命复合层上下分别紧邻一层高寿命复合层；
其中，高寿命复合层中载流子的寿命高于低寿命复合层中载流子的寿命。
10.根据权利要求9所述的方法，其特征在于，所述在所述N+区上形成第三掺杂浓度的漂移区，包括：
S11、在所述N+区上形成一层高寿命复合层；
S12、采用外延生长或键合工艺在形成的高寿命复合层上形成低寿命复合层，或，采用电子辐照与重金属掺杂工艺在形成的高寿命复合层上形成低寿命复合层；
S13、在形成的低寿命复合层上形成一层高寿命复合层；
S14、根据预先设定的低寿命复合层的层数，重复上述步骤S12-S13若干次，直至完成漂移区的形成过程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610696625.5A CN106449729B (zh) | 2016-08-22 | 2016-08-22 | 一种半导体结构以其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610696625.5A CN106449729B (zh) | 2016-08-22 | 2016-08-22 | 一种半导体结构以其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106449729A true CN106449729A (zh) | 2017-02-22 |
| CN106449729B CN106449729B (zh) | 2019-04-30 |
Family
ID=58181340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610696625.5A Active CN106449729B (zh) | 2016-08-22 | 2016-08-22 | 一种半导体结构以其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106449729B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109742030A (zh) * | 2019-01-21 | 2019-05-10 | 东南大学 | 阈值电压稳定的电子辐照快恢复sj-vdmos制备方法 |
| CN109888025A (zh) * | 2019-03-21 | 2019-06-14 | 哈尔滨工业大学 | 基于深层离子注入方式的pin二极管抗位移辐照加固方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266103A (ja) * | 2006-03-27 | 2007-10-11 | Sanken Electric Co Ltd | 半導体装置の製法及び半導体装置 |
| CN103050546A (zh) * | 2011-10-12 | 2013-04-17 | 三菱电机株式会社 | 半导体装置 |
| CN203118957U (zh) * | 2012-09-27 | 2013-08-07 | 宁波比亚迪半导体有限公司 | 一种快恢复二极管 |
| JP2015065464A (ja) * | 2014-12-02 | 2015-04-09 | 株式会社豊田中央研究所 | 半導体装置 |
| CN106062966A (zh) * | 2014-09-04 | 2016-10-26 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
-
2016
- 2016-08-22 CN CN201610696625.5A patent/CN106449729B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266103A (ja) * | 2006-03-27 | 2007-10-11 | Sanken Electric Co Ltd | 半導体装置の製法及び半導体装置 |
| CN103050546A (zh) * | 2011-10-12 | 2013-04-17 | 三菱电机株式会社 | 半导体装置 |
| CN203118957U (zh) * | 2012-09-27 | 2013-08-07 | 宁波比亚迪半导体有限公司 | 一种快恢复二极管 |
| CN106062966A (zh) * | 2014-09-04 | 2016-10-26 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| JP2015065464A (ja) * | 2014-12-02 | 2015-04-09 | 株式会社豊田中央研究所 | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109742030A (zh) * | 2019-01-21 | 2019-05-10 | 东南大学 | 阈值电压稳定的电子辐照快恢复sj-vdmos制备方法 |
| CN109888025A (zh) * | 2019-03-21 | 2019-06-14 | 哈尔滨工业大学 | 基于深层离子注入方式的pin二极管抗位移辐照加固方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106449729B (zh) | 2019-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8482030B2 (en) | Insulated gate bipolar transistor and manufacturing method thereof | |
| Baliga | Trends in power semiconductor devices | |
| CN105122458B (zh) | 半导体装置及其制造方法 | |
| CN110085671B (zh) | 半导体装置及其制造方法 | |
| CN103681882A (zh) | 电力半导体装置 | |
| CN102169892B (zh) | 一种增强型平面绝缘栅双极型晶体管 | |
| Ogunniyi et al. | The benefits and current progress of SiC SGTOs for pulsed power applications | |
| US20140264376A1 (en) | Power Switching Module with Reduced Oscillation and Method for Manufacturing a Power Switching Module Circuit | |
| US20190198607A1 (en) | Semiconductor device, and manufacturing method for same | |
| US6313488B1 (en) | Bipolar transistor having a low doped drift layer of crystalline SiC | |
| Baburske et al. | Comparison of critical current filaments in IGBT short circuit and during diode turn-off | |
| KR100203617B1 (ko) | 반도체 장치 | |
| Liu et al. | A low turn-off loss 4H-SiC trench IGBT with Schottky contact in the collector side | |
| CN108447905A (zh) | 一种具有沟槽隔离栅极结构的超结igbt | |
| CN106449729A (zh) | 一种半导体结构以其制作方法 | |
| CN114300544A (zh) | 一种快恢复二极管及其制作方法 | |
| CN102986033A (zh) | 碳化硅双极结晶体管的电导率调制 | |
| CN110534567B (zh) | 一种碳化硅门极可关断晶闸管 | |
| JP2006245475A (ja) | 半導体装置及びその製造方法 | |
| Green et al. | Performance analysis of the segment npn anode LIGBT | |
| Shiba et al. | IGBT avalanche current filamentaion ratio: Precise simulations on mesh and structure effect | |
| JP5696815B2 (ja) | 半導体装置 | |
| US10483384B2 (en) | Transistor device with high current robustness | |
| CN112420815B (zh) | 一种碳化硅门极可关断晶闸管及其制作方法 | |
| JP2016167597A (ja) | トレンチ・ショットキー・バリア・ショットキーダイオードを備える半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |