CN106356079B - 带电路的悬挂基板集合体片及其制造方法和检查方法 - Google Patents

带电路的悬挂基板集合体片及其制造方法和检查方法 Download PDF

Info

Publication number
CN106356079B
CN106356079B CN201610552187.5A CN201610552187A CN106356079B CN 106356079 B CN106356079 B CN 106356079B CN 201610552187 A CN201610552187 A CN 201610552187A CN 106356079 B CN106356079 B CN 106356079B
Authority
CN
China
Prior art keywords
inspection
circuit
insulating layer
conductor
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610552187.5A
Other languages
English (en)
Other versions
CN106356079A (zh
Inventor
杉本悠
田边浩之
寺田直弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN106356079A publication Critical patent/CN106356079A/zh
Application granted granted Critical
Publication of CN106356079B publication Critical patent/CN106356079B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/484—Integrated arm assemblies, e.g. formed by material deposition or by etching from single piece of metal or by lamination of materials forming a single arm/suspension/head unit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/486—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0165—Holder for holding a Printed Circuit Board [PCB] during processing, e.g. during screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

本发明提供一种带电路的悬挂基板集合体片及其制造方法和检查方法。悬挂基板以及检查用基板由支承框一体地支承。在悬挂基板中，在支承基板上按照第1绝缘层、第2绝缘层的顺序层叠第1绝缘层、第2绝缘层。在第1绝缘层上形成有一部分的线路，在第2绝缘层上形成有剩余的线路。在第2绝缘层形成有将一部分的线路和剩余的线路连接的导通孔。在检查用基板中，在支承基板上按照第1绝缘层、第2绝缘层的顺序层叠第1绝缘层、第2绝缘层。在第1绝缘层上形成有检查用导体层，在第2绝缘层上形成有检查用导体层。在第2绝缘层形成有将检查用导体层连接的导通孔。

Description

带电路的悬挂基板集合体片及其制造方法和检查方法
技术领域
本发明涉及带电路的悬挂基板集合体片及其制造方法和检查方法。
背景技术
硬盘驱动装置等驱动装置可使用致动器。这样的致动器具有以能够旋转的方式设于旋转轴的臂和安装于臂的磁头用的带电路的悬挂基板(以下简记作悬挂基板。)。悬挂基板是用于将磁头定位于磁盘的所期望的磁道的配线电路基板。
悬挂基板具有磁头，并与其他电子电路连接。在悬挂基板上形成有导体图案，在其他电子电路与磁头之间经由导体图案传输电信号。具有这样的结构的多个悬挂基板以在其制造过程中一体地支承于通用的支承框的方式形成(例如参照日本特开2012－18984号公报)。
在各悬挂基板中，在金属支承基板上隔着绝缘层形成有接地用配线层以及信号用配线层。接地用配线层以及金属支承基板通过贯通绝缘层的导通孔镀覆部电连接。另外，在支承框中，在金属支承基板上隔着绝缘层形成有导体层。
在日本特开2012－18984号公报记载有在支承框上具有检查用导通孔镀覆部的带支承框的悬挂用基板。根据日本特开2012－18984号公报，通过进行支承框的检查用导通孔镀覆部的检查，不对多个悬挂基板的导通孔镀覆部分别进行直接检查就能够进行多个悬挂基板的导通孔镀覆部的检查。由此，多个悬挂基板的导通孔镀覆部的检查时间被缩短。然而，日本特开2012－18984号公报的检查用导通孔镀覆部的状态与各悬挂基板的导通孔镀覆部的状态并不一定具有较高的相关性。因而，检查结果的可靠性较低。
发明内容
本发明的目的在于提供一种能够以短时间进行多个悬挂基板的导通孔的检查且能够提高检查结果的可靠性的带电路的悬挂基板集合体片及其制造方法和检查方法。
(1)按照本发明的一技术方案的带电路的悬挂基板集合体片包括：多个带电路的悬挂基板；检查用基板；以及支承框，其一体地支承多个带电路的悬挂基板以及检查用基板，多个带电路的悬挂基板均包括：导电性的电路用支承基板；第1电路用绝缘层，其形成于电路用支承基板上；第1导体线路，其形成于第1电路用绝缘层上；第2电路用绝缘层，其以覆盖第1导体线路的至少一部分的方式形成于第1电路用绝缘层上；第2导体线路，其形成于第2电路用绝缘层上；第1电路用导通孔，其在第2电路用绝缘层内通过而将第1导体线路和第2导体线路电连接，检查用基板包括：导电性的检查用支承基板；第1检查用绝缘层，其形成于检查用支承基板上；第1检查用导体层，其形成于第1检查用绝缘层上；第2检查用绝缘层，其以覆盖第1检查用导体层的至少一部分的方式形成于第1检查用绝缘层上；第2检查用导体层，其形成于第2检查用绝缘层上；第1检查用导通孔，其在第2检查用绝缘层内通过而将第1检查用导体层和第2检查用导体层电连接，第1电路用导通孔和第1检查用导通孔具有相同的结构。
在该带电路的悬挂基板集合体片中，多个带电路的悬挂基板以及检查用基板由支承框一体地支承。
多个带电路的悬挂基板分别在导电性的电路用支承基板上形成有第1电路用绝缘层。在第1电路用绝缘层上形成有第1导体线路。另外，以覆盖第1导体线路的至少一部分的方式在第1电路用绝缘层上形成有第2电路用绝缘层。并且，在第2电路用绝缘层上形成有第2导体线路。第1导体线路和第2导体线路由在第2电路用绝缘层通过的第1电路用导通孔电连接。
在检查用基板中，在导电性的检查用支承基板上形成有第1检查用绝缘层。在第1检查用绝缘层上形成有第1检查用导体层。另外，以覆盖第1检查用导体层的至少一部分的方式在第1检查用绝缘层上形成有第2检查用绝缘层。并且，在第2检查用绝缘层上形成有第2检查用导体层。第1检查用导体层和第2检查用导体层由在第2检查用绝缘层通过的第1检查用导通孔电连接。
检查用基板形成为与多个带电路的悬挂基板同样地一体地支承于支承框，并且，多个带电路的悬挂基板的第1电路用导通孔和检查用基板的第1检查用导通孔具有相同的结构。由此，第1电路用导通孔的状态与第1检查用导通孔的状态具有较高的相关性。因而，通过针对检查用基板的第1检查用导通孔测定电特性，能够以短时间进行多个带电路的悬挂基板的第1电路用导通孔的检查，并且能够提高检查结果的可靠性。
(2)也可以是，多个带电路的悬挂基板均还包括第2电路用导通孔，该第2电路用导通孔在第1电路用绝缘层内、第2电路用绝缘层内通过而将电路用支承基板和第2导体线路电连接，检查用基板还包括第2检查用导通孔，该第2检查用导通孔在第1检查用绝缘层内、第2检查用绝缘层内通过而将检查用支承基板和第2检查用导体层电连接，第2电路用导通孔和第2检查用导通孔具有相同的结构。
在该情况下，多个带电路的悬挂基板的各自的电路用支承基板和第2导体线路由在第1电路用绝缘层、第2电路用绝缘层通过的第2电路用导通孔电连接。在检查用基板中，检查用支承基板和第2检查用导体层由在第1检查用绝缘层、第2检查用绝缘层通过的第2检查用导通孔电连接。
多个带电路的悬挂基板的第2电路用导通孔和检查用基板的第2检查用导通孔具有相同的结构，因此，第2电路用导通孔的状态和第2检查用导通孔的状态具有较高的相关性。因而，通过针对检查用基板的第2检查用导通孔测定电特性，能够以短时间进行多个带电路的悬挂基板的第2电路用导通孔的检查，并且能够提高检查结果的可靠性。
(3)也可以是，多个带电路的悬挂基板均还包括第3电路用导通孔，该第3电路用导通孔在第1电路用绝缘层内通过而将电路用支承基板和第1导体线路电连接，检查用基板还包括第3检查用导通孔，该第3检查用导通孔在第1检查用绝缘层内通过而将检查用支承基板和第1检查用导体层电连接，第3电路用导通孔和第3检查用导通孔具有相同的结构。
在该情况下，多个带电路的悬挂基板的各自的电路用支承基板和第1导体线路由在第1电路用绝缘层通过的第3电路用导通孔电连接。在检查用基板中，检查用支承基板和第1检查用导体层由在第1检查用绝缘层通过的第3检查用导通孔电连接。
多个带电路的悬挂基板的第3电路用导通孔和检查用基板的第3检查用导通孔具有相同的结构，因此，第3电路用导通孔的状态和第3检查用导通孔的状态具有较高的相关性。因而，通过针对检查用基板的第3检查用导通孔测定电特性，能够以短时间进行多个带电路的悬挂基板的第3电路用导通孔的检查，并且能够提高检查结果的可靠性。
(4)也可以是，电路用支承基板包括：电路用支承部，其支承第1电路用绝缘层、第1导体线路、第2电路用绝缘层以及第2导体线路；以及电路用连接部，其与第3电路用导通孔电连接并与电路用支承部电分离，检查用支承基板包括：检查用支承部，其支承第1检查用绝缘层、第1检查用导体层、第2检查用绝缘层以及第2检查用导体层；以及检查用连接部，其与第3检查用导通孔电连接并从检查用支承部电分离。
在该情况下，在电路用支承基板中，电路用支承部与电路用连接部电分离，因此，能够将电路用连接部用作与第1导体线路相连的配线的一部分。另外，在检查用支承基板中，与电路用支承基板同样，检查用支承部与检查用连接部电分离。
因而，电路用支承基板和检查用支承基板具有相同的结构，因此，第1电路用导通孔的状态和第1检查用导通孔的状态具有更高的相关性。因而，通过针对检查用基板的第1检查用导通孔测定电特性，能够进一步提高多个带电路的悬挂基板的第1电路用导通孔的检查结果的可靠性。
另外，根据上述的结构，检查用支承部和检查用连接部电分离，因此，能够从检查用连接部经由第3检查用导通孔向第1检查用导体层供给电力。
(5)也可以是，第2检查用绝缘层具有以第1检查用导体层的一部分暴露的方式形成的开口部。
在该情况下，在对第1检查用导通孔的电特性进行检查之际，能够使检查装置的探头容易地与在开口部内暴露的第1检查用导体层接触。由此，能够效率良好地且容易地测定第1检查用导通孔的电特性。
(6)按照本发明的另一技术方案的带电路的悬挂基板集合体片包括：多个带电路的悬挂基板；检查用基板；以及支承框，其一体地支承多个带电路的悬挂基板以及检查用基板，多个带电路的悬挂基板均包括：导电性的电路用支承基板；第1电路用绝缘层，其形成于电路用支承基板上；第1导体线路，其形成于第1电路用绝缘层上；第2电路用绝缘层，其以覆盖第1导体线路的至少一部分的方式形成于第1电路用绝缘层上；第2导体线路，其形成于第2电路用绝缘层上；电路用导通孔，其在第1电路用绝缘层内、第2电路用绝缘层内通过而将电路用支承基板和第2导体线路电连接，检查用基板包括：导电性的检查用支承基板；第1检查用绝缘层，其形成于检查用支承基板上；第2检查用绝缘层，其形成于第1检查用绝缘层上；检查用导体层，其形成于第2检查用绝缘层上；检查用导通孔，其在第1检查用绝缘层内、第2检查用绝缘层内通过而将检查用支承基板和检查用导体层电连接，电路用导通孔和检查用导通孔具有相同的结构。
在该带电路的悬挂基板集合体片中，多个带电路的悬挂基板以及检查用基板由支承框一体地支承。
在多个带电路的悬挂基板的各自中，在导电性的电路用支承基板上形成有第1电路用绝缘层。在第1电路用绝缘层上形成有第1导体线路。另外，以覆盖第1导体线路的至少一部分的方式在第1电路用绝缘层上形成有第2电路用绝缘层。并且，在第2电路用绝缘层上形成有第2导体线路。电路用支承基板和第2导体线路由在第1电路用绝缘层、第2电路用绝缘层通过的电路用导通孔电连接。
在检查用基板中，在导电性的检查用支承基板上形成有第1检查用绝缘层。在第1检查用绝缘层上形成有第2检查用绝缘层。并且，在第2检查用绝缘层上形成有检查用导体层。检查用支承基板和检查用导体层由在第1检查用绝缘层、第2检查用绝缘层通过的检查用导通孔电连接。
检查用基板形成为与多个带电路的悬挂基板同样地一体地支承于支承框，并且，多个带电路的悬挂基板的电路用导通孔和检查用基板的检查用导通孔具有相同的结构。由此，电路用导通孔的状态和检查用导通孔的状态具有较高的相关性。因而，通过针对检查用基板的检查用导通孔测定电特性，能够以短时间进行多个带电路的悬挂基板的电路用导通孔的检查，并且能够提高检查结果的可靠性。
(7)也可以是，第1检查用绝缘层、第2检查用绝缘层具有以检查用支承基板的一部分暴露的方式形成的开口部。
在该情况下，在对检查用导通孔的电特性进行检查之际，能够使检查装置的探头容易地与在开口部内暴露的检查用支承基板接触。由此，能够效率良好地且容易地测定检查用导通孔的电特性。
(8)也可以是，支承框围绕多个带电路的悬挂基板的至少一部分，检查用基板配置于由支承框围绕的区域。
在该情况下，检查用基板配置于靠近多个带电路的悬挂基板的位置。由此，能够提高第1电路用导通孔的状态与第1检查用导通孔的状态之间的相关性、或电路用导通孔的状态与检查用导通孔的状态之间的相关性。
(9)也可以是，支承框围绕多个带电路的悬挂基板，多个带电路的悬挂基板和检查用基板以排列状态支承于支承框。
在该情况下，不使支承框大型化就能够将更多的带电路的悬挂基板以及检查用基板形成于带电路的悬挂基板集合体片。由此，能够降低带电路的悬挂基板集合体片的制造成本。
(10)也可以是，检查用基板配置于多个带电路的悬挂基板中的端部的带电路的悬挂基板与支承框的部分之间。在该情况下，能够容易地进行检查用基板的检查。
(11)也可以是，检查用基板配置于多个带电路的悬挂基板中的相邻的一对带电路的悬挂基板间。
在该情况下，能够进一步提高第1电路用导通孔的状态与第1检查用导通孔的状态之间的相关性、或电路用导通孔的状态与检查用导通孔的状态之间的相关性。
(12)按照本发明的又一技术方案的带电路的悬挂基板集合体片的制造方法，该带电路的悬挂基板集合体片包括：多个带电路的悬挂基板；检查用基板；以及支承框，其一体地支承多个带电路的悬挂基板和检查用基板，该制造方法包括如下工序：准备具有导电性的支承基板和绝缘层的层叠构造的基材的工序；通过对绝缘层进行加工、形成多个带电路的悬挂基板用的多个第1电路用绝缘层以及检查用基板用的第1检查用绝缘层的工序；在多个第1电路用绝缘层上分别形成多个第1导体线路，并且在第1检查用绝缘层上形成第1检查用导体层的工序；以覆盖多个第1导体线路的至少一部分的方式在多个第1电路用绝缘层上分别形成多个第2电路用绝缘层，并且以覆盖第1检查用导体层的至少一部分的方式在第1检查用绝缘层上形成第2检查用绝缘层的工序；在多个第2电路用绝缘层分别形成与多个第1导体线路电连接的多个第1电路用导通孔，并且在多个第2电路用绝缘层上以与多个第1电路用导通孔电连接的方式分别形成多个第2导体线路、在第2检查用绝缘层形成与第1检查用导体层电连接的第1检查用导通孔，并且在第2检查用绝缘层上以与第1检查用导通孔电连接的方式形成第2检查用导体层的工序；通过将支承基板中的除了多个带电路的悬挂基板用的区域、检查用基板用的区域以及支承框用的区域之外的区域去除、来制作多个带电路的悬挂基板、检查用基板以及支承框的工序。
在通过该制造方法制造的带电路的悬挂基板集合体片中，多个带电路的悬挂基板和检查用基板由支承框一体地支承。
在多个带电路的悬挂基板的各自中，在支承基板上形成有第1电路用绝缘层。在第1电路用绝缘层上形成有第1导体线路。另外，以覆盖第1导体线路的至少一部分的方式在第1电路用绝缘层上形成有第2电路用绝缘层。并且，在第2电路用绝缘层上形成有第2导体线路。第1导体线路和第2导体线路由在第2电路用绝缘层通过的第1电路用导通孔电连接。
在检查用基板中，在支承基板上形成有第1检查用绝缘层。在第1检查用绝缘层上形成有第1检查用导体层。另外，以覆盖第1检查用导体层的至少一部分的方式在第1检查用绝缘层上形成有第2检查用绝缘层。并且，在第2检查用绝缘层上形成有第2检查用导体层。第1检查用导体层和第2检查用导体层由在第2检查用绝缘层通过的第1检查用导通孔电连接。
检查用基板形成为与多个带电路的悬挂基板同样地一体地支承于支承框，并且，多个带电路的悬挂基板的第1电路用导通孔和检查用基板的第1检查用导通孔具有相同的结构。由此，第1电路用导通孔的状态和第1检查用导通孔的状态具有较高的相关性。因而，通过针对检查用基板的第1检查用导通孔测定电特性，能够以短时间进行多个带电路的悬挂基板的第1电路用导通孔的检查，并且能够提高检查结果的可靠性。
(13)也可以是，形成多个第2导体线路和第2检查用导体层的工序包括如下工序：将与支承基板电连接的多个第2电路用导通孔分别形成于多个第1电路用绝缘层、多个第2电路用绝缘层，并且在多个第2电路用绝缘层上以与多个第2电路用导通孔电连接的方式分别形成多个第2导体线路，将与支承基板电连接的第2检查用导通孔形成于第1检查用绝缘层、第2检查用绝缘层，并且在第2检查用绝缘层上以与第2检查用导通孔电连接的方式形成第2检查用导体层。
在通过该制造方法制造的多个带电路的悬挂基板的各自中，支承基板和第2导体线路由在第1电路用绝缘层、第2电路用绝缘层通过的第2电路用导通孔电连接。在检查用基板中，支承基板和第2检查用导体层由在第1检查用绝缘层、第2检查用绝缘层通过的第2检查用导通孔电连接。
多个带电路的悬挂基板的第2电路用导通孔和检查用基板的第2检查用导通孔具有相同的结构，因此，第2电路用导通孔的状态和第2检查用导通孔的状态具有较高的相关性。因而，通过针对检查用基板的第2检查用导通孔测定电特性，能够以短时间进行多个带电路的悬挂基板的第2电路用导通孔的检查，并且能够提高检查结果的可靠性。
(14)按照本发明的再一技术方案的带电路的悬挂基板集合体片的制造方法，该带电路的悬挂基板集合体片包括：多个带电路的悬挂基板；检查用基板；支承框，其一体地支承多个带电路的悬挂基板以及检查用基板，该制造方法包括如下工序：准备具有导电性的支承基板和绝缘层的层叠构造的基材的工序；通过对绝缘层进行加工、形成多个带电路的悬挂基板用的多个第1电路用绝缘层以及检查用基板用的第1检查用绝缘层的工序；在多个第1电路用绝缘层上分别形成多个第1导体线路的工序；以覆盖多个第1导体线路的至少一部分的方式在多个第1电路用绝缘层上分别形成多个第2电路用绝缘层，并且在第1检查用绝缘层上形成第2检查用绝缘层的工序；将与支承基板电连接的多个电路用导通孔分别形成于多个第1电路用绝缘层、多个第2电路用绝缘层，并且在多个第2电路用绝缘层上以与多个电路用导通孔电连接的方式分别形成多个第2导体线路，将与支承基板电连接的检查用导通孔形成于第1检查用绝缘层、第2检查用绝缘层，并且在第2检查用绝缘层上以与检查用导通孔电连接的方式形成检查用导体层的工序；通过将支承基板中的除了多个带电路的悬挂基板用的区域、检查用基板用的区域以及支承框用的区域之外的区域去除、来制作多个带电路的悬挂基板、检查用基板以及支承框的工序。
在通过该制造方法制造的带电路的悬挂基板集合体片中，多个带电路的悬挂基板以及检查用基板由支承框一体地支承。
在多个带电路的悬挂基板的各自中，在支承基板上形成有第1电路用绝缘层。在第1电路用绝缘层上形成有第1导体线路。另外，以覆盖第1导体线路的至少一部分的方式在第1电路用绝缘层上形成有第2电路用绝缘层。并且，在第2电路用绝缘层上形成有第2导体线路。支承基板和第2导体线路由在第1电路用绝缘层、第2电路用绝缘层通过的电路用导通孔电连接。
在检查用基板中，在支承基板上形成有第1检查用绝缘层。在第1检查用绝缘层上形成有第2检查用绝缘层。并且，在第2检查用绝缘层上形成有检查用导体层。支承基板和检查用导体层由在第1检查用绝缘层、第2检查用绝缘层通过的检查用导通孔电连接。
检查用基板形成为与多个带电路的悬挂基板同样地一体地支承于支承框，并且，多个带电路的悬挂基板的电路用导通孔和检查用基板的检查用导通孔具有相同的结构。由此，电路用导通孔的状态和检查用导通孔的状态具有较高的相关性。因而，通过针对检查用基板的检查用导通孔测定电特性，能够以短时间进行多个带电路的悬挂基板的电路用导通孔的检查，并且能够提高检查结果的可靠性。
(15)按照本发明的再一技术方案的带电路的悬挂基板集合体片的检查方法包括：准备按照本发明的一技术方案的带电路的悬挂基板集合体片的工序；以及通过测定第1检查用导通孔的电特性来进行第1电路用导通孔的检查的工序。
根据该检查方法，通过针对检查用基板的第1检查用导通孔测定电特性，能够以短时间进行多个带电路的悬挂基板的第1电路用导通孔的检查，并且能够提高检查结果的可靠性。
(16)按照本发明的再一技术方案的带电路的悬挂基板集合体片的检查方法包括：准备按照本发明的另一技术方案的带电路的悬挂基板集合体片的工序；以及通过测定检查用导通孔的电特性来进行电路用导通孔的检查的工序。
根据该检查方法，通过针对检查用基板的检查用导通孔测定电特性，能够以短时间进行多个带电路的悬挂基板的电路用导通孔的检查，并且能够提高检查结果的可靠性。
附图说明
图1是第1实施方式的集合体片的俯视图。
图2是第1实施方式的集合体片的俯视图。
图3是图1的集合体片的局部放大俯视图。
图4是图1的悬挂基板的俯视图。
图5是表示在图4的舌部搭载有滑橇的状态的悬挂基板的局部放大俯视图。
图6的(a)是图5的A－A线剖视图。
图6的(b)是图5的B－B线剖视图。
图7是用于说明写入用配线图案以及元件用配线图案的基本结构的示意性俯视图。
图8是用于说明图7的写入用配线图案以及元件用配线图案的基本结构的示意性且透视性的立体图。
图9是表示检查用基板的基本结构的纵剖视图。
图10的(a)～(d)是表示第1实施方式的集合体片的制造方法的一个例子的工序剖视图。
图11的(a)～(d)是表示第1实施方式的集合体片的制造方法的一个例子的工序剖视图。
图12的(a)～(d)是表示第1实施方式的集合体片的制造方法的一个例子的工序剖视图。
图13的(a)～(d)是表示第1实施方式的集合体片的制造方法的一个例子的工序剖视图。
图14的(a)～(d)是表示第1实施方式的集合体片的制造方法的一个例子的工序剖视图。
图15的(a)～(d)是表示第1实施方式的集合体片的制造方法的一个例子的工序剖视图。
图16的(a)～(d)是表示第1实施方式的集合体片的制造方法的一个例子的工序剖视图。
图17的(a)～(d)是表示第1实施方式的集合体片的制造方法的一个例子的工序剖视图。
图18的(a)～(d)是表示第1实施方式的集合体片的制造方法的一个例子的工序剖视图。
图19的(a)～(d)是表示第1实施方式的集合体片的制造方法的一个例子的工序剖视图。
图20的(a)～(d)是表示在写入用配线图案、元件用配线图案以及检查用导体层这几者的外表面形成有镀镍层的状态的集合体片的多个部分的剖视图。
图21是设于第2实施方式的集合体片的检查用基板的纵剖视图。
图22是设于第3实施方式的集合体片的检查用基板的纵剖视图。
图23是设于第4实施方式的集合体片的检查用基板的纵剖视图。
图24是设于第5实施方式的集合体片的检查用基板的纵剖视图。
图25是设于第6实施方式的集合体片的检查用基板的纵剖视图。
图26是第7实施方式的集合体片的俯视图。
图27是第8实施方式的集合体片的俯视图。
图28是第9实施方式的集合体片的俯视图。
具体实施方式
[1]第1实施方式
以下,参照附图对本发明的一实施方式的带电路的悬挂基板集合体片及其制造方法进行说明。带电路的悬挂基板集合体片(以下简记作集合体片)是指带电路的悬挂基板(以下简记作悬挂基板)的制造过程中的半产品。首先，说明集合体片的构造。
(1)集合体片
图1和图2是第1实施方式的集合体片的俯视图。另外，图3是图1的集合体片500的局部放大俯视图。集合体片500是由金属制的纵长状的支承基板制作的。此外，在图1和图3中，如箭头X、Y所示，将彼此正交的两个方向定义为X方向和Y方向。在本例中，X方向和Y方向是与水平面平行的方向。在制造时，以多个集合体片500沿着长度方向排列在纵长状的支承基板上的方式制作。图1中示出了支承基板上的1个集合体片500。
集合体片500具有矩形形状的外形，包括支承框510、多个纵长状的悬挂基板100以及多个检查用基板200。如图2所示，在集合体片500上的比支承框510靠内侧的位置设定有区域550(以下称为产品保证区域)。在图2中，产品保证区域550由剖面线图案表示。产品保证区域550是应该保护各悬挂基板100满足预定的规格的区域。
如图1所示，支承框510包括一对侧部框511、512以及多个端部框513、514、515、516、517、518。一对侧部框511、512彼此相对，并且沿着Y方向延伸。端部框513～518分别形成为，沿着与一对侧部框511、512正交的X方向延伸，将一对侧部框511、512之间相连。端部框513～518从一对侧部框511、512的一端部到另一端部以等间隔沿着Y方向排列。由此，在产品保证区域550的内侧形成有由侧部框511、512以及端部框513～518分隔开的多个(本例中是5个)矩形区域521、522、523、524、525。在图2中，产品保证区域550的内侧的矩形区域521～525由粗的实线包围。
多个悬挂基板100设置成，在矩形区域521～525内沿着Y方向延伸且沿着X方向排列。沿着各悬挂基板100的外周缘部形成有分离槽526。在本实施方式中，在矩形区域521～525的各自中，于在X方向上的一端部的悬挂基板100与侧部框511之间的分离槽526内设有检查用基板200。另外，在矩形区域521～525的各自中，于在X方向上的另一端部的悬挂基板100与侧部框512之间的分离槽526内设有检查用基板200。
如图3所示，各悬挂基板100的Y方向上的两端借助连结部520与支承框510连结。在一方的侧部框511和与该侧部框511邻接的悬挂基板100之间的分离槽526内，检查用基板200借助连结部520与侧部框511连结。同样地，在另一方的侧部框512(图1)和与该侧部框512邻接的悬挂基板100之间的分离槽526内，检查用基板200借助连结部520与侧部框512连结。
这样一来，在各矩形区域521～525中，多个悬挂基板100以及多个检查用基板200以排列状态支承于支承框510。因而，不使支承框510大型化就能够使更多的悬挂基板100以及检查用基板200形成于集合体片500。由此，能够降低集合体片500的制造成本。在制造集合体片500后通过切断连结部520，各悬挂基板100以及各检查用基板200被从支承框510分离。
(2)悬挂基板的构造
图4是图1的悬挂基板100的俯视图。如图4所示，悬挂基板100具有由金属制的纵长状基板形成的支承基板110。在支承基板110上，如虚线所示那样形成有写入用配线图案120、130、读取用配线图案140、150以及元件用配线图案160、170。写入用配线图案120和写入用配线图案130构成一对信号线路对。另外，读取用配线图案140和读取用配线图案150构成一对信号线路对。
在支承基板110的顶端部，通过形成U字状的开口部111，而设有滑橇搭载部(以下称为舌部)112。舌部112以相对于支承基板110呈预定的角度的方式在图4的单点划线R的部位被弯折加工。在舌部112的端部形成有矩形的开口部113，并且形成有6个电极焊盘21、22、23、24、25、26。另外，在舌部112的中央部设有底座114。对于舌部112的端部及其周边部的结构的详细随后论述。
在支承基板110的另一端部形成有6个电极焊盘31、32、33、34、35、36。舌部112上的电极焊盘21～26和支承基板110的另一端部的电极焊盘31～36分别由写入用配线图案120、130、读取用配线图案140、150以及元件用配线图案160、170电连接。另外，在支承基板110形成有多个孔部119。
图5是表示在图4的舌部112搭载有滑橇的状态的悬挂基板100的局部放大俯视图。图6的(a)是图5的A－A线剖视图，图6的(b)是图5的B－B线剖视图。
如图6的(a)、(b)所示，本实施方式的悬挂基板100基本上具有在支承基板110上按照第1绝缘层210、第2绝缘层220以及第3绝缘层230的顺序层叠第1绝缘层210、第2绝缘层220以及第3绝缘层230而成的结构。在第1绝缘层210以及第2绝缘层220的上表面上形成有写入用配线图案120、130、读取用配线图案140、150以及元件用配线图案160、170。
如图5以及图6的(a)、(b)所示，在舌部112的端部，在支承基板110形成有矩形的开口部113。在舌部112的中央部，在支承基板110上通过层叠矩形形状的第1绝缘层210以及第2绝缘层220而形成底座114。使用粘接剂等将滑橇1安装在底座114的上表面上。
本例的滑橇1包括滑橇主体部2。在滑橇1安装于底座114上的状态下，滑橇主体部2的顶端部及其附近部分位于开口部113的上方。在滑橇主体部2的顶端部设有磁头6。磁头6具有4个连接端子6a。以从滑橇主体部2的顶端部附近向下方延伸的方式设有发光元件3。发光元件3具有两个连接端子3a。两个连接端子3a位于开口部113内。在滑橇主体部2的内部设有光波导路4以及近场光产生构件5。光波导路4位于发光元件3的上方，近场光产生构件5位于光波导路4的上方。滑橇1的各构成要素的详细随后论述。
在支承基板110的上表面上，以从悬挂基板100的顶端部覆盖开口部113的局部区域的方式形成有第1绝缘层210。在开口部113的附近，在第1绝缘层210上形成有元件用配线图案160。以覆盖元件用配线图案160的方式在第1绝缘层210上形成有第2绝缘层220。如图6的(a)所示，在图5的A－A线处，在元件用配线图案160的顶端部形成有镀层20。由此，形成电极焊盘25。电极焊盘25以从第1绝缘层210与第2绝缘层220之间向开口部113的上方的空间突出的方式形成，与滑橇1的发光元件3相对。电极焊盘25使用焊锡9与发光元件3的两个连接端子3a中的任一个连接。
另外，在开口部113的附近，在第2绝缘层220上形成有写入用配线图案120以及写入用配线图案130。以覆盖写入用配线图案120的一部分以及写入用配线图案130的一部分的方式在第2绝缘层220上形成有第3绝缘层230。如图6的(a)所示，在图5的A－A线处，在写入用配线图案130的顶端部形成有镀层20。由此，形成电极焊盘22。电极焊盘22与磁头6相对，使用焊锡9与磁头6的4个连接端子6a中的任一个连接。另外，如图6的(b)所示，在图5的B－B线处，在写入用配线图案120的顶端部形成有镀层20。由此，以与滑橇1的磁头6相对的方式形成有电极焊盘21。电极焊盘21与磁头6相对，使用焊锡9与磁头6的4个连接端子6a中的任一个连接。
在此，如在图5中以粗的双点划线所示，将与悬挂基板100的长度方向平行的舌部112的中心线称为轴线CA。在该情况下，在开口部113的附近，以轴线CA为基准在与上述的元件用配线图案160、写入用配线图案120以及写入用配线图案130对称的位置分别形成有元件用配线图案170、读取用配线图案140以及读取用配线图案150。
元件用配线图案170与元件用配线图案160同样地形成于第1绝缘层210上。在元件用配线图案170的顶端部形成有电极焊盘26。电极焊盘26具有与电极焊盘25同样的结构，与滑橇1的发光元件3相对。电极焊盘26使用焊锡9与发光元件3的两个连接端子3a中的任一个连接。读取用配线图案140以及读取用配线图案150与写入用配线图案120以及写入用配线图案130同样地形成于第2绝缘层220上。在读取用配线图案140的顶端部以及读取用配线图案150的顶端部分别形成有电极焊盘24、23。电极焊盘23、24分别使用焊锡9与磁头6的4个连接端子6a中的任两个连接。
在具有悬挂基板100的未图示的硬盘驱动装置中，如在图6的(a)、(b)中以双点划线所示那样磁盘MD配置于滑橇1的上方。在对磁盘MD写入信息时，电流向一对元件用配线图案160、170流动。由此，向发光元件3供给电能。
发光元件3将供给来的电能转换成光能，产生高能量的光(例如激光等)。所产生的光经由光波导路4向近场光产生构件5引导。近场光产生构件5将从光波导路4引导来的光转换成近场光，并向磁盘MD照射。由此，磁盘MD的微小区域被加热。在磁盘MD中，被近场光加热的部分的顽磁力局部降低。在该状态下，通过电流向一对写入用配线图案120、130流动，从磁头6向磁盘MD中的顽磁力已降低的部分照射磁场。通过向磁盘MD照射比较小的磁场，能够以高密度记录稳定的信息。这样的磁记录方式一般被称为光辅助磁记录方式。另一方面，在相对于磁盘MD读取信息时，电流向一对读取用配线图案140、150流动。
(3)写入用配线图案以及元件用配线图案
接着，对写入用配线图案120、130以及元件用配线图案160的详细的结构进行说明。图7是用于说明写入用配线图案120、130以及元件用配线图案160的基本结构的示意性俯视图，图8是用于说明图7的写入用配线图案120、130以及元件用配线图案160的基本结构的示意性且透视性的立体图。
在图7中，为了易于理解写入用配线图案120、130以及元件用配线图案160的结构，省略第1绝缘层210、第2绝缘层220以及第3绝缘层230的图示。另外，在图8中，省略第3绝缘层230的图示的同时，以单点划线表示支承基板110、第1绝缘层210以及第2绝缘层220。
如图7以及图8所示，写入用配线图案120主要包括线路LA1～LA5。线路LA1～LA5中的线路LA2与其他线路LA1、LA3～LA5相比足够长。写入用配线图案130主要包括线路LB1～LB5。线路LB1～LB5中的线路LB2与其他线路LB1、LB3～LB5相比足够长。元件用配线图案160主要包括线路LC1～LC3。线路LC1～LC3中的线路LC2与其他线路LC1、LC3相比足够长。
在图8中，以浓的剖面线表示写入用配线图案120以及与写入用配线图案120电连接的结构，以点图案表示写入用配线图案130以及与写入用配线图案130电连接的结构。另外，以淡的剖面线表示元件用配线图案160以及与元件用配线图案160电连接的结构。
如图8所示，在第1绝缘层210的上表面上形成有写入用配线图案120的线路LA3、LA5、写入用配线图案130的线路LB3、LB5以及元件用配线图案160的线路LC3。以覆盖线路LA3、LA5、LB3、LB5、LC3的方式在第1绝缘层210的上表面上形成有第2绝缘层220。
另外，在第2绝缘层220的上表面上形成有写入用配线图案120的线路LA1、LA2、LA4、写入用配线图案130的线路LB1、LB2、LB4以及元件用配线图案160的线路LC1、LC2。以覆盖线路LA1、LA2、LA4、LB1、LB2、LB4、LC1、LC2的方式在第2绝缘层220的上表面上形成有第3绝缘层230(图6)。
在支承基板110上形成有与写入用配线图案120、130分别对应的跨接配线JL2、JL1。各跨接配线JL1、JL2由支承基板110的一部分构成，呈岛状地设于支承基板110的椭圆形的开口部110h内。各跨接配线JL1、JL2与支承基板110的其他部分电分离。
如图7以及图8所示，写入用配线图案120的线路LA2、写入用配线图案130的线路LB2、元件用配线图案160的线路LC2在第2绝缘层220上彼此隔开间隔而平行地配置。写入用配线图案120的线路LA3、写入用配线图案130的线路LB3在第1绝缘层210上彼此隔开间隔而平行地配置。另外，写入用配线图案120的线路LA3位于写入用配线图案130的线路LB2的下方，写入用配线图案130的线路LB3位于写入用配线图案120的线路LA2的下方。
关于写入用配线图案120，线路LA2的一端部与线路LA1的一端部一体化，线路LA2的另一端部与线路LA4的一端部一体化。线路LA1的另一端部与电极焊盘31连接，线路LA4的另一端部与电极焊盘21连接。线路LA5的一端部位于线路LA1的一端部的下方，线路LA5的另一端部与线路LA3的一端部一体化。跨接配线JL2的一端部位于线路LA3的另一端部的下方，跨接配线JL2的另一端部位于线路LA4的一端部的下方。
在第2绝缘层220中以将线路LA5的一端部和线路LA1的一端部电连接的方式形成有导通孔va1。在第1绝缘层210中以将线路LA3的另一端部和跨接配线JL2的一端部电连接的方式形成有导通孔va2。而且，在第1绝缘层210以及第2绝缘层220中，以将线路LA4的一端部和跨接配线JL2的另一端部电连接的方式形成有导通孔va3。由此，电极焊盘21、31经由线路LA1、LA2、LA4电连接的同时，经由线路LA1、LA3、LA4、LA5、跨接配线JL2以及导通孔va1、va2、va3电连接。
关于写入用配线图案130，线路LB2的一端部与线路LB1的一端部一体化，线路LB2的另一端部与线路LB4的一端部一体化。线路LB1的另一端部与电极焊盘32连接，线路LB4的另一端部与电极焊盘22连接。线路LB5的一端部位于线路LB4的一端部的下方，线路LB5的另一端部与线路LB3的一端部一体化。跨接配线JL1的一端部位于线路LB3的另一端部的下方，跨接配线JL1的另一端部位于线路LB1的一端部的下方。
在第2绝缘层220中以将线路LB5的一端部和线路LB4的一端部电连接的方式形成有导通孔vb1。在第1绝缘层210中以将线路LB3的另一端部和跨接配线JL1的一端部电连接的方式形成有导通孔vb2。而且，在第1绝缘层210以及第2绝缘层220中以将线路LB1的一端部和跨接配线JL1的另一端部电连接的方式形成有导通孔vb3。由此，电极焊盘21、31经由线路LB1、LB2、LB4电连接的同时，经由线路LB1、LB3、LB4、LB5、跨接配线JL1以及导通孔vb1、vb2、vb3电连接。
关于元件用配线图案160，线路LC2的一端部与线路LC1的一端部一体化。线路LC1的另一端部与电极焊盘35连接。线路LC3的一端部位于线路LC2的另一端部的下方，线路LC3的另一端部在写入用配线图案130的线路LB4的下方的位置与电极焊盘25连接。在第2绝缘层220中以将线路LC2的另一端部和线路LC3的一端部电连接的方式形成有导通孔vc1。由此，电极焊盘25、35经由线路LC1、LC2、LC3以及导通孔vc1电连接。
根据上述的结构，写入用配线图案120的线路LA2隔着第2绝缘层220与写入用配线图案130的线路LB3相对。另外，写入用配线图案130的线路LB2隔着第2绝缘层220与写入用配线图案120的线路LA3相对。而且，写入用配线图案120的线路LA2和写入用配线图案130的线路LB2在第2绝缘层220上彼此相对。另外，写入用配线图案120的线路LA3和写入用配线图案130的线路LB3在第1绝缘层210上彼此相对。
由此，写入用配线图案120与写入用配线图案130之间的相对面积变大，因此，写入用配线图案120、130的电容量变大。其结果，写入用配线图案120、130的特性阻抗被降低。
另外，写入用配线图案120的线路LA2和写入用配线图案130的线路LB3以隔着第2绝缘层220重叠的方式配置，写入用配线图案120的线路LA3和写入用配线图案130的线路LB2以隔着第2绝缘层220重叠的方式配置。由此，写入用配线图案120的线路LA2、LA3和写入用配线图案130的线路LB2、LB3的占有面积变小。
而且，在上述的结构中，在写入用配线图案130的线路LB4的下方隔着第2绝缘层220配置有元件用配线图案160的线路LC3的一部分。在该情况下，能够使与线路LB4连接的电极焊盘22的高度和与线路LC3连接的电极焊盘25的高度彼此不同。由此，能够将包括磁头6以及发光元件3的滑橇1安装于悬挂基板100。
读取用配线图案140、150以及元件用配线图案170具有与上述的写入用配线图案120、130以及元件用配线图案160基本上相同的结构。由此，与上述的例子同样地能够降低读取用配线图案140、150的特性阻抗，并且能够缩小读取用配线图案140、150的占有面积。
(4)检查用基板的构造
图9是表示检查用基板200的基本结构的纵剖视图。如图9所示，检查用基板200基本上具有在金属制的支承基板310上按照第1绝缘层410以及第2绝缘层420的顺序层叠第1绝缘层410以及第2绝缘层420而成的结构。在第1绝缘层410以及第2绝缘层420形成有环状的开口部411。
由此，第1绝缘层410以及第2绝缘层420被分离成岛状的内部区域430和围绕该内部区域430的外部区域440。支承基板310从内部区域430与外部区域440之间的开口部411向上方暴露。
在内部区域430中，在第1绝缘层410上的一部分的区域形成有具有预定的形状的检查用导体层61。第2绝缘层420以覆盖检查用导体层61的方式形成于第1绝缘层410上。
在覆盖检查用导体层61的第2绝缘层420的局部区域形成有开口部421以及贯通孔422。另外，在内部区域430中的没有形成检查用导体层61的区域中，形成有从第1绝缘层410的上表面朝向第2绝缘层420的下表面连续地延伸的贯通孔423。
在第2绝缘层420上，在与上述的贯通孔422重叠的局部区域形成有具有预定的形状的检查用导体层62。通过向贯通孔422内填充导电材料而形成导通孔v1。由此，检查用导体层62经由导通孔v1与检查用导体层61电连接。检查用基板200中的上述的导通孔v1具有与图8的悬挂基板100的导通孔va1、vb1、vc1相同的结构。
另外，在第2绝缘层420上，以与检查用导体层62分开的方式在与上述的贯通孔423重叠的局部区域形成有具有预定的形状的检查用导体层63。通过向贯通孔423内填充导电材料，形成导通孔v2。由此，检查用导体层63经由导通孔v2与支承基板310电连接。检查用基板200中的上述的导通孔v2具有与图8的悬挂基板100的导通孔va3、vb3相同的结构。
在形成于第2绝缘层420的开口部421内形成有覆盖检查用导体层61的一部分的镀层70。另外，以覆盖被形成于第2绝缘层420上的检查用导体层62、63的外表面的方式形成有镀层70。此外，也可以没有形成镀层70。
如在图9中以空心的箭头ip1、ip2所示，使检查装置的两个探头分别与覆盖检查用导体层61的镀层70和覆盖检查用导体层62的镀层70接触。由此，能够测定导通孔v1的电特性(在本例中，是电阻值)。
在形成于第2绝缘层420的开口部421中，镀层70作为检查用导体层61的一部分向上方暴露。由此，能够从检查用基板200的上方使检查装置的探头容易地与暴露于开口部421内的镀层70(在没有形成镀层70的情况下，是检查用导体层61)接触。因而，能够进一步效率良好地且容易地检查导通孔v1的电特性。
另外，如在图9中以空心的箭头ip3、ip4所示，使检查装置的两个探头分别与覆盖检查用导体层63的镀层70和支承基板310接触。由此，能够测定导通孔v2的电特性(本例中，是电阻值)。
在形成于第1绝缘层410以及第2绝缘层420的开口部411中，支承基板310的一部分向上方暴露。由此，能够使检查装置的探头容易地与暴露于开口部411内的支承基板310接触。因而，能够进一步效率良好地且容易地检查导通孔v2的电特性。
上述的检查用基板200形成于图2的集合体片500的产品保证区域550的内侧。至少检查用基板200的导通孔v1、v2形成于集合体片500的产品保证区域550的内侧。
(5)集合体片的制造方法
接着，说明集合体片500的制造方法。在本例中，利用卷对卷方式在纵长状的支承基板上形成多个集合体片500。图10～图19是表示第1实施方式的集合体片500的制造方法的一个例子的工序剖视图。在图10～图19中，(a)与图5的A－A线截面相对应，(b)与图7的C－C线截面相对应，(c)与图7的D－D线截面相对应，(d)与图9的检查用基板200的纵截面相对应。
此外，在集合体片500的制造方法中，写入用配线图案120、130以及元件用配线图案160的形成工序与读取用配线图案140、150以及元件用配线图案170的形成工序基本上相同。因而，在以下的说明中，省略对读取用配线图案140、150以及元件用配线图案170的形成工序的说明。
首先，如图10的(a)～(d)所示，在由不锈钢形成的纵长状的支承基板530上形成由聚酰亚胺形成的基底绝缘层540。也可以使用具有支承基板530和基底绝缘层540的层叠构造的两层基材。
支承基板530的材料不限于不锈钢，也可以使用铝(Al)等其他金属材料。支承基板530的厚度例如是10μm～30μm，优选是12μm～20μm。基底绝缘层540的材料并不限于聚酰亚胺，也可以使用环氧树脂等其他树脂材料。基底绝缘层540的厚度例如是3μm～20μm，优选是5μm～15μm。
接着，如图11的(a)～(d)所示，对基底绝缘层540例如进行蚀刻，从而形成悬挂基板100用的第1绝缘层210以及检查用基板200用的第1绝缘层410。此时，如图11的(a)所示，在与图5的舌部112相对应的部分，在除了图5的底座114之外的区域形成开口部219。另外，如图11的(c)所示，在第1绝缘层210中形成图8的导通孔vb2用的贯通孔hb2的同时形成图8的导通孔va2用的贯通孔(未图示)。
接着，如图12的(a)～(c)所示，利用电解镀法等在第1绝缘层210上形成由铜形成的图4的写入用配线图案120、130的一部分以及元件用配线图案160的一部分。另外，如图12的(d)所示，在第1绝缘层410上形成由铜形成的图9的检查用导体层61。
具体而言，将图8的写入用配线图案120的线路LA3、LA5、图8的写入用配线图案130的线路LB3、LB5以及元件用配线图案160的线路LC3形成于第1绝缘层210上。此时，如图12的(c)所示，向图8的导通孔vb2用的贯通孔hb2填充例如由铜构成的导电材料。由此，形成图8的导通孔vb2。另外，向图8的导通孔va2用的贯通孔(未图示)也填充导电材料。由此，形成图8的导通孔va2。
接着，如图13的(a)～(c)所示，利用蚀刻等在支承基板530的一部分形成开口部。具体而言，如图13的(a)所示，在支承基板530形成图5的开口部113。另外，在支承基板530形成图4的开口部111以及多个孔部119。而且，在支承基板530形成图8的两个开口部110h。由此，如图13的(b)、(c)所示，在一方的开口部110h内形成岛状的跨接配线JL1。在该状态下，写入用配线图案130的线路LB3和跨接配线JL1经由导通孔vb2电连接(参照图8)。另外，在另一方的开口部110h内形成岛状的跨接配线JL2。在该状态下，写入用配线图案120的线路LA3和跨接配线JL2经由导通孔va2电连接(参照图8)。如图13的(d)所示，在本例中，没有在支承基板530的与检查用基板200相对应的部分形成开口部。
接着，如图14的(a)～(c)所示，以覆盖图8的写入用配线图案120的线路LA3、LA5、图8的写入用配线图案130的线路LB3、LB5以及图8的元件用配线图案160的线路LC3的方式在第1绝缘层210上形成由聚酰亚胺形成的第2绝缘层220。另外，如图14的(d)所示，以覆盖检查用导体层61的方式在第1绝缘层410上形成由聚酰亚胺形成的第2绝缘层420。第2绝缘层220、420的材料并不限于聚酰亚胺，也可以使用环氧树脂等其他树脂材料。第2绝缘层220、420的厚度例如是3μm～20μm，优选是5μm～15μm。
接着，如图15的(a)～(d)所示，通过对第2绝缘层220例如进行蚀刻，将第1绝缘层210、410的一部分以及第2绝缘层220、420的一部分去除。
具体而言，如图15的(a)所示，在第2绝缘层220中的、第1绝缘层210的开口部219的上方形成开口部229。在该状态下，支承基板530的开口部113内的空间和开口部219、229内的空间连通。另外，元件用配线图案160的顶端部暴露于这些空间内。
另外，如图15的(b)所示，在第1绝缘层210以及第2绝缘层220中形成图8的导通孔vb3用的贯通孔hb3的同时形成图8的导通孔va3用的贯通孔(未图示)。在第2绝缘层220中形成图8的导通孔va1、vb1、vc1用的贯通孔(未图示)。
而且，如图15的(d)所示，在第1绝缘层410以及第2绝缘层420中形成图9的开口部411以及图9的贯通孔423。在第2绝缘层420中形成图9的开口部421以及图9的贯通孔422。
接着，如图16的(a)～(c)所示，利用电解镀法等在第2绝缘层220上形成由铜形成的图4的写入用配线图案120、130以及元件用配线图案160的剩余的部分。另外，如图16的(d)所示，在第2绝缘层420上形成由铜形成的图9的检查用导体层62、63。
具体而言，在第2绝缘层220上形成图8的写入用配线图案120的线路LA1、LA2、LA4、图8的写入用配线图案130的线路LB1、LB2、LB4以及图8的元件用配线图案160的线路LC1、LC2。此时，如图16的(b)所示，向图8的导通孔vb3用的贯通孔hb3填充导电材料。由此，形成图8的导通孔vb3。另外，也向图8的导通孔va1、vb1、vc1、va3用的贯通孔(未图示)分别填充导电材料。由此，分别形成图8的导通孔va1、vb1、vc1、va3。
另外，如上所述，在第2绝缘层420上形成检查用导体层62之际，向贯通孔422填充导电材料。由此，形成图9的导通孔v1。在第2绝缘层420上形成检查用导体层63之际，向贯通孔423填充导电材料。由此，形成图9的导通孔v2。
接着，如图17的(a)～(c)所示，以覆盖写入用配线图案120、130以及元件用配线图案160中的除了两端部之外的部分的方式在第2绝缘层220上形成由聚酰亚胺形成的第3绝缘层230。第3绝缘层230作为用于保护配线的绝缘层而发挥功能。如图17的(d)所示，本例中，在第2绝缘层420上没有形成绝缘层。此外，也可以在第2绝缘层420上以覆盖检查用导体层62、63的一部分的方式形成相当于上述的第3绝缘层230的绝缘层。第3绝缘层230的材料并不限于聚酰亚胺，也可以使用环氧树脂等其他树脂材料。第3绝缘层230的厚度例如是3μm～20μm，优选是5μm～15μm。
接着，如图18的(a)所示，在从第1绝缘层210与第2绝缘层220之间以及第2绝缘层220与第3绝缘层230之间的任一部分向外部暴露的写入用配线图案120、130的两端部的外表面以及元件用配线图案160的两端部的外表面形成镀层20。由此，写入用配线图案120、130的形成有镀层20的两端部以及元件用配线图案160的形成有镀层20的两端部形成为上述的电极焊盘21、22、25、31、32、35。镀层20例如由镀金层构成。或者、镀层20具有例如按照镀镍层以及镀金层的顺序层叠镀镍层以及镀金层而成的构造。
另外，如图18的(d)所示，在第2绝缘层420的开口部421内，形成覆盖检查用导体层61的一部分的镀层70。而且，以覆盖检查用导体层62、63的外表面的方式形成镀层70。镀层70的结构与上述的镀层20的结构相同。另外，镀层70以与镀层20相同的方法形成。
接下来，通过对支承基板530例如进行蚀刻，在支承基板530形成图1的分离槽526。另外，通过将纵长状的支承基板530以恒定间隔切断，将各个集合体片500分离。
由此，如图19的(a)～(d)所示，形成悬挂基板100用的支承基板110、检查用基板200用的支承基板310、图3的支承框510以及连结部520。
通过以上的工序，包括多个悬挂基板100、多个检查用基板200以及支承框510的集合体片500完成。
在上述的制造方法中，写入用配线图案120、130、读取用配线图案140、150、元件用配线图案160、170以及检查用导体层61、62、63既可以使用添加法来形成，也可以使用半添加法来形成，或也可以使用消减法等其他方法来形成。
写入用配线图案120、130、读取用配线图案140、150、元件用配线图案160、170以及检查用导体层61、62、63的材料并不限于铜，也可以使用金(Au)或者铝等其他金属、或铜合金或者铝合金等合金。写入用配线图案120、130、读取用配线图案140、150、元件用配线图案160、170以及检查用导体层61、62、63的厚度例如是3μm～16μm，优选是6μm～13μm。写入用配线图案120、130以及读取用配线图案140、150的宽度例如是12μm～60μm，优选是16μm～50μm。
在上述的制造方法中，也可以在写入用配线图案120、130的外表面、读取用配线图案140、150的外表面、元件用配线图案160、170的外表面形成例如镀镍层。具体而言，也可以是，在图13的工序之后且在图14的工序之前，在写入用配线图案120、130、元件用配线图案160以及检查用导体层61这几者的暴露的外表面上形成镀镍层。另外，也可以是，在图16的工序之后且在图17的工序之前，在写入用配线图案120、130、元件用配线图案160以及检查用导体层62、63这几者的暴露的外表面上形成镀镍层。本例中，镀镍层的形成由非电解镀法进行。
图20是表示在写入用配线图案120、130、元件用配线图案160以及检查用导体层61这几者的外表面形成有镀镍层的状态的集合体片500的多个部分的剖视图。在图20中，(a)与图5的A－A线截面相对应，(b)与图7的C－C线截面相对应，(c)与图7的D－D线截面相对应，(d)与图9的检查用基板200的纵截面相对应。
在图20的例子中，写入用配线图案120、130以及元件用配线图案160这三者的外表面和第2绝缘层220或第3绝缘层230经由镀镍层99接触。由此，写入用配线图案120、130以及元件用配线图案160这三者的外表面与第2绝缘层220或第3绝缘层230之间的密合性提高。另外，检查用导体层61的外表面和第2绝缘层420经由镀镍层99接触。由此，检查用导体层61的外表面与第2绝缘层420之间的密合性提高。
另外，在上述的制造方法中，多个导通孔va1、va2、va3、vb1、vb2、vb3、vc1、v1、v2用的多个贯通孔(在图15～图18中，仅图示贯通孔hb2、hb3、422、423。)的直径例如是20μm～200μm，优选是40μm～100μm。
(6)检查用基板的检查以及效果
在本实施方式的集合体片500中，多个悬挂基板100以及检查用基板200由支承框510一体地支承。
对于集合体片500的各检查用基板200，如上所述，通过使检查装置的两个探头分别与覆盖检查用导体层61的镀层70和覆盖检查用导体层62的镀层70接触，测定导通孔v1(图9)的电阻值。在第2绝缘层420通过的导通孔v1具有与在第2绝缘层220通过的导通孔va1、vb1、vc1(图8)相同的结构。因而，各检查用基板200的导通孔v1的电阻值与各悬挂基板100的导通孔va1、vb1、vc1的电阻值具有较高的相关性。因此，通过测定检查用基板200的导通孔v1的电阻值，能够检查多个悬挂基板100的导通孔va1、vb1、vc1的电特性的好坏。
另外，对于各检查用基板200，如上所述，通过使检查装置的两个探头分别与覆盖检查用导体层63的镀层70和支承基板310接触，测定导通孔v2(图9)的电阻值。在第1绝缘层410以及第2绝缘层420通过的导通孔v2具有与在第1绝缘层210以及第2绝缘层220通过的导通孔va3、vb3(图8)相同的结构。因而，各检查用基板200的导通孔v2的电阻值与各悬挂基板100的导通孔va3、vb3的电阻值具有较高的相关性。因此，通过测定检查用基板200的导通孔v2的电阻值，能够检查多个悬挂基板100的导通孔va3、vb3的电特性的好坏。
这些结果，能够以短时间进行多个悬挂基板100的导通孔va1、va3、vb1、vb3、vc1的检查，并且能够提高检查结果的可靠性。
检查后，通过切断集合体片500的多个连结部520，能够从支承框510分离多个悬挂基板100以及多个检查用基板200。多个检查用基板200既可以不从集合体片500分离，也可以从集合体片500分离。也可以在检查用基板200从集合体片500分离之后进行检查用基板200的导通孔v1、v2的检查。
在本实施方式中，通过进行形成于集合体片500的矩形区域521～525的检查用基板200的导通孔v1、v2的检查，能够进一步提高形成于所对应的矩形区域的多个悬挂基板100的导通孔va1、va3、vb1、vb3、vc1的检查结果的可靠性。
[2]第2实施方式
对于第2实施方式的集合体片，对与第1实施方式的集合体片500不同的点进行说明。图21是设于第2实施方式的集合体片的检查用基板的纵剖视图。图21的纵剖视图与图9的纵剖视图相对应。
如图21所示，在本实施方式中，在第1绝缘层410形成有将检查用导体层61和支承基板310电连接的导通孔v3。在该情况下，使检查装置的两个探头分别与覆盖检查用导体层61的镀层70和支承基板310接触。由此，能够测定导通孔v3的电特性(本例中，是电阻值)。
在第1绝缘层410通过的导通孔v3具有与在第1绝缘层210通过的导通孔va2、vb2(图8)相同的结构。因而，各检查用基板200的导通孔v3的电阻值与各悬挂基板100的导通孔va2、vb2的电阻值具有较高的相关性。因此，通过测定检查用基板200的导通孔v3的电阻值，能够进一步检查多个悬挂基板100的导通孔va2、vb2的电特性的好坏。
在制造本实施方式的集合体片500之际，在图11的工序中在第1绝缘层410形成导通孔v3用的贯通孔424(图21)。由此，在图12的工序中向贯通孔424内填充导电材料，形成导通孔v3。
[3]第3实施方式
对于第3实施方式的集合体片，对与第2实施方式的集合体片500不同的点进行说明。图22是设于第3实施方式的集合体片的检查用基板的纵剖视图。图22的纵剖视图与图9的纵剖视图相对应。
如图22所示，在本实施方式中，以围绕与导通孔v3电连接的部分的方式在支承基板310形成有环状的开口部311。由此，支承基板310的与导通孔v3连接的部分作为供电用连接部319呈岛状形成于开口部311内，与支承基板310的其他部分电分离。另外，在本例中，在检查用导体层61，62、63的外表面形成有镀镍层99。
在集合体片500的制造工序中，在图13的工序之后且在图14的工序之前，能够从跨接配线JL1、JL2经由导通孔va2、vb2向写入用配线图案120、130供给电力。而且，在图17的工序之后且在图18的工序之前，能够从跨接配线JL1、JL2经由导通孔va3、vb3向写入用配线图案120、130供给电力。因而，能够通过电解镀法在写入用配线图案120、130的外表面形成镀镍层99(参照图20)。
如上所述，在通过电解镀法在写入用配线图案120、130的外表面形成镀镍层99的情况下，在图13的工序中预先在支承基板530形成开口部311。由此，在图13的工序之后且在图14的工序之前，通过向供电用连接部319供给电力，能够通过电解镀法在检查用导体层61的外表面形成镀镍层99。另外，在图17的工序之后且在图18的工序之前，通过向供电用连接部319以及支承基板310的除了供电用连接部319以外的部分供给电力，能够通过电解镀法在检查用导体层62、63的外表面形成镀镍层99。
在该情况下，写入用配线图案120、130的外表面以及元件用配线图案160的外表面的状态与检查用导体层61、62、63的外表面的状态相同。另外，悬挂基板100中的跨接配线JL1、JL2与检查用基板200中的供电用连接部319具有相同的结构。另外，悬挂基板100的导通孔va1、vb1、vc1(图8)的周边部与检查用基板200的导通孔v1的周边部具有相同的结构。而且，悬挂基板100的导通孔va3、vb3(图8)的周边部与检查用基板200的导通孔v2的周边部具有相同的结构。
由此，各检查用基板200的导通孔v1的电阻值与各悬挂基板100的导通孔va1、vb1、vc1的电阻值具有更高的相关性。另外，各检查用基板200的导通孔v2的电阻值与各悬挂基板100的导通孔va3、vb3的电阻值具有更高的相关性。因而，通过针对检查用基板200的导通孔v1、v2测定电特性，能够进一步提高多个悬挂基板100的导通孔va1、va3、vb1、vb3、vc1的检查结果的可靠性。
[4]第4实施方式
对于第4实施方式的集合体片，对与第1实施方式的集合体片500不同的点进行说明。图23是设于第4实施方式的集合体片的检查用基板的纵剖视图。图23的纵剖视图与图9的纵剖视图相对应。
图23的检查用基板200没有设置图9的检查用基板200的构成要素中的检查用导体层61、检查用导体层62、贯通孔422以及导通孔v1。在本实施方式中，与第1实施方式同样地，通过测定检查用基板200的导通孔v2的电阻值，能够检查多个悬挂基板100的导通孔va3、vb3的电特性的好坏。
因而，在作为检查对象的导通孔限定于在第1绝缘层210以及第2绝缘层220通过的导通孔va3、vb3的情况下，通过使用本例的检查用基板200，能够使检查用基板200的结构简单化。
[5]第5实施方式
对于第5实施方式的集合体片，对与第1实施方式的集合体片500不同的点进行说明。图24是设于第5实施方式的集合体片的检查用基板的纵剖视图。图24的纵剖视图与图9的纵剖视图相对应。
图24的检查用基板200没有设置图9的检查用基板200的构成要素中的检查用导体层63、开口部411、贯通孔423以及导通孔v2。在本实施方式中，与第1实施方式同样地，通过测定检查用基板200的导通孔v1的电阻值，能够检查多个悬挂基板100的导通孔va1、vb1、vc1的电特性的好坏。
因而，在作为检查对象的导通孔限定于仅在第2绝缘层420通过的导通孔va1、vb1、vc1的情况下，通过使用本例的检查用基板200，能够使检查用基板200的结构简单化。
[6]第6实施方式
对于第6实施方式的集合体片，对与第5实施方式的集合体片500不同的点进行说明。图25是设于第6实施方式的集合体片的检查用基板的纵剖视图。图25的纵剖视图与图9的纵剖视图相对应。
除了图24的检查用基板200的结构之外，在图25的检查用基板200还设有图22的开口部311、供电用连接部319、贯通孔424以及导通孔v3。而且，在检查用导体层61、62的外表面形成有镀镍层99。
这样，在本例的检查用基板200中，通过设置导通孔v3以及供电用连接部319，能够获得与第3实施方式同样的效果。即、在通过电解镀法在写入用配线图案120、130的外表面形成镀镍层99的情况下，也能够通过电解镀法在检查用导体层61的外表面形成镀镍层99。因而，能够将导通孔v1的周边部的结构与导通孔va1、vb1、vc1的周边部的结构设为相同。其结果，通过针对检查用基板200的导通孔v1测定电特性，能够进一步提高多个悬挂基板100的导通孔va1、vb1、vc1的检查结果的可靠性。
[7]第7实施方式
对于第7实施方式的集合体片，对与第1实施方式的集合体片500不同的点进行说明。在以下的说明中，将第4实施方式的图23的检查用基板200称为检查用基板200A，将第5实施方式的图24的检查用基板200称为检查用基板200B。
图26是第7实施方式的集合体片的俯视图。如图26所示，本实施方式的集合体片500包括图23的检查用基板200A和图24的检查用基板200B。
在该情况下，集合体片500的制造者通过测定检查用基板200A的导通孔v2的电阻值，能够检查多个悬挂基板100的导通孔va3、vb3的电特性的好坏。
另外，集合体片500的制造者通过测定检查用基板200B的导通孔v1的电阻值，能够检查多个悬挂基板100的导通孔va1、vb1、vc1的电特性的好坏。此外，在本实施方式中，作为检查用基板200B，也可以使用图25的检查用基板200。
[8]第8实施方式
对于第8实施方式的集合体片，对与第1实施方式的集合体片500不同的点进行说明。图27是第8实施方式的集合体片500的俯视图。在图27的集合体片500中，X方向上的矩形区域521～525各自的多个悬挂基板100中的相邻的一对悬挂基板100之间的分离槽526内设有检查用基板200。在该情况下，能够提高检查用基板200的导通孔v1与多个悬挂基板100的导通孔va1、vb1、vc1之间的电特性的相关性、以及检查用基板200的导通孔v2与多个悬挂基板100的导通孔va3、vb3之间的电特性的相关性。
另外，检查用基板200既可以如图27所示那样借助两侧的悬挂基板100支承于支承框510，也可以仅借助一侧的悬挂基板100支承于支承框510。或者、检查用基板200也可以不借助悬挂基板100而直接支承于支承框510。
[9]第9实施方式
对于第9实施方式的集合体片，对与第1实施方式的集合体片500不同的点进行说明。图28是第9实施方式的集合体片500的俯视图。在图28的集合体片500中，多个检查用基板200配置于支承框510内。另外，多个检查用基板200以与多个悬挂基板100分别对应的方式形成。在该情况下，无需独立设置用于配置多个检查用基板200的空间。另外，无需设置用于将多个检查用基板200支承于支承框510的其他构件。由此，能够使集合体片500的结构简单化，且使集合体片500小型化。
[10]其他实施方式
在第1实施方式中，于在X方向上的矩形区域521～525各自的一端部的悬挂基板100与侧部框511之间的分离槽526内以及另一端部的悬挂基板100与侧部框512之间的分离槽526内设置有检查用基板200，但本发明并不限定于此。
也可以于在X方向上的矩形区域521～525各自的一端部的悬挂基板100与侧部框511之间的分离槽526内设置有检查用基板200，在另一端部的悬挂基板100与侧部框512之间的分离槽526内没有设置检查用基板200。或者、也可以于在X方向上的矩形区域521～525各自的另一端部的悬挂基板100与侧部框511之间的分离槽526内设置有检查用基板200，在一端部的悬挂基板100与侧部框512之间的分离槽526内没有设置检查用基板200。
[11]权利要求的各构成要素与实施方式的各部分之间的对应关系
以下，对权利要求的各构成要素与实施方式的各部分之间的对应的例子进行说明，但本发明并不限定于下述的例子。
在上述实施方式中，多个悬挂基板100是多个带电路的悬挂基板的例子，检查用基板200是检查用基板的例子，支承框510是支承框的例子，支承基板110是电路用支承基板的例子。
另外，第1绝缘层210是第1电路用绝缘层的例子，线路LA3、LA5、LB3、LB5是第1导体线路的例子，第2绝缘层220是第2电路用绝缘层的例子，线路LA1、LA2、LA4、LB1、LB2、LB4是第2导体线路的例子，导通孔va1、vb1、vc1是第1电路用导通孔的例子。
另外，支承基板310是检查用支承基板的例子，第1绝缘层410是第1检查用绝缘层的例子，检查用导体层61是第1检查用导体层的例子，第2绝缘层420是第2检查用绝缘层的例子，检查用导体层62、63是第2检查用导体层的例子，检查用导体层63是检查用导体层的例子，导通孔v1是第1检查用导通孔的例子，集合体片500是带电路的悬挂基板集合体片的例子。
另外，导通孔va3、vb3是第2电路用导通孔以及电路用导通孔的例子，导通孔v2是第2检查用导通孔以及检查用导通孔的例子，导通孔va2、vb2是第3电路用导通孔的例子，导通孔v3是第3检查用导通孔的例子，开口部411、421是开口部的例子。
另外，支承基板110中的除了跨接配线JL1、JL2之外的部分是电路用支承部的例子，跨接配线JL1、JL2是电路用连接部的例子，支承基板310中的除了图22以及图25的供电用连接部319之外的部分是检查用支承部的例子，图22以及图25的供电用连接部319是检查用连接部的例子。
作为权利要求的各构成要素，也能够使用具有权利要求所记载的结构或功能的其他各种要素。
产业上的可利用性
本发明能够有效地利用于各种配线电路基板。

Claims (17)

1.一种带电路的悬挂基板集合体片，其包括：
多个带电路的悬挂基板；
检查用基板；
支承框，其一体地支承所述多个带电路的悬挂基板以及所述检查用基板，
所述多个带电路的悬挂基板均包括：
导电性的电路用支承基板；
第1电路用绝缘层，其形成于所述电路用支承基板上；
第1导体线路，其形成于所述第1电路用绝缘层上；
第2电路用绝缘层，其以覆盖所述第1导体线路的至少一部分的方式形成于所述第1电路用绝缘层上；
第2导体线路，其形成于所述第2电路用绝缘层上；
第1电路用导通孔，其在所述第2电路用绝缘层内通过而将所述第1导体线路和所述第2导体线路电连接；以及
第2电路用导通孔，其在所述第1电路用绝缘层内通过而将所述电路用支承基板和所述第1导体线路电连接，
所述检查用基板包括：
导电性的检查用支承基板；
第1检查用绝缘层，其形成于所述检查用支承基板上；
第1检查用导体层，其形成于所述第1检查用绝缘层上；
第2检查用绝缘层，其以覆盖所述第1检查用导体层的至少一部分的方式形成于所述第1检查用绝缘层上；
第2检查用导体层，其形成于所述第2检查用绝缘层上；
第1检查用导通孔，其在所述第2检查用绝缘层内通过而将所述第1检查用导体层和所述第2检查用导体层电连接；以及
第2检查用导通孔，其在所述第1检查用绝缘层内通过而将所述检查用支承基板和所述第1检查用导体层电连接，
所述第1电路用导通孔和所述第1检查用导通孔具有相同的结构，
所述第2电路用导通孔和所述第2检查用导通孔具有相同的结构，
所述第2检查用绝缘层具有以所述第1检查用导体层的一部分暴露的方式形成的第1开口部，
所述第1检查用绝缘层和所述第2检查用绝缘层具有以所述检查用支承基板的一部分暴露的方式相对于所述第1开口部独立地形成的第2开口部。
2.根据权利要求1所述的带电路的悬挂基板集合体片，其中，
所述多个带电路的悬挂基板均还包括第3电路用导通孔，该第3电路用导通孔在所述第1电路用绝缘层内以及所述第2电路用绝缘层内通过而将所述电路用支承基板和所述第2导体线路电连接，
所述检查用基板还包括第3检查用导通孔，该第3检查用导通孔在所述第1检查用绝缘层内以及所述第2检查用绝缘层内通过而将所述检查用支承基板和所述第2检查用导体层电连接，
所述第3电路用导通孔和所述第3检查用导通孔具有相同的结构。
3.根据权利要求1或2所述的带电路的悬挂基板集合体片，其中，
所述电路用支承基板包括：
电路用支承部，其支承所述第1电路用绝缘层、所述第1导体线路、所述第2电路用绝缘层以及所述第2导体线路；
电路用连接部，其与所述第2电路用导通孔电连接，并从所述电路用支承部电分离，
所述检查用支承基板包括：
检查用支承部，其支承所述第1检查用绝缘层、所述第1检查用导体层、所述第2检查用绝缘层以及所述第2检查用导体层；
检查用连接部，其与所述第2检查用导通孔电连接，并从所述检查用支承部电分离。
4.根据权利要求1或2所述的带电路的悬挂基板集合体片，其中，
所述支承框围绕所述多个带电路的悬挂基板的至少一部分，
所述检查用基板配置于由所述支承框围绕的区域。
5.根据权利要求4所述的带电路的悬挂基板集合体片，其中，
所述支承框围绕所述多个带电路的悬挂基板，
所述多个带电路的悬挂基板以及所述检查用基板以排列状态支承于所述支承框。
6.根据权利要求5所述的带电路的悬挂基板集合体片，其中，
所述检查用基板配置于所述多个带电路的悬挂基板中的端部的带电路的悬挂基板与所述支承框的部分之间。
7.根据权利要求5所述的带电路的悬挂基板集合体片，其中，
所述检查用基板配置于所述多个带电路的悬挂基板中的相邻的一对带电路的悬挂基板之间。
8.一种带电路的悬挂基板集合体片，
其包括：
多个带电路的悬挂基板；
检查用基板；
支承框，其一体地支承所述多个带电路的悬挂基板以及所述检查用基板，
所述多个带电路的悬挂基板均包括：
导电性的电路用支承基板；
第1电路用绝缘层，其形成于所述电路用支承基板上；
第1导体线路，其形成于所述第1电路用绝缘层上；
第2电路用绝缘层，其以覆盖所述第1导体线路的至少一部分的方式形成于所述第1电路用绝缘层上；
第2导体线路，其形成于所述第2电路用绝缘层上；
第1电路用导通孔，其在所述第1电路用绝缘层内以及所述第2电路用绝缘层内通过而将所述电路用支承基板和所述第2导体线路电连接；以及
第2电路用导通孔，其在所述第1电路用绝缘层内通过而将所述电路用支承基板和所述第1导体线路电连接，
所述检查用基板包括：
导电性的检查用支承基板；
第1检查用绝缘层，其形成于所述检查用支承基板上；
第1检查用导体层，其形成于所述第1检查用绝缘层上；
第2检查用绝缘层，其以覆盖所述第1检查用导体层的至少一部分的方式形成于所述第1检查用绝缘层上；
第2检查用导体层，其形成于所述第2检查用绝缘层上；
第1检查用导通孔，其在所述第1检查用绝缘层内以及所述第2检查用绝缘层内通过而将所述检查用支承基板和所述第2检查用导体层电连接；以及
第2检查用导通孔，其在所述第1检查用绝缘层内通过而将所述检查用支承基板和所述第1检查用导体层电连接，
所述第1电路用导通孔和所述第1检查用导通孔具有相同的结构，
所述第2电路用导通孔和所述第2检查用导通孔具有相同的结构，
所述第2检查用绝缘层具有以所述第1检查用导体层的一部分暴露的方式形成的第1开口部，
所述第1检查用绝缘层和所述第2检查用绝缘层具有以所述检查用支承基板的一部分暴露的方式相对于所述第1开口部独立地形成的第2开口部。
9.根据权利要求8所述的带电路的悬挂基板集合体片，其中，
所述支承框围绕所述多个带电路的悬挂基板的至少一部分，
所述检查用基板配置于由所述支承框围绕的区域。
10.根据权利要求9所述的带电路的悬挂基板集合体片，其中，
所述支承框围绕所述多个带电路的悬挂基板，
所述多个带电路的悬挂基板以及所述检查用基板以排列状态支承于所述支承框。
11.根据权利要求10所述的带电路的悬挂基板集合体片，其中，
所述检查用基板配置于所述多个带电路的悬挂基板中的端部的带电路的悬挂基板与所述支承框的部分之间。
12.根据权利要求10所述的带电路的悬挂基板集合体片，其中，
所述检查用基板配置于所述多个带电路的悬挂基板中的相邻的一对带电路的悬挂基板之间。
13.一种带电路的悬挂基板集合体片的制造方法，该带电路的悬挂基板集合体片包括：多个带电路的悬挂基板；检查用基板；以及支承框，其一体地支承所述多个带电路的悬挂基板以及所述检查用基板，其中，
该制造方法包括以下工序：
准备具有导电性的支承基板和绝缘层的层叠构造的基材的工序；
通过对所述绝缘层进行加工而形成所述多个带电路的悬挂基板用的多个第1电路用绝缘层以及所述检查用基板用的第1检查用绝缘层的工序；
在所述多个第1电路用绝缘层上分别形成多个第1导体线路，并且在所述第1检查用绝缘层上形成第1检查用导体层的工序；
以覆盖所述多个第1导体线路的至少一部分的方式在所述多个第1电路用绝缘层上分别形成多个第2电路用绝缘层，并且以覆盖所述第1检查用导体层的至少一部分的方式在所述第1检查用绝缘层上形成第2检查用绝缘层的工序；
将与所述多个第1导体线路电连接的多个第1电路用导通孔分别形成于所述多个第2电路用绝缘层，并且在所述多个第2电路用绝缘层上以与所述多个第1电路用导通孔电连接的方式分别形成多个第2导体线路，将具有和所述多个第1电路用导通孔分别相同的结构并且与所述第1检查用导体层电连接的第1检查用导通孔形成于所述第2检查用绝缘层，并且在所述第2检查用绝缘层上以与所述第1检查用导通孔电连接的方式形成第2检查用导体层的工序；
通过将所述支承基板中的除了所述多个带电路的悬挂基板用的区域、所述检查用基板用的区域以及所述支承框用的区域之外的区域去除、来制作所述多个带电路的悬挂基板、所述检查用基板以及所述支承框的工序，
形成所述多个第1导体线路以及所述第1检查用导体层的工序包括如下工序：将与所述支承基板电连接的多个第2电路用导通孔分别形成于所述多个第1电路用绝缘层，并且在所述多个第1电路用绝缘层上以与所述多个第2电路用导通孔电连接的方式分别形成所述多个第1导体线路，将具有和所述多个第2电路用导通孔分别相同的结构并且与所述支承基板电连接的第2检查用导通孔形成于所述第1检查用绝缘层，并且在所述第1检查用绝缘层上以与所述第2检查用导通孔电连接的方式形成所述第1检查用导体层，
所述带电路的悬挂基板集合体片的制造方法还包括以下工序：
以所述第1检查用导体层的一部分暴露的方式在所述第2检查用绝缘层形成第1开口部的工序；以及
以所述支承基板的一部分暴露的方式在所述第1检查用绝缘层和所述第2检查用绝缘层相对于所述第1开口部独立地形成第2开口部的工序。
14.根据权利要求13所述的带电路的悬挂基板集合体片的制造方法，其中，
形成所述多个第2导体线路以及所述第2检查用导体层的工序包括如下工序：将与所述支承基板电连接的多个第3电路用导通孔分别形成于所述多个第1电路用绝缘层以及所述多个第2电路用绝缘层，并且在所述多个第2电路用绝缘层上以与所述多个第3电路用导通孔电连接的方式分别形成所述多个第2导体线路，将与所述支承基板电连接的第3检查用导通孔形成于所述第1检查用绝缘层以及所述第2检查用绝缘层，并且在所述第2检查用绝缘层上以与所述第3检查用导通孔电连接的方式形成所述第2检查用导体层。
15.一种带电路的悬挂基板集合体片的制造方法，该带电路的悬挂基板集合体片包括：多个带电路的悬挂基板；检查用基板；以及支承框，其一体地支承所述多个带电路的悬挂基板以及所述检查用基板，
该制造方法包括如下工序：
准备具有导电性的支承基板和绝缘层的层叠构造的基材的工序；
通过对所述绝缘层进行加工而形成所述多个带电路的悬挂基板用的多个第1电路用绝缘层以及所述检查用基板用的第1检查用绝缘层的工序；
在所述多个第1电路用绝缘层上分别形成多个第1导体线路并且在所述第1检查用绝缘层上形成第1检查用导体层的工序；
以覆盖所述多个第1导体线路的至少一部分的方式在所述多个第1电路用绝缘层上分别形成多个第2电路用绝缘层，并且以覆盖所述第1检查用导体层的至少一部分的方式在所述第1检查用绝缘层上形成第2检查用绝缘层的工序；
将与所述支承基板电连接的多个第1电路用导通孔分别形成于所述多个第1电路用绝缘层以及所述多个第2电路用绝缘层，并且在所述多个第2电路用绝缘层上以与所述多个第1电路用导通孔电连接的方式分别形成多个第2导体线路，将具有和所述多个第1电路用导通孔分别相同的结构并且与所述支承基板电连接的第1检查用导通孔形成于所述第1检查用绝缘层以及所述第2检查用绝缘层，并且在所述第2检查用绝缘层上以与所述第1检查用导通孔电连接的方式形成第2检查用导体层的工序；
通过将所述支承基板中的除了所述多个带电路的悬挂基板用的区域、所述检查用基板用的区域以及所述支承框用的区域之外的区域去除、来制作所述多个带电路的悬挂基板、所述检查用基板以及所述支承框的工序，
形成所述多个第1导体线路以及所述第1检查用导体层的工序包括如下工序：将与所述支承基板电连接的多个第2电路用导通孔分别形成于所述多个第1电路用绝缘层，并且在所述多个第1电路用绝缘层上以与所述多个第2电路用导通孔电连接的方式分别形成所述多个第1导体线路，将具有和所述多个第2电路用导通孔分别相同的结构并且与所述支承基板电连接的第2检查用导通孔形成于所述第1检查用绝缘层，并且在所述第1检查用绝缘层上以与所述第2检查用导通孔电连接的方式形成所述第1检查用导体层，
所述带电路的悬挂基板集合体片的制造方法还包括以下工序：
以所述第1检查用导体层的一部分暴露的方式在所述第2检查用绝缘层形成第1开口部的工序；以及
以所述支承基板的一部分暴露的方式在所述第1检查用绝缘层和所述第2检查用绝缘层相对于所述第1开口部独立地形成第2开口部的工序。
16.一种带电路的悬挂基板集合体片的检查方法，其包括：
准备权利要求1所述的带电路的悬挂基板集合体片的工序；
通过测定所述第1检查用导通孔的电特性来进行所述第1电路用导通孔的检查的工序。
17.一种带电路的悬挂基板集合体片的检查方法，其包括：
准备权利要求8所述的带电路的悬挂基板集合体片的工序；
通过测定所述检查用导通孔的电特性来进行所述电路用导通孔的检查的工序。
CN201610552187.5A 2015-07-13 2016-07-13 带电路的悬挂基板集合体片及其制造方法和检查方法 Expired - Fee Related CN106356079B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015139801A JP2017021878A (ja) 2015-07-13 2015-07-13 回路付きサスペンション基板集合体シート、その製造方法およびその検査方法
JP2015-139801 2015-07-13

Publications (2)

Publication Number Publication Date
CN106356079A CN106356079A (zh) 2017-01-25
CN106356079B true CN106356079B (zh) 2020-08-28

Family

ID=57775416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610552187.5A Expired - Fee Related CN106356079B (zh) 2015-07-13 2016-07-13 带电路的悬挂基板集合体片及其制造方法和检查方法

Country Status (3)

Country Link
US (1) US10201077B2 (zh)
JP (1) JP2017021878A (zh)
CN (1) CN106356079B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102352316B1 (ko) * 2015-08-11 2022-01-18 삼성전자주식회사 인쇄 회로 기판
KR102432541B1 (ko) * 2015-09-24 2022-08-17 주식회사 기가레인 벤딩 내구성이 개선된 연성회로기판 및 그 제조방법
EP3419052A4 (en) * 2017-01-03 2019-09-18 Shenzhen Goodix Technology Co., Ltd. SUBSTRATE STRUCTURE FOR PACKING SCHIP
TWI639365B (zh) 2017-05-15 2018-10-21 欣興電子股份有限公司 線路基板及線路基板的製造方法
CN108962867B (zh) * 2017-05-22 2020-08-11 欣兴电子股份有限公司 线路基板及线路基板的制造方法
JP2019096508A (ja) * 2017-11-24 2019-06-20 川崎重工業株式会社 筐体
JP7060450B2 (ja) * 2018-05-31 2022-04-26 日東電工株式会社 配線回路基板集合体シート、その製造方法および配線回路基板の製造方法
JP7179044B2 (ja) 2020-11-25 2022-11-28 日東電工株式会社 配線回路基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103813628A (zh) * 2012-11-08 2014-05-21 日东电工株式会社 带电路的悬挂基板集合体板及其制造方法
CN103871428A (zh) * 2012-12-11 2014-06-18 日东电工株式会社 带电路的悬挂基板
CN104112454A (zh) * 2013-04-19 2014-10-22 日东电工株式会社 带电路的悬挂基板、带电路的悬挂基板集合体板以及它们的制造方法
CN104732986A (zh) * 2013-12-19 2015-06-24 日东电工株式会社 带电路的悬挂基板集合体板和其制造方法
CN104754863A (zh) * 2013-12-26 2015-07-01 日东电工株式会社 带电路的悬挂基板和其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5494300B2 (ja) 2010-07-06 2014-05-14 大日本印刷株式会社 支持枠付サスペンション用基板およびその製造方法
CN102446513B (zh) 2010-10-12 2015-09-23 日东电工株式会社 带电路的悬挂基板及其制造方法
JP5996850B2 (ja) 2010-10-12 2016-09-21 日東電工株式会社 回路付サスペンション基板およびその製造方法
JP5093701B2 (ja) * 2010-12-28 2012-12-12 大日本印刷株式会社 サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ、並びにサスペンション用基板の製造方法
JP5896845B2 (ja) 2011-08-22 2016-03-30 日東電工株式会社 配線回路基板
JP5924909B2 (ja) 2011-11-21 2016-05-25 日東電工株式会社 配線回路基板およびその製造方法
US9025283B1 (en) * 2013-09-18 2015-05-05 Western Digital Technologies, Inc. Laminated suspension flexure with open polyimide base

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103813628A (zh) * 2012-11-08 2014-05-21 日东电工株式会社 带电路的悬挂基板集合体板及其制造方法
CN103871428A (zh) * 2012-12-11 2014-06-18 日东电工株式会社 带电路的悬挂基板
CN104112454A (zh) * 2013-04-19 2014-10-22 日东电工株式会社 带电路的悬挂基板、带电路的悬挂基板集合体板以及它们的制造方法
CN104732986A (zh) * 2013-12-19 2015-06-24 日东电工株式会社 带电路的悬挂基板集合体板和其制造方法
CN104754863A (zh) * 2013-12-26 2015-07-01 日东电工株式会社 带电路的悬挂基板和其制造方法

Also Published As

Publication number Publication date
JP2017021878A (ja) 2017-01-26
CN106356079A (zh) 2017-01-25
US20170019985A1 (en) 2017-01-19
US10201077B2 (en) 2019-02-05

Similar Documents

Publication Publication Date Title
CN106356079B (zh) 带电路的悬挂基板集合体片及其制造方法和检查方法
US7923644B2 (en) Printed circuit board and method of manufacturing the same
JP6132892B2 (ja) 回路付サスペンション基板およびその製造方法
JP5562619B2 (ja) 電子部品と配線回路基板との接続構造、配線回路基板アッセンブリ、および、電子部品の検査方法
US9029708B2 (en) Printed circuit board and method of manufacturing the same
US9648726B2 (en) Suspension board assembly sheet with circuits and manufacturing method of the same
JP5005307B2 (ja) 配線回路基板およびその製造方法
EP2187715A1 (en) Printed circuit board and method of manufacturing the same
US9093090B2 (en) Suspension board with circuit
US9451704B2 (en) Suspension board assembly sheet with circuits and method for manufacturing the same
JP2007178406A (ja) プローブカード
US20120211263A1 (en) Wired circuit board and producing method thereof
US6373709B1 (en) Flexible wiring board
US9576603B2 (en) Suspension board with circuit
TWI439187B (zh) 可撓性印刷配線板薄片及其製造方法
JP5494300B2 (ja) 支持枠付サスペンション用基板およびその製造方法
JP5565182B2 (ja) 支持枠付サスペンション用基板およびその製造方法
JP5139102B2 (ja) 配線回路基板およびその製造方法
US10264684B2 (en) Conductivity inspection method of printed circuit board and manufacturing method of printed circuit board
JP7493952B2 (ja) 配線回路基板
JP2018200742A (ja) 回路付サスペンション基板およびその製造方法
WO2023037824A1 (ja) 電子制御装置の配線基板およびその製造方法
KR20130101425A (ko) 디스플레이 패널을 검사하는 프루브 블록, 구동 집적회로, 그리고 그의 제조 방법
JP2024015875A (ja) 配線回路基板の導通検査方法および配線回路基板の製造方法
JPH11213364A (ja) サスペンション、磁気ヘッド装置、該磁気ヘッド装置の検査方法及び該磁気ヘッド装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200828

Termination date: 20210713