CN104732986A - 带电路的悬挂基板集合体板和其制造方法 - Google Patents
带电路的悬挂基板集合体板和其制造方法 Download PDFInfo
- Publication number
- CN104732986A CN104732986A CN201410799693.5A CN201410799693A CN104732986A CN 104732986 A CN104732986 A CN 104732986A CN 201410799693 A CN201410799693 A CN 201410799693A CN 104732986 A CN104732986 A CN 104732986A
- Authority
- CN
- China
- Prior art keywords
- base board
- hanging base
- insulation course
- inspection substrate
- conducting portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
- Supporting Of Heads In Record-Carrier Devices (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
本发明提供带电路的悬挂基板集合体板和其制造方法。多个悬挂基板被支承框一体地支承。多个检查用基板以与多个悬挂基板相对应的方式设置。在各悬挂基板中,在导电性的支承基板之上隔着基底绝缘层形成有线路。支承基板与线路由基底绝缘层内的导通部电连接。在各检查用基板中,在导电性的支承基板之上隔着基底绝缘层形成有导体层。支承基板与导体层由基底绝缘层内的导通部电连接。
Description
技术领域
本发明涉及带电路的悬挂基板集合体板和其制造方法。
背景技术
在硬盘驱动器装置等驱动器装置中使用有致动器。这样的致动器具备:臂,其以能够旋转的方式设于旋转轴;以及磁头用的带电路的悬挂基板(以下,简称为悬挂基板),其安装于臂。悬挂基板是用于将磁头定位于磁盘的所希望的轨道上的布线电路基板。
悬挂基板具备磁头,并与其他电子电路相连接。在悬挂基板上形成有导体图案,在其他电子电路与磁头之间,借助导体图案来传输电信号。具有这样的结构的多个悬挂基板在其制造过程中以被一体地支承于共用的支承框的方式形成(例如,参照日本特开2012-18984号公报)。
在各悬挂基板上,在金属支承基板之上以隔着绝缘层的方式形成有接地用布线层和信号用布线层。利用贯穿绝缘层的导通镀层部将接地用布线层和金属支承基板电连接。另外,在支承框上,在金属支承基板之上隔着绝缘层形成有导体层。
在日本特开2012-18984号公报中,记载有在支承框上具有检查用导通镀层部的带支承框的悬挂用基板。根据日本特开2012-18984号公报,通过对支承框的检查用导通镀层部进行检查,能够在不分别对多个悬挂基板导通镀层部直接进行检查的情况下就对多个悬挂基板的导通镀层部进行检查。由此,缩短了多个悬挂基板的导通镀层部的检查时间。但是,日本特开2012-18984号公报的检查用导通镀层部的状态与各悬挂基板的导通镀层部的状态之间并不一定具有较高的相关性。因而,检查结果的可靠性较低。
发明内容
本发明的目的在于提供能够在短时间内对多个悬挂基板的导通部进行检查并且能够提高检查结果的可靠性的带电路的悬挂基板集合体板和其制造方法。
(1)本发明的一技术方案提供一种带电路的悬挂基板集合体板,其中,该带电路的悬挂基板集合体板包括:多个带电路的悬挂基板;支承框,其用于一体地支承多个带电路的悬挂基板;以及多个检查用基板,其以与多个带电路的悬挂基板相对应的方式设置,多个带电路的悬挂基板分别包括:导电性的第1支承基板;第1绝缘层,其形成于第1支承基板之上;导体线路,其形成于第1绝缘层之上;以及第1导通部,其在第1绝缘层内通过并用于电连接第1支承基板与导体线路,多个检查用基板分别包括:导电性的第2支承基板;第2绝缘层,其形成于第2支承基板之上;导体层,其形成于第2绝缘层之上;以及第2导通部,其在第2绝缘层内通过并用于电连接第2支承基板与导体层,第1导通部与第2导通部具有相同的结构。
在该带电路的悬挂基板集合体板中,多个带电路的悬挂基板被支承框一体地支承。多个检查用基板以与多个带电路的悬挂基板相对应的方式设置。在多个带电路的悬挂基板中,分别在导电性的第1支承基板之上形成有第1绝缘层。在第1绝缘层之上形成有导体线路。第1支承基板和导体线路由在第1绝缘层内通过的第1导通部电连接。在多个检查用基板中,分别在导电性的第2支承基板之上形成有第2绝缘层。在第2绝缘层之上形成有导体层。第2支承基板与导体层由在第2绝缘层内通过的第2导通部电连接。
在该情况下,多个检查用基板以与多个带电路的悬挂基板相对应的方式形成且多个带电路的悬挂基板的第1导通部和检查用基板的第2导通部具有相同的结构。由此,第1导通部的状态与第2导通部的状态之间具有较高的相关性。因而,通过对检查用基板的第2导通部进行检查,能够在短时间内对多个悬挂基板的第1导通部进行检查,并且能够提高检查结果的可靠性。
(2)也可以是,多个检查用基板配置于支承框内。在该情况下,不必单独设置用于配置多个检查用基板的空间。另外,不必设置用于将多个检查用基板支承于支承框的其他构件。由此,能够简化带电路的悬挂基板集合体板的结构且使带电路的悬挂基板集合体板小型化。
(3)也可以是,支承框包围多个带电路的悬挂基板的至少一部分,多个检查用基板配置于被支承框包围的区域中。
在该情况下,多个检查用基板配置于靠近多个带电路的悬挂基板的位置。由此,能够提高第1导通部的状态与第2导通部的状态之间的相关性。
(4)也可以是,多个检查用基板与同多个检查用基板相对应的多个带电路的悬挂基板之间的距离彼此相等。
在该情况下,在多个带电路的悬挂基板和多个检查用基板中,会使第1导通部的状态与第2导通部的状态之间的相关性彼此相同。因此,通过比较多个检查用基板的检查结果,能够进一步提高检查结果的可靠性。
(5)也可以是,多个检查用基板的每个与同多个检查用基板的每个相对应的带电路的悬挂基板之间的最短距离是0μm~12000μm。
在该情况下,能够进一步提高第1导通部的状态和第2导通部的状态之间的相关性。
(6)也可以是,以这样的方式设置多个带电路的悬挂基板和多个检查用基板:使1个或多个检查用基板与多个带电路的悬挂基板的每个相对应。
在该情况下,能够检查每个带电路的悬挂基板的第1导通部的状态。由此,能够提高每个带电路的悬挂基板的检查结果的可靠性。
(7)也可以是,第2绝缘层具有以使第2支承基板的一部分暴露的方式形成的开口部。
在该情况下,在检查第2导通部的电气特性时,能够使检查装置的探头容易地与第2支承基板的在开口部内暴露的部分相接触。由此,能够有效率并且容易地检查第2导通部的电气特性。
(8)也可以是,开口部以使第2支承基板的100μm以上的长度的部分暴露的方式形成。
在该情况下,在检查第2导通部的电气特性时,能够使检查装置的探头更加容易地与第2支承基板的在开口部内暴露的部分相接触。由此,能够进一步有效率并且容易地检查第2导通部的电气特性。
(9)也可以是,多个带电路的悬挂基板还包括以覆盖导体线路的至少一部分和第1导通部的方式形成于第1绝缘层之上的第3绝缘层,检查用基板还包括以覆盖第2导通部并且使导体层的至少一部分暴露的方式形成于第2绝缘层之上的第4绝缘层。
在该情况下,在检查第2导通部的电气特性时,能够使检查装置的探头容易地与导体层的暴露的部分相接触。由此,能够有效率并且容易地检查第2导通部的电气特性。另外,利用第3绝缘层来防止第1导通部的腐蚀,并且利用第4绝缘层来防止第2导通部的腐蚀。由此,能够防止检查用基板的第2导通部的状态与多个带电路的悬挂基板的第1导通部的状态之间的经时相关性下降。
(10)第4绝缘层以使导体层的100μm以上的长度的部分暴露的方式形成。
在该情况下,在检查第2导通部的电气特性时,能够使检查装置的探头更加容易地与导体层的暴露的部分相接触。由此,能够更有效率并且容易地检查第2导通部的电气特性。
(11)也可以是,多个带电路的悬挂基板被以整齐排列状态支承于支承框。
在该情况下,能够在不使支承框大型化的情况下就将更多的带电路的悬挂基板和检查用基板设置于带电路的悬挂基板集合体板。由此,能够降低带电路的悬挂基板集合体板的制造成本。
(12)本发明的另一技术方案提供一种带电路的悬挂基板集合体板的制造方法,其中,该制造方法包括如下工序:准备具有绝缘层和导电性的支承基板的层叠结构的基材;通过对绝缘层进行加工来形成多个带电路的悬挂基板用的多个第1绝缘层和多个检查用基板用的第2绝缘层;在多个第1绝缘层上分别形成与支承基板电连接的第1导通部并且在第2绝缘层上形成与支承基板电连接的第2导通部,以与第1导通部电连接的方式在多个第1绝缘层之上分别形成导体线路并且以与第2导通部电连接的方式在第2绝缘层之上形成导体层;通过去除支承基板的除了支承基板中的多个带电路的悬挂基板用的区域、多个检查用基板用的区域以及支承框用的区域以外的区域,制作多个带电路的悬挂基板、多个检查用基板以及支承框,多个检查用基板以与多个带电路的悬挂基板相对应的方式设置。
采用该带电路的悬挂基板集合体板的制造方法,多个带电路的悬挂基板被支承框一体地支承。多个检查用基板以与多个带电路的悬挂基板相对应的方式设置。在多个带电路的悬挂基板中,分别在导电性的第1支承基板之上形成有第1绝缘层。在第1绝缘层之上形成有导体线路。第1支承基板与导体线路由在第1绝缘层内通过的第1导通部电连接。在多个检查用基板中,分别在导电性的第2支承基板之上形成有第2绝缘层。在第2绝缘层之上形成有导体层。第2支承基板与导体层由在第2绝缘层内通过的第2导通部电连接。
在该情况下,多个检查用基板以与多个带电路的悬挂基板相对应的方式形成,且多个带电路的悬挂基板的第1导通部和检查用基板的第2导通部具有相同的结构。由此,第1导通部的状态与第2导通部的状态之间具有较高的相关性。因而,通过对检查用基板的第2导通部进行检查,能够在短时间内对多个悬挂基板的第1导通部进行检查,并且能够提高检查结果的可靠性。
附图说明
图1是本发明的一实施方式的集合体板的俯视图。
图2是本发明的一实施方式的集合体板的俯视图。
图3是图1的集合体板的局部放大俯视图。
图4是图1的悬挂基板的俯视图。
图5是表示写入用布线图案的结构的示意图。
图6是写入用布线图案的线路和其周边部分的示意性剖视图。
图7的(a)和图7的(b)是表示图5的交叉区域和其周边的图。
图8的(a)~图8的(c)是表示检查用基板的结构的图。
图9的(a)和图9的(b)是表示本发明的一实施方式的集合体板的制造方法的一个例子的工序剖视图。
图10的(a)和图10的(b)是表示本发明的一实施方式的集合体板的制造方法的一个例子的工序剖视图。
图11的(a)和图11的(b)是表示本发明的一实施方式的集合体板的制造方法的一个例子的工序剖视图。
图12是第1变形例的集合体板的俯视图。
图13是第2变形例的集合体板的局部放大俯视图。
图14是第3变形例的集合体板的局部放大俯视图。
图15是第4变形例的集合体板的局部放大俯视图。
图16是第5变形例的集合体板的局部放大俯视图。
图17的(a)和图17的(b)是表示第6变形例的集合体板的检查用基板的结构的图。
图18是表示检查用基板的导通部的电阻值与悬挂基板的导通部的电阻值之间的关系的图。
具体实施方式
以下,一边参照附图一边说明本发明的一实施方式的带电路的悬挂基板集合体板和其制造方法。带电路的悬挂基板集合体板(以下,简称作集合体板)指的是制造带电路的悬挂基板(以下,简称作悬挂基板)的过程中的半成品。首先,说明集合体板的结构。
(1)集合体板
图1和图2是本发明的一实施方式的集合体板的俯视图。另外,图3是图1的集合体板500的局部放大俯视图。集合体板500由金属制的长条状的支承基板制作而成。另外,在图1和图3中,如箭头X、Y所示,将相互正交的两个方向定义为X方向和Y方向。在本例中,X方向和Y方向为与水平面平行的方向。在制造时,以在长条状的支承基板上沿着长度方向排列多个集合体板500的方式进行制作。在图1中,示出了支承基板之上的1个集合体板500。
如图1所示,集合体板500具有矩形形状的外形,且包括支承框510、多个长条状的悬挂基板100以及多个检查用基板200。如图2所示,在集合体板500的比支承框510靠内侧的位置设定有区域(以下,称作产品保证区域)550。在图2中,利用影线图案来表示产品保证区域550。产品保证区域550是用于确保各悬挂基板100满足预先决定的规格的区域。支承框510由一对侧部框511、512和多个端部框513、514、515、516、517、518构成。
一对侧部框511、512彼此相对并且沿着Y方向延伸。端部框513~端部框518分别沿着与一对侧部框511、512正交的X方向延伸,并形成为将一对侧部框511、512之间连结起来。端部框513~端部框518从一对侧部框511、512的一端部至另一端部以等间隔排列于Y方向上。由此,在产品保证区域550的内侧形成有被侧部框511、512和端部框513~端部框518分隔而成的多个(在本例中为5个)矩形区域521、522、523、524、525。在图2中,利用粗实线包围产品保证区域550的内侧的矩形区域521~矩形区域525。
多个悬挂基板100以在矩形区域521~矩形区域525内沿着Y方向延伸并且排列于X方向上的方式设置。沿着各悬挂基板100的外周缘部形成有分离槽526。
如图3所示,各悬挂基板100的Y方向上的两端借助连结部520连结于支承框510。在本实施方式中,多个检查用基板200以分别与多个悬挂基板100相对应的方式形成于多个悬挂基板100的一端侧的端部框513~端部框517内。在图3的例子中,分别与矩形区域521内的多个悬挂基板100相对应的多个检查用基板200形成在端部框513内。
同样地,分别与矩形区域522内的多个悬挂基板100相对应的多个检查用基板200形成于端部框内514。分别与矩形区域523内的多个悬挂基板100相对应的多个检查用基板200形成于端部框515内。分别与矩形区域524内的多个悬挂基板100相对应的多个检查用基板200形成于端部框516内。分别与矩形区域525内的多个悬挂基板100相对应的多个检查用基板200形成于端部框517内。在本实施方式中,多个悬挂基板100和多个检查用基板200一对一地对应。
多个检查用基板200与分别同多个检查用基板200相对应的多个悬挂基板100之间的距离彼此相等。在图3的例子中,利用Lmin表示各悬挂基板100与同各悬挂基板100相对应的检查用基板200之间的最短距离。最短距离Lmin优选为0μm~12000μm,进一步优选为500μm~6000μm。在后述的图12~图16中也同样。在该情况下,能够进一步提高后述的悬挂基板100的导通部128、129的状态与检查用基板200的导通部221的状态之间的相关性。
如此一来,在各矩形区域521~525中,多个悬挂基板100被以整齐排列的状态支承于支承框510。另外,多个检查用基板200形成于端部框513~端部框517。因而,能够在不使支承框510大型化的情况下就将更多的悬挂基板100和检查用基板200形成于集合体板500。由此,能够降低集合体板500的制造成本。在制造了集合体板500之后,通过切断连结部520,能够将各悬挂基板100从支承框510分离。
(2)悬挂基板的构造
图4是图1的悬挂基板100的俯视图。如图4所示,悬挂基板100具备由金属制的长条状基板形成的支承基板110。如粗虚线所示,在支承基板110之上形成有写入用布线图案120、130和读取用布线图案140、150。在图4中,以一条虚线表示写入用布线图案120、130,以一条虚线表示读取用布线图案140、150。写入用布线图案120与写入用布线图案130构成一对信号线路对。另外,读取用布线图案140与读取用布线图案150构成一对信号线路对。
通过在支承基板110的顶端部形成U字状的开口部111而设置有磁头搭载部(以下,称作舌部)112。舌部112以相对于支承基板110呈规定的角度的方式在虚线R的部位被弯折加工。在舌部112的端部形成有4个电极焊盘161、162、163、164。
在支承基板110的另一端部形成有4个电极焊盘165、166、167、168。舌部112之上的电极焊盘161~电极焊盘164与支承基板110的另一端部的电极焊盘165~电极焊盘168分别由写入用布线图案120、130和读取用布线图案140、150电连接。另外,在支承基板110形成有多个孔部113。
在具备悬挂基板100的未图示的硬盘驱动器装置中,在对磁盘写入信息时,电流在一对写入用布线图案120、130中流动。另外,在从磁盘读取信息时,电流在一对读取用布线图案140、150中流动。
(3)写入用布线图案
接着,说明写入用布线图案120、130的详细结构。图5是表示写入用布线图案120、130的结构的示意图。如图5所示,写入用布线图案120由线路121~线路125构成。线路121连接于电极焊盘161,线路122连接于电极焊盘165。
线路123、124的一端部与线路121一体化。线路123的另一端部与线路125的一端部在交叉区域114内电连接。在后文中详细叙述交叉区域114。线路124、125的另一端部与线路122一体化。
写入用布线图案130由线路131~线路135构成。线路131连接于电极焊盘162,线路132连接于电极焊盘166。线路133、134的一端部与线路131一体化。线路133的另一端部与线路135的一端部在交叉区域115内电连接。在后文中详细叙述交叉区域115。线路134、135的另一端部与线路132一体化。
写入用布线图案120的线路123、124与写入用布线图案130的线路134、135以相互交替并且平行的方式配置。写入用布线图案120的线路123在交叉区域115内以穿过写入用布线图案130的线路133、135的端部间的方式延伸,写入用布线图案130的线路135在交叉区域114内以穿过写入用布线图案120的线路123、125的端部间的方式延伸。
图6是写入用布线图案120、130的线路123、124、134、135和其周边部分的示意性的剖视图。如图6所示,在支承基板110之上形成有基底绝缘层170。在基底绝缘层170之上形成有写入用布线图案120、130的线路123、124、134、135。以覆盖写入用布线图案120、130的方式在基底绝缘层170之上形成有覆盖绝缘层180。
图7是表示图5的交叉区域114和其周边的图。图7的(a)表示交叉区域114的详细俯视图,图7的(b)表示图7的(a)的A-A剖视图。另外,交叉区域115具有与交叉区域114相同的结构。
如图7的(a)和图7的(b)所示,在支承基板110上形成有环状的开口116。由此,形成有与支承基板110的其他区域电分离的岛状的区域117。以在支承基板110的区域117之上通过并延伸的方式配置有写入用布线图案130的线路135,在线路135的两侧配置有写入用布线图案120的线路123的端部和线路125的端部。
在线路123的端部设有圆形的连接部126,在线路125的端部设有圆形的连接部127。另外,在基底绝缘层170的位于连接部126的下方的部分形成有通孔171,在基底绝缘层170的位于连接部127的下方的部分形成有通孔172。通孔171、172以直径从基底绝缘层170的上表面至下表面逐渐缩小的方式形成为锥形状。
连接部126在通孔171内与支承基板110的区域117相接触,连接部127在通孔172内与支承基板110的区域117相接触。利用连接部126的位于通孔171内的部分形成有导通部128,利用连接部127的位于通孔172内的部分形成有导通部129。由此,借助导通部128、129和支承基板110的区域117将线路123、125电连接。
优选连接部126的直径比线路123的宽度大,优选连接部127的直径比线路125的宽度大。另外,优选基底绝缘层170的通孔171的直径比线路123的宽度大,优选通孔172的直径比线路125的宽度大。由此,能够充分地确保线路123、125间的电连接性。
另外,优选支承基板110的区域117的宽度WC在与连接部126接触的接触部分和与连接部127接触的接触部分之间为恒定。在该情况下,能够降低支承基板110的区域117内的传输损失。
另外,连接部126、127的形状并不局限于圆形,也可以是椭圆形、三角形、四边形或扇形等其他形状。另外,通孔171、172的横截面形状也可以是椭圆形、三角形、四边形或扇形等其他形状。
(4)检查用基板的构造
图8是表示检查用基板200的结构的图。图8的(a)表示检查用基板200的俯视图。图8的(b)表示图8的(a)的B-B剖视图。图8的(c)表示图8的(a)的C-C剖视图。
如图8所示,检查用基板200具有由金属制的长条状基板形成的支承基板210。在支承基板210之上形成有基底绝缘层240。在基底绝缘层240上形成有环状的开口244。由此,基底绝缘层240被分离为岛状的内部区域241和包围该内部区域241的外部区域242。支承基板210从内部区域241与外部区域242之间的开口244暴露。
在基底绝缘层240的内部区域241形成有通孔243。通孔243以直径从基底绝缘层240的上表面至下表面逐渐缩小的方式形成为锥形状。通孔243的横截面形状也可以是圆形、椭圆形、三角形、四边形或扇形等其他形状。
在内部区域241之上形成有导体层220。导体层220的一部分在通孔243内与支承基板210相接触。利用导体层220的位于通孔243内的部分形成有导通部221。由此,借助导通部221将导体层220与支承基板210电连接。图7的支承基板110的导通部128、129与支承基板210的导通部221具有相同的结构。
在本例中,检查用基板200形成于图2的集合体板500的产品保证区域550的内侧。至少,检查用基板200的导通部221形成于集合体板500的产品保证区域550的内侧。
除了导体层220的导通部221的部分以外,在导体层220的表面形成有镀层230。以覆盖基底绝缘层240的外部区域242和导体层220的导通部221的方式形成有覆盖绝缘层250。
优选开口244形成为使支承基板210的图8的(c)的G部的100μm~1500μm的长度的部分暴露。在该情况下,在检查导通部221的电气特性时,能够使检查装置的探头更加容易地与支承基板210的在开口244内暴露的部分相接触。由此,能够进一步有效率并且容易地检查导通部221的电气特性。
另外,优选覆盖绝缘层250形成为使导体层220的图8的(c)的H部的100μm~1500μm的长度的部分从覆盖绝缘层250暴露。在该情况下,在检查导通部221的电气特性时,能够更加容易地使检查装置的探头与导体层220的暴露的部分相接触。由此,能够进一步有效率并且容易地检查导通部221的电气特性。
在本例中,通孔243(图8的(b)的D部)的最小直径被设定为10μm~100μm。导体层220的最短的部分(图8的(b)的E部)的长度被设定为100μm~1500μm。开口244的最短的部分(图8的(b)的F部)的宽度被设定为30μm~500μm。开口244的最长的部分(图8的(c)的G部)的宽度被设定为100μm~1500μm。导体层220的从覆盖绝缘层250暴露的最长的部分(图8的(c)的H部)的长度被设定为100μm~1500μm。
(5)集合体板的制造方法
接着,说明集合体板500的制造方法。在本例中,在长条状的支承基板之上利用卷到卷(roll to roll)方式形成多个集合体板500。图9、图10以及图11是表示本发明的一实施方式的集合体板500的制造方法的一例的工序剖视图。图9的(a)~图11的(b)的上部的图与图7的A-A截面相对应。图9的(a)~图11的(b)的下部的图与图8的B-B截面相对应。
首先,如图9的(a)所示,在由不锈钢构成的长条状的支承基板530之上形成由聚酰亚胺构成的基底绝缘层540。也可以使用具有支承基板530和基底绝缘层540的层叠结构的双层基材。
支承基板530的材料并不局限于不锈钢,也可以使用铝(Al)等其他金属材料。支承基板530的厚度例如为10μm~30μm,优选为12μm~20μm。基底绝缘层540的材料并不局限于聚酰亚胺,也可以使用环氧等其他树脂材料。基底绝缘层540的厚度例如为3μm~20μm,优选为5μm~15μm。
接着,如图9的(b)所示,通过对基底绝缘层540进行例如蚀刻来形成悬挂基板100用的基底绝缘层170,并且形成检查用基板200用的基底绝缘层240。同时,在图5的交叉区域114、115内,在基底绝缘层170的部分形成通孔171、172。另外,通过在基底绝缘层240上形成环状的开口244而形成内部区域241和外部区域242,并在内部区域241内形成通孔243。通孔171、172的最小的直径例如为10μm~200μm,优选为20μm~100μm。
接着,如图10的(a)所示,利用电镀等在基底绝缘层170之上形成由铜构成的图4的写入用布线图案120、130、读取用布线图案140、150以及电极焊盘161~电极焊盘168,并且在基底绝缘层240之上形成由铜构成的导体层220。在图10的(a)中仅示出了写入用布线图案120中的线路123、125和连接部126、127的部分以及写入用布线图案130中的线路135的部分。
连接部126的位于通孔171内的部分成为导通部128,连接部127的位于通孔172内的部分成为导通部129,导体层220的位于通孔243内的部分成为导通部221。写入用布线图案120、130和读取用布线图案140、150以及导体层220既可以使用添加法来形成,也可以使用半添加法来形成,或者也可以使用减去法等其他方法来形成。
写入用布线图案120、130、读取用布线图案140、150、电极焊盘161~电极焊盘168以及导体层220的材料并不局限于铜,也可以使用金(Au)或铝等其他金属,或者也可以使用铜合金或铝合金等合金。写入用布线图案120、130和读取用布线图案140、150的厚度例如为3μm~16μm,优选为4μm~13μm。写入用布线图案120、130和读取用布线图案140、150的宽度例如为6μm~200μm,优选为8μm~150μm。
之后,如图10的(b)所示,以覆盖写入用布线图案120、130和读取用布线图案140、150的方式在基底绝缘层170之上形成由聚酰亚胺构成的覆盖绝缘层180。同时,以覆盖基底绝缘层240的外部区域242和导体层220的导通部221的方式形成由聚酰亚胺构成的覆盖绝缘层250。覆盖绝缘层180、250的材料并不局限于聚酰亚胺,也可以使用环氧等其他绝缘材料。覆盖绝缘层180、250的厚度为例如1μm~30μm,优选为3μm~10μm。
接着,如图11的(a)所示,除了导体层220的导通部221的部分以外,在导体层220的表面形成例如由金(Au)构成的镀层230。同时,在图4的电极焊盘161~电极焊盘168的表面形成与镀层230相同的镀层。
接着,通过对支承基板530进行例如蚀刻,在支承基板530上形成图1的分离槽526,并且在图5的交叉区域114、115内形成图7的(b)的环状的开口116。同时,在支承基板530上形成图4的开口部111和多个孔部113。另外,通过以恒定间隔切断长条状的支承基板530,从而分离各个集合体板500。
由此,如图11的(b)所示,形成悬挂基板100用的支承基板110、检查用基板200用的支承基板210、图3的支承框510以及连结部520。另外,在支承基板110上形成有环状的开口116,并且在支承基板110上形成有与其他区域分开的区域117。区域117的面积例如为1800μm2~180000μm2,优选为3200μm2~80000μm2。
利用以上的工序,完成包括多个悬挂基板100、多个检查用基板200以及支承框510的集合体板500。
(6)检查用基板的检查
对形成于集合体板500的检查用基板200的导通部221进行检查。例如,使检查装置的一个探头与检查用基板200的镀层230相接触,使其他探头与支承基板210的在检查用基板200的开口244内暴露的部分相接触。由此,能够测量导通部221的电阻值。
在该情况下,如后所述,多个检查用基板200的导通部221的电阻值与同多个检查用基板200相对应的悬挂基板100的导通部128、129的电阻值之间具有较高的相关性。因此,通过测量检查用基板200的导通部221的电阻值,能够检查同多个检查用基板200相对应的多个悬挂基板100的导通部128、129的电气特性良好与否。因而,能够在短时间内对多个悬挂基板100的导通部128、129进行检查,并且能够提高检查结果的可靠性。
检查后,通过切断集合体板500的多个连结部520,能够从支承框510分离多个悬挂基板100。
(7)变形例
(a)第1变形例
在所述实施方式中,多个检查用基板200形成于多个悬挂基板100的一端侧的端部框513~端部框517内,但并不限定于此。多个检查用基板200也可以形成于支承框510中的任意部分。
图12是第1变形例的集合体板500的俯视图。在图12的例子中,多个检查用基板200以分别与多个悬挂基板100相对应的方式形成于多个悬挂基板100的另一端侧的端部框514~端部框518。具体而言,分别与矩形区域521~矩形区域525内的多个悬挂基板100相对应的多个检查用基板200形成于端部框514~端部框518内。在本例中,多个悬挂基板100和多个检查用基板200也一对一地对应。
(b)第2变形例
在所述实施方式中,多个检查用基板200形成于支承框510,但并不限定于此。多个检查用基板200也可以形成于集合体板500的产品保证区域550中的任意部分。
图13是第2变形例的集合体板500的局部放大俯视图。在图13的例子中,分别与矩形区域521内的多个悬挂基板100相对应的多个检查用基板200形成于矩形区域521内。多个检查用基板200分别借助多个连结部520连接于端部框513。
同样地,分别与矩形区域522内的多个悬挂基板100相对应的多个检查用基板200形成于矩形区域522内。多个检查用基板200分别经由多个连结部520连接于端部框514。分别与矩形区域523内的多个悬挂基板100相对应的多个检查用基板200形成于矩形区域523内。多个检查用基板200分别借助多个连结部520连接于端部框515。
分别与矩形区域524内的多个悬挂基板100相对应的多个检查用基板200形成于矩形区域524内。多个检查用基板200分别借助多个连结部520连接于端部框516。分别与矩形区域525内的多个悬挂基板100相对应的多个检查用基板200形成于矩形区域525内。多个检查用基板200分别借助多个连结部520连接于端部框517。
在本例中,多个悬挂基板100和多个检查用基板200也一对一地对应。在本例中,由于多个检查用基板200配置于靠近多个悬挂基板100的位置,因此能够进一步提高导通部128、129的状态与导通部221的状态之间的相关性。
(c)第3变形例
图14是第3变形例的集合体板500的局部放大俯视图。在图14的例子中,分别与多个悬挂基板100相对应的多个检查用基板200以在X方向上相邻的方式配置。具体而言,在每两个悬挂基板100之间的分离槽526内配置有各检查用基板200,各检查用基板200通过连结部520支承于两个相邻的悬挂基板100。另外,在X方向上的一端部的悬挂基板100与侧部框511之间的分离槽526内设有1个检查用基板200。
在本例中,多个悬挂基板100和多个检查用基板200也一对一地对应。另外,与第2变形例同样地,由于多个检查用基板200配置于靠近多个悬挂基板100的位置,因此,能够进一步提高导通部128、129的状态与导通部221的状态之间的相关性。
(d)第4变形例
在所述实施方式中,以与各悬挂基板100相对应的方式设有1个检查用基板200,但并不限定于此。也可以以与各悬挂基板100相对应的方式设置两个以上的检查用基板200。
图15是第4变形例的集合体板500的局部放大俯视图。在图15的例子中,各1个悬挂基板100和两个检查用基板200相对应。具体而言,与矩形区域521内的各悬挂基板100的一端部相对应的检查用基板200形成于端部框513内,与矩形区域521内的各悬挂基板100的另一端部相对应的检查用基板200形成于端部框514内。
同样地,与矩形区域522内的各悬挂基板100的一端部相对应的检查用基板200形成于端部框514内,与矩形区域522内的各悬挂基板100的另一端部相对应的检查用基板200形成于端部框515内。与矩形区域523内的各悬挂基板100的一端部相对应的检查用基板200形成于端部框515内,与矩形区域523内的各悬挂基板100的另一端部相对应的检查用基板200形成于端部框516内。
与矩形区域524内的各悬挂基板100的一端部相对应的检查用基板200形成于端部框516内,与矩形区域524内的各悬挂基板100的另一端部相对应的检查用基板200形成于端部框517内。与矩形区域525内的各悬挂基板100的一端部相对应的检查用基板200形成于端部框517内,与矩形区域525内的各悬挂基板100的另一端部相对应的检查用基板200形成于端部框518内。
(e)第5变形例
也可以以与两个以上的悬挂基板100相对应的方式设置1个检查用基板200。图16是第5变形例的集合体板500的局部放大俯视图。在图16的例子中,每两个悬挂基板100和1个检查用基板200相对应。具体而言,与矩形区域521内的每两个悬挂基板100的一端部相对应的检查用基板200形成于端部框513内。
同样地,与矩形区域522内的每两个悬挂基板100的一端部相对应的检查用基板200形成于端部框514内。与矩形区域523内的每两个悬挂基板100的一端部相对应的检查用基板200形成于端部框515。与矩形区域524内的每两个悬挂基板100的一端部相对应的检查用基板200形成于端部框516内。与矩形区域525内的每两个悬挂基板100的一端部相对应的检查用基板200形成于端部框517内。
(f)第6变形例
在所述实施方式中,在一检查用基板200上设有一个导通部221,但是并不限定于此。也可以在一检查用基板200上设有多种导通部221。图17是表示第6变形例的集合体板500的检查用基板200结构的图。图17的(a)表示检查用基板200的俯视图。图17的(b)表示图13的(a)的I-I剖视图。
如图17所示,在第6变形例的检查用基板200中,在基底绝缘层240的环状的开口244内形成有岛状的一内部区域241和岛状的另一内部区域241。在一内部区域241内形成有一个导通部221。另一方面,在另一内部区域241内形成有多个(在本例中为3个)导通部221A、221B、221C。
在本例中,另一内部区域241的多个导通部221A~221C的直径比一内部区域241的导通部221的直径小。导通部221、221A~221C具有与形成于悬挂基板100的多种导通部(未图示)分别相对应的结构和尺寸。由此,能够使用一个检查用基板200来检查各悬挂基板100的多种导通部。
另外,如图17所示,也可以不在导体层220上形成图8的镀层230。另外,也可以不在导通部221、221A~221C的一部分或全部形成覆盖绝缘层250。在图17的例子中,在导通部221A~导通部221C上未形成有覆盖绝缘层250。
(8)效果
在本实施方式的集合体板500中,多个悬挂基板100被支承框510一体地支承。另外,多个检查用基板200以与多个悬挂基板100相对应的方式设于支承框510。在此,多个悬挂基板100的导通部128、129和检查用基板200的导通部221具有相同的结构。
由此,导通部128、129的状态与导通部221的状态之间具有较高的相关性。因而,通过对检查用基板200的导通部221进行检查,能够在短时间内对多个悬挂基板100的导通部128、129进行检查,并且能够提高检查结果的可靠性。
在本实施方式中,由于多个检查用基板200设于支承框510内,因此,不必单独设置用于配置多个检查用基板200的空间。另外,不必设置用于将多个检查用基板200支承于支承框510的连结部。由此,能够简化悬挂基板100的结构且使悬挂基板100小型化。并且,能够利用工具式的检查装置容易地进行多个悬挂基板100的电阻值的检查和同时进行多个检查用基板200的检查。
另外,在本实施方式中,由于多个悬挂基板100和多个检查用基板200一对一地对应,因此能够检查每个悬挂基板100的导通部128、129的状态。由此,能够提高每个悬挂基板100的检查结果的可靠性。并且,由于能够检查多个悬挂基板100,因此,能够进一步提高检查结果的可靠性。
多个检查用基板200与分别同所述多个检查用基板200相对应的多个悬挂基板100之间的距离彼此相等。在该情况下,在多个悬挂基板100和多个检查用基板200中,会使导通部128、129的状态与导通部221的状态之间的相关性彼此相同。因此,通过比较多个检查用基板200的检查结果,能够进一步提高检查结果的可靠性。
另外,在本实施方式的集合体板500上,利用覆盖绝缘层180来防止导通部128、129的腐蚀,并且利用覆盖绝缘层250来防止导通部221的腐蚀。由此,能够防止检查用基板200的导通部221的状态与多个悬挂基板100的导通部128、129的状态之间的经时相关性下降。
(9)实施例
作为实施例1~实施例8,制作了具有图1所示的结构的集合体板500。选择集合体板500所具有的8个检查用基板200,并对所选择的检查用基板200的导通部221的电阻值和与所选择的检查用基板200相对应的悬挂基板100的导通部128的电阻值进行了测量。
在此,检查用基板200的导通部221的电阻值为图8的支承基板210与镀层230之间的电阻值,悬挂基板100的导通部128的电阻值为图7的支承基板110与连接部126之间的电阻值。在表1中示出检查用基板200的导通部221的电阻值和悬挂基板100的导通部128的电阻值的测量结果。
表1
检查用基板 | 悬挂基板 | |
实施例1 | 0.133Ω | 0.156Ω |
实施例2 | 0.169Ω | 0.174Ω |
实施例3 | 0.185Ω | 0.208Ω |
实施例4 | 0.170Ω | 0.193Ω |
实施例5 | 0.181Ω | 0.175Ω |
实施例6 | 0.205Ω | 0.224Ω |
实施例7 | 0.172Ω | 0.169Ω |
实施例8 | 0.288Ω | 0.295Ω |
如表1所示,实施例1的检查用基板200的导通部221的电阻值是0.133Ω,与此相对应的悬挂基板100的导通部128的电阻值是0.156Ω。实施例2的检查用基板200的导通部221的电阻值是0.169Ω,与此相对应的悬挂基板100的导通部128的电阻值是0.174Ω。
实施例3的检查用基板200的导通部221的电阻值是0.185Ω,与此相对应的悬挂基板100的导通部128的电阻值是0.208Ω。实施例4的检查用基板200的导通部221的电阻值是0.170Ω,与此相对应的悬挂基板100的导通部128的电阻值是0.193Ω。
实施例5的检查用基板200的导通部221的电阻值是0.181Ω,与此相对应的悬挂基板100的导通部128的电阻值是0.175Ω。实施例6的检查用基板200的导通部221的电阻值是0.205Ω,与此相对应的悬挂基板100的导通部128的电阻值是0.224Ω。
实施例7的检查用基板200的导通部221的电阻值是0.172Ω,与此相对应的悬挂基板100的导通部128的电阻值是0.169Ω。实施例8的检查用基板200的导通部221的电阻值是0.288Ω,与此相对应的悬挂基板100的导通部128的电阻值是0.295Ω。
图18是表示检查用基板200的导通部221的电阻值与悬挂基板100的导通部128的电阻值之间的关系的图。图18的横轴表示检查用基板200的导通部221的电阻值,纵轴表示悬挂基板100的导通部128的电阻值。
如图18所示,在实施例1~实施例8中,检查用基板200的导通部221的电阻值与悬挂基板100的导通部128的电阻值的变化大致线形相关地变化。由此,确认了检查用基板200的导通部221的电阻值与悬挂基板100的导通部128的电阻值之间具有较高的相关性。
(10)权利要求的各构成要素与实施方式的各部分之间的对应关系
以下,说明权利要求的各构成要素与实施方式的各部分之间的对应例,但是本发明并不限定于下述例子。
集合体板500为带电路的悬挂基板集合体板的例子,支承基板110为第1支承基板的例子,支承基板210为第2支承基板的例子,基底绝缘层170为第1绝缘层的例子,基底绝缘层240为第2绝缘层的例子。写入用布线图案120、130为导体线路的例子,导体层220为导体层的例子,覆盖绝缘层180为第3绝缘层的例子,覆盖绝缘层250为第4绝缘层的例子。导通部128、129为第1导通部的例子,导通部221为第2导通部的例子,开口244为开口部的例子,支承基板530为支承基板的例子,基底绝缘层540为绝缘层的例子。
作为权利要求的各构成要素,也可以使用具有权利要求所述的技术特征或功能的其他各种要素。
产业上的可利用性
本发明能够有效地应用于各种布线电路基板中。
Claims (12)
1.一种带电路的悬挂基板集合体板,其中,
该带电路的悬挂基板集合体板包括:
多个带电路的悬挂基板;
支承框,其用于一体地支承所述多个带电路的悬挂基板;以及
多个检查用基板,其以与所述多个带电路的悬挂基板相对应的方式设置,
所述多个带电路的悬挂基板分别包括:
导电性的第1支承基板;
第1绝缘层,其形成于所述第1支承基板之上;
导体线路,其形成于所述第1绝缘层之上;以及
第1导通部,其在所述第1绝缘层内通过并用于电连接所述第1支承基板与所述导体线路,
所述多个检查用基板分别包括:
导电性的第2支承基板;
第2绝缘层,其形成于所述第2支承基板之上;
导体层,其形成于所述第2绝缘层之上;以及
第2导通部,其在所述第2绝缘层内通过并用于电连接所述第2支承基板与所述导体层,
所述第1导通部与所述第2导通部具有相同的结构。
2.根据权利要求1所述的带电路的悬挂基板集合体板,其中,
所述多个检查用基板配置于所述支承框内。
3.根据权利要求1所述的带电路的悬挂基板集合体板,其中,
所述支承框包围所述多个带电路的悬挂基板的至少一部分,所述多个检查用基板配置于被所述支承框包围的区域中。
4.根据权利要求1至3中任一项所述的带电路的悬挂基板集合体板,其中,
所述多个检查用基板与同所述多个检查用基板相对应的所述多个带电路的悬挂基板之间的距离彼此相等。
5.根据权利要求1至4中任一项所述的带电路的悬挂基板集合体板,其中,
所述多个检查用基板的每个与同所述多个检查用基板的每个相对应的带电路的悬挂基板之间的最短距离是0μm~12000μm。
6.根据权利要求1至5中任一项所述的带电路的悬挂基板集合体板,其中,
以这样的方式设置所述多个带电路的悬挂基板和所述多个检查用基板:使1个或多个检查用基板与所述多个带电路的悬挂基板的每个相对应。
7.根据权利要求1至6中任一项所述的带电路的悬挂基板集合体板,其中,
所述第2绝缘层具有以使所述第2支承基板的一部分暴露的方式形成的开口部。
8.根据权利要求7所述的带电路的悬挂基板集合体板,其中,
所述开口部以使所述第2支承基板的100μm以上的长度的部分暴露的方式形成。
9.根据权利要求1至8中任一项所述的带电路的悬挂基板集合体板,其中,
所述多个带电路的悬挂基板还包括以覆盖所述导体线路的至少一部分和所述第1导通部的方式形成于所述第1绝缘层之上的第3绝缘层,
所述检查用基板还包括以覆盖所述第2导通部并且使所述导体层的至少一部分暴露的方式形成于所述第2绝缘层之上的第4绝缘层。
10.根据权利要求9所述的带电路的悬挂基板集合体板,其中,
所述第4绝缘层以使所述导体层的100μm以上的长度的部分暴露的方式形成。
11.根据权利要求1至10中任一项所述的带电路的悬挂基板集合体板,其中,
所述多个带电路的悬挂基板被以整齐排列状态支承于所述支承框。
12.一种带电路的悬挂基板集合体板的制造方法,其中,
该制造方法包括如下工序:
准备具有绝缘层和导电性的支承基板的层叠结构的基材;
通过对所述绝缘层进行加工来形成多个带电路的悬挂基板用的多个第1绝缘层和多个检查用基板用的第2绝缘层;
在所述多个第1绝缘层上分别形成与所述支承基板电连接的第1导通部并且在所述第2绝缘层上形成与所述支承基板电连接的第2导通部,以与所述第1导通部电连接的方式在所述多个第1绝缘层之上分别形成导体线路并且以与所述第2导通部电连接的方式在所述第2绝缘层之上形成导体层;
通过去除所述支承基板的除了所述支承基板中的所述多个带电路的悬挂基板用的区域、所述多个检查用基板用的区域以及支承框用的区域以外的区域,制作所述多个带电路的悬挂基板、所述多个检查用基板以及所述支承框,
所述多个检查用基板以与所述多个带电路的悬挂基板相对应的方式设置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013262785A JP6180920B2 (ja) | 2013-12-19 | 2013-12-19 | 回路付きサスペンション基板集合体シートおよびその製造方法 |
JP2013-262785 | 2013-12-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104732986A true CN104732986A (zh) | 2015-06-24 |
CN104732986B CN104732986B (zh) | 2019-02-01 |
Family
ID=53401706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410799693.5A Active CN104732986B (zh) | 2013-12-19 | 2014-12-19 | 带电路的悬挂基板集合体板和其制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9648726B2 (zh) |
JP (1) | JP6180920B2 (zh) |
CN (1) | CN104732986B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106356079A (zh) * | 2015-07-13 | 2017-01-25 | 日东电工株式会社 | 带电路的悬挂基板集合体片及其制造方法和检查方法 |
CN112927726A (zh) * | 2016-05-18 | 2021-06-08 | 哈钦森技术股份有限公司 | 在制造挠曲件时使用的工艺试件 |
US11594249B2 (en) | 2016-05-18 | 2023-02-28 | Hutchinson Technology Incorporated | Process coupons used in manufacturing flexures |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9940957B2 (en) | 2015-07-31 | 2018-04-10 | Nitto Denko Corporation | Printed circuit board and method of manufacturing the same |
KR102352316B1 (ko) * | 2015-08-11 | 2022-01-18 | 삼성전자주식회사 | 인쇄 회로 기판 |
JP7481794B2 (ja) * | 2017-10-18 | 2024-05-13 | 日東電工株式会社 | ロール体 |
JP7252767B2 (ja) * | 2019-01-31 | 2023-04-05 | 日東電工株式会社 | 回路付サスペンション基板の製造方法、および、回路付サスペンション基板集合体 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101742812A (zh) * | 2008-11-10 | 2010-06-16 | 日东电工株式会社 | 布线电路基板及其制造方法 |
CN102024458A (zh) * | 2009-09-09 | 2011-04-20 | 日东电工株式会社 | 带电路的悬挂基板集合体片及其制造方法 |
JP2012018984A (ja) * | 2010-07-06 | 2012-01-26 | Dainippon Printing Co Ltd | 支持枠付サスペンション用基板およびその製造方法 |
CN102573305A (zh) * | 2010-12-20 | 2012-07-11 | 日东电工株式会社 | 布线电路板及其制造方法、布线电路板集合体片及其制造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6552914B1 (en) * | 2000-03-27 | 2003-04-22 | Aten International Co., Ltd. | Circuit board assembly mechanism |
JP6000073B2 (ja) | 2012-11-08 | 2016-09-28 | 日東電工株式会社 | 回路付きサスペンション基板集合体シートおよびその製造方法 |
JP6085168B2 (ja) * | 2012-12-26 | 2017-02-22 | 日東電工株式会社 | 回路付きサスペンション基板およびその製造方法 |
-
2013
- 2013-12-19 JP JP2013262785A patent/JP6180920B2/ja active Active
-
2014
- 2014-12-10 US US14/565,552 patent/US9648726B2/en active Active
- 2014-12-19 CN CN201410799693.5A patent/CN104732986B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101742812A (zh) * | 2008-11-10 | 2010-06-16 | 日东电工株式会社 | 布线电路基板及其制造方法 |
CN102024458A (zh) * | 2009-09-09 | 2011-04-20 | 日东电工株式会社 | 带电路的悬挂基板集合体片及其制造方法 |
JP2012018984A (ja) * | 2010-07-06 | 2012-01-26 | Dainippon Printing Co Ltd | 支持枠付サスペンション用基板およびその製造方法 |
CN102573305A (zh) * | 2010-12-20 | 2012-07-11 | 日东电工株式会社 | 布线电路板及其制造方法、布线电路板集合体片及其制造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106356079A (zh) * | 2015-07-13 | 2017-01-25 | 日东电工株式会社 | 带电路的悬挂基板集合体片及其制造方法和检查方法 |
CN106356079B (zh) * | 2015-07-13 | 2020-08-28 | 日东电工株式会社 | 带电路的悬挂基板集合体片及其制造方法和检查方法 |
CN112927726A (zh) * | 2016-05-18 | 2021-06-08 | 哈钦森技术股份有限公司 | 在制造挠曲件时使用的工艺试件 |
CN112927726B (zh) * | 2016-05-18 | 2022-08-16 | 哈钦森技术股份有限公司 | 在制造挠曲件时使用的工艺试件 |
US11594249B2 (en) | 2016-05-18 | 2023-02-28 | Hutchinson Technology Incorporated | Process coupons used in manufacturing flexures |
Also Published As
Publication number | Publication date |
---|---|
US20150181695A1 (en) | 2015-06-25 |
CN104732986B (zh) | 2019-02-01 |
US9648726B2 (en) | 2017-05-09 |
JP2015118721A (ja) | 2015-06-25 |
JP6180920B2 (ja) | 2017-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104732986A (zh) | 带电路的悬挂基板集合体板和其制造方法 | |
CN103813628B (zh) | 带电路的悬挂基板集合体板及其制造方法 | |
JP5762119B2 (ja) | 回路付きサスペンション基板およびその製造方法 | |
JP4547035B2 (ja) | 配線回路基板およびその製造方法 | |
JP4640815B2 (ja) | 配線回路基板集合体シートおよびその製造方法 | |
US10201077B2 (en) | Suspension board assembly sheet having circuits, method of manufacturing the same and method of inspecting the same | |
JP5005307B2 (ja) | 配線回路基板およびその製造方法 | |
CN104205216A (zh) | 用于磁盘驱动器磁头悬架挠性件的接地特征 | |
JP5273271B1 (ja) | 支持枠付サスペンション用基板 | |
JP5421893B2 (ja) | 配線回路基板の製造方法、配線回路基板集合体シートの製造方法、配線回路基板および配線回路基板集合体シート | |
KR101485994B1 (ko) | 수직형 프로브카드를 위한 효율적 공간변환기 | |
JP5139102B2 (ja) | 配線回路基板およびその製造方法 | |
US10264684B2 (en) | Conductivity inspection method of printed circuit board and manufacturing method of printed circuit board | |
KR100448528B1 (ko) | 반도체장치의 검사장치 및 그를 이용한 반도체제조방법 | |
CN111952285B (zh) | 阵列基板母板和检测刻蚀残留的方法 | |
JP5668784B2 (ja) | 支持枠付サスペンション用基板 | |
JP6108093B2 (ja) | サスペンション用基板、サスペンション、素子付サスペンション及びハードディスク | |
JP2024015875A (ja) | 配線回路基板の導通検査方法および配線回路基板の製造方法 | |
JP6110117B2 (ja) | プローブ組立体及びプローブ基板 | |
JP7493952B2 (ja) | 配線回路基板 | |
CN220475978U (zh) | 印制电路板和电子装置 | |
JP2023093708A (ja) | 配線回路基板の検査方法 | |
JP6130626B2 (ja) | 支持枠付サスペンション用基板 | |
JP2002082129A (ja) | コンタクトプローブ及びプローブ装置 | |
JP2017107635A (ja) | サスペンション用基板、サスペンション、素子付サスペンション及びハードディスク |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |