CN105428239A - 具有均匀硅化的鳍片末端部分的多栅极晶体管 - Google Patents

Abstract

在多栅极晶体管中，晶体管的漏极或源极的多个鳍片是通过共同的接触组件(243)彼此电性连接，其中，对应接触区域(235)的增强均匀性可通过增强的硅化工艺序列完成。为此目的，鳍片可被嵌入介电材料(230)中，其中，可形成适当的接触开口(230A)以暴露鳍片(210)的末端表面(210F)，暴露的末端表面(210F)接着可作为硅化表面面积。

Description

具有均匀硅化的鳍片末端部分的多栅极晶体管

本申请是申请号为200980155389.4，申请日为2009年11月25日，发明名称为“具有均匀硅化的鳍片末端部分的多栅极晶体管”的中国专利申请的分案申请。

技术领域

大体上，本发明揭露关于高度复杂的集成电路的制造，其包括具有双栅极(FinFET)或三栅极结构的晶体管组件。

背景技术

先进的集成电路的制造，例如CPU、储存装置、特殊应用集成电路(ASIC，Applicationspecificintegratedcircuit)以及类似者，需要根据特定电路布局在既定芯片面积上形成大量的电路组件，其中，场效应晶体管代表实际决定集成电路效能的一种重要类型的电路组件。一般而言，目前实施有多种工艺技术，其中，对于包括有场效应晶体管的许多类型的复杂电路而言，MOS技术由于在操作速度、及/或消耗功率及/或成本效益上的优越特性而为目前最有前景的方法之一。在使用MOS技术制造复杂集成电路的期间，数百万个晶体管(例如N沟道晶体管及/或P沟道晶体管)形成于包括结晶半导体层的衬底上。场效应晶体管，不论考虑的是N沟道晶体管或P沟道晶体管，通常包含所谓的PN结(PNjunction)，PN结是由高浓度掺杂区域(称为漏极及源极区域)与邻接该高浓度掺杂区域而设置的轻浓度掺杂或未掺杂区域(例如沟道区域)之间的界面所形成。在场效应晶体管中，沟道区域的导电性(亦即，导电沟道的驱动电流能力)是受到栅极电极所控制，该栅极电极邻接沟道区域形成并且通过薄绝缘层与该沟道区域隔开。在施加适当的控制电压至栅极电极而形成导电沟道之后，沟道区域的导电性取决于掺杂浓度、电荷载子的迁移率、以及对平面晶体管结构而言亦称为沟道长度的源极以及漏极区域之间的距离。

目前，绝大多数集成电路是由于实质上不受限的可利用性、对硅及相关材料与工艺的广为人知的特性以及过去50年来所获得的经验而以硅为基础。因此，硅将很可能仍然是对于大量生产所设计的未来电路世代所选择的材料。在制造半导体装置时，硅具有显著重要性的一个原因是在于硅/二氧化硅界面提供不同区域彼此可靠电性绝缘的优越特性。硅/二氧化硅界面在高温下具有稳定性，而因此得以实施后续的高温工艺(若有需要的话)，例如，用于退火循环以激活掺杂物以及消除晶体损害而不会牺牲界面的电性特性。

对于上述理由，在场效应晶体管中，二氧化硅较佳地作为隔离栅极电极与硅沟道区域的基本栅极绝缘层，栅极电极通常是由多晶硅或其它含金属材料组成。在稳定改善场效应晶体管的装置效能时，沟道区域的长度会持续缩减以改善切换速度及驱动电流能力。由于晶体管效能是受到供应至栅极电极的电压所控制，以将沟道区域的表面反转至够高的电荷密度，以用于针对既定供给电压提供所需驱动电流，所以必须维持一定程度的电容耦合，而该电容耦合是通过栅极电极、沟道区域以及设置在前两者之间的二氧化硅所形成的电容器所提供。结果，减少平面晶体管组态的沟道长度需要增加电容耦合，以避免在晶体管操作期间发生所谓的短沟道效应。短沟道效应可能导致漏电流增加以及使临界电压依赖沟道长度。具有相对低的供应电压以及因而减少的临界电压的极度微缩(aggressivelyscaled)晶体管装置可能遭受到指数性增加的漏电流，因而需要增强栅极电极至沟道区域的电容耦合。因此，二氧化硅层的厚度必须相应地减少以提供栅极以及沟道区域之间所需的电容。例如，大约0.08μm的沟道长度可能需要由大约1.2nm薄的二氧化硅所制成的栅极介电质。虽然具有极短沟道的高速晶体管组件的使用可能通常严格地受限于高速应用，然而，具有较长沟道的晶体管组件可被使用作为较不重要的应用，例如，储存晶体管组件，电荷载子直接穿遂通过超薄二氧化硅栅极绝缘层所引起的相对高漏电流可能达到1-2nm范围的氧化物厚度的值，其可能不符合效能驱动电路的需求。

因此，一直考虑取代二氧化硅作为栅极绝缘层的材料，特别是对于极薄二氧化硅栅极层。可能的替代材料包括表现出显著高的介电系数的材料，以便相应形成的栅极绝缘层的实际较大厚度提供极薄二氧化硅层可获得的电容耦合。因此，已建议以高介电系数材料替换二氧化硅，例如，具有k值大约25的氧化钽(Ta₂O₅)、具有k值大约150的氧化锶钛(SrTiO₃)、氧化铪(HfO₂)、HfSiO、氧化锆(ZrO₂)等等。

基于上述策略虽然可获得关于复杂平面晶体管结构的效能及可控性的重大优点，但是有鉴于进一步的装置微缩，已提出新的晶体管组态，其中，可提供「三维」结构以获得所需沟道宽度，同时，维持电流穿过沟道区域的良好控制性。为此目的，已提出所谓的鳍片场效应晶体管(FinFETS)，其中，薄的银或硅鳍片可形成于绝缘体上覆硅(SOI)衬底的薄主动层上，其中，在两侧壁上，可提供栅极介电材料以及栅极电极材料，因而实现双栅极晶体管，且该双栅极晶体管的沟道区域可完全地耗尽。通常，在复杂应用中，硅鳍片的宽度为大约10nm的数量级，且其高度为大约30nm的数量级。在基本双栅极晶体管结构的修改版本中，栅极介电材料与栅极电极亦可形成于鳍片的顶面上，因而实现三栅极晶体管结构。参阅图1a-1b，可以更详细描述传统鳍片式晶体管的基本组态以及有关传统制造技术的特性。

图1a简略地说明半导体装置100的透视图，半导体装置100表示传统的双栅极或包括多个独立晶体管单元150的鳍片场效应晶体管(FinFET)。如图所示，装置100包含衬底101，例如硅衬底，具有形成于其上的埋藏绝缘层，例如以二氧化硅材料的形式形成。此外，每一个晶体管单元150包含鳍片110，鳍片110可表示为初始形成于埋藏氧化层102上的硅层(未图示)的剩余部分，因而定义为SOI组态。鳍片110包含对应于漏极及源极区域的部分111以及被栅极电极结构120所覆盖的沟道区域(未图示)，该栅极电极结构120可围绕每一鳍片110的中央部分。亦即，栅极电极结构120可形成于每一鳍片110中央部分的各个侧面110A、110B上，并可包含适当的栅极介电材料，例如二氧化硅，结合电极材料，例如多晶硅。鳍片110的顶面可由盖体层(caplayer)112覆盖，盖体层可由氮化硅、二氧化硅以及类似物组成。应可了解到，除了侧壁110A、110B以外，若鳍片110的顶面亦使用作为沟道区域，则盖体层112亦可表示为栅极介电材料。鳍片110可具有高度110H、宽度110W以及长度，亦即，有效沟道长度实质上是由栅极电极结构120的宽度所定义。

通常，包含多个晶体管单元150的半导体装置100是通过图案化形成于埋藏绝缘层102上的主动硅层以及执行适当设计以提供栅极电极结构120的制造程序所形成。例如，盖体层112可形成于主动硅层中，其可接着基于复杂的光刻(lithography)以及蚀刻技术进行图案化以便获得鳍片110。之后，适当的栅极介电材料(例如二氧化硅以及类似物)可藉由例如氧化或类似方法形成，接着沉积适当的栅极电极材料(例如多晶硅以及类似物)。接着，可藉由图案化栅极电极材料获得栅极电极结构120，例如使用广为接受的高选择性蚀刻技术，这些高选择性蚀刻技术在平面晶体管组态中用于制造多晶硅栅极电极亦广为接受。之后，可建立适当的掺杂轮廓(dopantprofile)用于漏极以及源极区域111，可能结合适当的间隔件结构(未图示)，间隔件结构可通过对应的离子注入技术完成。

图1b简略地说明在进一步进阶制造阶段中的装置100的顶面。如图所示，独立晶体管单元150的漏极区域以及对应源极区域可通过外延再生长的硅材料连接，因而各自在漏极侧以及源极侧形成硅层103。通常，在漏极侧以及源极侧的硅材料可通过选择性外延生长技术形成，因而需要对应的间隔件组件104以便提供材料103相对于栅极电极结构120之栅极电极材料的偏移。根据整体工艺策略，在形成掺杂浓度降低的对应漏极及源极延伸区域(未图示)之后，亦可使用间隔件结构104以定义对应的重浓度掺杂漏极及源极面积以适当地连接形成于鳍片110中央部分的侧面上的对应沟道区域。在形成半导体材料103之后，因而提供装置100个别的漏极以及源极区域，例如由金属硅化物组成的对应的接触面积(未图示)可基于广为接受的金属硅化物工艺方法形成于半导体材料103中。之后，适当的接触结构可通过嵌入装置100于适当介电材料中并形成对应接触组件而形成，以便于根据整体电路组态而连接至漏极及源极区域103与栅极电极结构120。

在操作期间，当施加适当的控制电压至栅极电极结构120时，可施加适当的电压至装置100以建立自漏极至源极的电流。因此，可在由栅极电极结构120所覆盖的鳍片110的侧壁上建立导电沟道，其中，根据整体装置尺寸，可在鳍片110中获得全部空乏的半导体面积。应了解到，根据盖体层112的特性，鳍片110中被栅极电极结构120覆盖的顶面亦可做为沟道区域，因此提供进一步增加的有效晶体管宽度，且亦使鳍片110的高度增加而仍然保持实质全部空乏的状态。虽然图1a及图1b所示的多栅极晶体管装置100可能有助于提供增加的驱动电流能力并仍然保持在漏极以及源极面积103之间的电流的高可控性，但结果是可能发生装置特性的高度变化，这些变化是除了别的原因以外，假设通过共同的漏极以及源极区域103所造成的。例如，基于已于较早制造阶段中外延形成的半导体层103执行硅化程序可能导致对应的金属硅化物区域相对于邻接的沟道区域会有某种程度的不均匀性，这可能因此造成所产生的整体驱动电流有显著变化。

本发明揭露有关可避免或至少减少一个或多个上述问题影响的各种方法及装置。

发明内容

以下提出本发明的简化概要，以便提供本发明一些态样的基本了解。此发明内容并非本发明的完整纵述。其并非意图识别本发明的关键或主要组件或者划定本发明的保护范围。其唯一目的是要以简化形式呈现一些观念，作为稍后讨论的实施方式的引言。

一般而言，此处所揭露的主题是有关多栅极晶体管，例如，双栅极晶体管或三栅极晶体管，以及对应的制造技术，其中装置可变性可通过提供增强的接触方法而减小，以便晶体管组件的一或多个鳍片直接与接触组件电性连接，同时避免外延成长半导体材料的对应的选择性外延成长技术以及不均匀的硅化工艺。为此目的，根据此处所揭露的一例示态样，例如，基于硅化工艺，可适当地暴露一个或多个鳍片的末端表面以便可用于形成其中的接触区域，因此产生实质均匀的接触区域，其可因此增强从接触组件流到鳍片的对应漏极以及源极部分的电流的均匀性，其中，同时多个鳍片可共同地连接至接触组件。在此处所揭露的其它例示态样中，鳍片末端部分的适当表面面积可在蚀刻工艺期间暴露，以形成直接连接鳍片每一各别末端部分的接触开口。再者，在此例子中，可从共同接触组件至鳍片的独立漏极及源极面积建立自更有效且均匀的传导路径，因而亦增强多栅极晶体管组件的整体操作稳定性。

此处揭露的一个例示方法包含形成介电材料于多栅极晶体管的多个鳍片的末端部分之上，并形成开口于该介电材料中，以便延伸穿过该末端部分。该方法还包含形成接触区域于该开口中所暴露的各个该末端部分的剖面面积中。最后，该方法包含形成接触组件于该开口中，其中，该接触组件连接各个该接触区域。

此处揭露的另一例示方法是有关形成连接多栅极晶体管的接触组件。该方法包含形成介电材料，以便围绕该多栅极晶体管的一个或多个鳍片的末端部分。此外，该方法还包含形成接触开口于该介电材料中，其中，该接触开口暴露该一个或多个鳍片的至少一部分。最后，该方法包含以含金属材料填充该接触开口，以便提供连接该一个或多个鳍片的该至少一部分的接触组件。

此处揭露说明的半导体装置包含多栅极晶体管的多个鳍片以及形成于该多个鳍片的中央部分上的栅极电极结构。此外，介电材料围绕该多个鳍片的每一者的末端部分，且含金属接触组件形成于该介电材料中，并具有与该多个鳍片的每一末端部分的至少一个表面面积形成的界面。

附图说明

本发明揭露内容可参照下列叙述配合图式而理解，其中，类似的组件符号识别类似的组件，其中：

图1a-1b简略地各别说明根据传统策略，传统多栅极晶体管组件在各种制造阶段期间，提供用以电性连接多个鳍片末端部分以及用以电性连接接触组件的外延成长的共同漏极以及源极面积的透视图及上视图；

图2a-2b简略地各别说明根据例示实施例，多栅极晶体管在初始制造阶段的的透视图及剖面图；

图2c-2d简略地说明根据另外的例示实施例，多栅极晶体管在进一步进阶制造阶段中的透视图；

图2e简略地说明图2d的装置的剖面图；

图2f-2g简略地各别说明根据例示实施例，在制造阶段中，接触开口形成于介电材料中的透视图以及剖面图；

图2h-2i简略地说明根据例示实施例，半导体装置在进一步进阶制造阶段中的透视图；

图2j简略地说明图2i的装置的剖面图；

图2k-2l简略地各别说明装置在进一步制造阶段的透视图以及剖面图；

图2m简略地说明根据另外的例示实施例，可暴露各别鳍片接触区域之增加部分的剖面图；

图2n-2o简略地各别说明根据例示实施例，在进一步进阶制造阶段的透视图以及剖面图；以及

图2p-2r简略地说明根据另外的例示实施例，多栅极晶体管组件在各种制造阶段的剖面图。

同时此处所揭露之内容系可能为各种修改以及其它形式，其特定实施例已藉由图式中例子所示，并于此处详细描述。然而，应了解到，此处所述特定实施例并非用以限制本发明所揭露的特定形式，相反的，而是用以藉由附属申请专利范围中所定义本发明之精神及范畴涵盖所有的修改、等效以及其它。

具体实施方式

本发明各种说明的实施例如下所述。为有利于清楚说明，并非实际实施例的所有特征系描述于说明书中。应可理解任何类似实际实施例的变化，多数特定实行的决定必须达成开发者的特定目标，例如符合相关系统以及相关商业限制，其会随着实施例的变化而有所不同。然而，应了解到开发的结果可能复杂且耗时，但对得利于此揭露内容的该技术领域中的技术人员而言只是例行工作。

现将参照附图描述本发明的主要目标。各种结构、系统及装置仅作为说明的目的而简略地叙述于图中，以便于习知技艺者不需详细理解本发明揭露内容即可得知。然而，附图系包括叙述及阐释本发明揭露内容的示例。此处所使用的用字及词组应可为习知技艺者以同等意义的用语所知悉。并非术语或词组的特定定义，亦即，不同于一般以及习惯意义的定义应可被该习知技艺者所知悉，并由此处一致使用的术语或词组所隐含。术语或词组的延伸系具有特定意义，亦即，除了该技艺人士以外可了解的意义，例如特定意义将明显地以明确方式陈述于说明书中，其直接地且明确地提供该术语及词组的特定意义。

大体上，本发明的揭露内容提供技术以及多栅极晶体管，其中，相对于独立的漏极以及源极部分以及与其连接的沟道区域的漏极以及源极终端的接触阻抗可能增强以减少整体的产品可变性。为此目的，在一些说明的实施例中，接触区域可形成于多栅极晶体管之对应鳍片的每一独立末端部分，使得可以增强有关在各种沟道区域中接触阻抗均匀性(homogeneity)的程度。为此目的，在一说明实施例中，金属硅化物可形成于每一鳍片对应的末端表面内以及每一鳍片对应的末端表面上，因而针对各种沟道区域提供实质相同的硅化条件。此可在一些说明实施例中藉由在介电材料中嵌入独立鳍片并于其中形成对应开口以便「切」穿鳍片而完成，因而在开口中暴露鳍片各自的末端表面。因此，可于每一鳍片暴露的剖面面积或末端表面内执行非常均匀的硅化工艺，这可能导致对应鳍片中每一沟道区域之整个「沟道宽度」上的接触阻抗的均匀性增强。在一些说明实施例中，对应开口亦可使用作为接触开口，其接着可以适当的接触金属填充，因此将独立鳍片的每一接触区域与接触组件连接，以便在鳍片的所有末端部分之间建立低阻抗电性连接。

在其它说明的实施例中，至少鳍片末端部分的侧壁表面可暴露于接触开口中，该接触开口可随后以适当的含金属材料填充，因而建立均匀的电性连接至每一对应沟道区域，且亦电性短路鳍片的对应末端部分以建立共同的漏极终端及/或源极终端。接着，亦可使用广为接受的硅化技术、嵌入(inlaid)技术的沉积工艺以及类似技术，并由于对应晶体管可变性的减小而提供显著增强的产品稳定性，晶体管可变性可能通常在硅化程序之前通过使用外延成长技术的传统接触方法所造成。

参阅图2a-2r，现将以细节进一步说明实施例，其中，若适当的话，亦可参考图1a-1b。

图2a简略地说明半导体装置200(亦可称为多栅极晶体管)的透视图，由于至少二个个别的沟道区域可受到栅极电极的个别部分控制，故亦如上述參考半导体装置100所说明者。在所示制造阶段中，装置200可包含衬底201，例如硅衬底或任何其它适当的载体材料，可于衬底201上形成适当的基层202，基层202在一些例示实施例中可能表示绝缘层，例如二氧化硅层、氮化硅层、氮氧化硅层等等。例如，若衬底201可包含实质的晶体半导体材料，则基层202(若以绝缘材料的形式提供)和衬底201可定义为SOI组态。此外，多个鳍片210形成于层202上，并包含个别的末端部分210E以及中央部分210C，该中央部分210C是被栅极电极结构220所覆盖。再者，栅极绝缘材料可至少形成于鳍片210(图2a未图示)的侧壁上，而若考虑三栅极晶体管结构，对应的栅极绝缘层可形成于鳍片210的顶面。在其它例子中，鳍片210可被盖体层(未图示)覆盖，盖体层可能导致与鳍片210的电容耦合不足，以致于其顶面可能无法有效作为沟道区域。有关鳍片210的任何材料组成物，可理解到能使用任何适当的材料，例如硅、硅/锗、锗或任何其它适当的半导体化合物，可根据整体装置需求而决定。类似地，鳍片210的对应尺寸可根据考虑的对应技术点之设计规则而选择。

图2b简略地说明沿着图2a的11b线段的剖面图。如图所示，盖体层212(例如氮化硅层以及类似物)可形成于鳍片210上，而栅极电极结构220(可由任何适当材料组成，例如多晶硅、含金属材料以及类似物)可形成于盖体层212上并可沿着鳍片210的对应侧壁往下延伸至层202(未于第2b图的部分显示)。图2a及图2b中所示的半导体装置200可基于广为接受的工艺技术形成，例如如上针对装置100所述的工艺技术。

图2c简略地说明在进一步进阶制造阶段中的晶体管200的透视图。如图所示，栅极电极结构220可包含侧壁间隔件结构221，其可由任何适当材料组成，例如氮化硅、二氧化硅以及类似者。间隔件结构可基于广为接受的沉积以及蚀刻技术形成，其中，间隔件结构220的宽度可根据在鳍片210的每一末端部分210E的所需掺杂轮廓而予以选择。亦即，让适度高的掺杂浓度可建立于邻接栅极电极结构220的末端部分210E，可能藉由使用偏移间隔件组件(未图示)并且之后结构221的一个或多个间隔件组件可在一个或多个后续的注入步骤期间被提供且使用作为注入掩膜，以距离栅极电极结构220的栅极电极材料222一横向距离的方式而在末端部分210E中提供所需的高掺杂浓度。应了解到，自电极材料222延伸的任何适当浓度轮廓可藉由在结构221中适当地形成对应数量的间隔件组件而予以建立。应进一步了解到，亦可执行任何其它的注入工艺，例如，在中央部分210C(表示实际的沟道区域)的附近定义反向掺杂面积(counterdopedarea)。漏极以及源极区域211可形成于相对设置的末端部分210E，这些末端部分210E具有所需掺杂浓度以及相对于中央部分210C的浓度梯度。

图2d简略地说明进一步进阶制造阶段的半导体装置200。如图所示，介电材料230(例如，二氧化硅、氮化硅、碳化硅以及类似者)可形成于鳍片210以及栅极电极结构220之上。介电材料230，在一些例示实施例中，是由二或多种材料层组成，以将材料特性适应于装置200的进一步处理。例如，可形成蚀刻停止衬垫，之后，可沉积实际的填充材料，其具有所需的材料特性。在其它例示实施例中，至少在介电材料230的上部，可提供适当的抗反射涂布(anti-reflectivecoating，ARC)材料、硬掩膜材料以及类似材料。材料230的沉积可根据所需的材料特性，基于广为接受的沉积技术完成，例如，电浆增强化学气相沉积(CVD)、热激活(thermallyactivated)CVD、旋转涂布(spin-on)技术。例如，若认为将要形成于装置200之上的额外布线层的增加的边缘电容或任何其它的寄生电容是不适当的，则可选择相对介电系数减少的材料。

图2e简略地说明图2d的装置200的剖面图。如图所示，材料230可围绕栅极电极结构220以及鳍片210的末端部分210E。在沉积介电材料230之后，可执行光刻工艺以提供蚀刻掩膜，其定义将形成于介电材料230中的对应开口的横向位置以及尺寸。

图2f简略地说明装置200之透视图，其中，蚀刻掩膜205形成于材料230之上。

图2g简略地说明此制造阶段中的装置的剖面图。如图所示，装置200可暴露于蚀刻环境206中，蚀刻环境206系设计为非等向性蚀刻穿过介电材料230，且在所示环境中，亦蚀刻鳍片210的末端部分210E。亦即，在一例示实施例中，蚀刻工艺206可基于蚀刻化学作用以及可能导致层230材料以及鳍片210材料之非等向性蚀刻作用的对应蚀刻参数而完成。例如，多个电浆增强蚀刻配方可用于蚀刻穿过二氧化硅材料以及硅材料而不需显著的选择性，其中，盖体层212的材料亦可有效地移除。在其它例子中，当以相较于材料230具有显著较低的蚀刻率之材料的形式提供时，可在暴露盖体层212之后执行适当的中间蚀刻步骤。在其它例示的实施例中，蚀刻工艺206可基于广为接受的选择性蚀刻配方执行，因而有效地移除层230的材料，其中，鳍片210可根据选择性的程度保留。之后，可适当地修改蚀刻化学作用以便于有效地蚀刻穿过末端部分210E。如前所述，在蚀刻工艺期间，在形成的开口230A底部，若层202的材料移除可能被认为不适当，则对应的蚀刻停止衬垫可形成作为层230的第一材料层。因此，末端部分210E的剖面面积或末端面210F可暴露于开口230A中，其因此可用于在末端部分210E中形成均匀的接触区域。

图2h简略地说明在移除蚀刻掩膜205之后的半导体装置200的透视图，其可能包括例如用于预备暴露表面部分的任何清洗工艺，例如用于在其上形成适当接触区域的末端面或剖面面积210F。在一例示实施例中，当鳍片210可包含能产生金属硅化物材料(例如镍硅化物、镍/铂硅化物、钴硅化物以及类似者)的大量的硅时，末端面210F可预备用以在其中形成金属硅化物。为此目的，可使用广为接受的湿化学清洗以及表面预备工艺，而其它装置面积可受到介电材料230保护。

图2i简略地说明在进一步进阶制造阶段的半导体装置200，其中，可沉积适当的金属，例如镍、铂、钴、钛或任何其中的组合以便于至少覆盖开口230A的侧壁，如所标示的层231。

图2j简略地说明装置200在进一步进阶制造阶段的装置200的剖面图。如图所示，在所示实施例中，装置200可暴露于热处理232中，热处理232被设计为在材料层231以及末端面210F之间激活化学反应，末端面210F在开口230A中是被层231所覆盖。当金属硅化物形成于末端面210F中以及末端面210F上时，热处理232可根据广为接受的硅化程序执行。因此，在热处理232期间，实质均匀的扩散可发生在末端面210F的整个面积上，因而亦提供在热处理232期间形成的金属硅化物材料的实质均匀分布。应了解到，末端面210F相对于中央区域210C(亦可视为沟道区域)的横向距离210D可基于开口230A宽度作调整，或者通常基于开口230A相对于中央部分210C的距离作调整。因此，形成于末端面210F内以及形成于末端面210F上之金属硅化物材料的最终距离可取决于末端面210F的横向位置以及对应的工艺参数，例如，结合材料层231的扩散特性的热处理232参数。对于多个硅化工艺以及材料，因为习知技艺者已熟知对应参数，所以在末端部分以及中央区域210之间的对应接触阻抗可有效地作调整，此外，也可达成末端面210F整个面积上对应的均匀性，以致于可沿着中央区域或沟道区域210的整个垂直延伸获得有关接触电阻率的实质类似条件。

在热处理232之后，可通过例如选择性蚀刻工艺而继续进一步处理，以便移除层231的任何未反应材料，广为接受的湿化学蚀刻化学反应可用于该移除。之后，若有需要，可执行任何进一步的处理，例如热处理，以提供对应金属硅化物材料所需的材料特性及/或增强其热稳定性。

图2k简略地说明在上述工艺程序之后的半导体装置200的透视图。因此，末端部分210E可于其上以及其中形成接触区域235，接触区域235可由适当的金属硅化物材料组成。

图2l简略地说明图2k的装置的剖面图，其中，接触区域235可根据长度235L沿着末端部分210E延伸，长度235L视工艺参数以及所使用金属的材料特性而定，亦如上所述。应了解到，根据先前硅化反应的特性，接触区域235亦可延伸至开口230A(未图示)。因此，接触区域235可提供用于连接将形成于开口230A中的接触金属的表面面积，因而提供有关每一鳍片210之沟道区域210C的接触电阻率的增强均匀性，同时致使每一鳍片210有效地电性短路。

图2m根据另一个例示实施例简略地说明半导体装置200，其中，装置200可暴露于另外的蚀刻环境207，蚀刻环境207系设计为可获得对于材料层230的等向性蚀刻。例如，可在工艺207期间建立稀释氢氟酸或任何其它的湿化学或电浆辅助等向性蚀刻(plasmaassistedisotropicetch)环境，从而相对于接触区域235而选择性地移除材料层230。因此，如虚线230D所示，对应的材料移除除了前面235E以外还可暴露接触区域235的额外表面面积。例如，可部分地暴露顶面235T，而且也可暴露对应的侧面235S，以便于在此例子中，甚至更进一步增强的整体表面面积可用于连接仍形成于开口230A中的接触组件。因此，基于图2l所示的制造阶段或图2m所示的制造阶段，进一步的处理可通过以含金属材料填充开口的方式继续进行，以形成对应的接触组件。

图2n简略地说明半导体装置200的透视图，其中半导体装置200具有形成于装置200上的含金属材料240，因而提供电性连接至对应的接触区域235(见图2l及2m)。

图2o简略地说明图2n的半导体装置200的剖面图。在上述实施例中，含金属材料240可由导电阻障材料(conductivebarriermaterial)241以及有良好导电性的金属242组成。例如，在一些例示实施例中，导电阻障材料241可以广为接受的阻障材料形式提供，例如，钛、氮化钛以及类似者，与钨结合作为材料242。在其它例示实施例中，高导电材料242可以铜、铜合金、铝以及类似者的形式提供，根据與导电性有关的整体需求以及与装置200进一步處理的兼容性而定。例如，导电阻障材料241可有鉴于灵敏的金属(例如铜)提供所需的扩散阻挡效果，因此实质地抑制铜原子过度扩散至敏感的装置面积，例如鳍片210。在此例子中，铜材料或铜合金可藉由广为接受的电化学沉积工艺提供，其中，若有需要，种子材料(seedmaterial)可形成于导电阻障材料241上，例如以铜以及类似者的形式。在其它例子中，可不需任何的种子材料而将材料242直接沉积在导电阻障材料241上。

应了解到，导电阻障材料241以及材料242可例如，至少经由前面235E(图2m)而电性连接至接触区域235，而在其它例子中，额外的表面面积235T及235S(图2m)亦可直接与材料241接触，因而定义对应的界面241J。因此，可经由接触区域235建立均匀且有效的电性接触至漏极以及源极面积211。应了解到，根据开口230A的横向位置及其宽度，末端部分210E可能已经被开口230A「贯穿」，因此亦留下剩余的鳍片部分210R，由于对应接触区域在先前步骤期间可能已形成于剩余末端部分210R中，所以剩余末端部分210R亦可连接至导电阻障材料241。应注意到，这些剩余末端部分210R可能不会负面影响装置的整体效能，以致于可提供开口230A在尺寸以及位置的高度弹性，而与鳍片210的初始长度无关。

图2p简略地说明在进一步进阶制造阶段的半导体装置200，其中，装置200可暴露于可移除过量材料层240、241(图2o)以及可能连同材料层230的移除工艺208中，以便调整装置200的整体高度水平。移除工艺208可包含化学机械拋光(CMP)工艺以及类似工艺，其中，可获得对应接触组件243作为通过界面241J连接至每一鳍片210的电性隔离金属区域。如前所述，若需要对应增加暴露的接触区域235，则界面241J亦可形成于顶面以及各自的侧面上，例如表面235T、235S(图2m)。此外，在一些例示实施例中，可继续进行移除工艺208以便暴露栅极电极材料222，暴露的栅极电极材料222可因而根据整体装置需求用于连接形成于装置200上的另外的金属化层。因此，用于栅极电极结构220的任何适当接触方法可使用于此制造阶段。

参阅图2q-2r，现将说明另外的例示实施例，其中，接触组件243以及用于栅极电极结构220的对应的接触组件可形成于共同制造程序中。

图2q简略地说明在类似于先前参考图2g所述的制造阶段中的装置200的剖面图。如图所示，装置200可于其上形成在蚀刻工艺206期间使用的蚀刻掩膜205A，其中，蚀刻掩膜205A亦可在材料230中定义开口230B而暴露至少一部分的栅极电极结构220。例如，蚀刻工艺206可基于选择性非等向性蚀刻配方执行，其中，材料层230A可针对栅极电极结构220以及鳍片210的材料而被选择性地移除。例如，二氧化硅可针对硅材料而被选择性地移除，而在其它例子中，蚀刻工艺206可基于盖体层212以及间隔件结构221而受到控制，以便于避免栅极电极材料222以及鳍片210显著的材料移除。在其它例示实施例中，蚀刻工艺206可基于间隔件结构221而受到控制，间隔件结构221可包含适当厚度的顶层221T，因而避免栅极电极222显著的材料移除，同时能蚀刻穿过鳍片210的末端部分，如前所述。对应的蚀刻动作通过虚线210F而简略地说明。之后，剩余的盖体层221T可在蚀刻工艺206的最终阶段移除，因此暴露栅极电极222。在其它实施例中，可执行蚀刻工艺206以便于蚀刻穿过末端部分210E，如虚线210F所标示，同时亦蚀刻进入栅极电极材料222中，因而形成对应凹槽，如虚线222R所标示。因此，在蚀刻工艺206之后，末端部分210E的表面面积可被适当金属接触，而至少一部分的栅极电极材料222可在其中以及其上形成接触组件。例如，在移除蚀刻掩膜205A之后，可为硅化工艺准备暴露的表面部分，如前所述。在其它例子中，若认为用于连接鳍片210以及栅极电极材料222的可用表面面积是适当的，则对应开口230A、230B可直接以导电阻障材料以及高导电金属填充。

图2r简略地说明进一步进阶制造阶段的半导体装置200。如图所示，接触组件243可形成于开口230A中，并可由任何适当材料组成，如上所述。此外，在所示实施例中，若有需要，各别的接触区域235可形成于末端部分210E中。在其它例子中(未图示)，可能未提供接触区域235。应可进一步了解到，末端部分210E可延伸「进入」接触组件243中，端视该部分的末端部分210E是否在先前蚀刻工艺206(图2q)期间已被移除或蚀刻。此外，装置200可包含连接栅极电极材料222的另外接触组件244，其中，根据所需工艺策略，可于材料222中提供例如由金属硅化物所组成的对应接触区域236。如图2r所示的装置200可基于先前图2n-2p所述的类似工艺技术形成，然而其中，在此例子中，接触组件244可能亦可结合接触区域236而获得。因此，相较于上述程序可不需要任何的额外工艺而接触栅极电极结构220，其中，亦可在接触组件243以及对应漏极及源极面积211之间达成均匀电性连接。因此，另外的金属化层可通过沉积适当的介电材料以及于其中形成连接接触组件243、244的金属线或金属区域而形成，如整体电路布局所需者。

纵上所述，本发明揭露内容提供多栅极晶体管以及各别的制造技术，其中，可完成对应鳍片的漏极及源极区域的接触电阻率的增强均匀性，同时又维持对于广为接受的接触工艺技术的高度兼容性。例如，广为接受的硅化程序可应用于对应鳍片的暴露末端面，因而提供对应硅化物区域的高度均匀性，且同时通过形成共同接触组件、利用金属硅化物区域而有效电性短路鳍片末端部分。在其它实施例中，具有增强均匀性的接触组件可形成用于多栅极晶体管的的漏极以及源极区域，同时提供接触组件给栅极电极结构。

上述揭露的特定实施例仅为例示，因为对受惠于此处所揭露的内容的熟习该技术领域人士而言，本发明显然能以不同但等效的方式进行修改和实施。例如，上述提出的工艺步骤可以不同顺序执行。此外，并非意图被限制成此处所示的架构或设计的细节，除了如以下权利要求所述者之外。因此，上述揭露的特定实施例显然可被改变或修改，且所有此种变化均被视为在本发明的范围以及精神内。据此，此处所寻求的权利保护如同下列权利要求所提出者。

Claims (20)

1.一种形成鳍式场效晶体管装置的方法，该方法包含：

形成多栅极晶体管的栅极电极结构在多个鳍片之上，其中，该栅极电极结构包括栅极电极材料，以及其中，各个该多个鳍片的末端部分从该栅极电极结构横向延伸；

形成介电材料在该栅极电极结构之上以及在至少该多个鳍片的该末端部分之上；

移除该介电材料的一部分以曝露该栅极电极材料的一部分；

在该介电材料中形成开口以便延伸穿过并曝露各个该末端部分的剖面面积；

在曝露该栅极电极材料的该部分之后以及在形成该开口之后，形成接触区域在该开口中所暴露的各个该末端部分经暴露的该剖面面积中；以及

形成接触组件在该开口中，该接触组件连接各个该接触区域。

2.如权利要求1所述的方法，其中，形成该接触区域在各个该末端部分的该暴露的剖面面积中包含沉积金属以及激活该金属与各个该经暴露的剖面面积的材料的化学反应。

3.如权利要求2所述的方法，其中，该化学反应产生金属硅化物。

4.如权利要求1所述的方法，还包含在形成该开口之前，形成漏极区域以及源极区域的至少一个在该末端部分中。

5.如权利要求1所述的方法，其中，形成该介电材料在该多个鳍片的该末端部分之上包含沉积介电材料层及平坦化该介电材料层。

6.如权利要求1所述的方法，还包含在形成该接触区域后移除该介电材料的材料，以便暴露各个该接触区域的顶面及侧壁表面的至少一个。

7.如权利要求6所述的方法，其中，各个该接触区域的该顶面及该侧壁表面的该至少一个是通过执行湿化学蚀刻工艺所暴露。

8.如权利要求1所述的方法，还包含于共同制造工艺中形成栅极接触区域以及该末端部分的该接触区域。

9.如权利要求1所述的方法，其中，各个该多个鳍片形成在绝缘层之上，该绝缘层形成在半导体衬底上，以及其中，形成该开口以便延伸穿过各个该末端部分包含暴露该绝缘层的表面。

10.一种形成连接多栅极晶体管的接触组件的方法，该方法包含：

形成介电材料以便围绕该多栅极晶体管的一个或多个鳍片的末端部分，该一个或多个鳍片形成在装置衬底的材料层之上，其中，该介电材料还形成在该多栅极晶体管的栅极电极结构之上，该栅极电极结构形成在该一个或多个鳍片之上；

移除该介电材料的一部分以便暴露该栅极电极结构的栅极电极材料的一部分；

形成接触开口在该介电材料中，该接触开口暴露该一个或多个鳍片的至少一部分以及该材料层的表面；

在暴露该栅极电极结构的该栅极电极材料的该部分之后，形成接触区域在由该接触开口所暴露的该一个或多个鳍片的该至少一部分上；以及

以含金属材料填充该接触开口，以便提供连接到该一个或多个鳍片的该至少一部分上的该接触区域的接触组件。

11.如权利要求10所述的方法，其中，该接触开口经形成以便延伸穿过该末端部分并暴露该末端部分的剖面面积。

12.如权利要求11所述的方法，其中，该接触区域形成在经暴露的该剖面面积上。

13.如权利要求12所述的方法，其中，该接触区域在硅化工艺的期间形成。

14.如权利要求13所述的方法，还包含通过执行等向性蚀刻工艺而暴露该接触区域的增加部分。

15.如权利要求10所述的方法，其中，该一个或多个鳍片的该末端部分包含侧壁表面，以及其中，形成该接触开口包含暴露该侧壁表面的至少一部分。

16.如权利要求10所述的方法，其中，暴露该栅极电极结构的该栅极电极材料包含移除该介电材料的材料。

17.一种形成鳍式场效晶体管装置的方法，该方法包含：

形成鳍片在装置衬底的材料层之上；

形成栅极电极结构在该鳍片之上，其中，该栅极电极结构包含栅极电极材料；

形成介电材料层在该栅极电极结构之上及在该鳍片的末端部分之上；

移除该介电材料层的一部分以便暴露该栅极电极材料的一部分；

形成穿过该介电材料及穿过该末端部分的接触开口，该接触开口暴露该鳍片的剖面面积及该材料层的表面；

在暴露该栅极电极材料的该部分之后，形成金属硅化物接触区域在至少由该接触开口所暴露的该鳍片的该剖面面积中；以及

以导电材料填充该接触开口以在该接触开口中形成接触组件，该接触组件在至少该鳍片的经暴露的该剖面面积中连接到该金属硅化物区域。

18.如权利要求17所述的方法，其中，以该导电材料填充该接触开口包含形成导电阻障层在该接触开口中以及形成含金属材料层在该导电阻障层之上。

19.如权利要求17所述的方法，其中，移除该介电材料层的该部分包含执行化学机械抛光工艺。

20.如权利要求17所述的方法，其中，移除该介电材料层的该部分包含在用于形成该接触开口的共同蚀刻期间，形成穿过该介电材料层的第二接触开口的至少一部分。