CN105247658B - 半导体基板、半导体装置及半导体装置的制造方法 - Google Patents

半导体基板、半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN105247658B
CN105247658B CN201480031048.7A CN201480031048A CN105247658B CN 105247658 B CN105247658 B CN 105247658B CN 201480031048 A CN201480031048 A CN 201480031048A CN 105247658 B CN105247658 B CN 105247658B
Authority
CN
China
Prior art keywords
foregoing
cushion
layer
boron
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480031048.7A
Other languages
English (en)
Other versions
CN105247658A (zh
Inventor
鹿内洋志
佐藤宪
后藤博
后藤博一
篠宫胜
土屋庆太郎
萩本和德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Original Assignee
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd, Shin Etsu Handotai Co Ltd filed Critical Sanken Electric Co Ltd
Publication of CN105247658A publication Critical patent/CN105247658A/zh
Application granted granted Critical
Publication of CN105247658B publication Critical patent/CN105247658B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/157—Doping structures, e.g. doping superlattices, nipi superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors

Abstract

本发明是一种半导体基板，其特征在于，其具有：硅系基板；缓冲层，该缓冲层设于前述硅系基板上，且由含有硼的氮化物系半导体所构成；及，有源层，该有源层被形成于前述缓冲层上；并且，前述缓冲层的硼浓度，从前述硅系基板侧朝向前述有源层侧逐渐减少。由此，本发明提供一种半导体基板，其在缓冲层中含有足够得到位错抑制效果的硼，并且硼不会扩散到有源层。

Description

半导体基板、半导体装置及半导体装置的制造方法
技术领域
本发明涉及一种半导体基板、半导体装置及半导体装置的制造方法，且 特别涉及一种具有氮化物半导体层的半导体基板、使用该半导体基板而成的 半导体装置、以及该半导体装置的制造方法。
背景技术
一般来说，氮化物半导体层是形成在廉价的硅基板上或蓝宝石基板上。 但是，这些基板的晶格常数与氮化物半导体层的晶格常数的差异大，且热膨 胀系数也不同。因此，在通过外延成长而形成于基板上的氮化物半导体层中， 会发生较大的应变能量。结果，容易在氮化物半导体层中发生裂纹、或容易 产生结晶品质的降低。
为了解决上述问题，现有技术中进行以下方法：在基板与由氮化物半导 体所构成的功能层之间，配置缓冲层，且所述缓冲层是将组成相异的氮化物 半导体层积层而成。
又，为了改善氮化物半导体层的特性，对于缓冲层提出了各种方案。
例如，在专利文献1中公开了：为了抑制位错(dislocation)而使缓冲层 含有硼。
又，在专利文献2中公开了：为了获得结晶性良好的含硼氮化铝薄膜(功 能层)，而使用含有硼且其浓度越靠近功能层越高的氮化铝层来作为缓冲层。
另外，在专利文献3中公开了：通过使用含有第1层与第2层的缓冲层， 来抑制起因于缓冲层中的二次电子气体的漏泄电流，其中，所述第1层是由 含有硼、磷的GaN所构成，所述第2层是由含有磷的AlInGaAsN层所构成。
[现有技术文献]
(专利文献)
专利文献1：日本特开2008-277590号公报。
专利文献2：日本特开平8-239752号公报。
专利文献3：日本特开2005-129856号公报。
发明内容
[发明所要解决的课题]
如上所述，为了改善形成于硅基板上或蓝宝石基板上的氮化物半导体层 的特性，而进行了缓冲层的设置及将缓冲层的构成最佳化。
然而，发明人发现到有以下的问题点。
即，若为了抑制位错，而在缓冲层中将硼的掺杂进行到靠近器件有源层 (activelayer，功能层)的区域为止，则杂质会扩散到有源层，而产生器件 (device)的特性劣化。
本发明是有鉴于上述问题点而完成的，其目的在于，提供一种半导体基 板、半导体装置及半导体装置的制造方法，其中，所述半导体基板在缓冲层 中含有足够得到位错抑制效果的硼，并且硼不会扩散到有源层。
[解决问题的方法]
为了达成上述目的，本发明提供一种半导体基板，其特征在于，其具有： 硅系基板；缓冲层，该缓冲层设于前述硅系基板上，且由含有硼的氮化物系 半导体所构成；及，有源层，该有源层被形成于前述缓冲层上；并且，前述 缓冲层的硼浓度，从前述硅系基板侧朝向前述有源层侧逐渐减少。
如此，因为缓冲层的硼浓度，是从前述硅系基板侧朝向前述有源层侧逐 渐减少，故在缓冲层的下层的硼浓度较高，可得到位错抑制效果，而能抑制 被形成于缓冲层上的有源层发生孔洞(pit)的情况，并且在缓冲层的上层的 硼浓度较低，能抑制杂质对有源层的影响(由杂质所造成的器件特性劣化、 结晶性劣化)。
此处，前述缓冲层，优选是由第1层与第2层反复积层而成的积层体， 其中，所述第1层是由AlyGa1-yN所构成，所述第2层是由AlxGa1-xN(0≤x ＜y≤1)所构成；并且，前述硼，在前述第1层和前述第2层的两者中均含 有。
如此，利用使缓冲层中，由AlyGa1-yN所构成的第1层与由AlxGa1-xN(0 ≤x＜y≤1)所构成的第2层的两者中均含有硼，可更有效地进行位错抑制。
又，前述硅系基板的硼浓度，优选是比前述缓冲层的前述硅系基板侧的 区域的硼浓度更高。
如此，利用使硅系基板的硼浓度比前述缓冲层的前述硅系基板侧的区域 的硼浓度更高，可更有效地进行位错抑制。
又，为了达成上述目的，本发明提供一种半导体装置，其特征在于，其 具有：上述半导体基板；第1电极，该第1电极被形成于前述有源层上；及， 第2电极，该第2电极被形成于前述有源层上；并且，前述第1电极和前述 第2电极，被配置成使电流从前述第1电极经由前述有源层而流向前述第2 电极。
如此，若是一种使用了下述半导体基板而成的半导体装置，所述半导体 基板的缓冲层的硼浓度从前述硅系基板侧朝向前述有源层侧逐渐减少，则可 得到良好的器件特性。
进一步，为了达成上述目的，本发明提供一种半导体装置的制造方法， 其具有以下工序：在硅系基板上形成由氮化物系半导体所构成的缓冲层的工 序、及在前述缓冲层上形成有源层的工序；并且，所述半导体装置的制造方 法的特征在于：前述形成缓冲层的工序包含将硼导入前述缓冲层的阶段，所 述阶段是以前述缓冲层的硼浓度从前述硅系基板侧朝向前述有源层侧逐渐减 少的方式，将硼导入前述缓冲层。
通过这样的方法，可制造前述发明的半导体装置。特别是，因为形成缓 冲层的工序，含有以缓冲层的硼浓度从硅系基板侧朝向有源层侧逐渐减少的 方式，将硼导入缓冲层的阶段，故可有效率地使缓冲层的硼浓度，从前述硅 系基板侧朝向前述有源层侧逐渐减少。
此处，将硼导入前述缓冲层的阶段，可包含以下阶段：通过热扩散，使 硼从掺杂有硼的前述硅系基板扩散到前述缓冲层。
如此，通过热扩散，使硼从掺杂有硼的前述硅系基板扩散到前述缓冲层， 来将硼导入缓冲层，由此可更有效率地使缓冲层的硼浓度，从前述硅系基板 侧朝向前述有源层侧逐渐减少。
又，将硼导入前述缓冲层的阶段，可包含在以气相成长来形成前述缓冲 层时，通过导入掺杂物气体而从气相来掺杂硼的阶段。
如此，通过在气相成长中导入掺杂物气体而从气相来掺杂硼，以将硼导 入缓冲层，由此可使缓冲层含有足够获得位错抑制效果的硼。
又，优选是形成由第1层与第2层反复积层而成的积层体以作为前述缓 冲层，其中所述第1层是由AlyGa1-yN所构成，所述第2层是由AlxGa1-xN(0 ≤x＜y≤1)所构成；并且，前述硼，在前述第1层和前述第2层的两者中均 含有。
如此，通过使缓冲层中，由AlyGa1-yN所构成的第1层与由AlxGa1-xN(0 ≤x＜y≤1)所构成的第2层的两者中均含有硼，可更有效地进行位错抑制。
又，优选是使前述硅系基板的硼浓度，比前述缓冲层的前述硅系基板侧 的区域的硼浓度更高。
如此，通过使硅系基板的硼浓度比前述缓冲层的前述硅系基板侧的区域 的硼浓度更高，可更有效地进行位错抑制。
[发明的效果]
如上所述，根据本发明，可提供一种半导体基板、半导体装置及半导体 装置的制造方法，其中所述半导体基板在缓冲层中含有足够得到位错抑制效 果的硼，并且硼不会扩散到有源层。
附图说明
图1是表示本发明的半导体基板的实施方案的一个实例的概要剖面图。
图2是表示实验例1和实验例5的半导体基板的硼浓度轮廓的图表。
图3是表示本发明的半导体装置的实施方案的一个实例的概要剖面图。
图4是实验例1的有源层表面的中央部的观察结果。
图5是实验例5的有源层表面的中央部的观察结果。
具体实施方式
以下，对于本发明，一边参照附图一边详细地说明实施方案的一个实例， 但本发明并未限定于该例子。
如前述，为了抑制位错，必须对缓冲层进行硼的掺杂，但有以下的问题 点：若在缓冲层中将硼的掺杂进行到靠近器件有源层的区域为止，则杂质会 扩散到有源层，而产生器件的特性劣化。
于是，本发明人，针对即便对缓冲层进行硼的杂掺，仍然不会使杂质扩 散到有源层的半导体基板，作了深入研究。
结果，得到以下认识而完成了本发明：利用使缓冲层的硼浓度，从硅基 板侧朝向有源层侧逐渐减少，使得在缓冲层的下层的硼浓度较高，在缓冲层 的上层的硼浓度较低，便能抑制有源层发生孔洞的情况，并抑制杂质对有源 层的影响。
图1是表示本发明的半导体基板的一个实例的概要剖面图。
图1所示的本发明的半导体基板10，具有：硅系基板12、设于硅系基板 12上的初始层(初始成长层)14、设于初始层14上的缓冲层16、及设于缓 冲层16上的有源层22。
此处，硅系基板12，例如是由Si或SiC所构成的基板。又，初始层14， 例如是由AlN所构成的层。
缓冲层16，可作成由第一层15与第二层17反复积层而成的积层体，其 中，第一层15是由氮化物系半导体所构成，第二层是由与第一层的组成相异 的氮化物系半导体所构成。第一层15例如是由AlyGa1-yN所构成，第二层17 例如是由AlxGa1-xN(0≤x＜y≤1)所构成。
具体来说，第一层15可作成AlN，第二层17可作成GaN。
有源层22，可具有：信道层(channel layer)18、及设于信道层18上的 障壁层20。信道层18例如是由GaN所构成，障壁层20例如是由AlGaN所 构成。
进一步，缓冲层16含有硼，且缓冲层16的硼浓度，是从硅系基板12侧 朝向有源层22侧逐渐减少。
缓冲层16，因为具有如上述的硼浓度轮廓(profile)，故在缓冲层16的 下层的硼浓度较高，而可得到位错抑制效果，而能抑制外延成长于缓冲层16 上的有源层发生孔洞。
又，缓冲层的上层的硼浓度较低，能抑制杂质对有源层的影响(由杂质 所造成的器件特性劣化、结晶性劣化)。
又，在缓冲层16中，优选为在第一层15与第二层17的两者中均含有硼。
利用在第一层15与第二层17的两者中均含有硼，可更有效地进行位错 抑制。
又，硅系基板12的硼浓度，优选为比缓冲层16的硅系基板侧的区域的 硼浓度更高。
利用使硅系基板的硼浓度，比前述缓冲层的前述硅系基板侧的区域的硼 浓度更高，可更有效地进行位错抑制。
接着，说明使用本发明的半导体基板而成的半导体装置。
图3是表示本发明的半导体装置的一个实例的概要剖面图。
图3所示的本发明的半导体装置11，具有：硅系基板12、设于硅系基板 12上的初始层14、设于初始层14上的缓冲层16、及设于缓冲层16上的有 源层22。
有源层22，具有：信道层18、及设于信道层18上的障壁层20。
半导体装置11，进一步具有：设于有源层22上的第一电极26、第二电 极28、及控制电极30。
在半导体装置11中，第一电极26和第二电极28，被配置成使电流从第 一电极26经由已形成于信道层18内的二维电子气体24而流向第二电极28。
在第一电极26与第二电极28之间流动的电流，可通过被施加于控制电 极30上的电位来控制。
进一步，缓冲层16含有硼，且缓冲层16的硼浓度，是从硅系基板12侧 朝向有源层22侧逐渐减少。
缓冲层16，因为具有如上述的硼浓度轮廓，故在缓冲层16的下层的硼 浓度较高，可得到位错抑制效果，而能抑制形成于缓冲层上的有源层发生孔 洞。
又，缓冲层的上层的硼浓度较低，能抑制杂质对有源层的影响(由杂质 所造成的器件特性劣化、结晶性劣化)。
接着，说明本发明的半导体装置的制造方法。
首先，在硅系基板12上，形成初始层14。具体来说，通过MOVPE(有 机金属气相成长)法，成长出10～300nm的初始层14，且所述初始层14是 由AlN所构成。
接着，在初始层14上，形成缓冲层16。具体来说，通过MOVPE法， 使由AlN所构成的第一层15与由GaN所构成的第二层17交互成长。第一层 15的膜厚例如是3～7nm，第二层17的膜厚例如是2～7nm。
接着，在缓冲层16上形成有源层22。具体来说，在缓冲层16上，通过 MOVPE法，依序成长出由GaN所构成的信道层18、及由AlGaN所构成的 障壁层20。信道层18的膜厚例如是1000～4000nm，障壁层20的膜厚例如 是10～50nm。
接着，在障壁层20上，形成第一电极26、第二电极28及控制电极30。 第一电极26和第二电极28，例如可形成为钛和铝(Ti/Al)的积层膜；控制 电极30，例如可形成为下层膜与上层膜的积层膜，其中，下层膜是由SiO、 SiN等的金属氧化物所构成，上层膜是由Ni、Au、Mo、Pt等的金属所构成。
在形成缓冲层16的工序中，以缓冲层16的硼浓度从硅系基板12侧朝向 有源层22侧逐渐减少的方式，将硼导入缓冲层16。
此处，要形成这样的硼浓度轮廓，可通过热扩散，使硼从掺杂有硼的硅 系基板12扩散到缓冲层16，由此将硼导入缓冲层16。
如此，通过热扩散使硼从掺杂有高浓度硼的硅系基板扩散到缓冲层，可 由此而更有效率地使缓冲层的硼浓度从前述硅系基板侧朝向前述有源层侧逐 渐减少。在此情况下，所使用的高浓度掺杂硅基板的硼浓度，例如优选为 5×1019原子/cm3(atoms/cm3)以上。
又，在通过气相成长来形成缓冲层16时，也可通过导入掺杂物气体而从 气相来掺杂硼，由此将硼导入缓冲层16。
此时，在缓冲层16的气相成长中，通过控制含有硼的掺杂物气体的气体 流量使其逐步减少，可使缓冲层16的硼浓度从硅系基板12侧朝向有源层22 侧逐渐减少。
如此，通过在气相成长中导入掺杂物气体而从气相来掺杂硼，以将硼导 入缓冲层16，即使不提高硅系基板12的硼浓度，仍然可使缓冲层16含有足 够获得位错抑制效果的硼。
当然，对于热扩散与气体掺杂的两者，也可都进行。
[实验例]
以下，表示实验例来更具体地说明本发明，但本发明并未被限定于这些 实验例。
(实验例1)
使用一种硅单结晶基板，其具有2mΩ·cm的基板电阻率且具有5×1019原子/cm3的硼浓度，在所述基板上形成缓冲层16、有源层22而制作出如图1 所示的半导体基板。
此外，通过热扩散使硼从掺杂有硼的硅基板扩散到缓冲层16，由此将硼 导入缓冲层16。
对于实验例1的半导体基板，通过SIMS(Secondary Ion Mass Spectrometry，二次离子质量分析法)测量，来测量半导体基板的深度方向的 硼浓度轮廓。将测量结果表示于图2。
又，对于实验例1的半导体基板，以显微镜观察有源层22的中央部的表 面。将表面观察结果表示于图4。从图4可知，在实验例1的半导体基板的 有源层22表面上看不到孔洞(缺陷)。
又，根据表面观察结果，计算出孔洞密度(个/cm2)。将其结果表示于 表1。
(实验例2)
与实验例1同样地制作出半导体基板。不过，使用一种硅基板，其具有3 ～4mΩ·cm的基板电阻率且具有3×1019原子/cm3的硼浓度。
对于实验例2的半导体基板，与实验例1同样地观察有源层22的中央部 的表面。根据表面观察结果，计算出孔洞密度(个/cm2)。将其结果表示于 表1。
(实验例3)
与实验例1同样地制作出半导体基板。不过，使用一种硅基板，其具有7 ～9mΩ·cm的基板电阻率且具有1×1019原子/cm3的硼浓度。
对于实验例3的半导体基板，与实验例1同样地观察有源层22的中央部 的表面。根据表面观察结果，计算出孔洞密度(个/cm2)。将其结果表示于 表1。
(实验例4)
与实验例1同样地制作出半导体基板。不过，使用一种硅基板，其具有 11～13mΩ·cm的基板电阻率且具有7.5×1018原子/cm3的硼浓度。
对于实验例4的半导体基板，与实验例1同样地观察有源层22的中央部 的表面。根据表面观察结果，计算出孔洞密度(个/cm2)。将其结果表示于 表1。
(实验例5)
与实验例1同样地制作出半导体基板。不过，使用一种硅基板，其具有 15～16mΩ·cm的基板电阻率且具有5×1018原子/cm3的硼浓度。
对于实验例5的半导体基板，与实验例1同样地通过SIMS测量，来测 量半导体基板的深度方向的硼浓度轮廓。将测量结果表示于图2。
又，对于实验例5的半导体基板，观察有源层22的中央部的表面。将表 面观察结果表示于图5。从图5可知，在实验例5的半导体基板的有源层22 表面上看到多数个孔洞(图中的白点)。又，根据表面观察结果，计算出孔 洞密度(个/cm2)。将其结果表示于表1。
(表1)
从表1可知，硅基板的硼浓度越高(硅基板的基板电阻率越低)，有源 层22的表面的孔洞密度(也就是缺陷密度)越小。
有源层22的表面孔洞密度较小的实验例1，从图2可知，相较于有源层 22的表面孔洞密度较大的实验例5，其缓冲层16中的硼浓度较高，并且朝向 有源层逐渐减少。由此，由于实验例1能够得到缓冲层16中的位错抑制效果， 因此认为有源层22的表面的孔洞密度变小。
另外，本发明并不限定于上述实施方式。上述实施方式为例示，具有与 本发明的权利要求书所述的技术思想实质相同的结构并发挥相同作用效果的 技术方案，均包含在本发明的技术范围内。

Claims (14)

1.一种半导体基板，其特征在于，其具有：
硅系基板；
缓冲层，该缓冲层设于前述硅系基板上，并且由含有硼的氮化物系半导体所构成；及，
有源层，该有源层被形成于前述缓冲层上；
并且，前述缓冲层，具有由3层以上所构成的积层体，前述积层体的硼浓度，从前述硅系基板侧朝向前述有源层侧逐渐减少。
2.如权利要求1所述的半导体基板，其中，前述缓冲层中的前述有源层侧的硼浓度未满5×1016atoms/cm3。
3.如权利要求1所述的半导体基板，其中，前述缓冲层是由第1层与第2层反复积层而成，并且所述第1层是由AlyGa1-yN所构成，所述第2层是由AlxGa1-xN所构成，并且0≤x＜y≤1。
4.如权利要求2所述的半导体基板，其中，前述缓冲层是由第1层与第2层反复积层而成，并且所述第1层是由AlyGa1-yN所构成，所述第2层是由AlxGa1-xN所构成，并且0≤x＜y≤1。
5.如权利要求1至4中任一项所述的半导体基板，其中，前述硅系基板的硼浓度，比前述缓冲层的前述硅系基板侧的区域的硼浓度更高。
6.一种半导体装置，其特征在于，其具有：
权利要求1至4中的任一项所述的半导体基板；
第1电极，该第1电极被形成于前述有源层上；及，
第2电极，该第2电极被形成于前述有源层上；
并且，前述第1电极和前述第2电极，被配置成使电流从前述第1电极经由前述有源层而流向前述第2电极。
7.一种半导体装置，其特征在于，其具有：
权利要求5所述的半导体基板；
第1电极，该第1电极被形成于前述有源层上；及，
第2电极，该第2电极被形成于前述有源层上；
并且，前述第1电极和前述第2电极，被配置成使电流从前述第1电极经由前述有源层而流向前述第2电极。
8.一种半导体装置的制造方法，其具有在硅系基板上形成由氮化物系半导体所构成的缓冲层的工序、及在前述缓冲层上形成有源层的工序，并且前述缓冲层具有由3层以上所构成的积层体，
其特征在于，
前述形成缓冲层的工序包含将硼导入前述缓冲层的阶段，所述阶段是以前述缓冲层的硼浓度从前述硅系基板侧朝向前述有源层侧逐渐减少的方式，将硼导入前述缓冲层。
9.如权利要求8所述的半导体装置的制造方法，其中，将硼导入前述缓冲层的阶段，包含以下阶段：
通过热扩散，使硼从掺杂有硼的前述硅系基板扩散到前述缓冲层。
10.如权利要求8所述的半导体装置的制造方法，其中，将硼导入前述缓冲层的阶段，包含以下阶段：
在以气相成长来形成前述缓冲层时，通过导入掺杂物气体而从气相来掺杂硼。
11.如权利要求9所述的半导体装置的制造方法，其中，将硼导入前述缓冲层的阶段，包含以下阶段：
在以气相成长来形成前述缓冲层时，通过导入掺杂物气体而从气相来掺杂硼。
12.如权利要求8至11中的任一项所述的半导体装置的制造方法，其中，形成由第1层与第2层反复积层而成的积层体以作为前述缓冲层，并且所述第1层是由AlyGa1-yN所构成，所述第2层是由AlxGa1-xN所构成，并且0≤x＜y≤1；
并且，在前述第1层和前述第2层的两者中均含有前述硼。
13.如权利要求8至11中的任一项所述的半导体装置的制造方法，其中，使前述硅系基板的硼浓度，比前述缓冲层的前述硅系基板侧的区域的硼浓度更高。
14.如权利要求12所述的半导体装置的制造方法，其中，使前述硅系基板的硼浓度，比前述缓冲层的前述硅系基板侧的区域的硼浓度更高。
CN201480031048.7A 2013-05-31 2014-05-02 半导体基板、半导体装置及半导体装置的制造方法 Active CN105247658B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-115449 2013-05-31
JP2013115449A JP5756830B2 (ja) 2013-05-31 2013-05-31 半導体基板、半導体装置、及び、半導体装置の製造方法
PCT/JP2014/002403 WO2014192227A1 (ja) 2013-05-31 2014-05-02 半導体基板、半導体装置、及び、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN105247658A CN105247658A (zh) 2016-01-13
CN105247658B true CN105247658B (zh) 2018-02-13

Family

ID=51988282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480031048.7A Active CN105247658B (zh) 2013-05-31 2014-05-02 半导体基板、半导体装置及半导体装置的制造方法

Country Status (6)

Country Link
US (1) US9520286B2 (zh)
JP (1) JP5756830B2 (zh)
KR (1) KR101821472B1 (zh)
CN (1) CN105247658B (zh)
TW (1) TWI578382B (zh)
WO (1) WO2014192227A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6464860B2 (ja) 2015-03-23 2019-02-06 株式会社デンソー 排気ガス再循環装置
JP6735078B2 (ja) * 2015-09-30 2020-08-05 サンケン電気株式会社 半導体基体及び半導体装置
DE102016223622A1 (de) * 2016-11-29 2018-05-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement und Verfahren zu dessen Herstellung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744278A (zh) * 2004-09-02 2006-03-08 张宇顺 硅基片ⅲ族氮基半导体生长方法
JP2008277590A (ja) * 2007-04-27 2008-11-13 Shimei Semiconductor Co Ltd 半導体基材及び半導体素子並びにその製造方法
TW201336082A (zh) * 2012-02-07 2013-09-01 Mediatek Inc 高電壓金氧半電晶體結構及其製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3716440B2 (ja) 1995-03-01 2005-11-16 住友電気工業株式会社 ホウ素含有窒化アルミニウム薄膜および製造方法
EP0730044B1 (en) 1995-03-01 2001-06-20 Sumitomo Electric Industries, Limited Boron-aluminum nitride coating and method of producing same
CA2327421A1 (en) * 1998-04-10 1999-10-21 Jeffrey T. Borenstein Silicon-germanium etch stop layer system
US6750119B2 (en) * 2001-04-20 2004-06-15 International Business Machines Corporation Epitaxial and polycrystalline growth of Si1-x-yGexCy and Si1-yCy alloy layers on Si by UHV-CVD
JP2005005657A (ja) * 2003-06-09 2005-01-06 Sc Technology Kk 電界効果トランジスタの結晶層構造
JP4530171B2 (ja) * 2003-08-08 2010-08-25 サンケン電気株式会社 半導体装置
JP2005129856A (ja) 2003-10-27 2005-05-19 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2007242853A (ja) * 2006-03-08 2007-09-20 Sanken Electric Co Ltd 半導体基体及びこれを使用した半導体装置
KR101455304B1 (ko) * 2007-10-05 2014-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 및그들의 제작방법
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5919626B2 (ja) * 2011-02-25 2016-05-18 富士通株式会社 化合物半導体装置及びその製造方法
JP5987288B2 (ja) 2011-09-28 2016-09-07 富士通株式会社 半導体装置
JP2014236093A (ja) * 2013-05-31 2014-12-15 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
JP6173854B2 (ja) * 2013-09-20 2017-08-02 株式会社東芝 歪検知素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネル
JP6199730B2 (ja) * 2013-12-25 2017-09-20 株式会社東芝 電流センサ及び電流センサモジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744278A (zh) * 2004-09-02 2006-03-08 张宇顺 硅基片ⅲ族氮基半导体生长方法
JP2008277590A (ja) * 2007-04-27 2008-11-13 Shimei Semiconductor Co Ltd 半導体基材及び半導体素子並びにその製造方法
TW201336082A (zh) * 2012-02-07 2013-09-01 Mediatek Inc 高電壓金氧半電晶體結構及其製造方法

Also Published As

Publication number Publication date
TW201513174A (zh) 2015-04-01
US9520286B2 (en) 2016-12-13
CN105247658A (zh) 2016-01-13
TWI578382B (zh) 2017-04-11
KR20160015230A (ko) 2016-02-12
WO2014192227A1 (ja) 2014-12-04
US20160111273A1 (en) 2016-04-21
JP2014236050A (ja) 2014-12-15
KR101821472B1 (ko) 2018-01-23
JP5756830B2 (ja) 2015-07-29

Similar Documents

Publication Publication Date Title
US9966259B2 (en) Silicon-based substrate, semiconductor device, and method for manufacturing semiconductor device
JP6730302B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
CN108807507A (zh) 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
JP5296255B1 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
CN105304783A (zh) 半导体装置
TW201709428A (zh) 半導體元件用基板、半導體元件、及半導體元件的製造方法
CN109716492A (zh) 半导体装置用基板、半导体装置及半导体装置用基板的制造方法
CN105247658B (zh) 半导体基板、半导体装置及半导体装置的制造方法
JP6019129B2 (ja) Ｉｉｉ族窒化物基板の処理方法およびエピタキシャル基板の製造方法
JP5378128B2 (ja) 電子デバイス用エピタキシャル基板およびｉｉｉ族窒化物電子デバイス用エピタキシャル基板
US10529842B2 (en) Semiconductor base substance having a boron containing buffer layer, semiconductor device including the same, and methods for manufacturing the semiconductor base substance and the semiconductor device
CN105247665B (zh) 半导体装置
JP6812322B2 (ja) 窒化物半導体基板
CN106057658B (zh) 气相生长方法
JP5230560B2 (ja) 化合物半導体基板とその製造方法
JP7441794B2 (ja) 核生成層の堆積方法
JP2018206786A (ja) 窒化物半導体、窒化物半導体の製造方法、および電子デバイス
JP2021061385A (ja) 窒化物半導体基板および窒化物半導体装置
JP2022003671A (ja) 窒化物半導体基板
TW202029522A (zh) 氮化物半導體基板
JP2017208428A (ja) 窒化物半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant