TW201513174A - 半導體基板、半導體裝置及半導體裝置的製造方法 - Google Patents

半導體基板、半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201513174A
TW201513174A TW103116419A TW103116419A TW201513174A TW 201513174 A TW201513174 A TW 201513174A TW 103116419 A TW103116419 A TW 103116419A TW 103116419 A TW103116419 A TW 103116419A TW 201513174 A TW201513174 A TW 201513174A
Authority
TW
Taiwan
Prior art keywords
layer
boron
buffer layer
substrate
semiconductor substrate
Prior art date
Application number
TW103116419A
Other languages
English (en)
Other versions
TWI578382B (zh
Inventor
Hiroshi Shikauchi
Ken Sato
Hirokazu Goto
Masaru Shinomiya
Keitaro Tsuchiya
Kazunori Hagimoto
Original Assignee
Sanken Electric Co Ltd
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd, Shinetsu Handotai Kk filed Critical Sanken Electric Co Ltd
Publication of TW201513174A publication Critical patent/TW201513174A/zh
Application granted granted Critical
Publication of TWI578382B publication Critical patent/TWI578382B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/157—Doping structures, e.g. doping superlattices, nipi superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明是一種半導體基板，其特徵在於具有：矽系基板；緩衝層，其設於前述矽系基板上，且由含有硼的氮化物半導體所構成；及，動作層，其被形成於前述緩衝層上；並且，前述緩衝層的硼濃度，從前述矽系基板側朝向前述動作層側逐漸減少。藉此，本發明提供一種半導體基板，其在緩衝層中含有足夠得到差排抑制效果的硼，並且硼不會擴散到動作層。

Description

半導體基板、半導體裝置及半導體裝置的製造方法
本發明關於一種半導體基板、半導體裝置及半導體裝置的製造方法，且特別關於一種具有氮化物半導體層的半導體基板、使用該半導體基板而成的半導體裝置、以及該半導體裝置的製造方法。
一般而言，氮化物半導體層是形成在廉價的矽基板上或藍寶石基板上。但是，這些基板的晶格常數與氮化物半導體層的晶格常數的差異大，且熱膨脹係數也不同。因此，在藉由磊晶成長而形成於基板上的氮化物半導體層中，會發生較大的應變能量。結果，容易在氮化物半導體層中發生裂紋的情況、或容易產生結晶品質的降低。
為了解決上述問題，先前技術中進行以下方法：在由基板與由氮化物半導體所構成的功能層之間，配置緩衝層，且該緩衝層是將組成相異的氮化物半導體層積層而成。
又，為了改善氮化物半導體層的特性，對於緩衝層提出了各種提案。
例如，在專利文獻1中揭示：為了抑制差排(錯位，dislocation)而使緩衝層含有硼。
又，在專利文獻2中揭示：為了獲得結晶性良好的含硼 氮化鋁薄膜(功能層)，而使用含有硼且其濃度越靠近功能層越高的氮化鋁層來作為緩衝層。
另外，在專利文獻3中揭示：藉由使用含有第1層與第2層之緩衝層，來抑制起因於緩衝層中的二次電子氣體之漏洩電流，其中該第1層是由含有硼、磷的GaN所構成，該第2層是由含有磷的AlInGaAsN層所構成。
[先前技術文獻]
(專利文獻)
專利文獻1：日本特開2008-277590號公報。
專利文獻2：日本特開平8-239752號公報。
專利文獻3：日本特開2005-129856號公報。
如上所述，為了改善形成於矽基板上或藍寶石基板上的氮化物半導體層的特性，而進行了緩衝層的設置及將緩衝層的構成最佳化。
然而，發明人發現到有以下的問題點。
亦即，若為了抑制差排，而在緩衝層中將硼的摻雜進行到靠近元件動作層(功能層)的區域為止，則雜質會擴散到動作層，而產生元件的特性劣化。
本發明是有鑑於上述問題點而完成，其目的在於提供一種半導體基板、半導體裝置及半導體裝置的製造方法，其中，該半導體基板在緩衝層中含有足夠得到差排抑制效果的硼，並且硼不會擴散到動作層。
為了達成上述目的，本發明提供一種半導體基板，其特徵在於具有：矽系基板；緩衝層，其設於前述矽系基板上，且由含有硼的氮化物半導體所構成；及，動作層，其被形成於前述緩衝層上；並且，前述緩衝層的硼濃度，從前述矽系基板側朝向前述動作層側逐漸減少。
如此，因為緩衝層的硼濃度，是從前述矽系基板側朝向前述動作層側逐漸減少，故在緩衝層的下層的硼濃度較高，得到差排抑制效果，而能抑制被形成於緩衝層上的動作層發生孔洞(pit)，並且在緩衝層的上層的硼濃度較低，能抑制雜質對動作層的影響(由雜質所造成的元件特性劣化、結晶性劣化)。
此處，前述緩衝層，較佳是由第1層與第2層反覆積層而成的積層體，其中前述第1層是由AlyGa1-yN所構成，前述第2層是由AlxGa1-xN(0≦x<y≦1)所構成；並且，前述硼，在前述第1層與前述第2層的兩者中均含有。
如此，利用使緩衝層中，由AlyGa1-yN所構成的第1層與由AlxGa1-xN(0≦x<y≦1)所構成的第2層的兩者中均含有硼，可更有效地進行差排抑制。
又，前述矽系基板的硼濃度，較佳是比前述緩衝層的前述矽系基板側的區域的硼濃度更高。
如此，利用使矽系基板的硼濃度比前述緩衝層的前述矽系基板側的區域的硼濃度更高，可更有效地進行差排抑制。
又，為了達成上述目的，本發明提供一種半導體裝 置，其特徵在於具有：上述半導體基板；第1電極，其被形成於前述動作層上；及，第2電極，其被形成於前述動作層上；並且，前述第1電極與前述第2電極，被配置成使電流從前述第1電極經由前述動作層而流向前述第2電極。
如此，若是一種使用了下述半導體基板而成的半導體裝置，該半導體基板的緩衝層的硼濃度從前述矽系基板側朝向前述動作層側逐漸減少，則可得到良好的元件特性。
進一步，為了達成上述目的，本發明提供一種半導體裝置的製造方法，其具有以下步驟：在矽系基板上形成由氮化物半導體所構成的緩衝層的步驟、及在前述緩衝層上形成動作層的步驟；並且，該半導體裝置的製造方法的特徵在於：前述形成緩衝層的步驟含有將硼導入前述緩衝層的階段，該階段是以前述緩衝層的硼濃度從前述矽系基板側朝向前述動作層側逐漸減少的方式，將硼導入前述緩衝層。
藉由這樣的方法，可製造前述發明的半導體裝置。特別是，因為形成緩衝層的步驟，含有以緩衝層的硼濃度從矽系基板側朝向動作層側逐漸減少的方式，將硼導入緩衝層的階段，故可有效率地使緩衝層的硼濃度，從前述矽系基板側朝向前述動作層側逐漸減少。
此處，將硼導入至前述緩衝層的階段，可包含以下階段：藉由熱擴散，使硼從摻雜有硼的前述矽系基板擴散到前述緩衝層。
如此，藉由熱擴散，使硼從摻雜有硼的前述矽系基板擴散到前述緩衝層，來將硼導入至緩衝層，藉此可更有效率地 使緩衝層的硼濃度，從前述矽系基板側朝向前述動作層側逐漸減少。
又，將硼導入至前述緩衝層的階段，可包含在以氣相成長來形成前述緩衝層時，藉由導入摻雜物氣體而從氣相來摻雜硼的階段。
如此，藉由在氣相成長中導入摻雜物氣體而從氣相來摻雜硼，以將硼導入至緩衝層，藉此可使緩衝層含有足夠獲得差排抑制效果的硼。
又，較佳是形成第1層與第2層反覆積層而成的積層體以作為前述緩衝層，其中前述第1層是由AlyGa1-yN所構成，前述第2層是由AlxGa1-xN(0≦x<y≦1)所構成；並且，前述硼，在前述第1層與前述第2層的兩者中均含有。
如此，藉由使緩衝層中，由AlyGa1-yN所構成的第1層與由AlxGa1-xN(0≦x<y≦1)所構成的第2層的兩者中均含有硼，可更有效地進行差排抑制。
又，較佳是使前述矽系基板的硼濃度，比前述緩衝層的前述矽系基板側的區域的硼濃度更高。
如此，藉由使矽系基板的硼濃度比前述緩衝層的前述矽系基板側的區域的硼濃度更高，可更有效地進行差排抑制。
如上所述，根據本發明，可提供一種半導體基板、半導體裝置及半導體裝置的製造方法，其中該半導體基板在緩衝層中含有足夠得到差排抑制效果的硼，並且硼不會擴散到動作層。
10‧‧‧半導體基板
12‧‧‧矽系基板
14‧‧‧初期層
15‧‧‧第一層
16‧‧‧緩衝層
17‧‧‧第二層
18‧‧‧通道層
20‧‧‧障壁層
22‧‧‧動作層
24‧‧‧二維電子氣體
26‧‧‧第一電極
28‧‧‧第二電極
30‧‧‧控制電極
第1圖是表示本發明的半導體基板的實施態樣的一例的概略剖面圖。
第2圖是表示實驗例1和實驗例5的半導體基板的硼濃度輪廓的圖表。
第3圖是表示本發明的半導體裝置的實施態樣的一例的概略剖面圖。
第4圖是實驗例1的動作層表面的中央部的觀察結果。
第5圖是實驗例5的動作層表面的中央部的觀察結果。
以下，對於本發明，一邊參照圖式一邊詳細地說明實施態樣的一例，但本發明並未限定於該例。
如前述，為了抑制差排，必須對緩衝層進行硼的摻雜，但有以下的問題點：若在緩衝層中將硼的摻雜進行到靠近元件動作層的區域為止，則雜質會擴散到動作層，而產生元件的特性劣化。
於是，本發明人，針對即便對緩衝層進行硼的雜摻，仍然不會使雜質擴散到動作層的半導體基板，作了深入檢討。
結果，發現到以下事態而完成了本發明：利用使緩衝層的硼濃度，從矽基板側朝向動作層側逐漸減少，使得在緩衝層的下層的硼濃度較高，在緩衝層的上層的硼濃度較低，便能抑制動作層發生孔洞，並抑制雜質對動作層的影響。
第1圖是表示本發明的半導體基板的一例的概略剖 面圖。
第1圖所示的本發明的半導體基板10，具有：矽系基板12、設於矽系基板12上的初期層(初期成長層)14、設於初期層14上的緩衝層16、及設於緩衝層16上的動作層22。
此處，矽系基板12，例如是由Si或SiC所構成的基板。又，初期層14，例如是由AlN所構成的層。
緩衝層16，可作成由第一層15與第二層17反覆積層而成的積層體，其中，第一層15是由氮化物半導體所構成，第二層是由與第一層的組成相異的氮化物半導體所構成。第一層15例如是由AlyGa1-yN所構成，第二層17例如是由AlxGa1-xN(0≦x<y≦1)所構成。
具體而言，第一層15可作成AlN，第二層17可作成GaN。
動作層22，可具有：通道層18、及設於通道層18上的障壁層20。通道層18例如是由GaN所構成，障壁層20例如是由AlGaN所構成。
進一步，緩衝層16含有硼，且緩衝層16的硼濃度，是從矽系基板12側朝向動作層22側逐漸減少。
緩衝層16，因為具有如上述的硼濃度輪廓(profile)，故在緩衝層16的下層的硼濃度較高，而可得到差排抑制效果，而能抑制磊晶成長於緩衝層16上的動作層發生孔洞。
又，緩衝層的上層的硼濃度較低，能抑制雜質對動作層的影響(由雜質所造成的元件特性劣化、結晶性劣化)。
又，在緩衝層16中，較佳為在第一層15與第二層17的兩者中均含有硼。
利用在第一層15與第二層17的兩者中均含有硼，可更有效地進行差排抑制。
又，矽系基板12的硼濃度，較佳為比緩衝層16的矽系基板側的區域的硼濃度更高。
利用使矽系基板的硼濃度，比前述緩衝層的前述矽系基板側的區域的硼濃度更高，可更有效地進行差排抑制。
繼而，說明使用本發明的半導體基板而成的半導體裝置。
第3圖是表示本發明的半導體裝置的一例的概略剖面圖。
第3圖所示的本發明的半導體裝置11，具有：矽系基板12、設於矽系基板12上的初期層14、設於初期層14上的緩衝層16、及設於緩衝層16上的動作層22。
動作層22，具有：通道層18、及設於通道層18上的障壁層20。
半導體裝置11，進一步具有：設於動作層22上的第一電極26、第二電極28、及控制電極30。
在半導體裝置11中，第一電極26與第二電極28，被配置成使電流從第一電極26經由已形成於通道層18內的二維電子氣體24而流向第二電極28。
在第一電極26與第二電極28之間流動的電流，可藉由被施加於控制電極30上的電位來控制。
進一步，緩衝層16含有硼，且緩衝層16的硼濃度，是從矽系基板12側朝向動作層22側逐漸減少。
緩衝層16，因為具有如上述的硼濃度輪廓，故在緩衝層 16的下層的硼濃度較高，可得到差排抑制效果，而能抑制形成於緩衝層上的動作層發生孔洞。
又，緩衝層的上層的硼濃度較低，能抑制雜質對動作層的影響(由雜質所造成的元件特性劣化、結晶性劣化)。
繼而，說明本發明的半導體裝置的製造方法。
首先，在矽系基板12上，形成初期層14。具體而言，藉由MOVPE(有機金屬氣相成長)法，成長出10~300nm的初期層14，且該初期層14是由AlN所構成。
繼而，在初期層14上，形成緩衝層16。具體而言，藉由MOVPE法，使由AlN所構成的第一層15與由GaN所構成的第二層17交互成長。第一層15的膜厚例如是3~7nm，第二層17的膜厚例如是2~7nm。
繼而，在緩衝層16上形成動作層22。具體而言，在緩衝層16上，藉由MOVPE法，依序成長出由GaN所構成的通道層18、及由AlGaN所構成的障壁層20。通道層18的膜厚例如是1000~4000nm，障壁層20的膜厚例如是10~50nm。
繼而，在障壁層20上，形成第一電極26、第二電極28及控制電極30。第一電極26與第二電極28，例如可形成為鈦和鋁(Ti/Al)的積層膜，控制電極30，例如可形成為下層膜與上層膜的積層膜，其中，下層膜是由SiO、SiN等的金屬氧化物所構成，上層膜是由Ni、Au、Mo、Pt等的金屬所構成。
在形成緩衝層16的步驟中，以緩衝層16的硼濃度 從矽系基板12側朝向動作層22側逐漸減少的方式，將硼導入緩衝層16。
此處，要形成這樣的硼濃度輪廓，可藉由熱擴散，使硼從摻雜有硼的矽系基板12擴散到緩衝層16，藉此將硼導入緩衝層16。
如此，藉由熱擴散使硼從摻雜有高濃度硼的矽系基板擴散到緩衝層，可藉此而更有效率地使緩衝層的硼濃度從前述矽系基板側朝向前述動作層側逐漸減少。在此情況下，所使用的高濃度摻雜矽基板的硼濃度，例如較佳為5×1019atoms/cm3以上。
又，在藉由氣相成長來形成緩衝層16時，亦可藉由導入摻雜物氣體而從氣相來摻雜硼，藉此將硼導入至緩衝層16。
此時，在緩衝層16的氣相成長中，藉由控制含有硼的摻雜物氣體的氣體流量使其逐步減少，可使緩衝層16的硼濃度從矽系基板12側朝向動作層22側逐漸減少。
如此，藉由在氣相成長中導入摻雜物氣體而從氣相來摻雜硼，以將硼導入至緩衝層16，即使不提高矽系基板12的硼濃度，仍然可使緩衝層16含有足夠獲得差排抑制效果的硼。
當然，對於熱擴散與氣體摻雜的兩者，亦可皆進行。
[實驗例]
以下，表示實驗例來更具體地說明本發明，但本發明並未被限定於該等實驗例。
(實驗例1)
使用具有2mΩ．cm的基板電阻率且具有5×1019atoms/cm3的硼濃度之矽單結晶基板，在該基板上形成緩衝層16、動作層22而製作出如第1圖所示的半導體基板。
此外，藉由熱擴散使硼從摻雜有硼的矽基板12擴散到緩衝層16，藉此將硼導入至緩衝層16。
對於實驗例1的半導體基板，藉由SIMS(Secondary Ion Mass Spectrometry，二次離子質量分析法)測量，來測量半導體基板的深度方向的硼濃度輪廓。將測量結果表示於第2圖。
又，對於實驗例1的半導體基板，以顯微鏡觀察動作層22的中央部的表面。將表面觀察結果表示於第4圖。從第4圖可知，在實驗例1的半導體基板的動作層22表面上看不到孔洞(缺陷)。
又，根據表面觀察結果，計算出孔洞密度(個/cm2)。將其結果表示於表1。
(實驗例2)
與實驗例1同樣地製作出半導體基板。不過，使用具有3~4mΩ．cm的基板電阻率且具有3×1019atoms/cm3的硼濃度之矽基板。
對於實驗例2的半導體基板，與實驗例1同樣地觀察動作層22的中央部的表面。根據表面觀察結果，計算出孔洞密度(個/cm2)。將其結果表示於表1。
(實驗例3)
與實驗例1同樣地製作出半導體基板。不過，使用具有7~9mΩ．cm的基板電阻率且具有1×1019atoms/cm3的硼濃度之 矽基板。
對於實驗例3的半導體基板，與實驗例1同樣地觀察動作層22的中央部的表面。根據表面觀察結果，計算出孔洞密度(個/cm2)。將其結果表示於表1。
(實驗例4)
與實驗例1同樣地製作出半導體基板。不過，使用具有11~13mΩ．cm的基板電阻率且具有7.5×1018atoms/cm3的硼濃度之矽基板。
對於實驗例4的半導體基板，與實驗例1同樣地觀察動作層22的中央部的表面。根據表面觀察結果，計算出孔洞密度(個/cm2)。將其結果表示於表1。
(實驗例5)
與實驗例1同樣地製作出半導體基板。不過，使用具有15~16mΩ．cm的基板電阻率且具有5×1018atoms/cm3的硼濃度之矽基板。
對於實驗例5的半導體基板，與實驗例1同樣地藉由SIMS測量，來測量半導體基板的深度方向的硼濃度輪廓。將測量結果表示於第2圖。
又，對於實驗例5的半導體基板，觀察動作層22的中央部的表面。將表面觀察結果表示於第5圖。從第5圖可知，在實驗例5的半導體基板的動作層22表面上看到多數個孔洞(圖中的白點)。又，根據表面觀察結果，計算出孔洞密度(個/cm2)。將其結果表示於表1。
(表1)
從表1可知，矽基板的硼濃度越高(矽基板的基板電阻率越低)，動作層22的表面的孔洞密度(亦即缺陷密度)越小。
動作層22的表面孔洞密度較小的實驗例1，從第2圖可知，相較於動作層22的表面孔洞密度較大的實驗例5，其緩衝層16中的硼濃度較高，並且朝向動作層逐漸減少。藉此，由於實驗例1能夠得到緩衝層16中的差排抑制效果，因此認為動作層22的表面的孔洞密度變小。
此外，本發明並不被限定於上述實施型態。上述實施型態是例示性質，任何具有在實質上與本發明的申請專利範圍所述的技術性思想相同的構成，且發揮同樣的作用功效者，亦包含於本發明的技術性範圍中。

Claims (12)

  1. 一種半導體基板，其特徵在於具有：矽系基板；緩衝層，其設於前述矽系基板上，且由含有硼的氮化物半導體所構成；及，動作層，其被形成於前述緩衝層上；並且，前述緩衝層的硼濃度，從前述矽系基板側朝向前述動作層側逐漸減少。
  2. 如請求項1所述的半導體基板，其中，前述緩衝層是由第1層與第2層反覆積層而成的積層體，其中前述第1層是由AlyGa1-yN所構成，前述第2層是由AlxGa1-xN(0≦x<y≦1)所構成；並且，前述硼，在前述第1層與前述第2層的兩者中均含有。
  3. 如請求項1所述的半導體基板，其中，前述矽系基板的硼濃度，比前述緩衝層的前述矽系基板側的區域的硼濃度更高。
  4. 如請求項2所述的半導體基板，其中，前述矽系基板的硼濃度，比前述緩衝層的前述矽系基板側的區域的硼濃度更高。
  5. 一種半導體裝置，其特徵在於具有：如請求項1至請求項4中任一項所述的半導體基板； 第1電極，其被形成於前述動作層上；及，第2電極，其被形成於前述動作層上；並且，前述第1電極與前述第2電極，被配置成使電流從前述第1電極經由前述動作層而流向前述第2電極。
  6. 一種半導體裝置的製造方法，其具有以下步驟：在矽系基板上形成由氮化物半導體所構成的緩衝層的步驟、及在前述緩衝層上形成動作層的步驟；並且，該半導體裝置的製造方法的特徵在於：前述形成緩衝層的步驟含有將硼導入前述緩衝層的階段，該階段是以前述緩衝層的硼濃度從前述矽系基板側朝向前述動作層側逐漸減少的方式，將硼導入前述緩衝層。
  7. 如請求項6所述的半導體基板的製造方法，其中，將硼導入至前述緩衝層的階段，包含以下階段：藉由熱擴散，使硼從摻雜有硼的前述矽系基板擴散到前述緩衝層。
  8. 如請求項6所述的半導體基板的製造方法，其中，將硼導入至前述緩衝層的階段，包含以下階段：在以氣相成長來形成前述緩衝層時，藉由導入摻雜物氣體而從氣相來摻雜硼。
  9. 如請求項7所述之半導體基板的製造方法，其中： 將硼導入至前述緩衝層的階段，包含以下階段：在以氣相成長來形成前述緩衝層時，藉由導入摻雜物氣體而從氣相來摻雜硼。
  10. 如請求項6至請求項9中任一項所述的半導體基板的製造方法，其中，形成第1層與第2層反覆積層而成的積層體以作為前述緩衝層，其中前述第1層是由AlyGa1-yN所構成，前述第2層是由AlxGa1-xN(0≦x<y≦1)所構成；並且，前述硼，在前述第1層與前述第2層的兩者中均含有。
  11. 如請求項6至請求項9中任一項所述的半導體基板的製造方法，其中，使前述矽系基板的硼濃度，比前述緩衝層的前述矽系基板側的區域的硼濃度更高。
  12. 如請求項10所述的半導體基板的製造方法，其中，使前述矽系基板的硼濃度，比前述緩衝層的前述矽系基板側的區域的硼濃度更高。
TW103116419A 2013-05-31 2014-05-08 A semiconductor substrate, a semiconductor device, and a semiconductor device TWI578382B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013115449A JP5756830B2 (ja) 2013-05-31 2013-05-31 半導体基板、半導体装置、及び、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201513174A true TW201513174A (zh) 2015-04-01
TWI578382B TWI578382B (zh) 2017-04-11

Family

ID=51988282

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103116419A TWI578382B (zh) 2013-05-31 2014-05-08 A semiconductor substrate, a semiconductor device, and a semiconductor device

Country Status (6)

Country Link
US (1) US9520286B2 (zh)
JP (1) JP5756830B2 (zh)
KR (1) KR101821472B1 (zh)
CN (1) CN105247658B (zh)
TW (1) TWI578382B (zh)
WO (1) WO2014192227A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108140582A (zh) * 2015-09-30 2018-06-08 三垦电气株式会社 半导体衬底、半导体装置、半导体衬底的制造方法、以及半导体装置的制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6464860B2 (ja) 2015-03-23 2019-02-06 株式会社デンソー 排気ガス再循環装置
DE102016223622A1 (de) * 2016-11-29 2018-05-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement und Verfahren zu dessen Herstellung

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3716440B2 (ja) 1995-03-01 2005-11-16 住友電気工業株式会社 ホウ素含有窒化アルミニウム薄膜および製造方法
DE69521409T2 (de) 1995-03-01 2002-05-16 Sumitomo Electric Industries Boraluminiumnitrid-Beschichtung und Verfahren zu ihrer Herstellung
CA2327421A1 (en) * 1998-04-10 1999-10-21 Jeffrey T. Borenstein Silicon-germanium etch stop layer system
US6750119B2 (en) * 2001-04-20 2004-06-15 International Business Machines Corporation Epitaxial and polycrystalline growth of Si1-x-yGexCy and Si1-yCy alloy layers on Si by UHV-CVD
JP2005005657A (ja) * 2003-06-09 2005-01-06 Sc Technology Kk 電界効果トランジスタの結晶層構造
JP4530171B2 (ja) * 2003-08-08 2010-08-25 サンケン電気株式会社 半導体装置
JP2005129856A (ja) 2003-10-27 2005-05-19 Furukawa Electric Co Ltd:The 半導体電子デバイス
CN100466177C (zh) * 2004-09-02 2009-03-04 张宇顺 硅基片ⅲ族氮基半导体生长方法
JP2007242853A (ja) 2006-03-08 2007-09-20 Sanken Electric Co Ltd 半導体基体及びこれを使用した半導体装置
JP2008277590A (ja) * 2007-04-27 2008-11-13 Shimei Semiconductor Co Ltd 半導体基材及び半導体素子並びにその製造方法
KR101455304B1 (ko) * 2007-10-05 2014-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 및그들의 제작방법
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5919626B2 (ja) 2011-02-25 2016-05-18 富士通株式会社 化合物半導体装置及びその製造方法
JP5987288B2 (ja) * 2011-09-28 2016-09-07 富士通株式会社 半導体装置
US9231097B2 (en) * 2012-02-07 2016-01-05 Mediatek Inc. HVMOS transistor structure having offset distance and method for fabricating the same
JP2014236093A (ja) * 2013-05-31 2014-12-15 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
JP6173854B2 (ja) * 2013-09-20 2017-08-02 株式会社東芝 歪検知素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネル
JP6199730B2 (ja) * 2013-12-25 2017-09-20 株式会社東芝 電流センサ及び電流センサモジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108140582A (zh) * 2015-09-30 2018-06-08 三垦电气株式会社 半导体衬底、半导体装置、半导体衬底的制造方法、以及半导体装置的制造方法
TWI705506B (zh) * 2015-09-30 2020-09-21 日商三墾電氣股份有限公司 半導體基底、半導體裝置、半導體基底的製造方法、以及半導體裝置的製造方法
CN108140582B (zh) * 2015-09-30 2021-06-04 三垦电气株式会社 半导体衬底、半导体装置、半导体衬底的制造方法、以及半导体装置的制造方法

Also Published As

Publication number Publication date
CN105247658A (zh) 2016-01-13
KR20160015230A (ko) 2016-02-12
TWI578382B (zh) 2017-04-11
CN105247658B (zh) 2018-02-13
JP2014236050A (ja) 2014-12-15
US20160111273A1 (en) 2016-04-21
WO2014192227A1 (ja) 2014-12-04
KR101821472B1 (ko) 2018-01-23
US9520286B2 (en) 2016-12-13
JP5756830B2 (ja) 2015-07-29

Similar Documents

Publication Publication Date Title
US7365374B2 (en) Gallium nitride material structures including substrates and methods associated with the same
TWI447959B (zh) 製造氮化物半導體晶體層的方法
JP6730302B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
US9966259B2 (en) Silicon-based substrate, semiconductor device, and method for manufacturing semiconductor device
KR102171509B1 (ko) n형 질화알루미늄 단결정 기판 및 수직형 질화물 반도체 디바이스
KR101615822B1 (ko) 질화물 반도체 소자, 질화물 반도체 웨이퍼, 및 질화물 반도체층의 형성 방법
JP2005085852A (ja) 半導体電子デバイス
JP6019129B2 (ja) Ｉｉｉ族窒化物基板の処理方法およびエピタキシャル基板の製造方法
TWI578382B (zh) A semiconductor substrate, a semiconductor device, and a semiconductor device
TW201635394A (zh) 電子元件用磊晶基板、電子元件、電子元件用磊晶基板的製造方法、以及電子元件的製造方法
JP6239017B2 (ja) 窒化物半導体基板
JP5378128B2 (ja) 電子デバイス用エピタキシャル基板およびｉｉｉ族窒化物電子デバイス用エピタキシャル基板
US9530846B2 (en) Nitride semiconductor substrate
US10529842B2 (en) Semiconductor base substance having a boron containing buffer layer, semiconductor device including the same, and methods for manufacturing the semiconductor base substance and the semiconductor device
TWI730516B (zh) 氮化物半導體基板以及氮化物半導體裝置
JP5987597B2 (ja) 半導体装置およびその製造方法
JP7162580B2 (ja) 窒化物半導体基板および窒化物半導体装置
JP7201571B2 (ja) 窒化物半導体基板および窒化物半導体装置