CN104871321B - 薄膜晶体管及其制造方法以及包括薄膜晶体管的显示设备 - Google Patents

薄膜晶体管及其制造方法以及包括薄膜晶体管的显示设备 Download PDF

Info

Publication number
CN104871321B
CN104871321B CN201380068063.4A CN201380068063A CN104871321B CN 104871321 B CN104871321 B CN 104871321B CN 201380068063 A CN201380068063 A CN 201380068063A CN 104871321 B CN104871321 B CN 104871321B
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
film transistor
semiconductor layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380068063.4A
Other languages
English (en)
Other versions
CN104871321A (zh
Inventor
权世烈
曹旻求
尹相天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN104871321A publication Critical patent/CN104871321A/zh
Application granted granted Critical
Publication of CN104871321B publication Critical patent/CN104871321B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Abstract

提供一种薄膜晶体管、制造薄膜晶体管的方法、以及包括薄膜晶体管的显示设备。薄膜晶体管包括在氧化物半导体层上形成的栅电极，使得氧化物半导体层的第一表面面对栅电极。源电极和漏电极分别电连接至氧化物半导体层。氧化物半导体层、栅电极、源电极和漏电极以共面晶体管构造布置。还布置光阻挡元件，以使氧化物半导体层的第二表面免遭受外部光。

Description

薄膜晶体管及其制造方法以及包括薄膜晶体管的显示设备
相关申请的交叉参考
本申请要求于2012年12月27日提交的韩国专利申请No.10-2012-0155587的优先权和益处，其公开通过参考完全结合于此。本申请还要求于2013年11月28日提交的韩国专利申请No.10-2013-0146139的优先权和益处，其公开通过参考完全结合于此。
技术领域
本发明涉及薄膜晶体管(TFT)、制造薄膜晶体管的方法、以及包括薄膜晶体管的显示设备，并且更特别地，涉及改进光学可靠性及其特性的具有共面结构的薄膜晶体管、制造该薄膜晶体管的方法、以及包括该薄膜晶体管的显示设备。
背景技术
随着最近对信息显示的兴趣增加以及对便携式电子设备的需求增加，轻量级薄平板显示设备被广泛地研究和商业化。在平板显示设备中，特别是液晶显示(LCD)设备和有机发光显示(OLED)设备被特别广泛地研究。LCD设备和有机发光显示设备使用薄膜晶体管作为开关器件和/或驱动器件。
使用氧化物半导体的薄膜晶体管根据有源层、栅电极、源电极和漏电极的位置，被分类为具有共面结构的薄膜晶体管和具有反交叠结构的薄膜晶体管。具有反交叠结构的薄膜晶体管中的栅电极和有源层之间的寄生电容非常高。因为这样的高寄生电容，很难将具有反交叠结构的薄膜晶体管应用到大型显示设备。从而，在大型显示设备中采用共面型薄膜晶体管。
薄膜晶体管的有源层可以由非晶硅、多晶硅或氧化物半导体形成。当制造使用多晶硅的薄膜晶体管时，另外执行注入离子以调节有源层的电阻的处理。从而，不利地添加了使用用于限定离子注入区的附加掩膜的离子注入处理。
另一方面，使用氧化物半导体的薄膜晶体管比使用非晶硅的薄膜晶体管具有更高电子迁移率，并且比使用非晶硅或多晶硅的薄膜晶体管呈现更低的泄漏电流，并且满足高可靠性测试条件。而且，当与使用多晶硅的薄膜晶体管相比时，使用氧化物半导体的薄膜晶体管有利地具有阈值电压的均匀分布。
虽然具有这样出色的电和光学特性，但是基于氧化物半导体的TFT具有一些缺点。例如，基于氧化物半导体的TFT(特别是反交叠型的)在栅电极和有源层之间呈现高寄生电容，其使得很难在大显示面板中采用该TFT。另外，当氧化物半导体材料在操作期间被暴露至入射光时，基于氧化物半导体的TFT可能呈现滞后(即，阈值电压移位)。
从而，仍然需要一种可以增强TFT的性能和操作稳定性的氧化物半导体技术。
发明内容
一方面，提供一种具有改进的共面结构的薄膜晶体管。
在一个实施方式中，共面薄膜晶体管包括在基板上形成的氧化物半导体层。栅电极形成在氧化物半导体层上。氧化物半导体层具有面对栅电极的第一表面。源电极和漏电极分别电连接至氧化物半导体层，并且源电极和漏电极中的至少一个的一部分覆盖氧化物半导体层的一侧。多个缓冲层的堆叠设置在基板和与第一表面相反的氧化物层的第三表面之间。缓冲层的堆叠包括相互邻近并且具有不同折射率的至少两个缓冲层。两个邻近缓冲层之间的折射率的差值限定用于使外部光折射的临界角。共面薄膜晶体管进一步包括光屏蔽层。光屏蔽层设置在缓冲层的堆叠之间。多个缓冲层内的光屏蔽层被布置成覆盖氧化物半导体层的沟道区，使得整个沟道区由光屏蔽层重叠。
在一个实施方式中，薄膜晶体管包括氧化物半导体层、栅电极、源电极、以及漏电极，它们以共面晶体管构造布置。栅电极形成在氧化物半导体层上，使得氧化物半导体层的第一表面面对栅电极。源电极和漏电极分别电连接到氧化物半导体层。薄膜晶体管进一步包括光阻挡元件，光阻挡元件被布置成使氧化物半导体层的第二表面(例如，底面或侧面)免遭受外部光。
光阻挡元件可以是设置在在柔性基板和氧化物半导体层的第二表面之间设置的至少一个缓冲层内的光屏蔽层(例如，金属)。在一些实施方式中，至少一个缓冲层内的光屏蔽层可以被布置成覆盖氧化物半导体层的沟道区，使得整个沟道区由光屏蔽层重叠。在一些其他实施方式中，至少一个缓冲层内的光屏蔽层可以与整个氧化物半导体层重叠。
光阻挡元件可以是设置在柔性基板和氧化物半导体层的第二表面之间的多个缓冲层。多个缓冲层包括具有相互不同的折射率的至少两个邻近缓冲层(例如，第一缓冲层和第二缓冲层)。两个邻近缓冲层中的更接近氧化物半导体层的一个缓冲层(例如，第二缓冲层)比另一个缓冲层(例如，第一缓冲层)具有更低的折射率。缓冲层的折射率的差值设置用于光折射的临界角，使得以超过临界角的入射角进入的外部光被反射出去，不达到氧化物半导体。附加缓冲层(例如，第三缓冲层)可以被设置成使得其甚至比两个邻近缓冲层更接近氧化物半导体层。第三缓冲层的折射率可以甚至比前述两个邻近缓冲层(例如，第一缓冲层和第二缓冲层)更低。在该设定中，按照更接近氧化物半导体层的顺序的三个缓冲层中的每个都具有降序的折射率。而且，甚至比任一前述缓冲层更邻近氧化物半导体层设置的附加缓冲层可以比这样的缓冲层具有更高的折射率。
光阻挡元件还可以是源电极或漏电极的一部分，该一部分接触氧化物半导体的侧面并且使氧化物半导体层的侧面免遭受外部光。与氧化物半导体的侧面接触的源电极或漏电极可以或可以不与半导体层的第一表面接触。
在一个实施方式中，一种显示设备包括基板、共面薄膜晶体管、以及可操作地连接到共面薄膜晶体管的显示元件。共面薄膜晶体管包括：在基板上形成的氧化物半导体层；在氧化物半导体层上形成的栅电极，氧化物半导体层的第一表面面对栅电极；源电极和漏电极，分别电连接至氧化物半导体层，氧化物半导体层、栅电极、源电极和漏电极以共面晶体管构造布置；以及光阻挡元件，被布置成使氧化物半导体层的第二表面免遭受外部光。
在一个实施方式中，显示元件是具有阳极、阴极和插入阳极和阴极之间的有机发光层的有机发光元件。阳极电连接至共面薄膜晶体管。在另一个实施方式中，显示元件是包括像素电极、公共电极和液晶层的液晶显示器。在本实施方式中，像素电极电连接至共面薄膜晶体管。在另一个实施方式中，显示元件包括第一电极、第二电极、以及插入第一电极和第二电极之间的光学介质层。光学介质层包括流体和分散在流体中的带电粒子。带电粒子可以具有多种颜色和光学特性(例如，吸收、反射、散射等)。第一电极和第二电极中的至少一个电连接至共面薄膜晶体管，以控制带电粒子的运动。
本发明的附加特征将在以下说明书中阐述，并且部分将从说明书明显看出，或者可以通过本发明的实践学习。
将理解，以上概括说明和以下详细说明是示例性的和解释性的，并且旨在提供所要求的发明的进一步解释。
附图说明
通过参考附图详细地描述本发明的示例性实施方式，本发明的以上和其他目标、特征和优点对于本领域普通技术人员将变得更加明显。
图1a是示出根据本发明的实施方式的薄膜晶体管(TFT)的截面图。
图1b是示出根据本发明的实施方式的薄膜晶体管100B的截面图。
图2a至图2c是示出根据本发明的实施方式的示例性薄膜晶体管的图形表示(通过截面图)。
图3a和图3b是示出根据本发明的实施方式的示例性薄膜晶体管的图形表示(通过截面图)。
图4a和图4b是示出根据本发明的实施方式的示例性薄膜晶体管的图形表示(通过截面图)。
图5是示出组合其他实施方式的特征的薄膜晶体管的截面图。
图6是用于解释根据本发明的实施方式的薄膜晶体管的光可靠性的图表。
图7a和图7b是示出根据本发明的实施方式的薄膜晶体管的截面图。
图8示出根据本发明的实施方式的制造包括薄膜晶体管的设备。
具体实施方式
参考附图作出以下详细说明。描述示例性实施方式，以示出所要求的发明，而不限制其范围，其范围由所附权利要求限定。贯穿本公开，将想到，对元件形成在一层“上”的参考被解释为元件直接形成在参考层上、以及额外元件形成在该元件和参考层之间的结构。而且，应该想到，对“一个实施方式”、“一实施方式”、“一些实施方式”等的参考不旨在被解释为排除还结合所公开的特征的附加实施方式的存在。
为了更清楚地解释，图中所示的实施方式的尺寸被缩放，并且应该想到，实施方式不受所公开的尺寸限制。
图1a是示出根据本发明的实施方式的薄膜晶体管(TFT)100A的截面图。参考图1a，薄膜晶体管100A包括柔性基板110、缓冲层120、有源层130A、栅绝缘膜160、栅电极140、层间绝缘膜170、源电极151、以及漏电极152。
柔性基板110是用于支撑和保护可以在其上形成的多种元件的基板。柔性基板110是位于薄膜晶体管100A的底部的下部支撑板。根据使用薄膜晶体管100A的多种应用，柔性基板110可以由多种材料形成。例如，当薄膜晶体管100A在诸如柔性显示设备的柔性应用中使用时，柔性基板110可以由柔性绝缘材料形成。柔性绝缘材料的示例可以包括聚酰亚胺(PI)、聚醚酰亚胺(PEI)、聚对苯二甲酸乙二醇酯(PET)、聚碳酸酯(PC)、聚苯乙烯(PS)、苯乙烯-丙烯腈共聚物、以及硅丙烯酸树脂。而且，当薄膜晶体管100A在具有高透射率的应用(诸如，透明显示设备)中使用时，柔性基板110可以由柔性透明绝缘材料形成。
在柔性基板110上形成由氧化物半导体形成的有源层130A。在本公开中，有源层130A可以称为氧化物半导体层。可以通过在柔性基板110上沉积氧化物半导体材料，并且然后图案化氧化物半导体材料，以仅留下具有足以形成有源层130A的尺寸的氧化物半导体，形成有源层130A。
有源层130A的氧化物半导体可以为多种金属氧化物。例如，用于氧化物半导体的材料的示例可以包括诸如基于铟锡镓锌氧化物(InSnGaZnO)的材料的四元金属氧化物、诸如基于铟镓锌氧化物(InGaZnO)的材料、基于铟锡锌氧化物(InSnZnO)的材料、基于铟铝锌氧化物(InAlZnO)的材料、基于铟铪锌氧化物(InHfZnO)的材料、基于锡镓锌氧化物(SnGaZnO)的材料、基于铝镓锌氧化物(AlGaZnO)的材料、或者基于锡铝锌氧化物(SnAlZnO)的材料的三元金属氧化物、以及诸如基于铟锌氧化物(InZnO)的材料、基于锡锌氧化物(SnZnO)的材料、基于铝锌氧化物(AlZnO)的材料、基于锌镁氧化物(ZnMgO)的材料、基于锡镁氧化物(SnMgO)的材料、基于铟镁氧化物(InMgO)的材料、基于铟镓氧化物(InGaO)的材料的二元金属氧化物、基于铟氧化物(InO)的材料、基于锡氧化物(SnO)的材料、或者基于锌氧化物(ZnO)的材料。包括在用于形成氧化物半导体的每种材料中的元素的组成比不受限制并且可以被不同地调节。
薄膜晶体管100A包括栅电极140，其被形成为与有源层130A的至少一部分重叠。栅电极140由导电材料形成。在一些实施方式中，栅电极140可以由金属形成，并且可以反射光。栅电极140可以由例如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)、以及其合金中的任一个形成。然而，本实施方式不限于此，并且栅电极140可以由多种材料中的任一种材料形成。而且，栅电极140可以具有包括选自由Mo、Al、Cr、Au、Ti、Ni、Nd、Cu、以及其合金构成的组中的材料的多层结构。
薄膜晶体管100A进一步包括源电极151和漏电极152。源电极151和漏电极152中的每个都可以由导电材料形成。在一些实施方式中，源电极151和漏电极152中的每个都可以由金属形成，并且可以反射光。源电极151和漏电极152中的每个都可以由例如Mo、Al、Cr、Au、Ti、Ni、Nd、Cu、以及其合金中的任一个形成。然而，本实施方式不限于此，并且源电极151和漏电极152中的每个都可以由多种材料形成。而且，源电极151和漏电极152中的每个都可以具有包括选自由Mo、Al、Cr、Au、Ti、Ni、Nd、Cu、以及其合金构成的组中的材料的多层结构。
源电极151和漏电极152通过在层间绝缘膜170和/或栅绝缘膜160中形成的接触孔，分别电连接至有源层130A的源极区和漏极区。在有源层130A的源极区和漏极区之间形成上部沟道区。在邻近栅电极140的有源层130A的上部中形成上部沟道区。
源电极151、漏电极152、以及栅电极140覆盖包括氧化物半导体的有源层130A的顶面。由于源电极151、漏电极152、以及栅电极140中的每个都可以由金属形成，并且可以如上所述那样反射光，源电极151、漏电极152、以及栅电极140保护有源层130A免遭受入射在有源层130A上的外部光。特别是，由于用于支撑薄膜晶体管100A的基板的材料通常是透明材料，外部光可以从有源层130A的底部入射。另外，当在底部发射有机发光显示(OLED)设备中采用薄膜晶体管100A时，从有机发光层发射的光可以达到薄膜晶体管100A，并且从而可能降低薄膜晶体管100A的可靠性。而且，当薄膜晶体管100A被应用到使用单独背光单元的液晶显示(LCD)设备时，由于从背光单元入射到有源层130A上的光，导致可能降低薄膜晶体管100A的可靠性。为了更简单地解释，在本公开中使用术语“外部光”以指入射在有源层130A上的任何光，而不管源或者来自源的光的方向如何。
多种绝缘材料和/或层被用于电绝缘薄膜晶体管100A的元件。栅绝缘膜160形成在有源层130A上，并且使有源层130A和栅电极140绝缘。栅绝缘膜160可以由单层氧化硅膜或氮化硅膜或者其多层结构形成。然而，本实施方式不限于此，并且栅绝缘膜160可以由多种材料形成。栅绝缘膜160仅需要使有源层130A和栅电极140绝缘。从而，在图1a中，仅在有源层130A上形成栅绝缘膜160。可选地，栅绝缘膜160可以形成在包括有源层130A的整个柔性基板110之上。当栅绝缘膜160形成在整个柔性基板110之上时，栅绝缘膜160可以被形成为具有暴露有源层130A的多个部分的接触孔，并且接触孔可以暴露有源层130A的源极区的一部分和漏极区的一部分。
在图1a中，栅电极140被示出为具有与栅绝缘膜160基本相同的尺寸。即，相互对接的栅电极140的接触表面和栅绝缘膜160的接触表面具有基本相同的尺寸。在本公开中，甚至当由制造处理导致两个元件不具有准确相同尺寸(即，由于制造处理导致的偏离)时，两个元件被称为具有“基本相同的尺寸”。例如，由于在制造处理期间被过蚀刻，导致栅电极140或栅绝缘膜160可以比其他元件稍微更大地形成。在这样的情况下，栅电极140和栅绝缘膜160可以被形成为具有锥形形状，使得在界面处的栅电极140的表面和栅绝缘膜160的表面具有稍微不同的尺寸。
层间绝缘膜170形成在栅电极140上。层间绝缘膜170可以由与栅绝缘膜160相同的材料形成，并且可以被形成为包括氧化硅膜、氮化硅膜、或者其多层结构。然而，本实施方式不限于此，并且层间绝缘膜170可以由多种材料形成。层间绝缘膜170形成在整个柔性基板110之上，并且包括用于暴露有源层130A的源极区的一部分和漏极区的一部分的接触孔。
缓冲层120形成在柔性基板110上。缓冲层120形成在柔性基板110和有源层130A之间。缓冲层120通过柔性基板110减少湿气或其他杂质的渗入，并且进一步平坦化柔性基板110的表面。缓冲层120包括反射金属层121和绝缘层122。用于绝缘层122的材料可以根据柔性基板110的类型或者薄膜晶体管100A的类型来选择。例如，可以根据薄膜晶体管100A的结构，根据绝缘层122和有源层130A之间的界面特性，选择绝缘层122。在如图1a中所示的具有共面结构的薄膜晶体管100A中，绝缘层122可以由氧化硅膜、氮化硅膜、或其多层结构形成。
缓冲层120通过阻碍外部光朝向氧化物半导体前进，保护构成有源层130A的氧化物半导体。反射金属层121设置在缓冲层120中，并且由绝缘层122围绕。由于反射金属层121阻挡外部光，反射金属层121可以被称为屏蔽层或光屏蔽层。虽然垂直投射到氧化物半导体的外部光可以由反射金属层121反射，但是以一些其他角度投射的光仍然可以达到氧化物半导体。为了最优化朝向有源层130A投射的外部光的阻挡，有源层130A和反射金属层121之间的距离可以等于或小于3μm。
当在偏置电压被施加至薄膜晶体管100A的同时，光入射到有源层130A上时，多对电子和空穴在有源层130A中被打破，以在沟道区中生成电子。这改变了氧化物半导体的操作特性。例如，电子可以在沟道区中生成，并且使得薄膜晶体管100A的阈值电压Vth浮动，由此使得薄膜晶体管100A对于其期望使用不可靠。
参考图1a，在薄膜晶体管100A中，反射金属层121被设置成与有源层130A重叠，并且反射金属层121的尺寸可以等于或大于有源层130A的尺寸，使得反射金属层121整体与有源层130A重叠。更特别地，反射金属层121的尺寸可以等于或大于由栅电极140限定的沟道区。从而，反射金属层121可以使有源层130A与栅电极140、源电极151和漏电极152一起免遭受外部光。特别地，反射金属层121用于阻挡从有源层130A的底部入射的外部光，由此保护有源层130A的底面。
图1b是示出根据本发明的另一个实施方式的薄膜晶体管100B的截面图。在图1a和图1b中，由具有不同英文字母的相同参考符号表示的元件基本相同，并且从而将不给出其重复解释。
有源层130B形成在缓冲层120上，使得有源层130B形成在整个缓冲层120之上。可以通过在缓冲层120上沉积氧化物半导体材料，并且然后图案化氧化物半导体材料，以仅留下具有足以形成有源层的氧化物半导体，形成有源层。然而，该处理要求用于图案化氧化物半导体材料的附加掩模处理，使制造处理复杂并且增加生产成本。然而，在图1b中所示的薄膜晶体管100B中，有源层130B形成在整个缓冲层120之上。在该设定中，不需要上述掩模处理，并且从而简化了整个制造处理，并且降低了薄膜晶体管的生产成本。而且，通过减少的操作时间，制造成品率还可以改进。
缓冲层120的反射金属层121可以完全与栅电极140的至少一部分重叠。在图1b中所示的示例中，反射金属层121被形成为大于栅电极，并且从而与由栅电极140限定的沟道区重叠。然而，只要有源层130B的沟道区免遭受外部光，薄膜晶体管100B的可靠性就被保持。从而，反射金属层121的尺寸可以根据沟道区的尺寸以及反射金属层121和有源层130B之间的垂直距离改变。
在一些实施方式中，薄膜晶体管包括具有不同折射率的多个绝缘层，以使氧化物半导体免遭受外部光。如图2a中所示，缓冲层220A包括第一绝缘层222A、反射金属层221A、以及第二绝缘层223A，它们顺序地设置在柔性基板210和有源层230之间。除了减少光的渗入之外，第一绝缘层222A和第二绝缘层223A的折射率之间的差值使得从柔性基板210的底部进入的外部光在第一绝缘层和第二绝缘层(222A、223A)的界面处被反射。
在示例性薄膜晶体管200A中，反射金属层221A被配置成在反射金属层221A与有源层230重叠的区域处，使有源层230免遭受从柔性基板210的底部入射的外部光。在非重叠区域中，包括第一绝缘层222A和第二绝缘层223A的多层缓冲层220A使有源层230免遭受以一角度朝向有源层230投射的外部光。
当光从具有高折射率的介质移动到具有低折射率的介质时，在媒体之间的界面处以大于临界角的入射角入射的光不经过媒体之间的界面并且完全被反射。例如，第一绝缘层222A可以是折射率为1.8的氮化硅膜，并且第二绝缘层223A可以是折射率为1.45的氧化硅膜。从而，由于在第一绝缘层222A和第二绝缘层223A之间的界面处的全内反射，导致以大于临界角的入射角行进通过绝缘层(222A、223A)的光不能经过缓冲层220A。
可以通过提供具有不同折射率的附加数量的绝缘层，获得在缓冲层内的光的全内反射的增加。根据绝缘层的总数以及它们的折射率之间的差值，甚至在不采用反射金属层的情况下，也可以保持薄膜晶体管的稳定性。图2B中所示的示例性实施方式的缓冲层220B通过四个绝缘层的堆叠形成。第一绝缘层222B和第三绝缘层224b可以被形成为具有相同折射率，同时第二绝缘层223B和第四绝缘层225B具有相同折射率。例如，第一绝缘层222B和第三绝缘层224B可以由折射率为1.8的氮化硅形成，同时第二绝缘层223B和第四绝缘层225B可以由折射率为1.45的氧化硅形成。用于形成绝缘层的材料和绝缘层的堆叠顺序不受本示例限制。同样地，用于形成每个绝缘层的材料可以选自多种材料，并且绝缘层可以被布置成使得在两个邻近绝缘层之间的界面处发生外部光的更多全内反射。例如，缓冲层230的绝缘层可以按照它们的折射率的顺序设置在基板210上，使得具有较高折射率的绝缘层更接近外部光的源形成，并且具有较低折射率的绝缘层更接近有源层230形成。
在一个实施方式中，上述反射金属层可以结合绝缘层的堆叠使用，以进一步增强由缓冲层给予的保护。在图2c中，反射金属层221C被示出为直接形成在基板210上或者第一绝缘层222C内，并且附加绝缘层(例如，第二、第三和第四绝缘层223C、224C、225C)设置在反射金属层221C和第一绝缘层222C上。如前所述，达到有源层230的光量可以基于反射金属层221C和有源层230之间的距离改变。类似地，反射金属层221C可以设置在其他绝缘层上或者内，通过考虑多种因素(包括但不限于有源层230中的沟道区的尺寸、从光源投射的光的角度、和/或绝缘层之间的折射率的差值)，反射金属层221C可以更接近或更远离有源层230。
图3a是示出根据本发明的另一个实施方式的薄膜晶体管300A的截面图。图3a的柔性基板310、有源层330、栅绝缘膜360、以及栅电极340与图1a的柔性基板310、有源层330、栅绝缘膜360、以及栅电极340基本相同。
层间绝缘膜370形成在栅电极340上。层间绝缘膜370可以由与栅绝缘膜360相同的材料(例如，氧化硅、氮化硅等)形成。同样地，层间绝缘膜370可以被形成为由这样的材料形成的层的堆叠。层间绝缘膜370可以形成在整个柔性基板310之上，并且包括暴露有源层330的一些部分的接触孔。如图3a中所示，接触孔可被形成为暴露有源层330的每个侧面的至少一部分。另外，接触孔可以进一步暴露有源层330的上表面的至少一部分。另外，层间绝缘膜370与图1a的层间绝缘膜170基本相同。
源电极351和漏电极352形成在层间绝缘膜370上。源电极351和漏电极352可以通过在层间绝缘膜370和/或栅绝缘膜360中形成的接触孔，电连接至有源层330的源极区和漏极区。从而，源电极351和漏电极352与有源层330的侧面的至少一部分接触，并且另外与有源层330的上表面的至少一部分接触。在该设定中，有源层330和源电极351之间以及有源层330和漏电极352之间的接触表面积增加，由此减小有源层330与源电极351和漏电极352之间的电阻。另外，由于上述结构，源电极351和漏电极352可以被用于使有源层330免遭受从有源层330的侧面和上表面入射的外部光。另外，源电极351和漏电极352与图1a的源电极131和漏电极132基本相同。
图3b是示出从薄膜晶体管300A修改的薄膜晶体管300B的截面图。即，在基板310和有源层330之间存在包括反射金属层321和绝缘层322的缓冲层320。从而，由于上述结构，反射金属层321可以被用于另外使有源层330免遭受从有源层330的底面入射的外部光。
图4a是示出从图3a的薄膜晶体管300A修改的薄膜晶体管400A的截面图。即，形成通过层间绝缘膜470和/或栅绝缘膜460的接触孔具有与图3a的接触孔不同的结构。接触孔朝向有源层430成角度(即，倾斜并且不垂直于基板410)，使得仅暴露有源层430的侧面。通过采用这样的成角度接触孔，可以简化有源层430、栅绝缘膜460和栅电极440的制造。例如，与图3a中的薄膜晶体管300A相比，可以减少在制造薄膜晶体管400A中使用的掩膜的数量。
从而，由于上述结构，在成角度接触孔中形成的源电极和漏电极451、452可以被用于使有源层430免遭受从有源层430的侧面入射的外部光。另外，由于接触孔的形状，栅电极440具有与有源层430基本相同的尺寸。
图4b是示出从薄膜晶体管400A修改的薄膜晶体管400B的截面图。即，在基板410和有源层430之间存在包括反射金属层421和绝缘层422的缓冲层420。从而，由于上述结构，可以利用反射金属层421另外使有源层430免遭受从有源层430的底面入射的外部光。
图5是示出组合上述特定实施方式的特征的薄膜晶体管500的截面图。薄膜晶体管500包括多种光阻挡元件(例如，缓冲层520、反射金属层521、源电极/漏电极551、552)，以使有源层530的底面和侧面免遭受光。即，薄膜晶体管500采用包括反射金属层521的缓冲层520，并且还采用覆盖有源层530的侧面的源电极/漏电极(551、552)，以保持薄膜晶体管500的稳定性。反射金属层521使有源层530的底面免遭受外部光。缓冲层520中的绝缘层(522、523、524、525)的堆叠具有不同折射率，并且从而反射以大于临界角的角度朝向有源层530投射的光。源电极/漏电极(551、552)使有源层530免遭受从侧面入射的外部光。从而，不同类型的光阻挡元件的使用提供对外部光的高度防护。
图6是用于解释采用上述一些特征的薄膜晶体管的光可靠性的图表。特别是，图6的图表表示阈值电压的改变与薄膜晶体管的曝光时间之间的关系。虚线表示薄膜晶体管的阈值电压的改变，该薄膜晶体管不使用在本公开中描述的缓冲层。实线表示薄膜晶体管的阈值电压的改变，该薄膜晶体管使用包括具有不同折射率的多个绝缘层的缓冲层。如该图表中所示，发现与不具有绝缘层的薄膜晶体管相比，薄膜晶体管的阈值电压在给定时间的减小在利用多个绝缘层的薄膜晶体管中显著更低。参考图6，在曝光时间为六小时时，当使用多个绝缘层时，发现阈值电压的改变为-6.00。相反，在曝光时间为六小时时，当不使用多个绝缘层时，发现阈值电压的改变为-8.00。从而，这样的阈值电压的改变的差值表示，与不通过多个绝缘层形成缓冲层的情况相比，负偏压照明热应力(NBITS)改进约25％。当另外使用反射金属层时，可以另外改进NBITS。
图7a和图7b是示出根据本发明的实施方式的薄膜晶体管700A、700B的截面图。图7a和图7b的柔性基板710、缓冲层720、有源层730、栅绝缘膜760、栅电极740、层间绝缘膜770、源电极751、以及漏电极752与图1a的基本相同。
反射金属层721使附加沟道区形成在有源层730的下部。为了提供附加沟道区，包括在缓冲层720中的反射金属层721电连接至栅电极740。这样的结构可以被称为双栅结构。
从而，当栅电极740和反射金属层721共同可寻址时，相同电压可以被施加至栅电极740和反射金属层721。详细地，当电压被施加至栅电极740和反射金属层721时，电荷累积在有源层730和栅绝缘膜760之间的界面处，以形成上部沟道区731，并且电荷累积在有源层730和缓冲层720的绝缘层722之间的界面处，以形成下部沟道区732。当使用反射金属层721用于形成下部沟道区732时，反射金属层721和有源层730应该相互分离足以形成下部沟道区732的预定距离。例如，反射金属层721和有源层730之间的距离可以在到的范围。应该注意，如果反射金属层721仅被用于屏蔽光的目的而不必须提供用于双栅结构的下部沟道区732，则反射金属层721和有源层730之间的距离可以更大(例如，3微米)。
由于电荷在具有双栅结构的薄膜晶体管700A中可以移动的面积大于在具有单栅结构的薄膜晶体管中的面积，可以减小薄膜晶体管700A的沟道电阻，即，有源层730与源电极751和漏电极752之间的电阻。因为在有源层730的两个表面上形成上部沟道区731和下部沟道区732，可以改进薄膜晶体管700A的迁移率、截止电流Ioff(即，减小)和导通电流Ion(即，增加)特性。另外，如果反射金属层721被配置为单独可寻址栅电极(即，独立于栅电极740)，则通过调节偏置电压的幅度，薄膜晶体管700A的阈值电压Vth可以被容易地调节到期望电平。
参考图7b，栅电极740从电连接到焊盘单元(未示出)的栅极线741分支出来，用于接收用于控制薄膜晶体管700B的多种信号。反射金属层721经由形成通过缓冲层720和/或层间绝缘膜770的接触孔，电连接到栅极线741的至少一部分。
根据本发明的多种实施方式的薄膜晶体管可以在多种应用中使用。例如，薄膜晶体管可以在具有可操作地连接到薄膜晶体管并且由薄膜晶体管控制的不同类型的显示元件的多种显示设备中使用。这样的显示设备的示例是有机发光显示设备、LCD设备和电子纸显示(EPD)设备。关于OLED设备，每个子像素通常采用开关晶体管和驱动晶体管。开关晶体管将数据信号传送到驱动晶体管，其控制有机发射层在像素或子像素处发射光。OLED设备可以进一步包括用于补偿电路的薄膜晶体管，补偿电路防止OLED设备的异常操作。OLED设备中的这些薄膜晶体管中的任一个可以是在本公开中描述的任一个示例性薄膜晶体管。而且，LCD设备包括多个像素区，并且包括用于独立地驱动多个像素区的多个薄膜晶体管，并且在LCD设备中使用的多个薄膜晶体管还可以是在本公开中描述的示例性薄膜晶体管中的任一个。EPD设备包括下部基板、上部基板、像素电极、公共电极、以及光学介质层。光学介质层设置在上部基板和下部基板之间，并且包括流体和分散在流体中的有色带电粒子。EPD设备包括用于独立地驱动多个像素区的多个薄膜晶体管。当使用在此描述的薄膜晶体管时，可以改进OLED、LCD或EPD设备的操作稳定性和性能。
这样的设备可以被实现为透明显示设备。为了示出显示设备后面的对象，外部光必须能够在某种程度上经过显示设备，并且可能降低使用氧化物半导体的薄膜晶体管的稳定性。同样地，在本公开中描述的薄膜晶体管可以在透明显示设备中被采用，以保持设备的操作稳定性。
参考图8，在柔性基板810上形成的在上述实施方式中示出的薄膜晶体管800可以由用作临时基底的支撑基板815支撑，支撑基板815用于在制造处理期间支撑并且保护柔性基板810。这样的支撑基板815需要被去除或者释放。在去除或释放处理期间，有源层830可能遭受外部光。然而，因为根据在此描述的实施方式的反射金属层821和/或一个或多个绝缘层，使有源层830在去除或释放处理期间免遭受这样的外部光。
此后，将描述本发明的薄膜晶体管的多种特性。
根据本发明的另一个特性，氧化物半导体层的第二表面与氧化物半导体层的第一表面相反，光阻挡元件使氧化物半导体层的第二表面免遭受外部光。
根据本发明的还有的另一个特性，薄膜晶体管进一步包括设置在柔性基板和氧化物半导体层的第二表面之间的至少一个缓冲层，光阻挡元件是设置在至少一个缓冲层内的光屏蔽层。
根据本发明的还有的另一个特性，光屏蔽层整体与氧化物半导体层重叠。
根据本发明的还有的另一个特性，光屏蔽层整体与氧化物半导体层的沟道区重叠。
根据本发明的还有的另一个特性，在光屏蔽层和氧化物半导体层的第二表面之间的距离等于或小于3μm。
根据本发明的还有的另一个特性，光屏蔽层适于作为另一个栅电极。
根据本发明的还有的另一个特性，光屏蔽层和氧化物半导体层的第二表面之间的距离在至之间。
根据本发明的还有的另一个特性，栅电极和适于作为另一个栅电极的光屏蔽层可共同寻址。
根据本发明的还有的另一个特性，栅电极独立于适于作为另一个栅电极的光屏蔽层可寻址。
根据本发明的还有的另一个特性，光阻挡元件包括多个层，多个层包括第一层和邻近第一层的第二层，第一层和第二层具有限定用于光折射的临界角的不同折射率，第一层和第二层使氧化物半导体层的第二表面免遭受外部光的具有大于临界角的入射角的多个部分。
根据本发明的还有的另一个特性，第一层具有第一折射率，并且第二层具有低于第一折射率的第二折射率，第二层比第一层更接近氧化物半导体层。
根据本发明的还有的另一个特性，多个层包括第三层，第三层具有低于第二折射率的第三折射率，第三层邻近第二层并且比第二层更接近氧化物半导体层。
根据本发明的还有的另一个特性，多个层包括第三层，第三层具有与第一折射率相同的第三折射率，第三层邻近第二层并且比第二层更接近氧化物半导体层。
根据本发明的还有的另一个特性，氧化物半导体层的第二表面是氧化物半导体层的侧面，光阻挡元件使氧化物半导体层的侧面免遭受外部光。
根据本发明的还有的另一个特性，光阻挡元件包括漏电极和源电极中的至少一个的一部分，该部分覆盖氧化物半导体层的侧面。
根据本发明的还有的另一个特性，漏电极和源电极中的至少一个与氧化物半导体层的第一表面接触。
根据本发明的还有的另一个特性，漏电极和源电极中的至少一个朝向氧化物半导体层成角度。
根据本发明的还有的另一个特性，漏电极和源电极中的至少一个不与半导体层的第一表面接触。
根据本发明的还有的另一个特性，氧化物半导体层的尺寸与栅电极的尺寸基本相同。
此后，将描述本发明的显示设备的多种特性。
根据本发明的还有的另一个特性，显示元件包括阳极、阴极和插入阳极和阴极之间的有机发光层，并且其中，阳极电连接至共面薄膜晶体管。
根据本发明的还有的另一个特性，显示元件包括像素电极、公共电极和液晶层，并且其中，像素电极电连接至共面薄膜晶体管。
根据本发明的还有的另一个特性，显示元件包括第一电极、第二电极和插入第一电极和第二电极之间的光学介质层，光学介质层包括流体和分散在流体中的有色带电粒子，并且其中，第一电极和第二电极中的至少一个电连接至共面薄膜晶体管。
已经借助于示出指定功能的实现及其关系的功能组成块描述了本发明。为了便于说明，这些功能组成块的边界在此被任意限定。只要指定功能及其关系被适当地执行，可以限定可选边界。
特定实施方式的以上说明将完全揭露本发明的整体性质，其他可以通过本领域内的常识容易地修改和/或使这样的特定实施方式适用于多种应用，而不需要不适当的实验，不脱离本发明的一般概念。从而，基于在此呈现的教导和指导，这样的改编和修改旨在在所公开的实施方式的意义和等价物的范围内。将理解，在此的措辞或术语用于说明而不是限制的目的，使得本说明书的术语或措辞将根据教导和指导由本领域技术人员解释。
本发明的宽度和范围应该不受上述示例性实施方式中的任一个限制，而是应该仅根据以下权利要求及其等价物限定。
本申请中的权利要求不同于原申请或其他相关申请的权利要求。从而，本申请人废除了在与本申请相关的原申请或任何在先申请中作出的权利要求范围的任何放弃。从而，建议审查员重新查看任何这样的在前放弃和该放弃所避开的引用参考。同样地，提醒注意，在本申请中作出的任何放弃都应该不被曲解为或与原申请相反。

Claims (25)

1.一种共面薄膜晶体管，其包括：
氧化物半导体层，其形成在基板上；
栅电极，其形成在所述氧化物半导体层上，所述氧化物半导体层的第一表面面对所述栅电极；
层间绝缘膜，其形成在所述栅电极上，并且包括朝向所述氧化物半导体层倾斜从而暴露所述氧化物半导体层的每个侧面的至少一部分的接触孔，其中在所述共面薄膜晶体管的截面视图中，所述接触孔具有朝向所述氧化物半导体层的侧面倾斜的两个平行侧；
源电极和漏电极，其电连接至所述氧化物半导体层，所述源电极和所述漏电极中的至少一个的一部分通过所述接触孔覆盖所述氧化物半导体层的第二表面，所述第二表面在所述氧化物半导体层的侧面上；
多个缓冲层，其设置在所述基板与所述氧化物半导体层的第三表面之间，所述第三表面与所述第一表面相反，所述多个缓冲层包括第一缓冲层和邻近所述第一缓冲层的第二缓冲层，所述第一缓冲层和所述第二缓冲层具有不同折射率，所述折射率限定用于光折射的临界角；以及
光屏蔽层，其设置在所述多个缓冲层内，所述光屏蔽层与所述氧化物半导体层的沟道区完全重叠。
2.一种薄膜晶体管，其包括：
氧化物半导体层，其形成在柔性基板上；
栅电极，其形成在所述氧化物半导体层上，所述氧化物半导体层的第一表面面对所述栅电极；
层间绝缘膜，其形成在所述栅电极上，并且包括朝向所述氧化物半导体层倾斜从而暴露所述氧化物半导体层的每个侧面的至少一部分的接触孔，其中在所述薄膜晶体管的截面视图中，所述接触孔具有朝向所述氧化物半导体层的侧面倾斜的两个平行侧；
源电极和漏电极，其通过所述接触孔分别电连接至所述氧化物半导体层，所述氧化物半导体层、所述栅电极、所述源电极和所述漏电极以共面晶体管构造布置；以及
光阻挡元件，其被布置成使所述氧化物半导体层的第二表面免遭受外部光。
3.根据权利要求2所述的薄膜晶体管，其中，所述氧化物半导体层的所述第二表面与所述氧化物半导体层的所述第一表面相反，所述光阻挡元件使所述氧化物半导体层的所述第二表面免遭受外部光。
4.根据权利要求3所述的薄膜晶体管，该薄膜晶体管进一步包括：
至少一个缓冲层，其设置在所述柔性基板与所述氧化物半导体层的所述第二表面之间；
其中，所述光阻挡元件是设置在所述至少一个缓冲层内的光屏蔽层。
5.根据权利要求4所述的薄膜晶体管，其中，所述光屏蔽层完全与所述氧化物半导体层重叠。
6.根据权利要求4所述的薄膜晶体管，其中，所述光屏蔽层完全与所述氧化物半导体层的沟道区重叠。
7.根据权利要求4所述的薄膜晶体管，其中，所述光屏蔽层与所述氧化物半导体层的所述第二表面之间的距离等于或小于3μm。
8.根据权利要求4所述的薄膜晶体管，其中，所述光屏蔽层适合作为另一个栅电极。
9.根据权利要求8所述的薄膜晶体管，其中，所述光屏蔽层与所述氧化物半导体层的所述第二表面之间的距离在至之间。
10.根据权利要求8所述的薄膜晶体管，其中，所述栅电极和适合作为所述另一个栅电极的所述光屏蔽层能够共同寻址。
11.根据权利要求8所述的薄膜晶体管，其中，所述栅电极与适合作为所述另一个栅电极的所述光屏蔽层能够独立寻址。
12.根据权利要求3所述的薄膜晶体管，其中，所述光阻挡元件包括：
多个层，其包括第一层和邻近所述第一层的第二层，所述第一层和所述第二层具有不同折射率，所述折射率限定用于光折射的临界角，所述第一层和所述第二层使所述氧化物半导体层的所述第二表面免遭受外部光中的具有大于所述临界角的入射角的部分。
13.根据权利要求12所述的薄膜晶体管，其中，所述第一层具有第一折射率，并且所述第二层具有低于所述第一折射率的第二折射率，所述第二层比所述第一层更接近所述氧化物半导体层。
14.根据权利要求13所述的薄膜晶体管，其中，所述多个层包括：
第三层，其具有低于所述第二折射率的第三折射率，所述第三层邻近所述第二层并且比所述第二层更接近所述氧化物半导体层。
15.根据权利要求13所述的薄膜晶体管，其中，所述多个层包括：
第三层，其具有与所述第一折射率相同的第三折射率，所述第三层邻近所述第二层，并且比所述第二层更接近所述氧化物半导体层。
16.根据权利要求2所述的薄膜晶体管，其中，所述漏电极和所述源电极使所述氧化物半导体层的所述侧面免遭受外部光。
17.根据权利要求16所述的薄膜晶体管，其中，所述漏电极和所述源电极中的至少一个的一部分覆盖所述氧化物半导体层的所述侧面。
18.根据权利要求17所述的薄膜晶体管，其中，所述漏电极和所述源电极中的所述至少一个与所述氧化物半导体层的所述第一表面接触。
19.根据权利要求17所述的薄膜晶体管，其中，所述漏电极和所述源电极中的所述至少一个朝向所述氧化物半导体层成角度。
20.根据权利要求17所述的薄膜晶体管，其中，所述漏电极和所述源电极中的所述至少一个不与所述半导体层的所述第一表面接触。
21.根据权利要求17所述的薄膜晶体管，其中，所述氧化物半导体层的尺寸与所述栅电极的尺寸基本相同。
22.一种显示设备，其包括：
柔性基板；
共面薄膜晶体管，其包括：
氧化物半导体层，其形成在所述柔性基板上；
栅电极，其形成在所述氧化物半导体层上，所述氧化物半导体层的第一表面面对所述栅电极；
层间绝缘膜，其形成在所述栅电极上，并且包括朝向所述氧化物半导体层倾斜从而暴露所述氧化物半导体层的每个侧面的至少一部分的接触孔，其中在所述共面薄膜晶体管的截面视图中，所述接触孔具有朝向所述氧化物半导体层的侧面倾斜的两个平行侧；
源电极和漏电极，其通过所述接触孔分别电连接至所述氧化物半导体层，所述氧化物半导体层、所述栅电极、所述源电极和所述漏电极以共面晶体管构造布置；以及
光阻挡元件，其被布置成使所述氧化物半导体层的第二表面免遭受外部光；以及
显示元件，其可操作地连接到所述共面薄膜晶体管。
23.根据权利要求22所述的显示设备，其中，所述显示元件包括阳极、阴极、以及插入所述阳极和所述阴极之间的有机发光层，并且其中，所述阳极电连接到所述共面薄膜晶体管。
24.根据权利要求22所述的显示设备，其中，所述显示元件包括像素电极、公共电极和液晶层，并且其中，所述像素电极电连接到所述共面薄膜晶体管。
25.根据权利要求22所述的显示设备，其中，所述显示元件包括第一电极、第二电极、以及插入所述第一电极和所述第二电极之间的光学介质层，所述光学介质层包括流体和分散在所述流体中的有色带电粒子，并且其中，所述第一电极和所述第二电极中的至少一个电连接到所述共面薄膜晶体管。
CN201380068063.4A 2012-12-27 2013-12-24 薄膜晶体管及其制造方法以及包括薄膜晶体管的显示设备 Active CN104871321B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR20120155587 2012-12-27
KR10-2012-0155587 2012-12-27
KR1020130146139A KR102206412B1 (ko) 2012-12-27 2013-11-28 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
KR10-2013-0146139 2013-11-28
PCT/KR2013/012088 WO2014104708A1 (en) 2012-12-27 2013-12-24 Thin-film transistor, method of manufacturing the same, and display device including the thin-film transistor

Publications (2)

Publication Number Publication Date
CN104871321A CN104871321A (zh) 2015-08-26
CN104871321B true CN104871321B (zh) 2018-04-17

Family

ID=51734999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380068063.4A Active CN104871321B (zh) 2012-12-27 2013-12-24 薄膜晶体管及其制造方法以及包括薄膜晶体管的显示设备

Country Status (5)

Country Link
US (1) US9761650B2 (zh)
EP (1) EP2939273B1 (zh)
KR (1) KR102206412B1 (zh)
CN (1) CN104871321B (zh)
WO (1) WO2014104708A1 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102028974B1 (ko) * 2013-01-25 2019-10-07 엘지디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
US9716134B2 (en) * 2014-01-21 2017-07-25 Apple Inc. Organic light-emitting diode display with bottom shields
KR102653947B1 (ko) * 2014-07-11 2024-04-03 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR102183530B1 (ko) * 2014-08-14 2020-11-27 엘지디스플레이 주식회사 유기발광표시패널
US9472605B2 (en) 2014-11-17 2016-10-18 Apple Inc. Organic light-emitting diode display with enhanced aperture ratio
KR102316102B1 (ko) * 2014-12-02 2021-10-26 엘지디스플레이 주식회사 산화물 반도체 박막 트랜지스터 기판
CN104576754B (zh) * 2014-12-30 2018-12-21 深圳市华星光电技术有限公司 薄膜晶体管及薄膜晶体管的制备方法
CN104576756B (zh) * 2014-12-30 2019-03-12 深圳市华星光电技术有限公司 薄膜晶体管及薄膜晶体管的制备方法
CN104979405B (zh) * 2015-07-22 2019-05-21 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN105161456A (zh) * 2015-08-06 2015-12-16 武汉华星光电技术有限公司 一种阵列基板的制作方法
CN105185788A (zh) * 2015-09-01 2015-12-23 武汉华星光电技术有限公司 阵列基板及其制造方法
KR102631445B1 (ko) * 2015-10-27 2024-01-31 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102456351B1 (ko) * 2015-12-17 2022-10-19 엘지디스플레이 주식회사 플렉시블 유기 발광 표시 장치
KR102458907B1 (ko) * 2015-12-29 2022-10-25 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102615884B1 (ko) * 2015-12-31 2023-12-21 엘지디스플레이 주식회사 표시 장치용 어레이 기판
KR102454385B1 (ko) * 2015-12-31 2022-10-14 엘지디스플레이 주식회사 박막트랜지스터, 그를 갖는 표시장치, 및 박막트랜지스터의 제조방법
CN106952948A (zh) * 2016-01-06 2017-07-14 中华映管股份有限公司 主动元件及其制作方法
CN107134496B (zh) 2016-02-29 2019-05-31 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制造方法、显示面板及显示装置
CN105810717B (zh) * 2016-04-05 2019-09-17 上海天马微电子有限公司 柔性oled显示面板和柔性oled显示装置
TWI582945B (zh) * 2016-07-27 2017-05-11 友達光電股份有限公司 畫素結構及顯示面板
CN106229338A (zh) * 2016-08-24 2016-12-14 深圳市华星光电技术有限公司 一种薄膜晶体管及其制备方法
KR20180050478A (ko) * 2016-11-04 2018-05-15 삼성디스플레이 주식회사 박막 트랜지스터, 그의 제조 방법, 및 이를 포함하는 표시 장치
WO2018182675A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Finfet with angled source and drain regions
CN107134482A (zh) * 2017-05-09 2017-09-05 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示面板、显示装置
CN108878537B (zh) 2017-05-12 2021-02-12 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示面板和显示装置
CN107302032B (zh) * 2017-06-19 2020-05-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示面板
CN107422555A (zh) * 2017-07-25 2017-12-01 武汉华星光电技术有限公司 一种显示装置、阵列基板及其制备方法
KR102593330B1 (ko) * 2017-11-17 2023-10-25 엘지디스플레이 주식회사 표시 장치용 박막 트랜지스터 기판
JP7086582B2 (ja) * 2017-12-11 2022-06-20 株式会社ジャパンディスプレイ 表示装置
CN108054186B (zh) * 2017-12-14 2021-01-29 京东方科技集团股份有限公司 柔性阵列基板及制备方法和显示装置
CN108198820B (zh) * 2017-12-26 2020-07-10 武汉华星光电技术有限公司 一种阵列基板及其制备方法
KR102526111B1 (ko) * 2017-12-27 2023-04-25 엘지디스플레이 주식회사 표시 장치
US10825932B2 (en) 2018-04-04 2020-11-03 Electronics And Telecommunications Research Institute Thin film transistor having light shielding structure
CN110416253B (zh) * 2018-04-26 2022-05-03 上海和辉光电股份有限公司 一种柔性显示面板及柔性显示装置
KR102570648B1 (ko) 2018-05-04 2023-08-24 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102523400B1 (ko) * 2018-08-07 2023-04-20 삼성디스플레이 주식회사 표시 장치
CN109192661B (zh) * 2018-08-28 2021-10-12 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
TWI666767B (zh) * 2018-08-31 2019-07-21 友達光電股份有限公司 主動元件基板
CN109346482B (zh) * 2018-09-30 2024-01-05 武汉华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法、显示面板
US11222904B2 (en) * 2019-01-07 2022-01-11 Chongqing Boe Optoelectronics Technology Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
CN110400809A (zh) * 2019-07-24 2019-11-01 深圳市华星光电半导体显示技术有限公司 TFT驱动背板及Micro-LED显示器
CN112002733B (zh) * 2020-08-06 2023-12-01 武汉华星光电半导体显示技术有限公司 Oled显示装置及制备方法
KR20230047845A (ko) * 2021-10-01 2023-04-10 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 표시 장치
CN114023764A (zh) * 2021-10-20 2022-02-08 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
KR20230089119A (ko) * 2021-12-13 2023-06-20 엘지디스플레이 주식회사 산화물 반도체를 포함하는 디스플레이 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794820A (zh) * 2009-01-16 2010-08-04 株式会社半导体能源研究所 半导体装置及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513436A (ja) * 1991-07-09 1993-01-22 Fujitsu Ltd 半導体装置
KR100291971B1 (ko) * 1993-10-26 2001-10-24 야마자끼 순페이 기판처리장치및방법과박막반도체디바이스제조방법
JPH09218425A (ja) 1996-02-09 1997-08-19 Toshiba Electron Eng Corp 液晶表示装置及びその製造方法
CN1197044C (zh) * 2000-05-26 2005-04-13 精工爱普生株式会社 显示装置及显示装置的驱动方法
JP2002319679A (ja) * 2001-04-20 2002-10-31 Semiconductor Energy Lab Co Ltd 半導体装置
JP2004241397A (ja) * 2003-01-23 2004-08-26 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法
KR100546707B1 (ko) 2003-04-30 2006-01-26 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그의 형성방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR100793357B1 (ko) * 2005-03-18 2008-01-11 삼성에스디아이 주식회사 박막트랜지스터와 평판표시장치 및 그의 제조 방법
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011181592A (ja) 2010-02-26 2011-09-15 Technology Research Association For Advanced Display Materials アクティブマトリクス表示装置及びアクティブマトリクス表示装置の製造方法
KR101234228B1 (ko) 2010-06-04 2013-02-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20120042037A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 유기 발광 장치 및 그 제조 방법
JPWO2012063436A1 (ja) 2010-11-10 2014-05-12 シャープ株式会社 表示装置用基板及び表示装置
KR20120078293A (ko) 2010-12-31 2012-07-10 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101889748B1 (ko) 2011-01-10 2018-08-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20120124316A (ko) 2011-05-03 2012-11-13 엘지디스플레이 주식회사 차광막을 포함한 박막 트랜지스터 어레이 기판 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794820A (zh) * 2009-01-16 2010-08-04 株式会社半导体能源研究所 半导体装置及其制造方法

Also Published As

Publication number Publication date
KR20140085305A (ko) 2014-07-07
EP2939273A1 (en) 2015-11-04
KR102206412B1 (ko) 2021-01-22
US9761650B2 (en) 2017-09-12
EP2939273B1 (en) 2019-12-04
WO2014104708A1 (en) 2014-07-03
US20140183476A1 (en) 2014-07-03
EP2939273A4 (en) 2016-12-28
CN104871321A (zh) 2015-08-26

Similar Documents

Publication Publication Date Title
CN104871321B (zh) 薄膜晶体管及其制造方法以及包括薄膜晶体管的显示设备
US11706966B2 (en) Display device
KR102141557B1 (ko) 어레이 기판
US9780121B2 (en) Touch sensor, touch panel, and manufacturing method of touch panel
EP2979303B1 (en) Thin-film transistor
KR20170031620A (ko) 표시 장치 및 그 제작 방법
US10535682B2 (en) Active device array substrate
JP7013902B2 (ja) 表示装置
WO2017159413A1 (ja) 半導体装置および半導体装置の製造方法
CN103872259B (zh) 双栅型薄膜晶体管和包括其的有机发光二极管显示器
CN111656430B (zh) 显示装置及电子设备
CN112514079A (zh) 半导体装置
CN110024135B (zh) 半导体装置
KR20210010333A (ko) 반도체 장치
KR101897345B1 (ko) 박막 트랜지스터
US20200201095A1 (en) Liquid crystal display device
KR20160063446A (ko) 어레이 기판
US20240038777A1 (en) Semiconductor device and method for manufacturing the semiconductor device
KR20230141798A (ko) 표시 장치의 제작 방법
CN116264793A (zh) 电致发光显示装置
CN113841253A (zh) 显示装置及电子设备
CN105988253A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant