KR102653947B1 - 표시장치 및 그 제조방법 - Google Patents
표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR102653947B1 KR102653947B1 KR1020150097544A KR20150097544A KR102653947B1 KR 102653947 B1 KR102653947 B1 KR 102653947B1 KR 1020150097544 A KR1020150097544 A KR 1020150097544A KR 20150097544 A KR20150097544 A KR 20150097544A KR 102653947 B1 KR102653947 B1 KR 102653947B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- pad
- electrode layer
- gate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 64
- 238000000059 patterning Methods 0.000 claims abstract description 46
- 239000010410 layer Substances 0.000 claims description 951
- 239000010408 film Substances 0.000 claims description 319
- 239000000758 substrate Substances 0.000 claims description 134
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 claims description 100
- 239000004065 semiconductor Substances 0.000 claims description 97
- 150000002894 organic compounds Chemical class 0.000 claims description 91
- 239000010409 thin film Substances 0.000 claims description 85
- 239000010936 titanium Substances 0.000 claims description 75
- 230000001681 protective effect Effects 0.000 claims description 56
- 229910052709 silver Inorganic materials 0.000 claims description 52
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 45
- 229910045601 alloy Inorganic materials 0.000 claims description 42
- 239000000956 alloy Substances 0.000 claims description 42
- 239000011229 interlayer Substances 0.000 claims description 41
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 40
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 37
- 229910052719 titanium Inorganic materials 0.000 claims description 37
- 229910052782 aluminium Inorganic materials 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 20
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 20
- 229910017604 nitric acid Inorganic materials 0.000 claims description 20
- 239000004332 silver Substances 0.000 claims description 20
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 19
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 14
- 239000011777 magnesium Substances 0.000 claims description 12
- 229920003023 plastic Polymers 0.000 claims description 10
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 claims description 7
- 229910052700 potassium Inorganic materials 0.000 claims description 7
- 239000011591 potassium Substances 0.000 claims description 7
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 6
- 229910052749 magnesium Inorganic materials 0.000 claims description 6
- 230000007797 corrosion Effects 0.000 abstract description 22
- 238000005260 corrosion Methods 0.000 abstract description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 17
- 239000001301 oxygen Substances 0.000 abstract description 17
- 229910052760 oxygen Inorganic materials 0.000 abstract description 17
- 238000007789 sealing Methods 0.000 abstract description 3
- 239000010949 copper Substances 0.000 description 85
- 238000005192 partition Methods 0.000 description 65
- 238000000034 method Methods 0.000 description 54
- 230000008569 process Effects 0.000 description 44
- 239000011651 chromium Substances 0.000 description 42
- 239000010931 gold Substances 0.000 description 32
- 229910001316 Ag alloy Inorganic materials 0.000 description 27
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 27
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 27
- 239000004020 conductor Substances 0.000 description 27
- 229910052802 copper Inorganic materials 0.000 description 27
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 23
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 229910052804 chromium Inorganic materials 0.000 description 21
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 21
- 239000002356 single layer Substances 0.000 description 20
- 238000005530 etching Methods 0.000 description 19
- 239000011810 insulating material Substances 0.000 description 19
- 239000003990 capacitor Substances 0.000 description 17
- 230000000694 effects Effects 0.000 description 16
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 16
- 229910052737 gold Inorganic materials 0.000 description 16
- 239000007769 metal material Substances 0.000 description 16
- 238000000206 photolithography Methods 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 14
- 238000002347 injection Methods 0.000 description 14
- 239000007924 injection Substances 0.000 description 14
- 229910052750 molybdenum Inorganic materials 0.000 description 14
- 239000011733 molybdenum Substances 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 238000003860 storage Methods 0.000 description 12
- 230000005525 hole transport Effects 0.000 description 10
- 229910052779 Neodymium Inorganic materials 0.000 description 9
- 238000000151 deposition Methods 0.000 description 9
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 9
- 229910052759 nickel Inorganic materials 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 238000005538 encapsulation Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910052697 platinum Inorganic materials 0.000 description 7
- 229920006254 polymer film Polymers 0.000 description 7
- 229910004205 SiNX Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 230000001737 promoting effect Effects 0.000 description 5
- 230000008054 signal transmission Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 239000003513 alkali Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000000704 physical effect Effects 0.000 description 4
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- 239000002585 base Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- -1 etc. Substances 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 239000000049 pigment Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910015275 MoF 6 Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
Abstract
본 발명의 표시장치 및 그 제조방법은 전면발광(top emission) 방식의 표시장치에 있어, 보조전극을 형성하여 음극의 저항을 감소시키는 한편 것을 특징으로 한다.
또한, 본 발명은 외부로 노출되는 패드전극을 다수의 패드전극 층으로 구성하고, 최상층에 수분 및 산소로부터 부식을 방지할 수 있는 물질을 적용하거나, 패드전극에 클래드(clad) 구조를 적용하여 저저항 패드전극 층을 밀봉함으로써 양극의 패터닝 시 에천트에 의한 패드전극의 손상을 방지하는 것을 특징으로 한다.
또한, 본 발명은 외부로 노출되는 패드전극을 다수의 패드전극 층으로 구성하고, 최상층에 수분 및 산소로부터 부식을 방지할 수 있는 물질을 적용하거나, 패드전극에 클래드(clad) 구조를 적용하여 저저항 패드전극 층을 밀봉함으로써 양극의 패터닝 시 에천트에 의한 패드전극의 손상을 방지하는 것을 특징으로 한다.
Description
본 발명은 표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 전면발광(top emission) 방식의 표시장치 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 경량 박형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다.
이러한 평판표시장치 분야에서, 액정표시장치(Liquid Crystal Display Device; LCD)는 가볍고 전력소모가 적어 주목 받는 디스플레이 장치 중 하나이다.
다른 디스플레이 장치로 표시장치는 자체발광형이기 때문에 액정표시장치에 비해 시야각과 명암비에서 우수하다. 또한, 백라이트(backlight)가 필요하지 않기 때문에 경량 박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르다는 장점이 있다.
이하, 표시장치의 기본적인 구조 및 동작 특성에 대해서 도면을 참조하여 상세히 설명한다.
도 1은 일반적인 유기발광다이오드의 발광원리를 설명하는 다이어그램이다.
표시장치는 일반적으로 도 1과 같은 구조의 유기발광다이오드를 구비한다.
도 1을 참조하면, 유기발광다이오드는 화소전극인 양극(anode)(18)과 공통전극인 음극(cathode)(28) 및 이들 사이에 형성된 유기 화합물층(31, 32, 35, 36, 37)을 구비한다.
이 때, 유기 화합물층(31, 32, 35, 36, 37)은 정공주입층(hole injection layer)(31), 정공수송층(hole transport layer)(32), 발광층(emission layer)(35), 전자수송층(electron transport layer)(36) 및 전자주입층(electron injection layer)(37)을 포함한다.
이렇게 구성되는 유기발광다이오드는 양극(18)과 음극(28)에 각각 양(+)과 음(-)의 구동전압이 인가되면 정공수송층(32)을 통과한 정공과 전자수송층(36)을 통과한 전자가 발광층(35)으로 이동되어 엑시톤(exciton)을 형성한다. 그리고, 엑시톤이 여기상태(excited state)에서 기저상태, 즉 안정한 상태(stable state)로 전이될 때 소정 파장의 빛이 발생된다.
표시장치는 전술한 구조의 유기발광다이오드가 형성된 서브-화소를 매트릭스 형태로 배열하고 그 서브-화소들을 데이터전압과 스캔전압으로 선택적으로 제어함으로써 화상을 표시한다.
이 때, 표시장치는 수동 매트릭스(passive matrix) 방식 또는 스위칭소자로써 TFT를 이용하는 능동 매트릭스(active matrix) 방식으로 나뉘어진다. 이 중 능동 매트릭스 방식은 능동소자인 TFT를 선택적으로 턴-온(turn on)시켜 서브-화소를 선택하고 스토리지 커패시터(storage capacitor)에 유지되는 전압으로 서브-화소의 발광을 유지한다.
또한, 표시장치는 빛이 방출되는 방향에 따라 전면발광(top emission) 방식과 후면발광(bottom emission) 방식 및 양면발광(dual emission) 방식으로 구분될 수 있다.
전면발광 방식 표시장치는 서브-화소가 배열된 기판의 반대방향으로 빛이 방출되는 방식이다. 이러한 전면발광 방식 표시장치는 서브-화소가 배열된 기판 방향으로 빛이 방출되는 후면발광 방식에 비하여 개구율을 증가시킬 수 있다는 장점이 있다.
이러한 전면발광 방식 표시장치는 유기 화합물층의 하부에 양극을 형성하고, 빛이 투과되는 유기 화합물층의 상부에 음극을 형성한다.
이 때, 음극은 일 함수가 낮은 반투과막으로 구현되기 위하여 얇게(~ 100Å) 형성되어야 한다. 이 경우 음극은 높은 저항을 가진다.
이와 같이 전면발광 방식 표시장치는 음극의 높은 비저항에 의해 전압강하(IR drop)가 발생한다. 이에 따라 서브-화소별로 서로 다른 레벨의 전압이 인가되어 휘도 또는 화질의 불균일을 초래하게 된다. 특히, 패널의 크기가 증가할수록 전압강하가 심화될 수 있다.
한편, 표시장치는 표시영역 및 표시영역 외곽의 패드영역으로 구분된다.
이 때, 표시영역에는 박막 트랜지스터 및 유기발광다이오드가 형성된다.
패드영역에는 외부전원으로부터 박막 트랜지스터 및 유기발광다이오드에 신호전압을 인가하기 위한 패드전극이 구비된다.
이 때, 패드영역에 형성되는 패드전극은 외부 습기와 산소로 인해 부식이 발생할 수 있다. 또한, 패드전극을 구성하는 물질에 따라 특정 에천트에 의해서도 부식이 발생할 수 있다. 패드전극이 부식되는 경우 신호 전달이 원활하지 않으며, 신뢰성이 문제될 수 있다.
본 발명의 목적은 외부로 노출된 패드전극의 수분 및 산소에 의한 부식을 방지하고, 양극의 패터닝 시 에천트에 의한 패드전극의 손상을 방지할 수 있는 표시장치 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 다수의 패드전극 층을 형성하는데 필요한 공정을 단순할 수 있는 표시장치 및 그 제조방법을 제공하는데 있다.
기타, 본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 표시장치는 기판의 표시영역에 있는 박막 트랜지스터; 상기 박막 트랜지스터와 연결된 유기발광다이오드; 및 상기 기판의 패드영역 상에 형성되어 상기 표시영역에 신호를 제공하도록 구성된, 적어도 제 1 패드전극 층, 제 2 패드전극 층 및 제 3 패드전극 층으로 이루어진 복수의 패드전극을 포함할 수 있다.
이 때, 상기 제 1 패드전극 층은 상기 제 2 패드전극 층의 배면에 배치된 접착력 촉진층이고, 상기 제 2 패드전극 층은 상기 제 1 패드전극 층 및 상기 제 3 패드전극 층보다 비저항이 낮은 금속으로 이루어지고, 상기 제 3 패드전극 층은 상기 제 2 패드전극 층의 상면에 배치된 상기 제 2 패드전극 층의 에치 스타퍼(etch stopper)일 수 있다.
상기 제 2 패드전극 층은 Cu를 포함하며, 상기 제 1 패드전극 층은 몰리브덴티타늄(MoTi), 티타늄(Ti) 및 이들의 합금을 포함할 수 있다.
이 때, 상기 제 1 패드전극 층의 물질은 상기 제 3 패드전극 층의 물질과 동일할 수 있다.
상기 제 1 패드전극 층, 상기 제 2 패드전극 층 및 상기 제 3 패드전극 층의 측면 및 상기 제 3 패드전극 층의 상면의 적어도 일부를 덮도록 구성된 보호막을 더 포함할 수 있다.
상기 제 3 패드전극 층은 상기 제 1 패드전극 층의 양 측면과 접하도록 구성되어, 상기 제 2 패드전극 층을 밀봉하도록 구성될 수 있다.
상기 유기발광다이오드는 제 1 전극, 유기 화합물층 및 제 2 전극을 포함하며, 상기 제 2 패드전극 층은 상기 제 1 전극의 패터닝 시 사용되는 에천트에 식각되는 물질로 이루어지고, 상기 제 3 패드전극 층은 상기 제 1 전극의 패터닝 시 사용되는 상기 에천트에 식각되지 않는 물질로 이루어질 수 있다.
이 때, 상기 제 1 전극은 Ag, Al 및 Ag 또는 Al이 포함된 합금 중 하나로 이루어질 수 있다.
이 때, 상기 복수의 패드전극은 상기 제 1 전극과 동일한 물질을 포함하지 않도록 구성될 수 있다.
상기 제 1 전극의 패터닝 시 사용된 상기 에천트는 인산, 질산 및 초산 중 적어도 하나를 포함하고, 불산칼륨 및 과산화수소수는 포함하지 않을 수 있다.
상기 복수의 패드전극 중 적어도 일부는 상기 제 1 패드전극 층의 배면에 배치되어 상기 제 1 패드전극 층과 접촉하는 제 4 패드전극 층을 더 포함할 수 있다.
이 때, 상기 제 1 패드전극 층인 접착력 촉진층은 상기 제 2 패드전극 층과 상기 제 4 패드전극 층 사이의 접착력을 증가시키도록 구성된 물질로 이루어질 수 있다.
이 때, 상기 제 4 패드전극 층과 상기 제 1 패드전극 층 사이에 배치되어 상기 제 4 패드전극 층의 상면의 일부를 덮도록 구성된 게이트절연막을 더 포함할 수 있다.
본 발명의 다른 일 실시예에 따른 표시장치는 상기 패드영역에 있는 패드라인 및 패드전극; 및 상기 표시영역에 식각에 의해 패터닝된 애노드를 포함하며, 상기 패드전극은 3층 구조이고, 상기 3층 구조의 최상층과 최하층은 동일한 물질로 구성되고, 상기 최상층은 상기 애노드의 패터닝에 사용되는 에천트에 반응하지 않고, 상기 3층 구조의 중간층의 부식을 방지하는 물질로 구성될 수 있다.
이 때, 상기 최상층은 상기 최하층의 양 측면과 접하도록 구성되어, 상기 중간층을 밀봉하도록 구성될 수 있다.
이 때, 상기 중간층은 Cu를 포함하며, 상기 최상층은 몰리브덴티타늄(MoTi), 티타늄(Ti) 또는 이들의 합금을 포함할 수 있다.
상기 표시영역은 데이터 배선을 더 포함하고, 상기 중간층 및 상기 최상층은 상기 데이터 배선과 동일층에 있을 수 있다.
상기 애노드는 Ag, Al 및 Ag 또는 Al이 포함된 합금 중 하나로 이루어질 수 있다.
본 발명의 일 실시예에 따른 표시장치의 제조방법은 기판의 표시영역 상에 박막 트랜지스터를 형성하는 단계; 상기 기판의 패드영역 상에 3층 구조의 패드전극을 형성하는 단계; 상기 박막 트랜지스터 및 상기 3층 구조의 패드전극 상에 보호막을 형성하는 단계; 상기 패드영역의 보호막을 선택적으로 제거하여 상기 3층 구조의 패드전극의 최상층을 외부로 노출시키는 오픈 홀을 형성하는 단계; 및 상기 박막 트랜지스터 상부의 보호막 상에 애노드를 식각에 의해 패터닝 하는 단계를 포함할 수 있다.
이 때, 상기 패터닝 하는 단계 동안 상기 오픈 홀을 통해 노출된 상기 최상층은 식각의 영향을 받지 않을 수 있다.
이 때, 상기 3층 구조의 패드전극의 중간층은 Cu를 포함하여 형성되며, 상기 3층 구조의 패드전극의 최하층 및 상기 최상층은 몰리브덴티타늄(MoTi), 티타늄(Ti) 또는 이들의 합금을 포함하고, 상기 애노드의 패터닝 시 사용되는 에천트는 인산, 질산 및 초산 중 적어도 하나를 포함하고, 불산칼륨 및 과산화수소는 포함하지 않을 수 있다.
상기 최상층은 상기 3층 구조의 패드전극의 최하층의 양 측면과 접하도록 형성되어, 상기 3층 구조의 패드전극의 중간층을 밀봉하도록 형성될 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 표시장치 및 그 제조방법은 전면발광 방식의 표시장치에 있어, 보조전극을 형성하여 음극의 저항을 감소시킴으로써 패널의 휘도 균일도를 향상시키는 효과를 제공한다.
또한, 본 발명의 일 실시예에 따른 표시장치 및 그 제조방법은 외부로 노출되는 패드전극을 다수의 패드전극 층으로 구성하고, 최상층에 수분 및 산소로부터 부식을 방지할 수 있는 물질을 적용함으로써 패드전극의 부식과 마이그레이션의 발생을 방지하여, 신호 전달 불량을 방지할 수 있다.
또한, 본 발명의 일 실시예에 따른 표시장치 및 그 제조방법은 패드전극에 클래드 구조를 적용하여 저저항 패드전극 층을 밀봉함으로써 양극의 패터닝 시 에천트에 의한 패드전극의 손상을 방지할 수 있다. 이에 따라 신뢰성이 향상되는 동시에 불량 감소 및 생산성 향상을 가져오는 효과를 제공한다.
또한, 본 발명의 일 실시예에 따른 표시장치의 제조방법은 다수의 패드전극 층을 형성하는데 필요한 공정을 단순화하여 제조비용을 감소시킬 수 있는 효과를 제공한다.
도 1은 일반적인 유기발광다이오드의 발광원리를 설명하는 다이어그램.
도 2는 표시장치의 서브-화소 구조를 설명하는 도면.
도 3은 본 발명의 제 1 실시예에 따른 표시장치의 구조를 예시적으로 나타내는 사시도.
도 4a 및 도 4b는 본 발명의 제 1 실시예에 따른 표시장치의 구조 일부를 개략적으로 나타내는 단면도.
도 5a 및 도 5b는 본 발명의 제 2 실시예에 따른 표시장치의 구조 일부를 개략적으로 나타내는 단면도.
도 6a 내지 도 6j는 도 5a에 도시된 본 발명의 제 2 실시예에 따른 표시장치의 제조방법을 순차적으로 나타내는 단면도.
도 7a 내지 도 7g는 도 5b에 도시된 본 발명의 제 2 실시예에 따른 표시장치의 제조방법을 순차적으로 나타내는 단면도.
도 8a 및 도 8b는 본 발명의 제 3 실시예에 따른 표시장치의 구조 일부를 개략적으로 나타내는 단면도.
도 9a 및 도 9b는 본 발명의 제 4 실시예에 따른 표시장치의 구조 일부를 개략적으로 나타내는 단면도.
도 10a 및 도 10b는 본 발명의 제 5 실시예에 따른 표시장치의 구조 일부를 개략적으로 나타내는 단면도.
도 11a 내지 도 11j는 도 10a에 도시된 본 발명의 제 5 실시예에 따른 표시장치의 제조방법을 순차적으로 나타내는 단면도.
도 12a 내지 도 12f는 도 10b에 도시된 본 발명의 제 5 실시예에 따른 표시장치의 제조방법을 순차적으로 나타내는 단면도.
도 2는 표시장치의 서브-화소 구조를 설명하는 도면.
도 3은 본 발명의 제 1 실시예에 따른 표시장치의 구조를 예시적으로 나타내는 사시도.
도 4a 및 도 4b는 본 발명의 제 1 실시예에 따른 표시장치의 구조 일부를 개략적으로 나타내는 단면도.
도 5a 및 도 5b는 본 발명의 제 2 실시예에 따른 표시장치의 구조 일부를 개략적으로 나타내는 단면도.
도 6a 내지 도 6j는 도 5a에 도시된 본 발명의 제 2 실시예에 따른 표시장치의 제조방법을 순차적으로 나타내는 단면도.
도 7a 내지 도 7g는 도 5b에 도시된 본 발명의 제 2 실시예에 따른 표시장치의 제조방법을 순차적으로 나타내는 단면도.
도 8a 및 도 8b는 본 발명의 제 3 실시예에 따른 표시장치의 구조 일부를 개략적으로 나타내는 단면도.
도 9a 및 도 9b는 본 발명의 제 4 실시예에 따른 표시장치의 구조 일부를 개략적으로 나타내는 단면도.
도 10a 및 도 10b는 본 발명의 제 5 실시예에 따른 표시장치의 구조 일부를 개략적으로 나타내는 단면도.
도 11a 내지 도 11j는 도 10a에 도시된 본 발명의 제 5 실시예에 따른 표시장치의 제조방법을 순차적으로 나타내는 단면도.
도 12a 내지 도 12f는 도 10b에 도시된 본 발명의 제 5 실시예에 따른 표시장치의 제조방법을 순차적으로 나타내는 단면도.
이하, 첨부한 도면을 참조하여 본 발명에 따른 표시장치 및 그 제조방법의 바람직한 실시예를 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.
소자(element) 또는 층이 다른 소자 또는 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below, beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 따라서 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
도 2는 표시장치의 서브-화소 구조를 설명하는 도면이다.
도 2를 참조하면, 표시장치는 제 1 방향으로 배열된 게이트라인(GL) 및 제 1 방향과 교차하는 제 2 방향으로 서로 이격하여 배열된 데이터라인(DL)과 구동 전원라인(VDDL)에 의해 서브-화소영역이 정의된다.
하나의 서브-화소영역 내에는 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT), 스토리지 커패시터(C) 및 유기발광다이오드(OLED)가 포함될 수 있다.
스위칭 박막 트랜지스터(ST)는 게이트라인(GL)에 공급되는 게이트 신호에 따라 스위칭 되어 데이터라인(DL)에 공급되는 데이터 신호를 구동 박막 트랜지스터(DT)에 공급한다.
그리고, 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)로부터 공급된 데이터 신호에 따라 스위칭 되어 구동 전원라인(VDDL)으로부터 유기발광다이오드(OLED)로 흐르는 전류를 제어한다.
스토리지 커패시터(C)는 구동 박막 트랜지스터(DT)의 게이트전극과 기저 전원라인(VSSL) 사이에 접속되어 구동 박막 트랜지스터(DT)의 게이트전극에 공급된 데이터 신호에 대응되는 전압을 저장하고, 저장된 전압으로 구동 트랜지스터(DT)의 턴-온 상태를 1 프레임 동안 일정하게 유지시킨다.
유기발광다이오드(OLED)는 구동 박막 트랜지스터(DT)의 소오스전극 또는 드레인전극과 기저 전원라인(VSSL) 사이에 전기적으로 접속되어 구동 박막 트랜지스터(DT)로부터 공급된 데이터 신호에 대응되는 전류에 의해 발광한다.
도 3은 본 발명의 제 1 실시예에 따른 표시장치의 구조를 예시적으로 나타내는 사시도이다. 이 때, 도 3은 패드영역에 연성 회로기판(Flexible Printed Circuit Board; FPCB)이 체결된 상태의 표시장치를 예로 들어 나타내고 있다.
그리고, 도 4a 및 도 4b는 본 발명의 제 1 실시예에 따른 표시장치의 구조 일부를 개략적으로 나타내는 단면도이다.
이 때, 도 4a는 표시장치의 TFT부 및 커패시터 형성부를 포함하는 하나의 서브-화소(sub pixel)를 예로 들어 나타내고 있다. 그리고, 도 4b는 게이트패드영역과 데이터패드영역의 일부를 순서대로 나타내고 있다.
특히, 도 4a는 코플라나 구조의 TFT를 이용한 전면발광 방식의 표시장치를 예로 들어 나타내고 있다. 다만, 본 발명이 코플라나 구조의 TFT에 한정되는 것은 아니다.
도 3을 참조하면, 본 발명의 제 1 실시예에 따른 표시장치는 크게 영상을 표시하는 패널 어셈블리(100)와 패널 어셈블리(100)에 연결되는 연성 회로기판(140)을 포함하여 구성될 수 있다.
패널 어셈블리(100)는 표시영역(active area)(AA)과 패드영역이 정의되는 TFT 기판(110)과 표시영역(AA)을 덮으면서 TFT 기판(110) 위에 형성되는 봉지층(encapsulation layer)(120)을 포함하여 구성될 수 있다.
이 때, 패드영역은 봉지층(120)에 의해 덮이지 않고 노출될 수 있다.
TFT와 유기발광다이오드 등이 구성되어 있는 TFT 기판(110)은 베이스가 되는 기판으로 폴리이미드 기판을 적용할 수 있으며, 이 때 그 배면에는 백 플레이트(back plate)(105)가 부착될 수 있다.
그리고, 봉지층(120) 위에는 외부로부터 입사된 광의 반사를 막기 위한 편광판(미도시)이 부착될 수 있다.
이 때, 도시하지 않았지만, TFT 기판(110)의 표시영역(AA)에는 서브-화소들이 매트릭스 형태로 배치된다. 그리고, 표시영역(AA)의 외측에는 서브-화소들을 구동시키기 위한 스캔 드라이버와 데이터 드라이버 등의 구동소자 및 기타 부품들이 위치한다.
이러한 TFT 기판(110)의 표시영역(AA)을 도 4a를 참조하여 구체적으로 설명한다. 도 4a를 참조하면, 본 발명의 제 1 실시예에 따른 표시장치는 기판(110), 구동 박막 트랜지스터(DT), 유기발광다이오드 및 보조전극라인(VSSLa)을 포함하여 구성될 수 있다.
우선, 구동 박막 트랜지스터(DT)는 반도체층(124), 게이트전극(121), 소오스전극(122) 및 드레인전극(123)을 포함한다.
반도체층(124)은 실리콘(Si), 유리(glass), 또는 투명한 플라스틱이나 고분자 필름 등의 절연물질로 이루어진 기판(110) 위에 형성된다. 다만, 본 발명의 기판(110)이 전술한 절연물질에 한정되는 것은 아니며, 기판(110) 위에 형성되는 다수의 층과 소자를 지지할 수 있는 재료면 충분하다.
반도체층(124)은 비정질 실리콘막 또는 비정질 실리콘을 결정화한 다결정 실리콘막, 산화물(oxide) 반도체, 또는 유기물(organic) 반도체 등으로 구성될 수 있다.
이 때, 기판(110)과 반도체층(124) 사이에는 버퍼층(미도시)이 더 형성될 수 있다. 버퍼층은 기판(110)으로부터 유출되는 알칼리 이온과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위해서 형성될 수 있다.
반도체층(124) 위에는 실리콘질화막(SiNx) 또는 실리콘산화막(SiO2) 등으로 이루어진 게이트절연막(115a)이 형성된다. 그리고, 그 위에 게이트전극(121)을 포함하는 게이트라인(미도시) 및 하부 유지전극(109)이 형성된다.
게이트절연막(115a)은 표시영역 및 패드영역에 형성될 수 있다. 즉, 게이트절연막(115a)은 반도체층(124)이 형성된 기판(110) 전면에 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
게이트전극(121)은 표시영역에서 반도체층(124)과 중첩되도록 형성될 수 있다.
게이트전극(121)과 게이트라인은 일체로 형성될 수 있다.
게이트전극(121)과 게이트라인 및 하부 유지전극(109)은 저저항 특성을 갖는 제 1 금속물질, 예를 들면 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 이들의 합금으로 이루어진 단일층 또는 다층으로 형성될 수 있다.
게이트전극(121)과 게이트라인 및 하부 유지전극(109)은 도면 상에는 단층으로 형성되어 있으나, 적어도 2층 이상의 다층으로 형성될 수 있다.
게이트전극(121)과 게이트라인 및 하부 유지전극(109) 위에는 실리콘질화막 또는 실리콘산화막 등으로 이루어진 층간절연막(inter insulation layer)(115b)이 형성된다. 그리고, 그 위에 데이터라인(미도시), 구동 전압라인(미도시) 및 소오스/드레인전극(122, 123) 및 상부 유지전극(119)이 형성된다. 이 때, 층간절연막(115b)은 다수의 콘택홀을 포함할 수 있다.
소오스전극(122)과 드레인전극(123)은 소정 간격으로 이격하여 형성되어 반도체층(124)과 전기적으로 연결된다. 보다 구체적으로는, 게이트절연막(115a) 및 층간절연막(115b)에는 반도체층(124)을 노출시키는 반도체층 컨택홀이 형성되어 있으며, 반도체층 컨택홀을 통해 소오스/드레인전극(122, 123)이 반도체층(124)과 전기적으로 접속된다.
소오스전극(122)과 데이터라인은 일체로 형성될 수 있다.
데이터라인, 구동 전압라인 및 소오스/드레인전극(122, 123) 및 상부 유지전극(119)은 도면 상에는 단층으로 형성되어 있으나, 적어도 2층 이상의 다층으로 형성될 수 있다.
이 때, 상부 유지전극(119)은 층간절연막(115b)을 사이에 두고 그 하부의 하부 유지전극(109)의 일부와 중첩하여 스토리지 커패시터를 형성한다.
데이터라인, 구동 전압라인, 소오스/드레인전극(122, 123) 및 상부 유지전극(119)은 저저항 특성을 갖는 제 2 금속물질, 예를 들면 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 이들의 합금으로 이루어진 단일층 또는 다층으로 형성될 수 있다.
데이터라인, 구동 전압라인, 소오스/드레인전극(122, 123) 및 상부 유지전극(119)이 형성된 기판(110) 위에는 보호막(115c) 및 평탄화막(115d)이 형성된다. 보호막(115c)은 표시영역 및 패드영역에 형성되며, 기판(110) 전면에 형성될 수 있다. 평탄화막(115d)은 패드영역에는 형성되지 않을 수 있다. 즉, 평탄화막(115d)은 박막 트랜지스터가 형성된 표시영역에만 형성될 수 있다.
다음으로, 유기발광다이오드는 제 1 전극(118), 유기 화합물층(130) 및 제 2 전극(128)을 포함하여 구성될 수 있다.
이러한 유기발광다이오드는 구동 박막 트랜지스터(DT)와 전기적으로 연결된다. 보다 구체적으로, 구동 박막 트랜지스터(DT) 상부에 형성된 보호막(115c) 및 평탄화막(115d)에는 구동 박막 트랜지스터(DT)의 드레인전극(123)을 노출시키는 드레인 컨택홀이 형성된다. 유기발광다이오드는 드레인 컨택홀을 통해 구동 박막 트랜지스터(DT)의 드레인전극(123)과 전기적으로 접속된다.
즉, 제 1 전극(118)은 평탄화막(115d) 위에 형성되고, 드레인 컨택홀을 통해 구동 박막 트랜지스터(DT)의 드레인전극(123)과 전기적으로 접속된다.
제 1 전극(118)은 유기 화합물층(130)에 전류(또는 전압)를 공급하는 것으로서, 소정 면적의 발광 영역을 정의한다.
또한, 제 1 전극(118)은 양극(anode)으로서 역할을 수행한다. 따라서, 제 1 전극(118)은 일함수가 비교적 큰 투명 도전성 물질을 포함할 수 있다. 예를 들어, 제 1 전극(118)은 다수의 전극 층으로 구성될 수 있다. 일 예로, 제 1 전극(118)은 제 1 전극 층(118a), 제 2 전극 층(118b) 및 제 3 전극 층(118c)이 순차적으로 적층된 3층 구조로 형성될 수 있다.
제 1 전극 층(118a)은 제 2 전극 층(118b)의 접착력을 높일 수 있다. 예를 들어, 제 1 전극 층(118a)은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)의 투명 도전물질로 형성될 수 있다.. 그리고, 제 2 전극 층(118b)은 반사효율이 높은 금속 물질로 이루어진 반사층일 수 있다. 예를 들어, 반사효율이 높은 금속물질은 알루미늄(Al), 은(Ag), 금(Au), 백금(Pt), 크롬(Cr) 또는 이들을 함유하는 합금을 포함할 수 있다.
제 3 전극 층(118c)은 큰 일함수를 가짐으로써, 제 1 전극(118)이 애노드 전극의 역할을 할 수 있도록 한다. 예를 들어, 제 3 전극 층(118c)은 ITO 또는 IZO의 투명 도전물질로 형성될 수 있다.
다만, 본 발명이 이에 한정되는 것은 아니다.
제 1 전극(118)이 형성된 기판(110) 위에는 뱅크(bank)(115e)가 형성된다. 이 때, 뱅크(115e)는 제 1 전극(118) 가장자리 주변을 둑처럼 둘러싸서 제 1 개구부(opening)를 정의하며 유기 절연물질 또는 무기 절연물질로 만들어질 수 있다. 뱅크(115e)는 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 경우 뱅크(115e)는 차광부재의 역할을 한다.
뱅크(115e)는 제 1 전극(118)의 측면을 둘러싸는 형태로 형성되어, 제 1 전극(118)의 측면의 부식을 방지할 수 있다.
이 때, 본 발명의 제 1 실시예에서, 뱅크(115e)는 후술할 보조전극(125)의 일부를 노출시키는 제 2 개구부를 더 포함한다.
유기 화합물층(130)은 제 1 전극(118)과 제 2 전극(128) 사이에 형성된다. 유기 화합물층(130)은 제 1 전극(118)으로부터 공급되는 정공과 제 2 전극(128)으로부터 공급되는 전자의 결합에 의해 발광한다.
이 때, 도 4a에서는 기판(110) 전면에 유기 화합물층(130)이 형성된 경우를 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니다. 제 1 전극(118) 위에만 유기 화합물층(130)이 형성될 수도 있다.
도 4a에서는 유기 화합물층(130)을 단층으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 유기 화합물층(130)은 빛을 내는 발광층 외에 발광층의 발광 효율을 향상하기 위한 부대층(auxiliary layer)을 포함하는 다층 구조를 가질 수 있다.
제 2 전극(128)은 유기 화합물층(130) 위에 형성되어 유기 화합물층(130)에 전자를 제공한다.
제 2 전극(128)은 음극(cathode)으로서 역할을 수행한다. 따라서, 제 2 전극(128)은 투명 도전성 물질로 이루어질 수 있다. 예를 들어, 투명 도전성 물질은 ITO 또는 IZO을 포함할 수 있다. 제 2 전극(128)은 유기 화합물층(130)과 접하는 쪽에 일 함수가 낮은 금속 물질로 이루어진 얇은 금속막(미도시)을 더 포함할 수 있다. 예를 들어, 일 함수가 늦은 금속은 마그네슘(Mg), 은(Ag) 및 이들의 화합물을 포함할 수 있다.
전면발광 방식의 경우 제 2 전극(128)은 일 함수가 낮고 반투과성을 만족해야 하기 때문에 얇은 두께로 형성된다. 이에 따라, 제 2 전극(128)은 저항이 높아지고, 높은 저항에 의하여 전압 강하(IR drop)가 발생한다.
이에 따라서, 본 발명의 제 1 실시예에서는 제 2 전극(128)의 저항을 감소시켜 전압 강하를 낮추기 위해서 보조전극라인(VSSLa)이 제 1 전극(118)과 동일층 위에 형성되는 것을 특징으로 한다. 보조전극라인(VSSLa)은 전술한 보조전극(125) 및 격벽(135)을 포함하여 구성될 수 있다.
보조전극(125)은 제 1 전극(118)과 동일층 위에 이격하여 형성된다. 예를 들어, 보조전극(125)은 일 방향으로 길게 연장되어 외부의 VSS 패드(미도시)와 연결될 수 있다.
상기 보조전극(125)은 제 1 전극(118)과 실질적으로 동일하게 제 1, 제 2 및 제 3 보조전극 층(125a, 125b, 125c)의 3층 구조로 이루어질 수 있다. 이 때, 보조전극(125)은 제 2 전극(128) 증착 시 제 3 보조전극 층(125c)에 직접 컨택 될 수 있다. 즉, 제 2 전극(128)이 격벽(135) 하부까지 증착되어 보조전극(125)과 컨택이 이루어지게 된다. 다만, 본 발명이 이에 한정되는 것은 아니다.
격벽(135)은 보조전극(125) 위에 형성된다.
이 때, 격벽(135)은 상부에서 하부로 갈수록 단면적이 작아지는 역 테이퍼(taper) 형상을 가질 수 있다. 예를 들어, 격벽(135)의 측면과 보조전극(125)이 이루는 각도는 20도 내지 80도로 이루어질 수 있으며, 이렇게 측면에 각도를 가지는 역 테이퍼 형상으로 인하여 후술할 쉐이딩(shading) 효과를 얻을 수 있다.
격벽(135)은 유기 화합물층(130)에 보조전극(125)을 노출시키는 전극 컨택홀을 형성시킨다. 유기 화합물층(130)은 쉐이딩 효과에 의하여 격벽(135)의 상부에 형성되고, 격벽(135)의 상부 아래에는 형성되지 않는다. 즉, 유기 화합물층(130)은 직진성을 가지는 증발에 의해 기판(110) 위에 증착 되고, 역 테이퍼 형상을 가지는 격벽(140)에 의해 격벽(140)의 상부 아래에는 형성되지 않게 된다. 따라서, 유기 화합물층(130)에 전극 컨택홀이 형성된다.
격벽(135) 위에는 유기 화합물층(130)과 제 2 전극(128)이 순차적으로 적층 된다.
이 때, 표시영역이 구성되는 TFT 기판(110)의 가장자리 영역은 패드영역이며, 패드영역에는 게이트패드영역 및 데이터패드영역이 포함된다.
도 4b를 참조하면, 게이트패드영역과 데이터패드영역에는 게이트라인과 데이터라인에 각각 전기적으로 접속하는 게이트패드전극(126p)과 데이터패드전극(127p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 게이트라인과 데이터라인에 전달하게 된다.
즉, 게이트라인과 데이터라인은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인(116p)과 데이터패드라인(117p)에 연결된다. 상기 게이트패드라인(116p)과 데이터패드라인(117p)은 각각 게이트패드라인 패턴(116p')과 데이터패드라인 패턴(117p')을 통해 게이트패드전극(126p)과 데이터패드전극(127p)에 전기적으로 접속된다. 따라서, 게이트라인과 데이터라인은 게이트패드전극(126p)과 데이터패드전극(127p)을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가 받게 된다.
이 때, 게이트패드라인(116p)은 게이트라인과 일체로 형성될 수 있다.
또한, 패드영역의 게이트패드라인(116p)과 데이터패드라인(117p)은 표시영역의 게이트전극(121) 및 게이트라인과 동일 공정에서 형성될 수 있다.
데이터패드라인 패턴(117p')은 데이터라인과 일체로 형성될 수 있다.
또한, 패드영역의 게이트패드라인 패턴(116p')과 데이터패드라인 패턴(117p')은 표시영역의 데이터라인, 구동 전압라인 및 소오스/드레인전극(122, 123) 및 상부 유지전극(119)과 동일 공정에서 형성될 수 있다.
이 때, 게이트패드라인(116p)과 데이터패드라인(117p)은 도면 상에 단층으로 형성되어 있으나, 역시 적어도 2층 이상의 다층으로 형성될 수 있다.
패드영역의 층간절연막(115b)은 게이트패드라인(116p)과 데이터패드라인(117p)을 노출시키는 콘택홀을 포함할 수 있다. 또한, 패드영역의 보호막(115c)은 게이트패드라인 패턴(116p')과 데이터패드라인 패턴(117p')을 노출시키는 콘택홀을 포함할 수 있다.
패드영역의 콘택홀은 드레인전극(123)을 노출시키는 드레인 콘택홀과 동일 공정에서 함께 형성될 수 있다. 다만, 본 발명에 따른 콘택홀의 형성 방법은 이에 한정되지 않는다.
이 때, 본 발명의 제 1 실시예에 따른 게이트패드전극(126p)과 데이터패드전극(127p)은 표시영역의 제 1 전극(118) 및 보조전극(125)과 실질적으로 동일하게 3층 구조이다. 예를 들어, ITO/Ag 합금/ITO의 3층 구조로 이루어진 것을 특징으로 한다.
즉, 본 발명의 제 1 실시예에 따른 게이트패드전극(126p)은 제 1, 제 2 및 제 3 게이트패드전극 층(126pa, 126pb, 126pc)으로 구성될 수 있으며, 데이터패드전극(127p)은 제 1, 제 2 및 제 3 데이터패드전극 층(127pa, 127pb, 127pb)의 3층 구조로 이루어질 수 있다.
본 발명의 제 1 실시예에 따른 표시장치는 반사율을 향상시키기 위해 제 1 전극(118)의 제 2 전극 층(118b)을 Ag 또는 Ag 합금으로 형성하게 되면, 패드전극, 즉 게이트패드전극(126p)과 데이터패드전극(127p) 역시 ITO/Ag 또는 Ag 합금/ITO로 구성되게 된다. 이 때, 본 발명의 제 1 실시예는 제 2 패드전극 층(126pb, 127pb) 위에 ITO로 이루어진 제 1 패드전극 층(126pa, 127pa)이 위치함에 따라 외부 습기와 산소로 인한 Ag 또는 Ag 합금의 부식이 어느 정도 방지될 수 있다.
다만, 제 2 패드전극 층(126pb, 127pb)의 측면이 외부로 노출되어 있어, 제 1 전극(118)의 패터닝 시 에천트에 의한 Ag 또는 Ag 합금의 부식 및 이동(migration)을 피할 수 없으며, 이에 의해 인접 배선과의 단락이 발생할 가능성이 있다. 패드전극(126p, 127p)의 부식이 발생하게 되면 드라이버 구동회로의 신호전달이 원활하지 않게 되어 불량이 발생할 수도 있다.
이에 따라서, 본 발명의 제 2 실시예에서는 데이터 배선 층에 패드전극을 형성하고, 보호막을 이용하여 제 2 패드전극 층의 측면을 밀봉하는 것을 특징으로 한다. 또한, 패드영역의 패드전극에 Ag 또는 Ag 합금을 식각하는 에천트에 대해 식각 선택성을 갖는 MoTi/Cu/MoTi의 3층 구조를 적용함으로써 제 1 전극의 패터닝 시 에천트에 의한 패드전극의 손상을 방지할 수 있게 되는데, 이를 도면을 참조하여 상세히 설명한다.
이 때, 식각 선택성이란, 서로 다른 종류의 박막을 동일한 에천트에 의해 식각할 때, 식각이 되는 박막과 식각이 되지 않는 박막이 존재함에 따라 두 박막간에 식각 시에 선택성을 가진다고 말할 수 있다. 즉, 식각이 되는 박막은 식각 선택성이 없다고 할 수 있고, 식각이 되지 않는 박막은 식각 선택성이 있다고 할 수 있다. 따라서, 식각 선택성은 식각의 유무에 따라 결정된다고 할 수 있다.
따라서, Ag 또는 Ag 합금을 식각하는 에천트에 대해 식각이 되지 않는 MoTi와 식각이 되는 Cu간에 식각 선택성을 가진다. 즉, 패드영역의 패드전극에 식각 선택성을 가지는 MoTi/Cu/MoTi의 3층 구조를 적용함으로써 제 1 전극의 패터닝 시 에천트에 의한 패드전극의 손상을 방지할 수 있다.
도 5a 및 도 5b는 본 발명의 제 2 실시예에 따른 표시장치의 구조 일부를 개략적으로 나타내는 단면도이다.
이 때, 도 5a는 표시장치의 TFT부 및 커패시터 형성부를 포함하는 하나의 서브-화소를 예를 들어 나타내고 있으며, 도 5b는 게이트패드영역과 데이터패드영역의 일부를 순서대로 나타내고 있다.
특히, 도 5a는 코플라나 구조의 TFT를 이용한 전면발광 방식의 표시장치의 하나의 서브-화소를 예를 들어 나타내고 있다. 본 발명이 코플라나 구조의 TFT에 한정되는 것은 아니다.
도 5a를 참조하면, 본 발명의 제 2 실시예에 따른 전면발광 방식의 표시장치는 기판(210), 구동 박막 트랜지스터(DT), 유기발광다이오드 및 보조전극라인(VSSLa)을 포함한다. 다만, 본 발명이 이에 한정되는 것은 아니며, 보조전극라인(VSSLa)을 포함하지 않을 수도 있다.
전술한 제 1 실시예와 동일하게 구동 박막 트랜지스터(DT)는 반도체층(224), 게이트전극(221), 소오스전극(222) 및 드레인전극(223)을 포함한다.
반도체층(224)은 실리콘(Si), 유리(glass), 또는 투명한 플라스틱이나 고분자 필름 등의 절연물질로 이루어진 기판(210) 위에 형성된다. 본 발명의 기판(210)이 전술한 절연물질에 한정되는 것은 아니며, 기판(210) 위에 형성되는 다수의 층과 소자를 지지할 수 있는 재료면 충분하다.
반도체층(224)은 비정질 실리콘막 또는 비정질 실리콘을 결정화한 다결정 실리콘막으로 구성될 수 있다.
이 때, 기판(210)과 반도체층(224) 사이에는 버퍼층(미도시)이 더 형성될 수 있다. 버퍼층은 반도체층(224)의 결정화 시 기판(210)으로부터 유출되는 알칼리 이온과 같은 불순물로부터 박막 트랜지스터를 보호하기 위해서 형성될 수 있다.
반도체층(224) 위에는 실리콘질화막(SiNx) 또는 실리콘산화막(SiO2) 등으로 이루어진 게이트절연막(215a)이 형성되어 있으며, 그 위에 게이트전극(221)을 포함하는 게이트라인(미도시) 및 하부 유지전극(209)이 형성되어 있다.
게이트절연막(215a)은 표시영역 및 패드영역에 형성될 수 있다. 즉, 게이트절연막(215a)은 반도체층(224)이 형성된 기판(210) 전면에 형성될 수 있다. 본 발명이 이에 한정되는 것은 아니다.
게이트전극(221)은 표시영역에서 반도체층(224)과 중첩되도록 형성될 수 있다.
게이트전극(221)과 게이트라인은 일체로 형성될 수 있다.
게이트전극(221)과 게이트라인 및 하부 유지전극(209)은 저저항 특성을 갖는 제 1 금속물질, 예를 들면 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 이들의 합금으로 이루어진 단일층 또는 다층으로 형성될 수 있다.
게이트전극(221)과 게이트라인 및 하부 유지전극(209)은 도면 상에는 단층으로 형성되어 있으나, 적어도 2층 이상의 다층으로 형성될 수 있다.
게이트전극(221)과 게이트라인 및 하부 유지전극(209) 위에는 실리콘질화막 또는 실리콘산화막 등으로 이루어진 층간절연막(215b)이 형성되어 있으며, 그 위에 데이터라인(미도시), 구동 전압라인(미도시) 및 소오스/드레인전극(222, 223) 및 상부 유지전극(219)이 형성되어 있다. 이 때, 층간절연막(215b)은 다수의 콘택홀을 포함할 수 있다.
소오스전극(222)과 드레인전극(223)은 소정 간격으로 이격하여 형성되어 있으며, 반도체층(224)과 전기적으로 연결된다. 보다 구체적으로는, 게이트절연막(215a) 및 층간절연막(215b)에는 반도체층(224)을 노출시키는 반도체층 컨택홀이 형성되어 있으며, 반도체층 컨택홀을 통해 소오스/드레인전극(222, 223)이 반도체층(224)과 전기적으로 접속되어 있다.
소오스전극(222)과 데이터라인은 일체로 형성될 수 있다.
이 때, 상부 유지전극(219)은 층간절연막(215b)을 사이에 두고 그 하부의 하부 유지전극(209)의 일부와 중첩하여 스토리지 커패시터를 형성하게 된다.
이 때, 본 발명의 제 2 실시예에 따른 데이터 배선, 즉 데이터라인, 구동 전압라인, 소오스/드레인전극(222, 223) 및 상부 유지전극(219)은 다층으로 형성될 수 있다. 예를 들어, 본 발명의 제 2 실시예에 따른 데이터 배선은 3층으로 이루어질 수 있다.
즉, 소오스전극(222)은 제 1, 제 2 및 제 3 소오스전극 층(222a, 222b, 222c)의 3층 구조로 이루어질 수 있으며, 드레인전극(223)은 제 1, 제 2 및 제 3 드레인전극 층(223a, 223b, 223c)의 3층 구조로 이루어질 수 있다.
또한, 상부 유지전극(219)은 제 1, 제 2 및 제 3 상부 유지전극 층(219a, 219b, 219c)의 3층 구조로 이루어질 수 있다.
제 1 소오스전극 층(222a), 제 1 드레인전극 층(223a) 및 제 1 상부 유지전극 층(219a)은 동일 물질로 형성될 수 있다. 제 1 소오스전극 층(222a), 제 1 드레인전극 층(223a) 및 제 1 상부 유지전극 층(219a)은 각각 제 2 소오스전극 층(222b), 제 2 드레인전극 층(223b) 및 제 2 상부 유지전극 층(219b)의 접착력을 향상시킬 수 있다.
예를 들어, 제 1 소오스전극 층(222a), 제 1 드레인전극 층(223a) 및 제 1 상부 유지전극 층(219a)은 몰리브덴티타늄(MoTi), 티타늄(Ti) 또는 이들의 합금 중 어느 하나로 형성될 수 있다.
또한, 제 2 소오스전극 층(222b), 제 2 드레인전극 층(223b) 및 제 2 상부 유지전극 층(219b)은 동일 물질로 형성될 수 있다. 제 2 소오스전극 층(222b), 제 2 드레인전극 층(223b) 및 제 2 상부 유지전극 층(219b)은 저항이 작은 물질로 형성될 수 있다. 예를 들어, 제 2 소오스전극 층(222b), 제 2 드레인전극 층(223b) 및 제 2 상부 유지전극 층(219b)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 또는 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다. 바람직하게는, 제 2 소오스전극 층(222b), 제 2 드레인전극 층(223b) 및 제 2 상부 유지전극 층(219b)은 구리(Cu)를 포함할 수 있다.
제 3 소오스전극 층(222c), 제 3 드레인전극 층(223c) 및 제 3 상부 유지전극 층(219c)은 동일 물질로 형성될 수 있다. 제 3 소오스전극 층(222c), 제 3 드레인전극 층(223c) 및 제 3 상부 유지전극 층(219c)은 외부에 노출되더라도 산소 및 수분에 의해 부식되지 않는 물질로 형성될 수 있다. 예를 들어, 제 3 소오스전극 층(222c), 제 3 드레인전극 층(223c) 및 제 3 상부 유지전극 층(219c)은 몰리브덴티타늄(MoTi), 티타늄(Ti) 또는 이들의 합금 중 어느 하나로 형성될 수 있다.
따라서, 본 발명의 제 2 실시예에 따른 데이터 배선은 MoTi/Cu/MoTi의 3층 구조로 이루어질 수 있다.
데이터라인, 구동 전압라인, 소오스/드레인전극(222, 223) 및 상부 유지전극(219)이 형성된 기판(210) 위에는 보호막(215c) 및 평탄화막(215d)이 형성되어 있다. 보호막(215c)은 표시영역 및 패드영역에 형성되며, 기판(210) 전면에 형성될 수 있다. 평탄화막(215d)은 패드영역에는 형성되지 않을 수 있다. 즉, 평탄화막(215d)은 박막 트랜지스터가 형성된 표시영역에만 형성될 수 있다.
다음으로, 유기발광다이오드는 제 1 전극(218), 유기 화합물층(230) 및 제 2 전극(228)을 포함한다.
상기 유기발광다이오드는 구동 박막 트랜지스터(DT)와 전기적으로 연결된다. 이 때, 구동 박막 트랜지스터(DT) 상부에 형성된 보호막(215c) 및 평탄화막(215d)은 구동 박막 트랜지스터(DT)의 드레인전극(223)을 노출시키는 드레인 컨택홀이 형성되어 있다. 유기발광다이오드는 드레인 컨택홀을 통해 구동 박막 트랜지스터(DT)의 드레인전극(223)과 전기적으로 접속된다.
즉, 제 1 전극(218)은 평탄화막(215d) 위에 형성되고, 드레인 컨택홀을 통해 구동 박막 트랜지스터(DT)의 드레인전극(223)과 전기적으로 접속된다.
제 1 전극(218)은 유기 화합물층(230)에 전류(또는 전압)를 공급하는 것으로서, 소정 면적의 발광 영역을 정의한다.
또한, 제 1 전극(218)은 양극으로서 역할을 수행한다. 따라서, 제 1 전극(218)은 일함수가 비교적 큰 투명 도전성 물질을 포함할 수 있다. 제 1 전극(218)은 다수의 전극 층으로 구성될 수 있다. 예를 들어, 제 1 전극(218)은 제 1 전극 층(218a), 제 2 전극 층(218b) 및 제 3 전극 층(218c)이 순차적으로 적층된 3층 구조로 형성될 수 있다.
제 1 전극 층(218a)은 제 2 전극 층(218b)의 접착력을 높일 수 있다. 예를 들어, 제 1 전극 층(218a)은 ITO 또는 IZO의 투명 도전물질로 형성될 수 있다. 그리고, 제 2 전극 층(218b)은 반사효율이 높은 금속 물질로 이루어진 반사층일 수 있다. 예를 들어, 제 2 전극 층(218b)은 알루미늄(Al), 은(Ag), 금(Au), 백금(Pt), 크롬(Cr) 또는 이들을 함유하는 합금을 포함할 수 있다.
제 3 전극 층(218c)은 큰 일함수를 가짐으로써, 제 1 전극(218)이 애노드 전극의 역할을 할 수 있도록 한다. 예를 들어, 제 3 전극 층(218c)은 ITO 또는 IZO의 투명 도전물질로 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
제 1 전극(218)이 형성된 기판(210) 위에는 뱅크(215e)가 형성되어 있다. 이 때, 뱅크(215e)는 제 1 전극(218) 가장자리 주변을 둑처럼 둘러싸서 개구부를 정의하며 유기 절연물질 또는 무기 절연물질로 만들어진다. 뱅크(215e)는 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 경우 뱅크(215e)는 차광부재의 역할을 하게 된다.
뱅크(215e)는 제 1 전극(218)의 측면을 둘러싸는 형태로 형성되어, 제 1 전극(218)의 측면의 부식을 방지할 수 있다.
본 발명의 제 2 실시예에서, 뱅크(215e)는 후술할 보조전극(225)의 일부를 노출시키는 제 2 개구부를 더 포함한다.
유기 화합물층(230)은 제 1 전극(218)과 제 2 전극(228) 사이에 형성된다. 유기 화합물층(230)은 제 1 전극(218)으로부터 공급되는 정공과 제 2 전극(228)으로부터 공급되는 전자의 결합에 의해 발광한다.
이 때, 도 5a에서는 기판(210) 전면에 유기 화합물층(230)이 형성된 경우를 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며, 제 1 전극(218) 위에만 유기 화합물층(230)이 형성될 수 있다.
도 5a에서는 유기 화합물층(230)을 단층으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 유기 화합물층(230)은 빛을 내는 발광층 외에 발광층의 발광 효율을 향상하기 위한 부대층을 포함하는 다층 구조를 가질 수 있다.
제 2 전극(228)은 유기 화합물층(230) 위에 형성되어 유기 화합물층(230)에 전자를 제공한다.
제 2 전극(228)은 음극으로서 역할을 수행한다. 따라서, 제 2 전극(228)은 투명 도전성 물질로 이루어진다. 예를 들어, 제 2 전극(228)은 ITO 또는 IZO을 포함할 수 있다. 제 2 전극(228)은 유기 화합물층(230)과 접하는 쪽에 일 함수가 낮은 금속 물질로 이루어진 얇은 금속막(미도시)을 더 포함할 수 있다. 예를 들어, 얇은 금속막(미도시)은 마그네슘(Mg), 은(Ag) 및 이들의 화합물을 포함할 수 있다.
또한, 전술한 본 발명의 제 1 실시예와 동일하게 제 2 전극(228)의 저항을 감소시키기 위해서 보조전극라인(VSSLa)이 제 1 전극(218)과 동일층 위에 형성되어 있다. 이 때, 보조전극라인(VSSLa)은 전술한 보조전극(225) 및 격벽(235)을 포함한다.
보조전극(225)은 제 1 전극(218)과 동일층 위에 이격하여 형성된다. 예를 들어, 보조전극(225)은 일 방향으로 연속적으로 연장되어 외부의 VSS 패드(미도시)와 연결될 수 있다.
상기 보조전극(225)은 제 1 전극(218)과 실질적으로 동일하게 제 1, 제 2 및 제 3 보조전극 층(225a, 225b, 225c)의 3층 구조로 이루어져 제 2 전극(228) 증착 시 제 3 보조전극 층(225c)에 직접 컨택 될 수 있다. 즉, 제 2 전극(228)이 격벽(235) 하부까지 증착되어 보조전극(225)과 컨택이 이루어지게 된다. 본 발명이 이에 한정되는 것은 아니다.
격벽(235)은 보조전극(225) 위에 형성된다.
이 때, 격벽(235)은 상부에서 하부로 갈수록 단면적이 작아지는 역 테이퍼 형상을 가질 수 있다. 예를 들어, 격벽(235)의 측면과 보조전극(225)이 이루는 각도는 20도 내지 80도로 이루어질 수 있으며, 이렇게 측면에 각도를 가지는 역 테이퍼 형상으로 인하여 후술할 쉐이딩 효과를 얻을 수 있다.
격벽(235)은 유기 화합물층(230)에 보조전극(225)을 노출시키는 전극 컨택홀을 형성시킨다. 유기 화합물층(230)은 쉐이딩 효과에 의하여 격벽(235)의 상부에 형성되고, 격벽(235)의 상부 아래에는 형성되지 않는다. 따라서, 유기 화합물층(230)에 전극 컨택홀이 형성된다.
격벽(235) 위에는 유기 화합물층(230)과 제 2 전극(228)이 순차적으로 적층 된다.
이 때, 표시영역이 구성되는 TFT 기판(210)의 가장자리 영역은 패드영역이며, 패드영역에는 게이트패드영역 및 데이터패드영역이 포함된다.
도 5b를 참조하면, 게이트라인과 데이터라인에 각각 전기적으로 접속하는 게이트패드전극(226p)과 데이터패드전극(227p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 게이트라인과 데이터라인에 전달하게 된다.
즉, 게이트라인과 데이터라인은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인(216p)과 데이터패드라인(217p)에 연결된다. 이러한 게이트패드라인(216p)과 데이터패드라인(217p)은 게이트패드전극(226p)과 데이터패드전극(227p)에 각각 전기적으로 접속된다. 따라서, 게이트라인과 데이터라인은 게이트패드전극(226p)과 데이터패드전극(227p)을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가 받게 된다.
이 때, 게이트패드라인(216p)은 게이트라인과 일체로 형성될 수 있다.
또한, 패드영역의 게이트패드라인(216p)과 데이터패드라인(217p)은 표시영역의 게이트전극(221) 및 게이트라인과 동일 공정에서 형성될 수 있다.
데이터패드전극(227p)은 데이터라인과 일체로 형성될 수 있다.
또한, 패드영역의 게이트패드전극(226p)과 데이터패드전극(227p)은 표시영역의 데이터라인, 구동 전압라인 및 소오스/드레인전극(222, 223) 및 상부 유지전극(219)과 동일 공정에서 형성될 수 있다.
이 때, 게이트패드라인(216p)과 데이터패드라인(217p)은 도면 상에 단층으로 형성되어 있으나, 적어도 2층 이상의 다층으로 형성될 수 있다.
패드영역의 층간절연막(215b)은 게이트패드라인(216p)과 데이터패드라인(217p)을 노출시키는 콘택홀을 포함할 수 있다. 또한, 패드영역의 보호막(215c)은 게이트패드전극(226p)과 데이터패드전극(227p)을 노출시키는 콘택홀을 포함할 수 있다.
패드영역의 콘택홀은 드레인전극(223)을 노출시키는 드레인 콘택홀과 동일 공정에서 함께 형성될 수 있다. 본 발명에 따른 콘택홀의 형성 방법은 이에 한정되지 않는다.
이 때, 본 발명의 제 2 실시예에 따른 게이트패드전극(226p)과 데이터패드전극(227p)은 표시영역의 데이터 배선과 동일층에 형성하되, 데이터 배선과 실질적으로 동일한 3층 구조이다. 예를 들어, MoTi/Cu/MoTi의 3층 구조로 형성하는 것을 특징으로 한다.
즉, 본 발명의 제 2 실시예에서는 패드영역의 게이트패드전극(226p)과 데이터패드전극(227p)에 Ag 또는 Ag 합금을 식각하는 에천트에 대해 식각 선택성을 갖는 MoTi/Cu/MoTi의 3층 구조를 적용하는 한편, 보호막(215c)의 패터닝 시 오픈 홀(H)을 형성하여 게이트패드전극(226p)과 데이터패드전극(227p)의 일부를 외부에 노출시키는 것을 특징으로 한다.
이 때, 상부 MoTi는 Ag 또는 Ag 합금을 식각하는 에천트의 에치 스타퍼(etch stopper)로 작용할 수 있다.
전술한 바와 같이 본 발명의 제 2 실시예에 따른 게이트패드전극(226p)은 제 1, 제 2 및 제 3 게이트패드전극 층(226pa, 226pb, 226pc)으로 구성될 수 있으며, 데이터패드전극(227p)은 제 1, 제 2 및 제 3 데이터패드전극 층(227pa, 227pb, 227pc)의 3층 구조로 이루어질 수 있다.
최하층인 제 1 게이트패드전극 층(226pa)과 제 1 데이터패드전극 층(227pa)은 중간층인 제 2 게이트패드전극 층(226pb)과 제 2 데이터패드전극 층(227pb)의 접착력을 높이는 접착력 촉진층일 수 있다. 즉, 제 1 게이트패드전극 층(226pa)은 제 2 게이트패드전극 층(226pb)과 그 하부의 제 4 패드전극 층, 즉 게이트패드라인(216p) 사이의 접착력을 증가시키도록 구성된 물질로 이루어질 수 있다. 또한, 제 1 데이터패드전극 층(227pa)은 제 2 데이터패드전극 층(227pb)과 그 하부의 제 4 패드전극 층, 즉 데이터패드라인(217p) 사이의 접착력을 증가시키도록 구성된 물질로 이루어질 수 있다.
제 2 게이트패드전극 층(226pb)과 제 2 데이터패드전극 층(227pb)은 제 1 게이트패드전극 층(226pa)과 제 1 데이터패드전극 층(227pa) 및 제 3 게이트패드전극 층(226pc)과 제 3 데이터패드전극 층(227pc)보다 비저항이 낮은 금속으로 이루어질 수 있다.
패드전극(226p, 227p)은 구동회로부와 연결되기 위해 외부로 노출되어야 한다. 구리(Cu) 등으로 이루어진 패드전극(226p, 227p)은 저항이 작아 신호 전달에 유리하나, 구리(Cu) 등으로 형성된 패드전극(226p, 227p)이 외부로 노출되는 경우 산소 및 수분과 접촉하여 부식이 발생할 수 있다. 또한, 구리(Cu) 등으로 형성된 패드전극(226p, 227p) 후에 유기발광다이오드를 형성하는 과정에서 제 1 전극(218) 패터닝 시, 상기 1 전극(218)을 패터닝 하는데 사용되는 Ag 또는 Ag 합금을 식각하는 에천트에 의해 함께 식각되는 문제점이 있다.
따라서, 패드전극(226p, 227p)의 최상층에 배치되는 제 3 패드전극 층(226pc, 227pc)은 외부에 노출되더라도 산소 및 수분에 의해 부식되지 않는 물질로 형성될 수 있다. 특히, 제 3 패드전극 층(226pc, 227pc)은 제 1 전극(218)의 패터닝에 사용되는 에천트에 식각되지 않는 물질로 형성될 수 있다. 즉, 최상층에 배치된 제 3 패드전극 층(226pc, 227pc)은 몰리브덴티타늄(MoTi), 티타늄(Ti) 또는 이들의 합금 중 어느 하나로 형성될 수 있다.
또한, 전술한 바와 같이 패드영역의 보호막(215c)은 패드전극(226p, 227p)의 제 3 패드전극 층(226pc, 227pc)의 상면을 노출시키도록 형성될 수 있다. 이 때, 보호막(215c)은 패드전극(226p, 227p)의 측면을 둘러싸는 형태로 형성되어, 제 3 패드전극 층(226pc, 227pc) 측면의 부식을 방지할 수 있다. 예를 들어, 패드영역의 보호막(215c)은 제 1 패드전극 층(226pa, 227pa), 제 2 패드전극(226pb, 227pb) 층 및 제 3 패드전극 층(226pc, 227pc)의 측면 및 제 3 패드전극 층(226pc, 227pc)의 상면의 적어도 일부를 덮도록 구성될 수 있다.
이하, 상기와 같이 구성되는 본 발명의 제 2 실시예에 따른 표시장치의 제조방법을 도면을 참조하여 상세히 설명한다.
도 6a 내지 도 6j는 도 5a에 도시된 본 발명의 제 2 실시예에 따른 표시장치의 제조방법을 순차적으로 나타내는 단면도로써, TFT 기판의 표시영역을 제조방법을 순차적으로 나타내고 있다.
그리고, 도 7a 내지 도 7g는 도 5b에 도시된 본 발명의 제 2 실시예에 따른 표시장치의 제조방법을 순차적으로 나타내는 단면도로써, TFT 기판의 패드영역을 제조방법을 순차적으로 나타내고 있다.
도 6a 및 도 7a에 도시된 바와 같이, 투명한 유리재질 또는 유연성이 우수한 투명한 플라스틱이나 고분자 필름 등의 절연물질로 이루어진 기판(210)을 준비한다.
그리고, 자세히 도시하지 않았지만, 기판(210)의 적, 녹 및 청색의 서브-화소 각각에 TFT와 스토리지 커패시터를 형성한다.
우선, 기판(210) 위에 버퍼층(미도시)이 형성된다.
이 때, 버퍼층은 반도체층의 결정화 시 기판(210)으로부터 유출되는 알칼리 이온과 같은 불순물로부터 박막 트랜지스터를 보호하기 위해서 형성할 수 있으며, 실리콘산화막으로 형성할 수 있다.
다음으로, 버퍼층이 형성된 기판(210) 위에 반도체 박막을 형성한다.
반도체 박막은 비정질 실리콘이나 다결정 실리콘, 또는 산화물 반도체로 형성할 수 있다.
이 때, 다결정 실리콘은 기판(210) 위에 비정질 실리콘을 증착한 후 여러 가지 결정화 방식을 이용하여 형성할 수 있으며, 반도체 박막으로 산화물 반도체를 이용하는 경우 산화물 반도체를 증착한 후에 소정의 열처리 공정을 진행할 수 있다.
이후, 포토리소그래피공정을 통해 반도체 박막을 선택적으로 제거함으로써 표시영역의 기판(210)에 반도체 박막으로 이루어진 반도체층(224)을 형성한다.
다음으로, 도 6b 및 도 7b에 도시된 바와 같이, 반도체층(224)이 형성된 기판(210) 위에 게이트절연막(215a) 및 제 1 도전막을 형성한다.
게이트절연막(215a)은 반도체층(224)이 형성된 기판(210) 전면에 형성될 수 있다.
제 1 도전막은 게이트 배선을 형성하기 위해 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 이들의 합금과 같은 저저항 불투명 도전물질을 사용할 수 있다. 그러나, 이들은 물리적 성질이 다른 2개의 도전막을 포함하는 다층 구조를 가질 수 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속일 수 있다. 예를 들면, 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어질 수 있다.
이후, 포토리소그래피공정을 통해 제 1 도전막을 선택적으로 제거함으로써 표시영역의 기판(210)에 제 1 도전막으로 이루어진 게이트전극(221)을 포함하는 게이트라인(미도시) 및 하부 유지전극(209)을 형성하는 한편, 패드영역의 기판(210)에 제 1 도전막으로 이루어진 게이트패드라인(216p) 및 데이터패드라인(217p)을 형성하게 된다.
게이트전극(221)은 반도체층(224)과 중첩되는 영역에 형성될 수 있다.
게이트패드라인(216p)은 게이트라인과 일체로 형성될 수 있다.
게이트전극(221), 게이트라인, 하부 유지전극(209), 게이트패드라인(216p) 및 데이터패드라인(217p)은 도면 상에는 단층으로 형성되었으나, 적어도 2층 이사의 다층으로 형성될 수 있다.
다만, 본 발명이 이에 한정되는 것은 아니며, 반도체층(224)과 게이트전극(221)을 포함하는 게이트라인, 하부 유지전극(209), 게이트패드라인(216p) 및 데이터패드라인(217p)은 한번의 포토리소그래피공정을 통해 형성할 수도 있다.
또한, 게이트전극(221)을 포함하는 게이트라인, 하부 유지전극(209), 게이트패드라인(216p) 및 데이터패드라인(217p)의 패터닝 시 그 하부의 게이트절연막(215a)을 함께 패터닝할 수도 있다.
다음으로, 도 6c 및 도 7c에 도시된 바와 같이, 게이트전극(221)을 포함하는 게이트라인, 하부 유지전극(209), 게이트패드라인(216p) 및 데이터패드라인(217p)이 형성된 기판(210) 전면에 실리콘질화막 또는 실리콘산화막 등으로 이루어진 층간절연막(215b)을 형성한다.
층간절연막(215b)은 기판(210) 전면에 형성될 수 있다.
그리고, 포토리소그래피공정을 통해 층간절연막(215b)과 게이트절연막(215a)을 선택적으로 패터닝하여 반도체층(224)의 소오스/드레인영역을 노출시키는 제 1 컨택홀(250a)을 형성하는 한편, 게이트패드라인(216p) 및 데이터패드라인(217p)의 일부를 노출시키는 제 2 콘택홀(250b) 및 제 3 콘택홀(250c)을 각각 형성한다.
다음으로, 도 6d 및 도 7d에 도시된 바와 같이, 층간절연막(215b)이 형성된 기판(210) 전면에 제 2 도전막과 제 3 도전막 및 제 4 도전막을 형성한 후, 포토리소그래피공정을 통해 제 2 도전막과 제 3 도전막 및 제 4 도전막을 선택적으로 제거함으로써 표시영역의 기판(210)에 제 2 도전막과 제 3 도전막 및 제 4 도전막으로 이루어진 데이터 배선(즉, 소오스/드레인전극(222, 223), 구동 전압라인(미도시), 데이터라인(미도시) 및 상부 유지전극(219))을 형성한다. 즉, 데이터 배선은 다층으로 형성될 수 있다. 이 때, 데이터 배선은 3층으로 형성될 수 있으며, 이에 한정되는 것은 아니다.
소오스전극(222)은 제 1 소오스전극 층(222a), 제 2 소오스전극 층(222b) 및 제 3 소오스전극 층(222c)을 포함할 수 있다. 드레인전극(223)은 제 1 드레인전극 층(223a), 제 2 드레인전극 층(223b) 및 제 3 드레인전극 층(223c)을 포함할 수 있다. 상부 유지전극(219)은 제 1 상부 유지전극 층(219a), 제 2 상부 유지전극 층(219b) 및 제 3 상부 유지전극 층(219c)을 포함할 수 있다.
이와 동시에 패드영역의 기판(210)에 제 2 도전막과 제 3 도전막 및 제 4 도전막으로 이루어진 패드전극(즉, 게이트패드전극(226p) 및 데이터패드전극(227p)을 형성한다.
게이트패드전극(226p)은 제 1 게이트패드전극 층(226pa), 제 2 게이트패드전극 층(226pb) 제 3 게이트패드전극 층(226pc)을 포함할 수 있다.
데이터패드전극(227p)은 제 1 데이터패드전극 층(227pa), 제 2 데이터패드전극 층(227pb) 제 3 데이터패드전극 층(227pc)을 포함할 수 있다.
이 때, 제 3 도전막은 중간층 데이터 배선 및 패드전극을 형성하기 위해 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 이들의 합금과 같은 저저항 불투명 도전물질을 사용할 수 있다. 그러나, 이들은 물리적 성질이 다른 2개의 도전막을 포함하는 다층 구조를 가질 수 있다. 특히, 본 발명의 제 2 실시예에서는 제 3 도전막으로 Ag 또는 Ag 합금을 식각하는 에천트에 식각이 되는 Cu를 사용할 수 있다.
또한, 제 2 도전막은 하층 데이터 배선 및 패드전극을 형성하기 위해 MoTi를 사용할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제 2 도전막은 중간층의 접착력을 향상시키기만 하면 다른 물질을 사용하는 것도 가능하다. 제 2 도전막은 몰리브덴티타늄(MoTi), 티타늄(Ti) 또는 이들이 합금 중 어느 하나로 형성될 수 있다.
이 때, 제 4 도전막은 상층 데이터 배선 및 패드전극을 형성하기 위해 몰리브덴티타늄(MoTi), 티타늄(Ti) 또는 이들의 합금 중 어느 하나를 사용할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제 4 도전막은 외부에 노출되더라도 산소 및 수분에 의해 부식되지 않으며, Ag 또는 Ag 합금을 식각하는 에천트의 에치 스타퍼로 사용되기만 하면 다른 물질을 사용하는 것도 가능하다. 예를 들어, 제 4 도전막은 몰리브덴티타늄(MoTi), 티타늄(Ti) 또는 이들이 합금 중 어느 하나로 형성될 수 있다.
이와 같이 표시영역의 기판(210)에 제 1, 제 2 및 제 3 소오스전극 층(222a, 222b, 222c)의 3층 구조로 이루어진 소오스전극(222) 및 제 1, 제 2 및 제 3 드레인전극 층(223a, 223b, 223c)의 3층 구조로 이루어진 드레인전극(223)을 형성할 수 있게 된다.
또한, 하부 유지전극(209) 상부에 제 1, 제 2 및 제 3 상부 유지전극 층(219a, 219b, 219c)의 3층 구조로 이루어진 상부 유지전극(219)을 형성할 수 있게 된다.
이와 동시에 패드영역의 기판(210)에 제 1, 제 2 및 제 3 게이트패드전극 층(226pa, 226pb, 226pc)의 3층 구조로 이루어진 게이트패드전극(226p) 및 제 1, 제 2 및 제 3 데이터패드전극 층(227pa, 227pb, 227pc)의 3층 구조로 이루어진 데이터패드전극(227p)을 형성할 수 있게 된다.
이 때, 본 발명의 제 2 실시예에 따른 데이터 배선 및 패드전극은 MoTi/Cu/MoTi의 3층 구조로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
이 때, 소오스/드레인전극(222, 223)은 제 1 컨택홀을 통해 반도체층(224)의 소오스/드레인영역에 각각 전기적으로 접속하며, 상부 유지전극(219)은 층간절연막(215b)을 사이에 두고 그 하부의 하부 유지전극(209)의 일부와 중첩하여 스토리지 커패시터를 형성하게 된다.
또한, 게이트패드전극(226p) 및 데이터패드전극(227p)은 각각 제 2 컨택홀 및 제 3 컨택홀을 통해 그 하부의 게이트패드라인(216p) 및 데이터패드라인(217p)에 전기적으로 접속하게 된다.
이후, 도 6e 및 도 7e에 도시된 바와 같이, 소오스/드레인전극(222, 223), 구동 전압라인, 데이터라인, 상부 유지전극(219), 게이트패드전극(226p) 및 데이터패드전극(227p)이 형성된 표시영역의 기판(210) 위에 실리콘질화막 또는 실리콘산화막 등으로 이루어진 보호막(215c)이 형성된다.
보호막(215c)은 기판(210) 전면에 형성될 수 있다.
이 때, 보호막(215c) 위에 유기 절연물질로 이루어진 평탄화막이 형성될 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 보호막(215c)이 평탄화막의 역할을 할 수도 있다.
이 때, 예를 들어 평탄화막은 하프-톤 마스크 또는 회절 마스크를 이용하여 형성될 수 있다. 이 경우 단차가 높은 제 1 평탄화 패턴(215d’)과 단차가 낮은 제 2 평탄화 패턴(215d”)을 포함하는 절연층을 기판(210) 전면에 형성한다. 즉, 제 1 평탄화 패턴(215d’)은 제 2 평탄화 패턴(215d”)보다 큰 높이를 갖도록 형성된다. 다만, 본 발명이 이에 한정되는 것은 아니다.
단차가 높은 제 1 평탄화 패턴(215d’)은 표시영역에 형성될 수 있다. 또한, 단차가 낮은 제 2 평탄화 패턴(215d”)은 패드영역에 형성될 수 있다.
그리고, 도 6f 및 도 7f에 도시된 바와 같이, 포토리소그래피공정을 통해 평탄화 패턴(215d’, 215d”)을 마스크로 보호막(215c)을 선택적으로 패터닝하여 드레인전극(223)을 노출시키는 제 4 컨택홀(250d)을 형성하는 한편, 게이트패드전극(226p)과 데이터패드전극(227p)의 일부를 외부에 노출시키는 오픈 홀(H)을 형성하게 된다. 다만, 본 발명이 이에 한정되는 것은 아니다.
이후, 도 6f 및 도 7g에 도시된 바와 같이, 단차가 낮은 제 2 평탄화 패턴(215d”)을 제거한다. 또한, 동시에 단차가 높은 제 1 평탄화 패턴(215d’)으로 평탄화막(215d)을 형성할 수 있다. 즉, 평탄화 패턴(215d’, 215d”)을 애싱 하면, 단차가 낮은 제 2 평탄화 패턴(215d”)이 제거되더라도, 단차가 높은 제 1 평탄화 패턴(215d’)은 남을 수 있다.
애싱 공정 후에 남은 제 1 평탄화 패턴(215d’)은 평탄화막(215d)이 될 수 있다. 따라서, 평탄화막(215d)은 표시영역에 형성되고, 패드영역에는 형성되지 않을 수 있다. 또한, 패드영역에서 보호막(215c)을 노출시킬 수 있다.
다음으로, 도 6g에 도시된 바와 같이, 평탄화막(215d)이 형성된 기판(210) 전면에 제 5 도전막, 제 6 도전막 및 제 7 도전막을 형성한다.
다만, 본 발명이 이에 한정되는 것은 아니며, 예를 들어, 평탄화막(215d)이 형성된 기판(210) 전면에 제 5 도전막의 단일층만을 형성할 수도 있다.
제 5 도전막과 제 7 도전막은 예를 들어, ITO 또는 IZO와 같은 투명 도전성 물질로 이루어질 수 있다.
제 6 도전막은 예를 들어, 알루미늄(Al), 은(Ag), 금(Au), 백금(Pt), 크롬(Cr) 또는 이들을 함유하는 합금으로 이루어질 수 있다.
이후, 포토리소그래피공정을 통해 제 5 도전막, 제 6 도전막 및 제 7 도전막을 선택적으로 제거함으로써 제 5 도전막, 제 6 도전막 및 제 7 도전막으로 이루어진 제 1 전극(218)과 보조전극(225)을 형성한다.
이 때, 제 1 전극(218)은 제 5 도전막, 제 6 도전막 및 제 7 도전막 각각으로 이루어진 제 1 전극 층(218a), 제 2 전극 층(218b) 및 제 3 전극 층(218c)으로 구성될 수 있다.
그리고, 보조전극(225)은 제 5 도전막, 제 6 도전막 및 제 7 도전막 각각으로 이루어진 제 1 보조전극 층(225a), 제 2 보조전극 층(225b) 및 제 3 보조전극 층(225c)으로 구성될 수 있다.
제 1 전극 층(218a)은 제 2 전극 층(218b)의 접착력을 높일 수 있다. 제 1 전극 층(218a)은 투명 도전물질로 형성될 수 있다. 예를 들어, 제 1 전극 층(218a)은 ITO로 형성될 수 있다.
제 2 전극 층(218b)은 반사층일 수 있으며, 금속 또는 금속 합금으로 형성될 수 있다.
제 3 전극 층(218c)은 큰 일함수를 가짐으로써, 제 1 전극(218)이 애노드 전극의 역할을 할 수 있도록 한다. 제 3 전극 층(218c)은 투명 도전물질로 형성될 수 있다. 예를 들어, 제 3 전극 층(218c)은 ITO로 형성될 수 있다.
제 1 전극(218)이 형성되는 공정에서, 게이트패드전극(226p)과 데이터패드전극(227p)이 외부로 노출되어 있는 경우, 제 1 전극(218)의 에천트에 영향을 받을 수 있다. 그러나, 제 1 전극(218)의 패터닝 시 사용되는 Ag 또는 Ag 합금을 식각하는 에천트는 몰리브덴티타늄(MoTi), 티타늄(Ti) 또는 이들이 합금 중 어느 하나로 이루어진 제 3 게이트패드전극 층(226pc)과 제 3 데이터패드전극 층(227pc)을 식각 할 수 없다.
제 1 전극(218)의 패터닝에는 인산계 에천트, 질산계 에천트, 인산계+질산계 에천트, 인산계+초산계 에천트, 질산계+초산계 에천트 또는 인산계+질산계+초산계 에천트를 사용할 수 있다. 또한, 제 1 전극(218)의 패터닝에는 불산칼륨 및 과산화수소를 포함하지 않는 에천트를 사용할 수 있다.
참고로, Ag는 (아래와 같은 화학반응에 따라) 인산이나 질산 음이온에 의해 식각 되어 석출될 수 있다.
2Ag + NO3 - + 3H- -> 2Ag+ + HNO2 + H2O
2Ag + N3PO4 + 2H+ -> 2Ag+ + H3PO4 + 2H2O
이러한 Ag 또는 Ag 합금을 식각하는 에천트로는 MoTi가 식각 될 수 없다. MoTi의 경우 식각 공정을 진행하기 위해서는 에천트 내에 H2O2, F 성분이 요구된다.
H2O2계에 의한 산화(oxidation)공정은 다음과 같다.
Mo + 3H2O2 -> MoO3 + 3H2O
Ti + 2H2O2 -> TiO2 + 2H2O
그리고, MoO3, TiO2는 F- 이온에 의해 다음과 같이 용해, 식각 된다.
MoO3 + 3KHF2 -> MoF6 + 3KOH
TiO2 + 2KHF2 -> TiF4 + 2KOH
다른 방안으로, 평탄화 패턴을 마스크로 패드영역의 보호막(215c)에 오픈 홀(H)을 형성하는 대신에, 후술할 뱅크를 형성하는 포토레지스트 패턴을 이용하여 보호막(215c)에 오픈 홀(H)을 형성함으로써 제 1 전극(218)의 패터닝에 의한 패드전극(226p, 227p)의 손상을 방지할 수도 있다.
양극인 제 1 전극(218)은 제 4 컨택홀을 통해 구동 박막트랜지스터의 드레인전극(223)과 전기적으로 접속하게 된다.
또한, 제 1 전극(218)은 기판(210) 상부에 적, 녹 및 청색의 서브-화소 각각에 대응하여 형성되게 된다.
다음으로, 도 6h 도시된 바와 같이, 제 1 전극(218)과 보조전극(225)이 형성된 표시영역의 기판(210) 위에 소정의 뱅크(215e)를 형성하게 된다.
이 때, 뱅크(215e)는 제 1 전극(218) 가장자리 주변을 둑처럼 둘러싸서 개구부를 정의하며 유기 절연물질 또는 무기 절연물질로 만들어진다. 뱅크(215e)는 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 경우 뱅크(215e)는 차광부재의 역할을 하게 된다.
또한, 뱅크(215e)는 보조전극(225)의 일부를 노출시키는 제 2 개구부를 더 포함한다.
이 때, 포토레지스트 패턴을 마스크로 패드전극(226p, 227p)을 노출하는 오픈 홀(H)을 형성한 후에, 제 1 전극(218)의 일부를 노출하는 뱅크(215e)를 형성할 수도 있다. 이 때, 별도의 마스크 공정을 이용하여 포토레지스트 패턴을 재-패터닝하여 뱅크(215e)를 형성할 수 있다. 이와 달리, 별도의 마스크 공정 없이, 포토레지스트 패턴을 부분적으로 제거하여 뱅크(215e)를 형성할 수 있다.
그리고, 도 6i에 도시된 바와 같이, 뱅크(215e)가 형성된 기판(210) 위에 격벽(235)을 형성한다.
격벽(235)은 보조전극(225) 위에 형성된다.
이 때, 격벽(235)은 상부에서 하부로 갈수록 단면적이 작아지는 역 테이퍼 형상을 가질 수 있다. 일 예로, 격벽(235)의 측면과 보조전극(225)이 이루는 각도는 20도 내지 80도로 이루어질 수 있으며, 이렇게 측면에 각도를 가지는 역 테이퍼 형상으로 인하여 후술할 쉐이딩 효과를 얻을 수 있다.
다음으로, 도 6j에 도시된 바와 같이, 격벽(235)이 형성된 기판(210) 위에 증발(evaporation)에 의해 유기 화합물층(230)을 형성하게 된다.
이 경우 격벽(235)은 유기 화합물층(230)에 보조전극(225)을 노출시키는 전극 컨택홀을 형성시킨다. 유기 화합물층(230)은 쉐이딩 효과에 의하여 격벽(235)의 상부에 형성되고, 격벽(235)의 상부 아래에는 형성되지 않는다. 이에 따라, 유기 화합물층(230)에 전극 컨택홀이 형성된다.
도시하지 않았지만, 이를 위해 우선, 기판(210) 위에 정공주입층과 정공수송층을 차례대로 형성한다.
이 때, 정공주입층과 정공수송층은 적, 녹 및 청색의 서브-화소에 공통으로 형성되어, 정공의 주입 및 수송을 원활하게 하는 역할을 한다. 이 때, 정공주입층과 정공수송층 중 어느 하나의 층은 생략될 수 있다.
다음으로, 정공수송층이 형성된 기판(210) 위에 발광층을 형성한다.
이 때, 발광층은 적, 녹 및 청색의 서브-화소에 대응하여 적색 발광층과 녹색 발광층 및 청색 발광층을 포함할 수 있다.
다음으로, 발광층이 형성된 기판(210) 위에 전자수송층을 형성한다.
이 때, 전자수송층은 발광층 상부의 적, 녹 및 청색의 서브-화소에 공통으로 형성되어 전자의 수송을 원활하게 하는 역할을 한다.
이 때, 전자수송층 상부에는 전자의 주입을 원활하게 하기 위하여 전자주입층이 더욱 형성될 수 있다.
그리고, 전자수송층이 형성된 기판(210) 위에 스퍼터링(sputtering)에 의해 제 8 도전막으로 이루어진 제 2 전극(228)을 형성하게 된다.
이 때, 제 8 도전막이 격벽(235) 하부까지 증착되어 보조전극(225)과 제 2 전극(228)간 컨택이 이루어지게 된다
이렇게 제조된 유기발광다이오드 위에는 소정의 박막 봉지층으로 유기발광다이오드를 밀봉한다.
박막 봉지층 상면에는 표시장치의 외광의 반사를 줄여 콘트라스트를 향상시키기 위해 편광 필름(polarization film)이 구비될 수 있다.
도 8a 및 도 8b는 본 발명의 제 3 실시예에 따른 표시장치의 구조 일부를 개략적으로 나타내는 단면도이다.
이 때, 본 발명의 제 3 실시예에 따른 표시장치는 게이트 배선 층에 게이트 배선 및 데이터 배선으로 각각 게이트패드전극 및 데이터패드전극을 구성한 것을 제외하고는 전술한 본 발명의 제 2 실시예에 따른 표시장치와 실질적으로 동일한 구성으로 이루어져 있다.
전술한 바와 같이 도 8a는 표시장치의 TFT부 및 커패시터 형성부를 포함하는 하나의 서브-화소를 예를 들어 나타내고 있으며, 도 8b는 게이트패드영역과 데이터패드영역의 일부를 순서대로 나타내고 있다.
특히, 도 8a는 코플라나 구조의 TFT를 이용한 전면발광 방식의 표시장치의 하나의 서브-화소를 예를 들어 나타내고 있다. 다만, 본 발명이 코플라나 구조의 TFT에 한정되는 것은 아니다.
도 8a를 참조하면, 본 발명의 제 3 실시예에 따른 전면발광 방식의 표시장치는 기판(310), 구동 박막 트랜지스터(DT), 유기발광다이오드 및 보조전극라인(VSSLa)을 포함한다. 다만, 본 발명이 이에 한정되는 것은 아니며, 보조전극라인(VSSLa)을 포함하지 않을 수도 있다.
전술한 제 1, 제 2 실시예와 동일하게 구동 박막 트랜지스터(DT)는 반도체층(324), 게이트전극(321), 소오스전극(322) 및 드레인전극(323)을 포함한다.
반도체층(324)은 실리콘(Si), 유리(glass), 또는 투명한 플라스틱이나 고분자 필름 등의 절연물질로 이루어진 기판(310) 위에 형성된다.
반도체층(324)은 비정질 실리콘막 또는 비정질 실리콘을 결정화한 다결정 실리콘막으로 구성될 수 있다.
이 때, 기판(310)과 반도체층(324) 사이에는 버퍼층(미도시)이 더 형성될 수 있다.
반도체층(324) 위에는 실리콘질화막(SiNx) 또는 실리콘산화막(SiO2) 등으로 이루어진 게이트절연막(315a)이 형성되어 있으며, 그 위에 게이트전극(321)을 포함하는 게이트라인(미도시) 및 하부 유지전극(309)이 형성되어 있다.
게이트절연막(315a)은 표시영역 및 패드영역에 형성될 수 있다. 즉, 게이트절연막(315a)은 반도체층(324)이 형성된 기판(310) 전면에 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
게이트전극(321)은 표시영역에서 반도체층(324)과 중첩되도록 형성될 수 있다.
게이트전극(321)과 게이트라인은 일체로 형성될 수 있다.
게이트전극(321)과 게이트라인 및 하부 유지전극(309)은 적어도 2층 이상의 다층으로 형성될 수 있다. 예를 들어, 게이트전극(321)과 게이트라인 및 하부 유지전극(309)은 3층으로 형성될 수 있다.
즉, 게이트전극(321)은 제 1 게이트전극 층(321a), 제 2 게이트전극 층(321b) 및 제 3 게이트전극 층(321c)을 포함할 수 있다. 하부 유지전극(309)은 제 1 하부 유지전극 층(309a), 제 2 하부 유지전극 층(309b) 및 제 3 하부 유지전극 층(309c)을 포함할 수 있다.
제 1 게이트전극 층(321a) 및 제 1 하부 유지전극 층(309a)은 동일 물질로 형성될 수 있다. 제 1 게이트전극 층(321a) 및 제 1 하부 유지전극 층(309a)은 각각 제 2 게이트전극 층(321b) 및 제 2 하부 유지전극 층(309b)의 접착력을 향상시킬 수 있다.
예를 들어, 제 1 게이트전극 층(321a) 및 제 1 하부 유지전극 층(309a)은 몰리브덴티타늄(MoTi), 티타늄(Ti) 또는 이들의 합금 중 어느 하나로 형성될 수 있다.
또한, 제 2 게이트전극 층(321b) 및 제 2 하부 유지전극 층(309b)은 동일 물질로 형성될 수 있다. 제 2 게이트전극 층(321b) 및 제 2 하부 유지전극 층(309b)은 저항이 작은 물질로 형성될 수 있다. 예를 들어, 제 2 게이트전극 층(321b) 및 제 2 하부 유지전극 층(309b)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 또는 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다. 바람직하게는, 제 2 게이트전극 층(321b) 및 제 2 하부 유지전극 층(309b)은 구리(Cu)를 포함할 수 있다.
제 3 게이트전극 층(321c) 및 제 3 하부 유지전극 층(309c)은 동일 물질로 형성될 수 있다. 제 3 게이트전극 층(321c) 및 제 3 하부 유지전극 층(309c)은 외부에 노출되더라도 산소 및 수분에 의해 부식되지 않는 물질로 형성될 수 있다. 예를 들어, 제 3 게이트전극 층(321c) 및 제 3 하부 유지전극 층(309c)은 몰리브덴티타늄(MoTi), 티타늄(Ti) 또는 이들의 합금 중 어느 하나로 형성될 수 있다.
따라서, 본 발명의 제 3 실시예에 따른 게이트 배선은 MoTi/Cu/MoTi의 3층 구조로 이루어질 수 있다
게이트전극(321)과 게이트라인 및 하부 유지전극(309) 위에는 실리콘질화막 또는 실리콘산화막 등으로 이루어진 층간절연막(315b)이 형성되어 있으며, 그 위에 데이터라인(미도시), 구동 전압라인(미도시) 및 소오스/드레인전극(322, 323) 및 상부 유지전극(319)이 형성되어 있다. 이 때, 층간절연막(315b)은 다수의 콘택홀을 포함할 수 있다.
소오스전극(322)과 드레인전극(323)은 소정 간격으로 이격하여 형성되어 있으며, 반도체층(324)과 전기적으로 연결된다. 보다 구체적으로는, 게이트절연막(315a) 및 층간절연막(315b)에는 반도체층(324)을 노출시키는 반도체층 컨택홀이 형성되어 있으며, 반도체층 컨택홀을 통해 소오스/드레인전극(322, 323)이 반도체층(324)과 전기적으로 접속되어 있다.
소오스전극(322)과 데이터라인은 일체로 형성될 수 있다.
이 때, 상부 유지전극(319)은 층간절연막(315b)을 사이에 두고 그 하부의 하부 유지전극(309)의 일부와 중첩하여 스토리지 커패시터를 형성하게 된다.
이 때, 본 발명의 제 3 실시예에 따른 데이터 배선, 즉 데이터라인, 구동 전압라인, 소오스/드레인전극(322, 323) 및 상부 유지전극(319)은 다층으로 형성될 수 있다. 예를 들어, 본 발명의 제 3 실시예에 따른 데이터 배선은 3층으로 이루어질 수 있다.
즉, 소오스전극(322)은 제 1, 제 2 및 제 3 소오스전극 층(322a, 322b, 322c)의 3층 구조로 이루어질 수 있으며, 드레인전극(323)은 제 1, 제 2 및 제 3 드레인전극 층(323a, 323b, 323c)의 3층 구조로 이루어질 수 있다.
또한, 상부 유지전극(319)은 제 1, 제 2 및 제 3 상부 유지전극 층(319a, 319b, 319c)의 3층 구조로 이루어질 수 있다.
제 1 소오스전극 층(322a), 제 1 드레인전극 층(323a) 및 제 1 상부 유지전극 층(319a)은 동일 물질로 형성될 수 있다. 제 1 소오스전극 층(322a), 제 1 드레인전극 층(323a) 및 제 1 상부 유지전극 층(319a)은 각각 제 2 소오스전극 층(322b), 제 2 드레인전극 층(323b) 및 제 2 상부 유지전극 층(319b)의 접착력을 향상시킬 수 있다.
예를 들어, 제 1 소오스전극 층(322a), 제 1 드레인전극 층(323a) 및 제 1 상부 유지전극 층(319a)은 몰리브덴티타늄(MoTi), 티타늄(Ti) 또는 이들의 합금 중 어느 하나로 형성될 수 있다.
또한, 제 2 소오스전극 층(322b), 제 2 드레인전극 층(323b) 및 제 2 상부 유지전극 층(319b)은 동일 물질로 형성될 수 있다. 제 2 소오스전극 층(322b), 제 2 드레인전극 층(323b) 및 제 2 상부 유지전극 층(319b)은 저항이 작은 물질로 형성될 수 있다. 예를 들어, 제 2 소오스전극 층(322b), 제 2 드레인전극 층(323b) 및 제 2 상부 유지전극 층(319b)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 또는 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다. 바람직하게는, 제 2 소오스전극 층(322b), 제 2 드레인전극 층(323b) 및 제 2 상부 유지전극 층(319b)은 구리(Cu)를 포함할 수 있다.
제 3 소오스전극 층(322c), 제 3 드레인전극 층(323c) 및 제 3 상부 유지전극 층(319c)은 동일 물질로 형성될 수 있다. 제 3 소오스전극 층(322c), 제 3 드레인전극 층(323c) 및 제 3 상부 유지전극 층(319c)은 외부에 노출되더라도 산소 및 수분에 의해 부식되지 않는 물질로 형성될 수 있다. 예를 들어, 제 3 소오스전극 층(322c), 제 3 드레인전극 층(323c) 및 제 3 상부 유지전극 층(319c)은 몰리브덴티타늄(MoTi), 티타늄(Ti) 또는 이들의 합금 중 어느 하나로 형성될 수 있다.
따라서, 본 발명의 제 3 실시예에 따른 데이터 배선은 MoTi/Cu/MoTi의 3층 구조로 이루어질 수 있다.
데이터라인, 구동 전압라인, 소오스/드레인전극(322, 323) 및 상부 유지전극(319)이 형성된 기판(310) 위에는 보호막(315c) 및 평탄화막(315d)이 형성되어 있다. 보호막(315c)은 표시영역 및 패드영역에 형성되며, 기판(310) 전면에 형성될 수 있다. 평탄화막(315d)은 패드영역에는 형성되지 않을 수 있다. 즉, 평탄화막(315d)은 박막 트랜지스터가 형성된 표시영역에만 형성될 수 있다.
다음으로, 유기발광다이오드는 제 1 전극(318), 유기 화합물층(330) 및 제 2 전극(328)을 포함한다.
상기 유기발광다이오드는 구동 박막 트랜지스터(DT)와 전기적으로 연결된다. 이 때, 구동 박막 트랜지스터(DT) 상부에 형성된 보호막(315c) 및 평탄화막(315d)은 구동 박막 트랜지스터(DT)의 드레인전극(323)을 노출시키는 드레인 컨택홀이 형성되어 있다. 유기발광다이오드는 드레인 컨택홀을 통해 구동 박막 트랜지스터(DT)의 드레인전극(323)과 전기적으로 접속된다.
즉, 제 1 전극(318)은 평탄화막(315d) 위에 형성되고, 드레인 컨택홀을 통해 구동 박막 트랜지스터(DT)의 드레인전극(323)과 전기적으로 접속된다.
제 1 전극(318)은 유기 화합물층(330)에 전류(또는 전압)를 공급하는 것으로서, 소정 면적의 발광 영역을 정의한다.
또한, 제 1 전극(318)은 양극으로서 역할을 수행한다. 따라서, 제 1 전극(318)은 일함수가 비교적 큰 투명 도전성 물질을 포함할 수 있다. 제 1 전극(318)은 다수의 전극 층으로 구성될 수 있다. 예를 들어, 제 1 전극(318)은 제 1 전극 층(318a), 제 2 전극 층(318b) 및 제 3 전극 층(318c)이 순차적으로 적층된 3층 구조로 형성될 수 있다.
제 1 전극 층(318a)은 제 2 전극 층(318b)의 접착력을 높일 수 있다. 예를 들어, 제 1 전극 층(318a)은 ITO 또는 IZO의 투명 도전물질로 형성될 수 있다. 그리고, 제 2 전극 층(318b)은 반사효율이 높은 금속 물질로 이루어진 반사층일 수 있다. 예를 들어, 제 2 전극 층(318b)은 알루미늄(Al), 은(Ag), 금(Au), 백금(Pt), 크롬(Cr) 또는 이들을 함유하는 합금을 포함할 수 있다.
제 3 전극 층(318c)은 큰 일함수를 가짐으로써, 제 1 전극(318)이 애노드 전극의 역할을 할 수 있도록 한다. 예를 들어, 제 3 전극 층(318c)은 ITO 또는 IZO의 투명 도전물질로 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
제 1 전극(318)이 형성된 기판(310) 위에는 뱅크(315e)가 형성되어 있다.
뱅크(315e)는 제 1 전극(318)의 측면을 둘러싸는 형태로 형성되어, 제 1 전극(318)의 측면의 부식을 방지할 수 있다.
본 발명의 제 3 실시예에서, 뱅크(315e)는 후술할 보조전극(325)의 일부를 노출시키는 제 2 개구부를 더 포함한다.
유기 화합물층(330)은 제 1 전극(318)과 제 2 전극(328) 사이에 형성된다.
이 때, 도 8a에서는 기판(310) 전면에 유기 화합물층(330)이 형성된 경우를 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며, 제 1 전극(318) 위에만 유기 화합물층(330)이 형성될 수 있다.
도 8a에서는 유기 화합물층(330)을 단층으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 유기 화합물층(330)은 빛을 내는 발광층 외에 발광층의 발광 효율을 향상하기 위한 부대층을 포함하는 다층 구조를 가질 수 있다.
제 2 전극(328)은 유기 화합물층(330) 위에 형성되어 유기 화합물층(330)에 전자를 제공한다.
제 2 전극(328)은 음극으로서 역할을 수행한다. 다라서, 제 2 전극(328)은 투명 도전성 물질로 이루어진다. 예를 들어, 제 2 전극(328)은 ITO 또는 IZO을 포함할 수 있다. 제 2 전극(328)은 유기 화합물층(330)과 접하는 쪽에 일 함수가 낮은 금속 물질로 이루어진 얇은 금속막(미도시)을 더 포함할 수 있다. 예를 들어, 얇은 금속막(미도시)은 마그네슘(Mg), 은(Ag) 및 이들의 화합물을 포함할 수 있다.
또한, 전술한 본 발명의 제 1, 제 2 실시예와 동일하게 제 2 전극(328)의 저항을 감소시키기 위해서 보조전극라인(VSSLa)이 제 1 전극(318)과 동일층 위에 형성되어 있다. 이 때, 보조전극라인(VSSLa)은 전술한 보조전극(325) 및 격벽(335)을 포함한다.
보조전극(325)은 제 1 전극(318)과 동일층 위에 이격하여 형성된다. 예를 들어, 보조전극(325)은 일 방향으로 연속적으로 연장되어 외부의 VSS 패드(미도시)와 연결될 수 있다.
상기 보조전극(325)은 제 1 전극(318)과 실질적으로 동일하게 제 1, 제 2 및 제 3 보조전극 층(325a, 325b, 325c)의 3층 구조로 이루어져 제 2 전극(328) 증착 시 제 3 보조전극 층(325c)에 직접 컨택 될 수 있다. 즉, 제 2 전극(328)이 격벽(335) 하부까지 증착되어 보조전극(325)과 컨택이 이루어지게 된다. 다만, 본 발명이 이에 한정되는 것은 아니다.
격벽(335)은 보조전극(325) 위에 형성된다.
이 때, 격벽(335)은 상부에서 하부로 갈수록 단면적이 작아지는 역 테이퍼 형상을 가질 수 있다. 예를 들어, 격벽(335)의 측면과 보조전극(325)이 이루는 각도는 20도 내지 80도로 이루어질 수 있으며, 이렇게 측면에 각도를 가지는 역 테이퍼 형상으로 인하여 후술할 쉐이딩 효과를 얻을 수 있다.
격벽(335)은 유기 화합물층(330)에 보조전극(325)을 노출시키는 전극 컨택홀을 형성시킨다. 유기 화합물층(330)은 쉐이딩 효과에 의하여 격벽(335)의 상부에 형성되고, 격벽(335)의 상부 아래에는 형성되지 않는다. 따라서, 유기 화합물층(330)에 전극 컨택홀이 형성된다.
격벽(335) 위에는 유기 화합물층(330)과 제 2 전극(328)이 순차적으로 적층 된다.
이 때, 표시영역이 구성되는 TFT 기판(310)의 가장자리 영역은 패드영역이며, 패드영역에는 게이트패드영역 및 데이터패드영역이 포함된다.
도 8b를 참조하면, 게이트라인과 데이터라인에 각각 전기적으로 접속하는 게이트패드전극(326p)과 데이터패드전극(327p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 게이트라인과 데이터라인에 전달하게 된다.
즉, 게이트라인과 데이터라인은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드전극(326p)과 데이터패드전극(327p)에 전기적으로 접속된다. 따라서, 게이트라인과 데이터라인은 게이트패드전극(326p)과 데이터패드전극(327p)을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가 받게 된다.
이 때, 게이트패드전극(326p)은 게이트라인과 일체로 형성될 수 있다.
또한, 패드영역의 게이트패드전극(326p)은 표시영역의 게이트전극(321)과 게이트라인 및 하부 유지전극(209)과 동일 공정에서 형성될 수 있다.
데이터패드전극(327p)은 데이터라인과 일체로 형성될 수 있다.
또한, 패드영역의 데이터패드전극(227p)은 표시영역의 데이터라인, 구동 전압라인 및 소오스/드레인전극(322, 323) 및 상부 유지전극(319)과 동일 공정에서 형성될 수 있다.
패드영역의 층간절연막(315b)과 보호막(315c)은 게이트패드전극(326p)과 데이터패드전극(327p)을 노출시키는 오픈 홀(H)을 포함할 수 있다.
패드영역의 오픈 홀(H)은 드레인전극(323)을 노출시키는 드레인 콘택홀과 동일 공정에서 함께 형성될 수 있다. 다만, 본 발명에 따른 콘택홀의 형성 방법은 이에 한정되지 않는다.
이 때, 본 발명의 제 3 실시예에 따른 게이트패드전극(326p) 및 데이터패드전극(327p)은 표시영역의 게이트 배선과 동일층에 형성하되, 각각 게이트 배선 및 데이터 배선과 실질적으로 동일한 삼중층 구조, 일 예로 MoTi/Cu/MoTi의 삼중층 구조로 형성하는 것을 특징으로 한다.
즉, 본 발명의 제 3 실시예에서는 패드영역의 게이트패드전극(326p)과 데이터패드전극(327p)에 Ag 또는 Ag 합금을 식각하는 에천트에 대해 식각 선택성을 갖는 MoTi/Cu/MoTi의 3층 구조를 적용하는 한편, 보호막(315c)의 패터닝 시 오픈 홀(H)을 형성하여 게이트패드전극(326p)과 데이터패드전극(327p)의 일부를 외부에 노출시키는 것을 특징으로 한다.
이 때, 상부 MoTi는 Ag 또는 Ag 합금을 식각하는 에천트의 에치 스타퍼(etch stopper)로 작용할 수 있다.
전술한 바와 같이 제 1 전극(318)의 패터닝에는 인산계 에천트, 질산계 에천트, 인산계+질산계 에천트, 인산계+초산계 에천트, 질산계+초산계 에천트 또는 인산계+질산계+초산계 에천트를 사용할 수 있다. 또한, 제 1 전극(318)의 패터닝에는 불산칼륨 및 과산화수소를 포함하지 않는 에천트를 사용할 수 있다.
본 발명의 제 3 실시예에 따른 게이트패드전극(326p)은 제 1, 제 2 및 제 3 게이트패드전극 층(326pa, 326pb, 326pc)으로 구성될 수 있으며, 데이터패드전극(327p)은 제 1, 제 2 및 제 3 데이터패드전극 층(327pa, 327pb, 327pc)의 3층 구조로 이루어질 수 있다.
최하층인 제 1 게이트패드전극 층(326pa)과 제 1 데이터패드전극 층(327pa)은 중간층인 제 2 게이트패드전극 층(326pb)과 제 2 데이터패드전극 층(327pb)의 접착력을 높이는 접착력 촉진층일 수 있다.
제 2 게이트패드전극 층(326pb)과 제 2 데이터패드전극 층(327pb)은 제 1 게이트패드전극 층(326pa)과 제 1 데이터패드전극 층(327pa) 및 제 3 게이트패드전극 층(326pc)과 제 3 데이터패드전극 층(327pc)보다 비저항이 낮은 금속으로 이루어질 수 있다.
전술한 바와 같이 패드전극(326p, 327p)의 최상층에 배치되는 제 3 패드전극 층(326pc, 327pc)은 외부에 노출되더라도 산소 및 수분에 의해 부식되지 않는 물질로 형성될 수 있다. 특히, 제 3 패드전극 층(326pc, 327pc)은 제 1 전극(318)의 패터닝 시 사용되는 에천트에 식각되지 않는 물질로 형성될 수 있다. 즉, 최상층에 배치된 제 3 패드전극 층(326pc, 327pc)은 몰리브덴티타늄(MoTi), 티타늄(Ti) 또는 이들의 합금 중 어느 하나로 형성될 수 있다.
또한, 전술한 바와 같이 패드영역의 보호막(315c)은 패드전극(326p, 327p)의 제 3 패드전극 층(326pc, 327pc)의 상면을 노출시키도록 형성될 수 있다. 이 때, 보호막(315c)은 제 3 패드전극 층(326pc, 327pc)의 노출된 상면을 제외한 모든 면을 덮는 형태로 형성되어, 제 3 패드전극 층(326pc, 327pc) 측면의 부식을 방지할 수 있다.
예를 들어, 패드영역의 층간절연막(315b)은 제 1 패드전극 층(326pa, 327pa), 제 2 패드전극(326pb, 327pb) 층 및 제 3 패드전극 층(326pc, 327pc)의 측면 및 제 3 패드전극 층(326pc, 327pc)의 상면의 적어도 일부를 덮도록 구성될 수 있다.
도 9a 및 도 9b는 본 발명의 제 4 실시예에 따른 표시장치의 구조 일부를 개략적으로 나타내는 단면도이다.
이 때, 본 발명의 제 4 실시예에 따른 표시장치는 게이트 배선 층에 게이트 배선으로 게이트패드전극 및 데이터패드전극을 구성한 것을 제외하고는 전술한 본 발명의 제 2, 제 3 실시예에 따른 표시장치와 실질적으로 동일한 구성으로 이루어져 있다.
전술한 바와 같이 도 9a는 표시장치의 TFT부 및 커패시터 형성부를 포함하는 하나의 서브-화소를 예를 들어 나타내고 있으며, 도 9b는 게이트패드영역과 데이터패드영역의 일부를 순서대로 나타내고 있다.
특히, 도 9a는 코플라나 구조의 TFT를 이용한 전면발광 방식의 표시장치의 하나의 서브-화소를 예를 들어 나타내고 있다. 다만, 본 발명이 코플라나 구조의 TFT에 한정되는 것은 아니다.
도 9a를 참조하면, 본 발명의 제 4 실시예에 따른 전면발광 방식의 표시장치는 기판(410), 구동 박막 트랜지스터(DT), 유기발광다이오드 및 보조전극라인(VSSLa)을 포함한다. 다만, 본 발명이 이에 한정되는 것은 아니며, 보조전극라인(VSSLa)을 포함하지 않을 수도 있다.
전술한 제 1, 제 2, 제 3 실시예와 동일하게 구동 박막 트랜지스터(DT)는 반도체층(424), 게이트전극(421), 소오스전극(422) 및 드레인전극(423)을 포함한다.
반도체층(424)은 실리콘(Si), 유리(glass), 또는 투명한 플라스틱이나 고분자 필름 등의 절연물질로 이루어진 기판(410) 위에 형성된다.
반도체층(424)은 비정질 실리콘막 또는 비정질 실리콘을 결정화한 다결정 실리콘막으로 구성될 수 있다.
이 때, 기판(410)과 반도체층(424) 사이에는 버퍼층(미도시)이 더 형성될 수 있다.
반도체층(424) 위에는 실리콘질화막(SiNx) 또는 실리콘산화막(SiO2) 등으로 이루어진 게이트절연막(415a)이 형성되어 있으며, 그 위에 게이트전극(421)을 포함하는 게이트라인(미도시) 및 하부 유지전극(409)이 형성되어 있다.
게이트절연막(415a)은 표시영역 및 패드영역에 형성될 수 있다. 즉, 게이트절연막(415a)은 반도체층(424)이 형성된 기판(410) 전면에 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
게이트전극(421)은 표시영역에서 반도체층(424)과 중첩되도록 형성될 수 있다.
게이트전극(421)과 게이트라인은 일체로 형성될 수 있다.
게이트전극(421)과 게이트라인 및 하부 유지전극(409)은 적어도 2층 이상의 다층으로 형성될 수 있다. 일 예로, 게이트전극(421)과 게이트라인 및 하부 유지전극(409)은 3층으로 형성될 수 있다.
즉, 게이트전극(421)은 제 1 게이트전극 층(421a), 제 2 게이트전극 층(421b) 및 제 3 게이트전극 층(421c)을 포함할 수 있다. 하부 유지전극(409)은 제 1 하부 유지전극 층(409a), 제 2 하부 유지전극 층(409b) 및 제 3 하부 유지전극 층(409c)을 포함할 수 있다.
제 1 게이트전극 층(421a) 및 제 1 하부 유지전극 층(409a)은 동일 물질로 형성될 수 있다. 제 1 게이트전극 층(421a) 및 제 1 하부 유지전극 층(409a)은 각각 제 2 게이트전극 층(421b) 및 제 2 하부 유지전극 층(409b)의 접착력을 향상시킬 수 있다.
예를 들어, 제 1 게이트전극 층(421a) 및 제 1 하부 유지전극 층(409a)은 몰리브덴티타늄(MoTi), 티타늄(Ti) 또는 이들의 합금 중 어느 하나로 형성될 수 있다.
또한, 제 2 게이트전극 층(421b) 및 제 2 하부 유지전극 층(409b)은 동일 물질로 형성될 수 있다. 제 2 게이트전극 층(421b) 및 제 2 하부 유지전극 층(409b)은 저항이 작은 물질로 형성될 수 있다. 예를 들어, 제 2 게이트전극 층(421b) 및 제 2 하부 유지전극 층(409b)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 또는 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다. 바람직하게는, 제 2 게이트전극 층(421b) 및 제 2 하부 유지전극 층(409b)은 구리(Cu)를 포함할 수 있다.
제 3 게이트전극 층(421c) 및 제 3 하부 유지전극 층(409c)은 동일 물질로 형성될 수 있다. 제 3 게이트전극 층(421c) 및 제 3 하부 유지전극 층(409c)은 외부에 노출되더라도 산소 및 수분에 의해 부식되지 않는 물질로 형성될 수 있다. 예를 들어, 제 3 게이트전극 층(421c) 및 제 3 하부 유지전극 층(409c)은 몰리브덴티타늄(MoTi), 티타늄(Ti) 또는 이들의 합금 중 어느 하나로 형성될 수 있다.
따라서, 본 발명의 제 4 실시예에 따른 게이트 배선은 MoTi/Cu/MoTi의 3층 구조로 이루어질 수 있다.
게이트전극(421)과 게이트라인 및 하부 유지전극(409) 위에는 실리콘질화막 또는 실리콘산화막 등으로 이루어진 층간절연막(415b)이 형성되어 있으며, 그 위에 데이터라인(미도시), 구동 전압라인(미도시) 및 소오스/드레인전극(422, 423) 및 상부 유지전극(419)이 형성되어 있다. 이 때, 층간절연막(415b)은 다수의 콘택홀을 포함할 수 있다.
소오스전극(422)과 드레인전극(423)은 소정 간격으로 이격하여 형성되어 있으며, 반도체층(424)과 전기적으로 연결된다. 보다 구체적으로는, 게이트절연막(415a) 및 층간절연막(415b)에는 반도체층(424)을 노출시키는 반도체층 컨택홀이 형성되어 있으며, 반도체층 컨택홀을 통해 소오스/드레인전극(422, 423)이 반도체층(424)과 전기적으로 접속되어 있다.
소오스전극(422)과 데이터라인은 일체로 형성될 수 있다.
이 때, 상부 유지전극(419)은 층간절연막(415b)을 사이에 두고 그 하부의 하부 유지전극(409)의 일부와 중첩하여 스토리지 커패시터를 형성하게 된다.
이 때, 본 발명의 제 4 실시예에 따른 데이터 배선, 즉 데이터라인, 구동 전압라인, 소오스/드레인전극(422, 423) 및 상부 유지전극(419)은 저저항 특성을 갖는 제 2 금속물질일 수 있다. 예를 들면, 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 이들의 합금으로 이루어진 단일층 또는 다층으로 형성될 수 있다.
데이터라인, 구동 전압라인, 소오스/드레인전극(422, 423) 및 상부 유지전극(419)이 형성된 기판(410) 위에는 보호막(415c) 및 평탄화막(415d)이 형성되어 있다. 보호막(415c)은 표시영역 및 데이터패드영역에 형성될 수 있다. 평탄화막(415d)은 패드영역에는 형성되지 않을 수 있다. 즉, 평탄화막(415d)은 박막 트랜지스터가 형성된 표시영역에만 형성될 수 있다.
다음으로, 유기발광다이오드는 제 1 전극(418), 유기 화합물층(430) 및 제 2 전극(428)을 포함한다.
상기 유기발광다이오드는 구동 박막 트랜지스터(DT)와 전기적으로 연결된다. 이 때, 구동 박막 트랜지스터(DT) 상부에 형성된 보호막(415c) 및 평탄화막(415d)은 구동 박막 트랜지스터(DT)의 드레인전극(423)을 노출시키는 드레인 컨택홀이 형성되어 있다. 유기발광다이오드는 드레인 컨택홀을 통해 구동 박막 트랜지스터(DT)의 드레인전극(423)과 전기적으로 접속된다.
즉, 제 1 전극(418)은 평탄화막(415d) 위에 형성되고, 드레인 컨택홀을 통해 구동 박막 트랜지스터(DT)의 드레인전극(423)과 전기적으로 접속된다.
제 1 전극(418)은 유기 화합물층(430)에 전류(또는 전압)를 공급하는 것으로서, 소정 면적의 발광 영역을 정의한다.
또한, 제 1 전극(418)은 양극으로서 역할을 수행한다. 따라서, 제 1 전극(418)은 일함수가 비교적 큰 투명 도전성 물질을 포함할 수 있다. 제 1 전극(418)은 다수의 전극 층으로 구성될 수 있다. 예를 들어, 제 1 전극(418)은 제 1 전극 층(418a), 제 2 전극 층(418b) 및 제 3 전극 층(418c)이 순차적으로 적층된 3층 구조로 형성될 수 있다.
제 1 전극 층(418a)은 제 2 전극 층(418b)의 접착력을 높일 수 있다. 예를 들어, 제 1 전극 층(418a)은 ITO 또는 IZO의 투명 도전물질로 형성될 수 있다. 그리고, 제 2 전극 층(418b)은 반사효율이 높은 금속 물질로 이루어진 반사층일 수 있다. 예를 들어, 제 2 전극 층(418b)은 알루미늄(Al), 은(Ag), 금(Au), 백금(Pt), 크롬(Cr) 또는 이들을 함유하는 합금을 포함할 수 있다.
제 3 전극 층(418c)은 큰 일함수를 가짐으로써, 제 1 전극(418)이 애노드 전극의 역할을 할 수 있도록 한다. 제 3 전극 층(418c)은 ITO 또는 IZO의 투명 도전물질로 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
제 1 전극(418)이 형성된 기판(410) 위에는 뱅크(415e)가 형성되어 있다.
뱅크(415e)는 제 1 전극(418)의 측면을 둘러싸는 형태로 형성되어, 제 1 전극(418)의 측면의 부식을 방지할 수 있다.
본 발명의 제 4 실시예에서, 뱅크(415e)는 후술할 보조전극(425)의 일부를 노출시키는 제 2 개구부를 더 포함한다.
유기 화합물층(430)은 제 1 전극(418)과 제 2 전극(428) 사이에 형성된다.
이 때, 도 9a에서는 기판(410) 전면에 유기 화합물층(430)이 형성된 경우를 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며, 제 1 전극(418) 위에만 유기 화합물층(430)이 형성될 수 있다.
도 9a에서는 유기 화합물층(430)을 단층으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 유기 화합물층(430)은 빛을 내는 발광층 외에 발광층의 발광 효율을 향상하기 위한 부대층을 포함하는 다층 구조를 가질 수 있다.
제 2 전극(428)은 유기 화합물층(430) 위에 형성되어 유기 화합물층(430)에 전자를 제공한다.
제 2 전극(428)은 음극으로서 역할을 수행한다. 따라서, 제 2 전극(428)은 투명 도전성 물질로 이루어진다. 예를 들어, 제 2 전극(428)은 ITO 또는 IZO을 포함할 수 있다. 제 2 전극(428)은 유기 화합물층(430)과 접하는 쪽에 일 함수가 낮은 금속 물질로 이루어진 얇은 금속막(미도시)을 더 포함할 수 있다. 예를 들어, 얇은 금속막(미도시)은 마그네슘(Mg), 은(Ag) 및 이들의 화합물을 포함할 수 있다.
또한, 전술한 본 발명의 제 1, 제 2, 제 3 실시예와 동일하게 제 2 전극(428)의 저항을 감소시키기 위해서 보조전극라인(VSSLa)이 제 1 전극(418)과 동일층 위에 형성되어 있다. 이 때, 보조전극라인(VSSLa)은 전술한 보조전극(425) 및 격벽(435)을 포함한다.
보조전극(425)은 제 1 전극(418)과 동일층 위에 이격하여 형성된다. 예를 들어, 보조전극(425)은 일 방향으로 연속적으로 연장되어 외부의 VSS 패드(미도시)와 연결될 수 있다.
상기 보조전극(425)은 제 1 전극(418)과 실질적으로 동일하게 제 1, 제 2 및 제 3 보조전극 층(425a, 425b, 425c)의 3층 구조로 이루어져 제 2 전극(428) 증착 시 제 3 보조전극 층(425c)에 직접 컨택 될 수 있다. 즉, 제 2 전극(428)이 격벽(435) 하부까지 증착되어 보조전극(425)과 컨택이 이루어지게 된다. 다만, 본 발명이 이에 한정되는 것은 아니다.
격벽(435)은 보조전극(425) 위에 형성된다.
이 때, 격벽(435)은 상부에서 하부로 갈수록 단면적이 작아지는 역 테이퍼 형상을 가질 수 있다. 예를 들어, 격벽(435)의 측면과 보조전극(425)이 이루는 각도는 20도 내지 80도로 이루어질 수 있으며, 이렇게 측면에 각도를 가지는 역 테이퍼 형상으로 인하여 후술할 쉐이딩 효과를 얻을 수 있다.
격벽(435)은 유기 화합물층(430)에 보조전극(425)을 노출시키는 전극 컨택홀을 형성시킨다. 유기 화합물층(430)은 쉐이딩 효과에 의하여 격벽(435)의 상부에 형성되고, 격벽(435)의 상부 아래에는 형성되지 않는다. 따라서, 유기 화합물층(430)에 전극 컨택홀이 형성된다.
격벽(435) 위에는 유기 화합물층(430)과 제 2 전극(428)이 순차적으로 적층 된다.
이 때, 표시영역이 구성되는 TFT 기판(410)의 가장자리 영역은 패드영역이며, 패드영역에는 게이트패드영역 및 데이터패드영역이 포함된다.
도 9b를 참조하면, 게이트라인과 데이터라인에 각각 전기적으로 접속하는 게이트패드전극(426p)과 데이터패드전극(427p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 게이트라인과 데이터라인에 전달하게 된다.
즉, 게이트라인과 데이터라인은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드전극(426p)과 데이터패드전극(427p)에 전기적으로 접속된다. 따라서, 게이트라인과 데이터라인은 게이트패드전극(426p)과 데이터패드전극(427p)을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가 받게 된다.
이 때, 게이트패드전극(426p)은 게이트라인과 일체로 형성될 수 있다.
반면, 데이터패드전극(427p)은 게이트 배선 층과 동일층에 형성됨에 따라 연결배선(460)을 통해 데이터라인과 전기적으로 접속할 수 있다.
또한, 패드영역의 게이트패드전극(426p)과 데이터패드전극(427p)은 표시영역의 게이트전극(421)과 게이트라인 및 하부 유지전극(409)과 동일 공정에서 형성될 수 있다. 또한, 패드영역의 연결전극(460)은 표시영역의 데이터라인, 구동 전압라인 및 소오스/드레인전극(422, 423) 및 상부 유지전극(419)과 동일 공정에서 형성될 수 있다.
패드영역의 층간절연막(415b)과 보호막(415c)은 게이트패드전극(426p)과 데이터패드전극(427p)을 노출시키는 오픈 홀(H)을 포함할 수 있다. 따라서, 오픈 홀(H)을 통해 데이터패드전극(427p)의 일부가 외부로 노출될 수 있으며, 콘택홀을 통해 데이터패드전극(427p)의 상면의 나머지 부분은 연결배선(460)과 연결될 수 있다. 연결배선(460)은 데이터라인이 연장된 배선일 수 있다.
패드영역의 층간절연막(415b)은 게이트패드전극(426p)과 데이터패드전극(427p)의 측면을 둘러싸는 형태로 형성되어, 게이트패드전극(426p)과 데이터패드전극(427p)의 측면의 부식을 방지할 수 있다.
패드영역의 오픈 홀(H)은 드레인전극(423)을 노출시키는 드레인 콘택홀과 동일 공정에서 함께 형성될 수 있다. 다만, 본 발명에 따른 콘택홀의 형성 방법은 이에 한정되지 않는다.
이 때, 본 발명의 제 4 실시예에 따른 게이트패드전극(426p) 및 데이터패드전극(427p)은 표시영역의 게이트 배선과 동일층에 형성하되, 게이트 배선과 실질적으로 동일한 3층 구조이다. 예를 들어, MoTi/Cu/MoTi의 3층 구조로 형성하는 것을 특징으로 한다.
즉, 본 발명의 제 4 실시예에서는 패드영역의 게이트패드전극(426p)과 데이터패드전극(427p)에 Ag 또는 Ag 합금을 식각하는 에천트에 대해 식각 선택성을 갖는 MoTi/Cu/MoTi의 3층 구조를 적용하는 한편, 보호막(415c)의 패터닝 시 오픈 홀(H)을 형성하여 게이트패드전극(426p)과 데이터패드전극(427p)의 일부를 외부에 노출시키는 것을 특징으로 한다.
이 때, 상부 MoTi는 Ag 또는 Ag 합금을 식각하는 에천트의 에치 스타퍼(etch stopper)로 작용할 수 있다.
전술한 바와 같이 제 1 전극(418)의 패터닝에는 인산계 에천트, 질산계 에천트, 인산계+질산계 에천트, 인산계+초산계 에천트, 질산계+초산계 에천트 또는 인산계+질산계+초산계 에천트를 사용할 수 있다. 또한, 제 1 전극(418)의 패터닝에는 불산칼륨 및 과산화수소를 포함하지 않는 에천트를 사용할 수 있다.
본 발명의 제 4 실시예에 따른 게이트패드전극(426p)은 제 1, 제 2 및 제 3 게이트패드전극 층(426pa, 426pb, 426pc)으로 구성될 수 있으며, 데이터패드전극(427p)은 제 1, 제 2 및 제 3 데이터패드전극 층(427pa, 427pb, 427pc)의 3층 구조로 이루어질 수 있다.
최하층인 제 1 게이트패드전극 층(426pa)과 제 1 데이터패드전극 층(427pa)은 중간층인 제 2 게이트패드전극 층(426pb)과 제 2 데이터패드전극 층(427pb)의 접착력을 높이는 접착력 촉진층일 수 있다.
제 2 게이트패드전극 층(426pb)과 제 2 데이터패드전극 층(427pb)은 제 1 게이트패드전극 층(426pa)과 제 1 데이터패드전극 층(427pa) 및 제 3 게이트패드전극 층(426pc)과 제 3 데이터패드전극 층(427pc)보다 비저항이 낮은 금속으로 이루어질 수 있다.
전술한 바와 같이 패드전극(426p, 427p)의 최상층에 배치되는 제 3 패드전극 층(426pc, 427pc)은 외부에 노출되더라도 산소 및 수분에 의해 부식되지 않는 물질로 형성될 수 있다. 특히, 제 3 패드전극 층(426pc, 427pc)은 제 1 전극(418)의 패터닝 시 사용되는 에천트에 식각되지 않는 물질로 형성될 수 있다. 즉, 최상층에 배치된 제 3 패드전극 층(426pc, 427pc)은 몰리브덴티타늄(MoTi), 티타늄(Ti) 또는 이들의 합금 중 어느 하나로 형성될 수 있다.
또한, 전술한 바와 같이 패드영역의 층간절연막(415b) 및 보호막(415c)은 패드전극(426p, 427p)의 제 3 패드전극 층(426pc, 427pc)의 상면을 노출시키도록 형성될 수 있다. 이 때, 층간절연막(415b)은 제 3 게이트패드전극 층(426pc)의 노출된 상면을 제외한 모든 면을 덮는 형태로 형성되고, 보호막(415c)은 게이트패드영역 및 제 3 데이터패드전극 층(427pc)의 노출된 상면을 제외한 모든 면을 덮는 형태로 형성되어, 제 3 패드전극 층(426pc, 427pc) 측면의 부식을 방지할 수 있다.
예를 들어, 패드영역의 층간절연막(415b)은 제 1 패드전극 층(426pa, 427pa), 제 2 패드전극(426pb, 427pb) 층 및 제 3 패드전극 층(426pc, 427pc)의 측면 및 제 3 패드전극 층(426pc, 427pc)의 상면의 적어도 일부를 덮도록 구성될 수 있다.
한편, 이물에 의한 크랙(crack)이나 보호막 패터닝 시 발생한 크랙 사이로 Ag 또는 Ag 합금을 식각하는 에천트가 침투하는 경우 게이트패드전극과 데이터패드전극의 Cu에 손상이 발생할 수도 있다. 따라서, 이를 방지하고자 본 발명의 제 5 실시예에서는 제 3 게이트패드전극 층과 제 3 데이터패드전극 층이 제 1, 제 2 게이트패드전극 층과 제 1, 제 2 데이터패드전극 층을 덮도록 클래드(clad) 구조를 적용하는 것을 특징으로 한다. 또한, 이러한 클래드 구조는 전술한 제 1 실시예 내지 제 4 실시예의 패드전극에 물론 적용될 수 있다.
클래드 구조는, 최상층의 제 3 게이트패드전극 층과 제 3 데이터패드전극 층 각각이 그 하부의 제 2 게이트패드전극 층과 제 2 데이터패드전극 층의 상부뿐만 아니라 제 1, 제 2 게이트패드전극 층과 제 1, 제 2 데이터패드전극의 양 측면과 접하도록 구성되어, 제 1, 제 2 게이트패드전극 층과 제 1, 제 2 데이터패드전극 층을 밀봉하도록 덮는 구조를 의미한다.
따라서, 신뢰성이 향상되는 동시에 불량 감소 및 생산성 향상을 가져오는 효과를 제공한다.
도 10a 및 도 10b는 본 발명의 제 5 실시예에 따른 표시장치의 구조 일부를 개략적으로 나타내는 단면도이다.
이 때, 도 10a는 표시장치의 TFT부 및 커패시터 형성부를 포함하는 하나의 서브-화소를 예를 들어 나타내고 있으며, 도 10b는 게이트패드영역과 데이터패드영역의 일부를 순서대로 나타내고 있다.
특히, 도 10a는 코플라나 구조의 TFT를 이용한 전면발광 방식의 표시장치의 하나의 서브-화소를 예를 들어 나타내고 있다. 본 발명이 코플라나 구조의 TFT에 한정되는 것은 아니다.
도 10a를 참조하면, 본 발명의 제 2 실시예에 따른 전면발광 방식의 표시장치는 기판(510), 구동 박막 트랜지스터(DT), 유기발광다이오드 및 보조전극라인(VSSLa)을 포함한다. 다만, 본 발명이 이에 한정되는 것은 아니며, 보조전극라인(VSSLa)을 포함하지 않을 수도 있다.
전술한 제 1, 제 2, 제 3, 제 4 실시예와 동일하게 구동 박막 트랜지스터(DT)는 반도체층(524), 게이트전극(521), 소오스전극(522) 및 드레인전극(523)을 포함한다.
반도체층(524)은 실리콘(Si), 유리(glass), 또는 투명한 플라스틱이나 고분자 필름 등의 절연물질로 이루어진 기판(201) 위에 형성된다.
반도체층(524)은 비정질 실리콘막 또는 비정질 실리콘을 결정화한 다결정 실리콘막으로 구성될 수 있다.
이 때, 기판(510)과 반도체층(524) 사이에는 버퍼층(미도시)이 더 형성될 수 있다.
반도체층(524) 위에는 실리콘질화막(SiNx) 또는 실리콘산화막(SiO2) 등으로 이루어진 게이트절연막(515a)이 형성되어 있으며, 그 위에 게이트전극(521)을 포함하는 게이트라인(미도시) 및 하부 유지전극(509)이 형성되어 있다.
게이트절연막(515a)은 표시영역 및 패드영역에 형성될 수 있다. 즉, 게이트절연막(515a)은 반도체층(524)이 형성된 기판(510) 전면에 형성될 수 있다. 본 발명이 이에 한정되는 것은 아니다.
게이트전극(521)은 표시영역에서 반도체층(524)과 중첩되도록 형성될 수 있다.
게이트전극(521)과 게이트라인은 일체로 형성될 수 있다.
게이트전극(521)과 게이트라인 및 하부 유지전극(509)은 저저항 특성을 갖는 제 1 금속물질, 예를 들면 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 이들의 합금으로 이루어진 단일층 또는 다층으로 형성될 수 있다.
게이트전극(521)과 게이트라인 및 하부 유지전극(509)은 도면 상에는 단층으로 형성되어 있으나, 적어도 2층 이상의 다층으로 형성될 수 있다.
게이트전극(521)과 게이트라인 및 하부 유지전극(509) 위에는 실리콘질화막 또는 실리콘산화막 등으로 이루어진 층간절연막(515b)이 형성되어 있으며, 그 위에 데이터라인(미도시), 구동 전압라인(미도시) 및 소오스/드레인전극(522, 523) 및 상부 유지전극(519)이 형성되어 있다. 이 때, 층간절연막(515b)은 다수의 콘택홀을 포함할 수 있다.
소오스전극(522)과 드레인전극(523)은 소정 간격으로 이격하여 형성되어 있으며, 반도체층(524)과 전기적으로 연결된다. 보다 구체적으로는, 게이트절연막(515a) 및 층간절연막(515b)에는 반도체층(524)을 노출시키는 반도체층 컨택홀이 형성되어 있으며, 반도체층 컨택홀을 통해 소오스/드레인전극(522, 523)이 반도체층(524)과 전기적으로 접속되어 있다.
소오스전극(522)과 데이터라인은 일체로 형성될 수 있다
이 때, 상부 유지전극(519)은 층간절연막(515b)을 사이에 두고 그 하부의 하부 유지전극(509)의 일부와 중첩하여 스토리지 커패시터를 형성하게 된다.
이 때, 본 발명의 제 5 실시예에 따른 데이터 배선, 즉 데이터라인, 구동 전압라인, 소오스/드레인전극(522, 523) 및 상부 유지전극(519)은 다층으로 형성될 수 있다.
예를 들어, 본 발명의 제 5 실시예에 따른 데이터 배선은 3층으로 이루어질 수 있다.
즉, 소오스전극(522)은 제 1, 제 2 및 제 3 소오스전극 층(522a, 522b, 522c)의 3층 구조로 이루어질 수 있으며, 드레인전극(523)은 제 1, 제 2 및 제 3 드레인전극 층(523a, 523b, 523c)의 3층 구조로 이루어질 수 있다.
또한, 상부 유지전극(519)은 제 1, 제 2 및 제 3 제 2 유지전극 층(519a, 519b, 519c)의 3층 구조로 이루어질 수 있다.
제 1 소오스전극 층(522a), 제 1 드레인전극 층(523a) 및 하부 유지전극 층(519a)은 동일 물질로 형성될 수 있다. 제 1 소오스전극 층(522a), 제 1 드레인전극 층(523a) 및 제 1 유지전극 층(519a)은 각각 제 2 소오스전극 층(522b), 제 2 드레인전극 층(523b) 및 제 2 유지전극 층(519b)의 접착력을 향상시킬 수 있다.
예를 들어, 제 1 소오스전극 층(522a), 제 1 드레인전극 층(523a) 및 제 1 유지전극 층(519a)은 몰리브덴티타늄(MoTi), 티타늄(Ti) 및 이들의 합금 중 어느 하나로 형성될 수 있다.
또한, 제 2 소오스전극 층(522b), 제 2 드레인전극 층(523b) 및 제 2 유지전극 층(519b)은 동일 물질로 형성될 수 있다. 제 2 소오스전극 층(522b), 제 2 드레인전극 층(523b) 및 제 2 유지전극 층(519b)은 저항이 작은 물질로 형성될 수 있다. 예를 들어, 제 2 소오스전극 층(522b), 제 2 드레인전극 층(523b) 및 제 2 유지전극 층(519b)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 또는 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다. 바람직하게는, 제 2 소오스전극 층(522b), 제 2 드레인전극 층(523b) 및 제 2 유지전극 층(519b)은 구리(Cu)를 포함할 수 있다.
제 3 소오스전극 층(522c), 제 3 드레인전극 층(523c) 및 제 3 유지전극 층(519c)은 동일 물질로 형성될 수 있다. 제 3 소오스전극 층(522c), 제 3 드레인전극 층(523c) 및 제 3 유지전극 층(519c)은 외부에 노출되더라도 산소 및 수분에 의해 부식되지 않는 물질로 형성될 수 있다. 예를 들어, 제 3 소오스전극 층(522c), 제 3 드레인전극 층(523c) 및 제 3 유지전극 층(519c)은 몰리브덴티타늄(MoTi), 티타늄(Ti) 또는 이들의 합금 중 어느 하나로 형성될 수 있다.
따라서, 본 발명의 제 5 실시예에 따른 데이터 배선은 MoTi/Cu/MoTi의 3층 구조로 이루어질 수 있다.
데이터라인, 구동 전압라인, 소오스/드레인전극(522, 523) 및 상부 유지전극(519)이 형성된 기판(510) 위에는 보호막(515c) 및 평탄화막(515d)이 형성되어 있다. 보호막(515c)은 표시영역 및 패드영역에 형성되며, 기판(510) 전면에 형성될 수 있다. 평탄화막(515d)은 패드영역에는 형성되지 않을 수 있다. 즉, 평탄화막(515d)은 박막 트랜지스터가 형성된 표시영역에만 형성될 수 있다.
다음으로, 유기발광다이오드는 제 1 전극(518), 유기 화합물층(530) 및 제 2 전극(528)을 포함한다.
상기 유기발광다이오드는 구동 박막 트랜지스터(DT)와 전기적으로 연결된다. 이 때, 구동 박막 트랜지스터(DT) 상부에 형성된 보호막(515c) 및 평탄화막(515d)은 구동 박막 트랜지스터(DT)의 드레인전극(523)을 노출시키는 드레인 컨택홀이 형성되어 있다. 유기발광다이오드는 드레인 컨택홀을 통해 구동 박막 트랜지스터(DT)의 드레인전극(523)과 전기적으로 접속된다.
즉, 제 1 전극(518)은 평탄화막(515d) 위에 형성되고, 드레인 컨택홀을 통해 구동 박막 트랜지스터(DT)의 드레인전극(523)과 전기적으로 접속된다.
제 1 전극(518)은 유기 화합물층(530)에 전류(또는 전압)를 공급하는 것으로서, 소정 면적의 발광 영역을 정의한다.
또한, 제 1 전극(518)은 양극으로서 역할을 수행한다. 따라서, 제 1 전극(518)은 일함수가 비교적 큰 투명 도전성 물질을 포함할 수 있다. 제 1 전극(518)은 다수의 전극 층으로 구성될 수 있다. 예를 들어, 제 1 전극(518)은 제 1 전극 층(518a), 제 2 전극 층(518b) 및 제 3 전극 층(518c)이 순차적으로 적층된 3층 구조로 형성될 수 있다.
제 1 전극 층(518a)은 제 2 전극 층(518b)의 접착력을 높일 수 있다. 예를 들어, 제 1 전극 층(518a)은 ITO 또는IZO의 투명 도전물질로 형성될 수 있다. 그리고, 제 2 전극 층(518b)은 반사효율이 높은 금속 물질로 이루어진 반사층일 수 있다. 예를 들어, 제 2 전극 층(518b)은 알루미늄(Al), 은(Ag), 금(Au), 백금(Pt), 크롬(Cr) 또는 이들을 함유하는 합금을 포함할 수 있다.
제 3 전극 층(518c)은 큰 일함수를 가짐으로써, 제 1 전극(518)이 애노드 전극의 역할을 할 수 있도록 한다. 예를 들어, 제 3 전극 층(518c)은 ITO 또는 IZO의 투명 도전물질로 형성될 수 있다.
다만, 본 발명이 이에 한정되는 것은 아니다.
제 1 전극(518)이 형성된 기판(510) 위에는 뱅크(515e)가 형성되어 있다.
뱅크(515e)는 제 1 전극(518)의 측면을 둘러싸는 형태로 형성되어, 제 1 전극(518)의 측면의 부식을 방지할 수 있다.
본 발명의 제 5 실시예에서, 뱅크(515e)는 후술할 보조전극(525)의 일부를 노출시키는 제 2 개구부를 더 포함한다.
유기 화합물층(530)은 제 1 전극(518)과 제 2 전극(528) 사이에 형성된다. 유기 화합물층(530)은 제 1 전극(518)으로부터 공급되는 정공과 제 2 전극(528)으로부터 공급되는 전자의 결합에 의해 발광한다.
이 때, 도 10a에서는 기판(510) 전면에 유기 화합물층(530)이 형성된 경우를 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며, 제 1 전극(518) 위에만 유기 화합물층(230)이 형성될 수 있다.
도 10a에서는 유기 화합물층(530)을 단층으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 유기 화합물층(530)은 빛을 내는 발광층 외에 발광층의 발광 효율을 향상하기 위한 부대층을 포함하는 다층 구조를 가질 수 있다.
제 2 전극(528)은 유기 화합물층(530) 위에 형성되어 유기 화합물층(530)에 전자를 제공한다.
제 2 전극(528)은 음극으로서 역할을 수행한다. 따라서, 제 2 전극(528)은 투명 도전성 물질로 이루어진다. 예를 들어, 제 2 전극(528)은 ITO 또는 IZO을 포함할 수 있다. 제 2 전극(528)은 유기 화합물층(530)과 접하는 쪽에 일 함수가 낮은 금속 물질로 이루어진 얇은 금속막(미도시)을 더 포함할 수 있다. 예를 들어, 얇은 금속막(미도시)은 마그네슘(Mg), 은(Ag) 및 이들의 화합물을 포함할 수 있다.
또한, 전술한 본 발명의 제 1, 제 2, 제 3, 제 4 실시예와 동일하게 제 2 전극(528)의 저항을 감소시키기 위해서 보조전극라인(VSSLa)이 제 1 전극(518)과 동일층 위에 형성되어 있다. 이 때, 보조전극라인(VSSLa)은 전술한 보조전극(525) 및 격벽(535)을 포함한다.
보조전극(525)은 제 1 전극(518)과 동일층 위에 이격하여 형성된다. 예를 들어, 보조전극(525)은 일 방향으로 연속적으로 연장되어 외부의 VSS 패드(미도시)와 연결될 수 있다.
상기 보조전극(525)은 제 1 전극(518)과 실질적으로 동일하게 제 1, 제 2 및 제 3 보조전극 층(525a, 525b, 525c)의 3층 구조로 이루어져 제 2 전극(528) 증착 시 제 3 보조전극 층(525c)에 직접 컨택 될 수 있다. 즉, 제 2 전극(528)이 격벽(535) 하부까지 증착되어 보조전극(525)과 컨택이 이루어지게 된다. 본 발명이 이에 한정되는 것은 아니다.
격벽(535)은 보조전극(525) 위에 형성된다.
이 때, 격벽(535)은 상부에서 하부로 갈수록 단면적이 작아지는 역 테이퍼 형상을 가질 수 있다. 예를 들어, 격벽(535)의 측면과 보조전극(525)이 이루는 각도는 20도 내지 80도로 이루어질 수 있으며, 이렇게 측면에 각도를 가지는 역 테이퍼 형상으로 인하여 후술할 쉐이딩 효과를 얻을 수 있다.
격벽(535)은 유기 화합물층(530)에 보조전극(525)을 노출시키는 전극 컨택홀을 형성시킨다. 유기 화합물층(530)은 쉐이딩 효과에 의하여 격벽(535)의 상부에 형성되고, 격벽(535)의 상부 아래에는 형성되지 않는다. 따라서, 유기 화합물층(530)에 전극 컨택홀이 형성된다.
격벽(535) 위에는 유기 화합물층(530)과 제 2 전극(528)이 순차적으로 적층 된다.
이 때, 표시영역이 구성되는 TFT 기판(510)의 가장자리 영역은 패드영역이며, 패드영역에는 게이트패드영역 및 데이터패드영역이 포함된다.
도 10b를 참조하면, 게이트라인과 데이터라인에 각각 전기적으로 접속하는 게이트패드전극(526p)과 데이터패드전극(527p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 게이트라인과 데이터라인에 전달하게 된다.
즉, 게이트라인과 데이터라인은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인(516p)과 데이터패드라인(517p)에 연결된다. 이러한 게이트패드라인(516p)과 데이터패드라인(517p)은 게이트패드전극(526p)과 데이터패드전극(527p)에 각각 전기적으로 접속된다. 따라서, 게이트라인과 데이터라인은 게이트패드전극(526p)과 데이터패드전극(527p)을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가 받게 된다.
이 때, 게이트패드라인(516p)은 게이트라인과 일체로 형성될 수 있다.
또한, 패드영역의 게이트패드라인(516p)과 데이터패드라인(517p)은 표시영역의 게이트전극(521) 및 게이트라인과 동일 공정에서 형성될 수 있다.
데이터패드전극(527p)은 데이터라인과 일체로 형성될 수 있다.
또한, 패드영역의 게이트패드전극(526p)과 데이터패드전극(527p)은 표시영역의 데이터라인, 구동 전압라인 및 소오스/드레인전극(522, 523) 및 상부 유지전극(519)과 동일 공정에서 형성될 수 있다.
이 때, 게이트패드라인(516p)과 데이터패드라인(517p)은 도면 상에 단층으로 형성되어 있으나, 적어도 2층 이상의 다층으로 형성될 수 있다.
패드영역의 층간절연막(515b)은 게이트패드라인(516p)과 데이터패드라인(517p)을 노출시키는 콘택홀을 포함할 수 있다. 또한, 패드영역의 보호막(515c)은 게이트패드전극(526p)과 데이터패드전극(527p)을 노출시키는 오픈 홀(H)을 포함할 수 있다.
패드영역의 오픈 홀(H)은 드레인전극(523)을 노출시키는 드레인 콘택홀과 동일 공정에서 함께 형성될 수 있다. 본 발명에 따른 콘택홀의 형성 방법은 이에 한정되지 않는다. 이 때, 본 발명의 제 5 실시예에 따른 게이트패드전극(526p)과 데이터패드전극(527p)은 표시영역의 데이터 배선과 동일층에 형성하되, 데이터 배선과 실질적으로 동일한 3층 구조이다. 예를 들어, MoTi/Cu/MoTi의 3층 구조로 형성하는 것을 특징으로 한다.
즉, 본 발명의 제 5 실시예에서는 패드영역의 게이트패드전극(526p)과 데이터패드전극(527p)에 Ag 또는 Ag 합금을 식각하는 에천트에 대해 식각 선택성을 갖는 MoTi/Cu/MoTi의 3층 구조를 적용하는 한편, 보호막(515c)의 패터닝 시 오픈 홀(H)을 형성하여 게이트패드전극(526p)과 데이터패드전극(527p)의 일부를 외부에 노출시키는 것을 특징으로 한다.
이 때, 상부 MoTi는 Ag 또는 Ag 합금을 식각하는 에천트의 에치 스타퍼(etch stopper)로 작용할 수 있다.
전술한 바와 같이 제 1 전극(518)의 패터닝에는 인산계 에천트, 질산계 에천트, 인산계+질산계 에천트, 인산계+초산계 에천트, 질산계+초산계 에천트 또는 인산계+질산계+초산계 에천트를 사용할 수 있다. 또한, 제 1 전극(518)의 패터닝에는 불산칼륨 및 과산화수소를 포함하지 않는 에천트를 사용할 수 있다.
이 때, 본 발명의 제 5 실시예에 따른 게이트패드전극(526p)은 제 1, 제 2 및 제 3 게이트패드전극 층(526pa, 526pb, 526pc)으로 구성될 수 있으며, 데이터패드전극(227p)은 제 1, 제 2 및 제 3 데이터패드전극 층(527pa, 527pb, 527pc)의 3층 구조로 이루어질 수 있다.
최하층인 제 1 게이트패드전극 층(526pa)과 제 1 데이터패드전극 층(527pa)은 중간층인 제 2 게이트패드전극 층(526pb)과 제 2 데이터패드전극 층(527pb)의 접착력을 높이는 접착력 촉진층일 수 있다. 즉, 제 1 게이트패드전극 층(526pa)은 제 2 게이트패드전극 층(526pb)과 그 하부의 제 4 패드전극 층, 즉 게이트패드라인(516p) 사이의 접착력을 증가시키도록 구성된 물질로 이루어질 수 있다. 또한, 제 1 데이터패드전극 층(527pa)은 제 2 데이터패드전극 층(527pb)과 그 하부의 제 4 패드전극 층, 즉 데이터패드라인(517p) 사이의 접착력을 증가시키도록 구성된 물질로 이루어질 수 있다.
제 2 게이트패드전극 층(526pb)과 제 2 데이터패드전극 층(527pb)은 제 1 게이트패드전극 층(526pa)과 제 1 데이터패드전극 층(527pa) 및 제 3 게이트패드전극 층(526pc)과 제 3 데이터패드전극 층(527pc)보다 비저항이 낮은 금속으로 이루어질 수 있다.
패드전극(526p, 527p)은 구동회로부와 연결되기 위해 패드전극(526p, 527p)이 외부로 노출되어야 한다. 구리(Cu) 등으로 이루어진 패드전극(526p, 527p)은 저항이 작아 신호 전달에 유리하나, 구리(Cu) 등으로 형성된 패드전극(526p, 527p)이 외부로 노출되는 경우 산소 및 수분과 접촉하여 부식이 발생할 수 있다. 또한, 구리(Cu) 등으로 형성된 패드전극(526p, 527p) 후에 유기발광다이오드를 형성하는 과정에서 제 1 전극(518) 패터닝 시, 상기 1 전극(518)을 패터닝 하는데 사용되는 Ag 또는 Ag 합금을 식각하는 에천트에 의해 함께 식각되는 문제점이 있다.
따라서, 패드전극(526p, 527p)의 최상층에 배치되는 제 3 패드전극 층(526pc, 527pc)은 외부에 노출되더라도 산소 및 수부에 의해 부식되지 않는 물질로 형성될 수 있다. 특히, 제 3 패드전극 층(526pc, 527pc)은 제 1 전극(518)의 패터닝에 사용되는 에천트에 식각되지 않는 물질로 형성될 수 있다. 즉, 최상층에 배치된 제 3 패드전극 층(526pc, 527pc)은 몰리브덴티타늄(MoTi), 티타늄(Ti) 또는 이들의 합금 중 어느 하나로 형성될 수 있다.
또한, 전술한 바와 같이 패드영역의 보호막(515c)은 패드전극(526p, 527p)의 제 3 패드전극 층(526pc, 527pc)의 상면을 노출시키도록 형성될 수 있다. 이 때, 보호막(515c)은 패드전극(526p, 527p)의 측면을 둘러싸는 형태로 형성되어, 제 3 패드전극 층(526pc, 527pc) 측면의 부식을 방지할 수 있다. 예를 들어, 패드영역의 보호막(515c)은 제 3 패드전극 층(526pc, 527pc)의 측면 및 제 3 패드전극 층(526pc, 527pc)의 상면의 적어도 일부를 덮도록 구성될 수 있다.
이 때, 이물에 의한 크랙(crack)이나 보호막(515c) 패터닝 시 발생한 크랙 사이로 Ag 또는 Ag 합금을 식각하는 에천트가 침투하는 경우 게이트패드전극(526p)과 데이터패드전극(527p)의 Cu에 손상이 발생할 수도 있다. 따라서, 이를 방지하고자 본 발명의 제 5 실시예에서는 제 3 게이트패드전극 층(526pc)과 제 3 데이터패드전극 층(527pc)이 제 1, 제 2 게이트패드전극 층(526pa, 526pb)과 제 1, 제 2 데이터패드전극 층(527pa, 527pb)을 덮도록 클래드(clad) 구조를 적용하는 것을 특징으로 한다.
따라서, 신뢰성이 향상되는 동시에 불량 감소 및 생산성 향상을 가져오는 효과를 제공한다.
이러한 클래드 구조를 형성하기 위해 일 예로, 제 1, 제 2 게이트패드전극 층(526pa, 526pb)과 제 1, 제 2 데이터패드전극 층(527pa, 527pb)을 패터닝한 후에 상부에 제 3 게이트패드전극 층(526pc)과 제 3 데이터패드전극 층(527pc)을 패터닝하게 된다. 이 때, 제 1, 제 2 게이트패드전극 층(526pa, 526pb)과 제 1, 제 2 데이터패드전극 층(527pa, 527pb)보다 제 3 게이트패드전극 층(526pc)과 제 3 데이터패드전극 층(527pc)의 폭이 더 크게 된다.
즉, 제 3 게이트패드전극 층(526pc)과 제 3 데이터패드전극 층(527pc)은 제 1 게이트패드전극 층(526pa)과 제 1 데이터패드전극 층(527pa)의 양 측면과 접하도록 구성되어, 제 2 게이트패드전극 층(526pb)과 제 2 데이터패드전극 층(527pb)을 밀봉하도록 구성될 수 있다.
참고로, 본 발명의 제 5 실시예에 따른 게이트패드전극(526p)과 데이터패드전극(527p)을 이전의 제 2 실시예와 같이 MoTi/Cu/MoTi의 3층 구조로 패터닝하는 경우, 포토리소그래피공정을 통해 MoTi/Cu/MoTi의 3층 구조의 일괄 식각 시 Cu와 MoTi간의 식각 속도의 차이에 의해 Cu가 MoTi보다 더 빨리 식각된다. 따라서, Cu가 MoTi보다 더 많이 식각되어 MoTi층이 돌출된 처마와 같은 모양의 오버행(overhang) 구조가 형성될 수 있다. 상기 오버행(overhang) 구조로 인해 게이트패드전극(226p)와 데이터패드전극(227p) 형성 시 크랙이 발생할 수 있다. 따라서, 이 크랙 사이로 Ag 또는 Ag 합금을 식각하는 에천트가 침투하는 경우 게이트패드전극(226p)와 데이터패드전극(227p)의 Cu에 손상이 발생할 수 있다.
따라서, 본 발명의 제 5 실시예에서는 Cu/MoTi를 먼저 패터닝한 후에 상부 MoTi를 덮어주는 클래드 구조를 사용하여 상기 오버행 구조가 형성되는 것을 방지할 수 있다.
이하, 상기와 같이 구성되는 본 발명의 제 5 실시예에 따른 표시장치의 제조방법을 도면을 참조하여 상세히 설명한다.
도 11a 내지 도 11j는 도 10a에 도시된 본 발명의 제 2 실시예에 따른 표시장치의 제조방법을 순차적으로 나타내는 단면도로써, 표시영역의 TFT 기판의 제조방법을 순차적으로 나타내고 있다.
그리고, 도 12a 내지 도 12f는 도 10b에 도시된 본 발명의 제 2 실시예에 따른 표시장치의 제조방법을 순차적으로 나타내는 단면도로써, 패드영역의 TFT 기판의 제조방법을 순차적으로 나타내고 있다.
도 11a 및 도 12a에 도시된 바와 같이, 투명한 유리재질 또는 유연성이 우수한 투명한 플라스틱이나 고분자 필름 등의 절연물질로 이루어진 기판(210)을 준비한다.
그리고, 자세히 도시하지 않았지만, 기판(510)의 적, 녹 및 청색의 서브-화소 각각에 TFT와 스토리지 커패시터를 형성한다.
우선, 기판(510) 위에 버퍼층(미도시)을 형성한다.
다음으로, 버퍼층이 형성된 기판(510) 위에 반도체 박막을 형성한다.
이 때, 버퍼층은 반도체층의 결정화 시 기판(510)으로부터 유출되는 알칼리 이온과 같은 불순물로부터 박막 트랜지스터를 보호하기 위해서 형성할 수 있으며, 실리콘산화막으로 형성할 수 있다.
반도체 박막은 비정질 실리콘이나 다결정 실리콘, 또는 산화물 반도체로 형성할 수 있다.
이 때, 다결정 실리콘은 기판(510) 위에 비정질 실리콘을 증착한 후 여러 가지 결정화 방식을 이용하여 형성할 수 있으며, 반도체 박막으로 산화물 반도체를 이용하는 경우 산화물 반도체를 증착한 후에 소정의 열처리 공정을 진행할 수 있다.
이후, 포토리소그래피공정을 통해 반도체 박막을 선택적으로 제거함으로써 표시영역의 기판(510)에 반도체 박막으로 이루어진 반도체층(524)을 형성한다.
다음으로, 도 11b 및 도 12b에 도시된 바와 같이, 반도체층(524)이 형성된 기판(510) 위에 게이트절연막(515a) 및 제 1 도전막을 형성한다.
게이트절연막(515a)은 반도체층(524)이 형성된 기판(510) 전면에 형성될 수 있다.
제 1 도전막은 게이트 배선을 형성하기 위해 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 이들의 합금과 같은 저저항 불투명 도전물질을 사용할 수 있다. 그러나, 이들은 물리적 성질이 다른 2개의 도전막을 포함하는 다층 구조를 가질 수 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속일 수 있다. 예를 들면, 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어질 수 있다.
이후, 포토리소그래피공정을 통해 제 1 도전막을 선택적으로 제거함으로써 표시영역의 기판(510)에 제 1 도전막으로 이루어진 게이트전극(521)을 포함하는 게이트라인(미도시) 및 하부 유지전극(509)을 형성하는 한편, 패드영역의 기판(510)에 제 1 도전막으로 이루어진 게이트패드라인(516p) 및 데이터패드라인(517p)을 형성하게 된다.
게이트전극(521)은 반도체층(524)과 중첩되는 영역에 형성될 수 있다.
게이트패드라인(516p)은 게이트라인과 일체로 형성될 수 있다.
게이트전극(521), 게이트라인, 하부 유지전극(509), 게이트패드라인(516p) 및 데이터패드라인(517p)은 도면 상에는 단층으로 형성되었으나, 적어도 2층 이상의 다층으로 형성될 수 있다.
다만, 본 발명이 이에 한정되는 것은 아니며, 반도체층(524)과 게이트전극(521)을 포함하는 게이트라인, 하부 유지전극(509), 게이트패드라인(516p) 및 데이터패드라인(517p)은 한번의 포토리소그래피공정을 통해 형성할 수도 있다.
또한, 게이트전극(521)을 포함하는 게이트라인, 하부 유지전극(509), 게이트패드라인(516p) 및 데이터패드라인(517p)의 패터닝 시 그 하부의 게이트절연막(515a)을 함께 패터닝할 수도 있다.
다음으로, 도 11c 및 도 12c에 도시된 바와 같이, 게이트전극(521)을 포함하는 게이트라인, 하부 유지전극(509), 게이트패드라인(516p) 및 데이터패드라인(517p)이 형성된 기판(510) 전면에 실리콘질화막 또는 실리콘산화막 등으로 이루어진 층간절연막(515b)을 형성한다.
층간절연막(515b)은 기판(510) 전면에 형성될 수 있다.
그리고, 포토리소그래피공정을 통해 층간절연막(515b)과 게이트절연막(515a)을 선택적으로 패터닝하여 반도체층(524)의 소오스/드레인영역을 노출시키는 제 1 컨택홀(550a)을 형성하는 한편, 게이트패드라인(516p) 및 데이터패드라인(517p)의 일부를 노출시키는 제 2 콘택홀(550b) 및 제 3 콘택홀(550c)을 각각 형성한다.
다음으로, 도 11d 및 도 12d에 도시된 바와 같이, 층간절연막(515b)이 형성된 기판(510) 전면에 제 2 도전막과 제 3 도전막을 형성한 후, 포토리소그래피공정을 통해 제 2 도전막과 제 3 도전막을 선택적으로 제거함으로써 표시영역의 기판(510)에 제 2 도전막과 제 3 도전막으로 이루어진 1차 데이터 배선(즉, 제 1, 제 2 소오스/드레인전극 층(522a,522b, 523a,523b), 제 1, 제 2 구동 전압라인 층(미도시), 제 1, 제 2데이터라인 층(미도시) 및 제 1, 제 2상부 유지전극 층(519a, 519b))을 형성한다.
이와 동시에 패드영역의 기판(510)에 제 2 도전막과 제 3 도전막으로 이루어진 1차 패드전극(즉, 제 1, 제 2게이트패드전극 층(526pa, 526pb) 및 제 1, 제 2데이터패드전극 층(527pa, 527pb))을 형성한다.
이 때, 제 3 도전막은 중간층 데이터 배선 및 패드전극을 형성하기 위해 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 이들의 합금과 같은 저저항 불투명 도전물질을 사용할 수 있다. 그러나, 이들은 물리적 성질이 다른 2개의 도전막을 포함하는 다층 구조를 가질 수 있다. 특히, 본 발명의 제 5 실시예에서는 제 3 도전막으로 Ag 또는 Ag 합금을 식각하는 에천트에 식각이 되는 Cu를 사용할 수 있다.
또한, 제 2 도전막은 하층 데이터 배선 및 패드전극을 형성하기 위해 MoTi를 사용할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제 2 도전막은 중간층의 접착력을 강화시키기만 하면 다른 물질을 사용하는 것도 가능하다. 제 2 도전막은 몰리브덴티타늄(MoTi), 티타늄(Ti) 또는 이들이 합금 중 어느 하나로 형성될 수 있다.
다음으로, 도 11e 및 도 12e에 도시된 바와 같이, 1차 데이터 배선이 형성된 기판(510) 전면에 제 4 도전막을 형성한 후, 포토리소그래피공정을 통해 제 4 도전막을 선택적으로 제거함으로써 표시영역의 기판(510)에 제 4 도전막으로 이루어진 2차 데이터 배선(즉, 제 3 소오스/드레인전극 층(522c, 523c), 제 3 구동 전압라인 층(미도시), 제 3 데이터라인 층(미도시) 및 제 3 제 2 유지전극 층(519c))을 형성한다.
이와 동시에 패드영역의 기판(510)에 제 4 도전막으로 이루어진 2차 패드전극(즉, 제 3 게이트패드전극 층(526pc) 및 제 3 데이터패드전극 층(527pc))을 형성한다.
이 때, 제 4 도전막은 상층 데이터 배선 및 패드전극을 형성하기 위해 MoTi를 사용할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제 4 도전막은 Ag 또는 Ag 합금을 식각하는 에천트의 에치 스타퍼로 사용되기만 하면 다른 물질을 사용하는 것도 가능하다.
이와 같이 두 번의 패터닝을 통해 표시영역의 기판(510)에 제 1, 제 2, 제 3 소오스전극 층(522a, 522b, 522c)의 삼중층 구조로 이루어진 소오스전극(522) 및 제 1, 제 2, 제 3 드레인전극 층(523a, 523b, 523c)의 3층 구조로 이루어진 드레인전극(523)을 형성할 수 있게 된다.
또한, 하부 유지전극(509) 상부에 제 1, 제 2, 제 3 유지전극 층(519a, 519b, 519c)의 3층 구조로 이루어진 상부 유지전극(519)을 형성할 수 있게 된다.
이와 동시에 패드영역의 기판(510)에 제 1, 제 2, 제 3 게이트패드전극 층(526pa, 526pb, 526pc)의 3층 구조로 이루어진 게이트패드전극(526p) 및 제 1, 제 2, 제 3 데이터패드전극 층(527pa, 527pb, 527pc)의 3층 구조로 이루어진 데이터패드전극(527p)을 형성할 수 있게 된다.
이 때, 전술한 바와 같이 일 예로, 본 발명의 제 5 실시예에 따른 데이터 배선 및 패드전극은 MoTi/Cu/MoTi의 3층 구조로 이루어질 수 있다.
한편, 본 발명의 제 5 실시예에서는 2차 패드전극, 즉 제 3 게이트패드전극 층(526pc)과 제 3 데이터패드전극 층(527pc)이 1차 패드전극, 즉 제 1, 제 2 게이트패드전극 층(526pa, 526pb)과 제 1, 제 2 데이터패드전극 층(527pa, 527pb)을 덮도록 클래드 구조를 적용하는 것을 특징으로 한다. 따라서, 이물에 의한 크랙이나 보호막 패터닝 시 발생한 크랙 사이로 Ag 또는 Ag 합금을 식각하는 에천트가 침투하여 게이트패드전극(526p)과 데이터패드전극(527p)의 Cu에 손상이 발생하는 것을 원천적으로 방지할 수 있게 된다.
이 때, 제 3 게이트패드전극 층(526pc)과 제 3 데이터패드전극 층(527pc)은 제 1 게이트패드전극 층(526pa)과 제 1 데이터패드전극 층(527pa)의 양 측면과 접하도록 구성되어, 제 2 게이트패드전극 층(526pb)과 제 2 데이터패드전극 층(527pb)을 밀봉하도록 구성될 수 있다.
이 때, 소오스/드레인전극(522, 523)은 제 1 컨택홀을 통해 반도체층(524)의 소오스/드레인영역에 각각 전기적으로 접속하며, 상부 유지전극(519)은 층간절연막(515b)을 사이에 두고 그 하부의 하부 유지전극(509)의 일부와 중첩하여 스토리지 커패시터를 형성하게 된다.
또한, 게이트패드전극(526p) 및 데이터패드전극(527p)은 각각 제 2 컨택홀 및 제 3 컨택홀을 통해 그 하부의 게이트패드라인(516p) 및 데이터패드라인(517p)에 전기적으로 접속하게 된다.
이후, 도 11f 및 도 12f에 도시된 바와 같이, 소오스/드레인전극(522, 523), 구동 전압라인, 데이터라인, 상부 유지전극(519), 게이트패드전극(526p) 및 데이터패드전극(527p)이 형성된 표시영역의 기판(510) 위에 실리콘질화막 또는 실리콘산화막 등으로 이루어진 보호막(515c)이 형성된다.
이 때, 보호막(515c) 위에 유기 절연물질로 이루어진 평탄화막(515d)이 형성될 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 보호막(515c)이 평탄화막의 역할을 할 수도 있다.
그리고, 포토리소그래피공정을 통해 보호막(515c)과 평탄화막(515d)을 선택적으로 패터닝하여 드레인전극(523)을 노출시키는 제 4 컨택홀(550d)을 형성하는 한편, 게이트패드전극(526p)과 데이터패드전극(527p)의 일부를 외부에 노출시키는 오픈 홀(H)을 형성하게 된다.
다음으로, 도 11g에 도시된 바와 같이, 평탄화막(515d)이 형성된 기판(510) 전면에 제 5 도전막, 제 6 도전막 및 제 7 도전막을 형성한다.
다만, 본 발명이 이에 한정되는 것은 아니며, 일 예로 평탄화막(515d)이 형성된 기판(510) 전면에 제 5 도전막의 단일층만을 형성할 수도 있다.
제 5 도전막과 제 7 도전막은 ITO 또는 IZO와 같은 투명 도전성 물질로 이루어질 수 있다.
제 6 도전막은 알루미늄(Al), 은(Ag), 금(Au), 백금(Pt), 크롬(Cr) 또는 이들을 함유하는 합금으로 이루어질 수 있다.
이후, 포토리소그래피공정을 통해 제 5 도전막, 제 6 도전막 및 제 7 도전막을 선택적으로 제거함으로써 제 5 도전막, 제 6 도전막 및 제 7 도전막으로 이루어진 제 1 전극(518)과 보조전극(525)을 형성한다.
이 때, 제 1 전극(518)은 제 5 도전막, 제 6 도전막 및 제 7 도전막 각각으로 이루어진 제 1 전극 층(518a), 제 2 전극 층(518b) 및 제 3 전극 층(518c)으로 구성될 수 있다.
그리고, 보조전극(525)은 제 5 도전막, 제 6 도전막 및 제 7 도전막 각각으로 이루어진 제 1 보조전극 층(525a), 제 2 보조전극 층(525b) 및 제 3 보조전극 층(525c)으로 구성될 수 있다.
양극인 제 1 전극(518)은 제 4 컨택홀을 통해 구동 박막트랜지스터의 드레인전극(523)과 전기적으로 접속하게 된다.
또한, 제 1 전극(518)은 기판(510) 상부에 적, 녹 및 청색의 서브-화소 각각에 대응하여 형성되게 된다.
다음으로, 도 11h 도시된 바와 같이, 제 1 전극(518)과 보조전극(525)이 형성된 표시영역의 기판(510) 위에 소정의 뱅크(515e)를 형성하게 된다.
이 때, 뱅크(515e)는 제 1 전극(518) 가장자리 주변을 둑처럼 둘러싸서 개구부를 정의하며 유기 절연물질 또는 무기 절연물질로 만들어진다. 또한, 뱅크(515e)는 보조전극(525)의 일부를 노출시키는 제 2 개구부를 더 포함한다.
그리고, 도 11i에 도시된 바와 같이, 뱅크(515e)가 형성된 기판(510) 위에 격벽(535)을 형성한다.
격벽(535)은 보조전극(525) 위에 형성된다.
이 때, 격벽(535)은 상부에서 하부로 갈수록 단면적이 작아지는 역 테이퍼 형상을 가질 수 있다. 일 예로, 격벽(535)의 측면과 보조전극(525)이 이루는 각도는 20도 내지 80도로 이루어질 수 있으며, 이렇게 측면에 각도를 가지는 역 테이퍼 형상으로 인하여 후술할 쉐이딩 효과를 얻을 수 있다.
다음으로, 도 11j에 도시된 바와 같이, 격벽(535)이 형성된 기판(510) 위에 증발(evaporation)에 의해 유기 화합물층(530)을 형성하게 된다.
이 경우 격벽(535)은 유기 화합물층(530)에 보조전극(525)을 노출시키는 전극 컨택홀을 형성시킨다. 유기 화합물층(530)은 쉐이딩 효과에 의하여 격벽(535)의 상부에 형성되고, 격벽(535)의 상부 아래에는 형성되지 않는다. 이에 따라, 유기 화합물층(530)에 전극 컨택홀이 형성된다.
도시하지 않았지만, 이를 위해 우선, 기판(510) 위에 정공주입층과 정공수송층을 차례대로 형성한다.
이 때, 정공주입층과 정공수송층은 적, 녹 및 청색의 서브-화소에 공통으로 형성되어, 정공의 주입 및 수송을 원활하게 하는 역할을 한다. 이 때, 정공주입층과 정공수송층 중 어느 하나의 층은 생략될 수 있다.
다음으로, 정공수송층이 형성된 기판(510) 위에 발광층을 형성한다.
이 때, 발광층은 적, 녹 및 청색의 서브-화소에 대응하여 적색 발광층과 녹색 발광층 및 청색 발광층을 포함할 수 있다.
다음으로, 발광층이 형성된 기판(510) 위에 전자수송층을 형성한다.
이 때, 전자수송층은 발광층 상부의 적, 녹 및 청색의 서브-화소에 공통으로 형성되어 전자의 수송을 원활하게 하는 역할을 한다.
이 때, 전자수송층 상부에는 전자의 주입을 원활하게 하기 위하여 전자주입층이 더욱 형성될 수 있다.
그리고, 전자수송층이 형성된 기판(510) 위에 스퍼터링(sputtering)에 의해 제 8 도전막으로 이루어진 제 2 전극(528)을 형성하게 된다.
이 때, 제 8 도전막이 격벽(535) 하부까지 증착되어 보조전극(525)과 제 2 전극(528)간 컨택이 이루어지게 된다
이렇게 제조된 유기발광다이오드 위에는 소정의 박막 봉지층으로 유기발광다이오드를 밀봉한다.
박막 봉지층 상면에는 표시장치의 외광의 반사를 줄여 콘트라스트를 향상시키기 위해 편광 필름(polarization film)이 구비될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
110,210,310,410,510 : 기판
118,218,318,418,518 : 제 1 전극
125,225,325,425,525 : 보조전극
128,228,328,428,528 : 제 2 전극
130,230,330,430,530 : 유기 화합물층
135,235,335,435,535 : 격벽
126p,226p,326p,426p,526p : 게이트패드전극
127p,227p,327p,427p,527p : 데이터패드전극
118,218,318,418,518 : 제 1 전극
125,225,325,425,525 : 보조전극
128,228,328,428,528 : 제 2 전극
130,230,330,430,530 : 유기 화합물층
135,235,335,435,535 : 격벽
126p,226p,326p,426p,526p : 게이트패드전극
127p,227p,327p,427p,527p : 데이터패드전극
Claims (25)
- 플라스틱 기판;
상기 플라스틱 기판 상에 배치되며 복수의 컨택홀을 포함하는 게이트절연막;
표시영역에 포함되며, 상기 플라스틱 기판 상에 배치되는 산화물 반도체, 상기 게이트절연막의 컨택홀을 통해 상기 산화물 반도체와 연결되는 소오스전극 및 드레인전극을 포함하는 박막 트랜지스터;
상기 박막 트랜지스터와 연결되며, 순차 적층된 제 1 전극, 유기 화합물층 및 제 2 전극을 포함하는 유기발광다이오드;
상기 표시영역에서 상기 제 1 전극의 주변에 배치되는 뱅크; 및
상기 유기발광다이오드의 상기 제 1 전극과 동일층 위에서 이격하여 형성된 보조전극을 포함하고,
상기 보조전극은, 순차 적층된 제 1 보조전극 층, 제 2 보조전극 층, 및 제 3 보조전극 층을 포함하고,
상기 제 3 보조전극 층은, 상기 뱅크가 없는 개구부 내에서 상기 유기발광다이오드의 상기 제 2 전극에 직접 컨택되고,
상기 표시영역의 외곽에 배치된 패드전극을 더 포함하고,
상기 패드전극은,
상기 게이트절연막 상에 배치되며 게이트라인 또는 데이터라인과 연결되는 패드라인, 및
상기 패드라인 상에 순차 적층된 제 1 패드전극 층, 제 2 패드전극 층 및 제 3 패드전극 층을 포함하고,
상기 제 3 패드전극 층은, 상기 제 2 패드전극 층의 상면과 양 측면, 및 상기 제 1 패드전극 층의 양 측면과 접하여, 상기 제 2 패드전극 층을 밀봉하도록 구성되고,
상기 제 2 패드전극 층은 상기 제 1 전극의 패터닝 시 사용되는 에천트에 의해 식각되는 물질로 이루어지고, 상기 제 3 패드전극 층은 상기 제 1 전극의 패터닝 시 사용되는 에천트에 의해 식각되지 않는 물질로 이루어져 상기 에천트의 에치 스타퍼로 작용하고,
상기 제 1 및 제 3 패드전극 층의 형성 물질은 서로 동일하고, 상기 제 2 패드전극 층의 형성 물질은 상기 제 1 및 제 3 패드전극 층의 형성 물질과 다르고,
상기 제 2 패드전극 층은 Cu를 포함하며, 상기 제 1 패드전극 층은 몰리브덴티타늄(MoTi), 티타늄(Ti) 및 이들의 합금을 포함하고,
상기 제 1 패드전극 층, 상기 제 2 패드전극 층 및 상기 제 3 패드전극 층의 측면 및 상기 제 3 패드전극 층의 상면의 일부를 덮도록 구성된 보호막을 더 포함하고,
상기 보호막에 의해 덮이지 않은 상기 제 3 패드전극 층의 상면의 일부는 외부로 노출되어 외부의 드라이버와 연결될 수 있도록 한 표시장치. - 제 1 항에 있어서,
상기 패드전극은, 상기 표시영역의 외곽에 배치되는 패드영역에서 데이터라인 또는 게이트라인을 통해 상기 표시영역에 신호를 제공하는 표시장치. - 삭제
- 삭제
- 삭제
- 제 2 항에 있어서,
상기 유기발광다이오드의 상기 제 1 전극은 순차 적층된 제 1 전극 층, 제 2 전극 층 및 제 3 전극 층을 포함하고, 상기 제 1 전극 층의 측면과 제2 전극 층의 측면과 제3 전극 층의 측면은 상기 뱅크와 접하는 표시장치. - 제 1 항에 있어서,
상기 유기발광다이오드의 상기 제 1 전극은 Ag, Al 및 Ag 또는 Al이 포함된 합금 중 하나로 이루어진 표시장치. - 제 2 항에 있어서,
상기 패드전극은 상기 유기발광다이오드의 상기 제 1 전극과 동일한 물질을 포함하지 않도록 구성된 표시장치. - 제 1 항에 있어서,
상기 유기발광다이오드의 상기 제 1 전극의 패터닝 시 사용된 상기 에천트는 인산, 질산 및 초산 중 적어도 하나를 포함하고, 불산칼륨 및 과산화수소수는 포함하지 않는 표시장치. - 삭제
- 제 2 항에 있어서,
상기 제 1 패드전극 층은 상기 제 2 패드전극 층과 상기 패드라인 사이의 접착력을 증가시키도록 구성된 물질로 이루어진 표시장치. - 제 2 항에 있어서,
상기 패드라인과 상기 제 1 패드전극 층 사이에 배치되어 상기 패드라인의 상면의 일부와 측면을 덮는 층간절연막을 더 포함하는 표시장치. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 제 2 항에 있어서,
상기 제 3 패드전극 층은, 상기 제 2 패드전극 층의 물질을 식각하는 에천트에 대해 식각 선택성을 갖는 물질을 포함하는 표시장치. - 제 2 항에 있어서,
상기 패드영역의 상기 게이트절연막 상에 배치되며 적어도 하나의 컨택홀을 포함하는 층간절연막을 더 포함하고,
상기 제 1 패드전극 층과 상기 제 2 패드전극 층은 상기 컨택홀 내에 적어도 일부가 배치되는 표시장치. - 제 1 항에 있어서,
상기 소오스전극은, 순차 적층된 제 1 소오스전극 층, 제 2 소오스전극 층, 및 제 3 소오스전극 층을 포함하고,
상기 드레인전극은, 순차 적층된 제 1 드레인전극 층, 제 2 드레인전극 층, 및 제 3 드레인전극 층을 포함한 표시장치. - 제 1 항에 있어서,
상기 유기 화합물층은, 빛을 내는 발광층과, 상기 발광층의 발광 효율을 향상하기 위한 부대층(auxiliary layer)을 포함한 표시장치. - 제 1 항에 있어서,
상기 유기발광다이오드의 상기 제 2 전극은, 상기 유기 화합물층과 접하는 쪽에 마그네슘(Mg), 은(Ag) 및 이들의 화합물로 구성된 금속막을 더 포함한 표시장치.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/796,090 US10181573B2 (en) | 2014-07-11 | 2015-07-10 | Organic light-emitting diode display device and method of fabricating the same |
| EP15176244.0A EP2966705B1 (en) | 2014-07-11 | 2015-07-10 | Organic light-emitting diode display device and method of fabricating the same |
| CN201510528013.0A CN105261633B (zh) | 2014-07-11 | 2015-07-13 | 有机发光二极管显示装置及其制造方法 |
| US16/206,124 US10777766B2 (en) | 2014-07-11 | 2018-11-30 | Organic light-emitting diode display device and method of fabricating the same |
| KR1020240042778A KR20240046860A (ko) | 2014-07-11 | 2024-03-28 | 유기전계발광 표시장치 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140087665 | 2014-07-11 | ||
| KR1020140087751 | 2014-07-11 | ||
| KR20140087665 | 2014-07-11 | ||
| KR20140087751 | 2014-07-11 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020240042778A Division KR20240046860A (ko) | 2014-07-11 | 2024-03-28 | 유기전계발광 표시장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160007407A KR20160007407A (ko) | 2016-01-20 |
| KR102653947B1 true KR102653947B1 (ko) | 2024-04-03 |
Family
ID=55308046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150097544A KR102653947B1 (ko) | 2014-07-11 | 2015-07-09 | 표시장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102653947B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102649202B1 (ko) * | 2016-05-31 | 2024-03-20 | 엘지디스플레이 주식회사 | 비표시 영역 상으로 연장하는 유기 발광층을 포함하는 유기 발광 표시 장치 |
| KR101980780B1 (ko) | 2016-10-31 | 2019-05-21 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR20200128253A (ko) | 2019-05-02 | 2020-11-12 | 삼성디스플레이 주식회사 | 표시장치 |
| KR102541943B1 (ko) | 2019-12-31 | 2023-06-09 | 엘지디스플레이 주식회사 | 봉지 부재와 이격된 패드를 포함하는 디스플레이 장치 |
| KR20210101363A (ko) | 2020-02-07 | 2021-08-19 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010003668A (ja) * | 2008-06-23 | 2010-01-07 | Samsung Electronics Co Ltd | 有機発光表示装置及びその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100825317B1 (ko) * | 2001-12-31 | 2008-04-28 | 엘지디스플레이 주식회사 | 유기전계발광소자 |
| KR100730151B1 (ko) * | 2005-09-30 | 2007-06-19 | 삼성에스디아이 주식회사 | 평판 표시 장치 |
| KR101309863B1 (ko) * | 2009-12-14 | 2013-09-16 | 엘지디스플레이 주식회사 | 발광 표시 장치 및 그 제조 방법 |
| US20130056784A1 (en) * | 2011-09-02 | 2013-03-07 | Lg Display Co., Ltd. | Organic Light-Emitting Display Device and Method of Fabricating the Same |
| KR102206412B1 (ko) * | 2012-12-27 | 2021-01-22 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치 |
-
2015
- 2015-07-09 KR KR1020150097544A patent/KR102653947B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010003668A (ja) * | 2008-06-23 | 2010-01-07 | Samsung Electronics Co Ltd | 有機発光表示装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160007407A (ko) | 2016-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20240046860A (ko) | 유기전계발광 표시장치 | |
| KR20230106139A (ko) | 유기전계발광 표시장치 및 그 제조방법 | |
| US11276736B2 (en) | Organic light emitting display having touch sensors and method of fabricating the same, and display device | |
| US10651258B2 (en) | Organic light emitting display device with improved aperture ratio | |
| KR102653947B1 (ko) | 표시장치 및 그 제조방법 | |
| KR102320186B1 (ko) | 유기전계발광 표시장치 및 그 제조방법 | |
| KR102553212B1 (ko) | 유기전계발광 표시장치 및 그 제조방법 | |
| US11004926B2 (en) | Organic light emitting diode display device | |
| KR102082366B1 (ko) | 유기발광다이오드소자 및 이의 제조방법 | |
| US20210134923A1 (en) | Display device | |
| US11329120B2 (en) | Organic light emitting diode display device | |
| US11716869B2 (en) | Display device and method of manufacturing display device | |
| US20240136361A1 (en) | Display device and method of manufacturing the same | |
| US20240138232A1 (en) | Light Emitting Display Device | |
| KR102116927B1 (ko) | 유기발광 표시패널 | |
| KR20240001793A (ko) | 발광 표시 장치 | |
| KR102301837B1 (ko) | 유기발광표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E90F | Notification of reason for final refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) |