CN104869746B - 配线电路基板和其制造方法 - Google Patents

配线电路基板和其制造方法 Download PDF

Info

Publication number
CN104869746B
CN104869746B CN201510054455.6A CN201510054455A CN104869746B CN 104869746 B CN104869746 B CN 104869746B CN 201510054455 A CN201510054455 A CN 201510054455A CN 104869746 B CN104869746 B CN 104869746B
Authority
CN
China
Prior art keywords
terminal
wiring
insulating layer
electroless plating
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510054455.6A
Other languages
English (en)
Other versions
CN104869746A (zh
Inventor
田边浩之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN104869746A publication Critical patent/CN104869746A/zh
Application granted granted Critical
Publication of CN104869746B publication Critical patent/CN104869746B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/484—Integrated arm assemblies, e.g. formed by material deposition or by etching from single piece of metal or by lamination of materials forming a single arm/suspension/head unit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B2005/0002—Special dispositions or recording techniques
    • G11B2005/0005—Arrangements, methods or circuits
    • G11B2005/0021—Thermally assisted recording using an auxiliary energy source for heating the recording layer locally to assist the magnetization reversal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/4853—Constructional details of the electrical connection between head and arm
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)

Abstract

本发明提供一种配线电路基板和其制造方法。配线电路基板包括：第1绝缘层；第1导体层，其具有设于第1绝缘层之上的第1配线；第2绝缘层，其以覆盖第1配线的方式设于第1绝缘层之上；以及第2导体层，其具有设于第2绝缘层之上的第2配线。第2导体层具有：第1端子部，其用于将第1配线与外部电连接；第2端子部，其用于将第2配线与外部电连接；以及连接部，其用于将第1端子部和第1配线电连接。

Description

配线电路基板和其制造方法
技术领域
本发明涉及配线电路基板和其制造方法，详细而言，本发明涉及应用于硬盘驱动器的带电路的悬挂基板等配线电路基板和其制造方法。
背景技术
带电路的悬挂基板在搭载安装有磁头的滑橇之后应用于硬盘驱动器等。近年来，根据用途，该带电路的悬挂基板除了安装有磁头之外，还安装有各种电子元件，例如，在热辅助记录用途的带电路的悬挂基板中安装有发光元件等。这样，在带电路的悬挂基板中，为了将电子元件、发光元件电连接或者为了提高相对于电子元件、发光元件的电特性，与电子元件、发光元件相连接的端子部、配线的数量增加而要求端子部、配线的高密度化。
因此，提出一种包括第1绝缘层、形成在第1绝缘层之上且具有第1端子部和第1配线的第1导体层、以覆盖第1导体层的方式形成在第1绝缘层之上的第2绝缘层、以及形成在第2绝缘层之上且具有第2端子部和第2配线的第2导体层的带电路的悬挂基板(例如，参照日本特开2009－129490号公报)。在日本特开2009－129490号公报的带电路的悬挂基板中，由于能够在第2绝缘层的上下分别配置第1端子部和第1配线以及第2端子部和第2配线，因此实现了各端子部和各配线的高密度化。
但是，在日本特开2009－129490号公报的带电路的悬挂基板中，由不同的工序来形成第1导体层和第2导体层。即，由不同的工序来形成第1导体层的第1端子部和第2导体层的第2端子。因此，在制造工序中，若用于形成第1导体层和/或第2导体层的图案的抗蚀剂的配置在面方向(与厚度方向正交的方向)上发生偏移，则会使第1端子部与第2端子部之间的距离与预定的距离不同，因此，会产生使第1端子部和第2端子部这两者与发光元件、磁头之间的连接可靠性降低这样的不良情况。
发明内容
本发明的目的在于，提供一种第1端子部与第2端子部之间的相对位置的精度良好的配线电路基板和其制造方法。
本发明提供一种配线电路基板，其特征在于，该配线电路基板包括：第1绝缘层；第1导体层，其具有设于所述第1绝缘层之上的第1配线；第2绝缘层，其以覆盖所述第1配线的方式设于所述第1绝缘层之上；以及第2导体层，其具有设于所述第2绝缘层之上的第2配线，所述第2导体层具有：第1端子部，其用于将所述第1配线与外部电连接；第2端子部，其用于将所述第2配线与外部电连接；以及连接部，其用于将所述第1端子部和所述第1配线电连接。
采用该配线电路基板，由于第2导体层具有第1端子部和第2端子部，因此能够利用设置第2导体层的工序来同时设置第1端子部和第2端子部。因而，能够提高第1端子部与第2端子部之间的相对位置的精度。
另外，在本发明的配线电路基板中，优选的是，所述第1导体层具有设于所述第1配线的连接用部分，所述连接用部分被所述连接部覆盖。
采用该配线电路基板，由于连接用部分被连接部覆盖，因此能够将连接部与连接用部分可靠地电连接。因而，能够提高连接部与连接用部分之间的连接可靠性。
另外，在本发明的配线电路基板中，优选的是，在所述第2绝缘层上形成有使所述第1导体层暴露的开口部，所述连接部具有导通部，该导通部被填充到所述开口部内并与所述第1配线电连接。
采用该配线电路基板，利用被填充到第2绝缘层的开口部内的导通部，连接部与第1配线电连接，因此，即使在第1配线和/或第2配线密集的区域，也能够配置连接部。
另外，在本发明的配线电路基板中，优选的是，所述导通部以与所述第1端子部隔开间隔的方式设置。
采用该配线电路基板，导通部以与第1端子部隔开间隔的方式设置，因此，在将安装零件软钎焊于第1端子部的情况下，能够抑制软钎料所产生的热量被传导至导通部。因此，能够抑制因软钎焊而使导通部与第1配线之间的接合可靠性降低和因软钎焊接合而在导通部中产生的空隙(日文：ボイド)。
另外，优选的是，本发明的配线电路基板还包括覆盖所述第1配线的第1非电解镀层。
采用该配线电路基板，由于第1配线被第1非电解镀层覆盖，因此，第1配线的耐久性良好。
另外，优选的是，本发明的配线电路基板还包括覆盖所述第2配线的第2非电解镀层。
采用该配线电路基板，由于第2配线被第2非电解镀层覆盖，因此，第2配线的耐久性良好。
另外，优选的是，本发明的配线电路基板还包括覆盖所述第1端子部和所述第2端子部的电解镀层。
采用该配线电路基板，由于第1端子部和第2端子部被电解镀层覆盖，因此能够谋求提高第1端子部和第2端子部这两者与安装零件之间的连接可靠性。
另外，在本发明的配线电路基板中，优选的是，所述第2导体层还具有用于将安装零件定位于所述配线电路基板的定位标记。
采用该配线电路基板，由于第1端子部、第2端子部以及定位标记设于同一第2导体层，因此，提高了第1端子部、第2端子部以及定位标记的相对的位置精度。因而，能够将安装零件精度良好地定位于配线电路基板，从而能够提高安装零件与第1端子和第2端子这两者之间的连接可靠性。
本发明提供一种配线电路基板的制造方法，其特征在于，该配线电路基板的制造方法包括以下工序：准备第1绝缘层的工序；将具有第1配线的第1导体层设于所述第1绝缘层之上的工序；将第2绝缘层以覆盖所述第1配线的方式设于所述第1绝缘层之上的工序；以使第2配线配置于所述第2绝缘层之上的方式设置具有所述第2配线的第2导体层的工序，所述第2导体层具有：第1端子部，其用于将所述第1配线与外部电连接；第2端子部，其用于将所述第2配线与外部电连接；以及连接部，其用于将所述第1端子部和所述第1配线电连接。
采用该配线电路基板的制造方法，由于第2导体层具有第1端子部和第2端子部，因此能够利用设置第2导体层的工序来同时设置第1端子部和第2端子部。因而，能够提高第1端子部与第2端子部之间的相对位置的精度。
另外，优选的是，本发明的配线电路基板的制造方法还包括利用第1非电解镀层来覆盖所述第1配线的工序。
采用该配线电路基板的制造方法，由于能够利用第1非电解镀层来覆盖第1配线，因此能够提高第1配线的耐久性。
另外，优选的是，本发明的配线电路基板的制造方法还包括利用第2非电解镀层来覆盖所述第2配线的工序。
采用该配线电路基板的制造方法，由于能够利用第2非电解镀层来覆盖第2配线，因此能够提高第2配线的耐久性。
另外，优选的是，在本发明的配线电路基板的制造方法中，依次实施设置所述第1导体层的工序、设置所述第1非电解镀层的工序、设置所述第2绝缘层的工序、设置所述第2导体层的工序、以及设置所述第2非电解镀层的工序，在设置所述第2非电解镀层的工序中，利用所述第2非电解镀层来覆盖所述第1端子部和所述第2端子部，该配线电路基板的制造方法还包括如下工序：在设置所述第2非电解镀层的工序之后，将覆盖所述第1端子部和所述第2端子部的所述第2非电解镀层去除，接着，利用电解镀层来覆盖所述第1端子部和所述第2端子部。
在制造日本特开2009－129490号公报所记载那样的、在第2绝缘层的上下分别形成有设于第1导体层的第1端子部和设于第2导体层的第2端子部的配线电路基板的情况下，利用第1非电解镀层来覆盖具有第1端子部的第1导体层，接着，在利用第2非电解镀层来覆盖具有第2端子部的第2导体层时，由于第1非电解镀层的与第1端子部相对应的部分暴露，因此，第2非电解镀层以覆盖该第1非电解镀层的方式设置。也就是说，在第1端子部上较厚地形成有与该第1端子部相对应的第1非电解镀层和第2非电解镀层、简要地说较厚地即形成两层非电解镀层。并且，为了利用电解镀层来覆盖第1端子部，首先，需要去除两层非电解镀层。并且，在欲利用蚀刻等来去除两层非电解镀层时，存在如下情况：不能将两层非电解镀层全部去除，或者虽然能够将两层非电解镀层全部去除，但第1端子部的部分被意外地去除。因此，会产生不能以期望的尺寸可靠地形成第1端子部这样的不良情况。
另一方面，采用该配线电路基板的制造方法，在利用第1非电解镀层覆盖第1导体层的工序之后的、设置第2导体层的工序中，设置第1端子部。因此，在设置第2非电解镀层的工序中，第1端子部没有被第1非电解镀层覆盖，而仅被第2非电解镀层覆盖。因此，第1端子部和第2端子部被同一层第2非电解镀层覆盖。这样一来，能够以相同的厚度且较薄地形成第2非电解镀层的覆盖第1端子部的部分和第2非电解镀层的覆盖第2端子部的部分。因此，对于第2非电解镀层的与第1端子部相对应的部分和第2非电解镀层的与第2端子部相对应的部分，能够在抑制第1端子部的局部被意外地去除的情况下，可靠地去除第2非电解镀层的与第1端子部和第2端子部这两者相对应的部分。其结果，能够以期望的尺寸可靠地形成第1端子部。因而，能够提高第1端子部和第2端子部的尺寸精度。
另外，采用该配线电路基板的制造方法，由于能够利用电解镀层来覆盖第1端子部和第2端子部，因此能够谋求与安装零件相连接的连接可靠性。
采用本发明的配线电路基板和其制造方法，能够提高第1端子部与第2端子部之间的相对位置的精度。
附图说明
图1是作为本发明的配线电路基板的一实施方式的带电路的悬挂基板的俯视图。
图2是图1所示的带电路的悬挂基板的折回部和舌部的放大俯视图。
图3A和图3B是图2所示的带电路的悬挂基板的侧剖视图，图3A是图2的X－X剖视图，图3B是图2的Y－Y剖视图。
图4A～图4C是图2所示的带电路的悬挂基板的主视剖视图，图4A是图2的A－A剖视图，图4B是图2的B－B剖视图，图4C是图2的C－C剖视图。
图5A～图5F是说明图3A所示的带电路的悬挂基板的制造方法的工序图，其中，图5A表示准备金属支承基板的工序，图5B表示设置基底绝缘层的工序，图5C表示设置第1导体层的工序，图5D表示设置第1非电解镀层的工序，图5E表示设置中间绝缘层的工序，图5F表示设置第2导体层的工序。
图6A～图6F是说明图3B所示的带电路的悬挂基板的制造方法的工序图，其中，图6A表示准备金属支承基板的工序，图6B表示设置基底绝缘层的工序，图6C表示设置第1导体层的工序，图6D表示设置第1非电解镀层的工序，图6E表示设置中间绝缘层的工序，图6F表示设置第2导体层的工序。
图7A～图7E是接着图5F继续对图3A所示的带电路的悬挂基板的制造方法进行说明的工序图，其中，图7A表示设置第2非电解镀层的工序，图7B表示设置覆盖绝缘层的工序，图7C表示去除非电解镀层的工序，图7D表示形成端子开口部的工序，图7E表示设置电解镀层的工序。
图8A～图8E是接着图6F继续对图3B所示的带电路的悬挂基板的制造方法进行说明的工序图，其中，图8A表示设置第2非电解镀层的工序，图8B表示设置覆盖绝缘层的工序，图8C表示去除非电解镀层的工序，图8D表示形成端子开口部的工序，图8E表示设置电解镀层的工序。
图9表示图2所示的带电路的悬挂基板的变形例(具有导通部的形态)。
图10表示图9所示的带电路的悬挂基板的Z－Z主视剖视图。
具体实施方式
1.带电路的悬挂基板的概略结构
参照图1、图2、图3A、图3B以及图4A～图4C说明作为本发明的配线电路基板的一实施方式的带电路的悬挂基板。
在以下的说明中，在言及带电路的悬挂基板的方向时，将图1的纸面上下方向作为前后方向(第1方向)，将图1的纸面左右方向作为左右方向(宽度方向、即与第1方向正交的第2方向)，将图1的纸面近前侧和纸面进深侧相连接的方向作为上下方向(厚度方向、即与第1方向和第2方向正交的第3方向)。另外，图1的纸面上侧为前侧(第1方向一侧)，图1的纸面下侧为后侧(第1方向另一侧)。图1的纸面左侧为左侧(第2方向一侧)，图1的纸面右侧为宽度方向右侧(第2方向另一侧)。图1的纸面近前侧为上侧(厚度方向一侧、即第3方向一侧)，图1的纸面进深侧为下侧(厚度方向另一侧、即第3方向另一侧)。图2之后的各附图的方向以图1的方向为基准。
在图1中，为了明确表示后述的金属支承基板4和导体图案8的相对配置关系，省略了后述的基底绝缘层5、中间绝缘层6、覆盖绝缘层7、第1非电解镀层33、第2非电解镀层34以及电解镀层35。
如图1所示，在该带电路的悬挂基板1中，导体图案8由金属支承基板4支承。
金属支承基板4具有成一体的、主体部9和设于主体部9的前侧的悬架部10。
主体部9形成为沿前后方向延伸的俯视大致矩形形状。
悬架部10自主体部9的前端缘起向前侧连续地设置，并形成相对于主体部9向左右方向两外侧突出的俯视大致矩形形状。在悬架部10的中央部设有沿金属支承基板4的厚度方向贯穿金属支承基板4且朝向前侧敞开的俯视大致日语コ字形状的狭缝11。悬架部10具有悬臂部12、折回部13、舌部14以及标记设置部15。
悬臂部12配置于狭缝11的左右方向两外侧。1对悬臂部12分别形成为沿前后方向延伸的俯视大致矩形形状。
折回部13以将1对悬臂部12的前端部相连接的方式形成。折回部13形成为沿左右方向延伸的俯视大致矩形形状。
舌部14配置于狭缝11的左右方向内侧，自折回部13的后端缘朝向后侧去呈俯视大致矩形舌状延伸。在舌部14的中央部设有沿金属支承基板4的厚度方向贯穿金属支承基板4的端子开口部16。
端子开口部16包含后述的元件侧端子22和多个磁头侧端子25(参照图2)并形成为沿左右方向延伸的俯视大致矩形形状。另外，端子开口部16与狭缝11隔开间隔地配置于狭缝11的左右方向内侧。
标记设置部15配置于折回部13的前侧，具体而言，标记设置部15形成为自折回部13的左右方向中央部的前端缘朝向前侧延伸的俯视大致矩形形状。
导体图案8设于带电路的悬挂基板1的前端部和后端部，并具有电源图案19和多个(5个)信号图案20。
电源图案19具有成一体的、设于主体部9的电源侧端子21、设于悬架部10的作为第1端子部的元件侧端子22、以及将电源侧端子21和元件侧端子22电连接的作为第1配线的电源配线23。如参照图2那样，在电源配线23的前端部设有后述的连接用端部28。如图1所示，多个信号图案20分别具有成一体的、设于主体部9的外部侧端子24、设于悬架部10的作为第2端子部的磁头侧端子25、以及将外部侧端子24和磁头侧端子25电连接的作为第2配线的外部配线26和联络部30(参照图2)。
电源侧端子21和多个外部侧端子24以在左右方向上相互隔开间隔的方式配置于主体部9的后端部。电源侧端子21和多个外部侧端子24分别形成为俯视大致矩形的方形连接盘状。电源侧端子21以与多个外部侧端子24隔开间隔的方式配置于多个外部侧端子24的右侧。电源侧端子21是用于与电源(未图示)电连接的端子。多个外部侧端子24是用于与读/写基板等外部电路基板(未图示)电连接的端子。
元件侧端子22和多个磁头侧端子25以沿着端子开口部16的前端缘在左右方向上相互隔开间隔的方式配置于悬架部10。如图2所示，元件侧端子22和多个磁头侧端子25分别形成为在俯视时自端子开口部16的前端缘朝向后侧延伸的俯视大致矩形的方形连接盘状。元件侧端子22设于相邻的两个磁头侧端子25之间。详细而言，元件侧端子22配置在配置于最右侧的第1磁头侧端子25a和相邻配置于第1磁头侧端子25a的左侧的第2磁头侧端子25b之间。如参照图1的虚线那样，元件侧端子22是用于与作为外部(安装零件)的发光元件3电连接的端子。磁头侧端子25是用于与搭载有磁头(未图示)的、作为外部(安装零件)的滑橇2电连接的端子。
如图1所示，电源配线23和多个外部配线26除了在后述的交叉部27之外均以相互隔开间隔的方式在主体部9和悬架部10沿着前后方向延伸。详细而言，电源配线23和多个外部配线26以如下方式配置：在主体部9自电源侧端子21和多个外部侧端子24的前端向前侧延伸，之后，在悬臂部12向左右方向外侧弯曲，并以通过悬臂部12的方式向前侧延伸，在悬臂部12的前端部向左右方向内侧弯曲。另外，如图2所示，电源配线23和多个外部配线26以如下方式配置：在悬臂部12的左右方向中央部向后侧弯曲，并在舌部14的前端部到达元件侧端子22的前端部和多个磁头侧端子25的前端部。此外，电源配线23设置为，在折回部13内的交叉部27中，在俯视时与同第2磁头侧端子25b相连接的第2外部配线26b相交叉。
如图1和图2所示，电源配线23经由电源侧端子21与电源电连接并经由元件侧端子22与发光元件3电连接。电源配线23是用于将自电源(未图示)供给过来的电流向发光元件3通电的电源配线。多个外部配线26经由多个外部侧端子24与外部电路基板电连接并经由多个磁头侧端子25与滑橇2的磁头电连接。多个外部配线26是用于传输差分信号(读取信号和/或写入信号)的差分配线。
2.带电路的悬挂基板的层结构
如图3A和图4A所示，带电路的悬挂基板1包括金属支承基板4、作为第1绝缘层的基底绝缘层5、第1导体层31、第1非电解镀层33、作为第2绝缘层的中间绝缘层6、第2导体层32、第2非电解镀层34、覆盖绝缘层7、以及电解镀层35。
金属支承基板4构成带电路的悬挂基板1的外形形状，其由平板状的金属箔、金属薄板构成。如图1所示，在金属支承基板4的悬架部10上设有狭缝11和端子开口部16。
如图3A和图4A所示，基底绝缘层5设于金属支承基板4之上。更具体而言，基底绝缘层5以俯视与金属支承基板4构成同一外形形状的方式配置于金属支承基板4的上表面。
如图4A和图4C所示，第1导体层31设于基底绝缘层5之上。如图1和图2所示，第1导体层31具有电源图案19的一部分。如图2和图4A所示，第1导体层31具有设于基底绝缘层5的上表面的电源侧端子21(参照图1)和电源配线23(包含连接用端部28)。
如图2和图3B所示，电源配线23在前端部具有作为连接用部分的连接用端部28。更具体而言，连接用端部28设于在折回部13向后侧弯曲的电源配线23的后端部并形成为宽度宽于在折回部13向后侧弯曲的电源配线23的前后方向中途部分的宽度的大致俯视矩形形状(方形连接盘状)。此外，在俯视时，连接用端部28以与端子开口部16的前端缘隔开间隔的方式配置于端子开口部16的前端缘的前侧。
如图3B和图4A所示，第1非电解镀层33以覆盖电源配线23的表面(上表面和侧面)的方式设置。
如图3A和图4A所示，中间绝缘层6以覆盖电源配线23的方式设于基底绝缘层5之上。详细而言，中间绝缘层6设于基底绝缘层5的上表面和第1非电解镀层33中的覆盖电源配线23的部分(不包括第1非电解镀层33中的覆盖后述的连接部29的部分)的表面。更具体而言，如图3A和图3B所示，中间绝缘层6以与外部配线26、外部侧端子24(参照图1)以及定位标记18(参照图1)相对应的方式形成在基底绝缘层5之上。
如图1和图2所示，第2导体层32具有信号图案20、电源图案19的剩余部分以及定位标记18。详细而言，第2导体层32具有信号图案20中的外部侧端子24、外部配线26、联络部30、磁头侧端子25、电源图案19中的连接部29、元件侧端子22、以及定位标记18。
如参照图1和图3A那样，外部侧端子24设于中间绝缘层6之上。外部侧端子24以相互在左右方向上隔开间隔的方式设有多个，多个外部侧端子24设于中间绝缘层6的位于主体部9的后端部的部分的上表面。多个外部侧端子24分别形成为沿前后方向延伸的俯视大致矩形形状(方形连接盘状)。
如图3B和图4B所示，外部配线26设于中间绝缘层6之上。如图4A所示，外部配线26以在交叉部27与覆盖电源配线23的第1非电解镀层33一起在厚度方向上夹持中间绝缘层6的方式配置，该交叉部27为折回部13中的在俯视时外部配线26与电源配线23相交叉的部分(参照图2)。
如图3A所示，联络部30设于基底绝缘层5之上和中间绝缘层6之上，对此，在后面详细叙述。
磁头侧端子25以自覆盖绝缘层7和基底绝缘层5暴露的方式与联络部30形成于同一层(具体而言是第2导体层)，对此，在后面详细叙述。
如图3B所示，连接部29形成于基底绝缘层5之上和中间绝缘层6之上，对此，在后面详细叙述。
元件侧端子22以自覆盖绝缘层7和基底绝缘层5暴露的方式与连接部29形成于同一层(具体而言是第2导体层)，对此，在后面详细叙述。
如图3A所示，定位标记18设于中间绝缘层6之上。详细而言，如图2所示，定位标记18配置于标记设置部15的大致中央部并形成为俯视大致圆环状。
如图3A和图3B所示，第2非电解镀层34以覆盖外部配线26、联络部30、连接部29以及定位标记18的表面(上表面和侧面)的方式设置。
如图3A和图4A所示，覆盖绝缘层7以覆盖第1非电解镀层33和第2非电解镀层34的方式设于基底绝缘层5和中间绝缘层6之上。详细而言，覆盖绝缘层7以使覆盖定位标记18的第2非电解镀层34暴露且覆盖第1非电解镀层33和第2非电解镀层34(不包括第2非电解镀层34的覆盖定位标记18的部分)的方式形成在基底绝缘层5和中间绝缘层6之上。
如图3A和图3B所示，电解镀层35以覆盖元件侧端子22、磁头侧端子25、电源侧端子21(参照图1)以及外部侧端子24(参照图1)这几者的表面的方式设置。具体而言，电解镀层35以覆盖元件侧端子22和磁头侧端子25这两者的上表面、下表面以及侧面(右表面、左表面以及后表面)且覆盖电源侧端子21(参照图1)和外部侧端子24(参照图1)这两者的上表面和侧面的方式设置。
电解镀层35由例如多层(两层)构成。更具体而言，电解镀层35包括覆盖元件侧端子22、磁头侧端子25、电源侧端子21(参照图1)以及外部侧端子24(参照图1)这几者的表面的第1电解镀层35a和覆盖第1电解镀层35a的表面的第2电解镀层35b。
3.联络部、磁头侧端子、连接部以及元件侧端子的详细说明
(1)联络部
如图2所示，联络部30在舌部14的前端部设有多个(5个)，并以在左右方向上相互隔开间隔且在左右方向上与连接用端部28(后述)和连接部29(后述)隔开间隔的方式配置。具体而言，分别与第1磁头侧端子25a和第2磁头侧端子25b相连续的两个联络部30a、30b以隔着连接用端部28和连接部29的方式配置。另外，多个联络部30以与多个(5个)外部配线26相对应的方式设置。具体而言，多个联络部30分别以与在折回部13向后侧弯曲的多个外部配线26各自的后端部相连续的方式设置。详细而言，多个联络部30分别形成为宽度宽于在折回部13向后侧弯曲的外部配线26的前后方向中途部分的宽度的大致俯视矩形形状(方形连接盘状)。
另外，如图3A所示，联络部30形成在基底绝缘层5和中间绝缘层6之上。具体而言，联络部30的前端部形成于中间绝缘层6的上表面，联络部30的前后方向中途部分以自中间绝缘层6的上表面向下方落下的方式形成于中间绝缘层6的后表面，联络部30的后端部形成于基底绝缘层5的自中间绝缘层6暴露的部分的上表面。也就是说，联络部30以在侧视时连续地覆盖中间绝缘层6的上表面和后表面、以及基底绝缘层5的上表面的方式形成。即，联络部30形成为在侧视时具有第1台阶36的大致字母Z形形状。如图2和图3B所示，联络部30成为在俯视时被划分在比端子开口部16的前端缘靠前侧的位置的磁头侧前连接盘部分，具体而言，联络部30被划分为在俯视时被覆盖绝缘层7隔着第2非电解镀层34覆盖的部分。
(2)磁头侧端子
如图2所示，磁头侧端子25在俯视时在端子开口部16内设有多个(5个)，具体而言，磁头侧端子25以与多个联络部30相对应的方式设置。多个磁头侧端子25分别形成为自联络部30的后端缘起以相同宽度连续地向后侧延伸的俯视大致矩形形状。也就是说，磁头侧端子25以在俯视时自端子开口部16内的前端缘朝向后侧延伸的方式配置。
磁头侧端子25成为在俯视时被划分在比端子开口部16的前端缘靠后侧的位置的磁头侧后连接盘部分，具体而言，如图3B所示，磁头侧端子25被划分为其上表面和下表面自基底绝缘层5和覆盖绝缘层7暴露而其上表面、下表面和侧面被电解镀层35覆盖的部分。另外，如图3B和图4C所示，在沿左右方向进行投影时，磁头侧端子25的下表面与基底绝缘层5的上表面形成于同一位置。另外，如图2所示，多个磁头侧端子25(磁头侧后连接盘部分)的每一个与多个联络部30(磁头侧前连接盘部分)的每一个一起形成在前后方向上较长的1个方形连接盘。
如图2所示，多个磁头侧端子25分别与多个联络部30(外部配线26)电连接。
(3)连接部
连接部29设于舌部14。连接部29以在左右方向上与多个联络部30隔开间隔的方式配置，具体而言，连接部29配置于与第1磁头侧端子25a和第2磁头侧端子25b相连续的两个联络部30a、30b之间。连接部29的前端部以在俯视时与连接用端部28的后端部重叠的方式配置。具体而言，连接部29构成宽度宽于连接用端部28的宽度的大致俯视矩形形状(方形连接盘状)，连接部29的前端缘以在俯视时在左右方向上横跨连接用端部28的中央部的方式配置。连接部29被划分为在俯视时被划分在比端子开口部16的前端缘靠前侧的位置的元件侧前连接盘部分，具体而言，如图3A所示，连接部29被划分为被覆盖绝缘层7隔着第2非电解镀层34覆盖的部分。
如图2和图3A所示，连接部29的前端部隔着第1非电解镀层33覆盖连接用端部28的后端部的表面。具体而言，如图3B和图4B所示，连接部29的前端部覆盖第1非电解镀层33中的覆盖连接用端部28的上表面、左表面、右表面以及后表面的部分的表面。具体而言，连接部29的前端部的中央部分覆盖第1非电解镀层33中的覆盖连接用端部28的上表面的部分的表面。连接部29的前后方向中央部部分(参照图3B)和前端部的左右方向两端部(参照图4B)以自第1非电解镀层33中的覆盖连接用端部28的上表面的部分的表面向下方落下的方式形成于第1非电解镀层33中的覆盖连接用端部28的后表面(参照图3B)和左右方向两表面(参照图4B)的部分的表面。并且，如图3B所示，连接部29的后端部形成于基底绝缘层5的上表面。即，连接部29具有覆盖连接用端部28的后端部的第2台阶37，连接部29在侧视时形成为大致字母Z形形状，另外，如图4B所示，连接部29形成为在主视剖视时以包围连接用端部28的方式朝向下方敞开的大致日语コ字形状。
(4)元件侧端子
如图2所示，元件侧端子22在俯视时设于端子开口部16内，具体而言，元件侧端子22以与连接部29相对应的方式设置。具体而言，元件侧端子22形成为自连接部29的后端缘起连续地以相同宽度向后侧延伸的俯视大致矩形形状。也就是说，元件侧端子22以在俯视时自端子开口部16内的前端缘朝向后侧延伸的方式配置。即，元件侧端子22被划分为在俯视时被划分在比端子开口部16的前端缘靠后侧的位置的元件侧后连接盘部分，具体而言，如图3B所示，元件侧端子22被划分为其上表面和下表面自基底绝缘层5和覆盖绝缘层7暴露且其上表面、下表面和侧面被电解镀层35覆盖的部分。另外，元件侧端子22(元件侧后连接盘部分)与连接部29(元件侧前连接盘部分)一起形成在前后方向上较长的1个方形连接盘。
另外，如图3B和图4C所示，在左右方向进行投影时，元件侧端子22的下表面与磁头侧端子25的下表面和基底绝缘层5的上表面配置在同一位置。元件侧端子22经由连接部29与连接用端部28(电源配线23)电连接。
4.带电路的悬挂基板的制造方法
接下来，参照图5A～图5F、图6A～图6F、图7A～图7E以及图8A～图8E说明该带电路的悬挂基板1的制造方法。
首先，在该方法中，如图5A和图6A所示，准备金属支承基板4。作为金属支承基板4的金属材料，能够使用例如不锈钢、42合金等，优选使用不锈钢等。
金属支承基板4的厚度例如为5μm以上，优选为10μm以上，并且例如为60μm以下，优选为25μm以下。
接着，在该方法中，如图5B和图6B所示，将基底绝缘层5以所述图案设于金属支承基板4之上。
作为基底绝缘层5的绝缘材料，能够使用例如聚酰亚胺、聚芳醚腈、聚醚砜、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚氯乙烯等的合成树脂。其中，优选使用感光性的合成树脂，进一步优选使用感光性聚酰亚胺。
为了将基底绝缘层5设于金属支承基板4之上，例如，在金属支承基板4的上表面上涂敷感光性的合成树脂的溶液(清漆)，在干燥后对其进行曝光和显影，并根据需要使其固化。另外，基底绝缘层5并不限于所述形成方法，也可以是，例如，预先使合成树脂形成膜，将该膜借助公知的粘接剂层粘贴于金属支承基板4的上表面。
基底绝缘层5的厚度例如为1μm以上，优选为4μm以上，并且例如为30μm以下，优选为10μm以下。
接着，在该方法中，如图6C所示，将第1导体层31以所述图案设于基底绝缘层5之上。具体而言，将电源配线23(具有连接用端部28)和电源侧端子21(参照图1)形成于基底绝缘层5的上表面。此外，也可以以使电源配线23接地于金属支承基板4的方式形成电源配线23。
作为第1导体层31的导体材料，能够使用例如铜、镍、金、软钎料或这些材料的合金等。其中，优选使用铜。
为了形成第1导体层31，能够使用例如添加法、减去法等公知的图案形成法。优选使用添加法。
第1导体层31的尺寸能够适当设定。电源侧端子21的宽度例如为15μm以上，优选为20μm以上，并且例如为1000μm以下，优选为800μm以下。电源配线23的宽度例如为1μm以上，优选为4μm以上，并且例如为500μm以下，优选为100μm以下。连接用端部28的前后方向长度和左右方向长度例如为5μm以上，优选为10μm以上，并且例如为500μm以下，优选为200μm以下。第1导体层31的厚度例如为1μm以上，优选为4μm以上，并且例如为30μm以下，优选为20μm以下。
接着，在该方法中，如图6D所示，以覆盖第1导体层31的表面的方式设置第1非电解镀层33。具体而言，利用第1非电解镀层33来覆盖电源配线23和电源侧端子21(参照图1)这两者的表面。
通过例如浸渍于非电解镀液中等公知的方法来设置第1非电解镀层33。
作为第1非电解镀层33的镀材料，可列举出例如镍、锡等导体保护材料。从良好地保护第1导体层31的观点考虑，可优选列举出镍。
第1非电解镀层33的厚度例如为0.001μm以上，优选为0.01μm以上，并且例如为5μm以下，优选为1μm以下。
接着，在该方法中，如图5E和图6E所示，将中间绝缘层6以覆盖第1非电解镀层33的方式以所述图案设于基底绝缘层5之上，具体而言，将中间绝缘层6以覆盖第1非电解镀层33(不包括第1非电解镀层33中的用于设置由以后的工序形成的连接部29(参照图6F)的部位)且以与由以后的工序形成的外部配线26(参照图6F)和外部侧端子24(参照图1)相对应的方式设于基底绝缘层5之上。
作为中间绝缘层6的绝缘材料，能够使用与基底绝缘层5相同的绝缘材料。
为了设置中间绝缘层6，例如，在基底绝缘层5之上涂敷感光性的合成树脂的溶液(清漆)，在干燥后对其进行曝光和显影，并根据需要使其固化。另外，中间绝缘层6并不限于所述形成方法，也可以是，例如，预先使合成树脂形成膜，将该膜借助公知的粘接剂层粘贴于基底绝缘层5的上表面。
中间绝缘层7的厚度例如为1μm以上，优选为2μm以上，并且例如为30μm以下，优选为10μm以下。
接着，在该方法中，如图5F和图6F所示那样设置第2导体层32。具体而言，将外部配线26形成于中间绝缘层6的上表面。另外，如图5F所示，以使联络部30的前端部配置于中间绝缘层6的上表面且使联络部30的后端部配置于基底绝缘层5的上表面的方式形成联络部30。另外，如图6F所示，以使连接部29的前端部和前后方向中央部分覆盖第1非电解镀层33的表面且使连接部29的后端部覆盖基底绝缘层5的上表面的方式形成连接部29。并且，如图5F和图6F所示，将元件侧端子22和磁头侧端子25这两者同时形成于基底绝缘层5的上表面。与此同时，将定位标记18形成于中间绝缘层6的上表面。
作为第2导体层32的导体材料，能够使用与第1导体层31相同的金属材料。
在设置第2导体层32时，能够使用与所述相同的图案形成法，优选使用添加法。第2导体层32的尺寸能够适当设定。
第2导体层32的尺寸能够适当设定。多个外部侧端子24各自的宽度、多个磁头侧端子25各自的宽度、联络部30的宽度以及元件侧端子22的宽度例如为15μm以上，优选为20μm以上，并且例如为1000μm以下，优选为800μm以下。多个外部侧端子24之间的间隔、多个磁头侧端子25之间的间隔、以及元件侧端子22与第1磁头侧端子25a(和第2磁头侧端子25b)之间的间隔例如为15μm以上，优选为20μm以上，并且例如为1000μm以下，优选为800μm以下。外部配线26的宽度例如为1μm以上，优选为4μm以上，并且例如为1000μm以下，优选为800μm以下。联络部30的前后方向长度例如为10μm以上，优选为20μm以上，并且例如为1000μm以下，优选为200μm以下。连接部29的宽度例如为10μm以上，优选为20μm以上，并且例如为1000μm以下，优选为200μm以下。定位标记18的内径例如为10μm以上，优选为20μm以上，并且例如为2000μm以下，优选为1000μm以下，定位标记18的外径例如为20μm以上，优选为30μm以上，并且例如为3000μm以下，优选为2000μm以下。第2导体层32的厚度例如为1μm以上，优选为4μm以上，并且例如为30μm以下，优选为20μm以下。
接着，在该方法中，如图7A和图8A所示，以覆盖第2导体层32的表面的方式设置第2非电解镀层34。具体而言，利用第2非电解镀层34来覆盖信号图案20中的外部侧端子24、外部配线26、联络部30以及磁头侧端子25、电源图案19中的连接部29和元件侧端子22、以及定位标记18这几者的表面。
通过例如浸渍于非电解镀液中等公知的方法来设置第2非电解镀层34。
作为第2非电解镀层34的镀材料，能够使用与第1非电解镀层33相同的镀材料。
第2非电解镀层34的厚度与第1非电解镀层33的厚度相同。
接着，在该方法中，如图7B和图8B所示，将覆盖绝缘层7以覆盖第2非电解镀层34的方式以所述图案设于中间绝缘层6和基底绝缘层5之上。
具体而言，以使第2非电解镀层34的设于元件侧端子22、磁头侧端子25、电源侧端子21(参照图1)、外部侧端子24(参照图1)以及定位标记18这几者的上表面的部分暴露的方式形成覆盖绝缘层7。具体而言，将覆盖绝缘层7以覆盖第2非电解镀层34的与外部配线26相对应的部分和第1非电解镀层33的与电源配线23相对应的部分的方式形成于基底绝缘层5和中间绝缘层6之上。
作为覆盖绝缘层7的绝缘材料，能够使用与基底绝缘层5相同的绝缘材料。
在设置覆盖绝缘层7时，例如，在基底绝缘层5和中间绝缘层6的上表面上涂敷感光性的合成树脂的溶液(清漆)，在干燥后对其进行曝光和显影，并根据需要使其固化。另外，覆盖绝缘层7并不限于所述形成方法，也可以是，例如，预先使合成树脂形成膜，将该膜借助公知的粘接剂层粘贴于基底绝缘层5和中间绝缘层6的上表面。
覆盖绝缘层7的厚度例如为1μm以上，优选为2μm以上，并且例如为30μm以下，优选为10μm以下。
接着，在该方法中，如图7C和图8C所示，去除第2非电解镀层34的覆盖元件侧端子22、磁头侧端子25以及外部侧端子24(参照图1)这三者的表面的部分。与此同时，去除第1非电解镀层33的覆盖电源侧端子21(参照图1)的表面的部分。
在去除第1非电解镀层33和第2非电解镀层34时，能够使用例如干蚀刻(例如，等离子体蚀刻)、湿蚀刻(例如，化学蚀刻)等蚀刻法、例如钻头穿孔、以及例如激光加工等方法。优选使用湿蚀刻。在去除第1非电解镀层33和第2非电解镀层34时，设定为以下条件：至少能够完全去除第2非电解镀层34的覆盖元件侧端子22和磁头侧端子25这两者的表面的部分且元件侧端子22和磁头侧端子25不会被部分去除。
接着，在该方法中，如图7D和图8D所示那样形成端子开口部16和狭缝11(参照图1)。详细而言，依次去除金属支承基板4和基底绝缘层5的与端子开口部16和狭缝11相对应的部分。由此，使元件侧端子22和磁头侧端子25这两者的下表面暴露。
在设置端子开口部16和狭缝11时，能够使用例如干蚀刻(例如，等离子体蚀刻)、湿蚀刻(例如，化学蚀刻)等蚀刻法、例如钻头穿孔、以及例如激光加工等方法。优选利用湿蚀刻来形成端子开口部16和狭缝11。
接着，在该方法中，如图7E和图8E所示，以覆盖元件侧端子22和磁头侧端子25这两者的表面(上表面、下表面和侧面)以及电源侧端子21和外部侧端子24(参照图1)这两者的表面(上表面)的方式设置电解镀层35。
例如，设置多层(两层)电解镀层35。即，首先，利用第1电解镀层35a来覆盖元件侧端子22、磁头侧端子25、电源侧端子21以及外部侧端子24这几者的表面，接着，利用第2电解镀层35b来覆盖第1电解镀层35a的表面。
通过例如在将其带电路的悬挂基板1浸渍于电解镀液中的情况下对第2导体层32通电等公知的方法来设置电解镀层35。
作为电解镀层35的镀材料，可列举出例如金、铬、镍、以及它们的合金等导体保护材料。具体而言，作为第1电解镀层35a，可优选列举出镍。作为第2电解镀层35b，可优选列举出金。
第1电解镀层35a和第2电解镀层35b各自的厚度例如为0.01μm以上，并且例如为10μm以下，优选为5μm以下。
接着，根据需要，对金属支承基板4进行外形加工，对此没有图示。此时，去除金属支承基板4的供电源配线23接地的部分。
由此，制得带电路的悬挂基板1。
之后，将电源(未图示)和外部电路基板(未图示)安装于带电路的悬挂基板1的主体部9的后端部，并且，如图1的虚线所示，将滑橇2和发光元件3安装于舌部14。具体而言，将电源的端子与电源侧端子21电连接，将外部电路基板(未图示)的端子与外部侧端子24电连接。另外，将滑橇2的磁头与多个磁头侧端子25电连接，将发光元件3与元件侧端子22电连接。之后，将带电路的悬挂基板1搭载于硬盘驱动器。
5.作用效果
并且，采用该带电路的悬挂基板1，由于第2导体层32具有元件侧端子22和磁头侧端子25，因此，如图5F和图6F所示，能够利用设置第2导体层32的工序来同时设置元件侧端子22和磁头侧端子25。因而，能够提高元件侧端子22与磁头侧端子25之间的相对位置的精度。
另外，采用该带电路的悬挂基板1，如图3B所示，由于连接用端部28被连接部29覆盖，因此能够将连接部29与连接用端部28可靠地电连接。因而，能够提高连接部29与连接用端部28之间的连接可靠性。
另外，采用该带电路的悬挂基板1，如图4B和图4C所示，由于电源配线23被第1非电解镀层33覆盖，因此，电源配线23的耐久性良好。
另外，采用该带电路的悬挂基板1，由于外部配线26被第2非电解镀层34覆盖，因此，外部配线26的耐久性良好。
另外，采用该带电路的悬挂基板1，如图3A和图3B所示，由于元件侧端子22和磁头侧端子25被电解镀层35覆盖，因此能够谋求提高元件侧端子22和磁头侧端子25分别与滑橇2、发光元件3之间的连接可靠性。
另外，采用该带电路的悬挂基板1，由于元件侧端子22、磁头侧端子25以及定位标记18设于同一第2导体层32，因此，提高了元件侧端子22、磁头侧端子25以及定位标记18的相对的位置精度。因而，能够将滑橇2、发光元件3精度良好地定位于带电路的悬挂基板1，从而能够提高滑橇2与磁头侧端子25之间的连接可靠性和发光元件3与元件侧端子22之间的连接可靠性。
另外，采用该带电路的悬挂基板1的制造方法，由于第2导体层32具有元件侧端子22和磁头侧端子25，因此，如图5F和图6F所示，能够利用设置第2导体层32的工序来同时设置元件侧端子22和磁头侧端子25。因而，能够谋求提高元件侧端子22与磁头侧端子25之间的相对位置的精度。
另外，采用该带电路的悬挂基板1的制造方法，如图6D所示，由于利用第1非电解镀层33来覆盖电源配线23，因此能够提高电源配线23的耐久性。
另外，采用该带电路的悬挂基板1的制造方法，如图7A和图8A所示，由于利用第2非电解镀层34来覆盖外部配线26，因此能够提高外部配线26的耐久性。
另外，在制造日本特开2009－129490号公报所记载那样的、在中间绝缘层6的上下分别形成有设于第1导体层31的元件侧端子22和设于第2导体层32的磁头侧端子25的带电路的悬挂基板1的情况下，利用第1非电解镀层33来覆盖具有元件侧端子22的第1导体层31，接着，在利用第2非电解镀层34来覆盖具有磁头侧端子25的第2导体层32时，由于第1非电解镀层33的与元件侧端子22相对应的部分暴露，因此，第2非电解镀层34以覆盖该第1非电解镀层33的方式设置，对此没有图示。也就是说，在元件侧端子22上较厚地形成有与该元件侧端子22相对应的第1非电解镀层33和第2非电解镀层34、简要地说较厚地形成两层非电解镀层33、34。并且，为了利用电解镀层35来覆盖元件侧端子22，首先，需要去除两层非电解镀层33、34。并且，在欲利用蚀刻等来去除两层非电解镀层33、34时，存在如下情况：不能将两层非电解镀层33、34全部去除，或者虽然能够将两层非电解镀层33、34全部去除，但元件侧端子22的部分被意外地去除。因此，会产生不能以期望的尺寸可靠地形成元件侧端子22这样的不良情况。
另一方面，采用该带电路的悬挂基板1的制造方法，在利用第1非电解镀层33覆盖第1导体层31的工序(参照图6D)之后的、设置第2导体层32的工序(参照图6F)中，设置元件侧端子22。因此，在设置第2非电解镀层34的工序(参照图8A)中，元件侧端子22没有被第1非电解镀层33覆盖，而仅被第2非电解镀层34覆盖。因此，元件侧端子22和磁头侧端子25被同一层第2非电解镀层覆盖。这样一来，能够以相同的厚度且较薄地形成第2非电解镀层34的覆盖元件侧端子22的部分和第2非电解镀层34的覆盖磁头侧端子25的部分。因此，对于第2非电解镀层34的与元件侧端子22相对应的部分和第2非电解镀层34的与磁头侧端子25相对应的部分，能够在抑制元件侧端子22的部分被意外地去除的情况下，可靠地去除第2非电解镀层34的与元件侧端子22和磁头侧端子25这两者相对应的部分。其结果，能够以期望的尺寸可靠地形成元件侧端子22。因而，能够提高元件侧端子22和磁头侧端子25的尺寸精度。
另外，采用该带电路的悬挂基板1的制造方法，由于利用电解镀层35来覆盖元件侧端子22和磁头侧端子25，因此能够谋求提高与元件侧端子22和磁头侧端子25相连接的连接可靠性。
此外，可列举出一种带电路的悬挂基板的制造方法，其用于制造与所述实施方式的带电路的悬挂基板1不同的带电路的悬挂基板，其中，第1导体层31和第2导体层32由与所述图案相反的图案构成。也就是说，在该带电路的悬挂基板中，第2导体层32具有电源图案19的部分(电源侧端子21和电源配线23)，第1导体层31具有信号图案20(外部侧端子24、外部配线26、联络部30以及磁头侧端子25)和电源图案19的剩余部分(连接部29和元件侧端子22)。
但是，在以上列举的制造方法中，在元件侧端子22和磁头侧端子25的表面上设有第1非电解镀33层和第2非电解镀层34。这样一来，需要去除由所述两层构成的膜厚较厚的第1非电解镀层33和第2非电解镀层34。其结果，会使元件侧端子22和磁头侧端子25的尺寸精度不良。
并且，在以上列举的带电路的悬挂基板的制造方法中，还会产生第1非电解镀层33的形成时间变长这样的不良情况。即，连接部29和元件侧端子22以相对于连接部29和元件侧端子22的周围的导体层独立且孤立(呈浮岛状)的方式形成。这样一来，难以谋求将连接部29和元件侧端子22这两者与金属支承基板4导通(接地)，因此，利用第1非电解镀层33来覆盖连接部29和元件侧端子22(尤其是，连接部29)需要花费较长时间。其结果，存在使生产效率降低或者不能在连接部29上可靠地施加第1非电解镀层33这样的不良情况。
另一方面，在本实施方式的带电路的悬挂基板1中，连接部29和元件侧端子22设于第2导体层32，因此能够解决所述不良情况。也就是说，在元件侧端子22的表面中，只要去除由1层构成的较薄的第2非电解镀层34即可，因此能够提高元件侧端子22和磁头侧端子25的尺寸精度。
并且，在本实施方式的带电路的悬挂基板1中，连接部29没有独立形成，也就是说，连接部29与电源配线23(接地于金属支承基板4的电源配线23)电连接，因此，能够利用第2非电解镀层34在短时间内可靠地覆盖连接部29的表面。
6.变形例
参照图9和图10说明带电路的悬挂基板的变形例。此外，在变形例中，对于与所述实施方式相同的构件标注相同的附图标记而省略其说明。
在所述实施方式中，如图3B所示，利用连接部29隔着第1非电解镀层33地覆盖连接用端部28。但是，也可以是，例如，如图10所示，在中间绝缘层6上设置开口部38，在连接用端部28的自该开口部38暴露的部分中填充导通部39，利用该导通部39并经由第1非电解镀层33来进行与连接用端部28的电连接。
如图9所示，连接用端部28形成为俯视大致圆形状。
如图10所示，在中间绝缘层6上设有使覆盖连接用端部28的上表面的第1非电解镀层33的中央部暴露的开口部38。开口部38以沿中间绝缘层6的厚度方向贯穿中间绝缘层6的方式形成。
如图9所示，连接部29具有成一体的、形成于连接部29的后端部的宽幅部40和自宽幅部40的前端缘向前侧延伸的窄幅部41。
宽幅部40以俯视时与图2的实施方式中的连接部29相同的形状形成在基底绝缘层5之上。
窄幅部41自宽幅部40的前端缘的中央部向前侧延伸，如图10所示，窄幅部41的后端部形成于基底绝缘层5的上表面，窄幅部41的前后方向中途部分形成于中间绝缘层6的后表面的覆盖连接用端部28的后端部的部分，窄幅部41的前端部形成于中间绝缘层6的上表面。也就是说，窄幅部41连续地形成于基底绝缘层5的上表面、以及中间绝缘层6的后表面和上表面。窄幅部41的前端部构成俯视大致圆形状，在窄幅部41的前端部的中央部设有导通部39。
导通部39相对于周围的窄幅部41向下侧落入，具体而言，导通部39以落入到开口部38内而填充于开口部38内的方式形成。导通部39以与第1非电解镀层33的自开口部38暴露的部分的上表面相接触的方式形成于开口部38内。此外，导通部39以与元件侧端子22隔开间隔的方式配置于元件侧端子22的前侧。
并且，采用该带电路的悬挂基板1，利用被填充到中间绝缘层6的开口部38内的导通部39，连接用端部28经由第1非电解镀层33而与电源配线23电连接，因此能够将连接部29配置于作为电源配线23和外部配线26密集的区域的舌部14。
另外，采用该带电路的悬挂基板1，导通部39以与元件侧端子22隔开间隔的方式设置，因此，在将发光元件3(参照图1的虚线)软钎焊于元件侧端子22的情况下，能够抑制软钎料所产生的热量被传导至导通部39。因此，能够抑制因软钎焊而使导通部39与电源配线23之间的接合可靠性降低和因软钎焊而在导通部39中产生的空隙。
此外，在所述说明中，以带电路的悬挂基板1为例说明了本发明的配线电路基板，但并不限定于此，也可以使本发明的配线电路基板构成例如不具有金属支承基板4的柔性配线电路基板、具有作为加强层的金属支承基板4的柔性配线电路基板。
另外，在所述说明中，作为安装零件，例示了用于热辅助记录的发光元件3，但并不限定于此，也可以例示，例如，用于精密地调节悬架部10中的滑橇2的位置和角度的压电元件(piezo元件)。并且，也可以替代电源和发光元件3而例示外部零件和外部电路基板，在该情况下，电源图案19为第2信号图案，电源侧端子21为第2外部侧端子，元件侧端子22为第3外部侧端子，电源配线23为第2信号配线。
另外，作为本发明的例示的实施方式提供了所述说明，但是所述说明只不过是例示，不能解释为用于限定本发明。对于本领域的技术人员来说显而易见的本发明的变形例包含在权利要求书中。

Claims (12)

1.一种配线电路基板，其特征在于，
该配线电路基板包括：
第1绝缘层；
第1导体层，其具有设于所述第1绝缘层之上的第1配线；
第2绝缘层，其以覆盖所述第1配线的方式设于所述第1绝缘层之上；以及
第2导体层，其具有设于所述第2绝缘层之上的第2配线，
所述第2导体层具有：
第1端子部，其用于将所述第1配线与外部电连接；
第2端子部，其用于将所述第2配线与外部电连接；以及
连接部，其用于将所述第1端子部和所述第1配线电连接。
2.根据权利要求1所述的配线电路基板，其特征在于，
所述第1导体层具有设于所述第1配线的连接用部分，
所述连接用部分被所述连接部覆盖。
3.根据权利要求1所述的配线电路基板，其特征在于，
在所述第2绝缘层上形成有使所述第1导体层暴露的开口部，
所述连接部具有导通部，该导通部被填充到所述开口部内并与所述第1配线电连接。
4.根据权利要求3所述的配线电路基板，其特征在于，
所述导通部以与所述第1端子部隔开间隔的方式设置。
5.根据权利要求1所述的配线电路基板，其特征在于，
该配线电路基板还包括覆盖所述第1配线的第1非电解镀层。
6.根据权利要求1所述的配线电路基板，其特征在于，
该配线电路基板还包括覆盖所述第2配线的第2非电解镀层。
7.根据权利要求1所述的配线电路基板，其特征在于，
该配线电路基板还包括覆盖所述第1端子部和所述第2端子部的电解镀层。
8.根据权利要求1所述的配线电路基板，其特征在于，
所述第2导体层还具有用于将安装零件定位于所述配线电路基板的定位标记。
9.一种配线电路基板的制造方法，其特征在于，
该配线电路基板的制造方法包括以下工序：
准备第1绝缘层的工序；
将具有第1配线的第1导体层设于所述第1绝缘层之上的工序；
将第2绝缘层以覆盖所述第1配线的方式设于所述第1绝缘层之上的工序；
以使第2配线配置于所述第2绝缘层之上的方式设置具有所述第2配线的第2导体层的工序，
所述第2导体层具有：
第1端子部，其用于将所述第1配线与外部电连接；
第2端子部，其用于将所述第2配线与外部电连接；以及
连接部，其用于将所述第1端子部和所述第1配线电连接。
10.根据权利要求9所述的配线电路基板的制造方法，其特征在于，
该配线电路基板的制造方法还包括利用第1非电解镀层来覆盖所述第1配线的工序。
11.根据权利要求10所述的配线电路基板的制造方法，其特征在于，
该配线电路基板的制造方法还包括利用第2非电解镀层来覆盖所述第2配线的工序。
12.根据权利要求11所述的配线电路基板的制造方法，其特征在于，
在该配线电路基板的制造方法中，依次实施设置所述第1导体层的工序、设置所述第1非电解镀层的工序、设置所述第2绝缘层的工序、设置所述第2导体层的工序、以及设置所述第2非电解镀层的工序，
在设置所述第2非电解镀层的工序中，利用所述第2非电解镀层来覆盖所述第1端子部和所述第2端子部，
该配线电路基板的制造方法还包括如下工序：在设置所述第2非电解镀层的工序之后，将覆盖所述第1端子部和所述第2端子部的所述第2非电解镀层去除，接着，利用电解镀层来覆盖所述第1端子部和所述第2端子部。
CN201510054455.6A 2014-02-25 2015-02-03 配线电路基板和其制造方法 Active CN104869746B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014034484A JP6151654B2 (ja) 2014-02-25 2014-02-25 配線回路基板およびその製造方法
JP2014-034484 2014-02-25

Publications (2)

Publication Number Publication Date
CN104869746A CN104869746A (zh) 2015-08-26
CN104869746B true CN104869746B (zh) 2019-04-12

Family

ID=53883633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510054455.6A Active CN104869746B (zh) 2014-02-25 2015-02-03 配线电路基板和其制造方法

Country Status (3)

Country Link
US (1) US9538639B2 (zh)
JP (1) JP6151654B2 (zh)
CN (1) CN104869746B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6576651B2 (ja) * 2015-03-03 2019-09-18 日東電工株式会社 配線回路基板およびその製造方法
JP6573215B2 (ja) * 2016-01-27 2019-09-11 株式会社オートネットワーク技術研究所 回路構成体
JP6979287B2 (ja) * 2017-06-09 2021-12-08 日東電工株式会社 回路付サスペンション基板
JP6951240B2 (ja) * 2017-12-27 2021-10-20 日東電工株式会社 回路付サスペンション基板および回路付サスペンション基板の製造方法
JP6986492B2 (ja) 2018-06-01 2021-12-22 日東電工株式会社 配線回路基板
JP2021077806A (ja) * 2019-11-12 2021-05-20 日東電工株式会社 配線回路基板およびその製造方法
JP2023067101A (ja) 2021-10-29 2023-05-16 日東電工株式会社 配線回路基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101155467A (zh) * 2006-09-27 2008-04-02 日东电工株式会社 布线电路基板及其制造方法
TW200904292A (en) * 2007-05-29 2009-01-16 Matsushita Electric Ind Co Ltd Three-dimensional printed circuit board, and its manufacturing method
CN103415885A (zh) * 2011-03-08 2013-11-27 大日本印刷株式会社 配线电路基板、悬架用柔性基板及悬架用柔性基板的制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3889700B2 (ja) * 2002-03-13 2007-03-07 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープの製造方法
JP4602208B2 (ja) * 2004-12-15 2010-12-22 新光電気工業株式会社 電子部品実装構造体及びその製造方法
US20080188020A1 (en) * 2007-02-05 2008-08-07 Kuo Wei-Min Method of LED packaging on transparent flexible film
JP2009129490A (ja) * 2007-11-21 2009-06-11 Nitto Denko Corp 配線回路基板
JP5581644B2 (ja) * 2009-10-06 2014-09-03 大日本印刷株式会社 配線回路基板、サスペンション、ヘッド付サスペンション、ハードディスクドライブおよび配線回路基板の製造方法
JP5592740B2 (ja) * 2010-09-22 2014-09-17 日東電工株式会社 ハードディスクドライブのスライダ用回路付きサスペンション基板
US9241410B2 (en) * 2011-05-31 2016-01-19 Nitto Denko Corporation Wired circuit board and producing method thereof
JP6118017B2 (ja) * 2011-08-03 2017-04-19 大日本印刷株式会社 サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよび支持枠付サスペンション用基板
JP6103916B2 (ja) * 2012-02-20 2017-03-29 日東電工株式会社 回路付サスペンション基板およびハードディスクドライブ
WO2013141013A1 (ja) * 2012-03-22 2013-09-26 京セラ株式会社 素子収納用パッケージ
JP6001921B2 (ja) * 2012-05-25 2016-10-05 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2013251291A (ja) * 2012-05-30 2013-12-12 Nitto Denko Corp 配線回路基板およびその製造方法
JP2014011047A (ja) * 2012-06-29 2014-01-20 Canon Components Inc シールドケーブル、その製造方法および無線通信モジュール
KR101958802B1 (ko) * 2012-07-26 2019-03-18 삼성디스플레이 주식회사 접이식 표시 장치
US9668352B2 (en) * 2013-03-15 2017-05-30 Sumitomo Electric Printed Circuits, Inc. Method of embedding a pre-assembled unit including a device into a flexible printed circuit and corresponding assembly
KR102021030B1 (ko) * 2013-06-07 2019-09-16 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제어방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101155467A (zh) * 2006-09-27 2008-04-02 日东电工株式会社 布线电路基板及其制造方法
TW200904292A (en) * 2007-05-29 2009-01-16 Matsushita Electric Ind Co Ltd Three-dimensional printed circuit board, and its manufacturing method
CN103415885A (zh) * 2011-03-08 2013-11-27 大日本印刷株式会社 配线电路基板、悬架用柔性基板及悬架用柔性基板的制造方法

Also Published As

Publication number Publication date
US9538639B2 (en) 2017-01-03
US20150245472A1 (en) 2015-08-27
JP6151654B2 (ja) 2017-06-21
JP2015158963A (ja) 2015-09-03
CN104869746A (zh) 2015-08-26

Similar Documents

Publication Publication Date Title
CN104869746B (zh) 配线电路基板和其制造方法
US7482800B2 (en) Wired circuit board and connecting structure thereof
US7132607B2 (en) Wired circuit board
JP4865453B2 (ja) 配線回路基板およびその製造方法
CN101419803B (zh) 带电路的悬挂基板
JP4640815B2 (ja) 配線回路基板集合体シートおよびその製造方法
JP2009206281A (ja) 配線回路基板
JP2009129490A (ja) 配線回路基板
JP5091719B2 (ja) 配線回路基板
JP5562619B2 (ja) 電子部品と配線回路基板との接続構造、配線回路基板アッセンブリ、および、電子部品の検査方法
JP6169960B2 (ja) 回路付サスペンション基板の製造方法
US20170019985A1 (en) Suspension board assembly sheet having circuits, method of manufacturing the same and method of inspecting the same
CN105513616B (zh) 带电路的悬挂基板
CN101645274A (zh) 带电路的悬挂基板
JP4091938B2 (ja) 配線回路基板の製造方法
US20120211263A1 (en) Wired circuit board and producing method thereof
JP5174494B2 (ja) 配線回路基板およびその製造方法
JP5139102B2 (ja) 配線回路基板およびその製造方法
JP2006100301A (ja) 配線回路基板装置および接続構造
JP2009026909A (ja) 配線回路基板およびその製造方法
JP5091720B2 (ja) 配線回路基板
JP4566778B2 (ja) 配線回路基板
JP5724278B2 (ja) サスペンション用基板、サスペンション用基板の製造方法、サスペンション、素子付サスペンションおよびハードディスクドライブ
JP5589238B2 (ja) ハードディスク装置用メインプリント配線板及びハードディスク装置
JP2009004096A (ja) 磁気ヘッドサスペンションの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant