CN104425570A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN104425570A
CN104425570A CN201410051942.2A CN201410051942A CN104425570A CN 104425570 A CN104425570 A CN 104425570A CN 201410051942 A CN201410051942 A CN 201410051942A CN 104425570 A CN104425570 A CN 104425570A
Authority
CN
China
Prior art keywords
semiconductor layer
gan
gan semiconductor
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410051942.2A
Other languages
English (en)
Inventor
吉冈启
杉山亨
齐藤泰伸
津田邦男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104425570A publication Critical patent/CN104425570A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明为半导体装置及其制造方法。半导体装置具备：n型第一GaN系半导体层；p型第二GaN系半导体层，位于第一GaN系半导体层上，具有第一GaN系半导体层侧的低杂质浓度区域和第一GaN系半导体层相反侧的高杂质浓度区域；n型第三GaN系半导体层，位于第二GaN系半导体层的与第一GaN系半导体层相反的一侧；栅电极，一端位于第三GaN系半导体层或第三GaN系半导体层上方，另一端位于第一GaN系半导体层，经由栅极绝缘膜与第三GaN系半导体层、低杂质浓度区域及第一GaN系半导体层相邻；第三GaN系半导体层上的第一电极；高杂质浓度区域上的第二电极；第一GaN系半导体层的与第二GaN系半导体层相反侧的第三电极。

Description

半导体装置及其制造方法
相关申请的交叉引用：本申请享受以日本专利申请2013－188369号（申请日：2013年9月11日）为基础申请的优先权。本申请通过参照该基础申请而包含该基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置及其制造方法。
背景技术
具有高的绝缘破坏强度的GaN系半导体被期待着应用到功率电子用半导体装置或高频功率半导体装置等中。并且，为了实现更高的耐压或者更高的集成度，提出了具备沟槽构造的纵型器件。
另一方面，在p型的GaN系半导体中，提高活性化率是很困难的。因此，存在p型的GaN系半导体上的电极与半导体之间的接触电阻变高的问题。
发明内容
本发明的实施方式提供一种能够减少向p型的GaN系半导体的接触电阻的半导体装置及其制造方法。
实施方式的半导体装置具备：n型的第一GaN系半导体层；p型的第二GaN系半导体层，设置在第一GaN系半导体层上，具有第一GaN系半导体层侧的低杂质浓度区域和与第一GaN系半导体层相反一侧的高杂质浓度区域；n型的第三GaN系半导体层，设置在第二GaN系半导体层的与第一GaN系半导体层相反的一侧；栅电极，一端位于比第三GaN系半导体层或者第三GaN系半导体层靠上的位置，另一端位于第一GaN系半导体层，经由栅极绝缘膜与第三GaN系半导体层、低杂质浓度区域、第一GaN系半导体层相邻地设置；第一电极，设置在第三GaN系半导体层上；第二电极，设置在高杂质浓度区域上；以及第三电极，设置在第一GaN系半导体层的与第二GaN系半导体层相反的一侧。
附图说明
图1是表示第一实施方式的半导体装置的模式截面图。
图2是表示第一实施方式的变形例的半导体装置的模式截面图。
图3是表示第一实施方式的半导体装置的制造方法的模式截面图。
图4是表示第一实施方式的半导体装置的制造方法的模式截面图。
图5是表示第一实施方式的半导体装置的制造方法的模式截面图。
图6是表示第一实施方式的半导体装置的制造方法的模式截面图。
图7是表示第二实施方式的半导体装置的模式截面图。
图8是表示第三实施方式的半导体装置的模式截面图。
图9是表示第三实施方式的半导体装置的制造方法的模式截面图。
图10是表示第三实施方式的半导体装置的制造方法的模式截面图。
图11是表示第五实施方式的半导体装置的模式截面图。
图12是表示第五实施方式的半导体装置的制造方法的模式截面图。
图13是表示第六实施方式的半导体装置的制造方法的模式截面图。
图14是表示第六实施方式的半导体装置的制造方法的模式截面图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。另外，在以下的说明中，对相同的构件等赋予相同的附图标记，对于已经说明过的构件等适当地省略其说明。
本说明书中，所谓“GaN系半导体”是指具备GaN（氮化镓）、AlN（氮化铝）、InN（氮化铟）及它们的中间组成的半导体的通称。此外，本说明书中，所谓AlGaN是指由AlxGa1－xN（0＜x＜1）的组成式来表示的半导体。
此外，在以下的说明中，n＋、n、n－及p＋、p、p－的表达方式表示各导电型中的杂质浓度的相对高低。即表示n＋与n相比n型的杂质浓度相对地高，n－与n相比n型的杂质浓度相对地低。此外，表示p＋与p相比p型的杂质浓度相对地高，p－与p相比p型的杂质浓度相对地低。另外，有时也将n＋型、n－型仅记作n型，将p＋型、p－型仅记作p型。
（第一实施方式）
本实施方式的半导体装置具备：n型的第一GaN系半导体层；p型的第二GaN系半导体层，设置在第一GaN系半导体层上，具有第一GaN系半导体层侧的低杂质浓度区域和与第一GaN系半导体层相反一侧的高杂质浓度区域；n型的第三GaN系半导体层，设置在第二GaN系半导体层的与第一GaN系半导体层相反的一侧；栅电极，一端位于第三GaN系半导体层或者比第三GaN系半导体层靠上的位置，另一端位于第一GaN系半导体层，经由栅极绝缘膜而与第三GaN系半导体层、低杂质浓度区域、第一GaN系半导体层相邻地设置；第一电极，设置在第三GaN系半导体层上；第二电极，设置在高杂质浓度区域上；以及第三电极，设置在第一GaN系半导体层的与第二GaN系半导体层相反的一侧。
图1是表示作为本实施方式的半导体装置的MOSFET的构成的模式截面图。该MOSFET（Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管）100是以电子为载流体的n沟道型晶体管。此外，MOSFET100是使载流体在半导体基板的表面侧的源电极与背面侧的漏电极之间移动的纵型晶体管。
该MOSFET100在n型的GaN基板（GaN系半导体）12上具备n型的GaN层（第一GaN系半导体层）14。
n型的GaN基板12例如是（0001）基板。也可以是相对于（0001）偏置的基板。此外，也可以是具备（0001）基板以外的面方位的基板。
GaN基板12作为MOSFET100的漏极区域发挥功能。GaN基板12例如含有Si（硅）来作为n型杂质。
GaN基板12的n型杂质浓度例如为1×1018cm－3以上1×1020cm－3以下。GaN基板12的厚度例如为50μm以上200μm以下。
n型的GaN层（第一GaN系半导体层）14是所谓的漂移层。n型的GaN层14例如含有Si（硅）来作为n型杂质。GaN层14的n型杂质浓度例如为5×1015以上5×1016cm－3以下。n型的GaN层14的n型杂质浓度比GaN基板12的n型杂质浓度低。n型的GaN层14的膜厚例如为4μm以上25μm以下。
在n型的GaN层14之上，具备p型的GaN层（第二GaN系半导体层）16。p型的GaN层16例如含有Mg（镁）来作为p型杂质。p型的GaN层16是外延生长层。
p型的GaN层16具备：n型的GaN层14侧的低杂质浓度区域16a；以及与n型的GaN层14相反一侧的高杂质浓度区域16b。低杂质浓度区域16a作为MOSFET100的沟道区域发挥功能。此外，高杂质浓度区域16b作为用于形成与沟道区域连接的电极的沟道接触区域发挥功能。
低杂质浓度区域16a的p型杂质浓度例如为5×1015以上5×1016cm－3以下。此外，高杂质浓度区域16b的p型杂质浓度例如为1×1018以上1×1022cm－3以下。
低杂质浓度区域16a的膜厚例如为0.5μm以上2.0μm以下。高杂质浓度区域16b的膜厚例如为50nm以上300nm以下。
在p型的GaN层（第二GaN系半导体层）16的与n型的GaN层14相反的一侧，设有n型的GaN层（第三GaN系半导体层）18。n型的GaN层（第三GaN系半导体层）18作为MOSFET100的源极区域发挥功能。
n型的GaN层18例如含有Si（硅）来作为n型杂质。n型的GaN层（第三GaN系半导体层）18与n型的GaN层14相比n型杂质浓度更高。n型的GaN层18的n型杂质浓度例如为1×1018以上1×1022cm－3以下。
MOSFET100具备沟槽50，该沟槽50的一端位于n型的GaN层（第三GaN系半导体层）18，另一端位于n型的GaN层（第一GaN系半导体层）14。沟槽50从n型的GaN层18表面贯穿p型的GaN层16，底部达到n型的GaN层14。沟槽50的深度例如为1.0μm以上2.0μm以下。
并且，栅极绝缘膜28设置在沟槽50的内壁的p型的GaN层（第二GaN系半导体层）16上。栅极绝缘膜28在n型的GaN层18、低杂质浓度区域16a、n型的GaN层14上连续地设置。栅极绝缘膜28例如为硅氧化膜。栅极绝缘膜28的膜厚例如为50nm以上200nm以下。
在栅极绝缘膜28上形成有栅电极30。栅电极30埋设在沟槽50内。栅电极30例如是掺杂有B（硼）的p型多晶硅，或者掺杂有P（磷）的n型多晶硅。栅电极30除了能够应用多晶硅以外之外，还能够应用金属硅化物、金属等。
在栅电极30上形成有例如由硅氧化膜形成的层间绝缘膜32。
栅电极30构成为，一端位于n型的GaN层（第三GaN系半导体层）18或者比n型的GaN层（第三GaN系半导体层）18靠上方，另一端位于n型的GaN层（第一GaN系半导体层）14，经由栅极绝缘膜28而与n型的GaN层（第三GaN系半导体层）18、低杂质浓度区域16a、n型的GaN层（第一GaN系半导体层）14相邻地设置。
并且，在n型的GaN层（第三GaN系半导体层）18上设有第一电极（第一源电极）22。第一电极（第一源电极）22具备例如Ti（钛）/Al（铝）/Ti（钛）的层叠构造。
此外，在p型的GaN层（第二GaN系半导体层）16的高杂质浓度区域16b上设有第二电极（第二源电极）24。第二电极（第二源电极）24具备例如Ni（镍）/Ag（银）/Ti（钛）的层叠构造。
而且，设置有用于将第一电极（第一源电极）22和第二电极（第二源电极）24电连接的垫片电极26。垫片电极26具备例如Ti（钛）/Al（铝）的层叠构造。
此外，在n型的GaN层14的与p型的GaN层（第二GaN系半导体层）16相反的一侧、n型的GaN基板12的与n型的GaN层14相反的一侧，设置有第三电极（漏电极）36。第三电极（漏电极）36具备例如Ti（钛）/Al（铝）/Ti（钛）的层叠构造。
图2是表示作为本实施方式的变形例的半导体装置的MOSFET的构成的模式截面图。如图所示，栅电极30的一端与n型的GaN层（第三GaN系半导体层）18的上端位于同一面。
接下来，对本实施方式的半导体装置的制造方法进行说明。
本实施方式的半导体装置的制造方法中，在n型的第一GaN系半导体层上，通过使源气中的p型杂质浓度从低浓度向高浓度变化，从而，利用外延生长法形成具有第一GaN系半导体层侧的低杂质浓度区域和与第一GaN系半导体层相反一侧的高杂质浓度区域的p型的第二GaN系半导体层，形成设置于第二GaN系半导体层的与第一GaN系半导体层相反的一侧的n型的第三GaN系半导体层，形成一端位于第三GaN系半导体层、另一端位于第一GaN系半导体层的第一沟槽，在第一沟槽的内壁的第三GaN系半导体层、低杂质浓度区域及第一GaN系半导体层上形成栅极绝缘膜，在栅极绝缘膜上形成栅电极，在第三GaN系半导体层上形成第一电极，在高杂质浓度区域上形成第二电极，在第一GaN系半导体层的与第二GaN系半导体层相反的一侧形成第三电极。
图3～图6是表示本实施方式的半导体装置的制造方法的模式截面图。
首先，作为n型杂质，准备包含例如1×1018cm－3以上1×1020cm－3以下的Si（硅）的n型的GaN基板12。
接下来，在n型的GaN基板12上，利用外延生长法，形成作为n型杂质而包含例如5×1015以上5×1016cm－3以下的Si、且膜厚为例如5μm以上20μm以下的高电阻的n型的GaN层（第一GaN系半导体层）14。外延生长例如通过MOCVD（Metal Organic Chemical Vapor Deposition：金属有机化学气相沉积）法来进行。
然后，在n型的GaN层14上，利用外延生长法，形成p型的GaN层（第二GaN系半导体层）16。在形成p型的GaN层（第二GaN系半导体层）16时，通过使源气中的p型杂质浓度从低浓度向高浓度变化，来形成n型的GaN层14侧的低杂质浓度区域16a和与n型的GaN层14相反一侧的高杂质浓度区域16b（图3）。
p型杂质例如为Mg（镁）。此外，源气例如为三甲基镓（TMG）、氨气（NH3），源气中的p型掺杂剂例如是双环戊二烯基镁（Cp2Mg）。
调整源气中的p型杂质浓度，以使低杂质浓度区域16a中的p型杂质浓度例如为5×1015以上5×1016cm－3以下。之后，切换源气中的p型杂质浓度，以使高杂质浓度区域16b中的p型杂质浓度例如为1×1018以上1×1022cm－3以下。
低杂质浓度区域16a的膜厚例如设为0.5μm以上2.0μm以下。高杂质浓度区域16b的膜厚例如设为50nm以上300nm以下。
然后，形成n型的GaN层（第三GaN系半导体层）18，该n型的GaN层（第三GaN系半导体层）18设置在p型的GaN层（第二GaN系半导体层）16的与n型的GaN层14相反的一侧，与n型的GaN层（第一GaN系半导体层）14相比n型杂质浓度更高。
在形成n型的GaN层18时，首先，利用基于光刻和蚀刻的图案形成，形成例如硅氧化膜的第一掩模构件42。将该第一掩模构件42作为离子注入掩模来使用，将作为n型杂质的Si向p型的GaN层（第二GaN系半导体层）16进行离子注入（图4）。
结果，n型的GaN层（第三GaN系半导体层）18中含有与p型的GaN层（第二GaN系半导体层）16、特别是高杂质浓度区域16b大致相同浓度的p型杂质。
接下来，为了n型杂质的活性化而进行退火。该退火例如将氩（Ar）气体作为环境气体来使用，使用了加热温度1000℃这样的条件。
接下来，形成一端位于n型的GaN层（第三GaN系半导体层）18、另一端位于n型的GaN层（第一GaN系半导体层）14的第一沟槽50（图5）。在形成第一沟槽50时，利用基于光刻和蚀刻的图案形成，形成例如硅氧化膜的第二掩模构件44。将该第二掩模构件44作为掩模，利用例如RIE（Reactive Ion Etching：反应离子蚀刻）法，以从n型的GaN层18表面贯穿p型的GaN层16、底部到达n型的GaN层14的方式形成第一沟槽50。沟槽50的深度例如为1.0μm以上2.0μm以下。
接下来，在第一沟槽50的内壁的n型的GaN层（第三GaN系半导体层）18、低杂质浓度区域16a及n型的GaN层（第一GaN系半导体层）14上，形成栅极绝缘膜28。栅极绝缘膜28是通过利用例如LPCVD（LowPressure Chemical Vapor Deposition：低压化学气相沉积）法堆积硅氧化膜来形成的。栅极绝缘膜28的膜厚例如为50nm以上200nm以下。
接下来，在栅极绝缘膜28上形成栅电极30（图6）。在栅电极30的形成时，利用例如LPCVD（Low Pressure Chemical Vapor Deposition）法，对掺杂有B（硼）的p型多晶硅进行堆积。然后，通过光刻和蚀刻，进行p型多晶硅的图案形成。
接下来，在n型的GaN层（第三GaN系半导体层）18上形成第一电极（第一源电极）22。在第一电极（第一源电极）22的形成时，通过光刻和蚀刻将栅极绝缘膜28的一部分除去。然后，利用例如溅射法，对例如Ti（钛）/Al（铝）/Ti（钛）进行堆积。然后，通过光刻和蚀刻，对Ti（钛）/Al（铝）/Ti（钛）进行图案形成。然后，利用RTA（Rappid Thermal Anneal：快速热退火）法来进行例如700℃的退火。
接下来，在p型的GaN层（第二GaN系半导体层）16的高杂质浓度区域16b上形成第二电极（第二源电极）24。在第二电极（第二源电极）24的形成时，通过光刻和蚀刻，将栅极绝缘膜28的一部分除去。然后，在抗蚀剂的剥离前，通过例如真空蒸镀来对Ni（镍）/Ag（银）/Ti（钛）进行堆积。然后，利用剥离法，以在高杂质浓度区域16b上留下Ni（镍）/Ag（银）/Ti（钛）的方式对Ni（镍）/Ag（银）/Ti（钛）进行剥离。然后，利用RTA（Rappid Thermal Anneal）法来进行例如600℃的退火。
然后，在栅电极30上形成层间绝缘膜32。层间绝缘膜32是通过利用例如PECVD（Plasma Enhanced Chemical Vapor Deposition：等离子体增强化学气相沉积）法对硅氧化膜进行堆积来形成的。
接下来，形成用于将第一电极（第一源电极）22和第二电极（第二源电极）24电连接的垫片电极26。在形成垫片电极26时，例如，通过光刻和蚀刻对第一电极22上和第二电极24上的层间绝缘膜32形成开口。然后，利用溅射法，对例如Ti（钛）/Al（铝）进行堆积。然后，利用RTA（RappidThermal Anneal）法进行例如700℃的退火。
接下来，在n型的GaN层（第一GaN系半导体层）14的与p型的GaN层（第二GaN系半导体层）16相反的一侧，形成第三电极（漏电极）36。换言之，在n型的GaN基板12的背面形成第三电极（漏电极）36。
例如，在n型的GaN基板12的背面，通过真空蒸镀，对Ti（钛）/Al（铝）/Ti（钛）进行堆积。然后，利用激光退火法进行加热处理。
另外，也可以在形成第三电极（漏电极）36之前，利用例如CMP（Chemical Mecahanical Polishing：化学机械抛光）法对n型的GaN基板12的背面进行薄膜化。例如，对n型的GaN基板12的膜厚进行薄膜化，以使其成为50μm以上200μm以下。
通过以上的制造方法，形成了图1所示的MOSFET100。
在本实施方式中，利用外延生长法形成了包含有高杂质浓度区域16b的p型的GaN层（第二GaN系半导体层）16。由此，提高了高杂质浓度区域16b中的p型杂质的活性化率。因此，第二电极（第二源电极）24与高杂质浓度区域16b之间的接触电阻减少。此外，高杂质浓度区域16b的电阻也减少。因此，能够使作为MOSFET100的沟道区域发挥功能的低杂质浓度区域16a的电位稳定化。因此，能够实现动作稳定的MOSFET100。
例如，在利用离子注入法向GaN系半导体中导入p型杂质来形成p型杂质层的情况下，即使进行用于活性化的热处理，也很难实现高的活性化率。这是因为，由热处理带来的GaN系半导体中的p型杂质的扩散变慢，p型杂质不易进入到结晶栅格的位点（site）。该情况下，无法减少与形成于p型杂质层上的电极、例如金属电极之间的接触电阻。
另一方面，在利用外延生长法形成p型杂质层的情况下，由于是来自气相的生长，所以p型杂质容易进入到结晶栅格的位点。因此，能够提高p型杂质层中的p型杂质的活性化率。因此，能够减少与形成于p型杂质层上的电极、例如金属电极之间的接触电阻。
此外，在本实施方式中，不是利用离子注入法而是利用外延生长法来形成p型的GaN层（第二GaN系半导体层）16，由此，能够排除掉因离子注入而引起的结晶缺陷。因此，能够实现接合泄漏电流减少等，能够实现特性优良的MOSFET100。
此外，在本实施方式中，第一电极22和第二电极24由不同材料形成。通过选择具备分别最适合于n型杂质层、p型杂质层的工作函数的材料，能够进一步减少第二电极（第二源电极）24与高杂质浓度区域16b之间的接触电阻。
（第二实施方式）
本实施方式的半导体装置及半导体装置的制造方法除了第一电极和第二电极是相同材料之外，与第一实施方式同样。因此，对于与第一实施方式重复的内容，省略描述。
图7是表示作为本实施方式的半导体装置的MOSFET的构成的模式截面图。
MOSFET200中，n型的GaN层（第三GaN系半导体层）18上的第一电极（第一源电极）22与p型的GaN层（第二GaN系半导体层）16的高杂质浓度区域16b上的第二电极（第二源电极）24是相同材料。第一电极22及第二电极24具备例如Ti（钛）/Al（铝）/Ti（钛）的层叠构造。并且，第一电极（第一源电极）22与第二电极（第二源电极）24由相同的层来形成。
根据本实施方式，第一电极22与第二电极24为相同材料，由此能够简化MOSFET200的制造工序。因此，能够实现生产性优良、低成本的MOSFET200。
（第三实施方式）
本实施方式的半导体装置及半导体装置的制造方法除了第三GaN系半导体层为外延生长层之外，与第一实施方式同样。因此，对于与第一实施方式重复的内容，省略描述。
图8是表示作为本实施方式的半导体装置的MOSFET的构成的模式截面图。MOSFET300中，n型的GaN层（第三GaN系半导体层）18为外延生长层。
接下来，对本实施方式的半导体装置的制造方法进行说明。
本实施方式的半导体装置的制造方法中，在第一沟槽的形成之前，在第二GaN系半导体层形成不达到第一GaN系半导体层的深度的第二沟槽，在第二沟槽内，利用外延生长法形成GaN系半导体层，由此，形成第三GaN系半导体层。
图9、图10是表示本实施方式的半导体装置的制造方法的模式截面图。
到p型的GaN层（第二GaN系半导体层）16的形成为止是与第一实施方式相同的。然后，在第一沟槽50的形成之前，在p型的GaN层（第二GaN系半导体层）16形成不达到n型的GaN层（第一GaN系半导体层）14的深度的第二沟槽52（图9）。
在形成第二沟槽52时，利用基于光刻和蚀刻的图案形成，形成例如硅氧化膜的第三掩模构件46。将该第三掩模构件46作为掩模，例如从n型的GaN层18表面起，以底部达到p型的低杂质区域16a并且底部不达到n型的GaN层14的深度，形成第二沟槽52。第二沟槽52的深度例如为0.5μm以上且小于1.0μm。
然后，在第二沟槽52内，利用外延生长法，选择性地形成n型的GaN层（第三GaN系半导体层）18。然后，将第三掩模构件46除去（图10）。之后的工序与第一实施方式同样。
根据本实施方式，利用外延生长法形成n型的GaN层（第三GaN系半导体层）18，由此，提高了n型杂质的活性化率。因此，第一电极（第一源电极）22与n型的GaN层（第三GaN系半导体层）18之间的接触电阻减少。此外，n型的GaN层（第三GaN系半导体层）18的扩散层电阻也减少。因此，MOSFET300的导通电阻减少。因此，能够实现导通电流高的MOSFET300。
此外，不是利用离子注入法而是利用外延生长法来形成n型的GaN层（第三GaN系半导体层）18，由此，能够排除掉因离子注入引起的结晶缺陷。因此，能够实现接合泄漏电流减少等那样特性优良的MOSFET300。
（第四实施方式）
本实施方式的半导体装置及半导体装置的制造方法除了第三GaN系半导体层为AlGaN层之外，与第三实施方式同样。因此，对于与第三实施方式重复的内容，省略描述。
本实施方式的MOSFET中，第三GaN系半导体层18为n型的AlGaN（氮化铝镓）层。n型的AlGaN层例如含有Si（硅）来作为n型杂质。
本实施方式的MOSFET能够通过在第二沟槽52内、利用外延生长法除了第三实施方式的n型的GaN层之外还选择性地形成n型的AlGaN层来制造。
在本实施方式的MOSFET中，第三GaN系半导体层18与第二GaN系半导体层16的界面为GaN/AlGaN的异质接合。因此，在该界面产生二维电子气体（2DEG）。因此，源极区域中的电子密度及电子移动度提高。因此，能够实现导通电流高的MOSFET。
（第五实施方式）
本实施方式的半导体装置及半导体装置的制造方法除了第三GaN系半导体层为第二GaN系半导体层侧的GaN层与GaN层上的AlGaN层的层叠构造之外，与第三实施方式同样。因此，对于与第三实施方式重复的内容，省略描述。
图11是表示作为本实施方式的半导体装置的MOSFET的构成的模式截面图。MOSFET400中，第三GaN系半导体层18为无掺杂（i型）的GaN层18a与n型的AlGaN（氮化铝镓）层18b的层叠构造。n型的AlGaN层18b含有例如Si（硅）来作为n型杂质。
图12是表示本实施方式的半导体装置的制造方法的模式截面图。本实施方式的MOSFET400能够通过在第二沟槽52内、利用外延生长法除了第三实施方式的n型的GaN层之外还连续地选择性地形成i型的GaN层18a与n型的AlGaN层18b来制造。
在本实施方式的MOSFET400中，无掺杂（i型）的GaN层18a与n型的AlGaN（氮化铝镓）层18b的界面成为GaN/AlGaN的异质接合。因此，在该界面产生二维电子气体（2DEG）。因此，源极区域中的电子密度及电子移动度提高。因此，能够实现导通电流高的MOSFET400。
另外，也可以通过多次交替地层叠GaN层和AlGaN层来形成多个GaN/AlGaN的异质接合。该情况下，在多个界面产生二维电子气体（2DEG），由此，能够实现导通电流更高的MOSFET400。
（第六实施方式）
本实施方式的半导体装置的制造方法除了在Si（硅）基板中形成MOSFET之外，与第一实施方式同样。因此，对于与第一实施方式重复的内容，省略描述。
图13、图14是表示本实施方式的半导体装置的制造方法的模式截面图。
首先，准备Si（硅）基板10。Si（硅）基板10的表面例如是（111）面。表面也可以相对于（111）面偏置。
接下来，在Si（硅）基板10上，利用外延生长法形成缓冲层11。缓冲层11例如为AlN（氮化铝）。缓冲层11利用例如MOCVD法来形成。
接下来，在缓冲层11上，利用外延生长法形成n型的GaN基板（GaN系半导体）12。并且，在n型的GaN基板12上形成有n型的GaN层（第一GaN系半导体层）14、p型的GaN层（第二GaN系半导体层）16（图13）。
然后，利用与第一实施方式同样的制造方法，形成有栅电极30（图14）。然后，第三电极（漏电极）36的形成之前，与第一实施方式同样地进行制造。
并且，在第三电极（漏电极）36的形成之前，利用例如CMP（ChemicalMecahanical Polishing）法将Si（硅）基板10及缓冲层11除去。
然后，在露出的n型的GaN基板12的背面形成第三电极（漏电极）36。
通过本实施方式的半导体装置的制造方法，也能够与第一实施方式同样地实现动作稳定的MOSFET。
在实施方式中以MOSFET为例进行了说明，但是也能够将本发明应用到MOSFET以外的器件中，例如在纵型IGBT等中也能够应用本发明。
以上说明了本发明的几个实施方式，但是这些实施方式指示作为例子而提示，并不意欲限定发明的范围。这些新的实施方式能够以其他各种方式来实施，在不脱离发明的宗旨的范围内能够进行各种省略、置换及变更。这些实施方式及其变形包含在发明的范围及宗旨内，并且包含在权利要求书所记载的发明及其等同的范围内。

Claims (20)

1.一种半导体装置，其特征在于，具备：
n型的第一GaN系半导体层；
p型的第二GaN系半导体层，设置在所述第一GaN系半导体层上，具有所述第一GaN系半导体层侧的低杂质浓度区域和与所述第一GaN系半导体层相反一侧的高杂质浓度区域；
n型的第三GaN系半导体层，设置在所述第二GaN系半导体层的与所述第一GaN系半导体层相反的一侧；
栅电极，一端位于所述第三GaN系半导体层或者比所述第三GaN系半导体层靠上方，另一端位于所述第一GaN系半导体层，经由栅极绝缘膜与所述第三GaN系半导体层、所述低杂质浓度区域、所述第一GaN系半导体层相邻地设置；
第一电极，设置在所述第三GaN系半导体层上；
第二电极，设置在所述高杂质浓度区域上；以及
第三电极，设置在所述第一GaN系半导体层的与所述第二GaN系半导体层相反的一侧。
2.如权利要求1所述的半导体装置，其特征在于，
所述第二GaN系半导体层为外延生长层。
3.如权利要求1所述的半导体装置，其特征在于，
所述第三GaN系半导体层中含有p型杂质。
4.如权利要求1所述的半导体装置，其特征在于，
所述第三GaN系半导体层中包含AlGaN层。
5.如权利要求4所述的半导体装置，其特征在于，
所述第三GaN系半导体层为所述第二GaN系半导体层侧的GaN层与所述GaN层上的所述AlGaN层的层叠构造。
6.如权利要求1所述的半导体装置，其特征在于，
所述第一电极与所述第二电极为相同材料。
7.如权利要求1所述的半导体装置，其特征在于，
所述第一电极与所述第二电极为不同材料。
8.如权利要求1所述的半导体装置，其特征在于，
所述第三GaN系半导体层为外延生长层。
9.一种半导体装置，其特征在于，具备：
n型的第一GaN系半导体层；
p型的第二GaN系半导体层，设置在所述第一GaN系半导体层上，具有所述第一GaN系半导体层侧的低杂质浓度区域和与所述第一GaN系半导体层相反一侧的高杂质浓度区域；
n型的第三GaN系半导体层，设置在所述第二GaN系半导体层的与所述第一GaN系半导体层相反的一侧；
沟槽，一端位于所述第三GaN系半导体层，另一端位于所述第一GaN系半导体层；
栅极绝缘膜，设置在所述沟槽的内壁的、所述第三GaN系半导体层、所述低杂质浓度区域及所述第一GaN系半导体层上；
栅电极，设置在所述栅极绝缘膜上；
第一电极，设置在所述第三GaN系半导体层上；
第二电极，设置在所述高杂质浓度区域上；以及
第三电极，设置在所述第一GaN系半导体层的与所述第二GaN系半导体层相反的一侧。
10.如权利要求9所述的半导体装置，其特征在于，
所述第二GaN系半导体层为外延生长层。
11.如权利要求9所述的半导体装置，其特征在于，
所述第三GaN系半导体层中含有p型杂质。
12.如权利要求9所述的半导体装置，其特征在于，
所述第三GaN系半导体层中包含AlGaN层。
13.如权利要求12所述的半导体装置，其特征在于，
所述第三GaN系半导体层为所述第二GaN系半导体层侧的GaN层与所述GaN层上的所述AlGaN层的层叠构造。
14.如权利要求9所述的半导体装置，其特征在于，
所述第一电极与所述第二电极为相同材料。
15.如权利要求9所述的半导体装置，其特征在于，
所述第一电极与所述第二电极为不同材料。
16.一种半导体装置的制造方法，其特征在于，
在n型的第一GaN系半导体层上，通过使源气中的p型杂质浓度从低浓度向高浓度变化，来利用外延生长法形成具有所述第一GaN系半导体层侧的低杂质浓度区域和与所述第一GaN系半导体层相反一侧的高杂质浓度区域的p型的第二GaN系半导体层；
形成在所述第二GaN系半导体层的与所述第一GaN系半导体层相反的一侧设置的n型的第三GaN系半导体层；
形成一端位于所述第三GaN系半导体层、另一端位于所述第一GaN系半导体层的第一沟槽；
在所述第一沟槽的内壁的所述第三GaN系半导体层、所述低杂质浓度区域及所述第一GaN系半导体层上形成栅极绝缘膜；
在所述栅极绝缘膜上形成栅电极；
在所述第三GaN系半导体层上形成第一电极；
在所述高杂质浓度区域上形成第二电极；
在所述第一GaN系半导体层的与所述第二GaN系半导体层相反的一侧形成第三电极。
17.如权利要求16所述的半导体装置的制造方法，其特征在于，
通过向所述第二GaN系半导体层离子注入n型杂质，来形成所述第三GaN系半导体层。
18.如权利要求16所述的半导体装置的制造方法，其特征在于，
在所述第一沟槽形成之前，在所述第二GaN系半导体层形成未到达所述第一GaN系半导体层的深度的第二沟槽，在所述第二沟槽内利用外延生长法形成GaN系半导体层，由此，形成所述第三GaN系半导体层。
19.如权利要求18所述的半导体装置的制造方法，其特征在于，
所述GaN系半导体层为AlGaN层。
20.如权利要求18所述的半导体装置的制造方法，其特征在于，
所述GaN系半导体层为GaN层与所述GaN层上的AlGaN层的层叠构造。
CN201410051942.2A 2013-09-11 2014-02-14 半导体装置及其制造方法 Pending CN104425570A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013188369A JP2015056486A (ja) 2013-09-11 2013-09-11 半導体装置およびその製造方法
JP2013-188369 2013-09-11

Publications (1)

Publication Number Publication Date
CN104425570A true CN104425570A (zh) 2015-03-18

Family

ID=52624672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410051942.2A Pending CN104425570A (zh) 2013-09-11 2014-02-14 半导体装置及其制造方法

Country Status (3)

Country Link
US (2) US9184258B2 (zh)
JP (1) JP2015056486A (zh)
CN (1) CN104425570A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017300A (zh) * 2016-01-05 2017-08-04 富士电机株式会社 金属氧化物半导体场效应晶体管
CN107658341A (zh) * 2017-09-27 2018-02-02 上海朕芯微电子科技有限公司 一种沟槽型功率mosfet及其制备方法
CN109545760A (zh) * 2018-10-22 2019-03-29 复旦大学 栅镇流结构的射频AlGaN/GaN HEMTs器件及其制备方法
CN110291645A (zh) * 2016-12-28 2019-09-27 克罗米斯有限公司 用于垂直型功率器件的方法和系统

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6171435B2 (ja) * 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6171250B2 (ja) 2013-06-28 2017-08-02 住友電工デバイス・イノベーション株式会社 半導体装置
JP6126150B2 (ja) * 2015-03-06 2017-05-10 トヨタ自動車株式会社 半導体装置
JP2016225477A (ja) * 2015-05-29 2016-12-28 サンケン電気株式会社 半導体装置
JP6544252B2 (ja) * 2016-01-26 2019-07-17 豊田合成株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
JP6560142B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6560141B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6515842B2 (ja) * 2016-03-10 2019-05-22 豊田合成株式会社 半導体装置
JP6683044B2 (ja) * 2016-07-12 2020-04-15 富士電機株式会社 半導体装置の製造方法
JP6666305B2 (ja) 2017-06-09 2020-03-13 株式会社東芝 半導体装置及びその製造方法
JP6740986B2 (ja) * 2017-08-31 2020-08-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6783992B2 (ja) * 2017-09-29 2020-11-11 豊田合成株式会社 半導体装置
JP7210979B2 (ja) * 2018-09-28 2023-01-24 株式会社豊田中央研究所 窒化物半導体装置および窒化物半導体装置の製造方法
DE102018218704A1 (de) * 2018-10-31 2020-04-30 Robert Bosch Gmbh Isolierschicht-Feldeffekttransistor
CN110085674B (zh) * 2019-03-13 2021-02-26 西安电子科技大学 一种垂直功率器件及其制作方法
JP7024761B2 (ja) * 2019-04-25 2022-02-24 株式会社豊田中央研究所 窒化物半導体装置および窒化物半導体装置の製造方法
JP7327283B2 (ja) * 2020-05-29 2023-08-16 豊田合成株式会社 半導体装置
EP4106007A1 (en) * 2021-06-16 2022-12-21 Imec VZW Iii-v semiconductor field-effect transistor

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568958A (en) * 1984-01-03 1986-02-04 General Electric Company Inversion-mode insulated-gate gallium arsenide field-effect transistors
JP2008053450A (ja) * 2006-08-24 2008-03-06 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
US20090179258A1 (en) * 2007-12-26 2009-07-16 Rohm Co., Ltd. Nitride semiconductor device and method for producing nitride semiconductor device
US7700971B2 (en) * 2007-01-18 2010-04-20 Fuji Electric Device Technology Co., Ltd. Insulated gate silicon carbide semiconductor device
US20110186927A1 (en) * 2010-01-29 2011-08-04 Kabushiki Kaisha Toshiba Power semiconductor device
JP2011165777A (ja) * 2010-02-08 2011-08-25 Advanced Power Device Research Association 窒化ガリウム半導体装置及びその製造方法
WO2012105611A1 (ja) * 2011-02-02 2012-08-09 ローム株式会社 半導体パワーデバイスおよびその製造方法
WO2013014943A2 (en) * 2011-07-27 2013-01-31 Kabushiki Kaisha Toyota Chuo Kenkyusho Diode, semiconductor device, and mosfet
CN103155156A (zh) * 2010-10-13 2013-06-12 住友电气工业株式会社 半导体器件及其制造方法
CN103155155A (zh) * 2010-10-06 2013-06-12 住友电气工业株式会社 半导体器件及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4974454B2 (ja) 2004-11-15 2012-07-11 株式会社豊田中央研究所 半導体装置
JP2008053448A (ja) 2006-08-24 2008-03-06 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP5252813B2 (ja) 2007-03-15 2013-07-31 株式会社豊田中央研究所 半導体装置の製造方法
JP2009152462A (ja) 2007-12-21 2009-07-09 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
JP2009177110A (ja) * 2007-12-26 2009-08-06 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
WO2011007483A1 (ja) 2009-07-14 2011-01-20 日本電気株式会社 縦型トランジスタ及びその製造方法、並びに半導体装置
CN103426738B (zh) * 2012-05-17 2018-05-18 恩智浦美国有限公司 具有边缘端部结构的沟槽半导体器件及其制造方法
JP2014131008A (ja) * 2012-11-29 2014-07-10 Fuji Electric Co Ltd ワイドバンドギャップ半導体装置
JP2014146666A (ja) * 2013-01-28 2014-08-14 Toshiba Corp 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568958A (en) * 1984-01-03 1986-02-04 General Electric Company Inversion-mode insulated-gate gallium arsenide field-effect transistors
JP2008053450A (ja) * 2006-08-24 2008-03-06 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
US7700971B2 (en) * 2007-01-18 2010-04-20 Fuji Electric Device Technology Co., Ltd. Insulated gate silicon carbide semiconductor device
US20090179258A1 (en) * 2007-12-26 2009-07-16 Rohm Co., Ltd. Nitride semiconductor device and method for producing nitride semiconductor device
US20110186927A1 (en) * 2010-01-29 2011-08-04 Kabushiki Kaisha Toshiba Power semiconductor device
JP2011165777A (ja) * 2010-02-08 2011-08-25 Advanced Power Device Research Association 窒化ガリウム半導体装置及びその製造方法
CN103155155A (zh) * 2010-10-06 2013-06-12 住友电气工业株式会社 半导体器件及其制造方法
CN103155156A (zh) * 2010-10-13 2013-06-12 住友电气工业株式会社 半导体器件及其制造方法
WO2012105611A1 (ja) * 2011-02-02 2012-08-09 ローム株式会社 半導体パワーデバイスおよびその製造方法
WO2013014943A2 (en) * 2011-07-27 2013-01-31 Kabushiki Kaisha Toyota Chuo Kenkyusho Diode, semiconductor device, and mosfet

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017300A (zh) * 2016-01-05 2017-08-04 富士电机株式会社 金属氧化物半导体场效应晶体管
CN107017300B (zh) * 2016-01-05 2021-11-16 富士电机株式会社 金属氧化物半导体场效应晶体管
CN110291645A (zh) * 2016-12-28 2019-09-27 克罗米斯有限公司 用于垂直型功率器件的方法和系统
CN110291645B (zh) * 2016-12-28 2023-06-06 克罗米斯有限公司 用于垂直型功率器件的方法和系统
CN107658341A (zh) * 2017-09-27 2018-02-02 上海朕芯微电子科技有限公司 一种沟槽型功率mosfet及其制备方法
CN109545760A (zh) * 2018-10-22 2019-03-29 复旦大学 栅镇流结构的射频AlGaN/GaN HEMTs器件及其制备方法
CN109545760B (zh) * 2018-10-22 2020-05-26 复旦大学 栅镇流结构的射频AlGaN/GaN HEMTs器件及其制备方法

Also Published As

Publication number Publication date
JP2015056486A (ja) 2015-03-23
US9184258B2 (en) 2015-11-10
US20160027909A1 (en) 2016-01-28
US9466705B2 (en) 2016-10-11
US20150069405A1 (en) 2015-03-12

Similar Documents

Publication Publication Date Title
CN104425570A (zh) 半导体装置及其制造方法
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
CN108735810B (zh) 半导体器件和半导体器件的制造方法
US9000485B2 (en) Electrode structures, gallium nitride based semiconductor devices including the same and methods of manufacturing the same
US7479669B2 (en) Current aperture transistors and methods of fabricating same
JP6918302B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5578873B2 (ja) 窒化ガリウム半導体装置及びその製造方法
TWI533453B (zh) 具垂直結構之氮化鎵功率半導體裝置
CN104009035A (zh) Mishfet及肖特基器件集成
KR20120038195A (ko) 반도체 소자 및 이의 제조 방법
CN102856374B (zh) 一种GaN增强型MIS-HFET器件及其制备方法
CN103155124A (zh) 氮化物半导体装置
TW202025486A (zh) 用於矽上iii-v族元件的摻雜緩衝層
CN111524972B (zh) 晶体管及其制备方法
JP2012094688A (ja) 半導体装置およびその製造方法
JP2008078526A (ja) 窒化物半導体装置及びその製造方法
CN104347696A (zh) 半导体装置以及其制造方法
CN104347694A (zh) 半导体装置及半导体装置的制造方法
CN106920833A (zh) 半导体器件及其制造方法
CN104916694A (zh) 半导体装置
JP5289818B2 (ja) Ｉｉｉ族窒化物半導体装置とその製造方法
JP2008205199A (ja) ＧａＮ系半導体素子の製造方法
CN103887325A (zh) 一种提高器件耐压能力的半导体装置及其制备方法
KR20140016106A (ko) 인헨스먼트 질화물 반도체 소자 및 이의 제조 방법
JP5204794B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150318

WD01 Invention patent application deemed withdrawn after publication