CN104412389B - 用于鳍式晶体管的高迁移率应变沟道 - Google Patents

用于鳍式晶体管的高迁移率应变沟道 Download PDF

Info

Publication number
CN104412389B
CN104412389B CN201380033774.8A CN201380033774A CN104412389B CN 104412389 B CN104412389 B CN 104412389B CN 201380033774 A CN201380033774 A CN 201380033774A CN 104412389 B CN104412389 B CN 104412389B
Authority
CN
China
Prior art keywords
fin
clad
source
sige
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380033774.8A
Other languages
English (en)
Other versions
CN104412389A (zh
Inventor
S·M·塞亚
A·S·默西
G·A·格拉斯
D·B·奥贝蒂内
T·加尼
J·T·卡瓦列罗斯
R·科特利尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104412389A publication Critical patent/CN104412389A/zh
Application granted granted Critical
Publication of CN104412389B publication Critical patent/CN104412389B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Abstract

本发明公开了用于将高迁移率应变沟道并入到鳍式晶体管(例如，诸如双栅极、三栅极等的FinFET)中的技术，其中将应力材料包覆到所述鳍状物的沟道区域上。在一个示例性实施例中，将硅锗(SiGe)包覆到硅鳍状物上以提供要求的应力，尽管也可以利用其它鳍状物和包覆材料。所述技术与典型的工艺流程兼容，并且包覆沉积可以发生在工艺流程内的多个位置处。在一些情况下，利用在所述沟道中压缩所述鳍状物和包覆层的源极/漏极压力源可以增强来自所述包覆层的内部应力。在一些情况下，可以提供可选的盖层以改进栅极电介质/半导体界面。在一个这种实施例中，在SiGe包覆层之上提供硅以改进栅极电介质/半导体界面。

Description

用于鳍式晶体管的高迁移率应变沟道
背景技术
FinFET是围绕半导体材料的薄带(通常被称为鳍状物)构造的晶体管。晶体管包括标准场效应晶体管(FET)节点，所述节点包括栅极、栅极电介质、源极区和漏极区。器件的导电沟道存在于栅极电介质下方的鳍状物的外侧。具体地，电流沿着鳍状物的两个侧壁(与衬底表面垂直的侧)流动或者在鳍状物的两个侧壁内流动，以及沿着鳍状物的顶部(与衬底表面平行的侧)流动。由于这种配置的导电沟道实质上沿着鳍状物的三个不同的外部平面区存在，所以这种FinFET设计有时也被称为三栅极FinFET。其它类型的FinFET配置也是可用的，例如所谓的双栅极FinFET，其中导电沟道主要仅沿着鳍状物的两个侧壁(而不沿着鳍状物的顶部)存在。存在与制作这种鳍式晶体管相关联的许多有意义的问题。
附图说明
图1至7和9至12示出了根据本发明的实施例的用于形成鳍式晶体管结构的方法。
图8a-8d示出了根据本发明的另一个实施例的图1至7和9至12中所示的方法的一部分。
图13a-13d示出了根据本发明的另一个实施例的图1至7和9至12中所示的方法的一部分。
图14a-14d各自示出了根据本发明的其它实施例的产生的鳍式晶体管结构。
图15示出了利用根据本发明的实施例进行配置的一个或多个集成电路结构来实施的计算系统。
具体实施方式
公开了用于将高迁移率应变沟道并入到鳍式晶体管(例如，诸如双栅极、三栅极等的FinFET)中的技术，其中将应力材料包覆到鳍状物的沟道区域上。在一个示例性实施例中，将硅锗(SiGe)包覆到硅鳍状物上以提供要求的应力，尽管也可以使用其它鳍状物和包覆材料。所示技术与典型工艺流程兼容，并且包覆沉积可以发生在工艺流程内的多个位置处。在一些情况下，利用在沟道中压缩鳍状物和包覆层的源极/漏极压力源可以增强来自包覆层的内部应力。在一些情况下，可以提供可选的盖层以改进栅极电介质/半导体界面。在一个这种实施例中，硅设置在SiGe包覆层之上以改进栅极电介质/半导体界面。根据本公开内容，许多变型和实施例将变得显而易见。
概述
如前所述，存在与制作FinFET相关联的许多有意义的问题。例如，现今已经利用源极/漏极SiGe压力源设计制造了很多代的高迁移率PMOS沟道。然而，源极/漏极SiGe压力源取决于间距，因此对于较小栅极间距，源极/漏极SiGe压力源中的相同锗浓度下的应力降低。应力的这种减小有效地限制了进一步改进沟道迁移率的能力，并且进一步限制了继续缩放到更小的间距。
因此，并且根据本发明的实施例，通过在硅沟道上沉积SiGe包覆层来将应力构造到硅沟道中。SiGe包覆工艺可以发生在流程中的各个时间，包括在鳍状物形成期间的沟槽蚀刻之后、在使浅沟槽隔离(STI)材料凹陷以暴露鳍状物之后、以及在去除牺牲栅极堆叠体之后(假设为替换金属栅极流程)。在这个意义上，包覆沉积工艺和总体工艺流程是高度兼容的。选择性和非选择性工艺布线均可以用于形成包覆层。在一些实施例中，可以利用在沟道区域中压缩硅鳍状物和SiGe包覆层的SiGe源极/漏极压力源来增强来自硅鳍状物上的沉积的SiGe包覆层的内部应力。在一些这种实施例中，SiGe包覆层可以具有例如在10-70％范围内的锗浓度。在一些这种实施例中，例如选择性或非选择性硅的可选盖层可以设置在SiGe包覆层之上以改进半导体沟道与栅极电介质层(其可以例如是高k电介质)之间的界面。
一旦形成了鳍状物并且SiGe包覆层已经设置在沟道区域中(其可以发生在工艺期间的一个或多个时间处)，可以执行FinFET晶体管工艺流程以制作例如高k金属栅极晶体管。任何数量的晶体管类型和/或形成工艺流程可以受益于本文中所提供的沟道应变技术，所述晶体管类型和/或形成工艺流程例如n沟道金属氧化物半导体(NMOS)晶体管、p沟道MOS(PMOS)晶体管、或同一流程内的PMOS和NMOS晶体管二者，无论被配置有薄栅极还是厚栅极，并且无论被配置有任何数量的几何形状。如将领会的，压缩应变SiGe对PMOS器件尤其具有吸引力，无论是单独的PMOS器件还是与诸如硅NMOS器件之类的NMOS器件结合。例如，本文中所提供的技术可以用于一起制作SiGe PMOS鳍状物和硅NMOS鳍状物。同样，如根据本公开内容将显而易见的，许多材料系统可以受益于本文中所描述的技术，并且所要求保护的发明并不是要限制于任何特定的一个材料系统或材料系统的集合。相反，可以在内部沟道应变有用的任何地方采用所述技术。
所述技术可以体现为例如任何数量的集成电路，例如存储器、处理器、利用晶体管制作的其它这种设备和其它有源结半导体器件，并且可以体现为适合于在制作集成电路的工厂中进行实践的方法。本文中所描述的技术的使用表现在结构方式上。例如，相较于传统鳍式晶体管，根据实施例形成的晶体管的截面图像，例如利用透射电子显微镜(TEM)提供的图像展示出鳍状物的沟道部分上的包覆层。
根据本公开内容，将高迁移率应变SiGe沟道并入到硅鳍状物上的变型将变得显而易见。例如，另一个实施例可以将高迁移率应变锗沟道并入到硅鳍状物上，并且另一个实施例可以将高迁移率应变锗沟道并入到SiGe鳍状物上。此外要注意，鳍状物可以由衬底产生(并且因此与衬底的材料相同)或者可以在衬底上形成鳍状物。一个这种示例性实施例将高迁移率应变锗沟道并入到硅衬底上形成的SiGe鳍状物上。在其它实施例中，注意，包覆层可以在鳍状物的顶部和两侧上(三栅极FinFET)，或者可以仅在鳍状物的两侧上(双栅极FinFET)
鳍状物结构
图1至7和9至12示出了根据本发明的实施例的用于形成鳍式晶体管结构的方法。如将领会的，图1至7中所示的视图中的每个视图是穿过沟道区并且与鳍状物垂直截取的截面侧视图，并且图9至12中所示的视图中的每个视图是穿过沟道区并且与鳍状物平行截取的截面侧视图。图8a-d展示了根据另一个实施例的并且将会依次论述的替代的方法。
图1中可以看到，提供了衬底。此处可以使用任何数量的适合的衬底，包括体衬底、绝缘体衬底上半导体(XOI，其中X是诸如Si、Ge或富Ge的Si之类的半导体材料)、以及多层结构，并且尤其是在后续栅极图案化工艺之前形成鳍状物的那些衬底。在一种特定的示例性情况下，衬底是体硅衬底。在另一种示例性情况下，衬底是绝缘体上硅(SOI)衬底。在另一种示例性情况下，衬底是体SiGe衬底。在另一种示例性情况下，衬底是在硅层上具有SiGe层的多层衬底。在另一种示例性情况下，衬底是绝缘体上SiGe(SiGeOI)的衬底。如将显而易见的，可以使用任何数量的配置。
图1进一步示出了衬底上的图案化的硬掩模，其可以通过利用标准光刻技术来执行，标准光刻技术包括硬掩模材料(例如，二氧化硅、氮化硅、和/或其它适合的硬掩模材料)的沉积、使暂时保留以保护将成为鳍状物的衬底的下层区的硬掩模的一部分上的抗蚀剂图案化、蚀刻以去除硬掩模的未掩蔽(无抗蚀剂)部分(例如，使用干法蚀刻、或其它适合的硬掩模去除工艺)、并且然后剥除经图案化的抗蚀剂材料，由此留下所示的经图案化的硬掩模。替代地，可以在不需要蚀刻的附加工艺中选择性地沉积硬掩模。
在一个示例性实施例中，由此产生的硬掩模是被配置有氧化物的底层和氮化硅的顶层的标准双层硬掩模并且包括三个位置，但是在其它实施例中，可以对硬掩模进行不同的配置，这取决于所制作的特定有源器件和要形成的鳍状物的数量。在具有硅衬底的一个特定示例性实施例中，利用原生氧化物的底层(硅衬底的氧化)和氮化硅(SiN)的顶层来实施硬掩模。如将显而易见的，可以使用任何数量的硬掩模配置。
图2中可以看到，将浅沟槽蚀刻到衬底中以形成多个鳍状物。可以利用标准光刻技术来执行浅沟槽蚀刻，标准光刻技术包括湿法或干法蚀刻、或蚀刻的组合(如果要求)。如将领会的，沟道的几何形状(宽度、深度、形状等)在不同实施例中可以不同，并且所要求保护的发明并不是要限制于任何特定的沟槽几何形状。在具有硅衬底和利用底部氧化层和顶部SiN层实施的双层硬掩模的一个特定示例性实施例中，使用干法蚀刻来形成位于衬底的顶表面之下大约至的沟槽。如将显而易见的，可以使用任何数量的沟槽配置。在形成鳍状物之后，可以去除硬掩模，如图3的示例性实施例中所示。硬掩模的这种完全去除允许包覆鳍状物的顶部以便形成三栅极结构。然而，在其它实施例中要注意，可以留下一些硬掩模，以使得仅包覆鳍状物的侧面(而不包覆顶部)，以便提供双栅极结构。尽管示出的实施例显示鳍状物具有不随着与衬底的距离的改变而改变的宽度，但是在另一个实施例中鳍状物的顶部可以比底部窄，在另一个实施例中鳍状物的顶部可以比底部宽，或具有任何其它宽度变型和均匀度(或非均匀度)。要进一步注意，宽度变型在一些实施例中可以是对称的，也可以是非对称的。同样，尽管鳍状物被示出为都具有相同的宽度，但是一些鳍状物可以比其它鳍状物宽和/或具有与其它鳍状物不同的形状。例如，在实施例中，要用于创建NMOS晶体管的鳍状物可以比要用于创建PMOS晶体管的鳍状物窄。如将领会的，其它配置也是可能的。
图4的示例性实施例中可以看到，然后可以沉积包覆层。在该示例性情况下，包覆沉积是非选择性的，因为整个鳍状物表面区域都被包覆。在同时存在PMOS和NMOS鳍式器件的一些这种非选择性情况下，注意，可能要求例如从NMOS区中蚀刻掉任何包覆材料。在一些实施例中，包覆层可以是例如适合于给定应用或所要求的任意成分的硅锗(SiGe)合金的外延生长。在另一个示例性实施例中，包覆层可以是锗的外延生长。如根据本公开内容将领会的，可以使用诸如化学气相沉积(CVD)、快速热CVD(RT-CVD)、气态源分子束外延(GS-MBE)等任何适合的外延沉积技术来提供包覆材料。
注意，在一些实施例中，包覆层没有诸如堆叠层错和位错之类的晶体缺陷。尽管在一些可接受的低程度下可以存在这种堆叠层错和位错，但是这种堆叠层错和位错超过阈值则可能对所要求的沟道应变产生不利影响。在这个意义上，在锗百分比与包覆层厚度之间存在折衷。这是因为，整体无位错(应变)厚度通常是成分与层厚度的乘积。例如，给定50％锗的SiGe包覆层，大约100埃或更少的包覆层厚度将完全应变，但是75％锗的SiGe包覆层在缺陷沉积开始之前可能被限制于仅大约或更少的包覆层厚度。因此，在一个特定实施例中，包覆层是没有诸如堆叠层错和位错之类的晶体缺陷的SiGe合金。如本文中所使用的并且根据一些这种实施例，“无晶体缺陷”是指包覆层中的缺陷按体积计算少于0.05％，或者不会导致不可接受的短路/开路(产量损失)和性能损失，如通过给定标准所测量的。此外要注意，包覆层临界厚度可以极大地变化，并且这些示例并不是要将所要求保护的发明限制于特定范围的层厚度。
图4中可以进一步看到，可以沉积可选的盖层以保护包覆层和/或改进栅极电介质/半导体界面。在一个这种实施例中，硅盖层沉积在SiGe包覆层之上。用于提供可选盖层的沉积技术可以例如与提供包覆层所使用的沉积技术相同(例如，CVD、RT-CVD、GS-MBE等)。盖层的厚度在不同实施例中也可以不同。在一些情况下，盖层具有至范围内的厚度。在其它情况下，盖层具有包覆层厚度的大约10％至50％的厚度。
在提供了包覆层和可选的盖层之后，在一些实施例中，流程可以以传统方式继续，或在其它实施例中以定制的或专有的方式继续。可以看到，图5至12假设没有提供可选的盖层。然而，根据本公开内容，包括盖层的配置将是显而易见的。
图5的示例性实施例中可以看到，随后使用任何数量的标准沉积工艺来利用氧化物材料(或其它适合的绝缘体材料)填充沟槽。在具有硅衬底和SiGe盖层的一个特定示例性实施例中，沉积的绝缘体材料是二氧化硅SiO2，但是也可以使用任何数量的适合的隔离氧化物/绝缘体材料来形成此处的浅沟槽隔离(STI)结构。通常，可以例如基于与盖层和/或可选盖层材料的原生氧化物的兼容性来选择用于填充沟槽的沉积的或生长的绝缘体材料。注意，栅极沟槽本质上可以是圆形或多边形，并且对沟槽“侧”的任何引用是要指代任何这种配置，并且不应该被解释为暗示特定几何形状的结构。例如，沟槽侧可以指代圆形沟槽上的不同位置、或多边形沟槽的分立的侧、或甚至是多边形沟槽的一个分立的侧上的不同位置。在更普遍的意义上，沟槽“表面”指代所有这种沟槽侧以及沟槽的基底(底部)。
图6展示了如何利用例如化学机械平面化(CMP)或能够使结构平面化的其它适合的工艺来使隔离氧化物(或其它适合的绝缘材料)平面化。在所示特定示例性实施例中，平面化留下了包覆层的至少一部分。在这个意义上，可以将包覆层用作蚀刻停止层。在硬掩模材料留在鳍状物的顶部上(用于双栅极配置)的其它实施例中，可以将第一层硬掩模(例如，衬垫氧化物)用作蚀刻停止层，并且如果要求也可以将第一层硬掩模用作栅极氧化物。在其它这种实施例中，可以完全去除衬垫氧化物，并且可以在铺设牺牲栅极材料之前沉积虚拟氧化物。在其它实施例中，此时(或在稍后的工艺中)可以沉积高k电介质材料用于栅极氧化物，如有时进行的。
图7展示了在使STI凹陷到低于鳍状物结构的顶部之后所产生的结构。可以使用任何适合的蚀刻工艺(例如，湿法和/或干法蚀刻)来使STI凹陷。这些凹陷区为晶体管的源极/漏极区提供了隔离。凹陷深度在不同实施例中可以不同，取决于诸如要求的栅极尺寸和总体鳍状物高度之类的因素。在一些示例性实施例中，STI凹陷深度是暴露的总体鳍状物高度的35％至85％，尽管其它实施例可以去除更多或更少的STI材料，这取决于适合于预期应用的STI凹陷深度。在具有硅衬底、SiGe包覆层和硅盖层的一个特定示例性实施例中，经平面化并且蚀刻的STI材料是SiO2。在具有硅衬底、锗包覆层和硅盖层的另一个特定示例性实施例中，经平面化并且蚀刻的STI材料是SiO2或氧化锗(GeO2)。在具有SiGe鳍状物、锗包覆层和硅盖层的另一个特定示例性实施例中，经平面化并且蚀刻的STI材料是SiO2或GeO2。在具有形成在硅衬底上的SiGe鳍状物、锗包覆层和硅盖层的另一个特定示例性实施例中，经平面化并且蚀刻的STI材料是SiO2或GeO2。如将领会的，这些示例性实施例中的每个实施例也可以被制成没有盖层，或具有可以包括硅或不包括硅的另一种适合的盖材料。
在一些实施例中，STI凹陷蚀刻工艺可以改变暴露的包覆层的厚度，以使包覆层的暴露的部分可以与包覆层的未暴露部分不同(例如，更薄)。在一些实施例中，初始包覆层厚度由于后续处理而产生了预期的变薄。此外要注意，在其它实施例中，包覆层可以被提供有非均匀厚度，以便由于后续处理而在特定位置处产生预期的变薄。那些特定位置中的初始厚度可以例如比后续处理中未暴露的区域的初始厚度要厚。
部分包覆层
图8a-8d示出了根据本发明的另一个实施例的图1至7和9至12中所示的方法的一部分。在该示例性情况下可以看到，直到STI凹陷之后才将包覆层提供到鳍状物上，由此有效地提供了部分包覆。例如在要求保存包覆材料并且因此减少材料花费和/或降低集成复杂度时，这种选择性沉积工艺可能是适合的。
在该示例性实施例中，形成了鳍状物，如图8a中所示，并且参考图1至3的先前的相关描述同样适用于此。然后，替代涂覆包覆层，流程继续到利用适合的绝缘体材料填充沟槽(如图8b中所示)并且进行平面化以去除任何过多的绝缘体材料(如图8c中所示)。为此，参考图5和6的先前的相关描述同样适用于此。然后工艺继续使STI凹陷，如先前参考图7所论述的(如图8d中所示)。一旦在要求的STI凹陷之后暴露鳍状物，然后可以提供包覆层，如图8d中所进一步示出的。参考图4的先前的相关描述同样适用于此。如根据本公开内容将领会的，如果要求，也可以在包覆层之上提供可选的盖层(例如，硅)，如先前所解释的。
由此产生的结构可以包括任何数量的鳍状物(一个或多个)，这些鳍状物由任何适合的隔离材料来隔离或包围。如先前所解释的，可以使用光刻技术由衬底材料制作鳍状物。在其它实施例中，可以例如外延生长鳍状物，例如题为“Epitaxial Fabrication of Finsfor FinFET Devices”的美国专利No.8,017,463中所描述的。在这种情况下，在制造工艺中，有效地将鳍状物形成为层。通过形成鳍状物层，通过对用于形成鳍状物层的工艺参数的控制而不是光刻工艺来确定鳍状物厚度。例如，如果利用外延工艺来生长鳍状物，则鳍状物的厚度将由外延的生长动态来确定。鳍状物宽度由层形成而不是光刻技术来确定的FinFET可以提供改进的最小特征尺寸和封装密度。在其它实施例中，可以通过利用例如激光或能够精细切割半导体材料的其它适合的工具进行切割或烧蚀来去除材料从而制作鳍状物。由此产生的鳍状物的几何形状通常会随着所采用的形成技术而改变。
牺牲栅极堆叠体
如先前所解释的，图9至12中所示的视图中的每个视图是穿过沟道区并且与鳍状物平行截取的截面侧视图。根据一些实施例，这部分工艺利用去除金属栅极(RMG)工艺来有效地形成栅极堆叠体。在一些这种情况下，可以以传统方式执行RMG工艺，或在其它情况下可以以定制的或专用方式来执行RMG工艺。通常并且根据一些这种实施例，一旦形成被包覆的鳍状物，则可以将牺牲栅极材料沉积在被包覆的鳍状物上。在一些情况下，可以将牺牲栅极电介质材料沉积在被包覆的鳍状物上，并且然后将牺牲栅极材料沉积在牺牲栅极电介质材料上。然后，可以使沉积的牺牲栅极材料平面化以去除任何不需要的拓扑和/或过多的牺牲栅极材料。如通常所做的那样，然后可以在牺牲栅极材料层上提供硬掩模并使其图案化，然后是形成牺牲栅极堆叠体，例如形成图9中大体示出的牺牲栅极堆叠体的蚀刻工艺。
图9示出了根据本发明的一个特定示例性实施例的牺牲栅极材料的图案化。在一些情况下，可以例如根据由于对牺牲材料层的平面化的预图案化而产生的单个焦深并且利用标准光刻技术来执行该图案化，所述标准光刻技术包括牺牲栅极材料上的硬掩模材料(例如，SiO2、SiN、和/或其它适合的硬掩模材料)的沉积、使暂时留下以保护器件的下方栅极区的硬掩模的一部分上的抗蚀剂图案化、蚀刻以去除硬掩模的未掩蔽(无抗蚀剂)部分(例如，利用干法蚀刻、或其它适合的硬掩模去除工艺)、并且然后剥除经图案化的抗蚀剂，由此留下经图案化的栅极掩模。在具有硅衬底的一个特定示例性实施例中，利用SiN(利用至厚度)来实施硬掩模。如根据本公开内容将显而易见的，可以使用任何数量的适合的硬掩模配置。
根据一些示例性实施例，一旦完成了栅极图案硬掩模，可以执行蚀刻以向下去除未掩蔽的牺牲栅极材料(以及任何剩余的虚拟栅极电介质材料和/或衬垫氧化物)直到到达衬底并且略微进入衬底，以形成源极/漏极区。可以利用包括例如干法蚀刻或任何适合的蚀刻工艺或蚀刻的组合的标准光刻技术来实现蚀刻。注意，可以将栅极结构用作掩模来形成源极/漏极区。在一些实施例中，如传统做法，可以使用离子注入来对源极/漏极区进行掺杂。如将领会的，由此产生的栅极结构的几何形状(例如，宽度、深度、形状)以及源极/漏极区的形状和深度在不同实施例中可以不同，并且所要求保护的发明并不是要限制于任何特定器件几何形状。
该栅极图案化可以用于同时产生多个这种结构，其中，例如，要形成的所有晶体管都相同，或者一些晶体管是一种类型/配置(例如，PMOS)并且其余的晶体管是另一种类型/配置(例如，NMOS)。可以例如利用CVD或其它适合的工艺来执行栅极堆叠体材料的沉积。在一个特定示例性实施例中，衬底是体硅衬底，凹陷的STI材料是SiO2，鳍状物是硅(形成在衬底中)，包覆层是SiGe，并且牺牲栅极材料是多晶硅。然而，注意，牺牲栅极材料可以是任何适合的牺牲材料(例如，多晶硅、氮化硅、碳化硅等)。在包括牺牲栅极电介质材料的一些实施例中，牺牲栅极电介质材料可以例如是SiO2或任何其它适合的虚拟栅极绝缘体材料。
根据本发明的一些示例性实施例，一旦形成了牺牲栅极堆叠体，则可以进行RMG工艺和晶体管形成，如现在将要描述的。
RMG工艺和晶体管形成
图9至12进一步示出了根据本发明的实施例的RMG工艺流程和晶体管形成。可以看到，示出了一个晶体管，但是如将领会的，可以利用相同的工艺来形成任何数量的晶体管。此外，可以采用许多配置(例如，PMOS、NMOS、或二者，例如形成互补对的情况)来实施所形成的晶体管。总之，本文中所提供的技术可以与任何类型的晶体管技术或配置一起使用，并且所要求保护的发明并不是要限制于任何特定晶体管类型或配置。
图10示出了根据本发明的一个实施例的利用图9的图案化栅极结构形成的示例性晶体管结构的截面侧视图(与栅极垂直并且与鳍状物平行)。可以看到，沉积并各向异性地蚀刻间隔体材料以在栅极结构壁周围形成侧壁间隔体。在一些实施例中，间隔体可以例如是被沉积为大约至厚度的氮化物。
关于形成P+型掺杂的源极/漏极区用于PMOS(如图所示)，将沟槽蚀刻到衬底中(例如，通过反应离子蚀刻)。在该示例性配置中，通过先前形成的与每个源极/漏极区邻近的STI将蚀刻限制在一侧上，并且大体上并不各向同性地底切另一侧上的栅极结构。像这样，可以在沟槽的内部边缘上实现各向同性的蚀刻断面，而留下小部分轻掺杂的源极/漏极区(在间隔体材料下面，如图所示)。然后，可以生长外延源极/漏极，其填充沟槽并且延伸到沟槽上方，如图10所示。在一些实施例中，可以例如利用具有百分之10-40原子锗的硅锗的生长来填充沟槽。可以例如通过利用乙硼烷源进行原位掺杂来完成源极/漏极掺杂。仅在沟槽中生长外延源极/漏极，因为所有其它材料都被掩蔽或覆盖。源极/漏极被提高并且继续生长直到到达刻面。注意，在一些实施例中，如果制作具有PMOS和NMOS的互补器件，则在PMOS掺杂区形成期间可以由氧化物掩模覆盖NMOS侧。在一些实施例中可以使用源极/漏极注入。其它实施例可以仅采用NMOS源极/漏极形成，这可以包含未生长在表面上方的N+型掺杂区。可以使用任何数量的适合的源极/漏极材料、以及形成和掺杂技术。
在源极/漏极形成并掺杂之后，如果有必要，可以沉积蚀刻停止层(以在后续蚀刻期间保护掺杂的源极/漏极区)。然后，将层间电介质(ILD)沉积在结构之上。ILD可以例如是诸如氧化物(例如，SiO2)之类的任何适合的低介电常数材料，并且蚀刻停止层可以例如是氮化物(例如，SiN)。在一些情况下，ILD可以掺杂有磷、硼或其它材料，并且可以由高密度等离子体沉积形成。然后可以使ILD平面化直到牺牲栅极材料的上表面，由此去除硬掩模和蚀刻停止层(如果适用)以露出栅极，如图10所示。如将领会的，可选的蚀刻停止层可以通过用作张力层而在制作NMOS器件时有帮助，但是该蚀刻停止层可以通过产生不期望的应变而使PMOS器件劣化。
如图11中所示，在一些实施例中，可以从间隔体之间去除牺牲栅极材料，由此在先前提供的包覆层之上形成栅极沟槽(三栅极配置)。在其它实施例中，可以从间隔体之间去除牺牲栅极材料，由此在剩余衬垫氧化物或留在鳍状物顶部上的其它硬掩模材料之上形成栅极沟槽(双栅极配置)。可以例如通过多种适合的干法和/或湿法蚀刻技术中的任何蚀刻技术来完成牺牲栅极材料的去除。在具有PMOS和NMOS晶体管二者的一些应用中，注意，可以同时去除用于NMOS和PMOS器件的牺牲栅极材料，或者可以利用选择性蚀刻在不同时间去除用于NMOS和PMOS器件的牺牲栅极材料。如将领会的，可以使用任何数量的适合的蚀刻方案。
如图12中所示，在包覆层(或可选的盖层，如果存在，如图13a-b中所示)和暴露的栅极沟槽表面上直接沉积(例如，经由CVD或其它适合的工艺)高k栅极电介质层并且然后沉积栅极金属，并且使任何过多的栅极金属平面化以形成如图所示的金属栅极电极。栅极金属可以例如是钛、铂、钴、镍、钛镍、钯或其它适合的栅极金属或这种金属的组合。在一些硬掩模留在鳍状物的顶部(例如衬垫化合物)上的双栅极配置中，在去除牺牲栅极材料之后，也可以去除衬垫氧化物或其它硬掩模材料。然后，可以将高k栅极电介质直接沉积在包覆层(或可选的盖层，如果存在，如图13a-b中所示)和暴露的栅极沟槽表面上，并且按要求进行平面化或成形。高k栅极可以包括任何适合的栅极电介质材料(例如，氧化铪、氧化锆和氧化铝)。如有时进行的那样，可以使用任何数量的适合的高k栅极电介质和处理，取决于诸如所要求的隔离之类的因素。其它实施例可以采用具有与SiO2相等或低于SiO2(如果要求)的介电常数的栅极电介质。
在牺牲栅极堆叠体去除之后进行包覆
本文中所提供的技术的许多变型将是显而易见的。例如，在另一个实施例中，可以在去除牺牲栅极堆叠体材料之后添加包覆层。在图11中，例如，假设在去除工艺之后将包覆层涂覆到栅极沟槽的底部。在一个这种实施例中，包覆层可以是在去除牺牲多晶硅栅极和栅极氧化物之后形成在硅鳍状物顶部上的SiGe包覆层。在这种情况下，可以在栅极沟槽中的暴露的硅鳍状物区域上选择性地生长应变SiGe包覆层。另外，在一些这种实施例中，包覆层可以盖有硅，并且然后可以如本文所描述的那样或按要求继续进行高k/金属栅极处理。注意，SiGe包覆层和硅包覆层沉积可以是选择性的或非选择性的。
用于在去除牺牲栅极堆叠体材料之后添加包覆层的该选择的另一个变型包括在添加包覆膜之前添加鳍状物凹陷蚀刻以有效地使鳍状物变薄。可以利用任何适合的蚀刻工艺来执行该变薄(例如，各向同性的蚀刻)。这种选择可以使沟道中的鳍状物宽度变薄，并且使鳍状物的附加表面得到包覆。可以如本文所描述地再次对由此产生的变薄的被包覆的鳍状物进行包覆。在具有带有SiGe包覆层和硅盖层的硅鳍状物的一个这种示例性情况下，注意，SiGe和硅沉积可以是选择性的或非选择性的。
图10-13b中所示的示例性实施例中可以进一步看到，提供了STI，并且源极/漏极区具有提高的有刻面的尖头形状。如将领会的，其它实施例可以不包括这种特征。例如，图14a-14b各自示出了根据本发明的其它实施例的所产生的鳍式晶体管结构。图14a中所示的示例性实施例包括提高的并且相对平坦的源极/漏极区，并且所述源极/漏极区包括底切间隔体和栅极电介质区的尖端区，而图14b中所示的示例性实施例包括与鳍状物顶部相对齐平并且仅底切间隔体和栅极堆叠体区的源极/漏极区。许多变型和特征可以集成到所述结构中，这取决于诸如所要求的性能和工厂能力之类的因素。此外例如，间隔体的宽度在不同情况下可以不同，并且在一种特定示例性情况下，间隔体的宽度是栅极长度的一半，尽管也可以使用任何其它适合的间隔体宽度。可以例如利用接触金属(或金属系列)来实施源极/漏极(S/D)金属，然后可以沉积所述接触金属，并且可以执行后续反应(退火)以形成例如金属硅化物和/或金属锗化物源极和漏极接触部。如将进一步领会的，接触部可以被实施为包括硅化物/锗化物层、粘合层和/或金属衬垫层中的一个或多个的堆叠体。示例性接触金属包括钛、铂、钴、镍、钛镍、锆或任何适合的导电接触金属或它们的合金。绝缘体材料可以例如是SiO2，但是在其它实施例中，绝缘体材料可以是提供所要求的绝缘并且可以进一步提供结构完整性的低k或高k电介质材料。
如根据本公开内容将进一步领会的，可以利用本发明的实施例实施任何数量的其它晶体管特征。例如，源极/漏极区可以或可以不包括形成在相应的源极/漏极区与沟道区之间的区域中的尖端区。同样，源极/漏极区可以是应变的或非应变的。在这个意义上，晶体管结构具有应变的还是非应变的S/D区、或S/D尖端区或无S/D尖端区都与本发明的各种实施例不特别相关，并且这种实施例并不是要限制于任何特定的这种结构特征。相反，任何数量的鳍式晶体管结构和类型都可以受益于如本文中所描述地在沟道区中采用SiGe或锗包覆层。图14a-b中所示的示例性实施例也各自包括可选的盖层，但是其它这种实施例可以不包括盖层。同样，其它这种实施例可以包括具有沟道包覆层的一些晶体管，并且相同管芯上的其它晶体管可以被配置为没有包覆层。
因此，图1-14b示出了各种示例性晶体管结构和制作工艺，其中在硅或SiGe鳍状物的沟道区域上提供诸如应变SiGe或锗之类的包覆材料。例如，应变包覆可以存在于鳍状物的两侧和顶部上(例如三栅极配置中)、或仅存在于鳍状物的两侧上(例如双栅极配置中)、或仅存在于鳍状物的顶部。根据本公开内容，许多变型和修改将是显而易见的。利用建立的半导体工艺(例如，CVD、MBE、光刻技术和/或其它这种适合的工艺)，可以利用任何适合的尺寸和其它要求的层参数来实施各种层和特征。通常，结构的特定层和尺寸将取决于诸如要求的器件性能、工厂能力和使用的半导体材料之类的因素。特定器件材料、特征和特性仅被提供用于示例，并且不是要限制所要求保护的发明，所要求保护的发明可以利用任何数量的器件配置和材料系统。
模拟示出了鳍状物和包覆层中的预期应力状态以及由于该应力状态而产生的空穴迁移率。例如，在一个示例性实施例中，确定用于硅鳍状物结构上的SiGe包覆的模拟的应力。特别地，对于具有50％硅和50％锗(Si50Ge50)的SiGe包覆层，在SiGe中沿着电流流动产生大的压缩应力状态(例如，SiGe～-3.6GPa并且Si～0.65GPa)。此外，在SiGe包覆中产生明显的垂直应力(例如，SiGe～-1.8GPa并且Si～1.8GPa)。在该示例性情况下，应力状态在侧壁上介于单轴与双轴之间。在一些情况下，可以将预期迁移率响应确定为包覆层中的锗分数的函数。例如，预期迁移率小于纯单轴应力，但是大于双轴应力SiGe。对于大于大约30％的锗百分比，存在大的预期空穴迁移率。
注意，沿着电流流动方向和垂直于栅极长度的应力在不同实施例中可以不同。例如，对于一个实施例，假设在替换金属栅极位置处使硅鳍状物变薄，并且然后提供应变SiGe包覆层。在另一个实施例中，假设硅鳍状物非选择性地包覆有SiGe(在工艺前期)。第一实施例(具有变薄的鳍状物)的应变没有第二实施例(具有前期包覆工艺)的应变高，但是仍然足够高并且使集成更加容易，这是由于在工艺流程的后期添加诸如锗或SiGe之类的包覆层。
除了源极/漏极区中的SiGe之外，还要注意如本文中所描述的沟道区域中的锗或SiGe包覆的附加的性质。例如，假设硅鳍状物非选择性地包覆有Si50Ge50薄膜，并且进一步假设源极/漏极区也被提供有Si50Ge50。如先前所表明的，模拟表明在SiGe包覆中沿着电流流动产生大的压缩应力状态(例如，SiGe～-3.6GPa)，并且在SiGe包覆中产生明显的垂直应力(例如，SiGe～-1.8GPa)。根据指示在SiGe包覆中沿着电流流动产生较大压缩应力状态(例如，SiGe～-4.9GPa)并且在SiGe包覆中产生垂直应力(例如，SiGe～-2.6GPa)的模拟，SiGe源极/漏极区的添加进一步增强了应力。在去除牺牲栅极堆叠体材料之后，应变方案可以进一步改变。例如，在去除多晶硅之后，模拟指示在SiGe包覆中沿着电流流动产生较大压缩应力状态(例如，SiGe～-5.1GPa)，并且在SiGe包覆中产生垂直应力的略微下降(例如，SiGe～-1.8GPa)。
示例性系统
图15示出了利用根据本发明的实施例进行配置的一个或多个集成电路结构来实施的计算系统。可以看到，计算系统1000容纳母板1002。母板1002可以包括多个部件，包括但不限于处理器1004和至少一个通信芯片1006(该示例中示出两个)，通信芯片1006中的每个通信芯片可以物理地和电气地耦合到母板1002或集成在母板1002中。如将领会的，母板1002可以例如是任何印刷电路板，无论是主板还是安装在主板上的子板或系统1000的仅有的板等。取决于其应用，计算系统1000可以包括一个或多个其它部件，所述一个或多个其它部件可以或可以不与主板1002物理地和电气地耦合。这些其它部件可以包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、图形处理器、数字信号处理器、加密处理器、芯片集、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、照相机和大容量存储设备(例如，硬盘驱动、光盘(CD)、数字通用光盘(DVD)等)。包括在计算系统1000中的任何部件可以包括一个或多个集成电路结构，所述一个或多个集成电路结构被配置有具有如本文中所描述的被包覆的沟道的晶体管。在一些实施例中，可以将多种功能集成到一个或多个芯片中(例如，注意，通信芯片1006可以是处理器1004的一部分或集成到处理器1004中)。
通信芯片1006能够进行用于到和来自计算设备1000的数据传输的无线通信。术语“无线”及其衍生词可以用于描述电路、设备、系统、方法、技术、通信信道等等，其可以通过使用调制的电磁辐射而经由非固态介质传送数据。术语并不暗示相关联的设备不包含任何线路，尽管在一些实施例中相关联的设备可能不包含任何线路。通信芯片1006可以实施多种无线标准或协议中的任何一种，所述多种无线标准或协议包括但不限于Wi-Fi(IEEE802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、及它们的衍生物，以及被指定为3G、4G、5G和更高代的任何其它无线协议。计算系统1000可以包括多个通信芯片1006。例如，第一通信芯片1006可以专用于诸如Wi-Fi和蓝牙之类的较短范围的无线通信，并且第二通信芯片1006可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等等的较长范围的无线通信。
计算系统1000的处理器1004包括封装在处理器1004内的集成电路管芯。在本发明的一些实施例中，处理器1004的集成电路管芯包括具有如本文中所描述的SiGe或锗包覆沟道的一个或多个晶体管。术语“处理器”可以指代任何设备或设备的一部分，其处理例如来自寄存器和/或存储器的电子数据，以将这些电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据。
通信芯片1006还可以包括封装在通信芯片1006内的集成电路管芯。根据一些这种示例性实施例，通信芯片1006的集成电路管芯包括具有如本文中所描述的SiGe或锗包覆沟道的一个或多个晶体管。如根据本公开内容将领会的，注意，可以将多标准无线能力直接集成到处理器1004中(例如，其中将任何芯片1006的功能集成到处理器1004中，而不是具有单独的通信芯片)。此外要注意，处理器1004可以是具有这种无线能力的芯片集。总之，可以使用任何数量的处理器1004和/或通信芯片1006。同样，任何一个芯片或芯片集可以具有集成到其中的多种功能。
在各种实施方式中，计算系统1000可以是膝上型计算机、上网本、笔记本、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码照相机、便携式音乐播放器或数字视频录像机。在其它实施方式中，系统1000可以是处理数据或采用如本文中所描述的具有包覆的沟道的晶体管器件(例如，被配置有SiGe或锗包覆沟道的PMOS器件)的任何其它电子设备。如根据本公开内容将领会的，本发明的各种实施例可以用于通过允许使用具有应力增强的沟道和提高的迁移率的晶体管来在任何工艺节点(例如，微米范围、次微米范围以及更低)处改进所制作的产品的性能。
许多实施例将变得显而易见，并且本文中所描述的特征可以组合到任何数量的配置中。本发明的另一个示例性实施例提供了半导体器件。器件包括衬底上的鳍状物，鳍状物包括半导体材料并且具有沟道区以及与沟道区相邻的相应的源极/漏极区。器件还包括在鳍状物的沟道区的一个或多个表面上的锗或硅锗(SiGe)的包覆层。器件还包括包覆层之上的栅极电介质层、栅极电介质层上的栅极电极、以及源极/漏极区中的每个源极/漏极区中的源极/漏极材料。在一些情况下，器件还包括包覆层与栅极电介质层之间的盖层。在一个这种情况下，盖层是硅或包括硅。在一些情况下，源极/漏极材料是SiGe。在一些情况下，鳍状物是硅或SiGe。在一些情况下，包覆层和鳍状物的至少其中之一包括10％-90％的锗。在一些情况下，衬底包括第一材料并且鳍状物包括与第一材料不同的第二材料。在一些情况下，衬底包括硅层并且鳍状物是SiGe，并且包覆层是锗。在一些情况下，包覆层覆盖鳍状物的侧部和顶部。许多变型将是显而易见的。例如，另一个实施例提供了包括如该段落中所限定的各种半导体器件的移动计算设备。
本发明的另一个实施例提供了半导体器件。在该示例性情况下，器件包括衬底上的鳍状物，鳍状物包括半导体材料并且具有沟道区以及与沟道区相邻的相应的源极/漏极区，其中鳍状物是硅或硅锗(SiGe)。器件还包括在鳍状物的沟道区的一个或多个表面上的锗或硅锗(SiGe)的包覆层。器件还包括包覆层上的盖层，其中盖层是硅或者包括硅。器件还包括包覆层之上的栅极电介质层、栅极电介质层上的栅极电极、以及源极/漏极区中的每个源极/漏极区中的源极/漏极材料，其中源极/漏极材料是SiGe。在一些情况下，包覆层和鳍状物的至少其中之一包括10％-90％的锗。在一些情况下，衬底包括第一材料并且鳍状物包括与第一材料不同的第二材料。在一些情况下，衬底包括硅层并且鳍状物是SiGe，并且包覆层是锗。在一些情况下，鳍状物是硅并且包覆层是SiGe。在一些情况下，包覆层覆盖鳍状物的侧部和顶部以提供三栅极晶体管。另一个实施例提供了包括如该段落中所限定的各种半导体器件的通信设备。
本发明的另一个实施例提供了移动计算系统。系统包括印刷电路板、操作地耦合到印刷电路板的处理器、操作地耦合到印刷电路板并且与处理器通信的存储器、以及操作地耦合到印刷电路板并且与处理器通信的无线通信芯片。处理器、无线通信芯片和/或存储器的至少其中之一包括半导体器件。半导体器件包括衬底上的鳍状物，鳍状物包括半导体材料并且具有沟道区以及与沟道区相邻的相应的源极/漏极区。半导体器件还包括在鳍状物的沟道区的一个或多个表面上的锗或硅锗(SiGe)的包覆层。半导体器件还包括包覆层之上的栅极电介质层、栅极电介质层上的栅极电极、以及源极/漏极区中的每个源极/漏极区中的源极/漏极材料。在一些情况下，半导体器件还包括包覆层与栅极电介质层之间的盖层，其中盖层是硅或包括包括。在一些情况下，鳍状物是硅，并且包覆层是SiGe，并且源极/漏极材料是SiGe。在一个这种情况下，包覆层的SiGe与鳍状物的SiGe不同。在一些情况下，衬底包括第一材料并且鳍状物包括与第一材料不同的第二材料。在一些情况下，衬底包括硅层并且鳍状物是SiGe，并且包覆层是锗。在一些情况下，包覆层覆盖鳍状物的侧部和顶部。
出于说明和描述的目的，已经呈现了本发明的示例性实施例的前述描述。其并不是详尽的或者是要将本发明限制为所公开的明确的形式。根据本公开内容，许多修改和变型都是可能的。本发明的范围并不是要由该具体实施方式限制，而是要由所附权利要求来限制。

Claims (22)

1.一种半导体器件，包括：
衬底上的硅鳍状物，所述鳍状物具有沟道区以及与所述沟道区相邻的相应的源极/漏极区，其中所述源极/漏极区位于所述鳍状物的侧部和顶部；
在所述鳍状物的所述沟道区的一个或多个表面上的锗或SiGe的包覆层；
所述包覆层之上的栅极电介质层；
所述栅极电介质层上的栅极电极；以及
所述源极/漏极区中的每个源极/漏极区中的源极/漏极材料，其中，所述源极/漏极材料是SiGe，其中所述源极/漏极材料和所述包覆层被配置为增强所述沟道区内的应力。
2.根据权利要求1所述的半导体器件，还包括所述包覆层与所述栅极电介质层之间的盖层。
3.根据权利要求2所述的半导体器件，其中，所述盖层包括硅，并且所述盖层具有至范围内的厚度。
4.根据权利要求1所述的半导体器件，其中，所述包覆层包括10％-90％的锗。
5.根据权利要求1所述的半导体器件，其中，所述衬底包括第一材料并且所述鳍状物包括与所述第一材料不同的第二材料。
6.根据权利要求1所述的半导体器件，其中，所述衬底包括硅层，并且所述包覆层是锗。
7.根据权利要求1所述的半导体器件，其中，所述包覆层覆盖所述鳍状物的侧部和顶部。
8.一种移动计算设备，其包括根据权利要求1至7中的任一项所述的半导体器件。
9.一种半导体器件，包括：
衬底上的硅鳍状物，所述鳍状物具有沟道区以及与所述沟道区相邻的相应的源极/漏极区，其中所述源极/漏极区位于所述鳍状物的侧部和顶部；
在所述鳍状物的所述沟道区的一个或多个表面上的锗或SiGe的包覆层；
所述包覆层上的盖层，其中，所述盖层包括硅；
所述盖层上的栅极电介质层；
所述栅极电介质层上的栅极电极；以及
所述源极/漏极区中的每个源极/漏极区中的源极/漏极材料，其中，所述源极/漏极材料是SiGe，其中所述源极/漏极材料和所述包覆层被配置为增强所述沟道区内的应力。
10.根据权利要求9所述的半导体器件，其中，所述包覆层包括10％-90％的锗。
11.根据权利要求9所述的半导体器件，其中，所述衬底包括第一材料并且所述鳍状物包括与所述第一材料不同的第二材料。
12.根据权利要求9所述的半导体器件，其中，所述衬底包括硅层，并且所述包覆层是锗。
13.根据权利要求9所述的半导体器件，其中，所述包覆层是SiGe。
14.根据权利要求9所述的半导体器件，其中，所述包覆层覆盖所述鳍状物的侧部和顶部，以便提供三栅极晶体管。
15.一种通信设备，其包括根据权利要求9至14中的任一项所述的半导体器件。
16.一种移动计算系统，包括：
印刷电路板；
操作地耦合到所述印刷电路板的处理器；
操作地耦合到所述印刷电路板并且与所述处理器通信的存储器；以及
操作地耦合到所述印刷电路板并且与所述处理器通信的无线通信芯片；
其中，所述处理器、所述无线通信芯片和/或所述存储器的至少其中之一包括半导体器件，所述半导体器件包括：
衬底上的硅鳍状物，所述鳍状物具有沟道区以及与所述沟道区相邻的相应的源极/漏极区，其中所述源极/漏极区位于所述鳍状物的侧部和顶部；
在所述鳍状物的所述沟道区的一个或多个表面上的锗或SiGe的包覆层；
所述包覆层之上的栅极电介质层；
所述栅极电介质层上的栅极电极；以及
所述源极/漏极区中的每个源极/漏极区中的源极/漏极材料，其中，所述源极/漏极材料是SiGe，其中所述源极/漏极材料和所述包覆层被配置为增强所述沟道区内的应力。
17.根据权利要求16所述的移动计算系统，其中，所述半导体器件还包括所述包覆层与所述栅极电介质层之间的盖层，并且所述盖层包括硅。
18.根据权利要求16所述的移动计算系统，其中，所述包覆层是SiGe。
19.根据权利要求18所述的移动计算系统，其中，所述包覆层的SiGe与所述源极/漏极区的SiGe不同。
20.根据权利要求16所述的移动计算系统，其中，所述衬底包括第一材料并且所述鳍状物包括与所述第一材料不同的第二材料。
21.根据权利要求16所述的移动计算系统，其中，所述衬底包括硅层，并且所述包覆层是锗。
22.根据权利要求16所述的移动计算系统，其中，所述包覆层覆盖所述鳍状物的侧部和顶部。
CN201380033774.8A 2012-07-27 2013-06-12 用于鳍式晶体管的高迁移率应变沟道 Active CN104412389B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/560,474 US8847281B2 (en) 2012-07-27 2012-07-27 High mobility strained channels for fin-based transistors
US13/560,474 2012-07-27
PCT/US2013/045440 WO2014018181A1 (en) 2012-07-27 2013-06-12 High mobility strained channels for fin-based transistors

Publications (2)

Publication Number Publication Date
CN104412389A CN104412389A (zh) 2015-03-11
CN104412389B true CN104412389B (zh) 2019-07-16

Family

ID=49994047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380033774.8A Active CN104412389B (zh) 2012-07-27 2013-06-12 用于鳍式晶体管的高迁移率应变沟道

Country Status (6)

Country Link
US (3) US8847281B2 (zh)
EP (2) EP2878013A4 (zh)
KR (2) KR101681633B1 (zh)
CN (1) CN104412389B (zh)
TW (2) TWI521707B (zh)
WO (1) WO2014018181A1 (zh)

Families Citing this family (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8847281B2 (en) 2012-07-27 2014-09-30 Intel Corporation High mobility strained channels for fin-based transistors
US8896030B2 (en) * 2012-09-07 2014-11-25 Intel Corporation Integrated circuits with selective gate electrode recess
CN103779210A (zh) * 2012-10-18 2014-05-07 中国科学院微电子研究所 FinFET鳍状结构的制造方法
US9263585B2 (en) * 2012-10-30 2016-02-16 Globalfoundries Inc. Methods of forming enhanced mobility channel regions on 3D semiconductor devices, and devices comprising same
US8809139B2 (en) 2012-11-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-last FinFET and methods of forming same
CN103855026B (zh) * 2012-12-06 2017-04-19 中国科学院微电子研究所 FinFET及其制造方法
US9362123B2 (en) * 2012-12-21 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for integrated devices on different substartes with interfacial engineering
US20140179082A1 (en) * 2012-12-21 2014-06-26 Intermolecular Inc. Selective Etching of Hafnium Oxide Using Non-Aqueous Solutions
JP6309299B2 (ja) * 2013-02-27 2018-04-11 ルネサスエレクトロニクス株式会社 圧縮歪みチャネル領域を有する半導体装置及びその製造方法
US20140264490A1 (en) * 2013-03-18 2014-09-18 International Business Machines Corporation Replacement gate electrode with a self-aligned dielectric spacer
US9159798B2 (en) * 2013-05-03 2015-10-13 United Microelectronics Corp. Replacement gate process and device manufactured using the same
US9196542B2 (en) * 2013-05-22 2015-11-24 United Microelectronics Corp. Method for manufacturing semiconductor devices
KR20140139340A (ko) * 2013-05-27 2014-12-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9129986B2 (en) * 2013-06-28 2015-09-08 Globalfoundries Inc. Spacer chamfering for a replacement metal gate device
US20150024584A1 (en) * 2013-07-17 2015-01-22 Global Foundries, Inc. Methods for forming integrated circuits with reduced replacement metal gate height variability
US9041062B2 (en) * 2013-09-19 2015-05-26 International Business Machines Corporation Silicon-on-nothing FinFETs
WO2015047341A1 (en) * 2013-09-27 2015-04-02 Intel Corporation Non-planar semiconductor devices having multi-layered compliant substrates
US9166044B2 (en) 2013-09-27 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Raised epitaxial LDD in MuGFETs
WO2015047342A1 (en) 2013-09-27 2015-04-02 Intel Corporation Ge and iii-v channel semiconductor devices having maximized compliance and free surface relaxation
US9142474B2 (en) 2013-10-07 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation structure of fin field effect transistor
US9287262B2 (en) 2013-10-10 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Passivated and faceted for fin field effect transistor
US9502408B2 (en) * 2013-11-14 2016-11-22 Globalfoundries Inc. FinFET device including fins having a smaller thickness in a channel region, and a method of manufacturing same
US9252272B2 (en) * 2013-11-18 2016-02-02 Globalfoundries Inc. FinFET semiconductor device having local buried oxide
US9412603B2 (en) * 2013-11-19 2016-08-09 Applied Materials, Inc. Trimming silicon fin width through oxidation and etch
US20150162435A1 (en) * 2013-12-09 2015-06-11 Globalfoundries Inc. Asymmetric channel growth of a cladding layer over fins of a field effect transistor (finfet) device
US20150214331A1 (en) * 2014-01-30 2015-07-30 Globalfoundries Inc. Replacement metal gate including dielectric gate material
CN106030813B (zh) 2014-03-24 2020-01-03 英特尔公司 在用于晶体管沟道应用的置换栅极工艺期间的鳍状物雕刻和包覆
KR102201112B1 (ko) 2014-03-27 2021-01-12 인텔 코포레이션 핀 기반 nmos 트랜지스터를 위한 고 이동도 변형된 채널
US9972686B2 (en) 2014-03-27 2018-05-15 Intel Corporation Germanium tin channel transistors
US9985030B2 (en) * 2014-04-07 2018-05-29 International Business Machines Corporation FinFET semiconductor device having integrated SiGe fin
US9577100B2 (en) * 2014-06-16 2017-02-21 Globalfoundries Inc. FinFET and nanowire semiconductor devices with suspended channel regions and gate structures surrounding the suspended channel regions
US10170332B2 (en) 2014-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET thermal protection methods and related structures
JP6529992B2 (ja) * 2014-07-25 2019-06-12 インテル・コーポレーション 半導体デバイスにおけるタングステン合金
US9293588B1 (en) 2014-08-28 2016-03-22 International Business Machines Corporation FinFET with a silicon germanium alloy channel and method of fabrication thereof
US9818877B2 (en) * 2014-09-18 2017-11-14 International Business Machines Corporation Embedded source/drain structure for tall finFET and method of formation
US10559690B2 (en) 2014-09-18 2020-02-11 International Business Machines Corporation Embedded source/drain structure for tall FinFET and method of formation
MY188715A (en) * 2014-09-26 2021-12-25 Intel Corp Selective gate spacers for semiconductor devices
KR102255174B1 (ko) 2014-10-10 2021-05-24 삼성전자주식회사 활성 영역을 갖는 반도체 소자 및 그 형성 방법
US10170549B2 (en) 2014-10-21 2019-01-01 Samsung Electronics Co., Ltd. Strained stacked nanosheet FETs and/or quantum well stacked nanosheet
US9312183B1 (en) 2014-11-03 2016-04-12 Globalfoundries Inc. Methods for forming FinFETS having a capping layer for reducing punch through leakage
US10403628B2 (en) 2014-12-23 2019-09-03 International Business Machines Corporation Finfet based ZRAM with convex channel region
WO2016105377A1 (en) * 2014-12-23 2016-06-30 Intel Corporation Apparatus and methods of forming fin structures with sidewall liner
KR102291571B1 (ko) * 2015-01-13 2021-08-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102320820B1 (ko) * 2015-02-24 2021-11-02 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9865603B2 (en) * 2015-03-19 2018-01-09 Globalfoundries Inc. Transistor structure having N-type and P-type elongated regions intersecting under common gate
CN106158632B (zh) * 2015-03-26 2019-08-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR102251061B1 (ko) 2015-05-04 2021-05-14 삼성전자주식회사 변형된 채널층을 갖는 반도체 소자 및 그 제조 방법
US9385023B1 (en) * 2015-05-14 2016-07-05 Globalfoundries Inc. Method and structure to make fins with different fin heights and no topography
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
US9653580B2 (en) 2015-06-08 2017-05-16 International Business Machines Corporation Semiconductor device including strained finFET
EP3314662A4 (en) 2015-06-26 2019-03-27 Intel Corporation TRANSISTOR CRYSTAL PRODUCTION BY WRAPPING ON A VICTIM CORNER
TWI650804B (zh) * 2015-08-03 2019-02-11 聯華電子股份有限公司 半導體元件及其製作方法
US9865597B2 (en) 2015-09-08 2018-01-09 Samsung Electronics Co., Ltd. Semiconductor device having fin and dual liner
WO2017048275A1 (en) * 2015-09-18 2017-03-23 Intel Corporation Deuterium-based passivation of non-planar transistor interfaces
CN107924831B (zh) 2015-09-24 2023-10-10 英特尔公司 用于显露集成电路器件的背侧和相关配置的技术
US9553088B1 (en) * 2015-09-24 2017-01-24 International Business Machines Corporation Forming semiconductor device with close ground rules
US9378952B1 (en) 2015-09-30 2016-06-28 International Business Machines Corporation Tall relaxed high percentage silicon germanium fins on insulator
US9634141B1 (en) 2015-10-14 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interlayer dielectric film in semiconductor devices
US10170467B2 (en) * 2015-10-22 2019-01-01 Macronix International Co., Ltd. Three dimensional memory device and method for fabricating the same
JP6611572B2 (ja) 2015-11-28 2019-11-27 キヤノン株式会社 通信装置、通信装置の制御方法及びプログラム
US9331148B1 (en) 2015-12-08 2016-05-03 International Business Machines Corporation FinFET device with channel strain
KR102514041B1 (ko) 2015-12-09 2023-03-24 삼성전자주식회사 반도체 소자 제조 방법
US9735155B2 (en) 2015-12-14 2017-08-15 International Business Machines Corporation Bulk silicon germanium FinFET
DE112015007241T5 (de) 2015-12-26 2019-01-24 Intel Corporation Begrenztes und skalierbares helmelement
US10446439B2 (en) 2015-12-26 2019-10-15 Intel Corporation Low resistance interconnect
KR102434914B1 (ko) 2016-01-15 2022-08-23 삼성전자주식회사 반도체 소자의 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US9704751B1 (en) * 2016-02-26 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
US9704752B1 (en) * 2016-02-26 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same
US10205025B2 (en) 2016-03-11 2019-02-12 Samsung Electronics Co., Ltd. Methods to achieve strained channel finFET devices
KR20180130097A (ko) 2016-03-30 2018-12-06 인텔 코포레이션 트랜지스터 집적을 위한 나노와이어
US9953883B2 (en) 2016-04-11 2018-04-24 Samsung Electronics Co., Ltd. Semiconductor device including a field effect transistor and method for manufacturing the same
US10163898B2 (en) * 2016-04-25 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods of forming FinFETs
US9905692B2 (en) 2016-05-20 2018-02-27 Globalfoundries Inc. SOI FinFET fins with recessed fins and epitaxy in source drain region
US9893187B2 (en) * 2016-05-24 2018-02-13 Samsung Electronics Co., Ltd. Sacrificial non-epitaxial gate stressors
US11063137B2 (en) 2016-06-28 2021-07-13 Intel Corporation Asymmetric spacer for low capacitance applications
US10685873B2 (en) 2016-06-29 2020-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Etch stop layer for semiconductor devices
US9882052B2 (en) * 2016-06-30 2018-01-30 Globalfoundries Inc. Forming defect-free relaxed SiGe fins
KR102616853B1 (ko) * 2016-07-15 2023-12-26 에스케이하이닉스 주식회사 3차원 반도체 집적 회로 장치 및 그 제조방법
US10326020B2 (en) 2016-08-09 2019-06-18 International Business Machines Corporation Structure and method for forming strained FinFET by cladding stressors
US10079233B2 (en) 2016-09-28 2018-09-18 International Business Machines Corporation Semiconductor device and method of forming the semiconductor device
US9837408B1 (en) 2016-09-28 2017-12-05 International Business Machines Corporation Forming strained and unstrained features on a substrate
US10128239B2 (en) 2016-10-17 2018-11-13 International Business Machines Corporation Preserving channel strain in fin cuts
CN107958873B (zh) * 2016-10-18 2020-11-27 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN107978527B (zh) * 2016-10-25 2020-08-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
US9721848B1 (en) * 2016-10-28 2017-08-01 International Business Machines Corporation Cutting fins and gates in CMOS devices
US10008497B2 (en) 2016-11-29 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
WO2018101957A1 (en) * 2016-12-02 2018-06-07 Intel Corporation Semiconductor device having fin-end stress-inducing features
KR102427152B1 (ko) * 2016-12-12 2022-07-28 어플라이드 머티어리얼스, 인코포레이티드 핀 전계 효과 트랜지스터(finfet) 디바이스 위에 등각성의 에피택셜 반도체 클래딩 재료를 형성하는 방법
DE102017118920B4 (de) 2016-12-30 2022-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Bauelement und dessen Herstellungsverfahren
US10026737B1 (en) 2016-12-30 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9865598B1 (en) 2017-03-06 2018-01-09 International Business Machines Corporation FinFET with uniform shallow trench isolation recess
US9972621B1 (en) * 2017-04-10 2018-05-15 Globalfoundries Inc. Fin structure in sublitho dimension for high performance CMOS application
CN109087863B (zh) * 2017-06-14 2022-02-15 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
WO2019005112A1 (en) * 2017-06-30 2019-01-03 Intel Corporation MODIFICATION OF SILICON SUBSTRATE FOR FORMATION OF THIN, RELAXED GERMANIUM LAYER
US10741560B2 (en) * 2017-10-26 2020-08-11 International Business Machines Corporation High resistance readout FET for cognitive device
US10332999B1 (en) 2018-03-09 2019-06-25 International Business Machines Corporation Method and structure of forming fin field-effect transistor without strain relaxation
US10374039B1 (en) 2018-04-25 2019-08-06 International Business Machines Corporation Enhanced field bipolar resistive RAM integrated with FDSOI technology
US11450739B2 (en) 2018-09-14 2022-09-20 Intel Corporation Germanium-rich nanowire transistor with relaxed buffer layer
US10868183B2 (en) * 2018-10-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and methods of forming the same
EP3675159B1 (en) * 2018-12-27 2023-05-24 IMEC vzw A semiconductor structure and a method for cutting a semiconductor fin
KR20200145974A (ko) 2019-06-21 2020-12-31 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP7397186B2 (ja) * 2019-11-01 2023-12-12 アプライド マテリアルズ インコーポレイテッド ＦｉｎＦＥＴ形成のためのキャップ酸化
US20210257462A1 (en) * 2020-02-19 2021-08-19 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon-Germanium Fins and Methods of Processing the Same in Field-Effect Transistors
US11309398B2 (en) * 2020-04-01 2022-04-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method for the semiconductor device
US11189697B2 (en) 2020-04-01 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Ultra-thin fin structure and method of fabricating the same
DE102020131030A1 (de) * 2020-05-12 2021-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Siliziumkanal-anlassen
KR20210149974A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 양자점을 포함하는 발광 소자의 제조 방법
KR20210149963A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 발광 소자, 이를 포함한 전자 장치 및 이의 제조 방법
KR20220050282A (ko) * 2020-10-15 2022-04-25 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN114574187B (zh) * 2020-11-30 2024-03-05 北京京东方技术开发有限公司 纳米粒子、纳米粒子层图案化的方法及相关应用
KR20220100136A (ko) * 2021-01-07 2022-07-15 삼성디스플레이 주식회사 발광 소자, 이의 제조방법 및 이를 포함하는 표시 장치
US20220384431A1 (en) * 2021-05-28 2022-12-01 Fujian Jinhua Integrated Circuit Co., Ltd. Semiconductor device and method of forming the same
CN117712165A (zh) * 2021-05-28 2024-03-15 福建省晋华集成电路有限公司 半导体器件及其形成方法
US11908903B2 (en) * 2021-07-08 2024-02-20 Taiwan Semiconductor Manufacturing Company Limited Process window control for gate formation in semiconductor devices
US20230030906A1 (en) * 2021-07-29 2023-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Tunable resonator
US11825672B2 (en) * 2021-08-18 2023-11-21 Sharp Display Technology Corporation Quantum dot light-emitting apparatus for enhancing QD charge balance
US11785757B2 (en) * 2021-11-17 2023-10-10 Nanya Technology Corporation Method for preparing memory array with contact enhancement sidewall spacers
US11792972B2 (en) * 2021-11-17 2023-10-17 Nanya Technology Corporation Method for preparing memory array with contact enhancement cap
US11917813B2 (en) 2021-11-17 2024-02-27 Nanya Technology Corporation Memory array with contact enhancement cap and method for preparing the memory array

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406094A (en) * 1991-10-14 1995-04-11 Fujitsu Limited Quantum interference effect semiconductor device and method of producing the same
CN101681924A (zh) * 2007-03-27 2010-03-24 英特尔公司 形成具有量子阱沟道的非平面晶体管

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5516724A (en) * 1994-11-30 1996-05-14 Cornell Research Foundation, Inc. Oxidizing methods for making low resistance source/drain germanium contacts
US7297990B1 (en) 1999-05-07 2007-11-20 The Ohio State University Si/SiGe interband tunneling diode structures including SiGe diffusion barriers
US6909151B2 (en) * 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US6921982B2 (en) * 2003-07-21 2005-07-26 International Business Machines Corporation FET channel having a strained lattice structure along multiple surfaces
US7705345B2 (en) * 2004-01-07 2010-04-27 International Business Machines Corporation High performance strained silicon FinFETs device and method for forming same
US7186599B2 (en) * 2004-01-12 2007-03-06 Advanced Micro Devices, Inc. Narrow-body damascene tri-gate FinFET
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US6972461B1 (en) * 2004-06-30 2005-12-06 International Business Machines Corporation Channel MOSFET with strained silicon channel on strained SiGe
US7348284B2 (en) * 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
KR100674914B1 (ko) * 2004-09-25 2007-01-26 삼성전자주식회사 변형된 채널층을 갖는 모스 트랜지스터 및 그 제조방법
US7508031B2 (en) * 2005-07-01 2009-03-24 Synopsys, Inc. Enhanced segmented channel MOS transistor with narrowed base regions
US20070090416A1 (en) * 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
JP5167816B2 (ja) * 2005-10-21 2013-03-21 富士通株式会社 フィン型半導体装置及びその製造方法
US7495290B2 (en) 2005-12-14 2009-02-24 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7525160B2 (en) * 2005-12-27 2009-04-28 Intel Corporation Multigate device with recessed strain regions
JP4635897B2 (ja) * 2006-02-15 2011-02-23 株式会社東芝 半導体装置及びその製造方法
US7566605B2 (en) 2006-03-31 2009-07-28 Intel Corporation Epitaxial silicon germanium for reduced contact resistance in field-effect transistors
US7880232B2 (en) * 2006-11-01 2011-02-01 Micron Technology, Inc. Processes and apparatus having a semiconductor fin
US8017463B2 (en) 2006-12-29 2011-09-13 Intel Corporation Expitaxial fabrication of fins for FinFET devices
JP4473889B2 (ja) * 2007-04-26 2010-06-02 株式会社東芝 半導体装置
US7767560B2 (en) * 2007-09-29 2010-08-03 Intel Corporation Three dimensional strained quantum wells and three dimensional strained surface channels by Ge confinement method
US7939889B2 (en) * 2007-10-16 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistance in source and drain regions of FinFETs
US8120063B2 (en) * 2008-12-29 2012-02-21 Intel Corporation Modulation-doped multi-gate devices
US8154903B2 (en) 2009-06-17 2012-04-10 Qualcomm Incorporated Split path sensing circuit
US8629478B2 (en) * 2009-07-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure for high mobility multiple-gate transistor
US8283653B2 (en) * 2009-12-23 2012-10-09 Intel Corporation Non-planar germanium quantum well devices
US8211772B2 (en) * 2009-12-23 2012-07-03 Intel Corporation Two-dimensional condensation for uniaxially strained semiconductor fins
US8368052B2 (en) 2009-12-23 2013-02-05 Intel Corporation Techniques for forming contacts to quantum well transistors
US8368146B2 (en) 2010-06-15 2013-02-05 International Business Machines Corporation FinFET devices
DE102010038742B4 (de) 2010-07-30 2016-01-21 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren und Halbleiterbauelement basierend auf einer Verformungstechnologie in dreidimensionalen Transistoren auf der Grundlage eines verformten Kanalhalbleitermaterials
DE102010064283B4 (de) * 2010-12-28 2012-12-27 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Herstellung eines selbstjustierten Steg-Transistors auf einem Vollsubstrat durch eine späte Stegätzung
US9761666B2 (en) * 2011-06-16 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel field effect transistor
CN104011870B (zh) * 2011-12-20 2017-03-01 英特尔公司 减小的接触电阻的自对准接触金属化
US8486770B1 (en) * 2011-12-30 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming CMOS FinFET device
US8546891B2 (en) * 2012-02-29 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin profile structure and method of making same
US20130270638A1 (en) * 2012-04-13 2013-10-17 International Business Machines Corporation Strained soi finfet on epitaxially grown box
TWI556438B (zh) * 2012-06-22 2016-11-01 聯華電子股份有限公司 多閘極場效電晶體及其製程
US8847281B2 (en) 2012-07-27 2014-09-30 Intel Corporation High mobility strained channels for fin-based transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406094A (en) * 1991-10-14 1995-04-11 Fujitsu Limited Quantum interference effect semiconductor device and method of producing the same
CN101681924A (zh) * 2007-03-27 2010-03-24 英特尔公司 形成具有量子阱沟道的非平面晶体管

Also Published As

Publication number Publication date
EP3998639A1 (en) 2022-05-18
TW201618308A (zh) 2016-05-16
TWI683440B (zh) 2020-01-21
KR101950081B1 (ko) 2019-02-19
KR101681633B1 (ko) 2016-12-01
US8847281B2 (en) 2014-09-30
US20150008484A1 (en) 2015-01-08
EP2878013A4 (en) 2015-12-30
EP2878013A1 (en) 2015-06-03
US20160071934A1 (en) 2016-03-10
US9184294B2 (en) 2015-11-10
CN104412389A (zh) 2015-03-11
US20140027816A1 (en) 2014-01-30
KR20160140973A (ko) 2016-12-07
KR20150023440A (ko) 2015-03-05
WO2014018181A1 (en) 2014-01-30
TWI521707B (zh) 2016-02-11
TW201409707A (zh) 2014-03-01
US9893149B2 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
CN104412389B (zh) 用于鳍式晶体管的高迁移率应变沟道
US20230127985A1 (en) Techniques for achieving multiple transistor fin dimensions on a single die
US20220028747A1 (en) Self-aligned 3-d epitaxial structures for mos device fabrication
US9812524B2 (en) Nanowire transistor devices and forming techniques
CN104054181B (zh) 全包围栅晶体管的可变栅极宽度
TWI546963B (zh) 包繞溝槽式接點結構及製造方法
KR102099195B1 (ko) 다층형 순응성 기판들을 갖는 비-평면형 반도체 디바이스들
CN106030818A (zh) 用于基于鳍状物的nmos晶体管的高移动性应变沟道
US11676965B2 (en) Strained tunable nanowire structures and process
CN107615490A (zh) 在牺牲核上经由包覆的晶体管鳍形成
WO2014018201A1 (en) Nanowire transistor devices and forming techniques
TWI544624B (zh) 具有最大化柔度及自由表面鬆弛的鍺及iii-v族通道半導體裝置及其製造方法
US20230197815A1 (en) Wrap-around contacts for stacked transistors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant