CN104392742A - 具有芯片识别符结构的可垂直堆叠的裸片 - Google Patents

具有芯片识别符结构的可垂直堆叠的裸片 Download PDF

Info

Publication number
CN104392742A
CN104392742A CN201410532445.4A CN201410532445A CN104392742A CN 104392742 A CN104392742 A CN 104392742A CN 201410532445 A CN201410532445 A CN 201410532445A CN 104392742 A CN104392742 A CN 104392742A
Authority
CN
China
Prior art keywords
nude film
perforation
chip
group
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410532445.4A
Other languages
English (en)
Inventor
徐钟元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN104392742A publication Critical patent/CN104392742A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明揭示具有芯片识别符结构的可垂直堆叠的裸片。在特定实施例中，揭示一种半导体装置，其包含裸片，所述裸片包括第一穿硅通孔以传送芯片识别符和其它数据。所述半导体装置还包含芯片识别符结构，所述芯片识别符结构包括至少两个穿硅通孔，所述至少两个穿硅通孔各自硬连线到外部电触点。

Description

具有芯片识别符结构的可垂直堆叠的裸片
本申请为申请号为201080045165.0、申请日为2010年10月7日、发明名称为“具有芯片识别符结构的可垂直堆叠的裸片”的发明专利申请的分案申请。
技术领域
本发明大体上涉及可垂直堆叠的裸片。
背景技术
可使用存储器裸片及芯片的垂直堆叠来增加半导体装置中的存储器密度。在垂直堆叠的存储器裸片和逻辑裸片中，存储器裸片大小可能因堆叠工艺通过量和其它因素而限于小于逻辑裸片大小。这将可用存储器密度和引线限于下一代存储器裸片的使用，以满足可用存储器密度要求。可使用垂直堆叠的存储器裸片来满足存储器密度要求，但常规垂直堆叠的存储器裸片具有与同逻辑裸片共享同一信道有关的增加的堆叠复杂性以及与之相关联的增加的成本，例如对存储器裸片的垂直堆叠中的存储器裸片中的每一者进行编程、分类、标记或分离。
发明内容
两个或两个以上裸片的垂直堆叠的多个裸片大体上相同，且在不对所述垂直堆叠中的每一裸片进行编程、分类、标记或分离的情况下形成所述裸片堆叠。物理上预定的芯片识别符结构区分堆叠中的每一裸片，且信道接口可在堆叠的多个裸片之间共享。不需要裸片的非易失性编程。在不对堆叠裸片进行编程或分类的情况下形成裸片堆叠降低了总成本且提供较简单的芯片后勤供应。
在特定实施例中，揭示一种半导体装置，所述半导体装置包含裸片，其包括第一穿硅通孔以传送芯片识别符和其它数据。所述半导体装置还包含芯片识别符结构，其包括至少两个穿硅通孔，所述至少两个穿硅通孔各自硬连线到外部电触点。
在另一特定实施例中，揭示一种多裸片堆叠式半导体装置，其包含第一裸片，其包括第一芯片识别符结构，所述第一芯片识别符结构包括数目N个穿硅通孔，其各自硬连线到第一组外部电触点，所述数目N包括大于一的整数。所述多裸片堆叠式半导体装置还包含第二裸片，其包括第二芯片识别符结构，所述第二芯片识别符结构包括N个穿硅通孔，其各自硬连线到第二组电触点。
在另一特定实施例中，揭示一种制作堆叠式多裸片半导体装置的方法，所述方法包含形成N个裸片的堆叠，其中每一裸片包含：芯片识别符结构，其包括第一组N个穿硅通孔，所述穿硅通孔各自硬连线到一组外部电触点；芯片识别符选择逻辑，其耦合到所述芯片识别符结构；以及芯片选择结构，其包括耦合到所述芯片识别符选择逻辑的第二组N个穿硅通孔，其中N为大于一的整数。所述方法还包含将每一组外部电触点中的每一外部电触点耦合到电压源或耦合到接地，其中所述第一组N个穿硅通孔中的每一者具有耦合到邻近穿硅通孔的垫，且所述第二组N个穿硅通孔中的每一者耦合到其自己的相应垫。
在另一特定实施例中，揭示一种多裸片堆叠式半导体装置，其包含第一裸片，其包括用于识别芯片的第一装置，所述第一装置包括数目N个穿硅通孔，其各自硬连线到第一组用于形成外部电接触的装置，所述数目N包括大于一的整数。所述多裸片堆叠式半导体装置还包含第二裸片，其包括用于识别芯片的第二装置，所述第二装置包括N个穿硅通孔，其各自硬连线到第二组用于形成电接触的装置。
在另一特定实施例中，揭示一种方法，其包含基于第一裸片在裸片堆叠中的位置而接收芯片识别符信号。在所述第一裸片处经由所述第一裸片的多个穿硅通孔接收所述芯片识别符信号。所述方法还包含基于所述所接收到的芯片识别符信号确定所述第一裸片是否为由所接收到的芯片选择信号指示的特定裸片。
所揭示的实施例中的至少一者所提供的一个特定优点是两个或两个以上裸片的垂直堆叠的每一裸片大体上相同，且在不对所述垂直堆叠中的每一裸片进行编程、分类、标记或分离的情况下形成所述裸片堆叠。在堆叠式裸片中使用不带任何编程或不同分类的相同裸片降低了总成本且提供较简单的芯片后勤供应。不需要裸片的非易失性编程。在审阅整个申请案之后，本发明的其它方面、优点和特征将变得明显，整个申请案包含以下部分：附图说明、具体实施方式和权利要求书。
附图说明
图1是具有芯片识别符结构的垂直堆叠裸片的第一实施例的说明性图；
图2是芯片识别符选择逻辑的实施例的说明性图；
图3是具有安置在封装衬底上方的封装中的芯片识别符结构的垂直堆叠裸片的第二实施例的说明性图；
图4是具有安置于母裸片上方的芯片识别符结构的垂直堆叠裸片的第三实施例的说明性图；
图5是耦合到邻近穿硅通孔(TSV)的垫的穿硅通孔(TSV)的实施例的说明性图；
图6是形成具有芯片识别符结构的垂直堆叠裸片的方法的说明性实施例的流程图；
图7是包含具有具芯片识别符结构的多裸片堆叠的模块的便携式通信装置的特定实施例的框图；以及
图8是说明结合具有芯片识别符结构的多裸片堆叠使用的制造工艺的数据流程图。
具体实施方式
下文参考图式描述本发明的特定实施例。在描述中，共同特征在图式中始终由共同参考编号指示。参看图1，描绘具有芯片识别符结构的垂直堆叠裸片的第一实施例的说明性图，且将其大体表示为100。垂直堆叠100可包含第一裸片102、第二裸片104、第三裸片106以及第四裸片108，其中第四裸片108堆叠在第三裸片106上方，第三裸片106堆叠在第二裸片104上方，第二裸片104堆叠在第一裸片102上方。每一裸片102到108包含硅衬底110和金属层112。每一裸片还包含至少一个穿硅通孔(TSV)124，其延伸穿过硅衬底110以传送芯片识别符和其它数据。每一裸片进一步包含芯片识别符结构114，所述芯片识别符结构包含至少两个穿硅通孔(TSV)，其各自硬连线到外部电触点。在特定实施例中，所述外部电触点耦合到电压源VDD 126或耦合到接地128。举例来说，可从封装衬底或母裸片接收电压源VDD 126或接地128。
用于每一裸片的芯片识别符结构114包含第一列TSV 116、第二列TSV 118、第三列TSV 120以及第四列TSV 122。追踪穿过相应的金属层112中的连接，第四裸片108的第四列TSV 122耦合到第三裸片106的第三列TSV 120，第三裸片106的第三列TSV120耦合到第二裸片104的第二列TSV 118，第二裸片104的第二列TSV 118耦合到第一裸片102的第一列TSV 116，第一裸片102的第一列TSV 116耦合到接地128。类似地，第四裸片108的第三列TSV 120耦合到第三裸片106的第二列TSV 118，第三裸片106的第二列TSV 118耦合到第二裸片104的第一列TSV 116，第二裸片104的第一列TSV 116耦合到第一裸片102的第四列TSV 122，第一裸片102的第四列TSV 122耦合到电压源VDD 126。同样，第四裸片108的第二列TSV 118耦合到第三裸片106的第一列TSV 116，第三裸片106的第一列TSV 116耦合到第二裸片104的第四列TSV 122，第二裸片104的第四列TSV 122耦合到第一裸片102的第三列TSV 120，第一裸片102的第三列TSV 120也耦合到电压源VDD 126。最后，第四裸片108的第一列TSV 116耦合到第三裸片106的第四列TSV 122，第三裸片106的第四列TSV 122耦合到第二裸片104的第三列TSV 120，第二裸片104的第三列TSV 120耦合到第一裸片102的第二列TSV 118，第一裸片102的第二列TSV 118也耦合到电压源VDD 126。
相应金属层112中的芯片识别符结构114之间的连接在每一裸片中是相同的，且使得可基于哪一列TSV 116到122连接到接地128而唯一地选择每一裸片。举例来说，第一裸片102的第一列TSV 116连接到接地128，第二裸片104的第二列TSV 118连接到接地128，第三裸片106的第三列TSV 120连接到接地128，且第四裸片108的第四列TSV 122连接到接地128。举例来说，垂直堆叠100中的每一裸片可基于哪一列TSV 116到122连接到接地128来辨识其垂直位置。在替代实施例中，除了一个以外的列TSV 116到122耦合到接地128，而列TSV 116到122中的一者耦合到电压源VDD 126，在所述情况下，可基于哪一列TSV 116到122连接到电压源VDD 126而唯一地选择每一裸片。每一裸片102到108具有相同的芯片识别符结构114，其在每一硅衬底110中包含相同的TSV结构，且在每一金属层112中包含相同布线。
两个或两个以上裸片的垂直堆叠100的每一裸片大体上相同，且在不对垂直堆叠100中的每一裸片进行编程、分类、标记或分离的情况下形成裸片102、104、106、108的垂直堆叠100。物理上预定的芯片识别符结构114区分垂直堆叠100中的每一裸片，且信道接口可在堆叠的多个裸片102、104、106、108之间共享。在垂直堆叠100中使用不带任何编程或不同分类的相同裸片可降低总成本且提供较简单的芯片后勤供应。不需要裸片102、104、106、108的非易失性编程。
参看图2，描绘芯片识别符选择逻辑的实施例的说明性图，且大体表示为202。图1的裸片102、104、106、108的垂直堆叠100中的每一裸片可通过芯片识别符选择逻辑202从主机装置214接收特定且不同的芯片识别符信号。在特定实施例中，提供到主机装置214的接口。举例来说，主机装置214可为单独装置或母裸片。
主机装置214可接入任何特定裸片，但共用接入信道结构在多个裸片之间共享，例如图3和图4中所示且在下文更全面描述的共用接入信道结构306。主机装置214可经由主机装置214与垂直裸片堆叠100中的裸片102到108之间的共享接口提供芯片选择信号Chip ID[0：3]和数据信号Data[0：n]。可将芯片选择信号Chip ID[0：3]和数据信号Data[0：n]施加到垂直裸片堆叠100中的所有裸片102到108可接入的TSV。数据信号Data[0：n]可因此经由共用接入信道结构306从主机装置214发送到任一特定裸片，其中使用芯片识别符选择逻辑202来选择所述特定裸片。为了简单起见，图2中未说明主机装置214与图1的裸片102、104、106、108的垂直堆叠100之间的共享接口。
在特定实施例中，芯片识别解码逻辑204耦合到图1的芯片识别符结构114，且分别经由线路206、208、210和212接受列TSV 116、118、120和122作为输入。芯片识别符选择逻辑202可包含芯片识别解码逻辑204，且可响应于来自主机装置214的芯片选择信号Chip ID[0：3]。芯片识别符选择逻辑202可在芯片识别符结构114中的TSV处检测图1的电压源VDD 126或接地128。来自图1的第一列TSV 116的信号可经由线路206输入到芯片识别解码逻辑204。来自图1的第二列TSV 118的信号可经由线路208输入到芯片识别解码逻辑204。来自图1的第三列TSV 120的信号可经由线路210输入到芯片识别解码逻辑204。来自图1的第四列TSV 122的信号可经由线路212输入到芯片识别解码逻辑204。
可经由线路224从芯片识别解码逻辑204输出信号S[0]，且信号S[0]可为到选择电路232的控制信号，其可确定是否选择第一芯片。为了确定是否选择第一芯片，线路216上来自主机装置214的信号Chip ID[0]沿线路240从芯片识别符选择逻辑202输出。信号S[1]可经由线路226从芯片识别解码逻辑204输出，且可为到选择电路234的控制信号，其可确定线路218上来自主机装置214的信号Chip ID[1]是否沿线路240从芯片识别符选择逻辑202输出。信号S[2]可经由线路228从芯片识别解码逻辑204输出，且可为到选择电路236的控制信号，其可确定线路220上来自主机装置214的信号Chip ID[2]是否沿线路240从芯片识别符选择逻辑202输出。信号S[3]可经由线路230从芯片识别解码逻辑204输出，且可为到选择电路238的控制信号，其可确定线路222上来自主机装置214的信号Chip ID[3]是否沿线路240从芯片识别符选择逻辑202输出。
使用图1的第一裸片102作为说明性实施例，由于第一裸片102在垂直裸片堆叠100内的位置，第一列TSV 116连接到接地128，且第二列TSV 118、第三列TSV 120和第四列TSV 122全部连接到电压源VDD 126。在此情况下，沿线路206的输入将为逻辑“低”，且沿线路208、210和212的输入将全部为逻辑“高”。芯片识别解码逻辑204可使输入反相，使得沿线路224的信号S[0]为逻辑“高”信号，而分别沿线路226、228和230的信号S[1]、S[2]和S[3]全部为逻辑“低”信号。因为信号S[0]为逻辑“高”，所以选择电路232的通过门的N型金属氧化物半导体(NMOS)晶体管接通。信号S[0]也经反相为逻辑“低”，其接通选择电路232的通过门的P型金属氧化物半导体(PMOS)晶体管。因为NMOS和PMOS是接通的，因此选择电路232的通过门具有低阻抗状态，其实现信号传播，与NMOS和PMOS断开时的高阻抗状态形成对比。沿线路216的信号Chip ID[0]经反相，且穿过选择电路232的低阻抗通过门，以成为沿线路240的来自芯片识别符选择逻辑202的选定输出。
作为对比，因为信号S[1]为逻辑“低”，所以选择电路234的通过门的NMOS晶体管断开。信号S[1]经反相为逻辑“高”，其断开选择电路234的通过门的PMOS晶体管。沿线路218的信号Chip ID[1]可经反相，但不穿过选择电路234的高阻抗通过门。类似地，因为信号S[2]和S[3]处于逻辑“低”，所以选择电路236和选择电路238的通过门也处于高阻抗状态。因此，基于在TSV 116到122处接收到的信号，第一裸片102的芯片识别符选择逻辑202基于芯片选择信号Chip ID[0]而不是芯片选择信号Chip ID[1：3]来产生沿线路240的输出。为了说明，当芯片选择信号Chip ID[0]具有“高”状态时，沿线路240的输出为“低”，且当芯片选择信号Chip ID[0]具有“低”状态时，沿线路240的输出为“高”。以此方式，可基于第一裸片102在垂直裸片堆叠100中的位置以及主机装置214所提供的芯片选择信号Chip ID[0：3]来选择或取消选择图1的第一裸片102。当被选择时，来自主机装置214的数据信号Data[0：n]可由图1的第一裸片102接入。当不被选择时，数据信号Data[0：n]可不被第一裸片102接入，而是可由垂直裸片堆叠100中的另一裸片接入。
参看图3，描绘具有安置于封装衬底上方的封装中的芯片识别符结构的垂直堆叠裸片的第二实施例的说明性图，且大体表示为300。图1的垂直堆叠100可安置于封装衬底304上方的封装302中。垂直堆叠100的每一裸片具有芯片选择结构320，其针对垂直堆叠100中的每个裸片包含一TSV。芯片选择结构320中的TSV可耦合在一起以形成延伸穿过垂直堆叠100的列322。垂直堆叠100的每一裸片还具有图2的芯片识别符选择逻辑202，其耦合到芯片识别符结构114且耦合到芯片选择结构320。垂直堆叠100的每一裸片进一步具有共用接入信道结构306，其包含多个TSV 308，以提供将可由每一裸片接入的数据信号Data[0：n]。
如上文相对于图1所述，封装衬底304供应耦合到垂直堆叠100的芯片识别符结构114的电压源126和接地128。封装衬底304具有形成于封装衬底304的与垂直堆叠100相对的侧上的多个封装球310。所述多个封装球310针对垂直堆叠100中的每个裸片包含一芯片选择封装球。举例来说，芯片选择封装球(CS0)312可耦合到芯片选择结构320中的TSV的列322中的第一者，芯片选择封装球(CS1)314可耦合到芯片选择结构320中的TSV的列322中的第二者，芯片选择封装球(CS2)316可耦合到芯片选择结构320中的TSV的列322中的第三者，且芯片选择封装球(CS3)318可耦合到芯片选择结构320中的TSV的列322中的第四者。在特定实施例中，其中垂直堆叠100中存在N个裸片，所述多个封装球310包含至少N个芯片选择封装球，其耦合到垂直堆叠100的一个裸片的芯片选择结构320中的一组N个TSV。
在特定实施例中，垂直堆叠100中的每一裸片为存储器裸片，从而提供增加的总存储器密度。垂直堆叠100中的每一裸片具有相同实施方案，且在封装在封装302中之前，对裸片的编程或分类或标记或分离是不必要的。芯片识别符结构114的TSV列可硬连线在封装衬底304中。可将任何数目N个裸片堆叠在垂直堆叠100中，其中N为大于一的整数。
参看图4，描绘具有安置于母裸片上方的芯片识别符结构的垂直堆叠裸片的第三实施例的说明性图，且大体表示为400。图1的垂直堆叠100可安置于母裸片402上方。垂直堆叠100的每一裸片具有芯片选择结构320，其针对垂直堆叠100中的每个裸片包含一TSV。芯片选择结构320中的TSV可耦合在一起以形成延伸穿过垂直堆叠100的列322。垂直堆叠100的每一裸片还具有图2的芯片识别符选择逻辑202，其耦合到芯片识别符结构114且耦合到芯片选择结构320。垂直堆叠100的每一裸片进一步具有共用接入信道结构306，其包含多个TSV 308。
如上文相对于图1所述，母裸片402供应耦合到芯片识别符结构114的电压源126和接地128。电压源126和接地128可安置在母裸片402的金属层406中。电压源126和接地128可通过延伸穿过母裸片402的硅衬底404的芯片识别符TSV 408耦合到垂直堆叠100的芯片识别符结构114，一个芯片识别符TSV 408用于垂直堆叠100中的一个裸片。在特定实施例中，其中垂直堆叠100中存在N个裸片，一组N个芯片识别符TSV408耦合到垂直堆叠100的一个裸片的芯片识别符结构114中的一组N个TSV。
一组芯片选择TSV 410(垂直堆叠100中的裸片中的每一者一个)可延伸穿过母裸片402的硅衬底404。所述组芯片选择TSV 410可耦合到由延伸穿过垂直堆叠100的芯片选择结构320中的TSV形成的列322。举例来说，芯片选择信号(CS0)可通过第一芯片选择TSV 410耦合到芯片选择结构320中的TSV的列322中的第一者，从而提供对垂直堆叠100的裸片中的第一者的接入。芯片选择信号(CS1)可通过第二芯片选择TSV 410耦合到芯片选择结构320中的TSV的列322中的第二者，从而提供对垂直堆叠100的裸片中的第二者的接入。芯片选择信号(CS2)可通过第三芯片选择TSV 410耦合到芯片选择结构320中的TSV的列322中的第三者，从而提供对垂直堆叠100的裸片中的第三者的接入。芯片选择信号(CS3)可通过第四芯片选择TSV 410耦合到芯片选择结构320中的TSV的列322中的第四者，从而提供对垂直堆叠100的裸片中的第四者的接入。在特定实施例中，其中垂直堆叠100中存在N个裸片，一组N个芯片选择TSV410耦合到垂直堆叠100的一个裸片的芯片选择结构320中的一组N个TSV。
一组共用接入信道TSV 412可延伸穿过母裸片402的硅衬底404。共用接入信道TSV412中的每一者可对应于包含于垂直堆叠100中的每一裸片的共用接入信道结构306中的多个TSV 308中的一者。
在特定实施例中，母裸片402包含逻辑芯片，且垂直堆叠100中的每一裸片为存储器裸片，从而提供增加的总存储器密度。芯片选择TSV 410中的每一者以及共用接入信道TSV 412中的每一者可耦合到母裸片402的存储器信道物理层414。任何数目N个存储器裸片可堆叠在垂直堆叠100中，其中N为大于一的整数。
参看图5，描绘耦合到邻近穿硅通孔(TSV)的垫的穿硅通孔(TSV)的实施例的说明性图，且大体表示为500。TSV 502可为类似于图1的芯片识别符结构114的芯片识别符结构中的TSV，其具有可通过线路506耦合到芯片识别符结构中的邻近TSV 508的垫504。TSV 508具有可通过线路512耦合到芯片识别符结构中的邻近TSV 514的垫510。TSV 514具有可通过线路518耦合到芯片识别符结构中的邻近TSV 520的垫516。TSV 520具有可通过线路524耦合到芯片识别符结构中的邻近TSV 502的垫522。线路506、512、518和524可安置于类似于图1的金属层112的金属层中。虽然图5中仅展示四个TSV 502、508、514和520，但其中芯片识别符结构中的TSV具有耦合到芯片识别符结构中的邻近TSV的垫的此布置可一般化到任何数目N个TSV，其中N为大于一的整数。在芯片选择结构中，类似于图3和图4的芯片选择结构320，每一TSV可耦合到其自己的相应垫。
如图5中所说明的包含TSV的芯片识别符结构可使不同芯片识别信号能够传达给堆叠中的每一裸片，因为每一TSV接收施加到来自另一裸片的邻近TSV的垫的信号。举例来说，可基于第一裸片在裸片堆叠中的位置而接收芯片识别符信号，其中在第一裸片处经由第一裸片的多个穿硅通孔接收所述芯片识别符信号。为了说明，芯片识别符信号可包含图1的芯片识别符结构114的每一TSV 116、118、120和122处的电压。第一裸片可基于接收到的芯片识别符信号来确定第一裸片是否为由接收到的芯片选择信号指示的特定裸片。举例来说，第一裸片可经由图2的芯片识别解码逻辑204解码芯片识别符信号，且将所得信号(例如图2的信号S[0：3]中的一者)与接收到的芯片选择信号进行比较，如相对于图2所述。
在特定实施例中，每一裸片可因TSV与邻近垫之间的布线而接收不同的芯片ID信号，而不实施有源逻辑或其它电路来递增或以其它方式产生或修改接收到的芯片识别符信号。使用图5的结构作为说明性实例，第一裸片的芯片识别符结构的第一TSV 502可具有耦合到芯片识别符结构(例如图1的芯片识别符结构114)的第二TSV 508的垫504，第二TSV 508邻近于第一TSV 502。芯片识别符信号(例如对应于提供给多个TSV 116、118、120和122中的一者的接地128的信号)的至少一部分是在垫504处从第二裸片的第一TSV接收，且传达给第一裸片的第二TSV 508。为了说明，图1的裸片102的第一列TSV 116可经由耦合到裸片104的第二TSV 118的裸片104的垫传达对应于接地128的信号。
图1、图3和图4的垂直堆叠100提供多裸片堆叠式半导体装置的实例，所述装置具有至少一第一裸片102，第一裸片102具有芯片识别符结构114，芯片识别符结构114具有数目N个TSV，其各自硬连线到第一组外部电触点，数目N为大于一的整数。数目N可等于垂直堆叠100中的裸片的数目。多裸片堆叠式半导体装置(例如垂直堆叠100)还具有至少一第二裸片104，第二裸片104具有芯片识别符结构114，芯片识别符结构114具有N个TSV，其各自硬连线到第二组外部电触点。在特定实施例中，第一组外部电触点中和第二组外部电触点中的每一外部电触点耦合到接地128或耦合到电压源VDD 126。N个TSV中的每一者可具有耦合到芯片识别符结构114中的每一者中的邻近TSV的垫，例如如图5中所示。
参看图6，描绘形成具有芯片识别符结构的垂直堆叠裸片的方法的说明性实施例的流程图，且大体表示为600。制作堆叠式多裸片半导体装置的方法600包含在602处形成N个裸片的堆叠，其中N为大于一的整数。N个裸片中的每一者包含芯片识别符结构，其包含第一组N个TSV，所述TSV各自硬连线到一组外部电触点。N个裸片中的每一者还包含芯片识别符选择逻辑，其耦合到芯片识别符结构。N个裸片中的每一者进一步包含芯片选择结构，其包含第二组N个TSV，所述TSV耦合到芯片识别符选择逻辑。举例来说，图1的垂直堆叠100可为四个裸片102、104、106和108的堆叠，每一裸片包含芯片识别符结构114，芯片识别符结构114包含第一组四个TSV，其各自硬连线到一组外部电触点。垂直堆叠100的每一裸片还可包含图2的芯片识别符选择逻辑202，其耦合到芯片识别符结构114。垂直堆叠100的每一裸片可进一步包含图3和图4的芯片选择结构320，其包含耦合到芯片识别符选择逻辑202的第二组四个TSV。
方法600还包含在604处将每一组外部电触点中的每一外部电触点耦合到电压源或耦合到接地。第一组N个TSV中的每一者具有耦合到邻近TSV的垫。第二组N个TSV中的每一者耦合到其自己的相应垫。举例来说，图1的芯片识别符结构114中的每一TSV可耦合到电压源VDD 126或耦合到接地128。第一组四个TSV中的每一者可具有耦合到邻近TSV的垫，例如如图5中所示。图3和图4的芯片选择结构320中的第二组四个TSV中的每一者可耦合到其自己的相应垫。在特定实施例中，图1、图3和图4的垂直堆叠100的每一裸片进一步包含共用接入信道结构，其包含多个TSV。举例来说，图3和图4的垂直堆叠100的每一裸片可进一步包含共用接入信道结构306，其可包含多个TSV 308。
图7是包含具有多裸片堆叠的模块的系统700的特定实施例的框图，所述多裸片堆叠具有芯片识别符结构，所述结构具有多个TSV 764。系统700可实施于便携式电子装置中，且包含耦合到计算机可读媒体(例如存储器732，其存储例如软件766等计算机可读指令)的处理器710，例如数字信号处理器(DSP)。系统700包含具有多裸片堆叠的模块，所述多裸片堆叠具有芯片识别符结构，所述结构具有多个TSV 764。在说明性实例中，具有多裸片堆叠的模块(所述多裸片堆叠具有芯片识别符结构，所述结构具有多个TSV 764)包含具有根据图6的实施例而产生的图1、图3或图4的芯片识别符结构的多裸片堆叠的实施例中的任一者，或其任何组合。具有多裸片堆叠的模块(所述多裸片堆叠具有芯片识别符结构，所述结构具有多个TSV 764)可在处理器710中，或可为单独的装置或电路(未图示)。在特定实施例中，如图7中所示，具有多裸片堆叠的模块(所述多裸片堆叠具有芯片识别符结构，所述结构具有多个TSV 764)可由数字信号处理器(DSP)710存取。在另一特定实施例中，存储器732可包含具有多裸片堆叠的模块(所述多裸片堆叠具有芯片识别符结构，所述结构具有多个TSV 764)。
相机接口768耦合到处理器710，且还耦合到相机(例如摄像机770)。显示器控制器726耦合到处理器710且耦合到显示装置728。编码器/解码器(CODEC)734也可耦合到处理器710。扬声器736和麦克风738可耦合到CODEC 734。无线接口740可耦合到处理器710且耦合到无线天线742。
在特定实施例中，处理器710、显示器控制器726、存储器732、CODEC 734、无线接口740以及相机接口768包含于系统级封装或芯片上系统装置722中。在特定实施例中，输入装置730和电源744耦合到芯片上系统装置722。此外，在特定实施例中，如图7中所说明，显示装置728、输入装置730、扬声器736、麦克风738、无线天线742、摄像机770以及电源744在芯片上系统装置722外部。然而，显示装置728、输入装置730、扬声器736、麦克风738、无线天线742、摄像机770以及电源744可耦合到芯片上系统装置722的组件，例如接口或控制器。
前面揭示的装置和功能性(例如图1、图2、图3、图4或图5的装置，图6的方法，或其任何组合)可设计且配置为存储在计算机可读媒体上的计算机文件(例如，RTL、GDSII、GERBER等)。可将一些或所有此些文件提供给制造处理者，其基于此些文件而制造装置。所得产品包含半导体晶片，其接着被切成半导体裸片，且封装到半导体芯片中。所述半导体芯片接着在电子装置中使用。图8描绘电子装置制造工艺800的特定说明性实施例。
在制造工艺800中(例如在研究计算机806处)接收物理装置信息802。物理装置信息802可包含表示半导体装置(例如图1的多裸片装置100、图3的多裸片装置300或图4的多裸片装置400)的至少一个物理性质的设计信息。举例来说，物理装置信息802可包含物理参数、材料特性以及结构信息，其经由耦合到研究计算机806的用户接口804输入。研究计算机806包含耦合到计算机可读媒体(例如存储器810)的处理器808，例如一个或一个以上处理核。处理器810可存储计算机可读指令，其可执行以致使处理器808变换物理装置信息802以使其符合文件格式，且产生库文件812。
在特定实施例中，库文件812包含包括经变换设计信息的至少一个数据文件。举例来说，库文件812可包含包括图1的多裸片装置100、图3的多裸片装置300或图4的多裸片装置400的半导体装置库，其用于结合电子设计自动化(EDA)工具820使用。
库文件812可在包含耦合到存储器818的处理器816(例如一个或一个以上处理核)的设计计算机814处结合EDA工具820使用。EDA工具820可作为处理器可执行指令存储在存储器818处，以使设计计算机814的用户能够使用库文件812的图1的多裸片装置100、图3的多裸片装置300或图4的多裸片装置400来设计电路。举例来说，设计计算机814的用户可经由耦合到设计计算机814的用户接口824输入电路设计信息822。电路设计信息822可包含表示半导体装置(例如图1的多裸片装置100、图3的多裸片装置300或图4的多裸片装置400)的至少一个物理性质的设计信息。为了说明，电路设计性质可包含特定电路的识别以及与电路设计中的其它元件的关系、定位信息、特征大小信息、互连信息或表示半导体装置的物理性质的其它信息。
设计计算机814可经配置以变换包含电路设计信息822的设计信息以符合文件格式。为了说明，文件信息可包含数据库二进制文件格式，其表示平面几何形状、文本标签，以及关于层级格式(例如图形数据系统(GDSII)文件格式)中的电路布局的其它信息。设计计算机814可经配置以产生包含经变换设计信息的数据文件，例如包含描述图1的多裸片装置100、图3的多裸片装置300或图4的多裸片装置400的信息以及其它电路或信息的GDSII文件826。为了说明，数据文件可包含对应于包含图1的多裸片装置100、图3的多裸片装置300或图4的多裸片装置400且还包含芯片上系统(SOC)内的额外电子电路和组件的SOC的信息。
可在制造工艺828处接收GDSII文件826以根据GDSII文件826中的经变换信息来制造图1的多裸片装置100、图3的多裸片装置300或图4的多裸片装置400。举例来说，装置制造工艺可包含将GDSII文件826提供给掩模制造商830，以产生一个或一个以上掩模，例如待用于光刻处理的掩模，说明为代表性掩模832。掩模832可在制造工艺期间用以产生一个或一个以上晶片834，晶片834可经测试且分成若干裸片，例如代表性裸片836。裸片836包含结合图1的多裸片装置100、图3的多裸片装置300或图4的多裸片装置400使用的电路。
可将裸片836提供到封装工艺838，其中将裸片836并入到代表性封装840中。举例来说，封装840可包含多个裸片836，例如图1的多裸片装置100、图3的多裸片装置300、图4的多裸片装置400，或系统级封装(SiP)布置，或其任一组合。封装840可经配置以符合一个或一个以上标准或规定，例如联合电子装置工程设计会议(JEDEC)标准。封装工艺838可包含耦合到存储可由计算机执行的指令的计算机可读有形媒体的处理器。所述处理器可集成到电子装置(例如计算机或电子封装装置)中。所述指令可包含可由计算机执行以起始形成N个裸片的堆叠(其中N为大于一的整数)的指令。N个裸片中的每一者包含芯片识别符结构，所述结构包含第一组N个TSV，所述TSV各自硬连线到一组外部电触点。N个裸片中的每一者还包含芯片识别符选择逻辑，其耦合到芯片识别符结构。N个裸片中的每一者进一步包含芯片选择结构，所述结构包含第二组N个TSV，所述TSV耦合到芯片识别符选择逻辑。所述指令还可包含可由计算机执行以起始将每一组外部电触点中的每一外部电触点耦合到电压源或耦合到接地的指令。第一组N个TSV中的每一者具有耦合到邻近TSV的垫。第二组N个TSV中的每一者耦合到其自己的相应垫。在封装工艺838处执行存储在计算机可读有形媒体中的指令可产生包含多个裸片836(例如图1的多裸片装置100、图3的多裸片装置300、图4的多裸片装置400或其任一组合)的封装840。
可将关于封装840的信息分发给各个产品设计者，例如经由存储在计算机846处的组件库。计算机846可包含耦合到存储器850的处理器848，例如一个或一个以上处理核。印刷电路板(PCB)工具可作为处理器可执行指令存储在存储器850处，以处理经由用户接口844从计算机846的用户接收的PCB设计信息842。PCB设计信息842可包含电路板上的所封装半导体装置的物理定位信息，所述所封装半导体装置对应于包含图1的多裸片装置100、图3的多裸片装置300或图4的多裸片装置400的封装840。
计算机846可经配置以变换PCB设计信息842以产生数据文件，例如具有包含电路板上的所封装半导体装置的物理定位信息以及例如迹线和通孔等电连接的布局的数据的GERBER文件852，其中所述所封装半导体装置对应于包含图1的多裸片装置100、图3的多裸片装置300或图4的多裸片装置400的封装840。在其它实施例中，由经变换PCB设计信息产生的数据文件可具有不同于GERBER格式的格式。
GERBER文件852可在板组装工艺854处接收，且用以形成根据存储在GERBER文件852内的设计信息而制造的PCB，例如代表性PCB 856。举例来说，可将GERBER文件852上载到一个或一个以上机器，以用于执行PCB生产工艺的各个步骤。PCB 856可填充有包含封装840的电子组件，以形成代表性印刷电路组合件(PCA)858。
PCA 858可在产品制造工艺860处接收，且集成到一个或一个以上电子装置(例如第一代表性电子装置862和第二代表性电子装置864)中。作为说明性非限制实例，第一代表性电子装置862、第二代表性电子装置864或两者可从机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元和计算机的群组中选择。作为另一明性非限制实例，电子装置862和864中的一者或一者以上可为远程单元，例如移动电话、手持式个人通信系统(PCS)单元、例如个人数据助理等便携式数据单元、具全球定位系统(GPS)功能的装置、导航装置、例如仪表读数设备等固定位置数据单元，或任何其它存储或检索数据或计算机指令的装置，或其任一组合。尽管图8说明根据本发明教示的远程单元，但本发明不限于这些示范性所说明单元。本发明的实施例可合适地用于包含包括存储器和芯片上电路的有源集成电路的任何装置中。
因此，图1的多裸片装置100、图3的多裸片装置300或图4的多裸片装置400可经制造、处理且并入到电子装置中，如说明性工艺800中所描述。相对于图1到6而揭示的实施例的一个或一个以上方面可包含在各个处理阶段，例如在库文件812、GDSII文件826以及GERBER文件852内，以及存储在研究计算机806的存储器810、设计计算机814的存储器818、计算机846的存储器850、各个阶段(例如在板组装工艺854处)使用的一个或一个以上其它计算机或处理器(未图示)的存储器处，且还并入到例如掩模832、裸片836、封装840、PCA 858、例如原型电路或装置(未图示)等其它产品或其任一组合等一个或一个以上其它物理实施例中。举例来说，GDSII文件826或制造工艺828可包含计算机可读有形媒体，其存储可由计算机执行的指令，所述指令包含可由计算机执行以起始形成图1的多裸片装置100、图3的多裸片装置300或图4的多裸片装置400的指令。尽管描绘从物理装置设计到最终产品的各个代表性生产阶段，但在其它实施例中，可使用较少的阶段，或可包含额外阶段。类似地，工艺800可由单个实体或由执行工艺800的各个阶段的一个或一个以上实体执行。
所属领域的技术人员将进一步了解，结合本文中所揭示的实施例而描述的各种说明性逻辑块、配置、模块、电路及方法步骤可实施为电子硬件、由处理单元执行的计算机软件或两者的组合。上文以大体上依据其功能性描述了各种说明性组件、块、配置、模块、电路和步骤。将所述功能性实施为硬件还是可执行处理指令取决于特定应用及强加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用以不同方式来实施所描述的功能性，但所述实施决策不应被解释为会导致脱离本发明的范围。
结合本文中所揭示的实施例而描述的方法或算法的步骤可直接体现于硬件中、由处理器执行的软件模块中或两者的组合中。软件模块可驻存在随机存取存储器(RAM)、磁阻随机存取存储器(MRAM)、自旋扭矩转移磁阻随机存取存储器(STT-MRAM)、快闪存储器、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可装卸盘、压缩光盘只读存储器(CD-ROM)，或此项技术中已知的任何其它形式的存储媒体。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息和将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体式。处理器及存储媒体可驻存在专用集成电路(ASIC)中。ASIC可驻留在计算装置或用户终端中。在替代方案中，处理器及存储媒体可作为离散组件驻存在计算装置或用户终端中。
提供对所揭示实施例的先前描述是为了使所属领域的技术人员能够制作或使用所揭示的实施例。所属领域的技术人员将容易明白对这些实施例的各种修改，且本文所定义的原理可在不脱离本发明的范围的情况下应用于其它实施例。因此，本发明无意限于本文所示的实施例，而是将被赋予与如由所附权利要求书界定的原理和新颖特征一致的最宽范围。

Claims (42)

1.一种半导体装置，其包括：
裸片，其包括第一穿硅通孔以传送芯片识别符和其它数据；以及
芯片识别符结构，其包括至少两个穿孔，所述至少两个穿孔各自硬连线到外部电触点。
2.根据权利要求1所述的半导体装置，其中所述外部电触点耦合到芯片选择信号。
3.根据权利要求1所述的半导体装置，其进一步包括到芯片识别解码逻辑，所述芯片识别解码逻辑耦合到所述芯片识别符结构。
4.根据权利要求1所述的半导体装置，其进一步包括到通往主机装置的接口。
5.根据权利要求4所述的半导体装置，其中所述主机装置为单独装置或母裸片。
6.根据权利要求1所述的半导体装置，其中所述外部电触点耦合到电压源或耦合到接地。
7.根据权利要求6所述的半导体装置，其中所述电压源或所述接地是从封装衬底或母裸片接收的。
8.根据权利要求3所述的半导体装置，其进一步包括芯片识别符选择逻辑，所述芯片识别符选择逻辑包括所述芯片识别解码逻辑且响应来自主机装置的芯片选择信号。
9.根据权利要求8所述的半导体装置，其中所述芯片识别符选择逻辑在所述芯片识别符结构中的所述至少两个穿孔处检测电压源或接地。
10.根据权利要求1所述的半导体装置，其中所述两个穿孔中的每一者具有耦合到在所述芯片识别符结构中的相邻穿孔的垫。
11.根据权利要求1所述的半导体装置，其进一步包括选自由以下各项组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机，所述半导体装置集成到所述装置中。
12.一种多裸片堆叠式半导体装置，其包括：
第一裸片，其包括第一芯片识别符结构，所述第一芯片识别符结构包括数目N个穿孔，所述穿孔各自硬连线到第一组外部电触点，所述数目N包括大于一的整数；以及
第二裸片，其包括第二芯片识别符结构，所述第二芯片识别符结构包括N个穿孔，所述穿孔各自硬连线到第二组电触点。
13.根据权利要求12所述的多裸片堆叠式半导体装置，其中所述第一组外部电触点中以及所述第二组外部电触点中的每一外部电触点耦合到接地或耦合到电压源。
14.根据权利要求12所述的多裸片堆叠式半导体装置，其中所述N个穿孔中的每一者具有耦合到在所述第一芯片识别符结构和所述第二芯片识别符逻辑每一者中的相邻穿孔的垫。
15.根据权利要求12所述的多裸片堆叠式半导体装置，其进一步包括选自由以下各项组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机，所述多裸片堆叠式半导体装置集成到所述装置中。
16.一种制作堆叠式多裸片半导体装置的方法，所述方法包括：
形成N个裸片的堆叠，其中每一裸片包括：
芯片识别符结构，其包括第一组N个穿孔，所述穿孔各自硬连线到一组外部电触点；
芯片识别符选择逻辑，其耦合到所述芯片识别符结构；以及
芯片选择结构，其包括耦合到所述芯片识别符选择逻辑的第二组N个穿孔，其中N为大于一的整数；以及
将每一组外部电触点中的每一外部电触点耦合到电压源或耦合到接地，其中所述第一组N个穿孔中的每一者具有耦合到邻近穿孔的垫，且所述第二组N个穿孔中的每一者耦合到其自己的相应垫。
17.根据权利要求16所述的方法，其中每一裸片进一步包括共用接入信道结构，所述共用接入信道结构包括多个穿孔。
18.根据权利要求16所述的方法，其中在供应所述电压源和所述接地的封装衬底上形成所述N个裸片的所述堆叠，且所述封装衬底具有形成于所述封装衬底的与所述N个裸片的所述堆叠相对的侧上的多个封装球，所述多个封装球包括至少N个芯片选择封装球，所述至少N个芯片选择封装球耦合到N个裸片的所述堆叠的一个裸片的所述芯片选择结构中的所述第二组N个穿孔。
19.根据权利要求18所述的方法，其中N个裸片的所述堆叠包括N个存储器裸片的堆叠。
20.根据权利要求16所述的方法，其中在供应所述电压源和所述接地的母裸片上形成所述N个裸片的所述堆叠，且所述母裸片包括：第三组N个穿孔，其耦合到N个裸片的所述堆叠的一个裸片的所述芯片识别符结构中的所述第一组N个穿孔；以及第四组N个穿孔，其耦合到N个裸片的所述堆叠的所述一个裸片的所述芯片选择结构中的所述第二组N个穿孔。
21.根据权利要求20所述的方法，其中所述母裸片包括逻辑芯片，N个裸片的所述堆叠包括N个存储器裸片的堆叠，且所述第四组N个穿孔耦合到所述母裸片的存储器信道物理层。
22.根据权利要求16所述的方法，其中N个裸片的所述堆叠的每一裸片大体上相同，且在不对N个裸片的所述堆叠的每一裸片进行编程、分类、标记或分离的情况下形成N个裸片的所述堆叠。
23.根据权利要求16所述的方法，其中通过集成到电子装置中的处理器来起始所述形成和所述耦合。
24.根据权利要求16所述的方法，其进一步包括将所述堆叠式多裸片半导体装置集成到选自由以下各项组成的群组的装置中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机。
25.一种方法，其包括：
用于形成N个裸片的堆叠的第一步骤，其中每一裸片包括：
芯片识别符结构，其包括第一组N个穿孔，所述穿孔各自硬连线到一组外部电触点；
芯片识别符选择逻辑，其耦合到所述芯片识别符结构；以及
芯片选择结构，其包括耦合到所述芯片识别符选择逻辑的第二组N个穿孔，其中N为大于一的整数；以及
用于将每一组外部电触点中的每一外部电触点耦合到电压源或耦合到接地的第二步骤，其中所述第一组所述N个穿孔中的每一者具有耦合到邻近穿孔的垫，且所述第二组所述N个穿孔中的每一者耦合到其自己的相应垫。
26.根据权利要求25所述的方法，其中通过集成到电子装置中的处理器来起始所述第一步骤和所述第二步骤。
27.一种方法，其包括：
接收表示半导体装置的至少一个物理性质的设计信息，所述半导体装置包括：
第一裸片，其包括第一芯片识别符结构，所述第一芯片识别符结构包括数目N个穿孔，所述穿孔各自硬连线到第一组外部电触点，所述数目N包括大于一的整数；以及
第二裸片，其堆叠在所述第一裸片上方，所述第二裸片包括第二芯片识别符结构，所述第二芯片识别符结构包括N个穿孔，所述穿孔各自硬连线到第二组外部电触点；
变换所述设计信息以使其符合文件格式；以及
产生包括所述经变换的设计信息的数据文件。
28.根据权利要求27所述的方法，其中所述数据文件包括GDSII格式。
29.一种方法，其包括：
接收包括对应于半导体装置的设计信息的数据文件；以及
根据所述设计信息制造所述半导体装置，其中所述半导体装置包括：
第一裸片，其包括第一芯片识别符结构，所述第一芯片识别符结构包括数目N个穿孔，所述穿孔各自硬连线到第一组外部电触点，所述数目N包括大于一的整数；以及
第二裸片，其堆叠在所述第一裸片上方，所述第二裸片包括第二芯片识别符结构，所述第二芯片识别符结构包括N个穿孔，所述穿孔各自硬连线到第二组外部电触点。
30.根据权利要求29所述的方法，其中所述数据文件具有GDSII格式。
31.一种方法，其包括：
接收设计信息，所述设计信息包括电路板上的所封装半导体装置的物理定位信息，所述所封装半导体装置包括半导体结构，所述半导体结构包括：
第一裸片，其包括第一芯片识别符结构，所述第一芯片识别符结构包括数目N个穿孔，所述穿孔各自硬连线到第一组外部电触点，所述数目N包括大于一的整数；以及
第二裸片，其堆叠在所述第一裸片上方，所述第二裸片包括第二芯片识别符结构，所述第二芯片识别符结构包括N个穿孔，所述穿孔各自硬连线到第二组外部电触点；以及
变换所述设计信息以产生数据文件。
32.根据权利要求31所述的方法，其中所述数据文件具有GERBER格式。
33.一种方法，其包括：
接收包括设计信息的数据文件，所述设计信息包括电路板上的所封装半导体装置的物理定位信息；以及
根据所述设计信息制造经配置以接纳所述所封装半导体装置的所述电路板，其中所述所封装半导体装置包括半导体结构，所述半导体结构包括：
第一裸片，其包括第一芯片识别符结构，所述第一芯片识别符结构包括数目N个穿孔，所述穿孔各自硬连线到第一组外部电触点，所述数目N包括大于一的整数；以及
第二裸片，其堆叠在所述第一裸片上方，所述第二裸片包括第二芯片识别符结构，所述第二芯片识别符结构包括N个穿孔，所述穿孔各自硬连线到第二组外部电触点。
34.根据权利要求33所述的方法，其中所述数据文件具有GERBER格式。
35.根据权利要求33所述的方法，其进一步包括将所述电路板集成到选自由以下各项组成的群组的装置中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机。
36.一种多裸片堆叠式半导体装置，其包括：
第一裸片，其包括用于识别芯片的第一装置，所述第一装置包括数目N个穿孔，所述穿孔各自硬连线到第一组用于形成外部电接触的装置，所述数目N包括大于一的整数；以及
第二裸片，其包括用于识别芯片的第二装置，所述第二装置包括N个穿孔，所述穿孔各自硬连线到第二组用于形成外部电接触的装置。
37.根据权利要求36所述的多裸片堆叠式半导体装置，其中所述第一组用于形成外部电接触的装置中以及所述第二组用于形成外部电接触的装置中的所述用于形成外部电接触的装置中的每一者耦合到接地或耦合到电压源。
38.根据权利要求36所述的多裸片堆叠式半导体装置，其中所述N个穿孔中的每一者具有耦合到在所述用于识别芯片的第一装置和所述用于识别芯片的第二装置每一者中的相邻穿孔的垫。
39.根据权利要求36所述的多裸片堆叠式半导体装置，其进一步包括选自由以下各项组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机，所述多裸片堆叠式半导体装置集成到所述装置中。
40.一种存储计算机可执行指令的计算机可读媒体，指令包括：
用以起始形成N个裸片的堆叠的计算机可执行指令，其中每一裸片包括：
芯片识别符结构，其包括第一组N个穿孔，所述穿孔各自硬连线到一组外部电触点；
芯片识别符选择逻辑，其耦合到所述芯片识别符结构；以及
芯片选择结构，其包括耦合到所述芯片识别符选择逻辑的第二组N个穿孔，其中N为大于一的整数；以及
用以起始将每一组外部电触点中的每一外部电触点耦合到电压源或耦合到接地的计算机可执行指令，其中所述第一组N个穿孔中的每一者具有耦合到邻近穿孔的垫，且所述第二组N个穿孔中的每一者耦合到其自己的相应垫。
41.一种方法，其包括：
基于第一裸片在裸片堆叠中的位置而接收芯片识别符信号，其中在所述第一裸片处经由所述第一裸片的多个穿孔接收所述芯片识别符信号；以及
基于所述所接收到的芯片识别符信号确定所述第一裸片是否为由所接收到的芯片选择信号指示的特定裸片。
42.根据权利要求41所述的方法，其中所述第一裸片的芯片识别符结构的第一穿孔具有耦合到所述芯片识别符结构的第二穿孔的垫，所述第二穿孔与所述第一穿孔相邻，且其中在所述垫处从第二裸片的第一穿孔接收所述芯片识别符信号的至少一部分，且将所述芯片识别符信号的所述至少一部分传达给所述第一裸片的所述第二穿孔。
CN201410532445.4A 2009-10-07 2010-10-07 具有芯片识别符结构的可垂直堆叠的裸片 Pending CN104392742A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/574,919 US8698321B2 (en) 2009-10-07 2009-10-07 Vertically stackable dies having chip identifier structures
US12/574,919 2009-10-07

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080045165.0A Division CN102576564B (zh) 2009-10-07 2010-10-07 具有芯片识别符结构的可垂直堆叠的裸片

Publications (1)

Publication Number Publication Date
CN104392742A true CN104392742A (zh) 2015-03-04

Family

ID=43795191

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201080045165.0A Active CN102576564B (zh) 2009-10-07 2010-10-07 具有芯片识别符结构的可垂直堆叠的裸片
CN201410529751.2A Pending CN104392741A (zh) 2009-10-07 2010-10-07 具有芯片识别符结构的可垂直堆叠的裸片
CN201410532445.4A Pending CN104392742A (zh) 2009-10-07 2010-10-07 具有芯片识别符结构的可垂直堆叠的裸片
CN201410531680.XA Pending CN104318946A (zh) 2009-10-07 2010-10-07 具有芯片识别符结构的可垂直堆叠的裸片

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201080045165.0A Active CN102576564B (zh) 2009-10-07 2010-10-07 具有芯片识别符结构的可垂直堆叠的裸片
CN201410529751.2A Pending CN104392741A (zh) 2009-10-07 2010-10-07 具有芯片识别符结构的可垂直堆叠的裸片

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410531680.XA Pending CN104318946A (zh) 2009-10-07 2010-10-07 具有芯片识别符结构的可垂直堆叠的裸片

Country Status (6)

Country Link
US (2) US8698321B2 (zh)
EP (1) EP2486568A2 (zh)
JP (1) JP5698246B2 (zh)
KR (1) KR101441663B1 (zh)
CN (4) CN102576564B (zh)
WO (1) WO2011044385A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298724A (zh) * 2015-06-25 2017-01-04 台达电子工业股份有限公司 塑封型功率模块
CN110098163A (zh) * 2018-01-31 2019-08-06 三星电子株式会社 包括分布电流的硅通孔的半导体装置

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8427891B2 (en) * 2007-04-17 2013-04-23 Rambus Inc. Hybrid volatile and non-volatile memory device with a shared interface circuit
US8492905B2 (en) * 2009-10-07 2013-07-23 Qualcomm Incorporated Vertically stackable dies having chip identifier structures
US8698321B2 (en) * 2009-10-07 2014-04-15 Qualcomm Incorporated Vertically stackable dies having chip identifier structures
JP5586915B2 (ja) * 2009-10-09 2014-09-10 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びこれを備える情報処理システム
EP2339795B1 (en) * 2009-12-07 2013-08-14 STMicroelectronics (Research & Development) Limited Inter-chip communication interface for a multi-chip package
EP2333830B1 (en) 2009-12-07 2014-09-03 STMicroelectronics (Research & Development) Limited a package comprising a first and a second die coupled by a multiplexed bus
KR20110119087A (ko) * 2010-04-26 2011-11-02 삼성전자주식회사 스택형 반도체 장치
KR20130133748A (ko) * 2010-06-17 2013-12-09 모사이드 테크놀로지스 인코퍼레이티드 관통 실리콘 비아를 갖는 반도체 디바이스
KR101179268B1 (ko) * 2010-08-05 2012-09-03 에스케이하이닉스 주식회사 관통 비아들을 통한 칩선택이 가능한 반도체 패키지
US8786066B2 (en) * 2010-09-24 2014-07-22 Intel Corporation Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same
US8860079B2 (en) 2010-11-15 2014-10-14 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
KR101390628B1 (ko) * 2010-11-15 2014-04-29 유나이티드 테스트 엔드 어셈블리 센터 엘티디 반도체 패키지 및 반도체 소자 패키징 방법
WO2012125681A2 (en) * 2011-03-14 2012-09-20 Tufts University Method to mitigate through-silicon via-induced substrate noise
KR20120108474A (ko) * 2011-03-24 2012-10-05 에스케이하이닉스 주식회사 반도체 장치
US9432298B1 (en) 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
US9197984B2 (en) 2011-04-19 2015-11-24 Qualcomm Incorporated RFID device with wide area connectivity
US8552567B2 (en) * 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US8937309B2 (en) 2011-08-08 2015-01-20 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US9287253B2 (en) * 2011-11-04 2016-03-15 Synopsys, Inc. Method and apparatus for floating or applying voltage to a well of an integrated circuit
WO2013081634A1 (en) * 2011-12-02 2013-06-06 Intel Corporation Stacked memory with interface providing offset interconnects
KR101332858B1 (ko) * 2012-03-09 2013-11-22 앰코 테크놀로지 코리아 주식회사 멀티 스택 다이의 정렬 인식 장치
US9478502B2 (en) * 2012-07-26 2016-10-25 Micron Technology, Inc. Device identification assignment and total device number detection
JP5802631B2 (ja) 2012-09-06 2015-10-28 株式会社東芝 半導体装置
US9472284B2 (en) 2012-11-19 2016-10-18 Silicon Storage Technology, Inc. Three-dimensional flash memory system
KR102029682B1 (ko) 2013-03-15 2019-10-08 삼성전자주식회사 반도체 장치 및 반도체 패키지
US9294051B2 (en) * 2013-03-15 2016-03-22 Lattice Semiconductor Corporation Method and apparatus for implementing wide data range and wide common-mode receivers
TWI579856B (zh) 2014-09-12 2017-04-21 東芝股份有限公司 Semiconductor device
US10438929B2 (en) * 2014-09-17 2019-10-08 Toshiba Memory Corporation Semiconductor device
KR102236572B1 (ko) * 2014-12-30 2021-04-07 에스케이하이닉스 주식회사 반도체 메모리 및 이를 이용한 반도체 시스템
JP6445703B2 (ja) * 2015-08-10 2018-12-26 国立研究開発法人産業技術総合研究所 セキュリティ機能を有する回路を含む半導体デバイス
JP6500736B2 (ja) * 2015-10-14 2019-04-17 富士通株式会社 半導体装置および半導体装置の制御方法
US9831155B2 (en) 2016-03-11 2017-11-28 Nanya Technology Corporation Chip package having tilted through silicon via
KR102487532B1 (ko) * 2016-04-28 2023-01-12 에스케이하이닉스 주식회사 반도체 칩 및 이를 이용한 적층 반도체 칩
KR102467698B1 (ko) 2016-07-26 2022-11-16 삼성전자주식회사 적층형 메모리 장치, 이를 포함하는 시스템 및 그 동작 방법
JP6736441B2 (ja) * 2016-09-28 2020-08-05 ルネサスエレクトロニクス株式会社 半導体装置
CN112164688B (zh) * 2017-07-21 2023-06-13 联华电子股份有限公司 芯片堆叠结构及管芯堆叠结构的制造方法
US11403241B2 (en) 2017-10-02 2022-08-02 Micron Technology, Inc. Communicating data with stacked memory dies
US10446198B2 (en) 2017-10-02 2019-10-15 Micron Technology, Inc. Multiple concurrent modulation schemes in a memory system
KR102401877B1 (ko) * 2017-11-23 2022-05-26 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
CN109103181A (zh) * 2018-08-22 2018-12-28 长江存储科技有限责任公司 一种半导体结构
US11735565B2 (en) * 2020-07-31 2023-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
CN113053829A (zh) * 2021-03-18 2021-06-29 西安电子科技大学 可重构的三维集成芯片结构
CN114822635A (zh) * 2022-06-28 2022-07-29 浙江力积存储科技有限公司 一种芯片位置识别方法及基于该方法的芯片时序设定方法
CN116344441B (zh) * 2023-02-03 2024-01-12 深圳华芯星半导体有限公司 一种芯片封装方法及计算机可读存储介质
CN115799230B (zh) * 2023-02-08 2023-10-20 深圳时识科技有限公司 堆叠芯片及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5623160A (en) * 1995-09-14 1997-04-22 Liberkowski; Janusz B. Signal-routing or interconnect substrate, structure and apparatus
US20010012643A1 (en) * 1998-01-18 2001-08-09 Kabushiki Kaisha Toshiba Package having very thin semiconductor chip, multichip module assembled by the package, and method for manufacturing the same
CN1645610A (zh) * 2004-01-21 2005-07-27 精工爱普生株式会社 层叠型半导体存储装置
CN1979848A (zh) * 2005-12-06 2007-06-13 尔必达存储器股份有限公司 层叠型半导体装置及芯片选择电路
CN101207055A (zh) * 2006-12-22 2008-06-25 奇梦达北美公司 堆叠式半导体元件
CN101330076A (zh) * 2007-06-20 2008-12-24 海力士半导体有限公司 穿透硅通道芯片堆叠封装

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608638A (en) * 1995-02-06 1997-03-04 Advanced Micro Devices Device and method for automation of a build sheet to manufacture a packaged integrated circuit
JP3980807B2 (ja) * 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
KR100364635B1 (ko) 2001-02-09 2002-12-16 삼성전자 주식회사 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법
JP2003101245A (ja) 2001-09-25 2003-04-04 Ind Technol Res Inst 積層回路の形成方法および形成装置
JP4419049B2 (ja) 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US7111149B2 (en) 2003-07-07 2006-09-19 Intel Corporation Method and apparatus for generating a device ID for stacked devices
JP4272968B2 (ja) * 2003-10-16 2009-06-03 エルピーダメモリ株式会社 半導体装置および半導体チップ制御方法
JP2007536581A (ja) 2004-05-07 2007-12-13 メンター・グラフィクス・コーポレーション プロセス変動バンドを用いた集積回路レイアウト設計法
JP4441328B2 (ja) 2004-05-25 2010-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US7317256B2 (en) 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
JP5063912B2 (ja) 2006-03-31 2012-10-31 パナソニック株式会社 半導体記憶装置
JP2009129498A (ja) 2007-11-22 2009-06-11 Toshiba Corp 半導体記憶装置
US8492905B2 (en) 2009-10-07 2013-07-23 Qualcomm Incorporated Vertically stackable dies having chip identifier structures
US8698321B2 (en) 2009-10-07 2014-04-15 Qualcomm Incorporated Vertically stackable dies having chip identifier structures

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5623160A (en) * 1995-09-14 1997-04-22 Liberkowski; Janusz B. Signal-routing or interconnect substrate, structure and apparatus
US20010012643A1 (en) * 1998-01-18 2001-08-09 Kabushiki Kaisha Toshiba Package having very thin semiconductor chip, multichip module assembled by the package, and method for manufacturing the same
CN1645610A (zh) * 2004-01-21 2005-07-27 精工爱普生株式会社 层叠型半导体存储装置
CN1979848A (zh) * 2005-12-06 2007-06-13 尔必达存储器股份有限公司 层叠型半导体装置及芯片选择电路
CN101207055A (zh) * 2006-12-22 2008-06-25 奇梦达北美公司 堆叠式半导体元件
CN101330076A (zh) * 2007-06-20 2008-12-24 海力士半导体有限公司 穿透硅通道芯片堆叠封装

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298724A (zh) * 2015-06-25 2017-01-04 台达电子工业股份有限公司 塑封型功率模块
CN106298724B (zh) * 2015-06-25 2019-05-10 台达电子工业股份有限公司 塑封型功率模块
CN110098163A (zh) * 2018-01-31 2019-08-06 三星电子株式会社 包括分布电流的硅通孔的半导体装置
CN110098163B (zh) * 2018-01-31 2024-03-08 三星电子株式会社 包括分布电流的硅通孔的半导体装置

Also Published As

Publication number Publication date
US20130234340A1 (en) 2013-09-12
CN102576564B (zh) 2014-11-12
CN104392741A (zh) 2015-03-04
CN104318946A (zh) 2015-01-28
US20110079923A1 (en) 2011-04-07
US8698321B2 (en) 2014-04-15
KR20120074299A (ko) 2012-07-05
JP2013507773A (ja) 2013-03-04
WO2011044385A3 (en) 2011-06-03
KR101441663B1 (ko) 2014-09-23
US9245871B2 (en) 2016-01-26
CN102576564A (zh) 2012-07-11
EP2486568A2 (en) 2012-08-15
JP5698246B2 (ja) 2015-04-08
WO2011044385A2 (en) 2011-04-14

Similar Documents

Publication Publication Date Title
CN102576564B (zh) 具有芯片识别符结构的可垂直堆叠的裸片
US8492905B2 (en) Vertically stackable dies having chip identifier structures
US10141317B2 (en) Metal layers for a three-port bit cell
US9455026B2 (en) Shared global read and write word lines
US9613942B2 (en) Interposer for a package-on-package structure
CN102782766A (zh) 用以选择参考单元的系统和方法
JP2014170964A (ja) 磁気ランダムアクセスメモリを製造するシステムおよび方法
US20100327433A1 (en) High Density MIM Capacitor Embedded in a Substrate
EP2569773B1 (en) Memory device having a local current sink
CN104051410A (zh) 半导体器件和半导体封装
CN107431065A (zh) 堆叠式封装配置及其制造方法
US9196341B2 (en) Memory device having a local current sink
US9337146B1 (en) Three-dimensional integrated circuit stack
KR20180020160A (ko) 반도체 디바이스 내의 인덕터 구조
US20170338215A1 (en) Heterogeneous cell array
WO2023108457A1 (en) Methods and apparatus to reduce impedance discontinuities and crosstalk in integrated circuit packages

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20180713