CN106298724A - 塑封型功率模块 - Google Patents

塑封型功率模块 Download PDF

Info

Publication number
CN106298724A
CN106298724A CN201510357533.XA CN201510357533A CN106298724A CN 106298724 A CN106298724 A CN 106298724A CN 201510357533 A CN201510357533 A CN 201510357533A CN 106298724 A CN106298724 A CN 106298724A
Authority
CN
China
Prior art keywords
power device
plastic package
planar
package type
type power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510357533.XA
Other languages
English (en)
Other versions
CN106298724B (zh
Inventor
鲁凯
赵振清
王涛
梁乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delta Costar Electronics Inc
Delta Electronics Inc
Original Assignee
Delta Costar Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delta Costar Electronics Inc filed Critical Delta Costar Electronics Inc
Priority to CN201510357533.XA priority Critical patent/CN106298724B/zh
Priority to TW104130029A priority patent/TWI591777B/zh
Priority to US15/081,365 priority patent/US9748205B2/en
Publication of CN106298724A publication Critical patent/CN106298724A/zh
Application granted granted Critical
Publication of CN106298724B publication Critical patent/CN106298724B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

本发明提供一种塑封型功率模块，包括具有第一台阶和第二台阶的引线框；具有电极的第一表面和与第一表面相反的第二表面的第一平面型功率器件，电极分别对应粘接到第一台阶上；具有电极的第一表面和与第一表面相反的第二表面的第二平面型功率器件，电极分别对应粘接到第二台阶上；其中，第一平面型功率器件的第一表面与第二平面型功率器件的第一表面互相面对，并且在垂直方向上的投影面积至少部分重叠，且第一平面型功率器件至少有一个电极与所述第二平面型功率器件的电极电性连接。本发明提出的塑封型功率模块，可以缩小功率模块内的回路寄生参数的同时缩小功率模块的封装尺寸并降低封装成本。

Description

塑封型功率模块
技术领域
本发明涉及功率模块技术领域，尤其涉及一种塑封型功率模块。
背景技术
在电力电子领域，半导体器件的发展始终沿着大容量、高频率、和智能化的方向发展。自20世纪80年代IGBT(Insulated-Gate Bipolar Transistor，绝缘栅晶体管)问世以来，传统硅工艺的长足进步已使得硅器件在很多方面的性能都逼近了理论的极限，继续通过器件原理的创新、结构的改善和制造工艺的进步来提高电力电子器件的总体性能已经没有太大的发展空间。要寻求更大的突破，只能从器件的材料本身来寻找出路。在此背景下，以碳化硅(SiC)和氮化镓(GaN)为代表的新型宽禁带功率半导体器件的研究得到了电力半导体器件领域的广泛关注，相应的成熟器件也在近10年内不断推入市场，鉴于其所具备的高温稳定性和更好的高频特性等优势获得了广泛应用。
由于新型宽禁带功率半导体器件可以将整机系统推到更高的频率，这就意味着有必要通过材料、工艺等手段对设有新型宽禁带半导体器件的功率模块封装进行优化，以使得功率模块内的回路寄生参数较小。
在功率模块封装领域，由于功率半导体的电极焊盘(pad)数量有限，且在中低频(几十千赫兹到几百千赫兹)下的功率模块内的回路寄生参数对尖峰电压和开关损耗没有明显的影响，因此传统的功率模块的封装方式仍然采用以引线键合(wire bonding)为主的电连接方式。
图1为传统的塑封料(molding type)模块封装结构。DBC(Direct BondedCopper，直接敷铜陶瓷)基板1-1作为器件1-2的安装载板，在基板1-1上形成电路的布线，并将器件1-2与DBC基板1-1组装，针对部分器件1-2需要使用引线键合工艺完成器件1-2的电极和DBC基板1-1的引线框架(leadframe)1-3电气连接，最后通过模塑料(molding compound)1-4进行整体结构的机械支撑和电气保护，以引线框架1-3的引出引脚与外部线路实现电气连接。
但是在中小功率(3000W以下)模块封装领域，随着对功率密度的追求，模块的高频化需求日益显著，而与传统功率半导体器件(如IGBT，MOS)的垂直结构不同，新型宽禁带功率半导体器件(GaN等)的平面型结构使得封装方式更为多样。图2示出了垂直型功率半导体器件的电极焊盘分布；图3示出了平面型功率半导体器件的电极焊盘分布。比较图2和图3可以看出，图2中垂直型功率半导体器件2-1的栅极2-3和源极2-4在功率半导体器件2-1的一侧，而漏极2-2在功率半导体器件2-1的另一侧；图3中平面型功率半导体器件3-1的栅极3-3、源极3-4和漏极3-2在功率半导体器件3-1的同一侧。因此有必要在新型平面功率半导体器件的基础上开发相应技术，使得基于平面型功率半导体器件的功率模块具有较小的回路寄生参数。
一般的构成电路拓扑的基本单元通常由两个功率半导体器件Q1，Q2和一颗电容C组成。图4给出了典型的两个功率半导体器件串联构成的半桥拓扑结构，该拓扑通常是组成复杂电路拓扑的基本单元，因此其应用极为广泛。另外，两个功率半导体器件并联的拓扑结构在一些场合也会有应用。
目前平面型功率半导体器件封装主要通过引线键合或平面型功率半导体器件倒装焊(flip chip)方式实现平面型功率半导体器件与基板之间的电连接。图5示出现有技术中一种半桥拓扑结构中功率半导体器件的引线键合实现方式。图5中的5-3和5-5分别表示图4中的功率半导体器件Q1和Q2，该两个功率半导体器件都是平面型功率半导体器件。通过粘结材料(焊料(solder)，环氧树脂(epoxy)等)5-2将平面型功率半导体器件5-3和5-5粘接到基板5-1上，再通过连接线5-4(wire)(铜线，铝线等)将平面型功率半导体器件的漏极(drain)，源极(source)，栅极(gate)等电极焊盘和基板布线焊盘电连接。图6示出图5的俯视图，其中图6中的6-3和6-5分别表示图5中的平面型功率半导体器件5-3和5-5。此结构由于受到平面型功率半导体器件尺寸、引线键合工艺能力等的影响，各电极连焊盘之间的距离相对较长，因此使得半桥拓扑结构的实际电流回路相对较大，造成较大的回路寄生参数，回路寄生参数会增加回路损耗和尖峰电压从而不利于半桥拓扑结构的高频化。
图7示出现有技术中另外一种半桥拓扑结构中功率半导体器件倒装焊实现方式。图7中的7-4和7-5分别表示图4中的功率半导体器件Q1和Q2，该两个功率半导体器件都是平面型功率半导体器件。将平面型功率半导体器件7-4和7-5倒扣到基板7-1上，通过在平面型功率半导体器件7-4和7-5的焊盘上制作凸点7-2(材料成分可以是焊料或铝、铜等)，用以实现功率半导体器件焊盘和基板焊盘的互联，此倒装焊实现方式可以减小引线键合实现方式所带来的额外的尺寸(如引线键合拉线弧，下刀和退刀以及基板焊盘尺寸等所需要的空间)，从而有效缩小半桥拓扑结构的电流回路，但是在塑料封装内部此倒装焊实现方式中两个平面型功率半导体器件的位置关系仍然是平行放置，两个平面型功率半导体器件的电极焊盘之间的互联仍需要跨过平面型功率半导体器件本身的尺寸，因此对功率模块封装的优化有进一步提升的空间。而且该封装结构一侧，也就是基板一侧是塑封料，由于材料热膨胀系数的差异会使得封装结构存在较大的内应力从而产生翘曲。
发明内容
为克服现有技术中的缺陷，本发明的目的是提出一种新的优化功率模块封装的技术解决方案，提出了一种塑封型功率模块，采用平面型功率半导体器件面对面排布的结构，从而可以在功率模块内的回路寄生参数的同时缩小功率模块的封装尺寸并降低封装成本，满足对高效率、高功率密度及低成本的追求。
为达上述目的，本发明采用以下技术方案：
一种塑封型功率模块，包括：引线框，所述引线框包括具有第一台阶和第二台阶；第一平面型功率器件，所述第一平面型功率器件包括具有电极的第一表面和与所述第一表面相反的第二表面，所述电极分别对应粘接到所述第一台阶；第二平面型功率器件，所述第二平面型功率器件包括具有电极的第一表面和与所述第一表面相反的第二表面，所述电极分别对应粘接到所述第二台阶；其中，所述第一平面型功率器件的所述第一表面与所述第二平面型功率器件的所述第一表面互相面对，并且在垂直方向上的投影面积至少部分重叠，且所述第一平面型功率器件的至少有一个电极与所述第二平面型功率器件的所述电极电性连接。
其中，所述第一台阶和所述第二台阶分别于所述引线框上形成多个引脚。
其中，所述塑封型功率模块还包括电容，所述电容电性粘接到所述多个引脚其中两者之间。
其中，所述塑封型功率模块还包括塑封料，所述塑封料包覆所述第一平面型功率器件、所述第二平面型功率器件以及所述多个引脚的部分。
其中，所述塑封型功率模块还包括塑封料，所述塑封料包覆所述电容、所述第一平面型功率器件、所述第二平面型功率器件以及所述多个引脚的部分。
其中，所述第一平面型功率器件的所述第一表面与所述第二平面型功率器件的所述第一表面在垂直方向上正对排布，其在所述垂直方向上的投影面积完全重叠。
其中，所述塑封型功率模块还包括散热器，所述第一平面型功率器件的所述第二表面和/或所述第二平面型功率器件的所述第二表面粘接到所述散热器上。
其中，所述引脚分布于所述塑封型功率模块的至少一侧。
其中，所述引脚弯折成L型或J型。
本发明还提供另一种塑封型功率模块，包括：基板，所述基板包括第一表面和第二表面，所述第一表面和所述第二表面上分别具有多个引线端；第一平面型功率器件，所述第一平面型功率器件包括具有电极的第一表面和与所述第一表面相反的第二表面，所述电极分别对应粘接到所述基板的所述第一表面的所述引线端上；第二平面型功率器件，所述第二平面型功率器件包括具有电极的第一表面和与所述第一表面相反的第二表面，所述电极分别对应粘接到所述基板的所述第二表面的所述引线端上；其中，所述第一平面型功率器件的所述第一表面与所述第二平面型功率器件的所述第一表面互相面对，并且在垂直方向上的投影面积至少部分重叠，且所述第一平面型功率器件的至少有一个所述电极与所述第二平面型功率器件的所述电极电性连接。
其中，所述第一平面型功率器件的所述第一表面与所述第二平面型功率器件的所述第二表面在垂直方向上正对排布，其在所述垂直方向上的投影面积完全重叠。
其中，所述基板包括多个引脚，所述引脚与所述引线端电性连接。
其中，所述塑封型功率模块还包括电容，所述电容电性粘接到所述基板的第一表面的引线端上或所述基板的第二表面的引线端上。
其中，所述塑封型功率模块还包括散热器，所述第一平面型功率器件的所述第二表面或者所述第二平面型功率器件的所述第二表面粘接到所述散热器上。
其中，所述塑封型功率模块还包括第一散热器和第二散热器，所述第一平面型功率器件的所述第二表面粘接到所述第一散热器上，所述第二平面型功率器件的所述第二表面粘接到所述第二散热器上。
其中，所述塑封型功率模块还包括塑封料，所述塑封料包覆基板、所述第一平面型功率器件、所述第二平面型功率器件、所述多个引脚的部分以及散热器的部分。
其中，所述塑封型功率模块还包括塑封料，所述塑封料包覆所述基板、所述第一平面型功率器件、所述第二平面型功率器件以及所述多个引脚的部分。
其中，所述塑封型功率模块还包括塑封料，所述塑封料包覆所述基板、所述电容、所述第一平面型功率器件、所述第二平面型功率器件以及所述多个引脚的部分
其中，所述引脚分布于所述塑封型功率模块的至少一侧。
其中，所述引脚弯折成L型或J型。
本发明所提出的塑封型功率模块，可以缩小功率模块内的回路寄生参数的同时缩小功率模块的封装尺寸并降低封装成本。
附图说明
图1示出传统的塑封料模块封装结构。
图2示出垂直型功率半导体器件的电极焊盘分布。
图3示出平面型功率半导体器件的电极焊盘分布。
图4示出典型的两个功率半导体器件串联构成的半桥拓扑结构。
图5示出现有技术中一种半桥拓扑结构中功率半导体器件的引线键合实现方式。
图6为图5的俯视图。
图7示出现有技术中另外一种半桥拓扑结构中功率半导体器件倒装焊实现方式。
图8A示出根据本发明实施例一的塑封型功率模块的侧视图。
图8B示出根据本发明实施例一的塑封型功率模块的俯视图。
图9示出根据本发明实施例一的塑封型功率模块包括电容的侧视图。
图10示出根据本发明实施例一的塑封型功率模块填充完塑封料后的结构示意图。
图11示出根据本发明实施例一的塑封型功率模块包括散热器的侧视图。
图12示出根据本发明实施例二的塑封型功率模块的侧视图。
图13A-13D示出根据本发明实施例的塑封型功率模块的几种不同引脚伸出方式。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
本实施例提出一种塑封型功率模块，其侧视图如图8A所示，其俯视图如图8B所示。该塑封型功率模块包括引线框8-1，该引线框8-1具有第一台阶和第二台阶；第一平面型功率器件8-2和第二平面型功率器件8-3。在本文中以第一平面型功率器件8-2和第二平面型功率器件8-3为GaN器件为例，第一平面型功率器件和第二平面型功率器件也可以为其他类型的平面型功率器件。其中第一平面型功率器件8-2包括栅极G1、源极S1和漏极D1，第二平面型功率器件8-3包括栅极G2、源极S2和漏极D2。栅极G1、源极S1和漏极D1位于第一平面型功率器件8-2的同一表面(亦即，第一表面)上，并且分别对应粘结到引线框8-1的第一台阶上。栅极G2、源极S2和漏极D2位于第二平面型功率器件8-3的同一表面(亦即，第一表面)上，并且分别对应粘结到引线框8-1的第二台阶上。第一平面型功率器件8-2和第二平面功率型器件8-3还分别具有与它们的第一表面相反的第二表面，也就是其上没有电极的表面。所述第一平面型功率器件设置有栅极G1、源极S1和漏极D1的第一表面与所述第二平面型功率器件设置有栅极G2、源极S2和漏极D2的第一表面互相面对，并且在垂直方向(也就是图8A中的A-A’方向)上的投影面积至少部分重叠，且所述第一平面型功率器件8-2的漏极D1与第二平面型功率器件8-3的源极S2电性连接，或者第一平面型功率器件8-2的源极S1与第二平面型功率器件8-3的漏极D2电性连接。
具体的做法是在引线框8-1上通过冲压或刻蚀等方式制作双台阶也就是上述的第一台阶和第二台阶，再通过粘接材料8-4将构成半桥拓扑结构的两颗平面型功率器件8-2和8-3的电极焊盘(G1/S1/D1，G2/S2/D2)分别粘接到引线框8-1的两个台阶上。所述粘结材料8-4可以为焊料、凸点、导电银浆、导电环氧树脂(conductive epoxy)等。第一台阶和第二台阶分别在引线框8-1上形成有多个引脚，用于两颗平面型功率器件8-2和8-3的电极(G1，S1，G2，D2)与外部电路连接。
在本实施例提供的塑封型功率模块中包含至少两个有电气连接的平面型功率器件，这两个平面型功率器件设置有电极的一面面对面排布。此处面对面可以是正对，也可以有一定的错位。当正对排布时，因两颗平面型功率器件的投影面积完全重叠，连接两颗平面型功率器件的电气走线仅分布在平面型功率器件的垂直投影范围内。当两颗平面型功率器件有一定错位时，因两颗平面型功率器件仍有部分投影面积重叠，连接两颗平面型功率器件的电气走线仍然比两颗平面型功率器件平行排布时的路径短。图8B中连接线8-5示意了流经两颗平面型功率器件的电流回路的一部分，可以看出，由于图8B中两颗平面型功率器件为正对排布，流经两颗平面型功率器件的电流回路构成仅分布在平面型功率器件垂直投影范围内，与图5、图7的电流回路相比，电流回路面积大大减小，该封装模块的回路寄生参数和尖峰电压必然大大缩小，因此更适于高频应用场合。考虑到对整体结构的保护通常会在第一平面型功率器件、第二平面型功率器件和多个引脚的外围填充塑封料，形成封装体，亦即，将塑封料包覆第一平面型功率器件、第二平面型功率器件和多个引脚的部分。考虑到进一步缩小回路，可以将半桥拓扑结构中的电容C放到封装体内部，电容C电性粘接到引线框的多个引脚其中两者之间，如图9所示，电容C电性粘接到第一平面型功率器件的源极S1和第二平面型功率器件的漏极D2上，将塑封料包覆电容、第一平面型功率器件、第二平面型功率器件和多个引脚的部分。图10是填充完塑封料后的结构，通过塑封料10-6外露出的引脚10-1、10-2、10-3、10-4和10-5可以将功率模块和外部电路实现电气连接。为示意清楚起见，在图10中并没有详细示出，实际上塑封料包覆第一平面型功率器件、第二平面型功率器件和多个引脚的一部分，形成封装体。所述多个引脚可以有多种不同的从塑封料中伸出的方式，具体将在下面的实施例中描述。
在本实施例提供的塑封型功率模块结构具有如下优势。首先结构简单可靠，低成本，相比传统陶瓷基板的封装结构，该模块直接使用引线框实现电气互联，避免了图5所示结构的一边是基板一边是塑封料的不对称结构，从而有效降低了封装体的内应力，减小封装体的翘曲。另外使用粘接材料实现平面型功率器件和引线框的互联，不需要使用引线键合工艺，从而减少工艺步骤，降低生产成本。再者，从封装效率(平面型功率器件的面积在封装体内的面积占比)的角度来看，由于两个平面型功率器件面对面放置，有效降低了平面型功率器件在封装体内的面积占比，从而提高了封装效率。最后，该半桥拓扑结构能够有效的缩短流经两颗平面型功率器件的电流回路，从而减少由封装带来的回路寄生参数，提高功率模块的效率。
在优选的方式中，可以在平面型功率器件的第二表面粘接散热器，并用塑封料包覆散热器的部分。在平面型功率器件的背面粘接散热器的封装结构的示意图如图11所示。在图11中，平面型功率器件11-2和11-3的第二表面分别粘结散热器11-4和11-5，有助于将平面型功率器件产生的热量及时有效地散发出去，提高平面型功率器件工作的可靠性。塑封料包覆第一平面型功率器件、第二平面型功率器件、多个引脚的一部分和散热器11-4和11-5的一部分，形成封装体。在其他实施例中，也可以在平面型功率器件11-2的第二表面粘贴散热器，或者在平面型功率器件11-3的第二表面粘贴散热器。塑封料包覆第一平面型功率器件、第二平面型功率器件、多个引脚的一部分和散热器的一部分，形成封装体。
此外，由于塑封料，例如高导热封装树脂的技术的发展，随着其导热性能不断提高，封装树脂本身也逐渐会成为热的良导体，这意味这平面型功率器件也能通过封装树脂散热。
实施例二
本发明还提供另一种塑封型功率模块，与实施例一相比，为了提高布线的灵活型，该塑封型功率模块采用PCB(printed circuit board，印刷电路板)作为基板材料。图12示出了其结构示意图。
如图12所示，该功率模块包括PCB基板12-1，该PCB基板由玻璃纤维芯12-6和铜层12-7通过压合工艺制作而成，如果含有双层或多层铜箔，铜箔和铜箔之间通过钻孔和电镀的工艺实现电气互联。该PCB基板12-1具有第一表面和第二表面，在该第一表面上具有多个引线端，在PCB基板12-1的第一表面上承载有第一平面型功率器件12-2，所述第一平面型功率器件12-2设置有栅极、源极和漏极的表面通过所述多个引线端与该PCB基板12-1的第一表面电连接。在该第二表面上具有多个引线端，在PCB基板12-1的第二表面上承载有第二平面型功率器件12-3，所述第二平面型功率器件12-3设置有栅极、源极和漏极的表面通过所述多个引线端与该PCB基板12-1的第二表面电连接。
所述第一平面型功率器件12-2的设置有栅极、源极和漏极的第一表面与所述第二平面型功率器件12-3的设置有栅极、源极和漏极的第一表面互相面对，其电极分别通过粘结材料12-4连接到铜层12-7，也就是PCB基板上的引线端，第一平面型功率器件12-2的电极通过铜层12-7与第二平面型功率器件12-3的电极电连接，并且该两个平面型功率器件在垂直方向(也就是图12中的A-A’方向)上的投影面积至少部分重叠，且所述第一平面型功率器件12-2的漏极D1与第二平面型功率器件12-3的源极S2连接，或者第一平面型功率器件12-2的源极S1与第二平面型功率器件12-3的漏极D2连接。第一平面型功率器件12-2和第二平面功率型器件12-3还分别具有与它们的第一表面相反的第二表面，也就是其上没有电极的表面。
在优选的方式中，所述第一平面型功率器件12-2的第一表面，也就是设置有栅极、源极和漏极的表面与所述第二平面型功率器件12-3的第一表面也就是设置有栅极、源极和漏极的表面在垂直方向上正对排布，其在所述垂直方向上的投影面积完全重叠。
以这样的方式进行封装，由于两颗平面型功率器件面对面放置，有效降低了平面型功率器件在封装体内的面积占比，从而提高了功率模块的封装效率，并且这样的封装方式能使流经两颗平面型功率器件的电流回路较短，缩短电路半桥拓扑结构的电流回路，从而减少由封装带来的回路寄生参数，提高功率模块的效率。
所述塑封型功率模块还包括通过粘结材料12-4连接到PCB基板12-1的多个引脚12-10，所述塑封型功率模块通过多个引脚12-10与外部电路连接。
所述塑封型功率模块还包括塑封料12-8，所述塑封料包覆基板、第一平面型功率器件12-2、第二平面型功率器件12-3、多个引脚12-10的一部分，形成封装体。
可以在第一平面型功率器件12-2和第二平面型功率器件12-3的第二表面分别粘接散热器，以提高器件的散热效果。也可以在第一平面型功率器件12-2或第二平面型功率器件12-3的第二表面粘接散热器，以提高器件的散热效果。
塑封型功率模块还包括电容，电容电性粘接于PCB基板的第一表面或这第二表面的引线端上，可以缩小功率模块中的电流回路。于本实施例中，也可以将塑封料包覆基板、电容、第一平面型功率器件12-2、第二平面型功率器件12-3、多个引脚12-10的一部分，形成封装体。
塑封型功率模块还包括塑封料12-8，塑封料包覆基板、第一平面型功率器件12-2、第二平面型功率器件12-3、多个引脚12-10的一部分以及散热器(图12中未示出)的一部分，形成封装体。
使用PCB作为基板材料可以实现更小的布线宽度并且可以放置更多的平面型功率器件或无源器件到封装体内部，从而进一步提高封装效率。另外，还能实现此类结构的基板有多层陶瓷基板，例如低温共烧陶瓷(lowtemperature Co-fired ceramic)或高温共烧陶瓷(high temperature Co-firedceramic)等。
图13A-13D给出了几中不同的引脚伸出方式。与图10所示的单列引脚方式相比，引脚可以分布在封装体的任一个边上，图13A所示，引脚13-1，13-4，13-5分布在封装体13-6的左边，引脚13-2，13-3分布在封装体13-6的右边；图13B所示，引脚13-1分布在封装体13-6的上边，引脚13-2，13-3分布在封装体13-6的右边；图13C所示，引脚13-1分布在封装体13-6的上边，引脚13-2，13-3分布在封装体13-6的右边，引脚13-5分布在封装体13-6的下边，引脚13-4分布在封装体13-6的左边，并且引脚可以向任意方向折弯，如图13D所示为引脚折弯成直插的形式(用于插装)。另外，引脚还可以折弯成L型或J型(用于表面贴装)。这样的引脚方式同样可以应用在实施例一的引脚中。
注意，上述仅为本发明的较佳实施例及所运用技术的原理。本领域技术人员应当理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求决定。

Claims (20)

1.一种塑封型功率模块，包括：
引线框，所述引线框包括第一台阶和第二台阶；
第一平面型功率器件，所述第一平面型功率器件包括具有电极的第一表面和与所述第一表面相反的第二表面，所述电极分别对应粘接到所述第一台阶；
第二平面型功率器件，所述第二平面型功率器件包括具有电极的第一表面和与所述第一表面相反的第二表面，所述电极分别对应粘接到所述第二台阶；
其中，所述第一平面型功率器件的所述第一表面与所述第二平面型功率器件的所述第一表面互相面对，并且在垂直方向上的投影面积至少部分重叠，且所述第一平面型功率器件至少有一个所述电极与所述第二平面型功率器件的所述电极电性连接。
2.如权利要求1所述的塑封型功率模块，其中，所述第一台阶和所述第二台阶分别于所述引线框上形成多个引脚。
3.如权利要求2所述的塑封型功率模块，其中，所述塑封型功率模块还包括电容，所述电容电性粘接到所述多个引脚其中两者之间。
4.如权利要求2所述的塑封型功率模块，其中，所述塑封型功率模块还包括塑封料，所述塑封料包覆所述第一平面型功率器件、所述第二平面型功率器件以及所述多个引脚的部分。
5.如权利要求3所述的塑封型功率模块，其中，所述塑封型功率模块还包括塑封料，所述塑封料包覆所述电容、所述第一平面型功率器件、所述第二平面型功率器件以及所述多个引脚的部分。
6.如权利要求1所述的塑封型功率模块，其中，所述第一平面型功率器件的所述第一表面与所述第二平面型功率器件的所述第一表面在垂直方向上正对排布，其在所述垂直方向上的投影面积完全重叠。
7.如权利要求1所述的塑封型功率模块，其中，所述塑封型功率模块还包括散热器，所述第一平面型功率器件的所述第二表面和/或所述第二平面型功率器件的所述第二表面粘接到所述散热器上。
8.如权利要求2所述的塑封型功率模块，其中，所述引脚分布于所述塑封型功率模块的至少一侧。
9.如权利要求2所述的塑封型功率模块，其中，所述引脚弯折成L型或J型。
10.一种塑封型功率模块，包括：
基板，所述基板包括第一表面和第二表面，所述第一表面和所述第二表面上分别具有多个引线端；
第一平面型功率器件，所述第一平面型功率器件包括具有电极的第一表面和与所述第一表面相反的第二表面，所述电极分别对应粘接到所述基板的所述第一表面的所述引线端上；
第二平面型功率器件，所述第二平面型功率器件包括具有电极的第一表面和与所述第一表面相反的第二表面，所述电极分别对应粘接到所述基板的所述第二表面的所述引线端上；
其中，所述第一平面型功率器件的所述第一表面与所述第二平面型功率器件的所述第一表面互相面对，并且在垂直方向上的投影面积至少部分重叠，且所述第一平面型功率器件至少有一个所述电极与所述第二平面型功率器件的所述电极电性连接。
11.如权利要求10所述的塑封型功率模块的塑封结构，其中，所述第一平面型功率器件的所述第一表面与所述第二平面型功率器件的所述第一表面在垂直方向上正对排布，其在所述垂直方向上的投影面积完全重叠。
12.如权利要求10所述的塑封型功率模块，其中，所述基板包括多个引脚，所述引脚与所述引线端电性连接。
13.如权利要求10所述的塑封型功率模块，其中，所述塑封型功率模块还包括电容，所述电容电性粘接到所述基板的所述第一表面的所述引线端上或所述基板的所述第二表面的所述引线端上。
14.如权利要求10所述的塑封型功率模块，其中，所述塑封型功率模块还包括散热器，所述第一平面型功率器件的所述第二表面或者所述第二平面型功率器件的所述第二表面粘接到所述散热器上。
15.如权利要求10所述的塑封型功率模块，其中，所述塑封型功率模块还包括第一散热器和第二散热器，所述第一平面型功率器件的所述第二表面粘接到所述第一散热器上，所述第二平面型功率器件的所述第二表面粘接到所述第二散热器上。
16.如权利要求14所述的塑封型功率模块，其中，所述塑封型功率模块还包括塑封料，所述塑封料包覆所述基板、所述第一平面型功率器件、所述第二平面型功率器件、所述多个引脚的部分以及散热器的部分。
17.如权利要求12所述的塑封型功率模块，其中，所述塑封型功率模块还包括塑封料，所述塑封料包覆所述基板、所述第一平面型功率器件、所述第二平面型功率器件以及所述多个引脚的部分。
18.如权利要求13所述的塑封型功率模块，其中，所述塑封型功率模块还包括塑封料，所述塑封料包覆所述基板、所述电容、所述第一平面型功率器件、所述第二平面型功率器件以及所述多个引脚的部分。
19.如权利要求12所述的塑封型功率模块，其中，所述引脚分布于所述塑封型功率模块的至少一侧。
20.如权利要求12所述的塑封型功率模块，其中，所述引脚弯折成L型或J型。
CN201510357533.XA 2015-06-25 2015-06-25 塑封型功率模块 Active CN106298724B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510357533.XA CN106298724B (zh) 2015-06-25 2015-06-25 塑封型功率模块
TW104130029A TWI591777B (zh) 2015-06-25 2015-09-11 塑封型功率模組
US15/081,365 US9748205B2 (en) 2015-06-25 2016-03-25 Molding type power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510357533.XA CN106298724B (zh) 2015-06-25 2015-06-25 塑封型功率模块

Publications (2)

Publication Number Publication Date
CN106298724A true CN106298724A (zh) 2017-01-04
CN106298724B CN106298724B (zh) 2019-05-10

Family

ID=57603337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510357533.XA Active CN106298724B (zh) 2015-06-25 2015-06-25 塑封型功率模块

Country Status (3)

Country Link
US (1) US9748205B2 (zh)
CN (1) CN106298724B (zh)
TW (1) TWI591777B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211885A (zh) * 2019-05-30 2019-09-06 全球能源互联网研究院有限公司 功率芯片预封装、封装方法及其结构、晶圆预封装结构
CN110704471A (zh) * 2019-10-21 2020-01-17 深圳市展祥通信科技有限公司 一种物料管理方法、物料管理系统及电子设备
US20210358832A1 (en) * 2020-05-13 2021-11-18 Jmj Korea Co., Ltd. Metal post, semiconductor package including the same, and method of manufacturing the semiconductor package
WO2022088172A1 (en) * 2020-11-02 2022-05-05 Shenzhen Institute Of Wide-bandgap Semiconductors A power interposer for an electric circuit device substrate

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019037867A1 (en) * 2017-08-25 2019-02-28 Huawei Technologies Co., Ltd. SEMICONDUCTOR MODULE AND METHOD FOR MANUFACTURING THE SAME

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224945A1 (en) * 2004-04-09 2005-10-13 Kabushiki Kaisha Toshiba Power semiconductor device package
CN102169873A (zh) * 2010-02-25 2011-08-31 万国半导体有限公司 一种应用于功率切换器电路的半导体封装结构
CN102760724A (zh) * 2011-04-29 2012-10-31 万国半导体股份有限公司 一种联合封装的功率半导体器件
CN102903692A (zh) * 2011-07-26 2013-01-30 万国半导体股份有限公司 应用双层引线框架的堆叠式功率半导体器件及其制备方法
CN103887292A (zh) * 2012-12-21 2014-06-25 万国半导体股份有限公司 堆叠式双芯片封装结构及其制备方法
CN104392742A (zh) * 2009-10-07 2015-03-04 高通股份有限公司 具有芯片识别符结构的可垂直堆叠的裸片
CN104603948A (zh) * 2012-09-05 2015-05-06 德克萨斯仪器股份有限公司 垂直堆叠的功率fet和具有低导通电阻的同步降压转换器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2582013B2 (ja) * 1991-02-08 1997-02-19 株式会社東芝 樹脂封止型半導体装置及びその製造方法
KR100541393B1 (ko) * 2003-04-26 2006-01-10 삼성전자주식회사 멀티칩 ｂｇａ 패키지
DE102006031405B4 (de) * 2006-07-05 2019-10-17 Infineon Technologies Ag Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
US7969018B2 (en) * 2008-07-15 2011-06-28 Infineon Technologies Ag Stacked semiconductor chips with separate encapsulations
CN102593108B (zh) * 2011-01-18 2014-08-20 台达电子工业股份有限公司 功率半导体封装结构及其制造方法
US8975711B2 (en) * 2011-12-08 2015-03-10 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224945A1 (en) * 2004-04-09 2005-10-13 Kabushiki Kaisha Toshiba Power semiconductor device package
CN104392742A (zh) * 2009-10-07 2015-03-04 高通股份有限公司 具有芯片识别符结构的可垂直堆叠的裸片
CN102169873A (zh) * 2010-02-25 2011-08-31 万国半导体有限公司 一种应用于功率切换器电路的半导体封装结构
CN102760724A (zh) * 2011-04-29 2012-10-31 万国半导体股份有限公司 一种联合封装的功率半导体器件
CN102903692A (zh) * 2011-07-26 2013-01-30 万国半导体股份有限公司 应用双层引线框架的堆叠式功率半导体器件及其制备方法
CN104603948A (zh) * 2012-09-05 2015-05-06 德克萨斯仪器股份有限公司 垂直堆叠的功率fet和具有低导通电阻的同步降压转换器
CN103887292A (zh) * 2012-12-21 2014-06-25 万国半导体股份有限公司 堆叠式双芯片封装结构及其制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211885A (zh) * 2019-05-30 2019-09-06 全球能源互联网研究院有限公司 功率芯片预封装、封装方法及其结构、晶圆预封装结构
CN110211885B (zh) * 2019-05-30 2021-08-06 全球能源互联网研究院有限公司 功率芯片预封装、封装方法及其结构、晶圆预封装结构
CN110704471A (zh) * 2019-10-21 2020-01-17 深圳市展祥通信科技有限公司 一种物料管理方法、物料管理系统及电子设备
US20210358832A1 (en) * 2020-05-13 2021-11-18 Jmj Korea Co., Ltd. Metal post, semiconductor package including the same, and method of manufacturing the semiconductor package
US11798864B2 (en) * 2020-05-13 2023-10-24 Jmj Korea Co., Ltd. Semiconductor package with metal post having non-vertical structure
WO2022088172A1 (en) * 2020-11-02 2022-05-05 Shenzhen Institute Of Wide-bandgap Semiconductors A power interposer for an electric circuit device substrate

Also Published As

Publication number Publication date
TWI591777B (zh) 2017-07-11
TW201701421A (zh) 2017-01-01
US9748205B2 (en) 2017-08-29
CN106298724B (zh) 2019-05-10
US20160381785A1 (en) 2016-12-29

Similar Documents

Publication Publication Date Title
US9129933B2 (en) Semiconductor module and an inverter mounting said semiconductor module
CN106298724A (zh) 塑封型功率模块
JP2018061066A (ja) パワーモジュール半導体装置
CN104637891B (zh) 包括两个半导体模块和横向延伸连接器的半导体封装
US9468087B1 (en) Power module with improved cooling and method for making
CN106340513A (zh) 一种集成控制电路的功率模块
CN104716128A (zh) 功率模块、电源变换器以及功率模块的制造方法
CN101213663A (zh) 半导体管芯封装及其制作方法
US11721617B2 (en) Power module
CN108155168B (zh) 电子器件
CN104303299B (zh) 半导体装置的制造方法及半导体装置
CN102683302A (zh) 一种用于单芯片封装和系统级封装的散热结构
CN101675520A (zh) 电力用半导体模块
CN107680951A (zh) 一种多芯片叠层的封装结构及其封装方法
CN111554645B (zh) 集成叠层母排的双面水冷SiC半桥模块封装结构
CN207165543U (zh) 一种低寄生电感双面散热功率模块
US10504823B2 (en) Power semiconductor device with small contact footprint and the preparation method
CN107146775A (zh) 一种低寄生电感双面散热功率模块
CN110071079A (zh) 一种功率器件封装结构及其方法
KR102153041B1 (ko) 반도체소자 패키지 및 그 제조방법
CN102222660B (zh) 双引线框架多芯片共同封装体及其制造方法
TW201511215A (zh) 電壓調節器的疊層封裝方法及相應的疊層封裝裝置
JP2019176130A (ja) パワーモジュール及びその製造方法
KR102339135B1 (ko) 브리지 레그 회로 조립체 및 풀-브리지 회로 조립체
CN113629045B (zh) 三相逆变功率模块的增材制造工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant