TWI591777B - 塑封型功率模組 - Google Patents

塑封型功率模組 Download PDF

Info

Publication number
TWI591777B
TWI591777B TW104130029A TW104130029A TWI591777B TW I591777 B TWI591777 B TW I591777B TW 104130029 A TW104130029 A TW 104130029A TW 104130029 A TW104130029 A TW 104130029A TW I591777 B TWI591777 B TW I591777B
Authority
TW
Taiwan
Prior art keywords
planar
power device
power module
plastic
planar power
Prior art date
Application number
TW104130029A
Other languages
English (en)
Other versions
TW201701421A (zh
Inventor
魯凱
趙振清
王濤
梁樂
Original Assignee
台達電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台達電子工業股份有限公司 filed Critical 台達電子工業股份有限公司
Publication of TW201701421A publication Critical patent/TW201701421A/zh
Application granted granted Critical
Publication of TWI591777B publication Critical patent/TWI591777B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Description

塑封型功率模組
本發明涉及功率模組技術領域，尤其涉及一種塑封型功率模組。
在電力電子領域，半導體器件的發展始終沿著大容量、高頻率和智慧化的方向發展。自20世紀80年代IGBT(Insulated-Gate Bipolar Transistor，絕緣柵電晶體)問世以來，傳統矽工藝的長足進步已使得矽器件在很多方面的性能都逼近了理論的極限，繼續通過器件原理的創新、結構的改善和製造工藝的進步來提高電力電子器件的總體性能已經沒有太大的發展空間。要尋求更大的突破，只能從器件的材料本身來尋找出路。在此背景下，以碳化矽（SiC）和氮化鎵（GaN）為代表的新型寬禁帶功率半導體器件的研究得到了電力半導體器件領域的廣泛關注，相應的成熟器件也在近10年內不斷推入市場，鑒於其所具備的高溫穩定性和更好的高頻特性等優勢獲得了廣泛應用。
由於新型寬禁帶功率半導體器件可以將整機系統推到更高的頻率，這就意味著有必要通過材料、工藝等手段對設有新型寬禁帶半導體器件的功率模組封裝進行優化，以使得功率模組內的迴路寄生參數較小。
在功率模組封裝領域，由於功率半導體的電極焊盤（pad）數量有限，且在中低頻（幾十千赫茲到幾百千赫茲）下的功率模組內的迴路寄生參數對尖峰電壓和開關損耗沒有明顯的影響，因此傳統的功率模組的封裝方式仍然採用以引線鍵合（wire bonding）為主的電連接方式。
圖1為傳統的塑封料（molding type）模組封裝結構。DBC（Direct Bonded Copper，直接敷銅陶瓷）基板1-1作為器件1-2的安裝載板，在基板1-1上形成電路的佈線，並將器件1-2與DBC基板1-1組裝，針對部分器件1-2需要使用引線鍵合工藝完成器件1-2的電極和DBC基板1-1的引線框架（leadframe）1-3電氣連接，最後通過模塑料（molding compound）1-4進行整體結構的機械支撐和電氣保護，以引線框架1-3的引出引腳與外部線路實現電氣連接。
但是在中小功率（3000W以下）模組封裝領域，隨著對功率密度的追求，模組的高頻化需求日益顯著，而與傳統功率半導體器件（如IGBT，MOS）的垂直結構不同，新型寬禁帶功率半導體器件(GaN等)的平面型結構使得封裝方式更為多樣。圖2示出了垂直型功率半導體器件的電極焊盤分佈；圖3示出了平面型功率半導體器件的電極焊盤分佈。比較圖2和圖3可以看出，圖2中垂直型功率半導體器件2-1的閘極2-3和源極2-4在功率半導體器件2-1的一側，而汲極2-2在功率半導體器件2-1的另一側；圖3中平面型功率半導體器件3-1的閘極3-3、源極3-4和汲極3-2在功率半導體器件3-1的同一側。因此有必要在新型平面功率半導體器件的基礎上開發相應技術，使得基於平面型功率半導體器件的功率模組具有較小的迴路寄生參數。
一般的構成電路拓撲的基本單元通常由兩個功率半導體器件Q1、Q2和一顆電容C組成。圖4給出了典型的兩個功率半導體器件Q1、Q2串聯構成的半橋拓撲結構，該拓撲通常是組成複雜電路拓撲的基本單元，因此其應用極為廣泛。另外，兩個功率半導體器件Q1、Q2並聯的拓撲結構在一些場合也會有應用。
目前平面型功率半導體器件封裝主要通過引線鍵合或平面型功率半導體器件倒裝焊（flip chip）方式實現平面型功率半導體器件與基板之間的電連接。圖5示出現有技術中一種半橋拓撲結構中功率半導體器件的引線鍵合實現方式。圖5中的5-3和5-5分別表示圖4中的功率半導體器件Q1和Q2，該兩個功率半導體器件Q1，Q2都是平面型功率半導體器件。通過粘結材料（焊料（solder），環氧樹脂（epoxy）等）5-2將平面型功率半導體器件5-3和5-5粘接到基板5-1上，再通過連接線5-4（wire）（銅線，鋁線等）將平面型功率半導體器件的汲極（drain），源極（source），閘極（gate）等電極焊盤和基板佈線焊盤電連接。圖6示出圖5的俯視圖，其中圖6中的6-3和6-5分別表示圖5中的平面型功率半導體器件5-3和5-5。此結構由於受到平面型功率半導體器件尺寸、引線鍵合工藝能力等的影響，各電極連焊盤之間的距離相對較長，因此使得半橋拓撲結構的實際電流迴路相對較大，造成較大的迴路寄生參數，迴路寄生參數會增加迴路損耗和尖峰電壓從而不利於半橋拓撲結構的高頻化。
圖7示出現有技術中另外一種半橋拓撲結構中功率半導體器件倒裝焊實現方式。圖7中的7-4和7-5分別表示圖4中的功率半導體器件Q1和Q2，該兩個功率半導體器件Q1和Q2都是平面型功率半導體器件。將平面型功率半導體器件7-4和7-5倒扣到基板7-1上，通過在平面型功率半導體器件7-4和7-5的焊盤上製作凸點7-2（材料成分可以是焊料或鋁、銅等），用以實現功率半導體器件焊盤和基板焊盤的互聯，此倒裝焊實現方式可以減小引線鍵合實現方式所帶來的額外的尺寸（如引線鍵合拉線弧，下刀和退刀以及基板焊盤尺寸等所需要的空間），從而有效縮小半橋拓撲結構的電流迴路，但是在塑膠封裝內部此倒裝焊實現方式中兩個平面型功率半導體器件的位置關係仍然是平行放置，兩個平面型功率半導體器件的電極焊盤之間的互聯仍需要跨過平面型功率半導體器件本身的尺寸，因此對功率模組封裝的優化有進一步提升的空間。而且該封裝結構一側，也就是基板一側是塑封料，由於材料熱膨脹係數的差異會使得封裝結構存在較大的內應力從而產生翹曲。
為克服現有技術中的缺陷，本發明的目的是提出一種新的優化功率模組封裝的技術解決方案，提出了一種塑封型功率模組，採用平面型功率半導體器件面對面排布的結構，從而可以減小功率模組內的迴路寄生參數的同時縮小功率模組的封裝尺寸並降低封裝成本，滿足對高效率、高功率密度及低成本的追求。
為達上述目的，本發明採用以下技術方案：一種塑封型功率模組，包括：引線框，引線框包括具有第一臺階和第二臺階；第一平面型功率器件，第一平面型功率器件包括具有電極的第一表面和與第一表面相反的第二表面，電極分別對應粘接到第一臺階；第二平面型功率器件，第二平面型功率器件包括具有電極的第一表面和與第一表面相反的第二表面，電極分別對應粘接到第二臺階；其中，第一平面型功率器件的第一表面與第二平面型功率器件的第一表面互相面對，並且在垂直方向上的投影面積至少部分重疊，且第一平面型功率器件的至少有一個電極與第二平面型功率器件的電極電性連接。
在一些實施例中，第一臺階和第二臺階分別於引線框上形成複數個引腳。
在一些實施例中，塑封型功率模組還包括電容，該電容電性粘接到複數個引腳其中兩者之間。
在一些實施例中，塑封型功率模組還包括塑封料，該塑封料包覆第一平面型功率器件、第二平面型功率器件以及複數個引腳的部分。
在一些實施例中，塑封型功率模組還包括塑封料，塑封料包覆電容、第一平面型功率器件、第二平面型功率器件以及複數個引腳的部分。
在一些實施例中，第一平面型功率器件的第一表面與第二平面型功率器件的第一表面在垂直方向上正對排布，其在垂直方向上的投影面積完全重疊。
在一些實施例中，塑封型功率模組還包括散熱器，第一平面型功率器件的第二表面和/或第二平面型功率器件的第二表面粘接到散熱器上。
在一些實施例中，引腳分佈於塑封型功率模組的至少一側。
在一些實施例中，引腳彎折成L型或J型。
本發明還提供另一種塑封型功率模組，包括：基板，基板包括第一表面和第二表面，第一表面和第二表面上分別具有複數個引線端；第一平面型功率器件，第一平面型功率器件包括具有電極的第一表面和與第一表面相反的第二表面，電極分別對應粘接到基板的第一表面的引線端上；第二平面型功率器件，第二平面型功率器件包括具有電極的第一表面和與第一表面相反的第二表面，電極分別對應粘接到所述基板的第二表面的引線端上；其中，第一平面型功率器件的第一表面與第二平面型功率器件的第一表面互相面對，並且在垂直方向上的投影面積至少部分重疊，且第一平面型功率器件的至少有一個電極與第二平面型功率器件的電極電性連接。
在一些實施例中，第一平面型功率器件的第一表面與第二平面型功率器件的第二表面在垂直方向上正對排布，其在垂直方向上的投影面積完全重疊。
在一些實施例中，基板包括複數個引腳，引腳與引線端電性連接。
在一些實施例中，塑封型功率模組還包括電容，電容電性粘接到基板的第一表面的引線端上或基板的第二表面的引線端上。
在一些實施例中，塑封型功率模組還包括散熱器，第一平面型功率器件的第二表面或者第二平面型功率器件的第二表面粘接到散熱器上。
在一些實施例中，塑封型功率模組還包括第一散熱器和第二散熱器，第一平面型功率器件的所述第二表面粘接到第一散熱器上，第二平面型功率器件的第二表面粘接到第二散熱器上。
在一些實施例中，塑封型功率模組還包括塑封料，塑封料包覆基板、第一平面型功率器件、第二平面型功率器件、複數個引腳的部分以及散熱器的部分。
在一些實施例中，塑封型功率模組還包括塑封料，該塑封料包覆基板、第一平面型功率器件、第二平面型功率器件以及複數個引腳的部分。
在一些實施例中，塑封型功率模組還包括塑封料，塑封料包覆基板、電容、第一平面型功率器件、第二平面型功率器件以及複數個引腳的部分。
在一些實施例中，引腳分佈於塑封型功率模組的至少一側。
在一些實施例中，引腳彎折成L型或J型。
本發明所提出的塑封型功率模組，可以縮小功率模組內的迴路寄生參數的同時縮小功率模組的封裝尺寸並降低封裝成本。
1-1、5-1、7-1‧‧‧基板
1-2‧‧‧器件
1-3‧‧‧引線框架
1-4‧‧‧模塑料
2-1、3-1、Q1、Q2‧‧‧功率半導體器件
2-2、3-2、D1、D2‧‧‧汲極
2-3、3-3、G1、G2‧‧‧閘極
2-4、3-4、S1、S2‧‧‧源極
C‧‧‧電容
5-2、8-4、12-4‧‧‧黏結材料
5-3、5-5、6-3、6-5、7-4、7-5‧‧‧平面型功率半導體器件
5-4、8-5‧‧‧連接線
7-2‧‧‧凸點
8-1‧‧‧引線框
8-2、12-2‧‧‧第一平面型功率器件
8-3、12-3‧‧‧第二平面型功率器件
A-A’‧‧‧方向
10-1、10-2、10-3、10-4、10-5‧‧‧引腳
10-6、12-8‧‧‧塑封料
11-2、11-3‧‧‧平面型功率器件
11-4、11-5‧‧‧散熱器
12-1‧‧‧PCB（printed circuit board，印刷電路板）基板
12-6‧‧‧玻璃纖維芯
12-7‧‧‧銅層
12-10‧‧‧複數個引腳
13-1、13-2、13-3、13-4、13-5‧‧‧引腳
13-6‧‧‧封裝體
圖1示出傳統的塑封料模組封裝結構。
圖2示出垂直型功率半導體器件的電極焊盤分佈。
圖3示出平面型功率半導體器件的電極焊盤分佈。
圖4示出典型的兩個功率半導體器件串聯構成的半橋拓撲結構。
圖5示出現有技術中一種半橋拓撲結構中功率半導體器件的引線鍵合實現方式。
圖6為圖5的俯視圖。
圖7示出現有技術中另外一種半橋拓撲結構中功率半導體器件倒裝焊實現方式。
圖8A示出根據本發明實施例一的塑封型功率模組的側視圖。
圖8B示出根據本發明實施例一的塑封型功率模組的俯視圖。
圖9示出根據本發明實施例一的塑封型功率模組包括電容的側視圖。
圖10示出根據本發明實施例一的塑封型功率模組填充完塑封料後的結構示意圖。
圖11示出根據本發明實施例一的塑封型功率模組包括散熱器的側視圖。
圖12示出根據本發明實施例二的塑封型功率模組的側視圖。
圖13A-13D示出根據本發明實施例的塑封型功率模組的複數種不同引腳伸出方式。
下面結合附圖和實施例對本發明作進一步的詳細說明。可以理解的是，此處所描述的具體實施例僅用於解釋本發明，而非對本發明的限定。另外還需要說明的是，為了便於描述，附圖中僅示出了與本發明相關的部分而非全部結構。
本實施例提出一種塑封型功率模組，其側視圖如圖8A所示，其俯視圖如圖8B所示。該塑封型功率模組包括引線框8-1，該引線框8-1具有第一臺階和第二臺階；第一平面型功率器件8-2和第二平面型功率器件8-3。在本文中以第一平面型功率器件8-2和第二平面型功率器件8-3為氮化鎵(GaN)器件為例，第一平面型功率器件和第二平面型功率器件也可以為其他類型的平面型功率器件。其中第一平面型功率器件8-2包括閘極G1、源極S1和汲極D1，第二平面型功率器件8-3包括閘極G2、源極S2和汲極D2。閘極G1、源極S1和汲極D1位於第一平面型功率器件8-2的同一表面（亦即，第一表面）上，並且分別對應粘結到引線框8-1的第一臺階上。閘極G2、源極S2和汲極D2位於第二平面型功率器件8-3的同一表面（亦即，第一表面）上，並且分別對應粘結到引線框8-1的第二臺階上。第一平面型功率器件8-2和第二平面功率型器件8-3還分別具有與它們的第一表面相反的第二表面，也就是其上沒有電極的表面。該第一平面型功率器件設置有閘極G1、源極S1和汲極D1的第一表面與該第二平面型功率器件設置有閘極G2、源極S2和汲極D2的第一表面互相面對，並且在垂直方向（也就是圖8A中的A-A’方向）上的投影面積至少部分重疊，且該第一平面型功率器件8-2的汲極D1與第二平面型功率器件8-3的源極S2電性連接，或者第一平面型功率器件8-2的源極S1與第二平面型功率器件8-3的汲極D2電性連接。
具體的做法是在引線框8-1上通過衝壓或刻蝕等方式製作雙臺階也就是上述的第一臺階和第二臺階，再通過粘接材料8-4將構成半橋拓撲結構的兩顆平面型功率器件8-2和8-3的電極焊盤（G1/S1/D1，G2/S2/D2）分別粘接到引線框8-1的兩個臺階上。該粘結材料8-4可以為焊料、凸點、導電銀漿、導電環氧樹脂（conductive epoxy）等。第一臺階和第二臺階分別在引線框8-1上形成有複數個引腳，用於兩顆平面型功率器件8-2和8-3的電極（G1，S1，G2，D2）與外部電路連接。
在本實施例提供的塑封型功率模組中包含至少兩個有電氣連接的平面型功率器件，這兩個平面型功率器件設置有電極的一面面對面排布。此處面對面可以是正對，也可以有一定的錯位。當正對排布時，因兩顆平面型功率器件的投影面積完全重疊，連接兩顆平面型功率器件的電氣走線僅分佈在平面型功率器件的垂直投影範圍內。當兩顆平面型功率器件有一定錯位時，因兩顆平面型功率器件仍有部分投影面積重疊，連接兩顆平面型功率器件的電氣走線仍然比兩顆平面型功率器件平行排布時的路徑短。圖8B中連接線8-5示意了流經兩顆平面型功率器件的電流迴路的一部分，可以看出，由於圖8B中兩顆平面型功率器件為正對排布，流經兩顆平面型功率器件的電流迴路構成僅分佈在平面型功率器件垂直投影範圍內，與圖5、圖7的電流迴路相比，電流迴路面積大大減小，該封裝模組的迴路寄生參數和尖峰電壓必然大大縮小，因此更適於高頻應用場合。考慮到對整體結構的保護通常會在第一平面型功率器件、第二平面型功率器件和複數個引腳的週邊填充塑封料，形成封裝體，亦即，將塑封料包覆第一平面型功率器件、第二平面型功率器件和複數個引腳的部分。考慮到進一步縮小迴路，可以將半橋拓撲結構中的電容C放到封裝體內部，電容C電性粘接到引線框的複數個引腳其中兩者之間，如圖9所示，電容C電性粘接到第一平面型功率器件的源極S1和第二平面型功率器件的汲極D2上，將塑封料包覆於電容、第一平面型功率器件、第二平面型功率器件和複數個引腳的部分。圖10是填充完塑封料後的結構，通過塑封料10-6外露出的引腳10-1、10-2、10-3、10-4和10-5可以將功率模組和外部電路實現電氣連接。為示意清楚起見，在圖10中並沒有詳細示出，實際上塑封料包覆第一平面型功率器件、第二平面型功率器件和多個引腳的一部分，形成封裝體。該複數個引腳可以有多種不同的從塑封料中伸出的方式，具體將在下面的實施例中描述。
在本實施例提供的塑封型功率模組結構具有如下優勢。首先結構簡單可靠，低成本，相比傳統陶瓷基板的封裝結構，該模組直接使用引線框實現電氣互聯，避免了圖5所示結構的一邊是基板一邊是塑封料的不對稱結構，從而有效降低了封裝體的內應力，減小封裝體的翹曲。另外使用粘接材料實現平面型功率器件和引線框的互聯，不需要使用引線鍵合工藝，從而減少工藝步驟，降低生產成本。再者，從封裝效率（平面型功率器件的面積在封裝體內的面積佔比）的角度來看，由於兩個平面型功率器件面對面放置，有效降低了平面型功率器件在封裝體內的面積佔比，從而提高了封裝效率。最後，該半橋拓撲結構能夠有效的縮短流經兩顆平面型功率器件的電流迴路，從而減少由封裝帶來的迴路寄生參數，提高功率模組的效率。
在優選的方式中，可以在平面型功率器件的第二表面粘接散熱器，並用塑封料包覆散熱器的部分。在平面型功率器件的背面粘接散熱器的封裝結構的示意圖如圖11所示。在圖11中，平面型功率器件11-2和11-3的第二表面分別粘結散熱器11-4和11-5，有助於將平面型功率器件產生的熱量及時有效地散發出去，提高平面型功率器件工作的可靠性。塑封料包覆第一平面型功率器件、第二平面型功率器件、複數個引腳的一部分和散熱器11-4和11-5的一部分，形成封裝體。在其他實施例中，也可以在平面型功率器件11-2的第二表面粘貼散熱器，或者在平面型功率器件11-3的第二表面粘貼散熱器。塑封料包覆第一平面型功率器件、第二平面型功率器件、複數個引腳的一部分和散熱器的一部分，形成封裝體。
此外，由於塑封料，例如高導熱封裝樹脂的技術的發展，隨著其導熱性能不斷提高，封裝樹脂本身也逐漸會成為熱的良導體，這意味著該平面型功率器件也能通過封裝樹脂散熱。
實施例二，本發明還提供另一種塑封型功率模組，與實施例一相比，為了提高佈線的靈活型，該塑封型功率模組採用PCB（printed circuit board，印刷電路板）作為基板材料。圖12示出了其結構示意圖。
如圖12所示，該功率模組包括PCB基板12-1，該PCB基板由玻璃纖維芯12-6和銅層12-7通過壓合工藝製作而成，如果含有雙層或多層銅箔，銅箔和銅箔之間通過鑽孔和電鍍的工藝實現電氣互聯。該PCB基板12-1具有第一表面和第二表面，在該第一表面上具有多個引線端，在PCB基板12-1的第一表面上承載有第一平面型功率器件12-2，該第一平面型功率器件12-2設置有閘極、源極和汲極的表面通過該多個引線端與該PCB基板12-1的第一表面電連接。在該第二表面上具有多個引線端，在PCB基板12-1的第二表面上承載有第二平面型功率器件12-3，該第二平面型功率器件12-3設置有閘極、源極和汲極的表面通過該多個引線端與該PCB基板12-1的第二表面電連接。
該第一平面型功率器件12-2的設置有閘極、源極和汲極的第一表面與該第二平面型功率器件12-3的設置有閘極、源極和汲極的第一表面互相面對，其電極分別通過粘結材料12-4連接到銅層12-7，也就是PCB基板上的引線端，第一平面型功率器件12-2的電極通過銅層12-7與第二平面型功率器件12-3的電極電連接，並且該兩個平面型功率器件在垂直方向（也就是圖12中的A-A’方向）上的投影面積至少部分重疊，且該第一平面型功率器件12-2的汲極D1與第二平面型功率器件12-3的源極S2連接，或者第一平面型功率器件12-2的源極S1與第二平面型功率器件12-3的汲極D2連接。第一平面型功率器件12-2和第二平面功率型器件12-3還分別具有與它們的第一表面相反的第二表面，也就是其上沒有電極的表面。
在優選的方式中，該第一平面型功率器件12-2的第一表面，也就是設置有閘極、源極和汲極的表面與該第二平面型功率器件12-3的第一表面也就是設置有閘極、源極和汲極的表面在垂直方向上正對排布，其在所述垂直方向上的投影面積完全重疊。
該塑封型功率模組還包括通過粘結材料12-4連接到PCB基板12-1的複數個引腳12-10，該塑封型功率模組通過複數個引腳12-10與外部電路連接。
可以在第一平面型功率器件12-2和第二平面型功率器件12-3的第二表面分別粘接散熱器，以提高器件的散熱效果。當然也可以在第一平面型功率器件12-2或第二平面型功率器件12-3的第二表面粘接散熱器，以提高器件的散熱效果。
塑封型功率模組還包括電容，電容電性粘接於PCB基板的第一表面或這第二表面的引線端上，可以縮小功率模組中的電流迴路。於本實施例中，也可以將塑封料包覆基板、電容、第一平面型功率器件12-2、第二平面型功率器件12-3、多個引腳12-10的一部分，形成封裝體。
塑封型功率模組還包括塑封料12-8，塑封料包覆基板、第一平面型功率器件12-2、第二平面型功率器件12-3、複數個引腳12-10的一部分以及散熱器（圖12中未示出）的一部分，形成封裝體。
使用PCB作為基板材料可以實現更小的佈線寬度並且可以放置更多的平面型功率器件或無源器件到封裝體內部，從而進一步提高封裝效率。另外，還能實現此類結構的基板有複數層陶瓷基板，例如低溫共燒陶瓷（low temperature Co-fired ceramic）或高溫共燒陶瓷（high temperature Co-fired ceramic）等。
圖13A-13D給出了幾中不同的引腳伸出方式。與圖10所示的單列引腳方式相比，引腳可以分佈在封裝體的任一個邊上，圖13A所示，引腳13-1，13-4，13-5分佈在封裝體13-6的左邊，引腳13-2，13-3分佈在封裝體13-6的右邊；圖13B所示，引腳13-1分佈在封裝體13-6的上邊，引腳13-2，13-3分佈在封裝體13-6的右邊；圖13C所示，引腳13-1分佈在封裝體13-6的上邊，引腳13-2，13-3分佈在封裝體13-6的右邊，引腳13-5分佈在封裝體13-6的下邊，引腳13-4分佈在封裝體13-6的左邊，並且引腳可以向任意方向折彎，如圖13D所示為引腳折彎成直插的形式（用於插裝）。另外，引腳還可以折彎成L型或J型（用於表面貼裝）。這樣的引腳方式同樣可以應用在實施例一的引腳中。
注意，上述僅為本發明的較佳實施例及所運用技術的原理。本領域技術人員應當理解，本發明不限於這裡所述的特定實施例，對本領域技術人員來說能夠進行各種明顯的變化、重新調整和替代而不會脫離本發明的保護範圍。因此，雖然通過以上實施例對本發明進行了較為詳細的說明，但是本發明不僅僅限於以上實施例，在不脫離本發明構思的情況下，還可以包括更多其他等效實施例，而本發明的範圍由所附的申請專利範圍決定。
 
8-1‧‧‧引線框
8-2‧‧‧第一平面型功率器件
8-3‧‧‧第二平面型功率器件
8-4‧‧‧黏結材料
G1、G2‧‧‧閘極
S1、S2‧‧‧源極
D1、D2‧‧‧汲極
A-A’‧‧‧方向

Claims (20)

  1. 一種塑封型功率模組，包括：
    　 一引線框，該引線框包括一第一臺階和一第二臺階；
    　 一第一平面型功率器件，該第一平面型功率器件包括具有一電極的一第一表面和與該第一表面相反的一第二表面，該電極分別對應粘接到該第一臺階；以及
    　 一第二平面型功率器件，該第二平面型功率器件包括具有一電極的一第一表面和與該第一表面相反的一第二表面，該電極分別對應粘接到該第二臺階；
    　 其中，該第一平面型功率器件的該第一表面與該第二平面型功率器件的該第一表面互相面對，並且在垂直方向上的投影面積至少部分重疊，且該第一平面型功率器件至少有一個該電極與該第二平面型功率器件的該電極電性連接。
  2. 如申請專利範圍第1項所述的塑封型功率模組，其中，該第一臺階和該第二臺階分別於該引線框上形成複數個引腳。
  3. 如申請專利範圍第2項所述的塑封型功率模組，其中，該塑封型功率模組還包括一電容，且該電容電性粘接到該複數個引腳其中兩者之間。
  4. 如申請專利範圍第2項所述的塑封型功率模組，其中，該塑封型功率模組還包括一塑封料，該塑封料包覆該第一平面型功率器件、該第二平面型功率器件以及該複數個引腳的部分。
  5. 如申請專利範圍第3項所述的塑封型功率模組，其中，該塑封型功率模組還包括一塑封料，該塑封料包覆該電容、該第一平面型功率器件、該第二平面型功率器件以及該複數個引腳的部分。
  6. 如申請專利範圍第1項所述的塑封型功率模組，其中，該第一平面型功率器件的該第一表面與該第二平面型功率器件的該第一表面在垂直方向上正對排布，其在該垂直方向上的投影面積完全重疊。
  7. 如申請專利範圍第1項所述的塑封型功率模組，其中，該塑封型功率模組還包括一散熱器，該第一平面型功率器件的該第二表面和/或該第二平面型功率器件的該第二表面粘接到該散熱器上。
  8. 如申請專利範圍第2項所述的塑封型功率模組，其中，該複數個引腳分佈於該塑封型功率模組的至少一側。
  9. 如申請專利範圍第2項所述的塑封型功率模組，其中，該引腳彎折成L型或J型。
  10. 一種塑封型功率模組，包括：
    　　 一基板，該基板包括一第一表面和一第二表面，該第一表面和該第二表面上分別具有複數個引線端；
    　　 一第一平面型功率器件，該第一平面型功率器件包括具有一電極的一第一表面和與該第一表面相反的一第二表面，該電極分別對應粘接到該基板的該第一表面的該引線端上；以及
    　　 一第二平面型功率器件，該第二平面型功率器件包括具有一電極的一第一表面和與該第一表面相反的一第二表面，該電極分別對應粘接到該基板的該第二表面的該引線端上；
    　　 其中，該第一平面型功率器件的該第一表面與該第二平面型功率器件的該第一表面互相面對，並且在垂直方向上的投影面積至少部分重疊，且該第一平面型功率器件至少有一個該電極與該第二平面型功率器件的該電極電性連接。
  11. 如申請專利範圍第10項所述的塑封型功率模組，其中，該第一平面型功率器件的該第一表面與該第二平面型功率器件的該第一表面在垂直方向上正對排布，其在該垂直方向上的投影面積完全重疊。
  12. 如申請專利範圍第10項所述的塑封型功率模組，其中，該基板包括複數個引腳，該引腳與該引線端電性連接。
  13. 如申請專利範圍第10項所述的塑封型功率模組，其中，該塑封型功率模組還包括一電容，該電容電性粘接到該基板的該第一表面的該引線端上或該基板的該第二表面的該引線端。
  14. 如申請專利範圍第10項所述的塑封型功率模組，其中，該塑封型功率模組還包括一散熱器，該第一平面型功率器件的該第二表面或者該第二平面型功率器件的該第二表面粘接到該散熱器上。
  15. 如申請專利範圍第10項所述的塑封型功率模組，其中，該塑封型功率模組還包括一第一散熱器和一第二散熱器，該第一平面型功率器件的該第二表面粘接到該第一散熱器上，該第二平面型功率器件的該第二表面粘接到該第二散熱器上。
  16. 如申請專利範圍第14項所述的塑封型功率模組，其中，該塑封型功率模組還包括一塑封料，該塑封料包覆該基板、該第一平面型功率器件、該第二平面型功率器件、該複數個引腳的部分以及該散熱器的部分。
  17. 如申請專利範圍第12項所述的塑封型功率模組，其中，該塑封型功率模組還包括一塑封料，該塑封料包覆該基板、該第一平面型功率器件、該第二平面型功率器件以及該複數個引腳的部分。
  18. 如申請專利範圍第13項所述的塑封型功率模組，其中，該塑封型功率模組還包括一塑封料，該塑封料包覆該基板、該電容、該第一平面型功率器件、該第二平面型功率器件以及該複數個引腳的部分。
  19. 如申請專利範圍第12項所述的塑封型功率模組，其中，該引腳分佈於該塑封型功率模組的至少一側。
  20. 如申請專利範圍第12項所述的塑封型功率模組，其中，該引腳彎折成L型或J型。
TW104130029A 2015-06-25 2015-09-11 塑封型功率模組 TWI591777B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510357533.XA CN106298724B (zh) 2015-06-25 2015-06-25 塑封型功率模块

Publications (2)

Publication Number Publication Date
TW201701421A TW201701421A (zh) 2017-01-01
TWI591777B true TWI591777B (zh) 2017-07-11

Family

ID=57603337

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104130029A TWI591777B (zh) 2015-06-25 2015-09-11 塑封型功率模組

Country Status (3)

Country Link
US (1) US9748205B2 (zh)
CN (1) CN106298724B (zh)
TW (1) TWI591777B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109891576B (zh) * 2017-08-25 2021-06-01 华为技术有限公司 半导体模块及其制造方法
CN110211885B (zh) * 2019-05-30 2021-08-06 全球能源互联网研究院有限公司 功率芯片预封装、封装方法及其结构、晶圆预封装结构
CN110704471B (zh) * 2019-10-21 2023-01-06 深圳市展祥通信科技有限公司 一种物料管理方法、物料管理系统及电子设备
KR102196397B1 (ko) * 2020-05-13 2020-12-30 제엠제코(주) 메탈포스트, 이를 포함하는 반도체 패키지 및 반도체 패키지 제조방법
WO2022088172A1 (en) * 2020-11-02 2022-05-05 Shenzhen Institute Of Wide-bandgap Semiconductors A power interposer for an electric circuit device substrate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2582013B2 (ja) * 1991-02-08 1997-02-19 株式会社東芝 樹脂封止型半導体装置及びその製造方法
KR100541393B1 (ko) * 2003-04-26 2006-01-10 삼성전자주식회사 멀티칩 ｂｇａ 패키지
JP2005302951A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 電力用半導体装置パッケージ
DE102006031405B4 (de) * 2006-07-05 2019-10-17 Infineon Technologies Ag Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
US7969018B2 (en) * 2008-07-15 2011-06-28 Infineon Technologies Ag Stacked semiconductor chips with separate encapsulations
US8698321B2 (en) * 2009-10-07 2014-04-15 Qualcomm Incorporated Vertically stackable dies having chip identifier structures
CN103646942B (zh) * 2010-02-25 2016-01-13 万国半导体有限公司 一种应用于功率切换器电路的半导体封装结构
CN102593108B (zh) * 2011-01-18 2014-08-20 台达电子工业股份有限公司 功率半导体封装结构及其制造方法
CN102760724B (zh) * 2011-04-29 2015-02-11 万国半导体股份有限公司 一种联合封装的功率半导体器件
CN102903692B (zh) * 2011-07-26 2015-05-27 万国半导体股份有限公司 应用双层引线框架的堆叠式功率半导体器件及其制备方法
US8975711B2 (en) * 2011-12-08 2015-03-10 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
US20140063744A1 (en) * 2012-09-05 2014-03-06 Texas Instruments Incorporated Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
CN103887292B (zh) * 2012-12-21 2016-08-03 万国半导体股份有限公司 堆叠式双芯片封装结构及其制备方法

Also Published As

Publication number Publication date
CN106298724A (zh) 2017-01-04
TW201701421A (zh) 2017-01-01
CN106298724B (zh) 2019-05-10
US20160381785A1 (en) 2016-12-29
US9748205B2 (en) 2017-08-29

Similar Documents

Publication Publication Date Title
TWI591777B (zh) 塑封型功率模組
TWI587759B (zh) 三維空間封裝結構及其製造方法
CN104716128B (zh) 功率模块、电源变换器以及功率模块的制造方法
TW201631722A (zh) 功率轉換電路的封裝模組及其製造方法
TWI698969B (zh) 功率元件封裝結構
US10658342B2 (en) Vertically stacked multichip modules
KR102143890B1 (ko) 파워 모듈 패키지 및 이의 제조 방법
US11387159B2 (en) Chip package
WO2013018343A1 (ja) 半導体モジュール及びそれを搭載したインバータ
JP2013042135A (ja) リードフレーム接続を有するパワーオーバレイ構造
CN109887909B (zh) 基于石墨烯的ipm混合模块封装结构及加工工艺
KR20090104477A (ko) 반도체 소자 패키지
US10079195B2 (en) Semiconductor chip package comprising laterally extending connectors
JPH0922982A (ja) マルチチップモジュール
US20220102299A1 (en) Package with pad having open notch
WO2022059251A1 (ja) 半導体装置
TW201240044A (en) Packaging substrate with well structure filled with insulator and manufacturing method
TWI459512B (zh) 使用相互連接的三維層片將垂直封裝的ｍｏｓｆｅｔ和積體電路功率器件構建成集成模組
TWI660471B (zh) 晶片封裝
KR101897304B1 (ko) 파워 모듈
CN219917170U (zh) 一种半桥模块
TWI553799B (zh) 半導體封裝結構
CN221239609U (zh) 一种散热盖及防翘曲封装结构
CN113675093B (zh) 一种双面塑封的散热结构的封装设计及制备方法
TW202423197A (zh) 陶瓷電路板結構及功率模組