JP2014170964A - 磁気ランダムアクセスメモリを製造するシステムおよび方法 - Google Patents

Abstract

【課題】磁気ランダムアクセスメモリを製造するシステムおよび方法が開示される。
【解決手段】特定の一実施形態では、磁気トンネル接合メモリシステムを作製する方法は、金属層の一部分を、ほぼ直線の部分を有する無分岐のソースラインの中に形成するステップを含む。この方法はまた、ソースラインをほぼ直線の部分で、第１のビアを使用して第１のトランジスタに結合するステップを含む。第１のトランジスタは、ソースラインから受け取った第１の電流を第１の磁気トンネル接合デバイスに供給するように構成される。この方法は、ソースラインを、第２のビアを使用して第２のトランジスタに結合するステップを含み、第２のトランジスタは、ソースラインから受け取った第２の電流を第２の磁気トンネル接合デバイスに供給するように構成される。
【選択図】図１

Description

本開示は一般に、磁気ランダムアクセスメモリ（ＭＲＡＭ）の製造に関する。

技術の進歩により、コンピューティングデバイスがより小さくより強力になってきた。例えば、小型、軽量でユーザが携帯し易い携帯無線電話、携帯情報端末（ＰＤＡ）、ページングデバイスなどの無線コンピューティングデバイスを含む、様々な携帯型パーソナルコンピューティングデバイスが現在存在する。より具体的には、携帯電話およびインターネットプロトコル（ＩＰ）電話などの携帯無線電話では、無線ネットワークを介して音声パケットおよびデータパケットを伝達することができる。さらに、多くのこのような無線電話は、内蔵された他の種類のデバイスを含む。例えば、無線電話はまた、デジタルスチルカメラ、デジタルビデオカメラ、デジタルレコーダ、および音声ファイルプレーヤを含むこともできる。また、このような無線電話は、インターネットにアクセスするのに使用できるウェブブラウザアプリケーションなどのソフトウェアアプリケーションを含む、実行可能命令を処理することもできる。そのため、これらの無線電話は、かなりのコンピューティング機能を含むことができる。

米国特許出願公開第２００２／０５７５９３号明細書 米国特許出願公開第２００４／１１９１０１号明細書 米国特許出願公開第２００７／１１４６０６号明細書 米国特許出願公開第２００６／１９８１９６号明細書

磁気ランダムアクセスメモリ（ＭＲＡＭ）は、埋込みメモリ用途など、電力節約が考慮すべき事項になるシステムに組み込まれることがある。製造コストがより低くなるＭＲＡＭ製造における改善が、ＭＲＡＭを他の種類のメモリのより実用的な代替品にする助けになる。

特定の一実施形態では、磁気トンネル接合（ＭＴＪ）メモリシステムを作製する方法が開示される。この方法は、金属層の一部分を、ほぼ直線の部分を有するソースラインの中に形成するステップと、ソースラインを、ほぼ直線の部分で、第１のビアを使用して第１のトランジスタに結合するステップとを含む。第１のトランジスタは、ソースラインから受け取った第１の電流を第１の磁気トンネル接合（ＭＴＪ）デバイスに供給するように構成される。この方法はまた、ソースラインを、第２のビアを使用して第２のトランジスタに結合するステップを含み、第２のトランジスタは、ソースラインから受け取った第２の電流を第２の磁気トンネル接合デバイス（ＭＴＪ）に供給するように構成される。

別の特定の実施形態では、データを記憶するメモリを含む装置が開示される。メモリは、第１のソース端子を含む第１のトランジスタと、第１のトランジスタに接続された第１の磁気トンネル接合（ＭＴＪ）デバイスと、導電性であり、かつほぼ直線である第１の領域を含むソースラインとを含む。ソースラインは、第１のソース端子で第１の電流を第１のトランジスタに供給する。ソースラインは、第１のビアを使用して第１の領域から第１のソース端子まで結合され、第２の電流を第２のトランジスタに供給する。

別の特定の実施形態では、コンピュータ可読有形媒体が開示され、このコンピュータ可読有形媒体は、半導体製造システムにより、ほぼ直線の領域を有する、導電材料を含むソースラインが形成されるようにするコンピュータ実行可能命令を含む。ソースラインは、電流を第１のメモリセルおよび第２のメモリセルに供給する。第１のメモリセルは、第１のビアを使用してソースラインに結合された第１のトランジスタを含み、第１のトランジスタは、第１の電流を第１の磁気トンネル接合（ＭＴＪ）デバイスに供給する。第２のメモリセルは、第２のビアを使用してソースラインに結合された第２のトランジスタを含む。第２のトランジスタは、第２の電流を第２の磁気トンネル接合（ＭＴＪ）デバイスに供給する。

開示された構造によりもたらされる改善には、配置の簡素化、三次元トポグラフィの簡素化、および電流搬送ラインの抵抗低減が含まれうる。

開示された諸実施形態の少なくとも１つによって得られる１つの特別な利点は、少なくとも部分的にはソースライン設計が単純なことによる、ＭＲＡＭの製造性向上である。開示された諸実施形態の少なくとも１つによって得られるもう１つの特別な利点は、接続ラインの抵抗低減であり、消費電力が低減することになりうる。

本開示の他の態様、利点、および特徴は、以下の「図面の簡単な説明」、「発明を実施するための形態」および「特許請求の範囲」の項を含む、本明細書全体の再考後に明らかになろう。

ＭＲＡＭ装置の特定の一実施形態のブロック図である。 ＭＲＡＭ装置の特定の一実施形態の上面図である。 ＭＲＡＭシステムの特定の一実施形態の断面ブロック図である。 図１のＭＲＡＭ装置の断面図である。 ＭＲＡＭデバイスを作製する方法の、説明のための特定の一実施形態の流れ図である。 特定の一実施形態による、ＭＲＡＭシステムを含む携帯型デバイスのブロック図である。 電子デバイス製造方法７００の、説明のための特定の一実施形態を示す図である。

図１を参照すると、磁気ランダムアクセスメモリ（ＭＲＡＭ）（または「メモリ」）装置の特定の一実施形態のブロック図が開示されており、全体が１００で示されている。装置１００は、第１のＭＲＡＭセル１０２および第２のＭＲＡＭセル１０４を含む。ＭＲＡＭ装置１００の説明を簡単にするために、装置１００ではセルを２つだけ示しているが、ＭＲＡＭ装置は２つよりも多いセルを含むことを理解されたい。第１のＭＲＡＭセル１０２と第２のＭＲＡＭセル１０４はほぼ同じであり、対応する各構成要素が互いの鏡像位置に、鏡像面１０１のどちらの側にも配置される。第１のＭＲＡＭセル１０２の構成要素部を詳細に説明する。第１のＭＲＡＭセル１０２の各構成要素部は、第２のＭＲＡＭセル１０４内に見出すことができる。

第１のＭＲＡＭセル１０２は、第２のＭＲＡＭセル１０４と共有のソース１０８、チャネル領域１１３、およびドレイン１１０を含むトランジスタ１１２を含む。トランジスタ１１２の上方に第１の金属層Ｍ１が配置されている。第１の金属層は、互いに絶縁されている複数の部分に分離することができる。例えば、第１の部分１１８は、ソースコンタクトシャント（ソースシャント）１０６、すなわち２つ以上のソースコンタクトを結合する導電体として機能する。Ｍ１の第２の部分１１４は、ドレインコンタクトシャント（ドレインシャント）１１４、すなわち２つ以上のドレインコネクタを結合する導電体として機能する。ソースコンタクトシャント１０６は、１つまたは複数のソースコンタクト１１６によってソース１０８に接続することができる。図１の装置１００では、ソース１０８をソースコンタクトシャント１０６に接続する２つのコンタクト１１６が示されている。２つのソースコンタクト１１６を有することによって、ソースコンタクトシャント１０６とソース１０８の間の抵抗を低減することが、ソースコンタクト１１６同士が電気的に並列であるので可能である。

ソースコンタクトシャント１０６は、導電性であるビア１１８によってソースライン１２０と電気的に接続されている。ソースライン１２０は、第１の金属層Ｍ１から電気的に絶縁されている第２の金属層Ｍ２内に配置されている。Ｍ２内のソースライン１２０は、ビア１１８、ソースコンタクトシャント１０６、およびソースコンタクト１１６を介して、ソース１０８にソース電流を供給することができる。装置１００に示されているように、ソースライン１２０は形状がほぼ直線である。すなわち、ソースライン１２０は、ほぼまっすぐの部分を有し、Ｍ２内に形成され、またソースライン１２０は、ソースコンタクトシャント１０６の主軸１０５にほぼ垂直である。ソースライン１２０は実質的に無分岐であり、これは、ソースライン１２０の主軸１２１から延びる分岐が本質的に無いことを意味する。説明のための特定の一実施形態では、ソースライン１２０は長方形の断面を有する。ソースライン１２０は形状がほぼ直線（まっすぐの線）で分岐がないので、ＭＲＡＭ装置１００の生産性が向上しうる。というのは、直線のソースラインの製造は、分岐を含むソースラインの製造よりもずっと簡単になりうるからである。

ドレインコンタクトシャント１１４もまたＭ１内に形成され、ソースコンタクトシャント１０６から電気的に絶縁されている。説明のための特定の一実施形態では、ドレインコンタクトシャント１１４は、２つのドレインコンタクト１１７によってドレイン１１０と電気的に接続されている。説明のための別の特定の一実施形態では、２つより多いドレインコンタクト、または２つより少ないドレインコンタクトでありうる。並列で機能する少なくとも２つのドレインコンタクト１１７を有することによって、ドレインコンタクトシャント１１４とドレインの間の抵抗は、１つのドレインコンタクト１１７に付随する抵抗よりも小さくなる。

ドレインコンタクトシャント１１４は、ソースライン１２０から電気的に絶縁されているＭ２層の一部分１２２に電気的に接続されている。部分１２２は、電気ビア１３０によって磁気トンネル接合部（ＭＴＪ）１５０の下部コンタクト１４０に接続されている。ＭＴＪ１５０の下部コンタクト１４０は、金属層Ｍ３内に配置されている。Ｍ３層の他の部分は、Ｍ２層から電気的に絶縁されている。したがって、電気ビア１３０は、ドレインコンタクトシャント１１４に接続されている部分１２２をＭＴＪ１５０の下部コンタクト１４０に接続する。ＭＴＪ１５０の上部コンタクト１５２は、第４の金属層Ｍ４の一部分１６０に電気的に接続され、金属層Ｍ４はＭ３層の上方に位置し、Ｍ３層から絶縁されている。

説明のための特定の一実施形態では、装置１００は、メモリ１００に記憶されたデータの一部分を取り出すための、かつ処理されたデータを出力デバイス（図示せず）に供給するためのプロセッサ（図示せず）を含む。説明のための特定の一実施形態では、装置１００は、遠隔デバイス（図示せず）と無線通信を行う動作をする。例えば、この遠隔デバイスは、携帯電話および携帯情報端末のうちの１つである。説明のための特定の一実施形態では、装置１００は、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択されたデバイス（図示せず）に含まれ、これらのデバイスに装置１００が統合される。

動作の際、ソース１０８は、セル１０２とセル１０４に共有されて、第１のＭＲＡＭセル１０２、および第２のＭＲＡＭセル１０４のそれぞれに電流を供給する。ソース１０８は、Ｍ２内に配置されたソースライン１２０から電気ビア１１８を通ってソースコンタクトシャント１０６およびソースコンタクト１１６に至る電流を受け取る。

第１のＭＲＡＭセル１０２内のＭＴＪ１５０は、主軸から外れて、すなわちトランジスタ１１３を基準にして中心外に配置されており、それによって、Ｍ３およびＭ４など高い方の層内の追加金属ラインをトランジスタ１１３に近接して配置することが可能になる。例えば、Ｍ２の別の部分（図示せず）をソースライン１２０に近接して配置し、かつソースライン１２０から絶縁して、情報を伝達するために使用できる電気路を形成することができる。

図１に断面指示線１２４および１２６が含まれている。断面指示線１２４は、指示線１２４を含む垂直方向平面断面の向きを示す。断面指示線１２４は、図１の最前面部分に置かれている。断面指示線１２６は、指示線１２６を含む断面平面に平行な第２の断面平面の向きを示し、装置１００の背景部分に位置している。断面指示線１２４および１２６のそれぞれが、後の図で参照する別の断面平面を表す。

図２は、ＭＲＡＭ装置の特定の一実施形態の上面図であり、全体が２００で示されている。図２に示された装置２００は、図１に示された装置１００とほぼ同じ装置である。図１の番号付き識別名と同じ図２の番号付き識別名は、共通の要素を指す。装置２００は、互いに鏡像配置で構成された第１のＭＲＡＭセル１０２、および第２のＭＲＡＭセル１０４を含む。ＭＲＡＭセル１０２の内部で、トランジスタ１１２はソース１０８、ドレイン１１０、およびチャネル１１３を含む。ソースコンタクトシャント１０６はソース１０８の上方に位置し、１つまたは複数のソースコンタクト１１６によってソース１０８に電気的に接続されている。ある部分にわたってほぼ直線であるソースライン１２０が、ソースコンタクトシャント１１６の上方の第２の金属層Ｍ２内に位置し、電気ビア１１８を介してソースコンタクトシャント１１６と接続されている。ドレイン１１０は、１つまたは複数のドレインコンタクト１１７によって、ドレインコンタクトシャント１１４と接続されている。

並列導電ライン２４０が、金属層Ｍ２の上方にある金属層Ｍ３内に位置する。並列導電ライン２４０は、複数の電気ビア２３０（図２にはビア２３０および２３２が示されている）によってソースライン１２０の一部分と接続されて、ソースライン１２０と並列の、ソースライン１２０の部分の抵抗を低減する電気路を形成することができる。金属層Ｍ４内に配置され、他の金属ラインから絶縁された信号ライン２２０（図１には示されていない）は、電気信号を送る経路になることができる。図２に示された信号ライン２２０は、ＭＲＡＭセル１０２またはＭＲＡＭセル１０４とは電気的に接続されていない。

Ｍ２層内に位置する導電部分１２２は、導電ビア１２３によってドレインコンタクトシャント１１４と接続されている。部分１２２は、ソースライン１２０から電気的に絶縁されている。部分１２２は、金属トンネル接合部（ＭＴＪ）１５０の下部コンタクト１４０と電気的に接続されている。ＭＴＪ１５０の上部コンタクト１５２は、Ｍ３層の上方に位置するＭ４層内に配置された金属ライン１６０と電気的に接続されている。

動作の際、ソースライン１２０は、ＭＲＡＭセル１０２および１０４のそれぞれに、ソースコンタクトシャント１０６を通って共通ソース１０８に至る電流を供給する。装置２００の利点には、中心から外れたＭＴＪ１５０の位置、直線ソースライン１２０および並列導電ライン２４０、複数のソースコンタクトおよび複数のドレインコンタクトの使用、ならびに関連のない用途に使用されるＭ２の一部分が含まれる。中心から外してＭＴＪ１５０を配置することによって、信号ライン２２０およびソースライン１２０を含むＭ２層の一部分を収容するための空間が得られる。ソースライン１２０が直線形状であると、ソースラインの形状を得るためのマスクの製作が簡単になることによって、製造が簡単になる。並列導電ライン２４０は、ソースライン１２０の抵抗を低減する。複数のソースコンタクト１１６は、ソース１０８とソースライン１２０の間の電気抵抗を低減する。複数のドレインコンタクト１１７は、ドレイン１１０とドレインコンタクトシャント１１４の間の抵抗を低減する。Ｍ２層の一部分を電気的に絶縁することによって、Ｍ２層を様々な機能に使用することができる。

図３は、ＭＲＡＭシステムの特定の一実施形態の断面ブロック図であり、全体が３００で示されている。システム３００は、図１の装置１００である第１のサブシステム１００（図１の断面指示線１２４、Ｙ１−Ｙ１’）、およびサブシステム３５０を含む。サブシステム１００は図１で示されたが、第１のＭＲＡＭセル１０２および第２のＭＲＡＭセル１０４を含む。サブシステム３５０は、第３のＭＲＡＭセル３０２および第４のＭＲＡＭセル３０４を含む。Ｍ２層内に配置されたソースライン１２０は、形状がほぼ直線であり、実質的に無分岐である。すなわち、ソースライン１２０には、ソースライン１２０の主軸１２１から延びる分岐が無い。説明のための特定の一実施形態では、Ｍ２層はほぼ平坦であり、第１のＭＲＡＭセル１０２内の第１のトランジスタ１１２から第１の距離３２０のところ、および第３のＭＲＡＭセル３０２内の第２のトランジスタ３１２から第２の距離３２２のところに配置されている。説明のための特定の一実施形態では、第１の距離３２０と第２の距離３２２はほぼ同じである。ソースライン１２０は、サブシステム１００およびサブシステム３５０に、対応するソースコンタクトシャント１０６および３０６を介してソース電流を供給する。ソースコンタクトシャント１０６および３０６は、対応するソース１０８、３０８に、１つまたは複数の対応するソースコンタクトを介してソース電流を供給する。したがって、ソースライン１２０は、共通ソース１０８を介してＭＲＡＭセル１０２および１０４にソース電流を供給し、共通ソース３０８によってＭＲＡＭセル３０２および３０４にソース電流を供給する。並列導電ライン２４０がソースライン１２０と並列に接続されている。導電ライン２４０は、Ｍ２層上方のＭ３層内に位置し、ビア２３０および２３２を含む少なくとも２つのビアによって、ソースライン１２０の一部分と並列に接続される。導電ライン２４０は、ソースライン１２０の抵抗を低くする働きをする。動作の際、ソースライン１２０は実質的に無分岐であり、ソース電流を複数のＭＲＡＭセルに供給する。サブシステム１００および３５０それぞれの複数のソースコンタクトにより、ソースライン１２０とのソースコンタクト抵抗が低くなる。

図４は、図１のＭＲＡＭ装置１００の断面図であり、全体が４００で示されている。装置４００は、第１のＭＲＡＭセル１０２および第２のＭＲＡＭセル１０４を含む。第１のＭＲＡＭセル１０２と第２のＭＲＡＭセル１０４は、互いが鏡像のような向きになっている。第１のＭＲＡＭセル１０２と第２のＭＲＡＭセル１０４は、共通ソース１０８を共有する。図４に示された断面図は、Ｙ２−Ｙ２’（図１の断面指示線１２６）である。

ドレイン１１０が、Ｍ１金属層内に位置するドレインコンタクトシャント１１４に接続されている。Ｍ１金属層は、トランジスタ１１２の上方に位置する。電気ビア１２３が、ドレインコンタクトシャント１１４を、Ｍ１金属層に近接するＭ２金属層の一部分１２２に接続する。ビア１３０は、Ｍ２金属層の一部分１２２を、Ｍ２金属層の上方に位置し、磁気トンネル接合部（ＭＴＪ）１５０の下部コンタクトに接続されているＭ３金属層の一部分１４０に接続する。ＭＴＪ１５０の上部コンタクトは、Ｍ４金属層の一部分１６０に接続されている。Ｍ４金属層の一部分１６０は、図示された２つのＭＴＪ１５０それぞれからの電流を伝導することができる。各金属層部分は、金属間誘電体（ＩＭＤ）酸化物部分４２０、４３０、４４０および４５０などのＩＭＤ酸化物によって、他の金属層部分から絶縁することができる。層間誘電体（ＩＬＤ）酸化物４１０によりドレインコンタクト１１７を周囲の面から絶縁することができ、またＩＬＤ酸化物４１０は、装置４００に構造上の支えを付加することができる。

導電部分４７０および４７２は、金属層Ｍ５の一部分から形成され、互いに電気的に絶縁されている。導電部分４７０および４７２それぞれは、信号を伝達することができ、各導電部分４７０および４７２は、第１のＭＲＡＭセル１０２および第２のＭＲＡＭセル１０４から電気的に絶縁されている。

図５は、ＭＲＡＭデバイスを作製する方法の、説明のための特定の一実施形態の流れ図である。５０２で、実質的に無分岐の直線部分を有する、図１〜３のソースライン１２０などのソースラインが金属層の一部分に形成される。説明のための特定の一実施形態では、ソースラインは、第２の金属層Ｍ２の一部分をマスキングし、Ｍ２の露出部分をエッチング処理で除去することによって製作される。５０４で、ソースラインは、ソースラインから受け取った第１の電流を供給する第１のトランジスタへの第１のビアを用いて、第１の磁気トンネル接合（ＭＴＪ）デバイスに結合される。例えば、図１〜２に示されるように、ソースライン１２０は、ビア１１８によって第１のトランジスタ１１２に結合され、ＭＴＪデバイス１５０に電流を供給する。説明のための特定の一実施形態では、導電ビアは、絶縁層内に孔をエッチングし、この孔の側壁に沿って金属を堆積して導電層間に導電結合部を形成することによって製作される。

５０６で、任意選択で、ソースラインは、第１のビアを用いて別の金属層内の導電シャントに結合され、この導電シャントは、第１のトランジスタの第１のソースコンタクト、および第１のトランジスタの第２のソースコンタクトに結合される。例えば、図１〜２は、ソースコンタクト１１６と結合されたソースコンタクトシャント１０６を示す。５０８で、ソースラインは、第２の磁気トンネル接合デバイスに第２の電流を供給するために、第２の電気ビアを用いて第２のトランジスタに結合される。例えば、図３は、ソースライン１２０をＭＲＡＭセル３０２に結合するビアを示す。５１０で、ソースラインは任意選択で、第３の電気ビアおよび第４の電気ビアを用いて別の導電ラインと並列に接続される。例えば、図２〜３は、ビア２３０を用いて並列導電ライン２４０に結合されたソースライン１２０を示す。

説明のための特定の一実施形態では、上記の操作５０２、５０４、５０６、５０８、５１０のそれぞれは、電子デバイスに組み込まれたプロセッサによって実施される。説明のための別の特定の一実施形態では、操作の一部（例えば、５０２、５０４および５０８）が、電子デバイスに組み込まれたプロセッサによって実施される。この方法は５１２で終了する。

図６を参照すると、ＭＲＡＭシステムを利用する通信デバイスなどの電子デバイスの、説明のための特定の一実施形態のブロック図が描かれており、全体が６００で示されている。電子デバイス６００は、デジタル信号プロセッサ（ＤＳＰ）６１０などのプロセッサを含む。電子デバイス６００はまた、ＤＳＰ６１０に結合された磁気ランダムアクセスメモリ（ＭＲＡＭ）６６４を含む。説明のための一例では、ＭＲＡＭ６６４は、図１〜５のいずれか、またはこれらの任意の組合せにより形成することができる。

図６はまた、デジタル信号プロセッサ６１０およびディスプレイ６２８に結合されているディスプレイコントローラ６２６を示す。符号器／復号器（ＣＯＤＥＣ）６３４もまた、デジタル信号プロセッサ６１０に結合することができる。スピーカ６３６およびマイクロフォン６３８をＣＯＤＥＣ６３４に結合することができる。

図６はまた、無線コントローラ６４０をデジタル信号プロセッサ６１０および無線アンテナ６４２に結合できることを示す。特定の一実施形態では、ＭＲＡＭ６６４、ＤＳＰ６１０、ディスプレイコントローラ６２６、ＣＯＤＥＣ６３４、および無線コントローラ６４０は、システムインパッケージデバイスまたはシステムオンチップデバイス６２２に含まれる。特定の一実施形態では、入力デバイス６３０および電源６４４がシステムオンチップデバイス６２２に結合される。さらに、特定の一実施形態では、図６に示されるように、ディスプレイ６２８、入力デバイス６３０、スピーカ６３６、マイクロフォン６３８、無線アンテナ６４２、および電源６４４は、システムオンチップデバイス６２２の外部にある。しかし、ディスプレイ６２８、入力デバイス６３０、スピーカ６３６、マイクロフォン６３８、無線アンテナ６４２、および電源６４４のそれぞれは、インタフェースまたはコントローラなどの、システムオンチップデバイス６２２の構成要素に結合することができる。

上記で開示されたデバイスおよび機能は、コンピュータ可読媒体に記憶されるコンピュータファイル（例えば、ＲＴＬ、ＧＤＳＩＩ、ＧＥＲＢＥＲなど）の形に設計し構成することができる。このようなファイルの一部またはすべては、このようなファイルに基づいてデバイスを製造する製造業者に提供することができる。結果として得られる製品には半導体ウェハが含まれ、次に、このウェハは半導体ダイの形に切断され、半導体チップの中にパッケージされる。次に、チップは、ＭＲＡＭを使用する図６のデバイスなどのデバイスに使用される。

図７は、電子デバイス製造方法７００の、説明のための特定の一実施形態を示す図である。物理的デバイス情報７０２が、製造方法７００において、研究コンピュータ７０６などで受け取られる。物理的デバイス情報７０２は、図１〜５に示されたＭＲＡＭデバイスおよびシステム、またはこれらの任意の組合せなどの半導体デバイスの、少なくとも１つの物理的特性を表す設計情報を含むことができる。例えば、物理的デバイス情報７０２は、物理パラメータ、材料特性、および研究コンピュータ７０６に結合されたユーザインタフェース７０４を介して入力される構造情報を含むことができる。研究コンピュータ７０６は、メモリ７１０などのコンピュータ可読媒体に結合された、１つまたは複数の処理コアなどのプロセッサ７０８を含む。メモリ７１０は、プロセッサ７０８により、物理的デバイス情報７０２があるファイル形式に従うように変換され、かつライブラリファイル７１２が生成されるように実行可能なコンピュータ可読命令を記憶することができる。

特定の一実施形態では、ライブラリファイル７１２は、変換された設計情報を含む少なくとも１つのデータファイルを含む。例えば、ライブラリファイル７１２は、図６のＭＲＡＭ６６４、図１〜５のＭＲＡＭ装置およびシステム、またはこれらの任意の組合せを含む半導体デバイスのライブラリを含み、このライブラリは、電子設計自動化（ＥＤＡ）ツール７２０とともに使用するために用意される。

ライブラリファイル７１２は、メモリ７１８に結合された１つまたは複数の処理コアなどのプロセッサ７１６を含む設計コンピュータ７１４において、ＥＤＡツール７２０と一緒に使用することができる。ＥＤＡツール７２０は、プロセッサ実行可能命令としてメモリ７１８に記憶され、設計コンピュータ７１４のユーザが、ライブラリファイル７１２の図１〜５のＭＲＡＭ方法、装置およびシステム、図６の電子デバイス、またはこれらの任意の組合せを使用して回路を設計できるようにすることができる。例えば、設計コンピュータ７１４のユーザは、設計コンピュータ７１４に結合されたユーザインタフェース７２４を介して、回路設計情報７２２を入力することができる。回路設計情報７２２は、図１〜５のＭＲＡＭ装置およびシステム内の無分岐ソースライン、図６の通信デバイス、またはこれらの任意の組合せなどの半導体デバイスの、少なくとも１つの物理特性を表す設計情報を含むことができる。説明すると、回路設計特性には、回路設計における特定の回路の識別および他の要素との関係、位置決め情報、フィーチャサイズ情報、内部接続情報、または半導体デバイスの物理特性を表す他の情報が含まれうる。

設計コンピュータ７１４は、回路設計情報７２２を含む設計情報を、あるファイル形式に従うように変換する構成とすることができる。説明すると、このファイル形成では、平面幾何形状、テキストラベル、および回路配置に関する他の情報を表すデータベースバイナリファイル形式を、グラフィックデータシステム（ＧＤＳＩＩ）ファイル形式などの階層形式で含むことができる。設計コンピュータ７１４は、ＧＤＳＩＩファイル７２６などの変換された設計情報を含むデータファイルを生成するように構成することができ、ＧＤＳＩＩファイル７２６は、無分岐ソースラインを含む図１〜５のＭＲＡＭ装置、システムおよび方法のいずれかを記述する情報を、他の回路または情報に加えて含む。説明すると、データファイルは、システムオンチップ（ＳＯＣ）に対応する情報を含むことができ、このＳＯＣは、図６の通信デバイスを含み、また追加の電子回路および構成要素もＳＯＣの中に含む。

ＧＤＳＩＩファイル７２６は製造工程７２８で受け取られて、ＧＤＳＩＩファイル７２６内の変換された情報に従って、図１〜３の無分岐ソースラインを含むＭＲＡＭ装置およびシステムを製造することができる。例えば、デバイス製造工程は、ＧＤＳＩＩファイル７２６をマスク製造者７３０に提供して、代表的マスク７３２として示された、フォトリソグラフィ加工で使用されるべきマスクなど１つまたは複数のマスクを作り出すことを含むことができる。マスク７３２は、製造工程中で使用して１つまたは複数のウェハ７３４を生成することができ、ウェハ７３４は、試験され、代表的ダイ７３６などのダイに分離することができる。ダイ７３６は、図１〜５の１つまたは複数のＭＲＡＭ装置またはシステム、図６の電子デバイス、またはこれらの任意の組合せを含む回路を含む。

ダイ７３６は、パッケージング工程７３８に供給することができ、そこで代表的パッケージ７４０に組み込まれる。例えば、パッケージ７４０は、単一のダイ７３６、またはシステムインパッケージ（ＳｉＰ）構成などの複数のダイを含むことができる。パッケージ７４０は、電子デバイス技術合同協議会（ＪＥＤＥＣ）標準規格などの１つまたは複数の標準規格または仕様に準拠するように構成することができる。

パッケージ７４０に関する情報は、コンピュータ７４６に記憶された部品ライブラリなどによって、様々な製品設計者に配信することができる。コンピュータ７４６は、メモリ７５０に結合された、１つまたは複数の処理コアなどのプロセッサ７４８を含むことができる。プリント回路基板（ＰＣＢ）ツールは、プロセッサ実行可能命令としてメモリ７５０に記憶され、コンピュータ７４６のユーザからユーザインタフェース７４４を介して受け取られるＰＣＢ設計情報７４２を処理することができる。ＰＣＢ設計情報７４２は、パッケージされた半導体デバイスの回路基板上の物理的配置情報を含むことができ、このパッケージされた半導体デバイスは、図１〜５のＭＲＡＭ装置およびシステム、図６の電子デバイス、またはこれらの任意の組合せを含むパッケージ７４０に相当する。

コンピュータ７４６は、ＰＣＢ設計情報７４２を変換して、ＧＥＲＢＥＲファイル７５２などのデータファイルを、パッケージされた半導体デバイスの回路基板上の物理的配置情報、ならびにトレースおよびビアなどの電気接続部の配置を含むデータと共に生成することができ、このパッケージされた半導体デバイスは、図１〜５のＭＲＡＭ装置およびシステム、図６の通信デバイス、またはこれらの任意の組合せのいずれかを含むパッケージ７４０に相当する。別の実施形態では、変換されたＰＣＢ設計情報によって生成されるデータファイルは、ＧＥＲＢＥＲ形式以外の形式を有することができる。

ＧＥＲＢＥＲファイル７５２は、基板アセンブリ工程７５４で受け取られ、ＧＥＲＢＥＲファイル７５２内に格納された設計情報に従って製造された、代表的ＰＣＢ７５６などのＰＣＢを作り出すために使用することができる。例えば、ＧＥＲＢＥＲファイル７５２は、ＰＣＢ生産工程の様々なステップを実施するために、１つまたは複数の機械にアップロードすることができる。ＰＣＢ７５６には、パッケージ７４０を含む電子部品を実装して（ｐｏｐｕｌａｔｅｄ）、代表的プリント回路アセンブリ（ＰＣＡ）７５８を形成することができる。

ＰＣＡ７５８は、製品製造工程７６０で受け取られ、第１の代表的電子デバイス７６２および第２の代表的電子デバイス７６４などの、１つまたは複数の電子デバイスに一体化することができる。説明のための非限定的な一例として、第１の代表的電子デバイス７６２もしくは第２の代表的電子デバイス７６４、または両方は、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択することができる。説明のための非限定的な別の例として、電子デバイス７６２および７６４のうちの１つ以上を、携帯電話、手持ち式パーソナル通信システム（ＰＣＳ）ユニットなどの遠隔ユニット、携帯情報端末などの携帯型データユニット、全地球測位システム（ＧＰＳ）使用可能デバイス、ナビゲーションデバイス、計器読取り機器などの固定位置データユニット、またはデータもしくはコンピュータ命令を記憶もしくは取り出す他の任意のデバイス、あるいはこれらの任意の組合せとすることができる。図１〜６のうちの１つ以上で、本開示の教示による遠隔ユニットが示されることがあるが、本開示は、これら例示的な図示のユニットに限定されない。本開示の諸実施形態は、メモリを含む能動集積回路と、試験および特性評価のためのオンチップ回路とが含まれる任意のデバイスで適切に用いることができる。

したがって、図１〜６のいずれのＭＲＡＭ装置およびシステムも、説明のための方法７００で示されたように、製造、加工し、また電子デバイスの中に組み込むことができる。図１〜５に関して開示された実施形態の１つまたは複数の態様は、様々な加工段階でライブラリファイル７１２、ＧＤＳＩＩファイル７２６、およびＧＥＲＢＥＲファイル７５２などの中に含めることができ、さらには、研究コンピュータ７０６のメモリ７１０、設計コンピュータ７１４のメモリ７１８、コンピュータ７４６のメモリ７５０、基板センブリ工程７５４など様々な段階で使用される１つまたは複数の他のコンピュータまたはプロセッサのメモリ（図示せず）に記憶することができ、また、マスク７３２、ダイ７３６、パッケージ７４０、ＰＣＡ７５８、試作品の回路もしくはデバイスなど他の製品（図示せず）などの１つもしくは複数の他の物理的な実施形態、またはこれらの組合せに組み込むこともできる。物理的なデバイス設計から最終製品に至る生産の様々な代表的段階が描写されているが、他の実施形態では、用いられる段階がもっと少ないことがあり、あるいは付加的な段階が含まれることもある。同様に、方法７００は、単一のエンティティによって、あるいは方法７００の様々な段階を実施する１つまたは複数のエンティティによって実施することができる。

当業者であれば、本明細書で開示された諸実施形態と関連して記述された、説明のための様々な論理ブロック、構成、モジュール、回路、およびアルゴリズムステップは、電子的ハードウェア、コンピュータソフトウェア、または両者の組合せとして実施できることをさらに理解されよう。ハードウェアとソフトウェアのこの相互交換可能性を明確に示すために、説明のための様々な構成要素、ブロック、構成、モジュール、回路、およびステップを上記で、これらの機能に関して一般的に説明した。このような機能がハードウェアとして実施されるかソフトウェアとして実施されるかは、具体的な用途、およびシステム全体に課せられる設計制約条件によって決まる。当業者は、記述された機能を、それぞれの具体的な用途に対し様々な方法で実施することができるが、このような実施の決定により本開示の範囲からの逸脱が生じると解釈されるべきではない。

本明細書に開示された実施形態と関連して説明された方法またはアルゴリズムの諸ステップは、直接ハードウェアで、プロセッサによって実行されるソフトウェアモジュールで、またはこれら２つの組合せで具現化することができる。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読出し専用メモリ（ＲＯＭ）、プログラム可能読出し専用メモリ（ＰＲＯＭ）、消去可能プログラム可能読出し専用メモリ（ＥＰＲＯＭ）、電気的消去可能プログラム可能読出し専用メモリ（ＥＥＰＲＯＭ）、レジスタ、ハードディスク、取外し可能ディスク、コンパクトディスク読出し専用メモリ（ＣＤ−ＲＯＭ）、または当技術分野で知られている他の任意の形態の記憶媒体に常駐することができる。例示的な記憶媒体はプロセッサに結合され、その結果プロセッサは、記憶媒体との間で情報の読出しおよび情報の書込みができるようになる。代替実施形態では、記憶媒体がプロセッサと一体化していることがある。これらプロセッサおよび記憶媒体は、特定用途向け集積回路（ＡＳＩＣ）内にあってもよい。このＡＳＩＣは、コンピューティングデバイスまたはユーザ端末内にあってもよい。代替実施形態では、プロセッサおよび記憶媒体は、個別構成要素としてコンピューティングデバイスまたはユーザ端末内にあることもある。

開示された実施形態についての前の説明は、どの当業者でも開示された実施形態を製作または使用できるように提示されている。これらの実施形態に対する様々な修正は、当業者には容易に明らかになるであろうし、本明細書で定義された原理は、本開示の範囲から逸脱することなく、他の実施形態にも適用することができる。したがって、本開示は、本明細書に示された実施形態に限定されるものではなく、添付の特許請求の範囲によって定義された原理および新規の特徴と一致する、実現可能な最も広い範囲が与えられるべきものである。

１００ 磁気ランダムアクセスメモリ（ＭＲＡＭ）装置
１０１ 鏡像面
１０２ 第１のＭＲＡＭセル
１０４ 第２のＭＲＡＭセル
１０５ ソースコンタクトシャントの主軸
１０６ ソースコンタクトシャント
１０８ ソース
１１０ ドレイン
１１２ トランジスタ
１１３ チャネル領域
１１４ ドレインコンタクトシャント（ドレインシャント）
１１６ ソースコンタクト
１１７ ドレインコンタクト
１１８ 電気ビア
１２０ ソースライン
１２１ ソースラインの主軸
１２２ Ｍ２金属層の一部分
１２３ 電気ビア、導電ビア
１２４ 断面指示線
１２６ 断面指示線
１３０ ビア、電気ビア
１４０ ＭＴＪの下部コンタクト
１５０ 磁気トンネル接合部（ＭＴＪ）
１５２ ＭＴＪの上部コンタクト
１６０ 金属層Ｍ４の一部分、金属ライン
２００ ＭＲＡＭ装置
２２０ 信号ライン
２３０ ビア
２３２ ビア
２４０ 並列導電ライン
３０２ 第３のＭＲＡＭセル
３０４ 第４のＭＲＡＭセル
３０６ ソースコンタクトシャント
３０８ ソース
３１２ 第２のトランジスタ
３２０ 第１の距離
３２２ 第２の距離
３５０ サブシステム
４１０ 層間誘電体（ＩＬＤ）酸化物
４２０ 金属間誘電体（ＩＭＤ）酸化物部分
４３０ 金属間誘電体（ＩＭＤ）酸化物部分
４４０ 金属間誘電体（ＩＭＤ）酸化物部分
４５０ 金属間誘電体（ＩＭＤ）酸化物部分
４７０ 導電部分
４７２ 導電部分
６００ 電子デバイス
６１０ デジタル信号プロセッサ（ＤＳＰ）
６２２ システムオンチップデバイス
６２６ ディスプレイコントローラ
６２８ ディスプレイ
６３０ 入力デバイス
６３４ 符号器／復号器（ＣＯＤＥＣ）
６３６ スピーカ
６３８ マイクロフォン
６４０ 無線コントローラ
６４２ 無線アンテナ
６４４ 電源
６６４ 磁気ランダムアクセスメモリ（ＭＲＡＭ）
Ｍ１ 第１の金属層
Ｍ２ 第２の金属層
Ｍ３ 金属層
Ｍ４ 第４の金属層
Ｍ５ 金属層

Claims (37)

1. 金属層の一部分を、ほぼ直線の部分を有するソースラインの中に形成するステップと、
   前記ソースラインを、前記ほぼ直線の部分で、第１のビアを使用して第１のトランジスタに結合するステップであって、前記第１のトランジスタが、前記ソースラインから受け取った第１の電流を第１の磁気トンネル接合デバイスに供給するように構成されるステップと、
   前記ソースラインを、第２のビアを使用して第２のトランジスタに結合するステップであって、前記第２のトランジスタが、前記ソースラインから受け取った第２の電流を第２の磁気トンネル接合デバイスに供給するように構成されるステップと、
   を含む、磁気トンネル接合メモリシステムを作製する方法であって、
   前記ソースラインの一部分が、第３のビアおよび第４のビアを使用することによって、別の導電ラインのほぼ直線の部分と並列に接続される、方法。
2. 前記ソースラインが実質的に無分岐である、請求項１に記載の方法。
3. 前記金属層がほぼ平坦であり、前記第１のトランジスタから第１の距離のところ、および前記第２のトランジスタから第２の距離のところに配置される、請求項１に記載の方法。
4. 前記第１の距離と前記第２の距離がほぼ同じである、請求項３に記載の方法。
5. 前記第１のビアが前記ソースラインを別の金属層内のシャントに接続し、前記シャントが、
   前記第１のトランジスタのソース端子に結合された第１のソースコンタクトと、
   前記第１のトランジスタのソース端子に結合された第２のソースコンタクトと、
   に結合される、請求項１に記載の方法。
6. 前記金属層を形成するステップと、前記ソースラインを前記第１のトランジスタに電気的に接続するステップと、前記ソースラインを前記第２のトランジスタに電気的に接続するステップとが、電子デバイスに組み込まれたプロセッサによって制御される、請求項１に記載の方法。
7. 金属層の一部分を、ほぼ直線の部分を有するソースラインの中に形成する第１のステップと、
   前記ソースラインを、前記ほぼ直線の部分で、第１のビアを使用して第１のトランジスタに結合する第２のステップであって、前記第１のトランジスタが、前記ソースラインから受け取った第１の電流を第１の磁気トンネル接合デバイスに供給するように構成される、第２のステップと、
   前記ソースラインを、第２のビアを使用して第２のトランジスタに結合する第３のステップであって、前記第２のトランジスタが、前記ソースラインから受け取った第２の電流を第２の磁気トンネル接合デバイスに供給するように構成される、第３のステップと、
   を含む方法であって、
   前記第１のビアが前記ソースラインを別の金属層内のシャントに接続し、前記シャントが、
   前記第１のトランジスタのソース端子に結合された第１のソースコンタクトと、
   前記第１のトランジスタのソース端子に結合された第２のソースコンタクトと、
   に結合され、
   前記ソースラインの一部分が、第３のビアおよび第４のビアを使用することによって、別の導電ラインのほぼ直線の部分と並列に接続される、方法。
8. 前記第１のステップ、前記第２のステップ、および前記第３のステップが、電子デバイスに組み込まれたプロセッサによって実施される、請求項７に記載の方法。
9. データを記憶するメモリであって、前記メモリが、
   第１のソース端子を含む第１のトランジスタと、
   前記第１のトランジスタに接続された第１の磁気トンネル接合（ＭＴＪ）デバイスと、
   導電性であり、かつほぼ直線である第１の領域を含むソースラインであって、前記ソースラインが、前記第１のソース端子で第１の電流を前記第１のトランジスタに供給し、前記ソースラインが、第１のビアを使用して前記第１の領域から前記第１のソース端子まで結合され、前記ソースラインが第２の電流を第２のトランジスタに供給する、ソースラインと、
   第３のビアおよび第４のビアを使用して前記ソースラインの少なくとも一部分と並列に接続されている導電ラインと、
   を備える、メモリを備える装置。
10. 前記ソースラインが実質的に無分岐である、請求項９に記載の装置。
11. 前記メモリ内に記憶されたデータの一部分を取り込み、かつ処理されたデータを出力デバイスに供給するプロセッサをさらに備える、請求項９に記載の装置。
12. 前記装置が遠隔ステーションと無線通信を行う動作をする、請求項９に記載の装置。
13. 前記遠隔ステーションが、携帯電話、携帯情報端末、およびセットトップボックスのうちの１つを備える、請求項１２に記載の装置。
14. 前記ソースラインが、第２のビアを使用して前記第２のトランジスタに電気的に接続される、請求項９に記載の装置。
15. 前記第２のトランジスタが、前記第２の電流の一部分を第２のＭＴＪデバイスに供給する、請求項９に記載の装置。
16. 前記第１のビアが前記ソースラインを、前記第１のソース端子に結合されている第１の金属層のシャント部に結合し、前記シャント部が、前記第１のソース端子に結合されている第１のソースコンタクトに結合され、また前記シャント部が、前記第１のソース端子に結合されている第２のソースコンタクトに結合される、請求項９に記載の装置。
17. 前記第１のトランジスタの前記第１のソース端子を共通ソース端子として利用する第３のトランジスタであって、第３のＭＴＪデバイスに第３の電流を供給する第３のトランジスタをさらに備える、請求項９に記載の装置。
18. 少なくとも１つの半導体ダイに組み込まれる、請求項９に記載の装置。
19. セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択され、その中に前記メモリが組み込まれるデバイスをさらに備える、請求項９に記載の装置。
20. 半導体製造システムにより、
    ほぼ直線の領域を有する、導電材料を含むソースラインが形成されるようにし、かつ
    導電性である第２のソースラインが形成され、かつ前記第２のソースラインが、第３のビアおよび第４のビアを使用して前記ソースラインの少なくとも一部分と並列に接続されるようにする、コンピュータ実行可能命令を含むコンピュータ可読有形媒体であって、
    前記ソースラインが電流を第１のメモリセルおよび第２のメモリセルに供給し、
    前記第１のメモリセルが、第１のビアを使用して前記ソースラインに結合された第１のトランジスタを含み、前記第１のトランジスタが第１の電流を第１の磁気トンネル接合（ＭＴＪ）デバイスに供給し、
    前記第２のメモリセルが、第２のビアを使用して前記ソースラインに結合された第２のトランジスタを含み、前記第２のトランジスタが第２の電流を第２のＭＴＪデバイスに供給する、コンピュータ可読有形媒体。
21. 前記ソースラインが金属層の第１の部分内に形成され、前記第１のＭＴＪデバイスが、前記金属層の第２の部分によって前記第１のトランジスタに電気的に接続される、請求項２０に記載のコンピュータ可読有形媒体。
22. 前記第１のメモリセルが、前記第１のトランジスタのソース端子を備える第３のトランジスタソース端子を有する第３のトランジスタを含む、請求項２０に記載のコンピュータ可読有形媒体。
23. 前記第１のビアが前記ソースラインを、前記第１のトランジスタの第１のソースコンタクトと前記第１のトランジスタの第２のソースコンタクトとに結合されている電気シャントに直接接続する、請求項２０に記載のコンピュータ可読有形媒体。
24. ほぼ直線の部分を有するソースラインを形成する手段と、
    前記ソースラインを、第１のビアを使用することによって第１のトランジスタに結合する手段であって、前記第１のトランジスタが、前記ソースラインから受け取った第１の電流を第１の磁気トンネル接合デバイスに供給するように構成される手段と、
    前記ソースラインを、第２のビアを使用することによって第２のトランジスタに結合する手段であって、前記第２のトランジスタが、前記ソースラインから受け取った第２の電流を第２の磁気トンネル接合デバイスに供給するように構成される手段と、
    を備える、磁気トンネル接合メモリデバイスを作製する装置であって、
    前記第１のビアが前記ソースラインを、前記第１のトランジスタの第１のソースコンタクトと前記第１のトランジスタの第２のソースコンタクトとに結合されている電気シャントに直接接続し、前記ソースラインの一部分が、２つのビアを使用することによって、別の導電ラインのほぼ直線の部分と並列に接続される、装置。
25. 前記ソースラインが実質的に無分岐である、請求項２４に記載の装置。
26. 前記ソースラインを、第３のビアを使用して第３のトランジスタに結合する手段をさらに備え、前記第３のトランジスタが、前記ソースラインから受け取った第３の電流を第３の磁気トンネル接合デバイスに供給するように構成され、前記第３のトランジスタがソース端子を前記第１のトランジスタと共有する、請求項２４に記載の装置。
27. 少なくとも１つの半導体ダイに組み込まれる、請求項２４に記載の装置。
28. セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択され、その中に前記磁気トンネル接合メモリデバイスが組み込まれるデバイスをさらに備える、請求項２４に記載の装置。
29. 半導体デバイスの少なくとも１つの物理的特性を表す設計情報を受け取るステップであって、前記半導体デバイスが、データを記憶するメモリを含み、前記メモリが、
    第１のソース端子を含む第１のトランジスタと、
    前記第１のトランジスタに結合された第１の磁気トンネル接合（ＭＴＪ）デバイスと、
    導電性であり、かつほぼ直線である第１の領域を含むソースラインであって、前記ソースラインが、前記第１のソース端子で第１の電流を前記第１のトランジスタに供給し、また前記ソースラインが、第１のビアを使用して前記第１の領域を前記第１のソース端子に結合し、前記ソースラインが第２の電流を第２のトランジスタに供給する、ソースラインと、
    第３のビアおよび第４のビアを使用することによって前記ソースラインの少なくとも一部分と並列に接続される、導電ラインと、
    備える、ステップと、
    前記設計情報をファイル形式に従うように変換するステップと、
    前記変換された設計情報を含むデータファイルを生成するステップと、を含む方法であって、
    前記第１のビアが前記ソースラインを、前記第１のトランジスタの第１のソースコンタクトと前記第１のトランジスタの第２のソースコンタクトとに結合されている電気シャントに直接接続する、方法。
30. 前記ファイル形式がＧＤＳＩＩ形式である、請求項２９に記載の方法。
31. 半導体デバイスに対応する設計情報を含むデータファイルを受け取るステップと、
    前記設計情報に従って前記半導体デバイスを製造するステップであって、前記半導体デバイスが、データを記憶するメモリを含み、前記メモリが、
    第１のソース端子を含む第１のトランジスタと、
    前記第１のトランジスタに結合された第１の磁気トンネル接合（ＭＴＪ）デバイスと、
    導電性であり、かつほぼ直線である第１の領域を含むソースラインであって、前記ソースラインが、前記第１のソース端子で第１の電流を前記第１のトランジスタに供給し、前記ソースラインが、第１のビアを使用して前記第１の領域を前記第１のソース端子に結合し、また前記ソースラインが第２の電流を第２のトランジスタに供給する、ソースラインと、
    第３のビアおよび第４のビアを使用することによって前記ソースラインの少なくとも一部分と並列に接続される、導電ラインと、
    を備える、ステップと、
    を含む方法であって、
    前記第１のビアが前記ソースラインを、前記第１のトランジスタの第１のソースコンタクトと前記第１のトランジスタの第２のソースコンタクトとに結合されている電気シャントに直接接続する、方法。
32. 前記ファイル形式がＧＤＳＩＩ形式である、請求項３１に記載の方法。
33. 回路基板上のパッケージされた半導体デバイスの物理的位置情報を含む設計情報を受け取るステップであって、前記パッケージされた半導体デバイスが、
    第１のソース端子を含む第１のトランジスタと、
    前記第１のトランジスタに結合された第１の磁気トンネル接合（ＭＴＪ）デバイスと、
    導電性であり、かつほぼ直線である第１の領域を含むソースラインであって、前記ソースラインが、前記第１のソース端子で第１の電流を前記第１のトランジスタに供給し、前記ソースラインが、第１のビアを使用して前記第１の領域と前記第１のソース端子を結合し、また前記ソースラインが第２の電流を第２のトランジスタに供給する、ソースラインと、
    第３のビアおよび第４のビアを使用することによって前記ソースラインの少なくとも一部分と並列に接続される、導電ラインと、
    を備える半導体構造体を含む、ステップと、
    前記設計情報を変換してデータファイルを生成するステップと、
    を含む方法であって、
    前記第１のビアが前記ソースラインを、前記第１のトランジスタの第１のソースコンタクトと前記第１のトランジスタの第２のソースコンタクトとに結合されている電気シャントに直接接続する、方法。
34. 前記データファイルがＧＥＲＢＥＲ形式を有する、請求項３３に記載の方法。
35. 回路基板上のパッケージされた半導体デバイスの物理的位置情報を含め、設計情報を含むデータファイル受け取るステップと、
    前記設計情報に従って前記回路基板を製造するステップであって、前記パッケージされた半導体デバイスが、
    第１のソース端子を含む第１のトランジスタと、
    前記第１のトランジスタに結合された第１の磁気トンネル接合（ＭＴＪ）デバイスと、
    導電性であり、かつほぼ直線である第１の領域を含むソースラインであって、前記ソースラインが、前記第１のソース端子で第１の電流を前記第１のトランジスタに供給し、前記ソースラインが、第１のビアを使用して前記第１の領域と前記第１のソース端子を結合し、また前記ソースラインが第２の電流を第２のトランジスタに供給する、ソースラインと、
    第３のビアおよび第４のビアを使用することによって前記ソースラインの少なくとも一部分と並列に接続される、導電ラインと、
    を備える、ステップと、
    を含む方法であって、
    前記第１のビアが前記ソースラインを、前記第１のトランジスタの第１のソースコンタクトと前記第１のトランジスタの第２のソースコンタクトとに結合されている電気シャントに直接接続する、方法。
36. 前記データファイルがＧＥＲＢＥＲ形式を有する、請求項３５に記載の方法。
37. 前記回路基板を、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択されたデバイスに組み込むステップをさらに含む、請求項３５に記載の方法。

Images