WO2005031869A1 - 半導体装置，半導体装置の製造方法，半導体製造装置及びコンピュータ記録媒体 - Google Patents

半導体装置，半導体装置の製造方法，半導体製造装置及びコンピュータ記録媒体 Download PDF

Info

Publication number
WO2005031869A1
WO2005031869A1 PCT/JP2004/013823 JP2004013823W WO2005031869A1 WO 2005031869 A1 WO2005031869 A1 WO 2005031869A1 JP 2004013823 W JP2004013823 W JP 2004013823W WO 2005031869 A1 WO2005031869 A1 WO 2005031869A1
Authority
WO
WIPO (PCT)
Prior art keywords
lower electrode
capacitor
semiconductor device
insulating film
plasma
Prior art date
Application number
PCT/JP2004/013823
Other languages
English (en)
French (fr)
Inventor
Masaru Sasaki
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to EP04788006A priority Critical patent/EP1670060A1/en
Priority to JP2005514196A priority patent/JPWO2005031869A1/ja
Publication of WO2005031869A1 publication Critical patent/WO2005031869A1/ja
Priority to US11/388,990 priority patent/US7524774B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Definitions

  • the present invention relates to a semiconductor device having a capacitor formed by using a plasma process, a method of manufacturing the same, a semiconductor manufacturing device capable of performing a plasma process used when forming the capacitor, and a computer recording device.
  • Media related a semiconductor device having a capacitor formed by using a plasma process, a method of manufacturing the same, a semiconductor manufacturing device capable of performing a plasma process used when forming the capacitor, and a computer recording device.
  • a DRAM as a semiconductor device has a structure in which a memory cell has a MOS transistor and a capacitor for storing a charge for storage.
  • MOS transistor MOS transistor
  • capacitor for storing a charge for storage.
  • reduction in the size of transistors and capacitors in the semiconductor devices has been required.
  • the capacitance of a capacitor is proportional to its area and inversely proportional to its thickness, there is naturally a limit in reducing its thickness.
  • Insulator Semiconductor structure is often used.
  • polysilicon is used for the semiconductor layer (lower electrode) of the MIS structure.
  • titanium nitride may be used in a peripheral circuit of a logic device instead of the lower electrode made of a polysilicon material.
  • the surface of titanium nitride as the lower electrode of the capacitor is oxidized when heat-treated as in the case of polysilicon. As a result, TiO is formed and the conductive resistance increases.
  • Another problem is that the apparent thickness of the insulating film constituting the capacitor increases and the capacitance decreases.
  • Japanese Patent Publication No. 2001-274148 discloses a method of forming a silicon nitride film on a silicon oxide film by plasma processing.
  • Patent Document 1 Japanese Patent Publication No. 2001-274148
  • the present invention has been made in view of the above situation, and has as its object to provide a semiconductor device capable of suppressing a decrease in the capacitance of a capacitor without increasing the film thickness, a method of manufacturing the same, and a manufacturing apparatus thereof. And It also aims to suppress leakage current in capacitors.
  • a first aspect of the present invention is a semiconductor device having a capacitor, wherein the capacitor includes a lower electrode, an upper electrode, the lower electrode, and the upper electrode. And a surface of the lower electrode on the side of the insulating layer is nitrided.
  • a second aspect of the present invention is a method of manufacturing a semiconductor device, comprising: forming a lower electrode for a capacitor on a semiconductor substrate; nitriding a surface of the lower electrode; Forming an insulating film on the electrode; and forming an upper electrode on the insulating film.
  • a third aspect of the present invention relates to an apparatus used in a manufacturing process of a capacitor having an upper electrode, a lower electrode, and an insulating film formed between these electrodes.
  • a processing container for accommodating a semiconductor substrate; a gas supply unit for supplying a gas according to a process into the processing container; and a microwave supply unit for supplying a microwave for exciting plasma in the processing container. . Then, after loading the semiconductor substrate on which the lower electrode is formed into the processing container so as to form a nitride film on the surface of the lower electrode, the gas supply unit supplies nitrogen gas to the processing container.
  • the surface is nitrided, thereby improving the oxidation resistance during a heat treatment in a later step.
  • the capacitance of the capacitor is large, the effect when the present invention is applied to the DRAM capacitor is more remarkable.
  • the surface of the titanium nitride Nitriding to form a nitrogen-rich layer improves the oxidation resistance during the heat treatment in a later step, as in the case of the lower electrode made of polysilicon.
  • a step of forming a lower electrode for a capacitor on a semiconductor substrate, a step of nitriding a surface of the lower electrode, a step of forming an insulating film on the lower electrode, and a step of forming an upper electrode on the insulating film Is performed, for example, in a semiconductor manufacturing apparatus.
  • Each of these steps is executed by the computer controlling the semiconductor manufacturing apparatus based on the software of the computer recording medium.
  • FIG. 1 is an explanatory view of a cross section showing a structure of a capacitor according to a first embodiment of the present invention.
  • FIG. 2 is a flowchart illustrating an example of a method for manufacturing a semiconductor device of the present invention.
  • FIG. 3 is a cross-sectional view illustrating a structure of a plasma processing apparatus according to the present invention.
  • FIG. 4 is a graph showing the operation and effect of the capacitor according to the first embodiment.
  • FIG. 5 is an explanatory diagram of a cross section showing a structure of a capacitor according to a second example of the present invention.
  • FIG. 6 is a process chart showing a part of the manufacturing process of the capacitor according to the second embodiment.
  • FIG. 6 (A) shows a state of depositing titanium nitride
  • FIG. 6 (B) shows a nitrogen nitride by plasma nitriding.
  • FIG. 4 shows a state in which a layer is formed.
  • FIG. 7 is a graph showing the operation and effect of the capacitor according to the second embodiment.
  • FIG. 8 is a graph showing the operation and effect of the capacitor according to the second embodiment.
  • FIG. 9 is a graph showing the pressure dependency of the film thickness during the plasma nitriding treatment.
  • Each of the multiple memory cells that make up the DRAM has a structure that includes one MOS transistor, one capacitor, and an element isolation region.
  • a MOS transistor is composed of, for example, a source electrode and a drain electrode, a gate insulating film and a gate electrode, which are N-type doped on a P-type silicon substrate.
  • the drain electrode is connected to a bit line.
  • the gate electrode is connected to a word line.
  • a protective oxide film is formed around the gate electrode.
  • FIG. 1A shows the structure of the capacitor 10 according to the first embodiment of the present invention.
  • the capacitor 10 includes an interlayer insulating film 17 formed on a silicon substrate 11, a lower electrode 12 formed on the interlayer insulating film 17, an insulating film 14 formed on the lower electrode 12, and an insulating film 14. And an upper electrode layer 16 formed thereon.
  • the upper electrode layer 16 is a metal layer such as TiN, and the lower electrode 12 also has a polysilicon force.
  • the lower electrode 12 has a nitride layer 18 on the side in contact with the insulating film 14.
  • the capacitor 10 is electrically connected to the source 15 of the MOS transistor and the polysilicon 19.
  • a contact hole is opened in the interlayer insulating film 17 by etching, and polysilicon is deposited by a CVD method or the like to form the lower electrode 12 (Step Sl).
  • a nitride layer 18 (polysilicon nitride film) is formed on the surface of the lower electrode 12 by plasma nitriding (step S2).
  • the insulating film 14 is formed on the nitride film 18 (Step S3).
  • further upper electrode layer 16 is formed (Step S4).
  • Step S4 necessary etching is performed to form a concavo-convex shape in order to increase the surface area, and the capacitor 10 is formed.
  • FIG. 3 schematically shows a configuration of a semiconductor manufacturing apparatus (plasma processing apparatus) 20 used for the plasma nitriding processing of the present invention.
  • the semiconductor manufacturing apparatus 20 has a processing vessel 21 provided with a substrate holding table 22 for holding a silicon wafer W as a substrate to be processed.
  • a heater 22a is provided inside the substrate holder 22, and the silicon wafer W can be heated to a desired temperature by supplying power from a power supply 22b.
  • the gas (gas) in the processing vessel 21 is exhausted from the exhaust ports 21A and 21B via an exhaust pump 21C.
  • a gas baffle plate (partition plate) 211 that also has an aluminum force is arranged around the substrate holding table 22.
  • a quartz cover 212 is provided on the upper surface of the gas baffle plate 211.
  • An opening is provided above the processing container 21 so as to correspond to the silicon wafer W on the substrate holder 22. This opening is closed by a dielectric plate 23 that also generates quartz or Al 2 O force.
  • a planar antenna 24 is disposed above the dielectric plate 23 (outside the processing container 21).
  • the planar antenna 24 has a plurality of slots 24a for transmitting electromagnetic waves supplied from the waveguide.
  • a wavelength shortening plate 25 and a waveguide 28 are arranged.
  • a cooling plate 26 is arranged outside the processing vessel 21 so as to cover the upper part of the wavelength shortening plate 25. Inside the cooling plate 26, a refrigerant passage 26a through which the refrigerant flows is provided.
  • a gas supply port 27 for introducing a gas during plasma nitriding is provided on the inner side wall of the processing container 21.
  • an argon gas supply source 41 and a nitrogen gas supply source 42 are prepared as processing gas supply sources, and valves 41a and 42a, mass flow controllers 41b and 42b for adjusting flow rates, and valves 41c and 42c are provided. It is connected to the gas supply port 27 via. Further, inside the inner wall of the processing container 21, a refrigerant channel 21a is formed so as to surround the entire container.
  • the semiconductor manufacturing apparatus 20 is provided with an electromagnetic wave generator (magnetron) 29 for generating electromagnetic waves of several GHz for exciting plasma.
  • the microwave generated by the electromagnetic wave generator 29 propagates through the waveguide 28 and is introduced into the processing vessel 21.
  • the semiconductor manufacturing apparatus 20 is controlled by a control device 51.
  • the control device 51 has a central processing unit 52, a support circuit 53, and a recording medium 54 containing the related control software.
  • the control device 51 controls, for example, the supply and stop of the gas from the gas supply port 27, the flow rate adjustment, the temperature adjustment of the heater 22a, the exhaust of the exhaust pump 21C, and the electromagnetic wave generator 29, and the like. The necessary control in each process in which the plasma processing is performed is performed.
  • the central processing unit 52 of the control device 51 a processor of a general-purpose computer can be used.
  • the storage medium 54 various types of storage media such as a RAM, a ROM, a flexible disk, and a hard disk can be used.
  • the support circuit 53 is connected to the central processing unit 52 to support the processor in various ways.
  • the main part of the semiconductor manufacturing equipment 20 is configured as described above! RU
  • the wafer W having the lower electrode 12 formed on the silicon substrate 11 is set on the substrate holder 22. After that, the air inside the processing vessel 21 is exhausted through the exhaust ports 21A and 21B. The inside of the processing container 21 is set to a predetermined processing pressure. An inert gas such as an argon gas and a nitrogen gas is supplied from the gas supply port 27.
  • the microwave having a frequency of several GHz generated by the electromagnetic wave generator 29 is supplied to the processing container 21 through the waveguide 28.
  • the microwave is introduced into the processing vessel 21 via the planar antenna 24 and the dielectric plate 23.
  • the microwave excites the plasma to generate nitrogen radicals.
  • the high-density plasma generated by the microwave excitation in the processing vessel 21 generates a nitride layer 18 on the surface of the lower electrode 12.
  • an insulating film 14 is formed on the lower electrode 12.
  • the insulating film 14 is made of, for example, a silicon oxide film.
  • the upper electrode layer 16 is formed on the insulating film 14, and the capacitor 10 is formed.
  • heat treatment is performed in the step of forming the insulating film 14 or the step of forming the upper electrode 16, since the nitride layer 18 is formed on the lower electrode 12, the upper surface of the lower electrode 12 is effectively oxidized. Be suppressed.
  • the upper electrode 16 can be made of polysilicon instead of a metal material such as titanium nitride or aluminum.
  • a metal material such as titanium nitride or aluminum.
  • the No. 1 force No. 3 is the silicon substrate subjected to the plasma nitriding treatment based on the present invention.
  • a mixed gas of argon gas and nitrogen gas was used as the processing gas.
  • the flow rate ratio was 1000Z40 (sccm) in each case.
  • the plasma output during the plasma processing was 3500 W, the processing pressure was 67 Pa, and the processing temperature was 400 ° C.
  • No. 1 power No. 3 pama f3 ⁇ 4 force S was different during plasma treatment, No. 1 pike 30 hectares, No. 2 pike 120 heaps, and ⁇ . 3 were 300 seconds. No.
  • FIG. 4 shows data of a silicon substrate treated with a high-speed thermal nitride film as a comparative example.
  • the processing time was 180 seconds.
  • seven samples were prepared for each of No. 1 force and No. 4 samples. Samples No. 1 to No. 4 above were subjected to thermal oxidation treatment between 600 ° C and 900 ° C after the above nitriding treatment.
  • FIG. 4 shows the effect on the nitride film in the experiment shown in Table 1.
  • the vertical axis represents the amount of increase in optical film thickness due to oxidation of the nitride film, and the unit is angstrom.
  • the horizontal axis shows the processing temperature of the high-speed thermal oxidation processing, and the unit is Celsius.
  • Each point in the figure represents the amount of film increase due to thermal oxidation of the nitride film at the thermal oxidation treatment temperature.
  • the plasma-nitrided sample had a relatively small increase in optical film thickness compared to the high-speed thermal nitridation, and the effect of thermal oxidation was relatively small. Is small.
  • the longer the plasma nitridation time the smaller the increase in optical film thickness.
  • the longer the plasma nitridation time, the thicker the nitride film, and the thicker the nitrided film by the plasma nitridation treatment the less the effect of the thermal oxidation treatment, and the better the oxidation resistance.
  • the capacitor 100 has a lower electrode layer 112 made of titanium nitride, in which a via hole is opened by etching on an interlayer insulating film 117 formed on an interlayer insulating film 111, a noria metal 32 and a via metal 119 are embedded,
  • the insulating film 14 formed on the lower electrode layer 112 and the upper electrode 16 formed on the insulating film 14 are formed by CVD.
  • the upper electrode 16 is a metal layer such as TiN.
  • a nitrogen-rich layer 118 is formed on a surface in contact with the insulating film.
  • a via hole is opened by etching on the interlayer insulating film 117 formed by the CVD method or the like on the interlayer insulating film 111, and the via metal 32 and the via metal 119 are buried.
  • a lower electrode 112 is formed by depositing titanium nitride thereon. Thereafter, a nitrogen-rich layer 118 is formed on the surface of the lower electrode 112 by plasma nitriding (see FIGS. 6A and 6B).
  • a part of the manufacturing process of the capacitor 100 according to the present embodiment is performed by the plasma processing apparatus 20 shown in FIG.
  • the wafer W having the lower electrode 112 formed on the silicon substrate 11 is set on the substrate holder 22 of the plasma processing apparatus 20.
  • the air inside the processing vessel 21 is exhausted through the exhaust ports 21A and 21B.
  • the inside of the processing container 21 is set to a predetermined processing pressure. Inert gas and nitrogen gas are supplied from the gas supply port 27.
  • the microwave having a frequency of several GHz generated by the electromagnetic wave generator is supplied to the processing container 21 through the waveguide 28.
  • the microwave is introduced into the processing vessel 21 via the planar antenna 24 and the dielectric plate 23.
  • the plasma is excited by the microwaves to generate nitrogen radicals.
  • the high-density plasma generated by the microwave excitation in the processing vessel 21 here forms an additional nitride layer 118 on the surface of the lower electrode 112. under Since the part electrode 112 is made of titanium nitride, nitrogen is distributed throughout the part electrode 112.
  • the nitrogen-rich layer 118 is formed by doping nitrogen by plasma nitriding. For this reason, the nitrogen-rich layer 118 is a layer having a higher nitrogen content in the lower electrode 112 than in other regions.
  • the insulating film 14 is formed on the lower electrode 112.
  • This insulating film 14 is made of, for example, a silicon oxide film.
  • an upper electrode 16 is formed on the insulating film 14, and a capacitor 100 is formed.
  • heat treatment is performed in the step of forming the insulating film 14 or the step of forming the upper electrode 16, the nitrogen-rich layer 118 is formed on the lower electrode 112. Is suppressed.
  • the upper electrode 16 may be made of polysilicon instead of a metal material such as titanium nitride or aluminum.
  • a silicon oxynitride film, a silicon oxynitride film, a silicon oxidized tantalum, a silicon oxidized aluminum, or the like can be used in addition to the silicon oxidized film.
  • FIG. 7 shows the relationship between the processing time of the plasma nitriding treatment of the lower electrode 112 and the sheet resistance.
  • the gas pressure was measured separately for 01: 1: (133 &), 100 mT (13.3 Pa), and 500 mT (13.3 X 5 Pa).
  • the lower the gas pressure of nitrogen the lower the sheet resistance.
  • the higher the gas pressure the more efficiently the nitrogen-rich layer 118 can be formed.
  • a sample was prepared by plasma nitriding to form a nitrogen-rich layer.
  • Two types of samples according to the present invention were prepared, one with a plasma nitridation time of 120 seconds (mouth in FIG. 8) and one with a plasma nitridation time of 30 seconds ((in FIG. 8).
  • a substrate with only a titanium nitride film ( ⁇ in Fig. 8) without plasma nitridation was also used.
  • FIG. 8 shows the measurement results.
  • the vertical axis represents the sheet resistance of the titanium nitride film (lower electrode 112).
  • the horizontal axis shows the reference value (TiN as depo) before the plasma oxidation treatment and the oxide film thickness when the plasma oxidation treatment was performed on the silicon substrate finished with hydrofluoric acid. Angstrom is indicated. The larger the oxide film thickness, the longer the plasma oxidation treatment time.
  • FIG. 9 shows the film thickness when the lower electrode of the Si is subjected to the plasma nitriding treatment by changing the pressure at the time of the plasma treatment in the capacitor having the irregular surface of the lower electrode.
  • Open means that the unevenness of the lower electrode surface is sparse
  • Dense means that the unevenness of the lower electrode surface is dense, and indicates the film thickness of the bottom in the recess.
  • the uniformity of the film thickness was dependent on the pressure during the plasma nitriding treatment. According to the verification by the inventors, the pressure was 1 Torr (133 Pa)-5 Torr. (5 X 133 Pa), more preferably around 3 Torr (3 X 133 Pa).
  • a thin-film capacitor can be manufactured without lowering the capacity, which is useful for manufacturing a semiconductor device, for example, a DRAM.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本発明は，膜厚を増大させることなく，キャパシタ容量の低下を抑制することを目的としている。 　キャパシタを有する半導体装置において，キャパシタは，下部電極とも上部電極と，下部電極と上部電極とに挟まれた絶縁膜とを備えている。下部電極の絶縁層側の表面は窒化されている。下部電極がポリシリコンの場合，表面が窒化されることにより，後工程での熱処理時の耐酸化性が向上する。特に，ＤＲＡＭにおいては，キャパシタの容量が大きくなるため，その効果が大きい。またキャパシタ内部のリーク電流も減る。

Description

明 細 書
半導体装置，半導体装置の製造方法，半導体製造装置及びコンピュータ 記録媒体
技術分野
[0001] 本発明は，プラズマ処理を用いて形成されるキャパシタを有する半導体装置と，そ の製造方法，及びそのキャパシタを形成する際に用いるプラズマ処理が実行可能な 半導体製造装置，さらにはコンピュータ記録媒体に関する。
背景技術
[0002] 半導体装置としての DRAMは，そのメモリセル内に MOSトランジスタと記憶用の電 荷を蓄積するキャパシタとを有する構造である。近年，半導体装置の微細化に伴い， 半導体装置内のトランジスタやキャパシタのサイズの縮小化が要求されて 、る。ところ で，キャパシタの容量はその面積に比例し，厚みに反比例するため，厚みを薄くする には自ずと限界がある。
[0003] キャパシタの構造としては， MIM (Metal Insulator Metal)構造や MIS (Metal
Insulator Semiconductor)構造が多く採用される。 MIS構造の半導体層（下部電極） には，例えば，ポリシリコンが用いられる。
[0004] 上記のようなキャパシタ構造では，ポリシリコン等の下部電極，容量膜形成後に，熱 処理をする工程がある。ポリシリコン電極は熱処理により表面が酸ィ匕し， SiO
2層とな つてしまう。その結果，キャパシタを構成する絶縁膜の見かけの誘電率が減少し容量 が減ってしまう。
[0005] 一方，ロジックデバイスの周辺回路に前記の下部のポリシリコン材料による電極の 代わりに窒化チタン (TiN)を使用することがある。キャパシタの下部電極としての窒 化チタンは，熱処理されるとポリシリコンの場合と同様にその表面が酸ィ匕してしまう。 その結果， TiOが形成され，導電抵抗が増大してしまう。あるいはキャパシタを構成 する見かけの絶縁膜の厚みが増して容量が減るという問題が生じた。
[0006] 日本国特許公開公報 2001— 274148号には，シリコン酸ィ匕膜上にシリコン窒化膜 をプラズマ処理で形成する方法が開示されて!ヽる。 [0007] 特許文献 1：日本国特許公開公報 2001—274148号
発明の開示
発明が解決しょうとする課題
[0008] 本発明は上記のような状況に鑑みてなされたものであり，膜厚を増大させることなく ,キャパシタ容量の低下を抑制できる半導体装置，その製造方法及び製造装置を提 供することを目的とする。また，キャパシタにおけるリーク電流の抑制も目的としている
課題を解決するための手段
[0009] 上記目的を達成するために，本発明の第 1の態様は，キャパシタを有する半導体装 置であって，前記キャパシタが，下部電極と，上部電極と，前記下部電極と前記上部 電極とに挟まれた絶縁膜とを備え，前記下部電極の絶縁層側の表面が窒化されてい る。
[0010] また，本発明の第 2の態様は，半導体装置の製造方法において，キャパシタ用の下 部電極を半導体基板上に成形する工程と，前記下部電極の表面を窒化する工程と， 前記下部電極上に絶縁膜を形成する工程と，前記絶縁膜上に上部電極を形成する 工程とを有する。
[0011] 更に，本発明の第 3の態様は，上部電極，下部電極，及びこれらの電極の間に形 成された絶縁膜とを有するキャパシタの製造工程で使用される装置において，処理 すべき半導体基板を収容する処理容器と，前記処理容器内に処理に応じたガスを 供給するガス供給手段と，前記処理容器内にプラズマを励起すべくマイクロ波を供 給するマイクロ波供給手段とを備える。そして，前記下部電極の表面に窒化膜を形成 すべく，前記下部電極が形成された前記半導体基板を前記処理容器にロードした後 ,前記ガス供給手段は窒素ガスを当該処理容器に供給する。
[0012] 本発明の各態様において，下部電極がポリシリコンの場合，表面が窒化されること により，後工程での熱処理時の耐酸ィ匕性が向上する。一般に， DRAMにおいては， キャパシタの容量が大きくなるため，本発明を DRAMのキャパシタに適用した場合の 効果は更に顕著になる。
[0013] また，下部電極として窒化チタンを用いた場合には，当該窒化チタンの表面を更に 窒化して窒素リッチな層を形成する。これにより，ポリシリコンの下部電極の場合と同 様に，後工程での熱処理時の耐酸ィ匕性が向上する。
[0014] キャパシタ用の下部電極を半導体基板上に成形する工程と，前記下部電極の表面 を窒化する工程と，前記下部電極上に絶縁膜を形成する工程と，前記絶縁膜上に上 部電極を形成する工程とは，例えば半導体製造装置において行われる。そしてこれ らの各工程は，コンピュータ記録媒体が有するソフトウェアに基づいてコンピュータが 半導体製造装置を制御することによって実行される。
発明の効果
[0015] 本発明においては，キャパシタの下部電極表面に対して窒化処理をすることにより ,耐酸ィ匕性が向上するのみならず，キャパシタ内部のリーク電流も減る。その結果， 見かけの誘電率の低下が抑制され，絶縁膜の膜厚も厚く形成することが可能となる。 図面の簡単な説明
[0016] [図 1]本発明の第 1実施例に係るキャパシタの構造を示す断面の説明図である。
[図 2]本発明の半導体装置の製造方法の一例を示すフローである。
[図 3]本発明に係るプラズマ処理装置の構造を示す断面図である。
[図 4]第 1実施例に係るキャパシタの作用 ·効果を示すグラフである。
[図 5]本発明の第 2実施例に係るキャパシタの構造を示す断面の説明図である。
[図 6]第 2実施例に係るキャパシタの製造プロセスの一部を示す工程図であり，図 6 ( A)は，窒化チタンを堆積させる様子，図 6 (B)はプラズマ窒化処理によって窒素リツ チ層を形成する様子を示して ヽる。
[図 7]第 2実施例に係るキャパシタの作用 ·効果を示すグラフである。
[図 8]第 2実施例に係るキャパシタの作用 ·効果を示すグラフである。
[図 9]プラズマ窒化処理際の膜厚の圧力依存性を示すグラフである。
符号の説明
[0017] 10 キャパシタ
11 シリコン基板
12 下部電極 16 上部電極
18 窒化層
20 プラズマ処理装置
21 プラズマ処理容器
21A, 21B 排気ポート
22 基板保持台
28 導波管
27 ガス供給口
W シリコンウエノヽ
発明を実施するための最良の形態
[0018] 以下，本発明について， DRAMにおけるキャパシタの製造を例にとって説明する。
DRAMを構成する複数のメモリセルの各々は， 1個の MOSトランジスタと 1個のキヤ パシタと素子分離領域とを含む構造を採る。 MOSトランジスタは，例えば， P型シリコ ン基板に N型にドープされたソース電極とドレイン電極，ゲート絶縁膜およびゲート電 極とからなる。ドレイン電極は，ビット線に接続される。ゲート電極は，ワード線に接続 される。ゲート電極部の周囲には保護酸化膜が形成される。
[0019] 図 1の (A)は，本発明の第 1実施例に係るキャパシタ 10の構造を示す。キャパシタ 10は，シリコン基板 11上に形成された層間絶縁膜 17と，層間絶縁膜 17上に形成さ れた下部電極 12と，下部電極 12の上に形成された絶縁膜 14と，絶縁膜 14上に形 成された上部電極層 16とを含む。上部電極層 16は TiN等のメタル層であり，下部電 極 12はポリシリコン力もなる。下部電極 12は，絶縁膜 14に接する面側に窒化層 18を 有する。キャパシタ 10には， MOSトランジスタのソース部 15とポリシリコン 19により電 気的に接続される。
[0020] 次に，キャパシタ 10を形成するプロセスについて図 2に基づいて説明する。まず， 層間絶縁膜 17にエッチングによりコンタクトホールを開口し， CVD法等によりポリシリ コンを堆積させ下部電極 12を形成する (ステップ Sl)。その後，下部電極 12の表面 にプラズマ窒化処理により窒化層 18 (ポリシリコン窒化膜)を形成する (ステップ S 2)。 その後窒化膜 18上に絶縁膜 14を成膜する (ステップ S3)。そしてさらに上部電極層 16を成膜する (ステップ S4)その後，例えば表面積を大きくするため凹凸形状とする ための必要なエッチングを施し，キャパシタ 10を形成する。
[0021] 図 3は，本発明のプラズマ窒化処理に用いられる半導体製造装置 (プラズマ処理装 置） 20の構成の概略を示している。半導体製造装置 20は，被処理基板としてのシリ コンウェハ Wを保持する基板保持台 22が備えられた処理容器 21を有する。基板保 持台 22の内部には，ヒータ 22aが設けられており，電源 22bからの電力の供給によつ て，シリコンウェハ Wを所望の温度に加熱することが可能である。
[0022] 処理容器 21内の気体 (ガス）は排気ポート 21Aおよび 21Bから，排気ポンプ 21Cを 介して排気される。基板保持台 22の周囲には，アルミニウム力もなるガスバッフル板（ 仕切り板） 211が配置されている。ガスバッフル板 211の上面には石英カバー 212が 設けられている。
[0023] 処理容器 21の装置上方には，基板保持台 22上のシリコンウェハ Wに対応して開 口部が設けられている。この開口部は，石英や Al O力もなる誘電体板 23により塞が
2 3
れている。誘電体板 23の上部（処理容器 21の外側）には，平面アンテナ 24が配置さ れている。この平面アンテナ 24には，導波管から供給された電磁波が透過するため の複数のスロット 24aが形成されている。平面アンテナ 24の更に上部（外側）には，波 長短縮板 25と導波管 28が配置されている。波長短縮板 25の上部を覆うように，冷却 プレート 26が処理容器 21の外側に配置されている。冷却プレート 26の内部には，冷 媒が流れる冷媒路 26aが設けられて 、る。
[0024] 処理容器 21の内部側壁には，プラズマ窒化処理の際にガスを導入するためのガス 供給口 27が設けられている。本実施の形態において，処理ガス供給源として，アル ゴンガス供給源 41,窒素ガス供給源 42が用意され，各々バルブ 41a, 42a,流量調 整を行うマスフローコントローラ 41b, 42b,そしてバルブ 41c, 42cを介して，ガス供 給口 27に接続されている。また，処理容器 21の内壁の内側には，容器全体を囲む ように冷媒流路 21aが形成されて ヽる。
[0025] 半導体製造装置 20には，プラズマを励起するための数 GHzの電磁波を発生する 電磁波発生器 (マグネトロン） 29が備えられている。この電磁波発生器 29で発生した マイクロ波が，導波管 28を伝播し処理容器 21に導入される。 [0026] 半導体製造装置 20は，制御装置 51によって制御されている。制御装置 51は，中 央処理装置 52,支持回路 53,及び関連した制御ソフトウェアを含む記録媒体 54を 有している。この制御装置 51は，例えばガス供給口 27からのガスの供給，停止，流 量調整，ヒータ 22aの温度調節，排気ポンプ 21Cの排気，さらには電磁波発生器 29 などを制御し，半導体製造装置 20にお ヽてプラズマ処理が実施される各プロセスに おける必要な制御を行って 、る。
[0027] 制御装置 51の中央処理装置 52は，汎用コンピュータのプロセッサを用いることが できる。記憶媒体 54は，例えば RAM, ROM,フレキシブルディスク，ハードディスク をはじめとした各種の形式の記録媒体を用いることができる。また支持回路 53は，各 種の方法でプロセッサを支持するために中央処理装置 52と接続されている。半導体 製造装置 20は以上のようにその主要部が構成されて！、る。
[0028] 下部電極 12の表面にプラズマ窒化処理により窒化層 18を形成する際には，シリコ ン基板 11上に下部電極 12が形成されたウェハ Wを基板保持台 22の上にセットする 。その後，排気ポート 21A, 21Bを介して処理容器 21内部の空気の排気が行われる 。処理容器 21の内部が所定の処理圧に設定される。ガス供給口 27から，不活性ガ ス，たとえばアルゴンガスと窒素ガスとが供給される。
[0029] 一方，電磁波発生器 29で発生された数 GHzの周波数のマイクロ波は，導波管 28 を通って処理容器 21に供給される。マイクロ波は，平面アンテナ 24,誘電体板 23を 介して処理容器 21中に導入される。そして，このマイクロ波によりプラズマが励起され ,窒素ラジカルが生成される。処理容器 21内でのマイクロ波励起によって生成された 高密度プラズマは，下部電極 12の表面に窒化層 18を生成させる。
[0030] その後，下部電極 12上には，絶縁膜 14が形成される。この絶縁膜 14は，例えば， シリコン酸ィ匕膜からなる。次に，絶縁膜 14上に上部電極層 16が形成され，キャパシ タ 10が構成される。絶縁膜 14の形成工程または上部電極 16の形成工程において 熱処理が行われるが，下部電極 12上には窒化層 18が形成されているため，下部電 極 12の上面の酸ィ匕が効果的に抑制される。
[0031] なお，上部電極 16は，窒化チタン，アルミニウム等の金属材料に代えてポリシリコン を用いることもできる。また，絶縁膜 14としては，シリコン酸ィ匕膜の他，シリコン酸窒化 膜，酸ィ匕タンタル，酸ィ匕アルミニウム等が使用可能である。
[0032] 次に，実際に窒化層の熱処理時の耐酸ィ匕性について，シリコン基板上でプラズマ 窒化処理をして検証を行った。その結果を表 1に示す。
[0033] [表 1]
Figure imgf000009_0001
[0034] No. 1力 No. 3までが，本発明に基づいてプラズマ窒化処理したシリコン基板で ある。本発明に基づく試料では，処理ガスはアルゴンガスと窒素ガスの混合ガスを用 いた。その流量比は，いずれも 1000Z40 (sccm)とした。プラズマ処理時のプラズマ 出力は，いずれも 3500Wで，処理圧力は， 67Paそして処理温度は 400°Cとした。 N o. 1力ら No. 3 ίまプラズマ処理時 f¾力 S異なり， No. 1で ίま 30禾少， No. 2ίま 120禾少， Ν ο. 3は 300秒とした。 No. 4は比較例として高速熱窒化膜処理をしたシリコン基板の データを示す。その処理時間は 180秒とした。なお， No. 1力も No. 4までの試料は ,いずれもそれぞれ 7個ずつ用意した。上記の No. 1から No. 4までの試料は，上記 の窒化処理後， 600°Cから 900°Cの間で熱酸ィ匕処理が行われた。
[0035] 図 4は，表 1に示す実験において，窒化膜が受ける影響を示す。縦軸は，窒化膜の 酸ィ匕による光学的膜厚の増膜量を表しており，単位はオングストロームである。横軸 は，高速熱酸化処理の処理温度を示しており，単位は摂氏である。図中の各点は， 熱酸化処理温度における窒化膜の熱酸化による増膜量を表している。このグラフか ら分力るように，プラズマ窒化処理をした試料の方が，相対的に高速熱窒化処理によ るものよりも光学的膜厚の増膜量が少なく，熱酸ィ匕による影響が少ないことが分かる。 また，プラズマ窒化処理の時間が長いほど，光学的膜厚の増膜量が少ないことも分 かる。すなわち，プラズマ窒化処理の時間が長いほど窒化膜が厚くなり，プラズマ窒 化処理による窒化膜が厚いほど，熱酸ィヒ処理の影響が少なく耐酸ィヒ性があるといえ る。
[0036] 次に，本発明の第 2の実施例について説明する。本実施例は，キャパシタの下部 電極 112として，ポリシリコンに代えて窒化チタンを用いたものである。図 5にその構 造を示す。なお，本実施例の説明において，上述した第 1の実施例と同一又は対応 する構成要素については同一の符号を付し，重複した説明は省略する。
[0037] キャパシタ 100は，層間絶縁膜 111上に成膜された層間絶縁膜 117上にエツチン グによりヴィァホールを開口し，ノリアメタル 32とヴィァメタル 119を埋め込み，窒化チ タンよりなる下部電極層 112と，下部電極層 112の上に形成された絶縁膜 14と，絶 縁膜 14上に形成された上部電極 16を CVD成膜する。上部電極 16は TiN等のメタ ル層である。下部電極 112において，絶縁膜 14に接する面に窒素リッチ層 118が形 成されている。キャパシタ 100は， A1配線又は Cu配線 30に接続されているが，最終 的には MOSトランジスタのソース電極が電気的に接続される。
[0038] キャパシタ 100を形成するには，層間絶縁膜 111上に CVD法等により成膜された 層間絶縁膜 117上に，エッチングによりヴィァホールを開口し，ノ リアメタル 32とヴィ ァメタル 119を埋め込み，その上に窒化チタンを堆積させて下部電極 112を形成す る。その後，下部電極 112の表面にプラズマ窒化処理により窒素リッチ層 118を形成 する（図 6 (A) , (B)参照)。
[0039] 本実施例に係るキャパシタ 100の製造工程の一部は，図 2に示すプラズマ処理装 置 20によって行われる。下部電極 112の表面を窒素リッチな状態にする際には，シリ コン基板 11上に下部電極 112が形成されたウェハ Wを，プラズマ処理装置 20の基 板保持台 22の上にセットする。その後，排気ポート 21A, 21Bを介して処理容器 21 内部の空気の排気が行われる。処理容器 21の内部が所定の処理圧に設定される。 ガス供給口 27から，不活性ガスと窒素ガスとが供給される。
[0040] 一方，電磁波発生器で発生された数 GHzの周波数のマイクロ波は，導波管 28を通 つて処理容器 21に供給される。マイクロ波は，平面アンテナ 24,誘電体板 23を介し て処理容器 21中に導入される。そして，このマイクロ波によりプラズマが励起され，窒 素ラジカルが生成される。処理容器 21内でのマイクロ波励起によって生成された高 密度プラズマは，ここで，下部電極 112の表面に更なる窒化層 118を生成させる。下 部電極 112は窒化チタンよりなるため，その全体に窒素が分布している。窒素リッチ 層 118は，プラズマ窒化処理により窒素がドープされることによって形成される。この ため，窒素リッチ層 118は，下部電極 112の中では他の領域よりも窒素の含有量が 多い層となっている。
[0041] その後，下部電極 112上には，絶縁膜 14が形成される。この絶縁膜 14は，例えば ,シリコン酸ィ匕膜からなる。次に，絶縁膜 14上に上部電極 16が形成され，キャパシタ 100力構成される。絶縁膜 14の形成工程または上部電極 16の形成工程において熱 処理が行われるが，下部電極 112上には窒素リッチ層 118が形成されて 、るため， 下部電極 112の上面の酸ィ匕が効果的に抑制される。
[0042] なお，上部電極 16は，窒化チタン，アルミニウム等の金属材料に代えてポリシリコン を用いることもできる。また，絶縁膜 14としては，シリコン酸ィ匕膜の他，シリコン酸窒化 膜，酸ィ匕タンタル，酸ィ匕アルミニウム等が使用可能である。
[0043] 図 7は，下部電極 112のプラズマ窒化処理の処理時間とシート抵抗との関係を示す 。図 7のグラフに示すように，ガス圧カ 1丁01：1：(133 &) , 100mT(13. 3Pa) , 500m T(13. 3 X 5Pa)の場合に分けて測定した。その結果，窒素のガス圧が低いほどシー ト抵抗が低くなる。すなわち，ガス圧が低いほど効率よく窒素リッチ層 118を形成でき ることが分力ゝる。
[0044] 次に，窒化チタン膜の熱処理時の耐酸ィ匕性について調べた。シリコン基板上に窒 化チタン膜を形成後，プラズマ窒化処理をして窒素リッチ層を形成した試料を用意し た。本発明に係る試料としては，プラズマ窒化処理時間が 120秒のもの（図 8中の口） と，プラズマ窒化処理時間が 30秒のもの（図 8中の〇）の 2種類を用意した。また，比 較のためにプラズマ窒化処理をしな 、窒化チタン膜のみ有する基板（図 8中の△)も 用总し 7 o
[0045] 本試験においては，プラズマ酸ィ匕処理を行いながらシート抵抗を測定して，プラズ マ窒化処理の影響を調べた。図 8に測定結果を示す。図 8のグラフにおいて，縦軸は 窒化チタン膜 (下部電極 112)のシート抵抗値を表す。横軸は，プラズマ酸化処理す る前のレファレンス値（TiN as depo)と，フッ酸仕上げのシリコン基板にプラズマ酸化 処理を施した場合の酸化膜厚が 20オングストローム， 40オングストロームおよび 60 オングストロームを示す。酸化膜厚が多 、ほどプラズマ酸ィ匕処理時間が長 、ことを示 す。この図から，プラズマ酸ィ匕が進むほど，プラズマ窒化処理をしていない試料のシ ート抵抗値は上昇し，熱処理の酸ィ匕の影響を強く受けていることが分かる。それに対 し，プラズマ窒化処理をしている試料のシート抵抗値の上昇は少なく，熱処理の酸化 の影響を受けにくいことを示している。すなわちプラズマ窒化処理したものは，熱処 理時の耐酸化性に優れて 、ることを示して 、る。
[0046] 次にプラズマ窒化処理における圧力の影響について調べた。キャパシタの形状は 表面積を大きくするために，深い穴を形成したり凹凸形状とした立体構造が採用され ることがある。かかる場合，部位によって膜厚の違いが生じやすい。膜厚の違いは電 気特性の違いにつながるので，均一な膜厚とすることが重要であるが，発明者らの検 証によれば，プラズマ窒化の際の圧力が，特にこれら立体構造を有するキャパシタに おける膜厚の均一性に影響を与えることが確認できた。
[0047] 図 9は， Siの下部電極表面が凹凸形状を有するキャパシタにおいて，当該下部電 極に対してプラズマ処理の際の圧力を変えてプラズマ窒化処理をしたときの膜厚を 示している。図中 Openは，下部電極表面の凹凸が疎の場合， Denseは下部電極表 面の凹凸が密の場合を意味し，各々凹部内の底部の膜厚を示している。
[0048] 力かる結果によれば，膜厚の均一性はプラズマ窒化処理の際の圧力に依存してい ることが確認でき，発明者らの検証によれば，圧力は lTorr (133Pa)— 5Torr (5 X l 33Pa)の間が好ましく，より好ましくは 3Torr (3 X 133Pa)付近がよい。
[0049] 以上，本発明の実施の形態例及び実施例について幾つかの例に基づいて説明し たが，本発明はこれらの実施例に何ら限定されるものではなく，請求の範囲に示され た技術的思想の範疇において変更可能なものである。
産業上の利用可能性
[0050] 容量を低下させることなく薄膜のキャパシタを製造することができ，半導体デバイス ,例えば DRAMの製造にとって有用である。

Claims

請求の範囲
[I] キャパシタを有する半導体装置であって，
前記キャパシタは，下部電極と，上部電極と，前記下部電極と前記上部電極とに挟ま れた絶縁膜とを備え，
前記下部電極の絶縁層側の表面が窒化されていることを特徴とする半導体装置。
[2] 請求項 1に記載の半導体装置において，
前記下部電極がポリシリコンである。
[3] 請求項 1に記載の半導体装置において，
前記下部電極が窒化チタンであり，当該窒化チタンの表面がさらに窒化されている。
[4] 請求項 1に記載の半導体装置において，
前記下部電極の窒化処理は，プラズマ処理により行われる。
[5] 請求項 1に記載の半導体装置において，
前記キャパシタは DRAMに用いられるものである。
[6] 請求項 1に記載の半導体装置において，
前記キャパシタはロジックデバイスに用いられるものである。
[7] 半導体装置の製造方法にぉ 、て，
キャパシタ用の下部電極を半導体基板上に成形する工程と；
前記下部電極の表面を窒化する工程と；
前記下部電極上に絶縁膜を形成する工程と；
前記絶縁膜上に上部電極を形成する工程とを有する。
[8] 請求項 7に記載の製造方法において，
前記下部電極がポリシリコン力もなる。
[9] 請求項 7に記載の製造方法において，
前記下部電極が窒化チタンであり，当該窒化チタンの表面を更に窒化する工程を有 する。
[10] 請求項 7に記載の製造方法において，
前記下部電極の窒化処理は，プラズマ処理により行われる。
[II] 請求項 7に記載の製造方法において， 前記キャパシタは DRAM用である。
[12] 請求項 7に記載の製造方法において，
前記キャパシタはロジックデバイス用である。
[13] 上部電極，下部電極，及びこれらの電極の間に形成された絶縁膜とを有するキャパ シタの製造工程で使用される半導体製造装置において，
処理すべき半導体基板を収容する処理容器と；
前記処理容器内に処理に応じたガスを供給するガス供給手段と；
前記処理容器内にプラズマを励起すべくマイクロ波を供給するマイクロ波供給手段と を備え，
前記下部電極の表面に窒化膜を形成すべく，前記下部電極が形成された前記半導 体基板を前記処理容器にロードした後，前記ガス供給手段は窒素ガスを当該処理容 器に供給する。
[14] 請求項 13に記載の製造装置において，
前記下部電極がポリシリコン力もなる。
[15] 請求項 13に記載の製造装置において，
前記下部電極が窒化チタンであり，当該窒化チタンの表面を更に窒化する。
[16] 請求項 13に記載の製造装置において，
前記キャパシタは DRAM用である。
[17] 請求項 13に記載の製造装置において，
前記キャパシタはロジックデバイス用である。
[18] 請求項 10に記載の製造方法において，
前記プラズマ処理は， 1 X 133Pa— 5 X 133Pa以下の減圧下で行われる。
[19] コンピュータが，半導体製造装置に対して，
キャパシタ用の下部電極を半導体基板上に成形する工程と，
前記下部電極の表面を窒化する工程と，
前記下部電極上に絶縁膜を形成する工程と，
前記絶縁膜上に上部電極を形成する工程と，
を実行させるソフトウェアを含む，コンピュータ記録媒体。
PCT/JP2004/013823 2003-09-26 2004-09-22 半導体装置，半導体装置の製造方法，半導体製造装置及びコンピュータ記録媒体 WO2005031869A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP04788006A EP1670060A1 (en) 2003-09-26 2004-09-22 Semiconductor device, semiconductor device manufacturing method, semiconductor device manufacturing apparatus, and computer recording medium
JP2005514196A JPWO2005031869A1 (ja) 2003-09-26 2004-09-22 半導体装置，半導体装置の製造方法，半導体製造装置及びコンピュータ記録媒体
US11/388,990 US7524774B2 (en) 2003-09-26 2006-03-27 Manufacturing method of semiconductor device, semiconductor manufacturing apparatus, plasma nitridation method, computer recording medium, and program

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-334479 2003-09-26
JP2003334479 2003-09-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/388,990 Continuation-In-Part US7524774B2 (en) 2003-09-26 2006-03-27 Manufacturing method of semiconductor device, semiconductor manufacturing apparatus, plasma nitridation method, computer recording medium, and program

Publications (1)

Publication Number Publication Date
WO2005031869A1 true WO2005031869A1 (ja) 2005-04-07

Family

ID=34386029

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/013823 WO2005031869A1 (ja) 2003-09-26 2004-09-22 半導体装置，半導体装置の製造方法，半導体製造装置及びコンピュータ記録媒体

Country Status (6)

Country Link
EP (1) EP1670060A1 (ja)
JP (2) JPWO2005031869A1 (ja)
KR (1) KR20060058723A (ja)
CN (1) CN1820370A (ja)
TW (1) TWI256703B (ja)
WO (1) WO2005031869A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005696A (ja) * 2005-06-27 2007-01-11 Tokyo Electron Ltd プラズマ窒化処理方法および半導体装置の製造方法
JP2007067366A (ja) * 2005-08-05 2007-03-15 Elpida Memory Inc 半導体記憶装置の製造方法
US7524774B2 (en) 2003-09-26 2009-04-28 Tokyo Electron Limited Manufacturing method of semiconductor device, semiconductor manufacturing apparatus, plasma nitridation method, computer recording medium, and program
JP2010135812A (ja) * 2010-01-13 2010-06-17 Tokyo Electron Ltd 半導体装置の製造方法
JP2013503489A (ja) * 2009-08-26 2013-01-31 クアルコム，インコーポレイテッド 磁気ランダムアクセスメモリを製造するシステムおよび方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019133509A2 (en) * 2017-12-29 2019-07-04 Applied Materials, Inc. Method of reducing leakage current of storage capacitors for display applications

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208744A (ja) * 1999-01-12 2000-07-28 Lucent Technol Inc 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法
JP2001257327A (ja) * 2000-03-10 2001-09-21 Nec Corp 半導体装置およびその製造方法
JP2003092361A (ja) * 2001-06-29 2003-03-28 Hynix Semiconductor Inc 酸化タンタルコンデンサーの形成方法
JP2003124348A (ja) * 2001-10-17 2003-04-25 Elpida Memory Inc 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3597334B2 (ja) * 1996-12-17 2004-12-08 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP2000353780A (ja) * 1999-06-11 2000-12-19 Sony Corp 容量素子の製造方法及び容量素子
KR100338110B1 (ko) * 1999-11-09 2002-05-24 박종섭 반도체 소자의 캐패시터 제조방법
TW557514B (en) * 2001-08-02 2003-10-11 Tokyo Electron Ltd Method for processing a substrate and material for electronic devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208744A (ja) * 1999-01-12 2000-07-28 Lucent Technol Inc 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法
JP2001257327A (ja) * 2000-03-10 2001-09-21 Nec Corp 半導体装置およびその製造方法
JP2003092361A (ja) * 2001-06-29 2003-03-28 Hynix Semiconductor Inc 酸化タンタルコンデンサーの形成方法
JP2003124348A (ja) * 2001-10-17 2003-04-25 Elpida Memory Inc 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7524774B2 (en) 2003-09-26 2009-04-28 Tokyo Electron Limited Manufacturing method of semiconductor device, semiconductor manufacturing apparatus, plasma nitridation method, computer recording medium, and program
JP2007005696A (ja) * 2005-06-27 2007-01-11 Tokyo Electron Ltd プラズマ窒化処理方法および半導体装置の製造方法
JP4522916B2 (ja) * 2005-06-27 2010-08-11 東京エレクトロン株式会社 プラズマ窒化処理方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置
JP2007067366A (ja) * 2005-08-05 2007-03-15 Elpida Memory Inc 半導体記憶装置の製造方法
JP2013503489A (ja) * 2009-08-26 2013-01-31 クアルコム，インコーポレイテッド 磁気ランダムアクセスメモリを製造するシステムおよび方法
JP2014170964A (ja) * 2009-08-26 2014-09-18 Qualcomm Inc 磁気ランダムアクセスメモリを製造するシステムおよび方法
JP2010135812A (ja) * 2010-01-13 2010-06-17 Tokyo Electron Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2005031869A1 (ja) 2006-12-07
EP1670060A1 (en) 2006-06-14
CN1820370A (zh) 2006-08-16
JP2011155312A (ja) 2011-08-11
KR20060058723A (ko) 2006-05-30
TW200525702A (en) 2005-08-01
TWI256703B (en) 2006-06-11

Similar Documents

Publication Publication Date Title
CN101752244B (zh) 等离子体处理方法
US7201943B2 (en) Methods of forming atomic layers of a material on a substrate by sequentially introducing precursors of the material
US7524774B2 (en) Manufacturing method of semiconductor device, semiconductor manufacturing apparatus, plasma nitridation method, computer recording medium, and program
JP4522916B2 (ja) プラズマ窒化処理方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置
US8350335B2 (en) Semiconductor device including off-set spacers formed as a portion of the sidewall
KR101147920B1 (ko) 실리콘 산화막의 성막 방법, 실리콘 산화막, 반도체 장치, 반도체 장치의 제조 방법 및 라이너 막의 성막 방법
JP2002261161A (ja) 半導体装置の製造方法
KR100744590B1 (ko) 하지 절연막의 형성 방법 및 반도체 제조 장치
KR20120075386A (ko) 질화막의 형성 방법
JP5339327B2 (ja) プラズマ窒化処理方法および半導体装置の製造方法
JP2011155312A (ja) 半導体装置，半導体装置の製造方法及び半導体製造装置
JP3121791B2 (ja) 半導体キャパシタ製造方法及びそれによって形成される半導体キャパシタ
JP2005150228A (ja) 半導体装置の製造方法
WO2011033987A1 (ja) 成膜方法、半導体素子の製造方法、絶縁膜および半導体素子
JP2002353214A (ja) 半導体装置の製造方法
JP4856297B2 (ja) 半導体装置の製造方法
JP4564310B2 (ja) 半導体装置の製造方法
US6319763B1 (en) Manufacturing method for semiconductor device
JP6538604B2 (ja) 半導体装置の製造方法および基板処理装置
JP2006156516A (ja) 金属シリケート窒化膜の製造方法および半導体装置の製造方法
KR100513804B1 (ko) 반도체 소자의 캐패시터 제조방법
WO2004049423A1 (ja) 半導体装置の製造方法
TW490503B (en) The nitridation method of titanium contained materials
KR20040061278A (ko) 반도체소자의 캐패시터 제조방법
KR101026477B1 (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480019716.0

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005514196

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2004788006

Country of ref document: EP

Ref document number: 1020067005870

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 11388990

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020067005870

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004788006

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11388990

Country of ref document: US