JP2011155312A - 半導体装置，半導体装置の製造方法及び半導体製造装置 - Google Patents
半導体装置，半導体装置の製造方法及び半導体製造装置 Download PDFInfo
- Publication number
- JP2011155312A JP2011155312A JP2011110612A JP2011110612A JP2011155312A JP 2011155312 A JP2011155312 A JP 2011155312A JP 2011110612 A JP2011110612 A JP 2011110612A JP 2011110612 A JP2011110612 A JP 2011110612A JP 2011155312 A JP2011155312 A JP 2011155312A
- Authority
- JP
- Japan
- Prior art keywords
- lower electrode
- capacitor
- manufacturing
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000003990 capacitor Substances 0.000 claims abstract description 64
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 47
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 20
- 238000012545 processing Methods 0.000 claims description 49
- 238000005121 nitriding Methods 0.000 claims description 40
- 239000007789 gas Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 20
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 7
- 230000005284 excitation Effects 0.000 claims description 6
- 238000009832 plasma treatment Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 abstract description 23
- 238000007254 oxidation reaction Methods 0.000 abstract description 23
- 230000000694 effects Effects 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 66
- 239000010410 layer Substances 0.000 description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 150000004767 nitrides Chemical class 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012788 optical film Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002831 nitrogen free-radicals Chemical class 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000003507 refrigerant Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- UOACKFBJUYNSLK-XRKIENNPSA-N Estradiol Cypionate Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H](C4=CC=C(O)C=C4CC3)CC[C@@]21C)C(=O)CCC1CCCC1 UOACKFBJUYNSLK-XRKIENNPSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3211—Nitridation of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】膜厚を増大させることなく，キャパシタ容量の低下を抑制する。
【解決手段】キャパシタ１００を有する半導体装置において，キャパシタ１００は，下部電極１１２と上部電極１６と，下部電極１１２と上部電極１６とに挟まれた絶縁膜１４とを備えている。下部電極１１２は窒化チタンからなり，当該下部電極１１２の絶縁膜１４側の表面がさらに窒化されて窒素リッチ層１１８が形成されている。下部電極１１２の表面に窒素リッチ層１１８が形成されることにより，下部電極１１２の上面の酸化が効果的に抑制される。特に，ＤＲＡＭにおいては，キャパシタの容量が大きくなるため，その効果が大きい。またキャパシタ内部のリーク電流も減る。
【選択図】図５
【解決手段】キャパシタ１００を有する半導体装置において，キャパシタ１００は，下部電極１１２と上部電極１６と，下部電極１１２と上部電極１６とに挟まれた絶縁膜１４とを備えている。下部電極１１２は窒化チタンからなり，当該下部電極１１２の絶縁膜１４側の表面がさらに窒化されて窒素リッチ層１１８が形成されている。下部電極１１２の表面に窒素リッチ層１１８が形成されることにより，下部電極１１２の上面の酸化が効果的に抑制される。特に，ＤＲＡＭにおいては，キャパシタの容量が大きくなるため，その効果が大きい。またキャパシタ内部のリーク電流も減る。
【選択図】図５
Description
本発明は，プラズマ処理を用いて形成されるキャパシタを有する半導体装置と，その製造方法，及びそのキャパシタを形成する際に用いるプラズマ処理が実行可能な半導体製造装置に関する。
半導体装置としてのＤＲＡＭは，そのメモリセル内にＭＯＳトランジスタと記憶用の電荷を蓄積するキャパシタとを有する構造である。近年，半導体装置の微細化に伴い，半導体装置内のトランジスタやキャパシタのサイズの縮小化が要求されている。ところで，キャパシタの容量はその面積に比例し，厚みに反比例するため，厚みを薄くするには自ずと限界がある。
キャパシタの構造としては，ＭＩＭ（Metal Insulator Metal）構造やＭＩＳ（Metal Insulator
Semiconductor）構造が多く採用される。ＭＩＳ構造の半導体層（下部電極）には，例えば，ポリシリコンが用いられる。
Semiconductor）構造が多く採用される。ＭＩＳ構造の半導体層（下部電極）には，例えば，ポリシリコンが用いられる。
上記のようなキャパシタ構造では，ポリシリコン等の下部電極，容量膜形成後に，熱処理をする工程がある。ポリシリコン電極は熱処理により表面が酸化し，ＳｉＯ２層となってしまう。その結果，キャパシタを構成する絶縁膜の見かけの誘電率が減少し容量が減ってしまう。
一方，ロジックデバイスの周辺回路に前記の下部のポリシリコン材料による電極の代わりに窒化チタン（ＴｉＮ）を使用することがある。キャパシタの下部電極としての窒化チタンは，熱処理されるとポリシリコンの場合と同様にその表面が酸化してしまう。その結果，ＴｉＯが形成され，導電抵抗が増大してしまう。あるいはキャパシタを構成する見かけの絶縁膜の厚みが増して容量が減るという問題が生じた。
特許文献１には，シリコン酸化膜上にシリコン窒化膜をプラズマ処理で形成する方法が開示されている。
本発明は上記のような状況に鑑みてなされたものであり，膜厚を増大させることなく，キャパシタ容量の低下を抑制できる半導体装置，その製造方法及び製造装置を提供することを目的とする。また，キャパシタにおけるリーク電流の抑制も目的としている。
上記目的を達成するために，本発明の第１の態様は，キャパシタを有する半導体装置であって，前記キャパシタは，下部電極と，上部電極と，前記下部電極と前記上部電極とに挟まれた絶縁膜とを備えている。そして，前記下部電極は窒化チタンであり，前記下部電極の絶縁層側の表面には，当該下部電極をさらに窒化処理した窒素リッチ層が形成されている。
前記下部電極の窒化処理は，マイクロ波励起することで生成された高密度プラズマ処理により行われてもよい。
前記キャパシタはＤＲＡＭやロジックデバイスに用いられるものであってもよい。
前記下部電極の表面は凹凸形状を有していてもよい。
また，本発明の第２の態様は，半導体装置の製造方法において，キャパシタ用の下部電極を半導体基板上に成形する工程と，前記下部電極の表面を窒化する工程と，前記下部電極上に絶縁膜を形成する工程と，前記絶縁膜上に上部電極を形成する工程とを有している。そして，前記下部電極は窒化チタンであり，当該下部電極の前記絶縁層側の表面をさらに窒化処理して窒素リッチ層を形成する工程を有している。
前記下部電極の窒化処理は，マイクロ波励起することで生成された高密度プラズマ処理により行われてもよい。かかる場合，前記プラズマ処理は，１Ｐａ〜５×１３３Ｐａ以下の減圧下で行われてもよい。
前記キャパシタはＤＲＡＭやロジックデバイスに用いられるものであってもよい。
前記下部電極の表面は凹凸形状を有していてもよい。
更に，本発明の第３の態様は，上部電極，下部電極，及びこれらの電極の間に形成された絶縁膜とを有するキャパシタの製造工程で使用される半導体製造装置において，処理すべき半導体基板を収容する処理容器と，前記処理容器内に処理に応じたガスを供給するガス供給手段と，前記処理容器内にプラズマを励起すべくマイクロ波を供給するマイクロ波供給手段とを備える。そして，前記下部電極は窒化チタンであり，前記下部電極の絶縁層側の表面をさらに窒化処理して窒素リッチ層を形成すべく，前記下部電極が形成された前記半導体基板を前記処理容器にロードした後，前記ガス供給手段は窒素ガスを当該処理容器に供給する。
前記キャパシタはＤＲＡＭやロジックデバイスに用いられるものであってもよい。
前記下部電極の表面は凹凸形状を有していてもよい。
本発明の各態様において，下部電極が窒化チタンの場合，当該窒化チタンの表面がさらに窒化されることにより，後工程での熱処理時の耐酸化性が向上する。一般に，ＤＲＡＭにおいては，キャパシタの容量が大きくなるため，本発明をＤＲＡＭのキャパシタに適用した場合の効果は更に顕著になる。
本発明においては，キャパシタの下部電極表面に対して窒化処理をすることにより，耐酸化性が向上するのみならず，キャパシタ内部のリーク電流も減る。その結果，見かけの誘電率の低下が抑制され，絶縁膜の膜厚も厚く形成することが可能となる。
以下，本発明について，ＤＲＡＭにおけるキャパシタの製造を例にとって説明する。ＤＲＡＭを構成する複数のメモリセルの各々は，１個のＭＯＳトランジスタと１個のキャパシタと素子分離領域とを含む構造を採る。ＭＯＳトランジスタは，例えば，Ｐ型シリコン基板にＮ型にドープされたソース電極とドレイン電極，ゲート絶縁膜およびゲート電極とからなる。ドレイン電極は，ビット線に接続される。ゲート電極は，ワード線に接続される。ゲート電極部の周囲には保護酸化膜が形成される。
図１の（Ａ）は，本発明の参考例に係るキャパシタ１０の構造を示す。キャパシタ１０は，シリコン基板１１上に形成された層間絶縁膜１７と，層間絶縁膜１７上に形成された下部電極１２と，下部電極１２の上に形成された絶縁膜１４と，絶縁膜１４上に形成された上部電極層１６とを含む。上部電極層１６はＴｉＮ等のメタル層であり，下部電極１２はポリシリコンからなる。下部電極１２は，絶縁膜１４に接する面側に窒化層１８を有する。キャパシタ１０には，ＭＯＳトランジスタのソース部１５とポリシリコン１９により電気的に接続される。
次に，キャパシタ１０を形成するプロセスについて図２に基づいて説明する。まず，層間絶縁膜１７にエッチングによりコンタクトホールを開口し，ＣＶＤ法等によりポリシリコンを堆積させ下部電極１２を形成する（ステップＳ１）。その後，下部電極１２の表面にプラズマ窒化処理により窒化層１８（ポリシリコン窒化膜）を形成する（ステップＳ２）。その後窒化膜１８上に絶縁膜１４を成膜する（ステップＳ３）。そしてさらに上部電極層１６を成膜する（ステップＳ４）その後，例えば表面積を大きくするため凹凸形状とするための必要なエッチングを施し，キャパシタ１０を形成する。
図３は，本発明のプラズマ窒化処理に用いられる半導体製造装置（プラズマ処理装置）２０の構成の概略を示している。半導体製造装置２０は，被処理基板としてのシリコンウエハＷを保持する基板保持台２２が備えられた処理容器２１を有する。基板保持台２２の内部には，ヒータ２２ａが設けられており，電源２２ｂからの電力の供給によって，シリコンウエハＷを所望の温度に加熱することが可能である。
処理容器２１内の気体（ガス）は排気ポート２１Ａおよび２１Ｂから，排気ポンプ２１Ｃを介して排気される。基板保持台２２の周囲には，アルミニウムからなるガスバッフル板（仕切り板）２１１が配置されている。ガスバッフル板２１１の上面には石英カバー２１２が設けられている。
処理容器２１の装置上方には，基板保持台２２上のシリコンウエハＷに対応して開口部が設けられている。この開口部は，石英やＡｌ２Ｏ３からなる誘電体板２３により塞がれている。誘電体板２３の上部（処理容器２１の外側）には，平面アンテナ２４が配置されている。この平面アンテナ２４には，導波管から供給された電磁波が透過するための複数のスロット２４ａが形成されている。平面アンテナ２４の更に上部（外側）には，波長短縮板２５と導波管２８が配置されている。波長短縮板２５の上部を覆うように，冷却プレート２６が処理容器２１の外側に配置されている。冷却プレート２６の内部には，冷媒が流れる冷媒路２６ａが設けられている。
処理容器２１の内部側壁には，プラズマ窒化処理の際にガスを導入するためのガス供給口２７が設けられている。本実施の形態において，処理ガス供給源として，アルゴンガス供給源４１，窒素ガス供給源４２が用意され，各々バルブ４１ａ，４２ａ，流量調整を行うマスフローコントローラ４１ｂ，４２ｂ，そしてバルブ４１ｃ，４２ｃを介して，ガス供給口２７に接続されている。また，処理容器２１の内壁の内側には，容器全体を囲むように冷媒流路２１ａが形成されている。
半導体製造装置２０には，プラズマを励起するための数ＧＨｚの電磁波を発生する電磁波発生器（マグネトロン）２９が備えられている。この電磁波発生器２９で発生したマイクロ波が，導波管２８を伝播し処理容器２１に導入される。
半導体製造装置２０は，制御装置５１によって制御されている。制御装置５１は，中央処理装置５２，支持回路５３，及び関連した制御ソフトウエアを含む記録媒体５４を有している。この制御装置５１は，例えばガス供給口２７からのガスの供給，停止，流量調整，ヒータ２２ａの温度調節，排気ポンプ２１Ｃの排気，さらには電磁波発生器２９などを制御し，半導体製造装置２０においてプラズマ処理が実施される各プロセスにおける必要な制御を行っている。
制御装置５１の中央処理装置５２は，汎用コンピュータのプロセッサを用いることができる。記憶媒体５４は，例えばＲＡＭ，ＲＯＭ，フレキシブルディスク，ハードディスクをはじめとした各種の形式の記録媒体を用いることができる。また支持回路５３は，各種の方法でプロセッサを支持するために中央処理装置５２と接続されている。半導体製造装置２０は以上のようにその主要部が構成されている。
下部電極１２の表面にプラズマ窒化処理により窒化層１８を形成する際には，シリコン基板１１上に下部電極１２が形成されたウエハＷを基板保持台２２の上にセットする。その後，排気ポート２１Ａ，２１Ｂを介して処理容器２１内部の空気の排気が行われる。処理容器２１の内部が所定の処理圧に設定される。ガス供給口２７から，不活性ガス，たとえばアルゴンガスと窒素ガスとが供給される。
一方，電磁波発生器２９で発生された数ＧＨｚの周波数のマイクロ波は，導波管２８を通って処理容器２１に供給される。マイクロ波は，平面アンテナ２４，誘電体板２３を介して処理容器２１中に導入される。そして，このマイクロ波によりプラズマが励起され，窒素ラジカルが生成される。処理容器２１内でのマイクロ波励起によって生成された高密度プラズマは，下部電極１２の表面に窒化層１８を生成させる。
その後，下部電極１２上には，絶縁膜１４が形成される。この絶縁膜１４は，例えば，シリコン酸化膜からなる。次に，絶縁膜１４上に上部電極層１６が形成され，キャパシタ１０が構成される。絶縁膜１４の形成工程または上部電極１６の形成工程において熱処理が行われるが，下部電極１２上には窒化層１８が形成されているため，下部電極１２の上面の酸化が効果的に抑制される。
なお，上部電極１６は，窒化チタン，アルミニウム等の金属材料に代えてポリシリコンを用いることもできる。また，絶縁膜１４としては，シリコン酸化膜の他，シリコン酸窒化膜，酸化タンタル，酸化アルミニウム等が使用可能である。
次に，実際に窒化層の熱処理時の耐酸化性について，シリコン基板上でプラズマ窒化処理をして検証を行った。その結果を表１に示す。
Ｎｏ．１からＮｏ．３までが，本発明に基づいてプラズマ窒化処理したシリコン基板である。本発明に基づく試料では，処理ガスはアルゴンガスと窒素ガスの混合ガスを用いた。その流量比は，いずれも１０００／４０（ｓｃｃｍ）とした。プラズマ処理時のプラズマ出力は，いずれも３５００Ｗで，処理圧力は，６７Ｐａそして処理温度は４００℃とした。Ｎｏ．１からＮｏ．３はプラズマ処理時間が異なり，Ｎｏ．１では３０秒，Ｎｏ．２は１２０秒，Ｎｏ．３は３００秒とした。Ｎｏ．４は比較例として高速熱窒化膜処理をしたシリコン基板のデータを示す。その処理時間は１８０秒とした。なお，Ｎｏ．１からＮｏ．４までの試料は，いずれもそれぞれ７個ずつ用意した。上記のＮｏ．１からＮｏ．４までの試料は，上記の窒化処理後，６００℃から９００℃の間で熱酸化処理が行われた。
図４は，表１に示す実験において，窒化膜が受ける影響を示す。縦軸は，窒化膜の酸化による光学的膜厚の増膜量を表しており，単位はオングストロームである。横軸は，高速熱酸化処理の処理温度を示しており，単位は摂氏である。図中の各点は，熱酸化処理温度における窒化膜の熱酸化による増膜量を表している。このグラフから分かるように，プラズマ窒化処理をした試料の方が，相対的に高速熱窒化処理によるものよりも光学的膜厚の増膜量が少なく，熱酸化による影響が少ないことが分かる。また，プラズマ窒化処理の時間が長いほど，光学的膜厚の増膜量が少ないことも分かる。すなわち，プラズマ窒化処理の時間が長いほど窒化膜が厚くなり，プラズマ窒化処理による窒化膜が厚いほど，熱酸化処理の影響が少なく耐酸化性があるといえる。
次に，本発明の実施の形態について説明する。本実施の形態は，キャパシタの下部電極１１２として，上述の参考例のポリシリコンに代えて窒化チタンを用いたものである。図５にその構造を示す。なお，本実施の形態の説明において，上述した参考例と同一又は対応する構成要素については同一の符号を付し，重複した説明は省略する。
キャパシタ１００は，層間絶縁膜１１１上に成膜された層間絶縁膜１１７上にエッチングによりヴィアホールを開口し，バリアメタル３２とヴィアメタル１１９を埋め込み，窒化チタンよりなる下部電極層１１２と，下部電極層１１２の上に形成された絶縁膜１４と，絶縁膜１４上に形成された上部電極１６をＣＶＤ成膜する。上部電極１６はＴｉＮ等のメタル層である。下部電極１１２において，絶縁膜１４に接する面に窒素リッチ層１１８が形成されている。キャパシタ１００は，Ａｌ配線又はＣｕ配線３０に接続されているが，最終的にはＭＯＳトランジスタのソース電極が電気的に接続される。
キャパシタ１００を形成するには，層間絶縁膜１１１上にＣＶＤ法等により成膜された層間絶縁膜１１７上に，エッチングによりヴィアホールを開口し，バリアメタル３２とヴィアメタル１１９を埋め込み，その上に窒化チタンを堆積させて下部電極１１２を形成する。その後，下部電極１１２の表面にプラズマ窒化処理により窒素リッチ層１１８を形成する（図６（Ａ），（Ｂ）参照）。
本実施の形態に係るキャパシタ１００の製造工程の一部は，図２に示すプラズマ処理装置２０によって行われる。下部電極１１２の表面を窒素リッチな状態にする際には，シリコン基板１１上に下部電極１１２が形成されたウエハＷを，プラズマ処理装置２０の基板保持台２２の上にセットする。その後，排気ポート２１Ａ，２１Ｂを介して処理容器２１内部の空気の排気が行われる。処理容器２１の内部が所定の処理圧に設定される。ガス供給口２７から，不活性ガスと窒素ガスとが供給される。
一方，電磁波発生器で発生された数ＧＨｚの周波数のマイクロ波は，導波管２８を通って処理容器２１に供給される。マイクロ波は，平面アンテナ２４，誘電体板２３を介して処理容器２１中に導入される。そして，このマイクロ波によりプラズマが励起され，窒素ラジカルが生成される。処理容器２１内でのマイクロ波励起によって生成された高密度プラズマは，ここで，下部電極１１２の表面に更なる窒化層１１８を生成させる。下部電極１１２は窒化チタンよりなるため，その全体に窒素が分布している。窒素リッチ層１１８は，プラズマ窒化処理により窒素がドープされることによって形成される。このため，窒素リッチ層１１８は，下部電極１１２の中では他の領域よりも窒素の含有量が多い層となっている。
その後，下部電極１１２上には，絶縁膜１４が形成される。この絶縁膜１４は，例えば，シリコン酸化膜からなる。次に，絶縁膜１４上に上部電極１６が形成され，キャパシタ１００が構成される。絶縁膜１４の形成工程または上部電極１６の形成工程において熱処理が行われるが，下部電極１１２上には窒素リッチ層１１８が形成されているため，下部電極１１２の上面の酸化が効果的に抑制される。
なお，上部電極１６は，窒化チタン，アルミニウム等の金属材料に代えてポリシリコンを用いることもできる。また，絶縁膜１４としては，シリコン酸化膜の他，シリコン酸窒化膜，酸化タンタル，酸化アルミニウム等が使用可能である。
図７は，下部電極１１２のプラズマ窒化処理の処理時間とシート抵抗との関係を示す。図７のグラフに示すように，ガス圧が１Ｔｏｒｒ（１３３Ｐａ），１００ｍＴ（１３．３Ｐａ），５００ｍＴ（１３．３×５Ｐａ）の場合に分けて測定した。その結果，窒素のガス圧が低いほどシート抵抗が低くなる。すなわち，ガス圧が低いほど効率よく窒素リッチ層１１８を形成できることが分かる。
次に，窒化チタン膜の熱処理時の耐酸化性について調べた。シリコン基板上に窒化チタン膜を形成後，プラズマ窒化処理をして窒素リッチ層を形成した試料を用意した。本発明に係る試料としては，プラズマ窒化処理時間が１２０秒のもの（図８中の□）と，プラズマ窒化処理時間が３０秒のもの（図８中の○）の２種類を用意した。また，比較のためにプラズマ窒化処理をしない窒化チタン膜のみ有する基板（図８中の△）も用意した。
本試験においては，プラズマ酸化処理を行いながらシート抵抗を測定して，プラズマ窒化処理の影響を調べた。図８に測定結果を示す。図８のグラフにおいて，縦軸は窒化チタン膜（下部電極１１２）のシート抵抗値を表す。横軸は，プラズマ酸化処理する前のレファレンス値（TiN as depo）と，フッ酸仕上げのシリコン基板にプラズマ酸化処理を施した場合の酸化膜厚が２０オングストローム，４０オングストロームおよび６０オングストロームを示す。酸化膜厚が多いほどプラズマ酸化処理時間が長いことを示す。この図から，プラズマ酸化が進むほど，プラズマ窒化処理をしていない試料のシート抵抗値は上昇し，熱処理の酸化の影響を強く受けていることが分かる。それに対し，プラズマ窒化処理をしている試料のシート抵抗値の上昇は少なく，熱処理の酸化の影響を受けにくいことを示している。すなわちプラズマ窒化処理したものは，熱処理時の耐酸化性に優れていることを示している。
次にプラズマ窒化処理における圧力の影響について調べた。キャパシタの形状は表面積を大きくするために，深い穴を形成したり凹凸形状とした立体構造が採用されることがある。かかる場合，部位によって膜厚の違いが生じやすい。膜厚の違いは電気特性の違いにつながるので，均一な膜厚とすることが重要であるが，発明者らの検証によれば，プラズマ窒化の際の圧力が，特にこれら立体構造を有するキャパシタにおける膜厚の均一性に影響を与えることが確認できた。
図９は，Ｓｉの下部電極表面が凹凸形状を有するキャパシタにおいて，当該下部電極に対してプラズマ処理の際の圧力を変えてプラズマ窒化処理をしたときの膜厚を示している。図中Ｏｐｅｎは，下部電極表面の凹凸が疎の場合，Ｄｅｎｓｅは下部電極表面の凹凸が密の場合を意味し，各々凹部内の底部の膜厚を示している。
かかる結果によれば，膜厚の均一性はプラズマ窒化処理の際の圧力に依存していることが確認でき，発明者らの検証によれば，圧力は１Ｔｏｒｒ（１３３Ｐａ）〜５Ｔｏｒｒ（５×１３３Ｐａ）の間が好ましく，より好ましくは３Ｔｏｒｒ（３×１３３Ｐａ）付近がよい。
以上，本発明の実施の形態の一例ついて幾つかの例に基づいて説明したが，本発明はこれらの実施の形態に何ら限定されるものではなく，請求の範囲に示された技術的思想の範疇において変更可能なものである。
容量を低下させることなく薄膜のキャパシタを製造することができ，半導体デバイス，例えばＤＲＡＭの製造にとって有用である。
１０ キャパシタ
１１ シリコン基板
１２ 下部電極
１４ 絶縁膜
１６ 上部電極
１８ 窒化層
２０ プラズマ処理装置
２１ プラズマ処理容器
２１Ａ，２１Ｂ 排気ポート
２２ 基板保持台
２８ 導波管
２７ ガス供給口
Ｗ シリコンウエハ
１１ シリコン基板
１２ 下部電極
１４ 絶縁膜
１６ 上部電極
１８ 窒化層
２０ プラズマ処理装置
２１ プラズマ処理容器
２１Ａ，２１Ｂ 排気ポート
２２ 基板保持台
２８ 導波管
２７ ガス供給口
Ｗ シリコンウエハ
Claims (15)
- キャパシタを有する半導体装置であって，
前記キャパシタは，下部電極と，上部電極と，前記下部電極と前記上部電極とに挟まれた絶縁膜とを備え，
前記下部電極は窒化チタンであり，
前記下部電極の絶縁層側の表面には，当該下部電極をさらに窒化処理した窒素リッチ層が形成されていることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において，
前記下部電極の窒化処理は，マイクロ波励起することで生成された高密度プラズマ処理により行われる。 - 請求項１に記載の半導体装置において，
前記キャパシタはＤＲＡＭに用いられるものである。 - 請求項１に記載の半導体装置において，
前記キャパシタはロジックデバイスに用いられるものである。 - 請求項１に記載の半導体装置において，
前記下部電極の表面は凹凸形状を有する。 - 半導体装置の製造方法において，
キャパシタ用の下部電極を半導体基板上に成形する工程と，
前記下部電極の表面を窒化する工程と，
前記下部電極上に絶縁膜を形成する工程と，
前記絶縁膜上に上部電極を形成する工程とを有し，
前記下部電極は窒化チタンであり，当該下部電極の前記絶縁層側の表面をさらに窒化処理して窒素リッチ層を形成する工程を有する。 - 請求項６に記載の製造方法において，
前記下部電極の窒化処理は，マイクロ波励起することで生成された高密度プラズマ処理により行われる。 - 請求項７に記載の製造方法において，
前記プラズマ処理は，１Ｐａ〜５×１３３Ｐａ以下の減圧下で行われる。 - 請求項６に記載の製造方法において，
前記キャパシタはＤＲＡＭ用である。 - 請求項６に記載の製造方法において，
前記キャパシタはロジックデバイス用である。 - 請求項６に記載の製造方法において，
前記下部電極の表面は凹凸形状を有する。 - 上部電極，下部電極，及びこれらの電極の間に形成された絶縁膜とを有するキャパシタの製造工程で使用される半導体製造装置において，
処理すべき半導体基板を収容する処理容器と，
前記処理容器内に処理に応じたガスを供給するガス供給手段と，
前記処理容器内に高密度プラズマを励起すべくマイクロ波を供給するマイクロ波供給手段とを備え，
前記下部電極は窒化チタンであり，
前記下部電極の絶縁層側の表面をさらに窒化処理して窒素リッチ層を形成すべく，前記下部電極が形成された前記半導体基板を前記処理容器にロードした後，前記ガス供給手段は窒素ガスを当該処理容器に供給する。 - 請求項１２に記載の製造装置において，
前記キャパシタはＤＲＡＭ用である。 - 請求項１２に記載の製造装置において，
前記キャパシタはロジックデバイス用である。 - 請求項１２に記載の半導体製造装置において，
前記下部電極の表面は凹凸形状を有する。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011110612A JP2011155312A (ja) | 2003-09-26 | 2011-05-17 | 半導体装置，半導体装置の製造方法及び半導体製造装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003334479 | 2003-09-26 | ||
| JP2003334479 | 2003-09-26 | ||
| JP2011110612A JP2011155312A (ja) | 2003-09-26 | 2011-05-17 | 半導体装置，半導体装置の製造方法及び半導体製造装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005514196A Division JPWO2005031869A1 (ja) | 2003-09-26 | 2004-09-22 | 半導体装置，半導体装置の製造方法，半導体製造装置及びコンピュータ記録媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011155312A true JP2011155312A (ja) | 2011-08-11 |
Family
ID=34386029
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005514196A Pending JPWO2005031869A1 (ja) | 2003-09-26 | 2004-09-22 | 半導体装置，半導体装置の製造方法，半導体製造装置及びコンピュータ記録媒体 |
| JP2011110612A Pending JP2011155312A (ja) | 2003-09-26 | 2011-05-17 | 半導体装置，半導体装置の製造方法及び半導体製造装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005514196A Pending JPWO2005031869A1 (ja) | 2003-09-26 | 2004-09-22 | 半導体装置，半導体装置の製造方法，半導体製造装置及びコンピュータ記録媒体 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP1670060A1 (ja) |
| JP (2) | JPWO2005031869A1 (ja) |
| KR (1) | KR20060058723A (ja) |
| CN (1) | CN1820370A (ja) |
| TW (1) | TWI256703B (ja) |
| WO (1) | WO2005031869A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220114660A (ko) * | 2017-12-29 | 2022-08-17 | 어플라이드 머티어리얼스, 인코포레이티드 | 디스플레이 애플리케이션들을 위한 저장 커패시터들의 누설 전류를 감소시키는 방법 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4522916B2 (ja) * | 2005-06-27 | 2010-08-11 | 東京エレクトロン株式会社 | プラズマ窒化処理方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置 |
| US7524774B2 (en) | 2003-09-26 | 2009-04-28 | Tokyo Electron Limited | Manufacturing method of semiconductor device, semiconductor manufacturing apparatus, plasma nitridation method, computer recording medium, and program |
| JP2007067366A (ja) * | 2005-08-05 | 2007-03-15 | Elpida Memory Inc | 半導体記憶装置の製造方法 |
| US8208290B2 (en) * | 2009-08-26 | 2012-06-26 | Qualcomm Incorporated | System and method to manufacture magnetic random access memory |
| JP2010135812A (ja) * | 2010-01-13 | 2010-06-17 | Tokyo Electron Ltd | 半導体装置の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10178109A (ja) * | 1996-12-17 | 1998-06-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2000208744A (ja) * | 1999-01-12 | 2000-07-28 | Lucent Technol Inc | 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法 |
| JP2000353780A (ja) * | 1999-06-11 | 2000-12-19 | Sony Corp | 容量素子の製造方法及び容量素子 |
| JP2001203330A (ja) * | 1999-11-09 | 2001-07-27 | Hyundai Electronics Ind Co Ltd | 半導体素子のキャパシターの製造方法 |
| WO2003015151A1 (en) * | 2001-08-02 | 2003-02-20 | Tokyo Electron Limited | Base material treating method and electron device-use material |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001257327A (ja) * | 2000-03-10 | 2001-09-21 | Nec Corp | 半導体装置およびその製造方法 |
| KR100400252B1 (ko) * | 2001-06-29 | 2003-10-01 | 주식회사 하이닉스반도체 | 탄탈륨 옥사이드 캐퍼시터의 형성 방법 |
| JP2003124348A (ja) * | 2001-10-17 | 2003-04-25 | Elpida Memory Inc | 半導体装置及びその製造方法 |
-
2004
- 2004-09-22 JP JP2005514196A patent/JPWO2005031869A1/ja active Pending
- 2004-09-22 CN CNA2004800197160A patent/CN1820370A/zh active Pending
- 2004-09-22 WO PCT/JP2004/013823 patent/WO2005031869A1/ja active Application Filing
- 2004-09-22 EP EP04788006A patent/EP1670060A1/en not_active Withdrawn
- 2004-09-22 KR KR1020067005870A patent/KR20060058723A/ko active Search and Examination
- 2004-09-24 TW TW093129060A patent/TWI256703B/zh not_active IP Right Cessation
-
2011
- 2011-05-17 JP JP2011110612A patent/JP2011155312A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10178109A (ja) * | 1996-12-17 | 1998-06-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2000208744A (ja) * | 1999-01-12 | 2000-07-28 | Lucent Technol Inc | 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法 |
| JP2000353780A (ja) * | 1999-06-11 | 2000-12-19 | Sony Corp | 容量素子の製造方法及び容量素子 |
| JP2001203330A (ja) * | 1999-11-09 | 2001-07-27 | Hyundai Electronics Ind Co Ltd | 半導体素子のキャパシターの製造方法 |
| WO2003015151A1 (en) * | 2001-08-02 | 2003-02-20 | Tokyo Electron Limited | Base material treating method and electron device-use material |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220114660A (ko) * | 2017-12-29 | 2022-08-17 | 어플라이드 머티어리얼스, 인코포레이티드 | 디스플레이 애플리케이션들을 위한 저장 커패시터들의 누설 전류를 감소시키는 방법 |
| KR102641942B1 (ko) * | 2017-12-29 | 2024-02-27 | 어플라이드 머티어리얼스, 인코포레이티드 | 디스플레이 애플리케이션들을 위한 저장 커패시터들의 누설 전류를 감소시키는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2005031869A1 (ja) | 2006-12-07 |
| TW200525702A (en) | 2005-08-01 |
| EP1670060A1 (en) | 2006-06-14 |
| TWI256703B (en) | 2006-06-11 |
| WO2005031869A1 (ja) | 2005-04-07 |
| KR20060058723A (ko) | 2006-05-30 |
| CN1820370A (zh) | 2006-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102052936B1 (ko) | 반도체 소자 제조 방법 | |
| US7524774B2 (en) | Manufacturing method of semiconductor device, semiconductor manufacturing apparatus, plasma nitridation method, computer recording medium, and program | |
| JP4522916B2 (ja) | プラズマ窒化処理方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置 | |
| US6218288B1 (en) | Multiple step methods for forming conformal layers | |
| KR100455799B1 (ko) | 장벽층 제작을 이용한 반도체 공정법 | |
| JP2002261161A (ja) | 半導体装置の製造方法 | |
| US20110159680A1 (en) | Method of forming a dielectric layer and method of manufacturing a semiconductor device using the same | |
| JP2011155312A (ja) | 半導体装置，半導体装置の製造方法及び半導体製造装置 | |
| KR100604845B1 (ko) | 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법 | |
| JP2011060825A (ja) | 半導体装置及びその製造方法 | |
| US7514315B2 (en) | Methods of forming capacitor structures having aluminum oxide diffusion barriers | |
| JPWO2006132262A1 (ja) | プラズマ窒化処理方法、半導体装置の製造方法およびプラズマ処理装置 | |
| US20070077759A1 (en) | Method for forming dielectric film and method for manufacturing semiconductor device by using the same | |
| JP2005150228A (ja) | 半導体装置の製造方法 | |
| JP2008288408A (ja) | 半導体装置及びその製造方法 | |
| US7790613B2 (en) | Semiconductor device and method of manufacturing the same | |
| WO2011033987A1 (ja) | 成膜方法、半導体素子の製造方法、絶縁膜および半導体素子 | |
| KR20000045295A (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| JP2002353214A (ja) | 半導体装置の製造方法 | |
| JP2009246211A (ja) | Ｍｏｓ型半導体メモリ装置の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置 | |
| JP2005166788A (ja) | 半導体装置の製造方法 | |
| US5893980A (en) | Semiconductor device capacitor fabrication method | |
| KR20040076447A (ko) | 반도체 장치의 커패시터 형성 방법 | |
| KR20050007496A (ko) | 원자층 적층 방식의 복합막 형성방법 및 이를 이용한반도체 소자의 커패시터 형성방법 | |
| US20020011620A1 (en) | Capacitor having a TaON dielectric film in a semiconductor device and a method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110517 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131203 |