JP2007005696A - プラズマ窒化処理方法および半導体装置の製造方法 - Google Patents
プラズマ窒化処理方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007005696A JP2007005696A JP2005186526A JP2005186526A JP2007005696A JP 2007005696 A JP2007005696 A JP 2007005696A JP 2005186526 A JP2005186526 A JP 2005186526A JP 2005186526 A JP2005186526 A JP 2005186526A JP 2007005696 A JP2007005696 A JP 2007005696A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- semiconductor device
- manufacturing
- nitriding
- polysilicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】被処理体表面に露出したポリシリコン膜を窒素含有プラズマにより窒化するプラズマ窒化処理方法であって、複数のスロットを有する平面アンテナ31にて処理室内1にマイクロ波を導入してプラズマを発生させるプラズマ処理装置により、66.7Pa〜1333Paの処理圧力で前記ポリシリコン膜をプラズマ窒化処理することを特徴とする、プラズマ窒化処理方法。
【選択図】図1
Description
(1) 被処理体表面に露出したポリシリコン膜を窒素含有プラズマにより窒化するプラズマ窒化処理方法であって、
複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入してプラズマを発生させるプラズマ処理装置により、66.7Pa〜1333Paの処理圧力で前記ポリシリコン膜をプラズマ窒化処理することを特徴とする、プラズマ窒化処理方法。
前記ポリシリコン膜を窒化処理してシリコン窒化膜を形成する窒化工程と、
前記シリコン窒化膜上に誘電体層を形成する工程と、
前記誘電体層の上に、上部電極を形成する工程と、を含む半導体装置の製造方法であって、
前記窒化工程は、複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入して窒素含有プラズマを発生させるプラズマ処理装置により66.7Pa〜1333Paの処理圧力で前記ポリシリコン膜をプラズマ窒化処理するものであることを特徴とする、半導体装置の製造方法。
前記制御プログラムは、実行時に、上記(1)から(10)のいずれかに記載されたプラズマ窒化処理方法が行なわれるように、プラズマ処理装置を制御するものであることを特徴とする、コンピュータ記憶媒体。
前記処理室内で、上記(1)から(10)のいずれかに記載されたプラズマ窒化処理方法が行なわれるように制御する制御部を備えたことを特徴とする、プラズマ処理装置。
図1は、本発明のプラズマ窒化処理方法の実施に適したプラズマ処理装置の一例を模式的に示す断面図である。このプラズマ処理装置は、複数のスロットを有する平面アンテナ、特にRLSA(Radial Line Slot Antenna;ラジアルラインスロットアンテナ)にて処理室内にマイクロ波を導入してプラズマを発生させることにより、高密度かつ低電子温度のマイクロ波プラズマを発生させ得るRLSAマイクロ波プラズマ処理装置として構成されており、例えば、MIS型キャパシタの製造過程で下部電極であるポリシリコン膜を窒化処理する目的で好適に用いられる。
まず、ゲートバルブ26を開にして搬入出口25からポリシリコン膜が形成されたウエハWをチャンバー1内に搬入し、サセプタ2上に載置する。そして、ガス供給系16のArガス供給源17およびN2ガス供給源18から、Arガス、N2ガスを所定の流量でガス導入部材15を介してチャンバー1内に導入する。
まず、層間絶縁膜101の表面に、図4(a)に示すように凹部130を有するポリシリコン膜102を形成する。このポリシリコン膜102は、例えばCVD(Chemical Vapor Deposition)により形成することができる。ポリシリコン膜102に形成されている凹部130の深さLと幅Dとの比(L/D;アスペクト比)は、例えば10〜40程度である。
また、処理温度は、250〜800℃とすることが可能であり、400〜800℃がより好ましい。
処理ガスの流量;Ar/N2=1000/40mL/min(sccm)
処理温度;400℃
プラズマへの供給パワー;1.0kW
形成膜厚;1.5nmまたは2.0nm
処理ガスの流量;Ar/N2=1000/100mL/min(sccm)
処理温度;400℃
プラズマへの供給パワー;2.0kW
形成膜厚;1.5nm
さらに、高圧処理(400Pa)により1.5nmの膜厚で窒化処理をしたサンプルのトップTにおける界面の分析結果を図9に、ミドルMにおける分析結果を図10に、ボトムにおける分析結果を図11に示した。
例えば、図3および図4のポリシリコン膜102に換えて、下部電極として、HSG(Hemispherical Grained)層が形成されたポリシリコン膜を対象としてもよい。また、本発明方法は、DRAMなどの半導体装置のメモリセルの製造過程のほか、例えば、フラッシュメモリのFG−poly(フローティングゲートのポリシリコン層)の表面を窒化する場合など、シリコンを窒化させる必要のある液晶デバイス等や、化合物半導体などの種々の半導体装置の製造にも適用可能である。
2;サセプタ
3;支持部材
5;ヒータ
15;ガス導入部材
16;ガス供給系
17;Arガス供給源
18;N2ガス供給源
23;排気管
24;排気装置
25;搬入出口
26;ゲートバルブ
28;マイクロ波透過板
29;シール部材
31;平面アンテナ部材
32;マイクロ波放射孔
37;導波管
37a;同軸導波管
37b;矩形導波管
39;マイクロ波発生装置
40;モード変換器
50;プロセスコントローラ
100;プラズマ処理装置
101;層間絶縁膜
102;ポリシリコン膜
103;シリコン窒化膜
104;Ta2O5膜
105;TiN膜
110;キャパシタ
W;ウエハ(基板)
Claims (23)
- 被処理体表面に露出したポリシリコン膜を窒素含有プラズマにより窒化するプラズマ窒化処理方法であって、
複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入してプラズマを発生させるプラズマ処理装置により、66.7Pa〜1333Paの処理圧力で前記ポリシリコン膜をプラズマ窒化処理することを特徴とする、プラズマ窒化処理方法。 - 前記処理圧力が、133.3Pa〜666.5Paであることを特徴とする、請求項1に記載のプラズマ窒化処理方法。
- 前記窒素含有プラズマは、少なくとも5%以上の窒素を含むことを特徴とする、請求項1または請求項2に記載のプラズマ窒化処理方法。
- 前記窒素含有プラズマは、窒素ガスと希ガスとを含むガスにより生成されるプラズマであることを特徴とする、請求項1から請求項3のいずれか1項に記載のプラズマ窒化処理方法。
- 前記窒素ガスの流量が10〜500ml/minであり、前記希ガスの流量が1〜5000ml/minであることを特徴とする、請求項4に記載のプラズマ窒化処理方法。
- 処理温度が、250℃〜800℃であることを特徴とする、請求項1から請求項5のいずれか1項に記載のプラズマ窒化処理方法。
- 前記ポリシリコン膜に形成される窒化膜の膜厚が0.5〜3nmであることを特徴とする、請求項1から請求項6のいずれか1項に記載のプラズマ窒化処理方法。
- 前記被処理体表面のポリシリコン膜が、凹部を有する形状であることを特徴とする、請求項1から請求項7のいずれか1項に記載のプラズマ窒化処理方法。
- 前記凹部の深さと開口幅との比(深さ/開口幅)が、1〜50であることを特徴とする、請求項8に記載のプラズマ窒化処理方法。
- 前記ポリシリコン膜が、MISキャパシタの下部電極であることを特徴とする、請求項1から請求項9のいずれか1項に記載のプラズマ窒化処理方法。
- 半導体基板上に、下部電極としてのポリシリコン膜を形成する工程と、
前記ポリシリコン膜を窒化処理してシリコン窒化膜を形成する窒化工程と、
前記シリコン窒化膜上に誘電体層を形成する工程と、
前記誘電体層の上に、上部電極を形成する工程と、を含む半導体装置の製造方法であって、
前記窒化工程は、複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入して窒素含有プラズマを発生させるプラズマ処理装置により66.7Pa〜1333Paの処理圧力で前記ポリシリコン膜をプラズマ窒化処理するものであることを特徴とする、半導体装置の製造方法。 - 前記処理圧力が、133.3Pa〜666.5Paであることを特徴とする、請求項11に記載の半導体装置の製造方法。
- 前記窒素含有プラズマは、少なくとも5%以上の窒素を含むことを特徴とする、請求項11または請求項12に記載の半導体装置の製造方法。
- 前記窒素含有プラズマは、窒素ガスと希ガスとを含むガスにより生成されるプラズマであることを特徴とする、請求項11から請求項13のいずれか1項に記載の半導体装置の製造方法。
- 前記窒素ガスの流量が10〜500ml/minであり、前記希ガスの流量が1〜5000ml/minであることを特徴とする、請求項14に記載の半導体装置の製造方法。
- 処理温度が、250℃〜800℃であることを特徴とする、請求項11から請求項15のいずれか1項に記載の半導体装置の製造方法。
- 前記ポリシリコン膜に形成される窒化膜の膜厚が0.5〜3nmであることを特徴とする、請求項11から請求項16のいずれか1項に記載の半導体装置の製造方法。
- 前記被処理体表面のポリシリコン膜が、凹部を有する形状であることを特徴とする、請求項11から請求項17のいずれか1項に記載の半導体装置の製造方法。
- 前記凹部の深さと開口幅との比(深さ/開口幅)が、1〜50であることを特徴とする、請求項18に記載の半導体装置の製造方法。
- 前記ポリシリコン膜が、MISキャパシタの下部電極であることを特徴とする、請求項11から請求項19のいずれか1項に記載の半導体装置の製造方法。
- コンピュータ上で動作し、実行時に、請求項1から請求項10のいずれか1項に記載されたプラズマ窒化処理方法が行なわれるようにプラズマ処理装置を制御するものであることを特徴とする、制御プログラム。
- コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
前記制御プログラムは、実行時に、請求項1から請求項10のいずれか1項に記載されたプラズマ窒化処理方法が行なわれるように、プラズマ処理装置を制御するものであることを特徴とする、コンピュータ記憶媒体。 - 複数のスロットを有する平面アンテナにて真空排気可能な処理室内にマイクロ波を導入してプラズマを発生させるプラズマ処理装置であって、
前記処理室内で、請求項1から請求項10のいずれか1項に記載されたプラズマ窒化処理方法が行なわれるように制御する制御部を備えたことを特徴とする、プラズマ処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005186526A JP4522916B2 (ja) | 2005-06-27 | 2005-06-27 | プラズマ窒化処理方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置 |
US11/388,990 US7524774B2 (en) | 2003-09-26 | 2006-03-27 | Manufacturing method of semiconductor device, semiconductor manufacturing apparatus, plasma nitridation method, computer recording medium, and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005186526A JP4522916B2 (ja) | 2005-06-27 | 2005-06-27 | プラズマ窒化処理方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010004536A Division JP2010135812A (ja) | 2010-01-13 | 2010-01-13 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007005696A true JP2007005696A (ja) | 2007-01-11 |
JP4522916B2 JP4522916B2 (ja) | 2010-08-11 |
Family
ID=37690976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005186526A Expired - Fee Related JP4522916B2 (ja) | 2003-09-26 | 2005-06-27 | プラズマ窒化処理方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4522916B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009188256A (ja) * | 2008-02-07 | 2009-08-20 | Tokyo Electron Ltd | プラズマエッチング方法及び記憶媒体 |
WO2009136606A1 (ja) * | 2008-05-09 | 2009-11-12 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
JP2010232229A (ja) * | 2009-03-25 | 2010-10-14 | Toshiba Corp | 不揮発性記憶装置及びその製造方法 |
JP2013021012A (ja) * | 2011-07-07 | 2013-01-31 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2013521653A (ja) * | 2010-03-02 | 2013-06-10 | アプライド マテリアルズ インコーポレイテッド | 単一ステップによる選択的窒化の方法および装置 |
JP2017079327A (ja) * | 2015-08-24 | 2017-04-27 | エーエスエム アイピー ホールディング ビー.ブイ. | SiN薄膜の形成 |
US9685318B2 (en) | 2014-10-24 | 2017-06-20 | Samsung Electronics Co., Ltd. | Method of forming semiconductor device |
US10049870B2 (en) | 2011-09-27 | 2018-08-14 | Kokusai Electric Corporation | Method of manufacturing semiconductor device including silicon nitride layer for inhibiting excessive oxidation of polysilicon film |
US11094612B2 (en) | 2014-09-22 | 2021-08-17 | Samsung Electronics Co., Ltd. | Semiconductor devices including through-silicon-vias and methods of manufacturing the same and semiconductor packages including the semiconductor devices |
US11367613B2 (en) | 2014-09-17 | 2022-06-21 | Asm Ip Holding B.V. | Deposition of SiN |
US11587783B2 (en) | 2013-03-14 | 2023-02-21 | Asm Ip Holding B.V. | Si precursors for deposition of SiN at low temperatures |
US11996286B2 (en) | 2020-12-09 | 2024-05-28 | Asm Ip Holding B.V. | Silicon precursors for silicon nitride deposition |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001069673A1 (fr) * | 2000-03-13 | 2001-09-20 | Tadahiro Ohmi | Dispositif de memoire flash et son procede de fabrication et procede de formation de pellicule dielectrique |
JP2004095918A (ja) * | 2002-08-30 | 2004-03-25 | Fasl Japan Ltd | 半導体記憶装置及び半導体装置の製造方法 |
WO2004049423A1 (ja) * | 2002-11-26 | 2004-06-10 | Hitachi Kokusai Electric Inc. | 半導体装置の製造方法 |
JP2004179406A (ja) * | 2002-11-27 | 2004-06-24 | Matsushita Electric Ind Co Ltd | 半導体デバイスの製造方法 |
JP2004320022A (ja) * | 2003-04-14 | 2004-11-11 | Samsung Electronics Co Ltd | 半導体素子のキャパシタ及びその製造方法 |
WO2005031869A1 (ja) * | 2003-09-26 | 2005-04-07 | Tokyo Electron Limited | 半導体装置,半導体装置の製造方法,半導体製造装置及びコンピュータ記録媒体 |
-
2005
- 2005-06-27 JP JP2005186526A patent/JP4522916B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001069673A1 (fr) * | 2000-03-13 | 2001-09-20 | Tadahiro Ohmi | Dispositif de memoire flash et son procede de fabrication et procede de formation de pellicule dielectrique |
JP2004095918A (ja) * | 2002-08-30 | 2004-03-25 | Fasl Japan Ltd | 半導体記憶装置及び半導体装置の製造方法 |
WO2004049423A1 (ja) * | 2002-11-26 | 2004-06-10 | Hitachi Kokusai Electric Inc. | 半導体装置の製造方法 |
JP2004179406A (ja) * | 2002-11-27 | 2004-06-24 | Matsushita Electric Ind Co Ltd | 半導体デバイスの製造方法 |
JP2004320022A (ja) * | 2003-04-14 | 2004-11-11 | Samsung Electronics Co Ltd | 半導体素子のキャパシタ及びその製造方法 |
WO2005031869A1 (ja) * | 2003-09-26 | 2005-04-07 | Tokyo Electron Limited | 半導体装置,半導体装置の製造方法,半導体製造装置及びコンピュータ記録媒体 |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009188256A (ja) * | 2008-02-07 | 2009-08-20 | Tokyo Electron Ltd | プラズマエッチング方法及び記憶媒体 |
US8198197B2 (en) | 2008-02-07 | 2012-06-12 | Tokyo Electron Limited | Plasma etching method |
KR101580704B1 (ko) | 2008-05-09 | 2015-12-28 | 도쿄엘렉트론가부시키가이샤 | 반도체 장치의 제조 방법 및 반도체 장치 |
WO2009136606A1 (ja) * | 2008-05-09 | 2009-11-12 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
JP2009272547A (ja) * | 2008-05-09 | 2009-11-19 | Tokyo Electron Ltd | 半導体装置の製造方法 |
KR20110010628A (ko) * | 2008-05-09 | 2011-02-01 | 도쿄엘렉트론가부시키가이샤 | 반도체 장치의 제조 방법 및 반도체 장치 |
US8241982B2 (en) | 2008-05-09 | 2012-08-14 | Tokyo Electron Limited | Semiconductor device manufacturing method |
JP2010232229A (ja) * | 2009-03-25 | 2010-10-14 | Toshiba Corp | 不揮発性記憶装置及びその製造方法 |
US8569731B2 (en) | 2009-03-25 | 2013-10-29 | Kabushiki Kaisha Toshiba | Nonvolatile memory device and method for manufacturing same |
JP2013521653A (ja) * | 2010-03-02 | 2013-06-10 | アプライド マテリアルズ インコーポレイテッド | 単一ステップによる選択的窒化の方法および装置 |
US8940601B2 (en) | 2011-07-07 | 2015-01-27 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
JP2013021012A (ja) * | 2011-07-07 | 2013-01-31 | Renesas Electronics Corp | 半導体装置の製造方法 |
US10049870B2 (en) | 2011-09-27 | 2018-08-14 | Kokusai Electric Corporation | Method of manufacturing semiconductor device including silicon nitride layer for inhibiting excessive oxidation of polysilicon film |
US11587783B2 (en) | 2013-03-14 | 2023-02-21 | Asm Ip Holding B.V. | Si precursors for deposition of SiN at low temperatures |
US11367613B2 (en) | 2014-09-17 | 2022-06-21 | Asm Ip Holding B.V. | Deposition of SiN |
US11094612B2 (en) | 2014-09-22 | 2021-08-17 | Samsung Electronics Co., Ltd. | Semiconductor devices including through-silicon-vias and methods of manufacturing the same and semiconductor packages including the semiconductor devices |
US9685318B2 (en) | 2014-10-24 | 2017-06-20 | Samsung Electronics Co., Ltd. | Method of forming semiconductor device |
JP2021168410A (ja) * | 2015-08-24 | 2021-10-21 | エーエスエム アイピー ホールディング ビー.ブイ. | SiN薄膜の形成 |
JP7069387B2 (ja) | 2015-08-24 | 2022-05-17 | エーエスエム アイピー ホールディング ビー.ブイ. | SiN薄膜の形成 |
JP2022110017A (ja) * | 2015-08-24 | 2022-07-28 | エーエスエム アイピー ホールディング ビー.ブイ. | SiN薄膜の形成 |
JP2017079327A (ja) * | 2015-08-24 | 2017-04-27 | エーエスエム アイピー ホールディング ビー.ブイ. | SiN薄膜の形成 |
JP7309962B2 (ja) | 2015-08-24 | 2023-07-18 | エーエスエム アイピー ホールディング ビー.ブイ. | SiN薄膜の形成 |
US11784043B2 (en) | 2015-08-24 | 2023-10-10 | ASM IP Holding, B.V. | Formation of SiN thin films |
US11996286B2 (en) | 2020-12-09 | 2024-05-28 | Asm Ip Holding B.V. | Silicon precursors for silicon nitride deposition |
Also Published As
Publication number | Publication date |
---|---|
JP4522916B2 (ja) | 2010-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4522916B2 (ja) | プラズマ窒化処理方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置 | |
US7524774B2 (en) | Manufacturing method of semiconductor device, semiconductor manufacturing apparatus, plasma nitridation method, computer recording medium, and program | |
US7960293B2 (en) | Method for forming insulating film and method for manufacturing semiconductor device | |
US8006640B2 (en) | Plasma processing apparatus and plasma processing method | |
US8158535B2 (en) | Method for forming insulating film and method for manufacturing semiconductor device | |
JP5252913B2 (ja) | 半導体装置の製造方法およびプラズマ酸化処理方法 | |
JP4509864B2 (ja) | プラズマ処理方法およびプラズマ処理装置 | |
US8247331B2 (en) | Method for forming insulating film and method for manufacturing semiconductor device | |
JP4739215B2 (ja) | 酸化膜の形成方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置 | |
KR20120075386A (ko) | 질화막의 형성 방법 | |
JP2007042951A (ja) | プラズマ処理装置 | |
JPWO2007139140A1 (ja) | プラズマcvd方法、窒化珪素膜の形成方法および半導体装置の製造方法 | |
JP2006310736A (ja) | ゲート絶縁膜の製造方法および半導体装置の製造方法 | |
JP5339327B2 (ja) | プラズマ窒化処理方法および半導体装置の製造方法 | |
JP2007165788A (ja) | 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法 | |
JP2010087187A (ja) | 酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置 | |
JPWO2006106665A1 (ja) | 基板の窒化処理方法および絶縁膜の形成方法 | |
JP2011155312A (ja) | 半導体装置,半導体装置の製造方法及び半導体製造装置 | |
JP2006186245A (ja) | トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびにコンピュータプログラムおよび記録媒体 | |
US10818476B2 (en) | Substrate processing apparatus | |
TW201304012A (zh) | 電漿氮化處理方法、電漿氮化處理裝置及半導體裝置的製造方法 | |
JP2010135812A (ja) | 半導体装置の製造方法 | |
JP2008251959A (ja) | 絶縁層の形成方法及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090828 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091013 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100113 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100526 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4522916 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |