TW201304012A - 電漿氮化處理方法、電漿氮化處理裝置及半導體裝置的製造方法 - Google Patents

電漿氮化處理方法、電漿氮化處理裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201304012A
TW201304012A TW101111427A TW101111427A TW201304012A TW 201304012 A TW201304012 A TW 201304012A TW 101111427 A TW101111427 A TW 101111427A TW 101111427 A TW101111427 A TW 101111427A TW 201304012 A TW201304012 A TW 201304012A
Authority
TW
Taiwan
Prior art keywords
plasma
processing container
nitrogen
nitride film
tungsten
Prior art date
Application number
TW101111427A
Other languages
English (en)
Inventor
Yoshiro Kabe
Yoshihiro Sato
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201304012A publication Critical patent/TW201304012A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明的課題是在於選擇性地形成氮化物膜。其解決手段是對處理容器(2)內供給含氮氣體，將處理容器(2)內的壓力設定於133Pa以上1333Pa以下的範圍內，而於處理容器(2)內生成含氮電漿，藉由該含氮電漿，不使含有矽的第2部分(100B)的表面(100Ba)氮化，選擇性地氮化含有鎢的第1部分(100A)的表面(100Aa)，而於第1部分(100A)的表面(100Aa)形成氮化鎢膜(107)。

Description

電漿氮化處理方法、電漿氮化處理裝置及半導體裝置的製造方法
本發明是有關在構造體的表面形成氮化物膜的電漿氮化處理方法、電漿氮化處理裝置及半導體裝置的製造方法。
DRAM等的半導體裝置的製造過程是進行：在矽基板上形成閘極絕緣膜，在閘極絕緣膜上形成閘極電極，以能夠覆蓋閘極電極的方式，在閘極絕緣膜及閘極電極的周圍形成絕緣層。在閘極電極的電極部分，例如使用含多晶矽及鎢的層疊體。閘極絕緣層是具有預定的臨界值電壓。矽基板與閘極電極的電極之間的電子的移動是藉由閘極絕緣層來進行。具體而言，上述電子的移動是在矽基板與閘極電極的電極之間，藉由施加閘極絕緣層的臨界值電壓以上的電壓來進行。閘極絕緣層是例如藉由矽氧氮化物(SiON)所形成。形成覆蓋閘極電極周圍的絕緣層是例如藉由矽氧化物(SiO2)所形成。此絕緣層是例如藉由化學的氣相成長法(CVD法)所形成。
並且，閘極電極的形成是例如在矽基板上形成上述的層疊體及閘極絕緣層所對應的層疊膜之後，藉由蝕刻此層疊膜來進行。此情況，例如，以修復因蝕刻而產生閘極絕緣層的損傷或缺陷的目的，在形成閘極電極之後，藉由熱氧化法等來實施氧化處理。並且，在閘極電極的周圍形成 絕緣層之後，基於各種的目的，對全體實施退火處理。
在進行上述的氧化處理時，閘極電極的表面因為暴露於氧化環境，所以構成閘極電極的電極部分的鎢的表面會被氧化。並且，一旦藉由CVD法在閘極電極的周圍形成由矽氧化物所構成的絕緣層，則鎢的表面會藉由使用於CVD法的氧氣來氧化。而且，在形成此絕緣層之後進行退火處理時，鎢的氧化是藉由矽氧化物中所含的氧來進行。如此，一旦鎢被氧化，則會例如形成氧化鎢(WOx)而從鎢的表面飛散，在氧化鎢與絕緣層的界面形成有空隙等的空間，其結果，作為閘極電極的電壓特性會變化，恐有無法取得所望的電氣特性之虞。
於是，可考慮在進行上述的氧化處理等之前，在鎢的表面形成氧化防止膜。氧化防止膜，例如可考慮使用氮化物膜，具體而言，氮化鎢膜。
在專利文獻1是記載：進行使用含氮的氣體之電漿處理，氮化藉由多結晶矽膜、氮化鎢膜及鎢膜所構成的閘極電極的側壁，而形成氮化物膜的技術。並且，在專利文獻2是記載：在含氮氣的氣體中處理矽基板上所形成的鎢膜的全體或其表面層，而使氮化的技術。並且，在專利文獻3是記載：藉由熱氮化或電漿氮化等的氮化處理來以氮化鎢覆蓋作為薄膜電晶體(TFT)的配線材料使用的鎢膜的表面之技術。並且，在專利文獻4是記載：藉由快速熱退火(RTA；Rapid thermal anneal)法來氮化由鈦．鎢層所構成的半導體積體電路的局部相互連接體的技術。並且， 在專利文獻5是記載：藉由CVD法來形成氮化鎢薄膜作為銅配線的阻擋膜之技術。
〔先行技術文獻〕 〔專利文獻〕
[專利文獻1]日本特開2004-200550號公報
[專利文獻2]日本特開平1-189138號公報
[專利文獻3]日本特開2000-332259號公報
[專利文獻4]日本特開平5-243178號公報
[專利文獻5]日本特開2000-235963號公報
就記載於專利文獻1~5的技術而言，在形成氮化物膜時，包括矽基板及閘極電極的構造體的表面全體會被暴露於氮化環境。因此，氮化物膜是不僅構成閘極電極的電極部分的一部分的鎢的表面，連構成閘極電極的電極部分的其他部分的多晶矽、或閘極絕緣層、矽基板等含矽的部分的表面也形成。一般，氮化物膜是其膜中容易形成缺陷。由於氮化物膜是以沿著矽基板及電極部分(多晶矽及鎢)的表面之方式連續地形成，因此當氮化物膜中形成有缺陷時，恐有經由氮化物膜中的缺陷而在矽基板與鎢之間發生洩漏之虞。並且，當閘極絕緣層為矽氧氮化物所構成時，矽氮化物膜會更被氮化，矽氧氮化物的氮濃度會變化，恐有閘極絕緣層的臨界值電壓變動之虞。並且，有時需要 用以除去矽基板的表面所形成的氮化物膜，具體而言是矽氮化物膜(SiN)的工程。
本發明是有鑑於上述問題點而研發者，其目的是在於提供一種對於具備包括含有金屬的第1部分及含有矽的第2部分的構造體之被處理體，可形成只覆蓋第1部分的表面的氮化物膜之電漿氮化處理方法、電漿氮化處理裝置及半導體裝置的製造方法。
本發明的電漿氮化處理方法，係將具備包括含有金屬的第1部分、及含有矽的第2部分，且以第1及第2部分的表面能夠露出的方式形成的構造體之被處理體配置於處理容器內，對被處理體實施電漿處理，藉此選擇性地氮化第1部分的表面，而於第1部分的表面選擇性地形成金屬氮化物膜之電漿氮化處理方法。第1部分係含有鎢。
本發明的電漿氮化處理方法係對處理容器內供給含氮氣體，將處理容器內的壓力設定於133Pa以上1333Pa以下的範圍內，在處理容器內生成含氮電漿，藉由該含氮電漿，不使第2部分的表面氮化，選擇性地氮化第1部分的表面，而於第1部分的表面形成氮化鎢膜。
本發明的電漿氮化處理方法是在第2部分的表面幾乎未形成有氮化物膜。另外，在本發明中，所謂「幾乎未形成有氮化物膜」時是包括：「完全未形成有氮化物膜」時、及「稍微形成有氮化物膜，但其影響幾乎沒有」時。
在本發明的電漿氮化處理方法中，亦可將處理容器內的壓力設定於267Pa以上1333Pa以下的範圍內。
並且，在本發明的電漿氮化處理方法中，第2部分係包括由矽所構成的矽基板，第1部分亦可被配置於矽基板的上面的一部分之上。
並且，在本發明的電漿氮化處理方法中，構造體亦可具備：由矽所構成的矽基板、及被配置於矽基板的上面的一部分之上的層疊體。並且，層疊體亦可具有：由矽氧氮化物所構成的絕緣層；及被層疊於絕緣層之上，由多晶矽所構成的第1電極層；及被層疊於第1電極層之上，由氮化鎢所構成的阻擋層；及被層疊於阻擋層之上，由鎢所構成的第2電極層。此情況，第1部分係包括阻擋層及第2電極層，第2部分係包括矽基板、絕緣層及第1電極層。
並且，在本發明的電漿氮化處理方法中，含氮電漿亦可為藉由從具有複數個狹縫的平面天線導入至處理容器內的微波來使被供給至處理容器內的含氮氣體電漿化之微波激發電漿。
本發明的電漿氮化處理裝置，係對具備包括含有金屬的第1部分、及含有矽的第2部分，且以第1及第2部分的表面能夠露出的方式形成的構造體之被處理體實施電漿處理，藉此選擇性地氮化第1部分的表面，而於第1部分的表面選擇性地形成金屬氮化物膜之電漿氮化處理裝置。第1部分係含有鎢。
本發明的電漿氮化處理裝置係具備： 處理容器，其係搬入被處理體來進行預定的處理；氣體供給手段，其係對處理容器內供給處理氣體的含氮氣體；排氣裝置，其係將處理容器內減壓排氣；電漿生成手段，其係於處理容器內生成電漿；及控制部，其係控制成藉由氣體供給手段來對處理容器內供給含氮氣體，藉由排氣裝置來將處理容器內的壓力設定於133Pa以上1333Pa以下的範圍內，藉由電漿生成手段在處理容器內生成含氮電漿，藉由該含氮電漿，不使第2部分的表面氮化，選擇性地氮化第1部分的表面，而於第1部分的表面形成氮化鎢膜。
本發明的半導體裝置的製造方法，係製造具備包括含有金屬的第1部分及含有矽的第2部分的構造體之半導體裝置的方法。第1部分係含有鎢。
本發明的半導體裝置的製造方法係具備：在半導體基板上形成之後成為第1及第2部分的至少一部分的初期層疊膜之工程；蝕刻初期層疊膜，而以第1及第2部分的表面能夠露出的方式形成構造體之工程；將形成有上述構造體的半導體基板搬入至處理容器內之工程；對處理容器內供給含氮氣體之工程；將處理容器內的壓力設定於133Pa以上1333Pa以下的範圍內之工程； 在處理容器內生成含氮電漿之工程；及藉由含氮電漿，不使第2部分的表面氮化，選擇性地氮化第1部分的表面，而於第1部分的表面形成氮化鎢膜之電漿氮化處理工程。
本發明的半導體裝置的製造方法，亦可在電漿氮化處理工程之後，更具備以能夠覆蓋構造體的方式形成由矽氧化物所構成的絕緣層之工程。
本發明的電漿氮化處理方法、電漿氮化處理裝置及半導體裝置的製造方法是不使含有矽的第2部分的表面氮化，選擇性地氮化含有金屬的鎢的第1部分的表面，而於第1部分的表面形成氮化鎢膜。如前述般，在第2部分的表面是氮化物膜幾乎未被形成。藉此，若根據本發明，則可形成只覆蓋第1部分的表面的氮化物膜。
以下，參照圖面來詳細說明有關本發明之一實施形態。首先，參照圖1來說明有關本發明之一實施形態的電漿氮化處理方法。圖1是表示本實施形態的電漿氮化處理方法的流程圖。
本實施形態的電漿氮化處理方法是將具備構造體100的被處理體配置於處理容器內，對於被處理體實施電漿處理，藉此選擇性地氮化第1表面部100Aa，在第1表面部 100Aa選擇性地形成金屬氮化物膜的電漿氮化處理方法，該構造體100是包括含有金屬的第1部分100A、及含有矽的第2部分100B，形成露出第1部分100A的表面(以下稱為第1表面部)100Aa及第2部分100B的表面(以下稱為第2表面部)100Ba。
第1部分100A例如亦可包括由鎢等的金屬所構成的層、或由氮化鎢等的金屬氮化物所構成的層，作為含有金屬的層。第2部分100B例如亦可包括由矽所構成的層、或由矽氧化物(SiO2)所構成的層、或由矽氧氮化物(SiON)所構成的層，作為含有矽的層。
如圖1所示，本實施形態的電漿氮化處理方法是包含第1步驟S1、第2步驟S2、第3步驟S3及第4步驟S4。第1步驟S1是對搬入被處理體的處理容器內供給含氮氣體。含氮氣體，例如可使用氮氣體(N2)、氨氣體(NH3)、NO、N2O等。
第2步驟S2是將處理容器內的壓力設定成預定的壓力。處理容器內的壓力是133Pa以上1333Pa以下的範圍內為理想，更理想是267Pa以上1333Pa以下的範圍內。有關該理由會在往後詳細說明。
第3步驟S3是在處理容器內生成含氮電漿。具體而言，對處理容器內放射微波，在處理容器內形成電磁場，而使含氮氣體電漿化。另外，最好含氮電漿是藉由從具有複數個狹縫的平面天線所導入至處理容器內的微波來使被供給至處理容器內的含氮氣體電漿化之微波激發電漿。
第4步驟S4是藉由含氮電漿，不使第2表面部100Ba氮化，選擇性地氮化第1表面部100Aa，而於第1表面部100Aa形成氮化物膜(金屬氮化物膜)。當第1部分100A含有鎢時，在第1表面部100Aa形成氮化鎢膜。第4步驟S4是在第2表面部100Ba幾乎未形成氮化物膜。如此，藉由第1~第4步驟S1~S4在第1表面部100Aa選擇性地形成氮化物膜(氮化鎢膜)。
其次，參照圖1~圖3來具體說明有關本實施形態的電漿氮化處理方法。圖2是表示藉由本實施形態的電漿氮化處理方法來形成氮化鎢膜之前的構造體100的剖面圖。圖3是表示藉由本實施形態的電漿氮化處理方法來形成氮化鎢膜之後的構造體100的剖面圖。
就圖2所示的例子而言，構造體100是具備：由矽所構成的矽基板101、及被配置於矽基板101的上面的一部分上的2個層疊體102。此構造體100是例如半導體裝置製造用的半導體晶圓(以下簡稱「晶圓」)W的一部分。就此例而言，層疊體102是具有：由矽氧氮化物(SiON)所構成的閘極絕緣層103、及被層疊於閘極絕緣層103上，由多晶矽所構成的第1電極層104、及被層疊於第1電極層104上，由氮化鎢所構成的阻擋層105、及被層疊於阻擋層105上，由鎢所構成的第2電極層106。此層疊體102是例如對應於DRAM的閘極電極。閘極電極的電極部分是藉由第1電極層104、阻擋層105及第2電極層106所構成。層疊體102是例如藉由使用光刻、乾蝕刻等來蝕 刻層疊膜而形成。
並且，構造體100是包括：含有金屬的第1部分100A、及含有矽的第2部分100B。就本實施形態而言，第1部分100A是含有金屬的鎢。就圖2所示的例子而言，第1部分100A是包括阻擋層105及第2電極層106。並且，第2部分100B是包括矽基板101、閘極絕緣層103及第1電極層104。
又，就圖2所示的例子而言，第1部分100A的表面之第1表面部100Aa是藉由含有鎢的阻擋層105的表面105a及第2電極層106的表面106a所構成。又，第2部分100B的表面之第2表面部100Ba是藉由含有矽的矽基板101的表面101a、閘極絕緣層103的表面103a及第1電極層104的表面104a所構成。
如前述般，本實施形態的電漿氮化處理方法是選擇性地氮化第1表面部100Aa，而於第1表面部100Aa形成金屬氮化物膜的方法。當第1部分100A為含有鎢時，在第1表面部100Aa形成氮化鎢膜。本實施形態是在處理容器內配置形成有構造體100的晶圓W，藉由前述的第1~第4步驟S1~S4來對晶圓W進行電漿氮化處理。第4步驟S4是利用含氮電漿的電漿氮化處理，在藉由含有矽的層的表面所構成的第2表面部100Ba，幾乎未形成氮化物膜，在藉由含有鎢的層的表面所構成的第1表面部100Aa，選擇性地形成氮化鎢膜107。此氮化鎢膜107是藉由第1部分100A(阻擋層105及第2電極層106)的表面的鎢被 氮化而形成。另外，之後會詳細說明有關在第2表面部100Ba幾乎未形成氮化物膜的情形之實驗的結果。
圖3是表示在矽基板101的上面形成由閘極絕緣層103、第1電極層104、阻擋層105及第2電極層106所構成的層疊體102，在第1部分100A(阻擋層105及第2電極層106)的表面之第1表面部100Aa選擇性地形成氮化鎢膜107，以能夠覆蓋層疊體102的方式，在層疊體102的周圍，例如藉由化學的氣相成長法(CVD法)來形成由矽氧化物(SiO2)所構成的絕緣層108之例。
其次，參照圖4來說明有關本實施形態的電漿氮化處理裝置。圖4是表示本實施形態的電漿氮化處理裝置的概略構成的剖面圖。本實施形態的電漿氮化處理裝置1是包括具有複數個狹縫狀的孔之平面天線，特別是徑向線槽天線(Radial Line Slot Antenna；RLSA)。包括RLSA的電漿處理裝置亦被稱為RLSA微波電漿處理裝置。RLSA微波電漿處理裝置是藉由RLSA來將微波直接導入至處理容器內，可使產生高密度且低電子溫度的微波激發電漿。
電漿氮化處理裝置1是具備：收容被處理體的晶圓W的處理容器2、及被配置於處理容器2的內部，載置晶圓W的載置台21、及被連接至處理容器2的排氣室3、及對處理容器2內供給氣體的氣體供給部4、及將處理容器2內減壓排氣的排氣裝置5、及對處理容器2內導入微波而生成電漿的微波導入裝置6、及控制該等電漿氮化處理裝置1的各構成部的控制部7。另外，作為對處理容器2內 供給氣體的手段，亦可使用未含在電漿氮化處理裝置1的構成中的外部氣體供給部，來取代氣體供給部4。
處理容器2是具有上部開口的筒狀形狀，例如形成大略圓筒形狀或大略方筒形狀。處理容器2是例如藉由鋁等的金屬材料所形成。另外，處理容器2是被接地。微波導入裝置6是設於處理容器2的上部，具有作為對處理容器2內導入電磁波(微波)來生成電漿的電漿生成手段之機能。有關微波導入裝置6的構成會在往後詳細說明。
處理容器2是具有板狀的底部11、及被連結至底部11的側壁部12。側壁部12是具有用以在與和處理容器2鄰接的搬送室(未圖示)之間進行晶圓W的搬出入之搬出入口12a。在處理容器2與搬送室(未圖示)之間配置有閘閥G。閘閥G是具有開閉搬出入口12a的機能。閘閥G是在閉狀態下氣密地密封處理容器2，且在開狀態下可在處理容器2與搬送室(未圖示)之間進行晶圓W的移送。
底部11是具有被形成於其中央部分的開口部11a。排氣室3是具有與開口部11a連通的內部空間3a，以能夠從底部11朝下方突出的方式連結於底部11。
電漿氮化處理裝置1更具備連通至排氣室3的內部空間3a的排氣管13。排氣管13是被連接至排氣裝置5。排氣裝置5是經由排氣管13來連接至排氣室3。排氣裝置5是具有可將處理容器2及排氣室3的內部空間高速減壓至預定的真空度的高速真空泵。如此的高速真空泵，例如有 渦輪分子泵等。處理容器2及排氣室3是藉由使排氣裝置5的高速真空泵作動來將其內部空間減壓至預定的真空度。亦即，藉由氣體供給部4來供給至處理容器2內的氣體是被均一地流動於排氣室3的內部空間3a。此氣體是藉由使排氣裝置5作動，經由排氣管13來往外部排氣。藉此，處理容器2及排氣室3的內部空間會被減壓至預定的真空度。
電漿氮化處理裝置1更在處理容器2內及排氣室3內具備支撐載置台21的支撐構件22。載置台21是用以水平載置被處理體的晶圓W者。載置台21是例如藉由AlN、Al2O3等的陶瓷所形成。另外，載置台21是藉由熱傳導性高的材料來形成為理想。如此的材料是例如有AlN。支撐構件22是具有從排氣室3的底部往處理容器2的內部空間延伸的圓筒狀的形狀。支撐構件22是例如藉由AlN等的陶瓷所形成。
電漿氮化處理裝置1更具備保護載置台21的保護構件23。保護構件23是具有環狀的形狀，保護載置台21的上面(晶圓載置面)及側面的一方或兩方，且具有引導晶圓W的機能。保護構件23隔離載置台21與電漿的接觸，防止載置台21被濺射，藉此防止雜質混入至晶圓W。保護構件23是例如藉由石英、單結晶矽、多晶矽、非晶形矽、SiN等所形成。尤其由石英所構成的保護構件23因為作為上述保護構件的特性佳所以較理想。另外，作為形成保護構件23的材料是鹼金屬或其他金屬等的雜質的 含量少的高純度材料為理想。
電漿氮化處理裝置1更具備加熱器24、加熱器電源25、及熱電偶(在圖4是記為TC)26。加熱器24及熱電偶26的測溫部分26a是被埋設於載置台21。加熱器24是例如經由通過支撐構件22的內部的配線來連接至處理容器2及排氣室3的外部所設置的加熱器電源25。加熱器電源25是對加熱器24供給用以加熱載置台21的電氣輸出。加熱器24是藉由加熱載置台21來均一加熱被處理體的晶圓W。載置台21的溫度是藉由熱電偶26來計測。藉此，可將晶圓W的溫度控制於例如室溫~900℃的範圍內。
雖未圖示，但實際載置台21是具有設成可對載置台21的上面(晶圓載置面)突沒的複數個支撐銷。複數的支撐銷是構成可藉由任意的昇降機構來上下變位，在上昇位置，在與搬送室(未圖示)之間進行晶圓W的交接。
電漿氮化處理裝置1更具備：在處理容器2的內部空間配置於比載置台21的外周部更外側的襯裡27及擋板(baffle plate)28、及支撐擋板28的複數根支柱29。襯裡27是具有在上部及下部開口的圓筒狀的形狀。擋板28是用以在處理容器2的內部空間實現均一的排氣者，具有環狀的形狀，且具有多數的排氣孔28a。並且，擋板28是被連結至襯裡27的下端部。襯裡27及擋板28是例如藉由石英所形成。
電漿氮化處理裝置1更具備設於處理容器2的側壁部12的氣體導入部15。氣體導入部15是被連接至供給含氮 氣體或電漿激發用氣體的氣體供給部4。另外，就圖4所示的例子而言，氣體導入部15是具有環狀的形狀。但，氣體導入部15亦可構成噴嘴狀，或構成淋浴狀。
氣體供給部4是具有：氣體供給源(例如惰性氣體供給源41A及含氮氣體供給源41B)、配管(例如氣體管線42a，42b，42c)、流量控制裝置(例如MFC(質量流控制器)43A，43B)、及閥(例如開閉閥44A，44B)。另外，氣體供給部4亦可更具有在置換處理容器2內的環境時使用的淨化氣體供給源等。
惰性氣體供給源41A及含氮氣體供給源41B是藉由氣體管線42a，42b，42c來連接至氣體導入部15。亦即，惰性氣體供給源41A是被連接至氣體管線42a的一端部。含氮氣體供給源41B是被連接至氣體管線42b的一端部。氣體管線42a，42b的各另一端部皆被連接至氣體管線42c的一端部。氣體管線42c的另一端部是被連接至氣體導入部15。MFC43A是被設在惰性氣體供給源41A與氣體導入部15之間。MFC43B是被設在含氮氣體供給源41B與氣體導入部15之間。開閉閥44A是設在MFC43A的前後。開閉閥44B是設在MFC43B的前後。
被供給至處理容器2內的惰性氣體，例如可使用Ar氣體、Kr氣體、Xe氣體、He氣體等的稀有氣體。該等之中，基於經濟性良好的點，使用Ar氣體特別理想。並且，含氮氣體是含有氮原子的氣體，作為被供給至處理容器2內的含氮氣體，例如可使用氮氣體(N2)、氨氣體( NH3)、NO、N2O等。
惰性氣體是從惰性氣體供給源41A通過氣體管線42a，42c來到達氣體導入部15，從氣體導入部15導入至處理容器2內。含氮氣體是從含氮氣體供給源41B通過氣體管線42b，42c來到達氣體導入部15，從氣體導入部15導入處理容器2內。被供給至處理容器2內的氣體種類、或該等的氣體的流量等是藉由MFC43A，43B及開閉閥44A，44B來控制。
電漿氮化處理裝置1更具備：被連結至側壁部12的上端部的環狀的板16、及氣密地密封處理容器2(側壁部12)與板16之間的密封構件17。板16是具有形成突出至處理容器2的內部空間的支撐部16a。支撐部16a是具有環狀的形狀。
在此，參照圖4及圖5來詳細說明有關微波導入裝置6的構成。圖5是表示電漿氮化處理裝置1的平面天線的平面圖。如前述般，微波導入裝置6是設於處理容器2的上部，具有作為對處理容器2內導入電磁波(微波)而生成電漿的電漿生成手段之機能。微波導入裝置6是具有：使微波透過的透過板61、及配置成與載置台21對向的平面天線62、及縮短微波的波長來調整電漿的慢波材63、及覆蓋平面天線62及慢波材63的罩構件64、及將微波傳播至平面天線62的導波管65、及將傳播於導波管65的微波模式變換的模式變換器66、及產生微波的微波產生裝置68、及設於導波管65與微波產生裝置68之間的匹配電路 67。
透過板61是被配置於板16的支撐部16a之上。透過板61是藉由介電質材料所形成。形成透過板61的介電質材料，例如可使用石英、Al2O3、AlN等的陶瓷等。電漿氮化處理裝置1更具備氣密地密封透過板61與支撐部16a之間的密封構件18。藉此，維持處理容器2內的氣密性。
平面天線62是在透過板61的上方(透過板61之與處理容器2相反的側)，配置成與載置台21對向。平面天線62是具有圓板形狀。另外，平面天線62並非限於圓板形狀，亦可例如具有四角板形狀。又，就圖4所示的例子而言，平面天線62是具有比透過板61更大的平面形狀(由上方來看的形狀)。就此例而言，平面天線62的外周部是被卡止於板16的上端。平面天線62是藉由導電性材料所形成。形成平面天線62的導電性材料，例如可使用表面被鍍金或銀的銅板、鋁板、鎳板及該等的合金等。
如圖5所示般，平面天線62是具有放射微波的多數個微波放射孔62a。微波放射孔62a是具有預定的形狀，且形成貫通平面天線62。就圖6所示的例子而言，各個的微波放射孔62a是具有細長的長方形狀(狹縫狀)。而且，典型的微波放射孔62a是與鄰接的其他微波放射孔62a一起配置成「T」字狀。並且，如此組合配置成預定形狀(例如T字狀)的複數個微波放射孔62a的配對全體是被配列成同心圓狀。
微波放射孔62a的長度或微波放射孔62a的配對之配 列間隔是按照微波的波長λg而定。具體而言，例如微波放射孔62a是以上述的配列間隔能夠形成λg/4~λg的範圍內之方式配置。另外，在圖5中是以記號△r來表示將複數個微波放射孔62a的配對全體配列成同心圓狀時之半徑方向的配列間隔。
另外，微波放射孔62a的形狀並非限於狹縫狀的形狀，亦可為其他的形狀，例如圓形狀、圓弧狀等。又，微波放射孔62a的配置形態並非限於同心圓狀，亦可為其他的形態，例如螺旋狀、放射狀等。
慢波材63是被配置於平面天線62的上面之上。並且，慢波材63是藉由具有比真空更大的介電常數的材料所形成。形成慢波材63的材料，例如可使用石英、聚四氟乙烯樹脂、聚醯亞胺樹脂等。微波是在真空中其波長會變長。慢波材63是具有縮短微波的波長來調整電漿的機能。
另外，平面天線62亦可不接觸於透過板61，但最好接觸。又，慢波材63亦可不接觸於平面天線62，但最好是接觸。
罩構件64是以能夠覆蓋平面天線62及慢波材63的方式來連結於板16的上端部。電漿氮化處理裝置1更具備氣密地密封罩構件64與板16之間的密封構件19。罩構件64是例如藉由鋁或不鏽鋼等的金屬材料所形成。雖未圖示，但實際罩構件64是被接地。並且，罩構件64是具有：形成於其內部的冷卻水流路64a、及形成於罩構件64 的頂部的中央部分的開口部64b。透過板61、平面天線62、慢波材63及罩構件64是藉由在冷卻水流路64a內流動冷卻水來冷卻。
藉由罩構件64及平面天線62所包圍的空間是形成偏平導波路。慢波材63是被配置於偏平導波路內。微波是藉由偏平導波路來均一地供給至處理容器2內。
導波管65是包括：與其延伸的方向垂直的剖面外形為圓形的同軸導波管65A、及與其延伸的方向垂直的剖面外形為矩形的矩形導波管65B。同軸導波管65A是延伸於圖4的上下方向。矩形導波管65B是延伸於圖4的左右方向(水平方向)。同軸導波管65A的一端部是被連結至罩構件64的開口部64b的上端部。同軸導波管65A的另一端部是經由模式變換器66來連接至矩形導波管65B的一端部。模式變換器66是具有將以TE模式來傳播於矩形導波管65B內的微波變換成TEM模式的機能。
同軸導波管65A是具有延伸於其內部空間的內導體65A1。內導體65A1的下端部是被連接至平面天線62的中央部分。藉此，微波是經由內導體65A1來效率佳均一且放射狀地傳播於藉由罩構件64及平面天線62所形成的偏平導波路。
微波產生裝置68是經由匹配電路67來連接至矩形導波管65B的另一端部。在微波產生裝置68中以預定的頻率(例如2.45GHz)產生的微波是經由導波管65來傳播至平面天線62，從微波放射孔62a經由透過板61來導入 至處理容器2內。另外，微波的頻率並非限於2.45GHz，亦可為8.35GHz、1.98GHz等。
其次，參照圖6來說明有關控制部7。圖6是表示圖4所示的電漿氮化處理裝置1的控制部7的說明圖。電漿氮化處理裝置1的各構成部是分別被連接至控制部7，藉由控制部7來控制。控制部7典型的是電腦。就圖6所示的例子而言，控制部7是具備：具備CPU的製程控制器71、及被連接至此製程控制器71的使用者介面72及記憶部73。
製程控制器71是在電漿氮化處理裝置1中統括控制例如與溫度、壓力、氣體流量、微波輸出等的製程條件有關的各構成部(例如加熱器電源25、氣體供給部4、排氣裝置5、微波產生裝置68等)之控制手段。使用者介面72是具有：工程管理者為了管理電漿氮化處理裝置1而進行指令的輸入操作等的鍵盤或觸控面板、及使電漿氮化處理裝置1的運轉狀況可視化顯示的顯示器等。
在記憶部73中保存有記錄控制程式(軟體)或處理條件資料等的處方，該控制程式(軟體)是用以在製程控制器71的控制下實現被執行於電漿氮化處理裝置1的各種處理者。製程控制器71是按照來自使用者介面72的指示等，因應所需從記憶部73叫出任意的控制程式或處方而實行。藉此，在製程控制器71的控制下，於電漿氮化處理裝置1的處理容器2內進行所望的處理。
上述的控制程式及處方是例如可利用被儲存於CD- ROM、硬碟、軟碟、快閃記憶體、DVD、藍光光碟等電腦可讀取的記憶媒體的狀態者。並且，上述的處方亦可從其他的裝置例如經由專線來隨時傳送，上線利用。
就本實施形態而言，控制部7是控制電漿氮化處理裝置1的各構成部，而使能夠進行本實施形態的電漿氮化處理方法。具體而言，控制部7是控制成可進行：藉由氣體供給部4來對處理容器2內供給含氮氣體，藉由排氣裝置5來將處理容器2內的壓力設定於133Pa以上1333Pa以下的範圍內(更理想是267Pa以上1333Pa以下的範圍內)，藉由微波導入裝置6在處理容器2內生成含氮電漿，藉由該含氮電漿，不使圖2所示的第2部分100B的表面之第2表面部100Ba氮化，選擇性地氮化第1部分100A的表面之第1表面部100Aa，而於第1表面部100Aa形成氮化物膜(氮化鎢膜)之電漿氮化處理方法。
如以上說明般，電漿氮化處理裝置1的主要構成是具備：處理容器2、載置台21、排氣室3、氣體供給部4、排氣裝置5、微波導入裝置6及控制部7。如此構成的電漿氮化處理裝置1是可在600℃以下(例如室溫(25℃程度)~600℃的範圍內)的低溫，進行對底層膜或基板(晶圓W)等的損傷少的電漿處理。並且，電漿氮化處理裝置1因為電漿的均一性佳，所以對於大口徑的晶圓W(被處理體)也可實現製程的均一性。
其次，參照圖7來一邊說明本實施形態的半導體裝置的製造方法，一邊說明有關利用RLSA方式的電漿氮化處 理裝置1的電漿氮化處理的程序。圖7是表示本實施形態的半導體裝置的製造方法的流程圖。
本實施形態的半導體裝置的製造方法是製造具備包括含有金屬的第1部分及含有矽的第2部分的構造體之半導體裝置的方法。在此，舉例說明製造具備圖2所示的構造體100的半導體裝置的情況。構造體100是包括含有金屬的鎢的第1部分100A、及含有矽的第2部分100B。並且，構造體100是具有矽基板101及2個的層疊體102。層疊體102是具有閘極絕緣層103、第1電極層104、阻擋層105及第2電極層106。第1部分100A是包括阻擋層105及第2電極層106。第2部分100B是包括矽基板101、閘極絕緣層103及第1電極層104。
如圖7所示般，本實施形態的半導體裝置的製造方法是具備：形成初期層疊膜的工程(S11)、及形成構造體的工程(S12)、及將晶圓搬送至處理容器內的工程(S13)、及對處理容器內供給含氮氣體的工程(S14)、及將處理容器內的壓力設定於預定的壓力的工程(S15)、及在處理容器內生成含氮電漿的工程(S16)、及藉由含氮電漿來選擇性地形成氮化物膜的電漿氮化處理工程(S17)、及從處理容器搬出晶圓的工程(S18)。
形成初期層疊膜的工程(S11)是在晶圓W(矽基板101)上形成之後成為第1及第2部分100A，100B的至少一部分的初期層疊膜。就圖2所示的例子，初期層疊膜是包括：之後成為閘極絕緣層103，由矽氧氮化物(SiON) 所構成的層；及之後成為第1電極層104，由多晶矽所構成的層；及之後成為阻擋層105，由氮化鎢所構成的層；及之後成為第2電極層106，由鎢所構成的層。
形成構造體100的工程(S12)是蝕刻上述的初期層疊膜，以第1部分100A的表面之第1表面部100Aa及第2部分100B的表面之第2表面部100Ba能夠露出的方式形成構造體100。構造體100是例如藉由使用光刻、乾蝕刻等來蝕刻初期層疊膜而形成。
將晶圓W搬送至處理容器2內的工程(S13)是將形成上述構造體100的晶圓W搬送至處理容器2內。具體而言，首先，使閘閥G(參照圖4)形成開狀態。其次，藉由搬送裝置(未圖示)來將形成有構造體100的晶圓W從搬出入口12a搬入至處理容器2內，且載置於載置台21的上面(晶圓載置面)。其次，使閘閥G形成閉狀態。
對處理容器內供給含氮氣體的工程(S14)是對應於圖1所示的第1步驟S1。將處理容器內的壓力設定於預定的壓力的工程(S15)是對應於圖1所示的第2步驟S2。在處理容器內生成含氮電漿的工程(S16)是對應於圖1所示的第3步驟。藉由含氮電漿來選擇性地形成氮化物膜的工程(S17)是對應於圖1所示的第4步驟S4。以下，說明有關該等的工程。
對處理容器內供給含氮氣體的工程(S14)是一邊藉由排氣裝置5來將處理容器2內減壓排氣，一邊從氣體供給部4的惰性氣體供給源41A及含氮氣體供給源41B來將 惰性氣體及含氮氣體以預定的流量分別經由氣體導入部15導入至處理容器2內。將處理容器內的壓力設定於預定的壓力的工程(S15)是一邊導入惰性氣體及含氮氣體，一邊藉由排氣裝置5來控制成處理容器2內的壓力形成預定的壓力。與圖1所示的第2步驟S2同樣，處理容器2內的壓力是133Pa以上1333Pa以下的範圍內為理想，更理想是267Pa以上1333Pa以下的範圍內。
在處理容器內生成含氮電漿的工程(S16)是如以下那樣在處理容器2內生成含氮電漿。此工程是使在微波產生裝置68產生之預定的頻率(例如2.45GHz)的微波經由匹配電路67來引導至導波管65。被引導至導波管65的微波是依序通過矩形導波管65B、模式變換器66及同軸導波管65A，羥由內導體65A1來供給至平面天線62。微波在矩形導波管65B內是以TE模式傳播，此TE模式的微波是在模式變換器66變換成TEM模式，在同軸導波管65A內朝平面天線62傳播。然後，微波會從形成貫通平面天線62的狹縫狀的微波放射孔62a來經由透過板61放射至處理容器2內的晶圓W的上方空間。
藉由像上述那樣被放射至處理容器2內的微波，在處理容器2內形成電磁場，使惰性氣體及含氮氣體等的處理氣體電漿化。如此一來，生成含氮電漿。
藉由含氮電漿來選擇性地形成氮化物膜的工程(S17)是藉由上述那樣生成的含氮電漿，不使第2表面部100Ba氮化，選擇性氮化第1表面部100Aa，而於第1表 面部100Aa形成氮化物膜。圖2所示的例子，因為第1部分100A含有鎢，所以在第1表面部100Aa形成氮化鎢膜。此工程是在第2表面部100Ba幾乎未形成氮化物膜。
另外，本實施形態的電漿氮化處理(電漿氮化處理工程)是幾乎不被上述的電漿處理條件以外的條件影響。因此，電漿處理條件雖上述以外例如處理氣體的種類及流量比率、微波功率、處理溫度等也重要，但該等的條件可採用一般的條件。
在此、說明有關其他的電漿處理條件的一例。處理氣體是使用Ar氣體作為稀有氣體，使用N2氣體作為含氮氣體。全處理氣體中所含的N2氣體的流量比率(體積比率)是例如10%~70%的範圍內。微波的功率密度是例如0.255W/cm2~2.55W/cm2的範圍內。另外，所謂微波的功率密度是意指透過板61的面積每1cm2的微波功率。載置台21的溫度是例如室溫(25℃程度)~600℃的範圍內。處理時間也會視其他的電漿處理條件而定，例如10秒~180秒的範圍內。微波激發電漿是藉由微波從平面天線62的多數個微波放射孔62a放射，以大略1×1010~5×1012/cm3的高密度，且在晶圓W附近，形成大略1.2eV以下的低電子溫度電漿。
以上的處理條件可作為處方來保存於控制部7的記憶部73。然後，製程控制器71會讀出該處方來對電漿氮化處理裝置1的各構成部(例如氣體供給部4、排氣裝置5、微波產生裝置68、加熱器電源25等)送出控制訊號， 藉此實現所望條件的電漿氮化處理。
從處理容器搬出晶圓的工程(S18)是在選擇性地氮化第1表面部100Aa而形成氮化物膜之後，從處理容器2搬出晶圓W。具體而言，首先，使閘閥G形成開狀態。其次，利用搬送裝置(未圖示)經由搬出入口12a來從處理容器2搬出被載置於載置台21的上面(晶圓載置面)的晶圓W。其次，使閘閥G形成閉狀態。
另外，本實施形態的半導體裝置的製造方法亦可在從處理容器搬出晶圓的工程(S18)之後，更具備以能夠覆蓋構造體100的方式形成絕緣層108(參照圖3)的工程。就此工程而言，首先，將上述那樣形成有氮化物膜(氮化鎢膜)的晶圓W搬入至進行形成絕緣層108的處理的其他裝置(例如CVD裝置)的處理容器內。其次，以能夠覆蓋構造體100的方式，例如藉由CVD法來形成由矽氧化物所構成的絕緣層108。
又，本實施形態的半導體裝置的製造方法亦可在形成絕緣層108之後，更具備對構造體100全體實施退火處理的工程。又，本實施形態的半導體裝置的製造方法亦可在電漿氮化處理工程(S17)與形成絕緣層108的工程之間，以修復例如閘極絕緣層103的損傷或缺陷之目的，更具備藉由熱氧化法等來實施氧化處理的工程。
如以上說明般，本實施形態的電漿氮化處理方法、電漿氮化處理裝置1及半導體裝置的製造方法是對處理容器2內供給含氮氣體，將處理容器2內的壓力設定於133Pa 以上1333Pa以下的範圍內，在處理容器2內生成含氮電漿，藉由該含氮電漿，不使第2表面部100Ba氮化，選擇性地氮化第1表面部100Aa，而於第1表面部100Aa形成氮化鎢膜。本實施形態由之後說明的實驗結果可明確，在含有矽的第2部分100B的表面之第2表面部100Ba幾乎未形成氮化物膜。藉此，若根據本實施形態，則可形成只覆蓋第1部分100A的表面之第1表面部100Aa的氮化物膜(氮化鎢膜107)。
若根據本實施形態，則如上述般，在第2表面部100Ba幾乎未形成有氮化物膜，因此可防止在矽基板101與層疊體102的第1及第2電極層104，106之間發生洩漏。又，若根據本實施形態，則可防止構成層疊體102的閘極絕緣層103的矽氧氮化物的氮濃度變化，閘極絕緣層103的臨界值電壓變動。
並且，就本實施形態而言，氮化鎢膜107是具有作為第1部分100A的氧化防止膜的機能。因此，若根據本實施形態，則即使在形成氮化鎢膜107之後，例如藉由CVD法，以能夠覆蓋構造體100的方式形成由矽氧化物所構成的絕緣層108時，也可防止第1部分100A被氧化。同樣，若根據本實施形態，則在形成絕緣層108之後，對構造體100全體實施退火處理時、或在電漿氮化處理工程與形成絕緣層108的工程之間，以修復例如閘極絕緣層103的損傷或缺陷之目的，藉由熱氧化法等來實施氧化處理時，也可防止第1部分100A被氧化。
其次，詳細說明有關顯示在含有矽的第2部分100B的表面之第2表面部100Ba幾乎未形成有氮化物膜的實驗之結果。首先，說明此實驗的內容。在實驗中是使用以下的第1~第3試料。第1試料是由矽所構成的矽基板。另外，在矽基板的表面形成有化學氧化物膜。第2試料是藉由高溫熱氧化矽基板的表面而形成矽氧化物膜者。第2試料的矽氧化物膜的厚度是6nm。第3試料是在矽基板的表面形成鎢膜者。第3試料的鎢膜的厚度是50nm。
第1試料是用以調查是否在矽基板形成有氮化物膜者，對應於本實施形態的矽基板101。第2試料是用以調查是否在矽氧化物膜形成有氮化物膜者，雖不是矽氧氮化物，但對應於本實施形態的閘極絕緣層103。第3試料是用以調查是否在鎢膜形成有氮化物膜者，對應於本實施形態的第2電極層106。
在實驗中是藉由電漿氮化處理裝置1來對第1~第3試料實施電漿氮化處理。實驗的電漿處理條件是如以下般。處理氣體是使用Ar氣體作為稀有氣體，使用N2氣體作為含氮氣體。Ar氣體的流量是1000mL/min(sccm)，N2氣體的流量是200mL/min(sccm)。微波的功率密度是0.77W/cm2。載置台21的溫度是500℃。處理時間是90秒。在實驗中是使處理容器2內的壓力變化於6.6~1000Pa的範圍內。
並且，在實驗中是利用表示每單位面積的氮注入量之氮劑量，作為是否形成有氮化物膜的指標。氮劑量的測定 是使用X線電子分光(X-ray Photoelectron Spectroscopy；XPS)。
其次，參照圖8及圖9來說明有關實驗的結果。圖8是表示處理容器2內的壓力與氮劑量的關係之特性圖。圖9是表示處理容器2內的壓力與氮劑量比的關係之特性圖。另外，所謂氮劑量比是2個試料的氮劑量的比。在圖8中，橫軸是表示處理容器2內的壓力，縱軸是表示氮劑量。並且，在圖8中，三角記號、圓形記號、四角記號是分別表示第1試料(矽基板)、第2試料(矽氧化物膜)、第3試料(鎢膜)的氮劑量。在圖9中，橫軸是表示處理容器2內的壓力，縱軸是表示氮劑量比。並且，在圖9中，三角記號、圓形記號、四角記號是分別表示第3試料的氮劑量對第1試料的氮劑量的比、第1試料的氮劑量對第2試料的氮劑量的比、第3試料的氮劑量對第2試料的氮劑量的比。
由圖8可知，在第1及第2試料(矽基板及矽氧化物膜)是一旦增大壓力，則氮劑量會減少，相對的，在第3試料(鎢膜)是即使增大壓力，氮劑量也不太會變化。特別是一旦壓力形成133Pa以上，則第1及第2試料的氮劑量會顯著減少。此實驗結果是一旦壓力形成133Pa以上，則相較於第3試料，第1及第2試料是顯示幾乎未形成有氮化物膜。亦即，此實驗結果，在本實施形態中，一旦處理容器2內的壓力形成133Pa以上，則在含有矽的第2部分100B的表面之第2表面部100Ba是顯示幾乎未形成有 氮化物膜，且在含有鎢的第1部分100A的表面之第1表面部100Aa是顯示選擇性地形成有氮化鎢膜107。
另外，在實驗中是將處理容器2內的壓力的上限設為1000Pa，但由圖8所理解般，可想像顯示即使為1000Pa以上，第1及第2試料也幾乎不會形成有氮化物膜，在第3試料選擇性地形成有氮化物膜的傾向。但，處理容器2內的壓力是電漿氮化處理裝置1之一般性的壓力的上限1333Pa以下為理想。
另外，如圖9所示般，一旦壓力形成267Pa以上，則第3試料(鎢膜)的氮劑量對第1試料(矽基板)的氮劑量的比、及第3試料的氮劑量對第2試料(矽氧化物膜)的氮劑量的比皆為3以上，可謂充分地變大。因此，將處理容器2內的壓力形成於267Pa以上1333Pa以下的範圍內更理想。
又，如圖8所示般，一旦壓力形成267Pa以上，則第2試料(矽氧化物膜)的氮劑量是幾乎形成0，相較於第1試料(矽基板)的氮劑量變小。因此，若根據本實施形態，則藉由將處理容器2內的壓力形成267Pa以上的同時繼續電漿氮化處理，可一邊防止在由矽氧化物或矽氧氮化物所構成的任意的層的表面形成氮化物膜，一邊形成覆蓋第1部分100A及矽基板101的表面之氮化物膜。
其次，一邊與第1及第2比較例作比較，一邊更詳細說明有關本實施形態的效果。首先，參照圖10來說明有關第1比較例。圖10是表示第1比較例的構造體100的 剖面圖。第1比較例是不進行本實施形態的電漿氮化處理，藉由CVD法，以能夠覆蓋構造體100的方式形成由矽氧化物所構成的絕緣層108。在圖10中，符號109是表示在形成絕緣層108時，由鎢所構成的第2電極層106藉氧化而形成的氧化鎢膜。一旦如此形成氧化鎢膜，則恐有無法取得作為閘極電極的所望電氣特性之虞。又，雖未圖示，但實際如此被形成的氧化鎢會從第2電極層106的表面飛散，在氧化鎢與絕緣層108的界面形成空隙等的空間，其結果，作為閘極電極的電壓特性會變化，恐有無法取得所望的電氣特性之虞。
相對於此，本實施形態是如前述般，由於在包括第2電極層106的構造體100的第1部分100A的表面之第1表面部100Aa形成有作為氧化防止膜機能的氮化鎢膜107，因此藉由第2電極層106氧化，可防止作為閘極電極的特性變化。
其次，參照圖11來說明有關第2比較例。圖11是表示第2比較例的構造體100的剖面圖。第2比較例是在第1表面部100Aa及第2表面部100Ba的兩方形成有氮化膜的條件下(例如處理容器2內的壓力為133Pa以下)進行電漿氮化處理。此情況，在含有矽的第2部分100B的表面之第2表面部100Ba也形成有氮化物膜。在圖11中，符號110是表示氮化物膜。氮化物膜110是包括形成於第1表面部100Aa的部分110A、及形成於第2表面部100Ba的部分110B。部分110A是由氮化鎢膜所構成，部分 110B是由矽氮化物所構成。
就第2比較例而言，由於氮化物膜110是沿著矽基板101及層疊體102的表面來連續地形成，因此恐有在矽基板101與層疊體102的第1及第2電極層104，106之間發生洩漏之虞。又，由於在層疊體102的閘極絕緣層103的表面103a也形成有氮化物膜110(部分110B)，因此構成閘極絕緣層103的矽氧氮化物的氮濃度會變化，恐有閘極絕緣層103的臨界值電壓變動之虞。並且，有時需要用以除去在矽基板101的表面101a所形成的氮化物膜110的部分110B的工程。
相對於此，本實施形態如前述般，在第2表面部100Ba是幾乎未形成有氮化物膜，因此不會發生上述的問題。
另外，本發明並非限於上述實施形態，亦可實施各種的變更。例如，在實施形態中是使用RLSA方式的電漿氮化處理裝置1，但亦可使用其他方式的電漿處理裝置，例如亦可利用電子迴旋共振(ECR)電漿、磁控管電漿、表面波電漿(SWP)等方式的電漿處理裝置。
並且，在實施形態中是針對使用於DRAM的閘極電極來說明構造體100的層疊體102，但層疊體102亦可為在半導體裝置中含鎢具有同樣構造的其他構造體。
1‧‧‧電漿氮化處理裝置
2‧‧‧處理容器
3‧‧‧排氣室
4‧‧‧氣體供給部
5‧‧‧排氣裝置
6‧‧‧微波導入裝置
7‧‧‧控制部
13‧‧‧排氣管
15‧‧‧氣體導入部
21‧‧‧載置台
24‧‧‧加熱器
25‧‧‧加熱器電源
26‧‧‧熱電偶
61‧‧‧透過板
62‧‧‧平面天線
62a‧‧‧微波放射孔
63‧‧‧慢波材
64‧‧‧罩構件
65‧‧‧導波管
66‧‧‧模式變換器
67‧‧‧匹配電路
68‧‧‧微波產生裝置
71‧‧‧製程控制器
72‧‧‧使用者介面
73‧‧‧記憶部
100‧‧‧構造體
100A‧‧‧第1部分
100B‧‧‧第2部分
100Aa‧‧‧第1表面部
100Ba‧‧‧第2表面部
101‧‧‧矽基板
102‧‧‧層疊體
103‧‧‧閘極絕緣層
104‧‧‧第1電極層
105‧‧‧阻擋層
106‧‧‧第2電極層
107‧‧‧氮化鎢膜
108‧‧‧絕緣層
W‧‧‧晶圓
圖1是表示本發明之一實施形態的電漿氮化處理方法 的流程圖。
圖2是表示藉由本發明之一實施形態的電漿氮化處理方法來形成氮化鎢膜之前的構造體的剖面圖。
圖3是表示藉由本發明之一實施形態的電漿氮化處理方法來形成氮化鎢膜之後的構造體的剖面圖。
圖4是表示本發明之一實施形態的電漿氮化處理裝置的概略構成的剖面圖。
圖5是表示圖4所示的電漿氮化處理裝置的平面天線的平面圖。
圖6是表示圖4所示的電漿氮化處理裝置的控制部的說明圖。
圖7是表示本發明之一實施形態的半導體裝置的製造方法的流程圖。
圖8是表示處理容器內的壓力與氮劑量的關係的特性圖。
圖9是表示處理容器內的壓力與氮劑量比的關係的特性圖。
圖10是表示第1比較例的構造體的剖面圖。
圖11是表示第2比較例的構造體的剖面圖。

Claims (8)

  1. 一種電漿氮化處理方法，係將包括含有金屬的第1部分、及含有矽的第2部分，且以前述第1及第2部分的表面能夠露出的方式形成的構造體之被處理體配置於處理容器內，對前述被處理體實施電漿處理，藉此選擇性地氮化前述第1部分的表面，而於前述第1部分的表面選擇性地形成金屬氮化物膜之電漿氮化處理方法，其特徵為：前述第1部分係含有鎢，對前述處理容器內供給含氮氣體，將前述處理容器內的壓力設定於133Pa以上1333Pa以下的範圍內，在前述處理容器內生成含氮電漿，藉由該含氮電漿，不使前述第2部分的表面氮化，選擇性地氮化前述第1部分的表面，而於前述第1部分的表面形成氮化鎢膜。
  2. 如申請專利範圍第1項之電漿氮化處理方法，其中，將前述處理容器內的壓力設定於267Pa以上1333Pa以下的範圍內。
  3. 如申請專利範圍第1或2項之電漿氮化處理方法，其中，前述第2部分係包括由矽所構成的矽基板，前述第1部分係被配置於前述矽基板的上面的一部分之上。
  4. 如申請專利範圍第1或2項之電漿氮化處理方法，其中，前述構造體係具備：由矽所構成的矽基板、及被配置於前述矽基板的上面的一部分之上的層疊體，前述層疊體係具有：由矽氧氮化物所構成的絕緣層；及被層疊於前述絕緣層之上，由多晶矽所構成的第1電極 層；及被層疊於前述第1電極層之上，由氮化鎢所構成的阻擋層；及被層疊於前述阻擋層之上，由鎢所構成的第2電極層，前述第1部分係包括前述阻擋層及前述第2電極層，前述第2部分係包括前述矽基板、前述絕緣層及前述第1電極層。
  5. 如申請專利範圍第1~4項中的任一項所記載之電漿氮化處理方法，其中，前述含氮電漿係藉由從具有複數個狹縫的平面天線導入至前述處理容器內的微波來使被供給至前述處理容器內的含氮氣體電漿化之微波激發電漿。
  6. 一種電漿氮化處理裝置，係對包括含有金屬的第1部分、及含有矽的第2部分，且以前述第1及第2部分的表面能夠露出的方式形成的構造體之被處理體實施電漿處理，藉此選擇性地氮化前述第1部分的表面，而於前述第1部分的表面選擇性地形成金屬氮化物膜之電漿氮化處理裝置，其特徵為：前述第1部分係含有鎢，具備：處理容器，其係搬入前述被處理體來進行預定的處理；氣體供給手段，其係對前述處理容器內供給處理氣體的含氮氣體；排氣裝置，其係將前述處理容器內減壓排氣；電漿生成手段，其係於前述處理容器內生成電漿；及 控制部，其係控制成藉由前述氣體供給手段來對前述處理容器內供給含氮氣體，藉由前述排氣裝置來將前述處理容器內的壓力設定於133Pa以上1333Pa以下的範圍內，藉由前述電漿生成手段在前述處理容器內生成含氮電漿，藉由該含氮電漿，不使前述第2部分的表面氮化，選擇性地氮化前述第1部分的表面，而於前述第1部分的表面形成氮化鎢膜。
  7. 一種半導體裝置的製造方法，係製造具備包括含有金屬的第1部分及含有矽的第2部分的構造體之半導體裝置的方法，其特徵為：前述第1部分係含有鎢，具備：在半導體基板上形成之後成為前述第1及第2部分的至少一部分的初期層疊膜之工程；蝕刻前述初期層疊膜，而以前述第1及第2部分的表面能夠露出的方式形成前述構造體之工程；將形成有前述構造體的前述半導體基板搬入至處理容器內之工程；對前述處理容器內供給含氮氣體之工程；將前述處理容器內的壓力設定於133Pa以上1333Pa以下的範圍內之工程；在前述處理容器內生成含氮電漿之工程；及藉由前述含氮電漿，不使前述第2部分的表面氮化，選擇性地氮化前述第1部分的表面，而於前述第1部分的 表面形成氮化鎢膜之電漿氮化處理工程。
  8. 如申請專利範圍第7項之半導體裝置的製造方法，其中，在前述電漿氮化處理工程之後，更具備以能夠覆蓋前述構造體的方式形成由矽氧化物所構成的絕緣層之工程。
TW101111427A 2011-03-31 2012-03-30 電漿氮化處理方法、電漿氮化處理裝置及半導體裝置的製造方法 TW201304012A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011080077A JP2012216633A (ja) 2011-03-31 2011-03-31 プラズマ窒化処理方法、プラズマ窒化処理装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201304012A true TW201304012A (zh) 2013-01-16

Family

ID=46927794

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101111427A TW201304012A (zh) 2011-03-31 2012-03-30 電漿氮化處理方法、電漿氮化處理裝置及半導體裝置的製造方法

Country Status (5)

Country Link
US (1) US20120252209A1 (zh)
JP (1) JP2012216633A (zh)
KR (1) KR20120112244A (zh)
CN (1) CN102737987A (zh)
TW (1) TW201304012A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI650798B (zh) * 2015-11-13 2019-02-11 台灣積體電路製造股份有限公司 半導體元件結構及其形成方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150118416A1 (en) * 2013-10-31 2015-04-30 Semes Co., Ltd. Substrate treating apparatus and method
CN104157598A (zh) * 2014-08-21 2014-11-19 上海华力微电子有限公司 等离子氮化处理装置、栅介质层制作方法及设备
KR20200101717A (ko) * 2019-02-20 2020-08-28 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327432B1 (ko) * 1999-02-22 2002-03-13 박종섭 반도체 소자의 금속 배선 형성 방법
US7005372B2 (en) * 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
KR100905177B1 (ko) * 2002-10-25 2009-06-29 주식회사 하이닉스반도체 반도체소자의 제조방법
JP2004200550A (ja) * 2002-12-20 2004-07-15 Renesas Technology Corp 半導体装置の製造方法
JP4413556B2 (ja) * 2003-08-15 2010-02-10 東京エレクトロン株式会社 成膜方法、半導体装置の製造方法
JP5078617B2 (ja) * 2005-09-22 2012-11-21 東京エレクトロン株式会社 選択的プラズマ処理方法およびプラズマ処理装置
KR20070087756A (ko) * 2005-10-26 2007-08-29 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 형성방법
KR100956705B1 (ko) * 2006-02-28 2010-05-06 도쿄엘렉트론가부시키가이샤 플라즈마 산화 처리 방법 및 반도체 장치의 제조 방법
US7906392B2 (en) * 2008-01-15 2011-03-15 Sandisk 3D Llc Pillar devices and methods of making thereof
KR101009068B1 (ko) * 2008-08-11 2011-01-18 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI650798B (zh) * 2015-11-13 2019-02-11 台灣積體電路製造股份有限公司 半導體元件結構及其形成方法
US10461169B2 (en) 2015-11-13 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US10868133B2 (en) 2015-11-13 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same

Also Published As

Publication number Publication date
CN102737987A (zh) 2012-10-17
US20120252209A1 (en) 2012-10-04
JP2012216633A (ja) 2012-11-08
KR20120112244A (ko) 2012-10-11

Similar Documents

Publication Publication Date Title
KR101364834B1 (ko) 플라즈마 질화 처리 방법
US7811945B2 (en) Selective plasma processing method
JP2007042951A (ja) プラズマ処理装置
JP4522916B2 (ja) プラズマ窒化処理方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置
US20060269694A1 (en) Plasma processing method
US20130012033A1 (en) Silicon oxide film forming method and plasma oxidation apparatus
US20130022760A1 (en) Plasma nitriding method
JP5390379B2 (ja) プラズマ窒化処理におけるチャンバ内の前処理方法、プラズマ処理方法、および記憶媒体
JPWO2006106665A1 (ja) 基板の窒化処理方法および絶縁膜の形成方法
JP2007165788A (ja) 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法
JP2006310736A (ja) ゲート絶縁膜の製造方法および半導体装置の製造方法
WO2009099254A1 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
KR20090094033A (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
US20120252188A1 (en) Plasma processing method and device isolation method
JP2008109128A (ja) シリコン酸化膜の形成方法
JP5860392B2 (ja) プラズマ窒化処理方法及びプラズマ窒化処理装置
TWI482220B (zh) Method and device for forming silicon oxide film
TW201304012A (zh) 電漿氮化處理方法、電漿氮化處理裝置及半導體裝置的製造方法
JP4974585B2 (ja) 窒素濃度の測定方法、シリコン酸窒化膜の形成方法および半導体装置の製造方法
TW201234480A (en) Method of modifying insulating film
JP5374749B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP5374748B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP5291467B2 (ja) プラズマ酸化処理方法、記憶媒体、及び、プラズマ処理装置
JP2008251959A (ja) 絶縁層の形成方法及び半導体装置の製造方法