CN110098163A - 包括分布电流的硅通孔的半导体装置 - Google Patents

包括分布电流的硅通孔的半导体装置 Download PDF

Info

Publication number
CN110098163A
CN110098163A CN201811580255.4A CN201811580255A CN110098163A CN 110098163 A CN110098163 A CN 110098163A CN 201811580255 A CN201811580255 A CN 201811580255A CN 110098163 A CN110098163 A CN 110098163A
Authority
CN
China
Prior art keywords
silicon via
bare chip
semiconductor bare
semiconductor
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811580255.4A
Other languages
English (en)
Other versions
CN110098163B (zh
Inventor
卢寿政
吴致成
孙教民
金勇基
文钟淏
禹昇汉
尹载允
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110098163A publication Critical patent/CN110098163A/zh
Application granted granted Critical
Publication of CN110098163B publication Critical patent/CN110098163B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了一种包括分布电流的硅通孔的半导体装置，所述半导体装置包括：第一半导体裸片至第M半导体裸片，堆叠在第一方向上。第一半导体裸片至第M半导体裸片中的每个半导体裸片包括：基底；第一硅通孔至第K硅通孔，在第一方向上穿过基底；以及第一电路，通过电连接到第一硅通孔的电源线接收电力。第N半导体裸片的第一硅通孔至第K硅通孔中的每个硅通孔电连接到第N+1半导体裸片的第一硅通孔至第K硅通孔中的在平面图中与其间隔开的硅通孔。

Description

包括分布电流的硅通孔的半导体装置
于2018年1月31日在韩国知识产权局提交的第10-2018-0012102号且发明名称为“包括分布电流的硅通孔的半导体装置(Semiconductor Device Including ThroughSilicon Vias Distributing Current)”的韩国专利申请通过引用全部包含于此。
技术领域
实施例涉及一种半导体装置，更具体的，涉及一种包括分布电流的硅通孔的半导体装置。
背景技术
许多半导体裸片可以堆叠在半导体装置中。通常，引线键合可用来使堆叠的半导体裸片电连接。硅通孔可以用于使堆叠的半导体裸片连接，以实现高性能和高集成度的半导体装置。
半导体装置可以是例如存储器装置。为了增加存储器装置的容量，会增大存储器装置中堆叠的存储器裸片的数量。随着存储器裸片的数量增大，向存储器裸片提供电源电压的硅通孔会增多。
发明内容
根据示例性实施例，半导体装置包括在第一方向上堆叠的第一半导体裸片至第M半导体裸片。第一半导体裸片至第M半导体裸片中的每个可以包括：基底；第一硅通孔至第K硅通孔，在第一方向上穿过基底；以及第一电路，通过电连接到第一硅通孔的电源线接收电力。“M”和“K”中的每个可以独立地为2或更大的整数。第一半导体裸片至第M半导体裸片中的第N+1半导体裸片可以堆叠在第一半导体裸片至第M半导体裸片中的第N半导体裸片上。“N”可以为不小于1且不大于M-1的整数。第N半导体裸片的第一硅通孔至第K硅通孔中的每个硅通孔可以电连接到第N+1半导体裸片的第一硅通孔至第K硅通孔中的在平面图中与其间隔开的硅通孔。第一半导体裸片的第一硅通孔至第K硅通孔可以连接到供应电力的电源。
根据示例性实施例，半导体装置可以包括在第一方向上堆叠的第一半导体裸片至第M半导体裸片。第一半导体裸片至第M半导体裸片中的每个半导体裸片可以包括：基底；第一硅通孔至第K硅通孔，在第一方向上穿过基底；第一开关至第S开关，选择连接到第一硅通孔至第K硅通孔的电源线；以及第一电路，通过第一开关至第S开关中的一个开关接收电力。“M”、“K”和“S”中的每个可以独立地为2或更大的整数。第一半导体裸片至第M半导体裸片中的第N+1半导体裸片可以堆叠在第一半导体裸片至第M半导体裸片中的第N半导体裸片上。“N”可以为不小于1且不大于M-1的整数。第N半导体裸片的第一硅通孔至第K硅通孔中的每个硅通孔可以电连接到第N+1半导体裸片的第一硅通孔至第K硅通孔中的在平面图中与其间隔开的硅通孔。第一半导体裸片的第一硅通孔至第K硅通孔可以连接到供应电力的电源。
根据示例性实施例，半导体装置可以包括在第一方向上堆叠的第一半导体裸片至第M半导体裸片。第一半导体裸片至第M半导体裸片中的每个半导体裸片可以包括：基底；第一硅通孔至第K硅通孔，在第一方向上穿过基底；第K+1硅通孔至第K+L硅通孔，在第一方向上穿过基底；以及第一电路，通过电连接到第一硅通孔至第K硅通孔的电源线接收电压和电流。“M”、“K”和“S”中的每个可以独立地为2或更大的整数。第一半导体裸片至第M半导体裸片中的第O+1半导体裸片可以堆叠在第一半导体裸片至第M半导体裸片中的第O半导体裸片上。“O”可以为不小于1且不大于M-1的整数。第O半导体裸片的第一硅通孔至第K硅通孔可以电连接到第O+1半导体裸片的在平面图中与其间隔开的第K+1硅通孔至第K+L硅通孔。第O半导体裸片的第K+1硅通孔至第K+L硅通孔可以电连接到第O+1半导体裸片的在平面图中与其间隔开的第一硅通孔至第K硅通孔。第一半导体裸片至第M半导体裸片的第N+1半导体裸片可以堆叠在第一半导体裸片至第M半导体裸片的第N半导体裸片上。“N”可以为不小于1且不大于M-1的整数并且可以不同于“O”。第N半导体裸片的第一硅通孔至第K+L硅通孔中的每个硅通孔可以电连接到第N+1半导体裸片的第一硅通孔至第K硅通孔中的在平面图中叠置的硅通孔。第一半导体裸片的第一硅通孔至第K+L硅通孔连接到供应电力的电源。
附图说明
通过参照附图详细地描述示例性实施例，对于本领域技术人员而言，特征将变得明显，在附图中：
图1示出了根据实施例的半导体装置的剖面图。
图2示出了图1的第一半导体裸片的互连层的透视图。
图3示出了图1的半导体装置的另一示例的剖面图。
图4示出了图1的半导体装置的另一示例的剖面图。
图5示出了根据实施例的半导体装置的剖面图。
图6示出了图5的半导体装置的另一示例的剖面图。
图7示出了图5的半导体装置的另一示例的剖面图。
图8示出了根据实施例的半导体装置的剖面图。
图9示出了图8的半导体装置的另一示例的剖面图。
图10示出了应用了根据实施例的半导体装置的电子装置的视图。
图11示出了应用了根据实施例的半导体装置大的另一电子装置的框图。
具体实施方式
现在将在下文中参照附图更充分地描述示例实施例；然而，示例实施例可以以不同的形式实现，并且不应该被解释为限于这里所阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分传达示例性实施方式。
图1示出了根据实施例的半导体装置的剖面图。半导体装置100可以包括在方向D3(也被称为“第三方向D3”)上顺序堆叠的第一半导体裸片110_1至第M半导体裸片110_M。方向D3可以是竖直方向。竖直方向可以指堆叠第一半导体裸片110_1至第M半导体裸片110_M的方向或者设置第一半导体裸片110_1至第M半导体裸片110_M的第一硅通孔130_1的方向。这里，“M”可以是2或更大的整数。下面，将描述第一半导体裸片110_1。硅通孔可以指TSV或贯穿电极。
第一半导体裸片110_1可以包括基底120、第一硅通孔130_1至第K硅通孔130_K、互连层140、第一下端子150_1至第K下端子150_K、第一上端子160_1至第K上端子160_K和电路180。这里，“K”可以是2或更大的整数，“K”可以与“M”不同。例如，硅通孔的数量可以大于堆叠在半导体装置100中的半导体裸片的数量。
基底120可以包括晶圆级或芯片级的硅基底。第一硅通孔130_1至第K硅通孔130_K中的每个可以在竖直方向(即，方向D3)上穿过(或穿透)基底120。第一硅通孔130_1至第K硅通孔130_K可以是用于向第二半导体裸片110_2发送电信号或从第二半导体裸片110_2接收电信号的路径。例如，第一硅通孔130_1至第K硅通孔130_K可以是用于向第二半导体裸片110_2供应VDD(电源电压)的路径，即，它们可以是电力硅通孔。第一硅通孔130_1至第K硅通孔130_K可以是用于向第二半导体裸片110_2供应VDD以及任何其它电源电压(例如，VSS、VPP、VDDQ等)的路径。图1是剖面图，多个硅通孔可以例如以矩阵排列来布置。
第一硅通孔130_1至第K硅通孔130_K中的每个可以具有柱形形状并且可以包括导电材料。绝缘层可以位于基底120与第一硅通孔130_1至第K硅通孔130_K之间。绝缘层可以使基底120与第一硅通孔130_1至第K硅通孔130_K电绝缘。
互连层140可以包括金属线和与金属线连接的通孔(via，也被称为“过孔”)。金属线和通孔提供第一硅通孔130_1至第K硅通孔130_K、第一下端子150_1至第K下端子150_K和电路180之间的电学路径。互连层140可以包括设置有金属线的至少两层(例如，图2中所示的M1层和M2层)。所述至少两层中的每层中的金属线可以通过至少一个通孔彼此电连接。例如，绝缘层(或绝缘膜)可以位于所述至少两层之间。
可以向第一半导体裸片110_1的第一下端子150_1至第K下端子150_K供应或提供来自电源的VDD。可以向第一下端子150_1至第K下端子150_K供应或提供VDD以及上述其它电源电压。此外，可以基于电源电压向第一下端子150_1至第K下端子150_K供应或提供电流。第一下端子150_1至第K下端子150_K可以是包括导电材料的垫(pad，也被称为“焊盘”)。为了清楚的描述，第一下端子150_1至第K下端子150_K被示出为从第一半导体裸片110_1的第一表面突出。可选地，第一下端子150_1至第K下端子150_K可以是平坦的，例如，与第一半导体裸片110_1的第一表面共面。
第一半导体裸片110_1可以堆叠在缓冲裸片上并且可以从缓冲裸片被供应VDD。这里，缓冲裸片可以指逻辑裸片或接口裸片。VDD可以是第二半导体裸片110_2至第M半导体裸片110_M的操作电压以及第一半导体裸片110_1的操作电压。在另一示例中，第一半导体裸片110_1可以是逻辑裸片。
第一下端子150_1至第K下端子150_K可以通过互连层140电连接到第一硅通孔130_1至第K硅通孔130_K。根据实施例，第一下端子150_1至第K下端子150_K中的每个可以不电连接到第一硅通孔130_1至第K硅通孔130_K的在附视图中或在平面图中(即，当沿与方向D3正交的方向D1(也被称为“第一方向D1”)-方向D2(也被称为“第二方向D2”)平面观看时)沿方向D3与第一下端子150_1至第K下端子150_K中的相应的下端子叠置的硅通孔。详细地，第一下端子150_1可以不连接到第一硅通孔130_1，第二下端子150_2可以不连接到第二硅通孔130_2，第三下端子150_3可以不连接到第三硅通孔130_3，第K下端子150_K可以不连接到第K硅通孔130_K。
第一下端子150_1至第K下端子150_K中的每个可以电连接到第一硅通孔130_1至第K硅通孔130_K的在平面图中不与第一下端子150_1至第K下端子150_K中的相应的下端子叠置的硅通孔。例如，在“K”为4的情况下，第一下端子150_1可以连接到第四硅通孔130_4，第二下端子150_2可以连接到第一硅通孔130_1，第三下端子150_3可以连接到第二硅通孔130_2，第四下端子150_4可以连接到第三硅通孔130_3。但是，“K”不限于4。
如图1中所示，第一下端子150_1可以连接到第K硅通孔130_K。可选地，第一下端子150_1可以连接到第二硅通孔130_2至第K-1硅通孔130_K-1中的任何一个。第二下端子150_2至第K下端子150_K可以如第一下端子150_1中那样连接。
第一上端子160_1至第K上端子160_K可以分别电连接到第一硅通孔130_1至第K硅通孔130_K。与第一下端子150_1至第K下端子150_K不同，第一上端子160_1至第K上端子160_K中的每个可以电连接到第一硅通孔130_1至第K硅通孔130_K中的在平面图中沿方向D3与第一上端子160_1至第K上端子160_K中的相应的上端子叠置的硅通孔。此外，第一上端子160_1至第K上端子160_K中的每个可以电连接到第二半导体裸片110_2的第一下端子至第K下端子中的在平面图中与第一上端子160_1至第K上端子160_K中的相应的上端子叠置的下端子。为了清楚的描述，第一上端子160_1至第K上端子160_K被示出为从第一半导体裸片110_1的与第一表面相对的第二表面突出。然而，第一上端子160_1至第K上端子160_K可以是平坦的(或平滑的)，例如，与第一半导体裸片110_1的第二表面共面。
电路180可以设置在基底120上。例如，电路180可以包括存储器单元、用于访问存储器单元的电路、逻辑电路和它们的组合等。当电路180包括存储器单元时，半导体裸片可以被称为“存储器裸片”或“缓冲裸片”，半导体装置可以被称为“存储器装置”。例如，存储器单元可以包括动态随机存取存储器(DRAM)单元、静态随机存取存储器(SRAM)单元、NAND闪存单元、NOR闪存单元、电阻随机存取存储器(RRAM)单元、铁电随机存取存储器(FRAM)单元、相变随机存取存储器(PRAM)单元、晶闸管随机存取存储器(TRAM)单元和磁随机存取存储器(MRAM)单元中的至少一种。例如，存储器装置可以是动态随机存取存储器(DRAM)，诸如高带宽存储器(HBM)、HBM2或HBM3。
可以通过电连接到第二下端子150_2和第一硅通孔130_1的电源线向电路180供应或提供电压VDD和基于电压VDD的电流。这里，电连接到第二下端子150_2和第一硅通孔130_1的电源线不电连接到剩余的下端子150_1、150_3至150_K以及剩余的硅通孔130_2至130_K。电路180可以与第一硅通孔130_1至第K硅通孔130_K相邻，并且可以通过与第一硅通孔130_1至第K硅通孔130_K中的最接近的硅通孔(即，第一硅通孔130_1)连接的电源线被供应VDD。下面将描述第一半导体裸片110_1至第M半导体裸片110_M。
可以基本相同地制造第一半导体裸片110_1至第M半导体裸片110_M。第二半导体裸片110_2至第M半导体裸片110_M可以在方向D3上顺序堆叠在第一半导体裸片110_1上。
第N半导体裸片110_N的第一上端子至第K上端子中的每个可以电连接到第N+1半导体裸片110_N+1的第一下端子至第K下端子的在平面图中与第N半导体裸片110_N的第一上端子至第K上端子中的相应的上端子叠置的下端子。这里，“N”可以是不小于1且不大于“M-1”的整数。例如，微凸起可以位于第N半导体裸片110_N的第一上端子至第K上端子与第N+1半导体裸片110_N+1的第一下端子至第K下端子之间。第一半导体裸片110_1至第M半导体裸片110_M的第一硅通孔130_1至第K硅通孔130_K、第一下端子150_1至第K下端子150_K和第一上端子160_1至第K上端子160_K可以连接到产生VDD的电源。可以将VDD供应到第一半导体裸片110_1至第M半导体裸片110_M中的电路180。
第N+1半导体裸片110_N+1可以堆叠在第N半导体裸片110_N上。第N半导体裸片110_N的第一硅通孔至第K硅通孔中的每个可以电连接到第N+1半导体裸片110_N+1的第一硅通孔至第K硅通孔中的在平面图中不与第N半导体裸片110_N的第一硅通孔至第K硅通孔中的相应的硅通孔叠置的硅通孔。换句话说，第N半导体裸片110_N的第一硅通孔至第K硅通孔中的每个可以电连接到第N+1半导体裸片110_N+1的第一硅通孔至第K硅通孔中的在平面图中与其间隔开的硅通孔。也就是说，第一半导体裸片110_1至第M半导体裸片110_M的第一硅通孔130_1可以不彼此电连接。第一半导体裸片110_1至第M半导体裸片110_M的第K硅通孔130_K可以不彼此电连接。如上所述，“K”是2或更大的整数。
第N半导体裸片110_N的第一硅通孔可以电连接到第N+1半导体裸片110_N+1的第K硅通孔。第N半导体裸片110_N的第二硅通孔至第K硅通孔可以分别电连接到第N+1半导体裸片110_N+1的第一硅通孔至第K-1硅通孔。可选地，第N半导体裸片110_N的第一硅通孔可以电连接到第N+1半导体裸片110_N+1的第二硅通孔至第K-1硅通孔中的任何一个。
在图1中，假设“M”和“K”中的每个为4并且“N”为2。第一半导体裸片110_1的第一硅通孔130_1、第二半导体裸片110_2的第四硅通孔、第三半导体裸片110_3的第三硅通孔以及第四半导体裸片110_4的第二硅通孔可以彼此电连接。第一半导体裸片110_1至第四半导体裸片110_4的剩余硅通孔可以按如上所述的方式进行连接。可选地，第一半导体裸片110_1的第一硅通孔130_1可以电连接到第二半导体裸片110_2的第二硅通孔和第三硅通孔中的一个。
第四半导体裸片110_4的电路可以通过第一半导体裸片110_1的第四硅通孔130_4、第二半导体裸片110_2的第三硅通孔、第三半导体裸片110_3的第二硅通孔来接收VDD。第三半导体裸片110_3的电路可以通过第一半导体裸片110_1的第三硅通孔130_3和第二半导体裸片110_2的第二硅通孔接收VDD。第二半导体裸片110_2的电路可以通过第一半导体裸片110_1的第二硅通孔130_2接收VDD。
根据实施例，即使堆叠了多个半导体裸片，也可以通过第一硅通孔至第K硅通孔均匀地分布用于向半导体裸片供应VDD的电流。也就是说，用于向半导体裸片供应VDD的电流不会在第一硅通孔至第K硅通孔中的某些硅通孔(例如，与电路相邻的硅通孔或者放置在相对较低的层、相对下方的层或相对底部的层中的硅通孔)上聚集或增大。由于电流均匀地流过第一硅通孔至第K硅通孔，所以可以增加硅通孔的寿命。可以减少或防止硅通孔的电迁移现象。
图2示出了图1的第一半导体裸片110_1的互连层140的透视图。将参照图1描述图2。在图2中，假设“N”为4。为了说明简洁，示出了M1层和TSV彼此直接连接的示例，但是在M1层和TSV之间可以存在任何其它导电材料。
第一硅通孔130_1可以通过M1层和M2层中的金属线和通孔而电连接到第二下端子150_2。如同针对第一硅通孔130_1那样，第二硅通孔130_2和第三硅通孔130_3可以通过金属线和通孔分别电连接到第三下端子150_3和第四下端子150_4。换句话说，第一硅通孔130-1至第三硅通孔130_3可以连接到与其相邻的第二下端子150_2至第四下端子150_4，并且沿第一方向D1移位。因此，可以基本相同地制造或形成使第一硅通孔130_1至第三硅通孔130_3和第二下端子150_2至第四下端子150_4电连接的路径(通孔和金属线)。例如，M1层和M2层两者中的金属线可以沿第一方向D1延伸，可以沿第三方向部分叠置，并且可以通过沿第三方向D3延伸的通孔连接。
第四硅通孔130_4可以通过M1层和M2层中的金属线和通孔电连接到第一下端子150_1。例如，使第四硅通孔130_4和第一下端子150_1电连接的路径可以与使第一硅通孔130_1至第三硅通孔130_3和第二下端子150_2至第四下端子150_4电连接的路径不同。图2中示出了如下示例：M1层中的金属线沿第二方向D2延伸，在其第一端处与M2层中的沿第一方向D1延伸的金属线叠置，并且通过沿第三方向D3延伸的通孔连接到M2层中的金属线。M2层中的金属线包括从金属线的在第一方向D1上延伸的第二端沿第二方向D2延伸直到与第一下端子150_1叠置的部分，以便利用沿第三方向D3的通孔连接到第一下端子150_1。因此，M2层中的针对第四硅通孔130_4的金属线可以比M2层中的针对第一硅通孔130_1至第三硅通孔130_3中的每个的金属线沿第一方向延伸得更长，以使第四硅通孔130_4和第一下端子150_1电连接。可选地，M1层中的针对第四硅通孔130_4的金属线可以比针对第一硅通孔130_1至第三硅通孔130_3中的每个的金属线沿第一方向延伸得更长，以使第四硅通孔130_4和第一下端子150_1电连接。
图3是示出图1的半导体装置的另一示例的剖面图。将参照图1描述图3。下面将给出关于半导体装置100和图3的半导体装置200之间的不同之处的描述。
半导体装置200可以包括在方向D3上顺序堆叠的第一半导体裸片210_1至第M半导体裸片210_M。可以基本相同地制造第一半导体裸片210_1至第M半导体裸片210_M。第一半导体裸片210_1可以包括基底220、第一硅通孔230_1至第K硅通孔230_K、互连层240、第一下端子250_1至第K下端子250_K、第一上端子260_1至第K上端子260_K和电路280。
与半导体装置100不同，在半导体装置200中，至少两个硅通孔可以像一个硅通孔(或作为一组硅通孔)那样，按照连接半导体装置100的硅通孔的方式来连接。第一硅通孔230_1至第K硅通孔230_K可以被划分或分类为第一组至第G组。这里，“G”可以是不小于2且不大于“K-1”的整数。例如，包括在第一组至第G组的每组中的硅通孔可以彼此电连接，并且包括在一个组中的硅通孔的数量可以是两个或更多个。电路280可以电连接到包括在具有第一硅通孔230_1的组中的硅通孔。包括在任何一组中的硅通孔可以不电连接到包括在另一组中的硅通孔。
第一组至第G组可以包括相同数量的硅通孔。在图3中，假设“K”为8并且“G”为4。第一组至第G组中的每组可以包括两个硅通孔。在另一实施例中，第一组至第G组可以包括不同数量的硅通孔。例如，第一组中包括的硅通孔的数量可以不同于第二组中包括的硅通孔的数量。
参照图3，第一硅通孔230_1和第二硅通孔230_2可以如同一个硅通孔一样被供应来自第三下端子250_3和第四下端子250_4的VDD。如在第一硅通孔230_1和第二硅通孔230_2中那样，可以向剩余的硅通孔230_3至230_K供应来自第一下端子250_1、第二下端子250_2和第五下端子250_5至第K下端子250_K的VDD。可以通过与第三下端子250_3和第四下端子250_4以及第一硅通孔230_1和第二硅通孔230_2电连接的电源线向电路280供应VDD。
第N半导体裸片210_N的第一硅通孔和第二硅通孔可以电连接到第N+1半导体裸片210_N的第K-1硅通孔和第K硅通孔。如在以上描述中的那样，第N半导体裸片210_N的第三硅通孔至第K硅通孔可以电连接到第N+1半导体裸片210_N+1的第一硅通孔至第K-2硅通孔。如上所述，“N”可以是不小于1且不大于“M-1”的整数。
详细地，假设在图3中“M”为4，“K”为8并且“N”为2。第一半导体裸片210_1的第一硅通孔230_1和第二硅通孔230_2、第二半导体裸片210_2的第七硅通孔和第八硅通孔、第三半导体裸片210_3的第五硅通孔和第六硅通孔以及第四半导体裸片210_4的第三硅通孔和第四硅通孔可以彼此电连接。第一半导体裸片210_1至第四半导体裸片210_4的剩余硅通孔可以如上所述的方式进行连接。
因此，第一硅通孔至第K-2硅通孔可以在互连层240中具有相同的路径(通孔和金属线)，例如，可以连接到沿第一方向D1移位了包括在一组中的硅通孔的数量的下端子，而第K-1硅通孔和第K硅通孔可以具有与其它硅通孔不同的路径。
图4是示出图1的半导体装置的另一示例的剖面图。将参照图1和图3描述图4。下面将给出关于半导体装置100和200与图4的半导体装置300之间的不同之处的描述。
半导体装置300可以包括在方向D3上顺序堆叠的第一半导体裸片310_1至第M半导体裸片310_M。可以基本相同地制造第一半导体裸片310_1至第M半导体裸片310_M。第一半导体裸片310_1可以包括基底320、第一硅通孔330_1至第K硅通孔330_K、第K+1硅通孔330_K+1至第K+L硅通孔330_K+L、互连层340、第一下端子350_1至第K下端子350_K、第K+1下端子350_K+1至第K+L下端子350_K+L、第一上端子360_1至第K上端子360_K、第K+1上端子360_K+1至第K+L上端子360_K+L、第一电路380和第二电路390。这里，“M”、“K”和“L”中的每个可以是2或更大的整数。第一半导体裸片310_1可以包括具有不同功耗等级的电路。例如，第一电路380可以具有相对高的功耗，第二电路390可以具有相对低的功耗。
可以与参照图1描述的第一半导体裸片110_1的组件120、130_1至130_K、140、150_1至150_K、160_1至160_K和180基本相同地制造第一半导体裸片310_1的基底320、第一硅通孔330_1至第K硅通孔330_K、互连层340、第一下端子350_1至第K下端子350_K、第一上端子360_1至第K上端子360_K和第一电路380。因此，用于向第一半导体裸片310_1至第M半导体裸片310_M的第一电路380供应VDD的电流可以通过第一硅通孔至第K硅通孔均匀地分布。
第K+1硅通孔330_K+1至第K+L硅通孔330_K+L、第K+1下端子350_K+1至第K+L下端子350_K+L和第K+1上端子360_K+1至第K+L上端子360_K+L可以彼此电连接。第K+1硅通孔330_K+1至第K+L硅通孔330_K+L可以与第一硅通孔330_1至第K硅通孔330_K一起连接到电源。
例如，位于互连层340的一个层中的金属线可以用来使第K+1硅通孔330_K+1至第K+L硅通孔330_K+L连接到第K+1下端子350_K+1至第K+L下端子350_K+L。相反，位于互连层340的至少两个层中的金属线可以用来使第一硅通孔330_1至第K硅通孔330_K分别连接到第一下端子350_1至第K下端子350_K。即，第K+1硅通孔330_K+1至第K+L硅通孔330_K+L与第K+1下端子350_K+1至第K+L下端子350_K+L之间的电连接(即，电源线)可以比第一硅通孔330_1至第K硅通孔330_K与第一下端子350_1至第K下端子350_K之间的电连接更简单地形成。具体地，第K+1硅通孔330_K+1至第K+L硅通孔330_K+L可以连接到对应的第K+1下端子350_K+1至第K+L下端子350_K+L(例如，在平面图中沿第三方向D3叠置的第K+1下端子350_K+1至第K+L下端子350_K+L)。可以通过电连接到第K+1硅通孔330_K+1至第K+L硅通孔330_K+L的电源线来向第二电路390供应或提供VDD。
第N+1半导体裸片310_N+1可以堆叠在第N半导体裸片310_N上。第N半导体裸片310_N的第一上端子至第K上端子和第K+1上端子至第K+L上端子可以电连接到第N+1半导体裸片310_N+1的第一下端子至第K下端子和第K+1下端子至第K+L下端子。如上所述，“N”可以是不小于1且不大于“M-1”的整数。第N半导体裸片310_N的第K+1硅通孔330_K+1至第K+L硅通孔330_K+L可以电连接到第N+1半导体裸片310_N+1的第K+1硅通孔330_K+1至第K+L硅通孔330_K+L。第N半导体裸片310_N的第K+1硅通孔330_K+1至第K+L硅通孔330_K+L可以在平面图中分别与第N+1半导体裸片310_N+1的第K+1硅通孔330_K+1至第K+L硅通孔330_K+L叠置。
用于向第二电路390供应VDD的电流不会通过第K+1硅通孔至第K+L硅通孔均匀地分布。相反，由于通过设置在一个层中的金属线来制造或形成电源路径，所以用于向第二电路390供应VDD的电源路径可以比用于向第一电路380供应VDD的电源路径更加简单。然而，由于第二电路390的功耗小于第一电路380的功耗，所以电流的不均匀性无关紧要。因此，可以针对半导体装置内的不同电路在互连层340中的路径的复杂性与均匀性要求之间作出折衷。
图5是示出根据实施例的半导体装置的剖面图。下面将给出关于半导体装置100与图5的半导体装置400之间的不同之处的描述。半导体装置400可以包括在方向D3上顺序堆叠的第一半导体裸片410_1至第M半导体裸片410_M。可以基本相同地制造第一半导体裸片410_1至第M半导体裸片410_M。
第一半导体裸片410_1可以包括基底420、第一硅通孔430_1至第K硅通孔430_K、互连层440、第一下端子450_1至第K下端子450_K、第一上端子460_1至第K上端子460_K、开关电路470和电路480。这里，可以与参照图1描述的第一半导体裸片110_1的组件120、130_1至130_K、150_1至150_K、160_1至160_K和180基本相同地制造基底420、第一硅通孔430_1至第K硅通孔430_K、第一下端子450_1至第K下端子450_K、第一上端子460_1至第K上端子460_K和电路480。
第一下端子450_1至第K下端子450_K中的每个可以通过互连层440电连接到第一硅通孔430_1至第K硅通孔430_K的在平面图中与第一下端子450_1至第K下端子450_K中相应的下端子叠置的硅通孔。第一下端子450_1至第K下端子450_K可以不彼此连接。因此，可以与图1的互连层140的金属线(参照图2的金属线)不同地制造互连层440的分别使第一下端子450_1至第K下端子450_K与第一硅通孔430_1至第K硅通孔430_K连接的金属线。第N半导体裸片410_N的第一硅通孔至第K硅通孔中的每个可以电连接到第N+1半导体裸片410_N+1的第一硅通孔至第K硅通孔中的在平面图中与第N半导体裸片410_N的第一硅通孔至第K硅通孔中相应的硅通孔叠置的硅通孔。
开关电路470可以选择电连接到第一硅通孔430_1至第K硅通孔430_K的电源线。开关电路470可以包括第一开关至第S开关。这里“S”可以是2或更大的整数并且可以与“K”相同或不同。在图5中，“K”和“S”中的每个可以为4，一条电源线可以电连接到第一硅通孔430_1至第K硅通孔430_K中的一个以及第一开关至第S开关中的一个。
可以通过开关电路470中的第一开关至第S开关向电路480供应或提供VDD和电流。电路480可以电连接到通过第一开关至第S开关中的一个开关选择的至少一条电源线。
与通过第N半导体裸片410_N的开关电路470选择的电源线连接的硅通孔可以不电连接到与通过第N+1半导体裸片410_N+1的开关电路470选择的电源线连接的硅通孔。第N+1半导体裸片410_N+1可以堆叠在第N半导体裸片410_N上。在方向D3上从第一半导体裸片410_1至第N+1半导体裸片410_N+1的长度可以比在方向D3上从第一半导体裸片410_1至第N半导体裸片410_N的长度长。因此，通过第N半导体裸片410_N的开关电路470选择的电源线的长度可以(例如，沿第一方向D1)比通过第N+1半导体裸片410_N+1的开关电路选择的电源线的长度长。也就是说，随着“N”增大(例如，随着半导体装置400的沿第三方向D3的距离增大)，通过开关电路选择的电源线的长度可以减小。如上所述，“N”可以是不小于1且不大于“M-1”的整数。
例如，假设图5中的“M”和“K”中的每个为4且“N”为2。第一半导体裸片410_1至第四半导体裸片410_4的第一硅通孔430_1可以彼此电连接。第一半导体裸片410_1至第四半导体裸片410_4的剩余的硅通孔可以以如上述的方式连接。
第四半导体裸片410_4的电路可以通过第一半导体裸片410_1至第三半导体裸片410_3的第一硅通孔430_1接收VDD。第三半导体裸片410_3的电路可以通过第一半导体裸片410_1和第二半导体裸片410_2的第二硅通孔430_2接收VDD。第二半导体裸片410_2的电路可以通过第一半导体裸片410_1的第三硅通孔430_3接收VDD。如参照图1的半导体装置100给出的描述，用于向多个半导体裸片供应VDD的电流可以通过第一硅通孔至第K硅通孔均匀地分布。
在另一实施例中，第一半导体裸片410_1的开关电路470可以基于第一半导体裸片410_1的堆叠标识符(ID)或者基于第一半导体裸片410_1的电路480的操作模式来选择电连接到第一硅通孔430_1至第K硅通孔430_K的电源线。这里，堆叠标识符指用于标识第一半导体裸片410_1至第M半导体裸片410_M的信息。第一半导体裸片410_1至第M半导体裸片410_M中的每个可以在其中存储唯一的堆叠标识符。
第一半导体裸片410_1至第M半导体裸片410_M中的每个的开关电路在图5中示出为选择一条电源线。可选地，电路480可包括存储器单元，只有第N半导体裸片410_N的电路可以执行与存储器单元相关的读操作、写操作、刷新操作等，第N半导体裸片410_N的电路的功耗会增加。在这种情况下，第N半导体裸片410_N的开关电路可以选择所有电源线，并且剩余的半导体裸片的开关电路可以不选择电源线。也就是说，所有第一硅通孔至第K硅通孔可以用于向第N半导体裸片410_N的一个电路供应VDD。
图6是示出图5的半导体装置的另一示例的剖面图。将参照图5描述图6。下面将给出关于半导体装置400与图6的半导体装置500之间的不同之处的描述。
半导体装置500可以包括在方向D3上顺序堆叠的第一半导体裸片510_1至第M半导体裸片510_M。可以基本相同地制造第一半导体裸片510_1至第M半导体裸片510_M。第一半导体裸片510_1可以包括基底520、第一硅通孔530_1至第K硅通孔530_K、互连层540、第一下端子550_1至第K下端子550_K、第一上端子560_1至第K上端子560_K、开关电路570和电路580。
与半导体装置400不同，在半导体装置500中，像连接半导体装置400的硅通孔那样，至少两个硅通孔可以如同一个硅通孔(或作为一组硅通孔)那样来连接。如同参照图3描述的第一硅通孔230_1至第K硅通孔230_K那样，第一硅通孔530_1至第K硅通孔530_K可以被划分为第一组至第G组。如上所述，“G”可以是不小于2且不大于“K-1”的整数。例如，包括在第一组至第G组中的每组中的硅通孔可以彼此电连接，并且包括在一个组中的硅通孔的数量可以是两个或更多个。电路580可以电连接到包括在具有第一硅通孔530_1的组中的硅通孔。包括在任何一组中的硅通孔可以不电连接到包括在另一组中的硅通孔。
包括在第一组至第G组中的每组中的硅通孔的数量可以是均匀的。在图6中，假设“K”为8并且“G”为4。第一组至第G组中的每组可以包括两个硅通孔。在另一实施例中，第一组至第G组可以包括不同数量的硅通孔。例如，第一组中包括的硅通孔的数量可以不同于第二组中包括的硅通孔的数量。
当第一硅通孔530_1至第K硅通孔530_K被划分为第一组至第G组时，开关电路570可以选择与第一组至第G组中的一组中包括的硅通孔连接的电源线。如同开关电路470中那样，开关电路570可以包括第一开关至第S开关。这里，“S”可以是2或更大的整数并且可以与“K”相同或不同。在图6中，“K”和“S”可以为8和4，一条电源线可以电连接到包括在第一组至第G组中的一组中的硅通孔以及开关电路570的第一开关至第S开关中的一个开关。
参照图6，第一硅通孔530_1和第二硅通孔530_2可以如同一个硅通孔一样被供应来自第一下端子550_1和第二下端子550_2的VDD。如在第一硅通孔530_1和第二硅通孔530_2中那样，可以向第三硅通孔530_3至第K硅通孔530_K供应来自第三下端子550_3至第K下端子550_K的VDD。
第N半导体裸片510_N的第一硅通孔和第二硅通孔可以电连接到第N+1半导体裸片510_N的第一硅通孔和第二硅通孔。如同第一硅通孔和第二硅通孔中一样，第N半导体裸片510_N的第三硅通孔至第K硅通孔可以电连接到第N+1半导体裸片510_N+1的第三硅通孔至第K硅通孔。如上所述，“N”可以是不小于1且不大于“M-1”的整数。与通过第N半导体裸片510_N的开关电路选择的电源线连接的至少两个硅通孔可以不电连接到与通过第N+1半导体裸片510_N+1的开关电路570选择的电源线连接的至少两个硅通孔。
图7是示出图5的半导体装置的另一示例的剖面图。将参照图4和图5描述图7。
半导体装置600可以包括在方向D3上顺序堆叠的第一半导体裸片610_1至第M半导体裸片610_M。可以基本相同地制造第一半导体裸片610_1至第M半导体裸片610_M。第一半导体裸片610_1可以包括基底620、第一硅通孔630_1至第K硅通孔630_K、第K+1硅通孔630_K+1至第K+L硅通孔630_K+L、互连层640、第一下端子650_1至第K下端子650_K、第K+1下端子650_K+1至第K+L下端子650_K+L、第一上端子660_1至第K上端子660_K、第K+1上端子660_K+1至第K+L上端子660_K+L、第一电路680和第二电路690。
可以与参照图5描述的第一半导体裸片410_1的组件420、430_1至430_K、440、450_1至450_K、460_1至460_K和480基本相同地制造第一半导体裸片610_1的基底620、第一硅通孔630_1至第K硅通孔630_K、互连层640、第一下端子650_1至第K下端子650_K、第一上端子660_1至第K上端子660_K和第一电路680。
可以与参照图4描述的第一半导体裸片310_1的组件330_K+1至330_K+L、350_K+1至350_K+L、360_K+1至360_K+L和390基本相同地制造第一半导体裸片610_1的第K+1硅通孔630_K+1至第K+L硅通孔630_K+L、第K+1下端子650_K+1至第K+L下端子650_K+L、第K+1上端子660_K+1至第K+L上端子660_K+L和第二电路690。
图8是示出根据实施例的半导体装置的剖面图。将参照图1描述图8。下面将给出关于半导体装置100和图8的半导体装置700之间的不同之处的描述。
半导体装置700可以包括在方向D3上顺序堆叠的第一半导体裸片710_1至第M半导体裸片710_M。这里，“M”可以是2或更大的整数。下面将描述第一半导体裸片710_1。
第一半导体裸片710_1可以包括基底720、第一硅通孔730_1至第K硅通孔730_K、第K+1硅通孔730_K+1至第K+L硅通孔730_K+L、第一互连层740a、第一下端子750_1至第K下端子750_K、第K+1下端子750_K+1至第K+L下端子750_K+L、第一上端子760_1至第K上端子760_K、第K+1上端子760_K+1至第K+L上端子760_K+L和电路780。这里，“K”和“L”中的每个可以是2或更大的整数，“K”和“L”可以彼此相同或不同。可以与图1的基底120和电路180基本相同地制造基底720和电路780。
第一下端子750_1至第K下端子750_K可以通过第一互连层740a电连接到第一硅通孔730_1至第K硅通孔730_K。第K+1下端子750_K+1至第K+L下端子750_K+L可以通过第一互连层740a电连接到第K+1硅通孔730_K+1至第K+L硅通孔730_K+L。第一上端子760_1至第K+L上端子760_K+L中的每个可以电连接到第一硅通孔730_1至第K+L硅通孔730_K+L的在平面图中与第一上端子760_1至第K+L上端子760_K+L中的相应的上端子叠置的硅通孔。
可以通过与第一硅通孔730_1至第K硅通孔730_K电连接的电源线向电路780供应或提供VDD。例如，连接到第一硅通孔730_1至第K硅通孔730_K的电源线可以不电连接到第K+1硅通孔730_K+1至第K+L硅通孔730_K+L。
接下来，将描述第O+1半导体裸片710_O+1。这里“O”可以是不小于1且不大于“M-1”的整数。第O+1半导体裸片710_O+1可以不同于第一半导体裸片710_1。第O+1半导体裸片710_O+1可以包括基底720、第一硅通孔730_1至第K硅通孔730_K、第K+1硅通孔730_K+1至第K+L硅通孔730_K+L、第二互连层740b、第一下端子750_1至第K下端子750_K、第K+1下端子750_K+1至第K+L下端子750_K+L、第一上端子760_1至第K上端子760_K、第K+1上端子760_K+1至第K+L上端子760_K+L和电路780。
在第O+1半导体裸片710_O+1中，第一下端子750_1至第K下端子750_K可以通过第二互连层740b电连接到在平面图中不与第一下端子750_1至第K下端子750_K叠置的第K+1硅通孔730_K+1至第K+L硅通孔730_K+L。第K+1下端子750_K+1至第K+L下端子750_K+L可以通过第二互连层740b电连接到在平面图中不与第K+1下端子750_K+1至第K+L下端子750_K+L叠置的第一硅通孔730_1至第K硅通孔730_K。第一上端子760_1至第K+L上端子760_K+L中的每个可以电连接到第O+2半导体裸片710_O+2(未示出)的第一硅通孔730_1至第K+L硅通孔730_K+L的在平面图中与第一上端子760_1至第K+L上端子760_K+L叠置的硅通孔。
第O+1半导体裸片710_O+1可以堆叠在第O半导体裸片710_O上。第O半导体裸片710_O的第一硅通孔至第K硅通孔可以电连接到第O+1半导体裸片710_O+1中的在平面图中不与第O半导体裸片710_O的第一硅通孔至第K硅通孔叠置的第K+1硅通孔730_K+1至第K+L硅通孔730_K+L。换句话说，第O半导体裸片710_O的第一硅通孔至第K硅通孔中的每个可以电连接到第O+1半导体裸片710_O+1中的在平面图中与其间隔开的硅通孔。第O半导体裸片710_O的第K+1硅通孔至第K+L硅通孔可以电连接到第O+1半导体裸片710_O+1中的在平面图中不与第O半导体裸片710_O的第K+1硅通孔至第K+L硅通孔叠置的第一硅通孔730_1至第K硅通孔730_K。
在实施例中，可以基本相同地制造第一半导体裸片710_1至第O半导体裸片710_O以及第O+2半导体裸片710_O+2至第M半导体裸片710_M。例如，“N”可以是不小于1且不大于“M-1”的整数，并且可以不同于“O”。第N+1半导体裸片可以堆叠在第N半导体裸片(第一半导体裸片710_1至第O-1半导体裸片710_O-1以及第O+1半导体裸片710_O+1至第M-1半导体裸片710_M中的任何一个)上。第N半导体裸片的第一硅通孔至第K+L硅通孔中的每个可以电连接到第N+1半导体裸片的第一硅通孔至第K+L硅通孔中的在平面图中与第N半导体裸片的第一硅通孔至第K+L硅通孔中的相应的硅通孔叠置的硅通孔。
根据实施例，用于向第O+1半导体裸片710_O+1至第M半导体裸片710_M供应VDD的电流可以流过其上堆叠有第O+1半导体裸片710_O+1的第一半导体裸片710_1至第O半导体裸片710_O的第K+1硅通孔至第K+L硅通孔。用于向第二半导体裸片710_2至第O半导体裸片710_O供应VDD的电流可以流过其上堆叠有第O+1半导体裸片710_O+1的第一半导体裸片710_1至第O半导体裸片710_O的第一硅通孔至第K硅通孔。也就是说，用于向第二半导体裸片710_2至第M半导体裸片710_M供应VDD的电流可以通过第O+1半导体裸片710_O+1的第二互连层740b分布。虽然在图8中示出了仅一个第O+1半导体裸片710_O+1，但是可以遍布堆叠件包括多个第O+1半导体裸片710_O+1。
图9是示出图8的半导体装置的另一示例的剖面图。将参照图4和图8描述图9。下面将给出关于图8的半导体装置700与图9的半导体装置800之间的不同之处的描述。
半导体装置800可以包括在方向D3上顺序堆叠的第一半导体裸片810_1至第M半导体裸片810_M。可以基本相同地制造第一半导体裸片810_1至第O半导体裸片810_O以及第O+2半导体裸片810_O+2至第M半导体裸片810_M。
第一半导体裸片810_1至第O半导体裸片810_O中的每个可以包括基底820、第一硅通孔830_1至第K+L硅通孔830_K+L、第S硅通孔830_S至第S+T硅通孔830_S+T、第一互连层840a、第一下端子850_1至第K+L下端子850_K+L、第S下端子850_S至第S+T下端子850_S+T、第一上端子860_1至第K+L上端子860_K+L、第S上端子860_S至第S+T上端子860_S+T、第一电路880和第二电路890。第O+1半导体裸片810_O+1可以包括基底820、第一硅通孔830_1至第K+L硅通孔830_K+L、第S硅通孔830_S至第S+T硅通孔830_S+T、第二互连层840b、第一下端子850_1至第K+L下端子850_K+L、第S下端子850_S至第S+T下端子850_S+T、第一上端子860_1至第K+L上端子860_K+L、第S上端子860_S至第S+T上端子860_S+T、第一电路880和第二电路890。
可以与参照图8描述的第一半导体裸片710_1的组件720、730_1至730_K+L、740、750_1至750_K+L、760_1至760_K+L和780基本相同地制造第一半导体裸片810_1的基底820、第一硅通孔830_1至第K+L硅通孔830_K+L、第一互连层840a、第一下端子850_1至第K+L下端子850_K+L、第一上端子860_1至第K+L上端子860_K+L和第一电路880。
可以与参照图8描述的第O+1半导体裸片710_O+1的组件720、730_1至730_K+L、740、750_1至750_K+L、760_1至760_K+L和780基本相同地制造第O+1半导体裸片810_O+1的基底820、第一硅通孔830_1至第K+L硅通孔830_K+L、第二互连层840b、第一下端子850_1至第K+L下端子850_K+L、第一上端子860_1至第K+L上端子860_K+L和第一电路880。
可以与参照图4描述的第一半导体裸片310_1的组件330_K+1至330_K+L、350_K+1至350_K+L、360_K+1至360_K+L和390基本相同地制造第一半导体裸片810_1至第M半导体裸片810_M中的每个的第S硅通孔830_S至第S+T硅通孔830_S+T、第S下端子850_S至第S+T下端子850_S+T、第S上端子860_S至第S+T上端子860_S+T和第二电路890。
图10是示出应用了根据实施例的半导体装置的电子装置的视图。电子装置1000可以包括片上系统(SoC)1100、基底1200和半导体装置1300。在图10中，半导体装置1300可以用作存储器装置。
作为应用处理器(AP)的SoC 1100可以控制电子装置1000的整体操作。SoC 1100可以根据电子装置1000支持的应用执行程序，并且可以从半导体装置1300接收与程序执行相关的数据，或者可以向半导体装置1300发送程序执行的结果。SoC 1100可以位于基底1200的第一表面上，焊球或凸块可以位于基底1200的第一表面与SoC 1100之间，以使基底1200和SoC 1100电连接。
基底1200可以在SoC 1100与半导体装置1300之间提供输入/输出路径。例如，基底1200可以是印刷电路板、柔性电路板、陶瓷基底或插入件(也被称为中间体)等。当基底1200是插入件时，可以通过使用硅晶圆制造基底1200。参照图10，可以在基底1200内形成多个互连件。
半导体装置1300可以包括在竖直方向上堆叠的多个存储器裸片。例如，半导体装置1300可以是提供具有高带宽的数据输入/输出的高带宽存储器(HBM)装置。半导体装置1300可以位于基底1200的其上设置有SoC 1100的第一表面上。焊球或凸块可以位于基底1200的第一表面与半导体装置1300之间，以使半导体装置1300和基底120电连接。半导体装置1300可以包括第一半导体裸片1310、第二半导体裸片1320和缓冲裸片1330。为了便于描述，图10中仅示出了两个半导体裸片。
第一半导体裸片1310可以包括第一电路区域1311和第一硅通孔区域1312。第二半导体裸片1320可以包括第二电路区域1321和第二硅通孔区域1322。参照图1和图3至图9描述的第一电路和/或第二电路可以位于第一电路区域1311和第二电路区域1321中的每个中。参照图1和图3至图9描述的硅通孔可以位于第一硅通孔区域1312和第二硅通孔区域1322中的每个中。第一半导体裸片1310和第二半导体裸片1320中的每个可以是参照图1和图3至图9描述的半导体裸片中的任何一种。
缓冲裸片1330可以通过硅通孔连接到第一硅通孔区域1312和第二硅通孔区域1322。缓冲裸片1330可以通过硅通孔向第一半导体裸片1310和第二半导体裸片1320供应或提供VDD。缓冲裸片1330可以从外部接收数据并且将接收的数据通过硅通孔发送到第一半导体裸片1310和第二半导体裸片1320。缓冲裸片1330可以通过硅通孔接收存储在第一半导体裸片1310和第二半导体裸片1320中的数据并且可以向外部输出接收的数据。缓冲裸片1330可以包括分别用来驱动第一半导体裸片1310和第二半导体裸片1320的第一缓冲电路1331和第二缓冲电路1332。
图11是示出应用了根据实施例的半导体装置的另一电子装置的框图。电子装置2000可以利用可使用或支持由移动工业处理器接口(MIPI)联盟提出的接口的电子装置来实施。例如，电子装置2000可以是但不限于服务器、计算机、智能手机、平板电脑、个人数字助理(PDA)、数码相机、便携式多媒体播放器(PMP)、可穿戴装置、物联网(IoT)装置等中的一种。
电子装置2000可以包括SoC 2100和存储器装置2200。SoC 2100可以是应用处理器。存储器装置2200可以是参照图1至图9描述的半导体装置100至800中的任何一种。
电子装置2000可以包括与SoC 2100通信的显示器2310。SoC 2100可以通过显示器串行接口(DSI)与DSI装置2315通信。例如，光学解串器DES可以在DSI装置2315中实施。
电子装置2000可以包括与SoC 2100通信的图像传感器2320。SoC 2100可以通过相机串行接口(CSI)与CSI装置2325通信。例如，光学串行器SER可以在CSI装置2325中实施。
电子装置2000还可包括与SoC 2100通信的射频(RF)芯片2330。RF芯片2330可以包括物理层2331、DigRF从属件2332和天线2333。例如，RF芯片2330的物理层2331和SoC 2100可以通过由MIPI联盟提出的DigRF接口彼此交换数据。
电子装置2000还可以包括嵌入式/卡存储器2340。嵌入式/卡存储器2340可以存储从SoC 2100提供的数据并可以永久存储从存储器装置2200提供的数据。电子装置2000可以通过全球微波接入互操作性(WiMAX)2350、无线局域网(WLAN)2360和超宽带(UWB)2370等与外部系统通信。
通过总结和回顾，如果简单地增加硅通孔以适应堆叠的半导体裸片的数量的增大，则电流会在与消耗功率的电路相邻的硅通孔上或在相对较低的层(或底层)中增大。当流经某个硅通孔的电流增大时，硅通孔的寿命会减小，并且会发生电迁移现象。
相反，根据实施例的半导体装置可以产生均匀地流过用于向半导体裸片提供电源电压的硅通孔中的每个的电流。根据实施例，可以改善硅通孔的寿命，并且可以减少或防止电迁移现象。
尽管可能未示出一些剖面图的对应的平面图和/或透视图，但是这里所示的装置结构的剖面图对沿如平面图中所示的两个不同方向和/或如透视图中所示的三个不同方向延伸的多个装置结构的支持。两个不同的方向可以彼此垂直或不垂直。三个不同的方向可以包括可与两个不同方向垂直的第三方向。多个装置结构可以集成在同一电子装置中。例如，当在剖面图中示出装置结构(例如，存储器单元结构或晶体管结构)时，如将通过电子装置的平面图所示，电子装置可以包括多个装置结构(例如，存储器单元结构或晶体管结构)。多个装置结构可以以阵列和/或二维图案布置。
这里已经公开了示例实施例，尽管采用了特定术语，但是它们仅以一般性和描述性意义来使用和解释，而不是出于限制的目的。在一些情况下，在截至本领域普通技术人员在提交本申请时将是明显的，除非另外特别指出，否则结合特定实施例描述的特征、特点和/或元件可以单独使用或与结合其它实施例描述的特征、特点和/或元件结合使用。因此，本领域技术人员将理解的是，在不脱离所附权利要求中阐述的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.一种半导体装置，所述半导体装置包括：
第一半导体裸片至第M半导体裸片，堆叠在第一方向上，第一半导体裸片至第M半导体裸片中的每个半导体裸片包括：
基底；
第一硅通孔至第K硅通孔，在第一方向上穿过基底，其中，“M”和“K”中的每个独立地为2或更大的整数；以及
第一电路，通过电连接到第一硅通孔的电源线被提供电压和电流，其中，
第一半导体裸片至第M半导体裸片中的第N+1半导体裸片堆叠在第一半导体裸片至第M半导体裸片中的第N半导体裸片上，“N”为不小于1且不大于M-1的整数，
其中，第N半导体裸片的第一硅通孔至第K硅通孔中的每个硅通孔电连接到第N+1半导体裸片的第一硅通孔至第K硅通孔中的一个硅通孔，其中，所述一个硅通孔在平面图中不与第N半导体裸片的第一硅通孔至第K硅通孔中的相应的硅通孔叠置，并且
其中，第一半导体裸片的第一硅通孔至第K硅通孔均连接到供应电压和电流的电源。
2.根据权利要求1所述的半导体装置，其中：
第N半导体裸片的第一硅通孔电连接到第N+1半导体裸片的第K硅通孔，并且
第N半导体裸片的第二硅通孔至第K硅通孔分别电连接到第N+1半导体裸片的第一硅通孔至第K-1硅通孔。
3.根据权利要求2所述的半导体装置，其中，第一半导体裸片至第M半导体裸片中的每个半导体裸片的第一电路仅电连接到第一半导体裸片至第M半导体裸片中的每个半导体裸片的第一硅通孔。
4.根据权利要求1所述的半导体装置，其中：
第一半导体裸片至第M半导体裸片中的每个半导体裸片的第一硅通孔至第K硅通孔被划分为第一组至第G组，“G”为不小于2且不大于K-1的整数，并且
包括在第一组至第G组中的每组中的硅通孔彼此电连接。
5.根据权利要求4所述的半导体装置，其中，第一电路和电源线电连接到第一组至第G组中的包括第一半导体裸片至第M半导体裸片中的每个半导体裸片的第一硅通孔的组。
6.根据权利要求4所述的半导体装置，其中，包括在第一组至第G组中的每组中的硅通孔的数量为至少两个。
7.根据权利要求6所述的半导体装置，其中，包括在第一组中的硅通孔的数量不同于包括在第二组中的硅通孔的数量。
8.根据权利要求1所述的半导体装置，其中，
第一半导体裸片至第M半导体裸片中的每个半导体裸片还包括：
第K+1硅通孔至第K+L硅通孔，在第一方向上穿过基底；以及
第二电路，通过与第K+1硅通孔至第K+L硅通孔电连接的电源线接收电力，
第N半导体裸片的第K+1硅通孔至第K+L硅通孔电连接到第N+1半导体裸片的第K+1硅通孔至第K+L硅通孔，其中，第N+1半导体裸片的第K+1硅通孔至第K+L硅通孔在平面图中与第N半导体裸片的第K+1硅通孔至第K+L硅通孔叠置，并且
第一半导体裸片的第K+1硅通孔至第K+L硅通孔连接到电源。
9.一种半导体装置，所述半导体装置包括：
第一半导体裸片至第M半导体裸片，堆叠在第一方向上，第一半导体裸片至第M半导体裸片中的每个半导体裸片包括：
基底；
第一硅通孔至第K硅通孔，在第一方向上穿过基底；
第一开关至第S开关，选择将要电连接到第一硅通孔至第K硅通孔的电源线；以及
第一电路，通过第一开关至第S开关中的一个开关被提供电压和电流，其中，“M”、“K”和“S”中的每个独立地为2或更大的整数，
其中，第一半导体裸片至第M半导体裸片中的第N+1半导体裸片堆叠在第一半导体裸片至第M半导体裸片中的第N半导体裸片上，“N”为不小于1且不大于M-1的整数，
其中，第N半导体裸片的第一硅通孔至第K硅通孔中的每个硅通孔电连接到第N+1半导体裸片的第一硅通孔至第K硅通孔中的一个硅通孔，其中，所述一个硅通孔在平面图中与第N半导体裸片的第一硅通孔至第K硅通孔中的相应的硅通孔叠置，并且
其中，第一半导体裸片的第一硅通孔至第K硅通孔连接到供应电压和电流的电源。
10.根据权利要求9所述的半导体装置，其中：
“K”等于“S”，
电源线中的每条电连接到第一半导体裸片至第M半导体裸片中的每个半导体裸片的第一硅通孔至第K硅通孔中的一个硅通孔以及第一开关至第S开关中的一个开关，并且
通过第N半导体裸片的第一开关至第S开关中的一个开关电连接到第N半导体裸片的第一电路的硅通孔不电连接到通过第N+1半导体裸片的第一开关至第S开关中的一个开关电连接到第N+1半导体裸片的第一电路的硅通孔。
11.根据权利要求10所述的半导体装置，其中，与第N+1半导体裸片的第一电路电连接的电源线的长度短于与第N半导体裸片的第一电路电连接的电源线的长度。
12.根据权利要求9所述的半导体装置，其中，第一半导体裸片至第M半导体裸片中的每个半导体裸片的第一开关至第S开关基于第一半导体裸片至第M半导体裸片的堆叠标识符来选择电源线。
13.根据权利要求9所述的半导体装置，其中，第一半导体裸片至第M半导体裸片中的每个半导体裸片的第一开关至第S开关基于第一电路的操作模式来选择电源线。
14.根据权利要求9所述的半导体装置，其中：
第一半导体裸片至第M半导体裸片中的每个半导体裸片的第一硅通孔至第K硅通孔被划分为第一组至第G组，“G”为不小于2且不大于K-1的整数，
包括在第一组至第G组中的每组中的硅通孔彼此电连接，并且
电源线中的每条电连接到包括在第一组至第G组中的每组中的硅通孔以及第一开关至第S开关中的一个开关，“G”等于“S”。
15.根据权利要求14所述的半导体装置，其中，包括在第一组中的硅通孔的数量不同于包括在第二组中的硅通孔的数量。
16.根据权利要求9所述的半导体装置，其中，第一半导体裸片至第M半导体裸片中的每个半导体裸片还包括：
第K+1硅通孔至第K+L硅通孔，在第一方向上穿过基底；以及
第二电路，通过与第K+1硅通孔至第K+L硅通孔电连接的电源线接收电力，
其中，第N半导体裸片的第K+1硅通孔至第K+L硅通孔电连接到第N+1半导体裸片的第K+1硅通孔至第K+L硅通孔，其中，第N+1半导体裸片的第K+1硅通孔至第K+L硅通孔在平面图中与第N半导体裸片的第K+1硅通孔至第K+L硅通孔叠置。
17.一种半导体装置，所述半导体装置包括：
第一半导体裸片至第M半导体裸片，堆叠在第一方向上，第一半导体裸片至第M半导体裸片中的每个半导体裸片包括：
基底；
第一硅通孔至第K硅通孔，在第一方向上穿过基底；
第K+1硅通孔至第K+L硅通孔，在第一方向上穿过基底；以及
第一电路，通过电连接到第一硅通孔至第K硅通孔的电源线被提供电压和电流，其中，“M”、“K”和“S”中的每个独立地为2或更大的整数，
其中，第一半导体裸片至第M半导体裸片中的第O+1半导体裸片堆叠在第一半导体裸片至第M半导体裸片中的第O半导体裸片上，“O”为不小于1且不大于M-1的整数，
其中，第O半导体裸片的第一硅通孔至第K硅通孔电连接到第O+1半导体裸片的第K+1硅通孔至第K+L硅通孔，其中，第O+1半导体裸片的第K+1硅通孔至第K+L硅通孔在平面图中不与第O半导体裸片的第一硅通孔至第K硅通孔叠置，第O半导体裸片的第K+1硅通孔至第K+L硅通孔电连接到第O+1半导体裸片的第一硅通孔至第K硅通孔，其中，第O+1半导体裸片的第一硅通孔至第K硅通孔在平面图中不与第O半导体裸片的第K+1硅通孔至第K+L硅通孔叠置，
其中，第一半导体裸片至第M半导体裸片中的第N+1半导体裸片堆叠在第一半导体裸片至第M半导体裸片的中第N半导体裸片上，“N”为不小于1且不大于M-1的整数并且不同于“O”，
其中，第N半导体裸片的第一硅通孔至第K+L硅通孔中的每个硅通孔电连接到第N+1半导体裸片的第一硅通孔至第K+L硅通孔中的一个硅通孔，其中，所述一个硅通孔在平面图中与第N半导体裸片的第一硅通孔至第K+L硅通孔中的相应的硅通孔叠置，并且
其中，第一半导体裸片的第一硅通孔至第K+L硅通孔连接到供应电力的电源。
18.根据权利要求17所述的半导体装置，其中，第一半导体裸片至第M半导体裸片中的每个半导体裸片的第一电路不电连接到第一半导体裸片至第M半导体裸片中的每个半导体裸片的第K+1硅通孔至第K+L硅通孔。
19.根据权利要求17所述的半导体装置，其中，相同地制造第一半导体裸片至第O半导体裸片以及第O+2半导体裸片至第M半导体裸片。
20.根据权利要求17所述的半导体装置，其中，第一半导体裸片至第M半导体裸片中的每个半导体裸片还包括：
第S硅通孔至第S+T硅通孔，在第一方向上穿过基底；以及
第二电路，通过电连接到第S硅通孔至第S+T硅通孔的电源线接收电力，
其中，第O半导体裸片的第S硅通孔至第S+T硅通孔电连接到第O+1半导体裸片的第S硅通孔至第S+T硅通孔，其中，第O+1半导体裸片的第S硅通孔至第S+T硅通孔在平面图中与第O半导体裸片的第S硅通孔至第S+T硅通孔叠置，
其中，第N半导体裸片的第S硅通孔至第S+T硅通孔电连接到第N+1半导体裸片的第S硅通孔至第S+T硅通孔，其中，第N+1半导体裸片的第S硅通孔至第S+T硅通孔在平面图中与第N半导体裸片的第S硅通孔至第S+T硅通孔叠置，并且
其中，第一半导体裸片的第S硅通孔至第S+T硅通孔连接到电源。
CN201811580255.4A 2018-01-31 2018-12-24 包括分布电流的硅通孔的半导体装置 Active CN110098163B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0012102 2018-01-31
KR1020180012102A KR102498883B1 (ko) 2018-01-31 2018-01-31 전류를 분산시키는 관통 전극들을 포함하는 반도체 장치

Publications (2)

Publication Number Publication Date
CN110098163A true CN110098163A (zh) 2019-08-06
CN110098163B CN110098163B (zh) 2024-03-08

Family

ID=64901856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811580255.4A Active CN110098163B (zh) 2018-01-31 2018-12-24 包括分布电流的硅通孔的半导体装置

Country Status (6)

Country Link
US (1) US10784184B2 (zh)
EP (1) EP3522214B1 (zh)
KR (1) KR102498883B1 (zh)
CN (1) CN110098163B (zh)
SG (1) SG10201900388VA (zh)
TW (1) TWI781261B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023078006A1 (zh) * 2021-11-05 2023-05-11 寒武纪(西安)集成电路有限公司 加速器结构、生成加速器结构的方法及其设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11532349B2 (en) 2021-04-02 2022-12-20 Micron Technology, Inc. Power distribution for stacked memory
US11721385B2 (en) * 2021-08-12 2023-08-08 Micron Technology, Inc. Dynamic power distribution for stacked memory

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110079924A1 (en) * 2009-10-07 2011-04-07 Qualcomm Incorporated Vertically Stackable Dies Having Chip Identifier Structures
US20110292742A1 (en) * 2010-06-01 2011-12-01 Samsung Electronics Co., Ltd. Stacked Semiconductor Memory Device, Memory System Including The Same, And Method Of Repairing Defects Of Through Silicon Vias
CN102576564A (zh) * 2009-10-07 2012-07-11 高通股份有限公司 具有芯片识别符结构的可垂直堆叠的裸片
US20120267792A1 (en) * 2011-04-25 2012-10-25 Elpida Memory, Inc. Semiconductor device
US20130161827A1 (en) * 2011-12-22 2013-06-27 Elpida Memory, Inc. Semiconductor chip having plural penetration electrode penetrating therethrough
CN104471708A (zh) * 2012-02-08 2015-03-25 吉林克斯公司 具有多个插入件的堆叠裸片组件
CN106057233A (zh) * 2015-04-08 2016-10-26 三星电子株式会社 在多芯片封装中使用温度偏差来控制操作的方法和器件

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159736A (ja) * 2006-12-22 2008-07-10 Elpida Memory Inc 半導体装置及びその電源供給方法
US8174841B2 (en) 2009-04-27 2012-05-08 International Business Machines Corporation Adaptive interconnect structure
US8247906B2 (en) 2009-07-06 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Supplying power to integrated circuits using a grid matrix formed of through-silicon vias
JP5593053B2 (ja) 2009-10-09 2014-09-17 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP5490482B2 (ja) * 2009-10-09 2014-05-14 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US8310841B2 (en) 2009-11-12 2012-11-13 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with switches and methods of making the same
US8304863B2 (en) 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
EP2372379B1 (en) 2010-03-26 2013-01-23 Imec Test access architecture for TSV-based 3D stacked ICS
US9437561B2 (en) 2010-09-09 2016-09-06 Advanced Micro Devices, Inc. Semiconductor chip with redundant thru-silicon-vias
US8878369B2 (en) 2011-08-15 2014-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Low power/high speed TSV interface design
US8599595B1 (en) 2011-12-13 2013-12-03 Michael C. Stephens, Jr. Memory devices with serially connected signals for stacked arrangements
JP5932324B2 (ja) * 2011-12-21 2016-06-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその試験方法
WO2014077154A1 (ja) 2012-11-13 2014-05-22 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR102101403B1 (ko) 2013-12-30 2020-04-17 에스케이하이닉스 주식회사 채널을 초기화시키는 3차원 반도체 장치
JP2015141725A (ja) 2014-01-28 2015-08-03 マイクロン テクノロジー， インク． 半導体装置及びこれを備える情報処理システム
US9559086B2 (en) 2015-05-29 2017-01-31 Micron Technology, Inc. Semiconductor device with modified current distribution
JP6672626B2 (ja) 2015-07-22 2020-03-25 富士通株式会社 半導体装置および半導体装置の制御方法
JP6528592B2 (ja) 2015-08-17 2019-06-12 富士通株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110079924A1 (en) * 2009-10-07 2011-04-07 Qualcomm Incorporated Vertically Stackable Dies Having Chip Identifier Structures
CN102576564A (zh) * 2009-10-07 2012-07-11 高通股份有限公司 具有芯片识别符结构的可垂直堆叠的裸片
CN104392742A (zh) * 2009-10-07 2015-03-04 高通股份有限公司 具有芯片识别符结构的可垂直堆叠的裸片
US20110292742A1 (en) * 2010-06-01 2011-12-01 Samsung Electronics Co., Ltd. Stacked Semiconductor Memory Device, Memory System Including The Same, And Method Of Repairing Defects Of Through Silicon Vias
US20120267792A1 (en) * 2011-04-25 2012-10-25 Elpida Memory, Inc. Semiconductor device
US20130161827A1 (en) * 2011-12-22 2013-06-27 Elpida Memory, Inc. Semiconductor chip having plural penetration electrode penetrating therethrough
CN104471708A (zh) * 2012-02-08 2015-03-25 吉林克斯公司 具有多个插入件的堆叠裸片组件
CN106057233A (zh) * 2015-04-08 2016-10-26 三星电子株式会社 在多芯片封装中使用温度偏差来控制操作的方法和器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023078006A1 (zh) * 2021-11-05 2023-05-11 寒武纪(西安)集成电路有限公司 加速器结构、生成加速器结构的方法及其设备

Also Published As

Publication number Publication date
KR102498883B1 (ko) 2023-02-13
US20190237390A1 (en) 2019-08-01
EP3522214A1 (en) 2019-08-07
CN110098163B (zh) 2024-03-08
EP3522214B1 (en) 2024-05-01
SG10201900388VA (en) 2019-08-27
TW201941380A (zh) 2019-10-16
TWI781261B (zh) 2022-10-21
US10784184B2 (en) 2020-09-22
KR20190092854A (ko) 2019-08-08

Similar Documents

Publication Publication Date Title
US11264360B2 (en) Signal delivery in stacked device
US20110309468A1 (en) Semiconductor chip package and method of manufacturing the same
CN110098163A (zh) 包括分布电流的硅通孔的半导体装置
US20120080222A1 (en) Circuit board including embedded decoupling capacitor and semiconductor package thereof
US9202796B2 (en) Semiconductor package including stacked chips and a redistribution layer (RDL) structure
US8487452B2 (en) Semiconductor package having a stacked structure
US10128191B2 (en) Package-on-package type package including integrated circuit devices and associated passive components on different levels
TW201203264A (en) Memory dies, stacked memories, memory devices and methods
US20100102434A1 (en) Semiconductor memory device having improved voltage transmission path and driving method thereof
CN105321914A (zh) 芯片及使用该芯片的芯片堆叠封装件
US20120269489A1 (en) Dram package, dram module including dram package, graphic module including dram package and multimedia device including dram package
US20120049361A1 (en) Semiconductor integrated circuit
KR102219296B1 (ko) 반도체 패키지
US11804257B2 (en) Power distribution for stacked memory
US20140239434A1 (en) Semiconductor package
US20120106011A1 (en) Semiconductor device and systems including the same
KR101715632B1 (ko) 멀티 칩 패키지
CN101599480A (zh) 半导体芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant