KR101715632B1 - 멀티 칩 패키지 - Google Patents

멀티 칩 패키지 Download PDF

Info

Publication number
KR101715632B1
KR101715632B1 KR1020110108306A KR20110108306A KR101715632B1 KR 101715632 B1 KR101715632 B1 KR 101715632B1 KR 1020110108306 A KR1020110108306 A KR 1020110108306A KR 20110108306 A KR20110108306 A KR 20110108306A KR 101715632 B1 KR101715632 B1 KR 101715632B1
Authority
KR
South Korea
Prior art keywords
via hole
fluid lens
lower substrate
semiconductor
light emitting
Prior art date
Application number
KR1020110108306A
Other languages
English (en)
Other versions
KR20130044049A (ko
Inventor
이승엽
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110108306A priority Critical patent/KR101715632B1/ko
Priority to US13/555,539 priority patent/US8816360B2/en
Publication of KR20130044049A publication Critical patent/KR20130044049A/ko
Application granted granted Critical
Publication of KR101715632B1 publication Critical patent/KR101715632B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

본 발명은 멀티 칩 패키지를 개시한다. 본 발명에 의한 멀티 칩 패키지는, 하부 기판; 상기 하부 기판 상에 적어도 2개 이상 적층되고, 각각에는 비아홀이 형성된 반도체 칩; 상기 반도체 칩들 중 최상위 반도체 칩의 상측에 부착되는 상부 기판; 상기 비아홀과 대응되도록 하부 기판 상에 장착된 발광부; 상기 비아홀을 통해 발광부로부터 신호를 전달받도록 상부 기판의 하면에 부착된 전기습윤 유체렌즈; 상기 각 반도체 칩의 비아홀 일측에 장착되어 유체렌즈로부터 신호를 전달받는 수광부; 상기 유체렌즈에 인가되는 전압을 제어하는 컨트롤러;를 포함한다.
본 발명에 의하면, 인가되는 전압에 따라 초점을 용이하게 변화시킬 수 있는 유체렌즈를 멀티 칩 패키지에 적용함으로써, 또한 발광부 및 수광부를 매개로 복수의 반도체 칩들 중 원하는 반도체 칩의 선택이 용이하게 된다.

Description

멀티 칩 패키지{Multi chip package}
본 발명은 멀티 칩 패키지에 관한 것으로, 보다 상세하게는 전기습윤 유체렌즈를 채용하여 렌즈의 초점을 용이하게 변화시켜 칩 선택을 할 수 있도록 한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전해 왔다. 예컨대, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장 작업의 효율성 및 실장 후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
또한, 전기ㆍ전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라, 고용량의 반도체 모듈을 제공하기 위한 다양한 기술들이 연구 개발되고 있다. 고용량의 반도체 모듈을 제공하기 위한 방법으로서는 메모리 칩의 고집적화를 들 수 있으며, 이러한 고집적화는 한정된 반도체 칩의 공간 내에 보다 많은 수의 셀을 집적해 넣는 것에 의해 실현될 수 있다.
그러나, 이러한 메모리 칩의 고집적화는 정밀한 선 폭을 요구하는 등, 고난이도의 기술과 많은 개발 시간을 필요로 한다. 따라서, 고용량의 반도체 모듈을 제공하기 위한 다른 방법으로서 스택(Stack) 기술이 제안되었다.
이러한 스택 기술은 스택된 2개의 칩을 하나의 패키지 내에 내장시키는 방법과 패키징된 2개의 단품 패키지를 스택하는 방법이 있다. 그러나, 2개의 단품 패키지를 스택하는 방법은 전기ㆍ전자 제품의 소형화의 추세와 더불어 그에 따른 반도체 패키지의 높이에 대한 한계를 유발한다.
따라서, 하나의 패키지에 2∼3개의 칩들을 탑재시키는 스택 패키지(Stack Package) 또는 멀티 칩 패키지(Multi Chip Package)에 대한 연구가 최근 들어 활발히 진행되고 있는 상황이다.
한편, 스택 패키지는 복수 개의 반도체 칩들 중 구동할 어느 하나의 반도체 칩을 선택하기 위한 기술을 필요로 한다.
예컨대, 스택 패키지에서 어느 하나의 반도체 패키지를 선택하기 위해서는 각 반도체 패키지에 포함되는 반도체 칩의 구조를 서로 다르게 제조하는 방법, 동일한 구조의 반도체 칩에 서로 다른 재배선을 형성 또는 반도체 칩을 계단 형태로 배열하고 각 칩에 서로 다른 배열로 도전성 와이어를 배치하는 방법 등이 있다.
한편, 기판과 스택된 각 반도체 칩들 간을 와이어를 이용하여 전기적으로 연결하는 방법이 보편화되어 있으며, 이러한 기술은 다음과 같은 여러 문제점을 야기하고 있다.
첫째, 반도체 칩의 스택시마다 각각의 개별적인 와이어 본딩 공정이 수행되므로, 단위 시간당 생산량(UPH :Unit Per Hour)을 감소시키게 되며, 나아가 각각의 개별적인 와이어 개수 및 이의 본딩 공정은 전체 생산비를 증가시키는 요인으로 작용하고 있다.
둘째, 반도체 칩의 두께가 점점 얇아짐에 따라 와이어 본딩 공정시 반도체 칩의 휨(Warpage)에 의한 바운싱(Bouncing)이나 크랙(Crack)과 같은 불량이 발생하게 되고, 몰딩 공정의 수행시, 와이어의 스위핑(Sweeping) 현상에 의해 와이어 간의 쇼트가 발생하는 문제가 있다.
셋째, 스택되는 반도체 칩의 개수에 따른 긴(Long) 와이어와 플립 칩 패키지와 같은 구조에서는 원천적으로 전기적 신호 전달에 어려움이 있어, 고밀도 스택형의 반도체 패키지를 구현하는 데 한계에 봉착한 상황이다.
이에 따라 최근에는 금속 와이어를 이용한 스택 패키지에서의 문제를 극복함과 아울러, 스택 패키지의 전기적인 특성 열화의 방지 및 소형화가 가능하도록 관통전극(through silicon via : TSV)을 이용한 스택 패키지에 대한 연구가 활발히 진행되고 있다.
관통전극을 이용한 스택 패키지는, 개별 반도체 칩의 스택시 상하 반도체 칩 간의 관통전극이 맞닿는 표면으로는 접착제를 개재하고, 이를 제외한 빈 공간으로는 액상의 매립제를 언더필 공정으로 채워넣어 각 반도체 칩 간을 전기적 및 물리적으로 연결하게 된다.
그러나, 종래의 관통전극을 이용한 스택 패키지 역시 복수의 반도체 칩들 중 특정 반도체 칩을 선택하기 위해서는 반도체 칩의 스택 갯수에 따라 칩 선택용 비아패턴을 형성해야 한다. 관통전극에서 칩 선택을 위해 다수의 비아패턴이 요구되면 공정 및 디자인에 제약을 받게 된다.
본 발명은 이러한 문제를 해결하기 위한 것으로, 본 발명의 과제는 유체렌즈를 채용하여 렌즈의 초점을 용이하게 변화시킬 수 있도록 하여 복수의 반도체 칩들 중에서 특정한 반도체 칩의 선택이 용이하도록 한 멀티 칩 패키지를 제공하는 것이다.
상술한 과제를 해결하기 위하여, 본 발명은 하부 기판; 상기 하부 기판 상에 적어도 2개 이상 적층되고, 각각에는 비아홀이 형성된 반도체 칩; 상기 반도체 칩들 중 최상위 반도체 칩의 상측에 부착되는 상부 기판; 상기 비아홀과 대응되도록 하부 기판 상에 장착된 발광부; 상기 비아홀을 통해 발광부로부터 신호를 전달받도록 상부 기판의 하면에 부착된 전기습윤 유체렌즈; 상기 각 반도체 칩의 비아홀 일측에 장착되어 유체렌즈로부터 신호를 전달받는 수광부; 상기 유체렌즈에 인가되는 전압을 제어하는 컨트롤러;를 포함하는 멀티 칩 패키지를 제공한다.
상기 하부 기판 및 상부 기판은 인쇄회로기판 및 실리콘 기판 중 적어도 하나를 포함한다.
상기 하부 기판에 부착되는 외부 접속단자를 더 포함하고, 상기 외부 접속단자는 솔더볼인 것을 특징으로 한다.
본 발명은 인가되는 전압에 따라 초점을 용이하게 변화시킬 수 있는 유체렌즈와 발광부 및 수광부를 멀티 칩 패키지에 적용하여 칩 선택에 따른 신호 전달을 진행함으로써, 적층된 복수의 반도체 칩들 중 원하는 반도체 칩의 선택을 용이하게 할 수 있다. 더욱이, 신호 전달을 위해 빛을 사용하기 때문에 전기적인 신호와 대비하여 잡음의 발생이 현저히 줄어들게 되므로 신호 전달 속도를 향상시킬 수 있다.
또한, 본 발명은 유체렌즈 및 빛에 의한 신호 전달 과정을 통해 반도체 칩을 선택하게 되므로, 종래 기술과 대비하여 비아패턴의 사용을 감소시킬 수 있고, 이에 따라 패키지의 제조공정을 단순화시킬 수 있다.
도 1은 본 발명에 의한 적층 반도체 패키지를 도시한 단면도이다.
도 2 내지 도 6은 각각 본 발명에 의한 적층 반도체 패키지의 제조 과정을 순차적으로 도시한 단면도이다.
이하에서는, 본 발명에 의한 멀티 칩 패키지의 바람직한 실시예를 첨부도면을 참고하여 설명한다.
본 발명의 멀티 칩 패키지는 도 1에 도시된 바와 같이, 하부 기판(10), 반도체 칩(20), 상부 기판(30) 및 외부 접속단자(40)를 포함한다.
하부 기판(10)은 상면 및 이에 대향하는 하면을 갖는다. 하부 기판(10)은 예컨대 다수의 패턴이 형성된 인쇄회로기판(PCB) 또는 회로패턴을 갖는 실리콘 기판이 될 수 있으며, 더욱이 플렉시블한 재질로 형성될 수 있다. 하부 기판(10) 상에는 인가 신호에 따라 광원을 조사하는 발광부(12)가 적어도 1개 이상 장착된다. 또한, 하부 기판(10)의 상면에는 도시하지 않은 패턴의 보호를 위해 발광부(12)가 노출되도록 절연막이 형성될 수 있다.
반도체 칩(20)은 하부 기판(10) 상에 적어도 2개 이상 적층되어 있다. 각 반도체 칩(20)에는 상기 발광부(12)와 대응되는 위치에 비아홀(21)이 형성되며, 상기 각 비아홀(21)의 내부 일측면에는 수광부(22)가 장착된다. 수광부(22)는 이후에 설명되는 전기습윤 유체렌즈(31)로부터 신호를 전달받게 된다.
상부 기판(30)은 상면 및 이에 대향하는 하면을 갖는다. 상부 기판(30)은 적층된 복수의 반도체 칩들 중 최상위 반도체 칩(20)의 상측에 부착되며, 예컨대 평판 형태의 인쇄회로기판 또는 회로패턴을 갖는 실리콘 기판이 될 수 있다. 더욱이 플렉시블한 재질로 형성되는 것도 가능하다.
상부 기판(30)의 하면에는 상기 비아홀(21)에 대응되는 위치에 전기습윤(electrowetting) 방식의 유체렌즈(31)가 구비된다. 즉, 전기습윤 유체렌즈(31)는 비아홀(21)을 통해 발광부(12)와 마주보는 형태로 장착된다.
유체렌즈(31)는 렌즈의 곡률 변화를 이용하여 자동초점의 기능을 얻는다. 유체렌즈(31)에서 렌즈의 곡률 변화는 전기습윤 현상을 이용하여 가능하게 되는데, 전기습윤 기술이란 절연체로 코팅된 전극 위에 전도성 유체와 비전도성 유체가 맞닿아 있을 때 외부에서 전극과 전도성 유체에 전압을 인가하여 전도성 유체의 표면장력을 제어함으로써 전도성 유체의 접촉각과 두 유체의 계면의 형상을 변화시키는 것을 의미한다.
또한, 본 발명의 멀티 칩 패키지는 상기 전기습윤 유체렌즈(31)에 인가되는 전압을 제어하는 컨트롤러(도시 생략)를 더 포함한다. 컨트롤러는 그 장착 위치에 특별히 제한이 있는 것은 아니지만, 패키지의 소형화를 위해서 하부 기판(10) 또는 상부 기판(30)에 장착될 수 있다.
외부 접속단자(40)는 예컨대 솔더볼을 포함할 수 있다.
이와 같은 멀티 칩 패키지는 도 2 내지 도 6의 제조과정을 거쳐 제조될 수 있으며, 더불어 그 작용에 대해서 설명하면 다음과 같다.
도 2는 멀티 칩 패키지에 적용되는 하부 기판(10)을 도시한 것이다. 하부 기판(10)의 제1면 즉, 상면에는 발광부(12)가 부착된다. 하부 기판(10)에 발광부(12)가 부착되는 위치는 반도체 칩(20)의 비아홀(21)을 통해 빛을 공급할 수 있는 위치가 될 수 있다.
발광부(12)는 예컨대, 적외선센서인 발광센서를 포함할 수 있다. 발광센서는 적외선을 내보내는 특수한 LED(발광다이오드)에 해당하므로 다이오드의 특성을 그대로 가지고 있다. 즉, 발광센서에 걸리는 전압과 발광센서의 극성이 일치할 때 적외선을 방출하고 그렇지 않으면 적외선을 방출하지 않게 된다.
도 3은 멀티 칩 패키지에 적용되는 반도체 칩(20)을 도시한 것이다. 반도체 칩(20)은 복수 구비될 수 있고, 각각의 반도체 칩(20)에는 동일 위치에 적어도 하나 이상의 비아홀(21)이 형성된다. 각 비아홀(21)은 발광부(12)와 수광부(22) 및 유체렌즈(31)의 신호 전달 통로가 될 수 있다. 각 반도체 칩(20)의 비아홀(21)의 일측에는 수광부(22)가 부착된다.
수광부(22)는 예컨대, 적외선센서인 수광센서를 포함할 수 있다. 수광센서는 받아들인 적외선의 양에 따라 전류의 양이 변하는 원리를 이용하여 빛의 수신 정도를 파악하게 된다.
도 4는 멀티 칩 패키지에 적용되는 상부 기판(30)을 도시한 것이다. 상부 기판(30)의 제2면 즉, 하면에는 전기습윤 방식의 유체렌즈(31)가 부착된다. 유체렌즈(31)는 인가되는 전압에 따라 그 표면 형태를 변형시킴으로써 비아홀(21)을 통해 발광부(12)로부터 전달받은 빛을 복수의 반도체 칩들 중 선택된 적어도 어느 하나의 반도체 칩(20)에 부착된 수광부(22)로 보낸다.
도 5 및 도 6은 각각 하부 기판(10), 4개의 반도체 칩(20) 및 상부 기판(30)을 순차적으로 적층하여 제조된 본 발명의 멀티 칩 패키지를 도시한 것이다. 적층된 복수의 반도체 칩들은 동일 위치, 크기의 비아홀(21)을 구비하며, 이러한 비아홀(21)은 발광부(12), 수광부(22) 및 유체렌즈(31)의 신호 전달 통로로 이용될 수 있다.
예컨대, 적층된 반도체 칩들 중 최상위 반도체 칩을 선택할 필요가 있을 때, 컨트롤러에 의해 유체렌즈(31)에 필요한 양의 전압이 인가되고, 그 전압에 따라 유체렌즈(31)는 표면의 곡률을 변형시키게 된다. 한편, 발광부(12)에서는 유체렌즈(31) 측으로 빛을 보내고, 유체렌즈(31)는 그 빛이 최상위 반도체 칩 측으로 보내지도록 표면이 변형된 상태이므로, 발광부(12)로부터 방출된 빛은 유체렌즈(31)를 매개로 최상위 반도체 칩의 수광부(22)로 전달됨으로써, 복수의 반도체 칩들 중 최상위 반도체 칩에 대한 선택 과정을 완료할 수 있다.
상술한 멀티 칩 패키지 기술은 다양한 종류의 반도체 소자들 및 이를 구비하는 패키지 모듈에 적용될 수 있다.
도 7을 참조하면, 본 발명의 반도체 패키지는 전자 시스템(100)에 적용될 수 있다. 전자 시스템(100)은 제어기(110), 입출력 장치(120) 및 기억장치(130)를 포함할 수 있다. 제어기(110), 입출력 장치(120) 및 기억장치(130)는 데이터들이 이동하는 통로를 제공하는 버스(150)를 통하여 결합될 수 있다.
예컨대, 제어기(110)는 적어도 하나의 마이크로프로세서, 디지털 신호 프로세서, 마이크로컨트롤러, 그리고 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 제어기(110) 및 기억장치(130)는 본 발명 실시예에 따른 반도체 패키지를 적어도 어느 하나를 포함할 수 있다. 입출력 장치(120)는 키패드, 키보드 및 표시 장치(display device) 등에서 선택된 적어도 하나를 포함할 수 있다. 기억장치(130)는 데이터 및/또는 제어기(110)에 의해 실행되는 명령어 등을 저장할 수 있다.
기억장치(130)는 디램과 같은 휘발성 기억 소자 및/또는 플래시 메모리와 같은 비휘발성 기억 소자를 포함할 수 있다. 예를 들면, 모바일 기기나 데스크 톱 컴퓨터와 같은 정보 처리 시스템에 플래시 메모리가 장착될 수 있다. 이러한 플래시 메모리는 반도체 디스크 장치(SSD)로 구성될 수 있다. 이 경우 전자 시스템(100)은 대용량의 데이터를 상기 플래시 메모리 시스템에 안정적으로 저장할 수 있다.
전자 시스템(100)은 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하기 위한 인터페이스(140)를 더 포함할 수 있다. 인터페이스(14)는 유무선 형태일 수 있다. 예컨대, 인터페이스(14)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다. 전자 시스템(100)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor:CIS), 그리고 입출력 장치 등이 더 제공될 수 있다.
전자 시스템(100)은 모바일 시스템, 개인용 컴퓨터, 산업용 컴퓨터 또는 다양한 기능을 수행하는 로직 시스템 등으로 구현될 수 있다. 예컨대, 모바일 시스템은 개인 휴대용 정보 단말기(PDA; Personal Digital Assistant), 휴대용 컴퓨터, 웹 타블렛(web tablet), 모바일폰(mobile phone), 무선폰(wireless phone), 랩톱(laptop) 컴퓨터, 메모리 카드, 디지털 뮤직 시스템(digital music system) 그리고 정보 전송/수신 시스템 중 어느 하나일 수 있다. 전자 시스템(10)이 무선 통신을 수행할 수 있는 장비인 경우에, 전자 시스템(10)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), NADC(North American Digital Cellular), E-TDMA(Enhanced-Time Division Multiple Access), WCDAM(Wideband Code Division Multiple Access), CDMA2000과 같은 통신 시스템에서 사용될 수 있다.
도 8을 참조하면, 상술한 반도체 패키지는 메모리 카드(200)의 형태로 제공될 수 있다. 일례로, 메모리 카드(200)는 비휘발성 기억 소자와 같은 메모리(210) 및 메모리 제어기(220)를 포함할 수 있다. 메모리(210) 및 메모리 제어기(220)는 데이터를 저장하거나 저장된 데이터를 판독할 수 있다.
메모리(210)는 본 발명에 따른 반도체 패키지 기술이 적용된 비휘발성 기억 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 메모리 제어기(220)는 호스트(230)의 판독/쓰기 요청에 응답하여 저장된 데이터를 독출하거나, 데이터를 저장하도록 메모리(210)를 제어할 수 있다.
10 ; 하부 기판 11 ; 절연막
12 ; 발광부 20 ; 반도체 칩
21 ; 비아홀 22 ; 수광부
30 ; 상부 기판 31 ; 유체렌즈
40 ; 외부 접속단자

Claims (4)

  1. 하부 기판;
    상기 하부 기판 상에 적어도 2개 이상 적층되고, 각각에는 서로 동일 위치에 비아홀이 형성된 반도체 칩;
    상기 반도체 칩들 중 최상위 반도체 칩의 상측에 부착되는 상부 기판;
    상기 비아홀에 대향하는 하부 기판 부분 상에 장착된 발광부;
    상기 비아홀을 통해 발광부로부터 신호를 전달받도록 상부 기판의 하면에 부착된 전기습윤 유체렌즈;
    상기 반도체 칩 각각의 비아홀 일측에 장착되어 유체렌즈로부터 신호를 전달받는 수광부; 및
    상기 유체렌즈에 인가되는 전압을 제어하는 컨트롤러;
    를 포함하는 것을 특징으로 하는 멀티 칩 패키지.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 하부 기판 및 상부 기판은 인쇄회로기판 및 회로패턴을 갖는 실리콘 기판 중 적어도 하나를 포함하는 것을 특징으로 하는 멀티 칩 패키지.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 하부 기판에 부착되는 외부 접속단자를 더 포함하는 것을 특징으로 하는 멀티 칩 패키지.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제3항에 있어서,
    상기 외부 접속단자는 솔더볼인 것을 특징으로 하는 멀티 칩 패키지.
KR1020110108306A 2011-10-21 2011-10-21 멀티 칩 패키지 KR101715632B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110108306A KR101715632B1 (ko) 2011-10-21 2011-10-21 멀티 칩 패키지
US13/555,539 US8816360B2 (en) 2011-10-21 2012-07-23 Multi-chip package cross-reference to related applications

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110108306A KR101715632B1 (ko) 2011-10-21 2011-10-21 멀티 칩 패키지

Publications (2)

Publication Number Publication Date
KR20130044049A KR20130044049A (ko) 2013-05-02
KR101715632B1 true KR101715632B1 (ko) 2017-03-27

Family

ID=48135258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110108306A KR101715632B1 (ko) 2011-10-21 2011-10-21 멀티 칩 패키지

Country Status (2)

Country Link
US (1) US8816360B2 (ko)
KR (1) KR101715632B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2860560B1 (en) 2013-10-14 2019-07-24 ams AG Semiconductor device with optical and electrical vias

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004723A (ja) 2007-06-20 2009-01-08 Hynix Semiconductor Inc 貫通シリコンビアチップスタックパッケージ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198684A (en) * 1990-08-15 1993-03-30 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device with optical transmit-receive means

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004723A (ja) 2007-06-20 2009-01-08 Hynix Semiconductor Inc 貫通シリコンビアチップスタックパッケージ

Also Published As

Publication number Publication date
US20130099256A1 (en) 2013-04-25
US8816360B2 (en) 2014-08-26
KR20130044049A (ko) 2013-05-02

Similar Documents

Publication Publication Date Title
CN111490029B (zh) 包括桥接管芯的半导体封装
US9153557B2 (en) Chip stack embedded packages
CN111081648B (zh) 包括支承上芯片层叠物的支承块的半导体封装件
KR102144367B1 (ko) 반도체 패키지 및 이의 제조 방법
US9793217B2 (en) Package-on-package type semiconductor device which is realized through applying not a TSV technology but a fan-out wafer level package technology
US9356002B2 (en) Semiconductor package and method for manufacturing the same
US9391009B2 (en) Semiconductor packages including heat exhaust part
KR20110083969A (ko) 반도체 패키지 및 그 제조 방법
US10008488B2 (en) Semiconductor module adapted to be inserted into connector of external device
US10008476B2 (en) Stacked semiconductor package including a smaller-area semiconductor chip
US9711482B2 (en) Semiconductor package embedded with plurality of chips and method of manufacturing the same
KR20130007371A (ko) 반도체 패키지
US20170117264A1 (en) Stacked semiconductor package and method of fabricating the same
KR20120034386A (ko) 매립 디커플링 커패시터를 포함하는 회로 기판 및 이를 포함하는 반도체 패키지
US8338941B2 (en) Semiconductor packages and methods of fabricating the same
CN112397486A (zh) 包括层叠的半导体芯片的半导体封装
US9190338B2 (en) Semiconductor package having a heat slug and a spacer
US20200035649A1 (en) Semiconductor package
US9312232B2 (en) Conductive bump, semiconductor chip and stacked semiconductor package using the same
US9209161B2 (en) Stacked package and method for manufacturing the same
CN111524879B (zh) 具有层叠芯片结构的半导体封装
KR20160047841A (ko) 반도체 패키지
KR101715632B1 (ko) 멀티 칩 패키지
KR20150053128A (ko) 반도체 패키지 및 이의 제조 방법
US9966359B2 (en) Semiconductor package embedded with a plurality of chips

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant