CN104378559A

CN104378559A - 图像传感器和模数转换器及其模数转换方法

Info

Publication number: CN104378559A
Application number: CN201410399983.0A
Authority: CN
Inventors: 金晋佑; 金敬珉; 李柾昊; 蔡熙成; 郑丞训
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2013-08-14
Filing date: 2014-08-14
Publication date: 2015-02-25
Anticipated expiration: 2034-08-14
Also published as: KR102075093B1; US20150049232A1; CN104378559B; US9712772B2; KR20150020432A

Abstract

本发明提供一种图像传感器和模数转换器及其模数转换方法。所述图像传感器包括：像素阵列，具有以行和列排列的有源像素传感器；相关双采样器，按列将从自有源像素传感器中选择的有源像素传感器转移的感测信号转换为相关双采样信号，并输出转换结果；模数转换器，使用全局码将与多个列相应的相关双采样信号转换为数字信号。模数转换器包括：列共享操作器，对所述多个列中的两列或更多列相应的相关双采样信号执行数字转换操作。

Description

图像传感器和模数转换器及其模数转换方法

本申请要求于2013年8月14日提交到韩国知识产权局的第10-2013-0096568号韩国专利申请的优先权，其中，所述专利申请的全部内容通过引用合并于此。

技术领域

与本公开一致的装置、设备、方法和制造的物品涉及一种图像传感器，更具体地，涉及一种使用全局计数器的图像传感器、模数转换器和模数转换方法。

背景技术

近年来，移动装置(诸如，智能电话、平板PC、数码相机、MP3播放器、电子书等)的使用正在激增。大多数移动装置包括用于捕捉图像的一个或更多个图像传感器。图像传感器可包括电荷耦合器件(在下文中，被称作CCD)图像传感器和CMOS图像传感器。

CCD图像传感器的噪声比CMOS图像传感器的噪声小。此外，CCD图像传感器的图片质量比CMOS图像传感器的图片质量好。然而，CMOS图像传感器的驱动方法简单，并且CMOS图像传感器通过各种扫描方法被实现。此外，由于信号处理电路被集成在单个芯片中，所以可制作小型产品。由于CMOS处理技术被兼容使用，所以生产成本被降低。由于CMOS的功耗非常低，所以很容易将CMOS图像传感器应用到移动装置。

CMOS图像传感器包括将感测为模拟信号的图像信号转换为数字信号的模数转换器。图像传感器的像素阵列具有以二维矩阵形式排列的多个像素，并且每个像素输出来自光能的图像信号。每个像素将与通过光电二极管入射的光的量相应的光电荷聚合，并根据聚合的光电荷来输出像素信号的模拟电流类型。像素信号通过模数转换器(在下文中，被称作ADC)被转换为数字信号。

对像素阵列的每个列线提供ADC电路以将来自图像传感器的像素阵列的模拟信号转换为数字信号。在这种情况下，ADC电路的数量由像素阵列的列线的数量控制，并且随着数量的增加，在功耗和面积方面产生巨大负担。此外，根据在各列同时执行的ADC操作，产生了大的电流峰值，并且把这样产生的电流峰值当作图像传感器的噪声。

发明内容

根据示例性实施例的一方面，提供一种图像传感器，包括：像素阵列，具有以行和列排列的多个有源像素传感器；相关双采样器，被配置为按列将从自所述多个有源像素传感器选择的有源像素传感器转移的感测信号转换为相关双采样信号并输出转换结果；模数转换器，被配置为使用全局码将与多个列相应的相关双采样信号转换为数字信号,其中，模数转换器包括：列共享操作器，对与所述多个列中的两列或更多列相应的相关双采样信号执行数字转换操作。

根据示例性实施例的另一方面，提供一种包括具有以行和列排列的多个有源像素传感器的像素阵列的图像传感器的模数转换方法，所述方法包括：以相关双采样方式从所述多个有源像素传感器感测多个相关双采样信号；将所述多个相关双采样信号与斜坡信号进行比较；产生分别被提供给所述多个列中的每个列的全局码，其中，全局码被递增计数或递减计数；根据所述多个相关双采样信号与斜坡信号的比较结果，对与每个列相应的全局码进行锁存，以获取与每个列相应的参考码和图像码；通过被两列或更多列以时分方式共享的加减器来对与每个列相应的参考码和图像码执行算术运算，并产生与每个列相应的图像数据。

根据示例性实施例的另一方面，提供一种以相关双采样方式来感测图像的图像传感器的模数转换器，所述模数转换器包括：多个比较器，被配置为将以特定斜率下降的斜坡信号与分别相应于多个列的相关双采样信号进行比较；全局计数器，被配置为产生与斜坡信号同步输出的全局码，其中，全局码被递增计数或递减计数；锁存单元，被配置为基于每个比较器的输出对与每个列相应的全局码值进行锁存，并存储锁存的全局码值作为与每个列相应的参考码和图像码；第一共享操作器，被配置为顺序地处理所述多个列中的第一列组中的每个列的参考码和图像码，并输出处理后的结果作为图像数据；第二共享操作器，被配置为顺序地处理所述多个列中的第二列组中的每个列的参考码和图像码，并输出处理后的结果作为图像数据，其中，第一共享操作器和第二共享操作器同时分别地处理从第一列组中选择的列的图像数据和从第二列组中选择的列的图像数据。

根据示例性实施例的另一方面，提供一种图像传感器的模数转换方法，其中，图像传感器包括将从以行和列排列的多个像素传感器感测的信号转换为数字图像数据的多个模数转换器，所述方法包括：选择所述多个像素传感器中的像素传感器；将从选择的像素传感器转移的感测信号按列转换为相关双采样信号；使用所述多个模数转换器中的单个模数转换器来将两列或更多列的相关双采样信号转换为数字信号。

附图说明

从以下参照附图的描述，以上和其它方面将变得清楚，其中，除非另有说明，否则贯穿各个附图，相同的标号指示相同的部件，其中：

图1是示意性地示出根据示例性实施例的图像传感器的框图；

图2是示意性地示出根据示例性实施例的有源像素传感器阵列的框图；

图3是示意性地示出根据示例性实施例的图2中示出的有源像素传感器阵列的有源像素传感器APS的电路图；

图4是示意性地示出根据示例性实施例的图1中示出的图像传感器的模数转换器的框图；

图5是示意性地示出根据示例性实施例的图4中示出的模数转换器的比较器和锁存单元的操作的时序图；

图6是示意性地示出根据示例性实施例的列共享操作器的框图；

图7是示意性地示出根据示例性实施例的图6中示出的列共享操作器的全减器的框图；

图8是示意性地示出根据示例性实施例的图6中示出的列共享操作器的操作的时序图的示例；

图9是示意性地示出根据示例性实施例的图7中示出的全减器中的全加器的电路图；

图10是示意性地示出根据另一示例性实施例的图1中示出的图像传感器的模数转换器的框图；

图11是示意性地示出根据示例性实施例的图10中示出的模数转换器的列共享操作器的框图；

图12是示意性地示出根据示例性实施例的图11中示出的列共享操作器的操作的时序图的示例；

图13是示意性地示出示例性实施例的效果的示图；

图14是示意性地示出根据示例性实施例的包括图像传感器的电子系统的框图。

具体实施方式

将参照附图详细地描述示例性实施例。然而，可以以各种不同形式来实施本发明构思并且本发明构思不应被解释为仅受限于示出的示例性实施例。相反，提供这些示例性实施例作为示例，使得本公开将是彻底和完整的，并且将向本领域的技术人员充分传达本发明构思的构思。因此，针对本发明构思的某些示例性实施例，未对已知的处理、元件和技术进行描述。除非另有所示，否则贯穿附图和书面描述，相同的标号表示相同的元件，因此，将不进行重复的描述。在附图中，为了清楚，可夸大层和区域的大小和相对大小。

将理解，尽管术语“第一”、“第二”、“第三”等可在此被用于描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应被这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一区域、层或部分进行区分。因此，在不脱离本发明构思的教义的情况下，以下讨论的第一元件、组件、区域、层或部分可被称作第二元件、组件、区域、层或部分。

在此可为了描述方便而使用空间相对术语(诸如“在…之下”、“在…下方”、“下面的”、“在…之上”、“上面的”等)，以描述在附图中示出的一个元件或特征与另一元件或特征的关系。将理解：除了附图中描述的方位之外，空间相对术语还意图包括在使用或运行中的装置的不同方位。例如，如果附图中的装置被翻转，则被描述为在其它元件或特征“之下”或“下方”或“下面”的元件将随后被定位为在所述其它元件或特征“之上”。因此，示例性术语“在…下方”和“下面的”可包括上面和下面两种方位。可将装置定位为另外的方位(旋转90度或在其它方位)，并相应地解释在此使用的空间相对描述符。此外，还将理解：当层被称作在两层“之间”时，该层可以是在两层之间仅有的层，或者可能还存在一个而更多个中间层。

在此使用的术语仅用于描述特定示例性实施例的目的，而不是意图限制本发明构思。如在此所使用的，除非上下文另有清楚的指示，否则单数形式也意图包括复数形式。还将理解：当在本说明中使用术语“包括”时，表示存在陈述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或更多个其它的特征、整体、步骤、操作、元件、组件和/或上述项的组合。如在此所使用的，术语“和/或”包括一个或更多个相关列出项的任意和全部组合。此外，术语“示例性”意图指示“示例”或“示意”。

将理解：当元件或层被称作在另一元件或层“之上”、“连接到”、“结合到”另一元件或层或者与另一元件或层“相邻”时，该元件或层可直接在所述另一元件或层之上、连接、结合到另一元件或层或者与另一元件或层相邻，或者可能存在中间元件或层。相反，当元件被称作“直接”在另一元件或层“之上”、“直接连接到”、“直接结合到”另一元件或层或者与另一元件或层“紧密相邻”时，不存在中间元件或层。

除非另有定义，否则在此使用的所有术语(包括技术术语和科学术语)具有与本发明构思所属领域的普通技术人员通常理解的含义相同的含义。还将理解：除非在此清楚地定义，否则术语(诸如在通用词典中定义的那些术语)应被解释为具有与所述术语在相关领域和/或本说明书的上下文中的含义一致的含义，而不应被理想化或过于正式地解释。

以下，CMOS图像传感器被示例性地用于描述本发明构思的多个方面和功能。然而，本领域技术人员理解本发明构思的其它优点和性能。此外，本发明构思可被其它示例性实施例实现，或应用到其它示例性实施例。此外，本领域技术人员清楚的是，在不脱离本公开的精神和范围的情况下，可进行各种改变和修改。

图1是示意性地示出根据示例性实施例的图像传感器的框图。参照图1，图像传感器100包括有源像素传感器(APS)阵列110、行解码器120、相关双采样器(CDS)130、模数转换器(ADC)140、输出缓冲器150、列解码器160和时序控制器170。

有源像素传感器阵列110包括以二维结构排列的多个像素。每个像素将光信号转换为电信号。有源像素传感器阵列110被驱动信号(诸如，来自行解码器120的选择信号SEL、复位信号RS和转移信号TG)驱动。此外，由像素响应于驱动信号而感测到的电信号通过多个列线CL0至CLm-1被提供给相关双采样器130。

行解码器120根据时序控制器170的控制，选择有源像素传感器阵列110的一行。行解码器120产生用于选择多个行中的一行的选择信号SEL。行解码器120顺序地激活关于与选择的行相应的像素的复位信号RS和转移信号TG。在这种情况下，从选择的行中的每个像素产生的模拟型参考信号REF和图像信号IMG被顺序地转移到相关双采样器(CDS)130。

相关双采样器(CDS)130对提供给来自有源像素传感器阵列110的列线CL0至CLm-1中的每个列线的参考信号REF和图像信号IMG的组进行采样并保存。也就是说，相关双采样器(CDS)130对与每个列相应的参考信号REF和图像信号IMG的电平进行采样并保存。相关双采样器(CDS)130根据时序控制器170的控制，以列为单位向模数转换器(ADC)140提供各个列的采样后的参考信号REF和图像信号IMG组。例如，由相关双采样器(CDS)130采样并保存的每个相关双采样信号可包括在光没有入射到有源像素传感器的条件下感测的参考信号REF的采样值和在光入射到有源像素传感器的条件下感测的图像信号IMG的采样值。

模数转换器(ADC)140将从相关双采样器(CDS)输出的关于每个列的相关双采样信号REF/IMG转换为数字信号。在使用关于每个列的相关双采样信号REF/IMG产生图像数据的情况下，则关于每个列的噪声被去除。具体地，本发明构思的模数转换器(ADC)140包括列共享操作器145。列共享操作器145是计算相关双采样信号REF/IMG的差值的算术逻辑运算块。具体地，列共享操作器145针对两列或更多列，对以时分方式设置的相关双采样信号进行处理。通过列共享操作器145的功能，对各个列的数字转换操作被分离。例如，随着对各个列的数字转换操作被分离，预期将减小芯片面积并降低功耗。

输出缓冲器150对由模数转换器(ADC)140提供的图像数据的列单元进行锁存。输出缓冲器150根据时序控制器170的控制，临时存储从模数转换器(ADC)140输出的图像数据，然后输出由列解码器160顺序锁存的图像数据。

列解码器160根据时序控制器170的控制，选择输出缓冲器150的列。输出缓冲器150顺序地输出以列为单位存储的图像数据。

对根据示例性实施例的图像传感器100进行示意性描述。具体地，模数转换器(ADC)140包括计算与每个列相应的参考信号REF与图像信号IMG之间的差值的列共享操作器145。列共享操作器145可包括用于计算与两列或更多列相应的参考信号REF与图像信号IMG之间的差值的多个算术运算(未示出)。因此，随着列共享操作器145以时分方式对每个列执行数字转换操作，电流峰值被分散。此外，由于由两列或更多列共享算术运算器，所以可明显减小芯片面积。

图2是示意性地示出根据示例性实施例的有源像素传感器阵列的框图。参照图2，有源像素传感器阵列110包括以行和列的矩阵形式排列的像素传感器111。

有源像素传感器阵列110的每个像素传感器可包括红色滤光器、绿色滤光器和蓝色滤光器中的至少一个。红色滤光器使具有红色波段的光通过，绿色滤光器使具有绿色波段的光通过，蓝色滤光器使具有蓝色波段的光通过。此外，像素传感器111可包括多个晶体管和光电转换元件。每个像素传感器111使用光电转换元件来感测光，并将感测到的光转换为电信号。转换后的信号被输出到列线CL。

如果针对有源像素传感器阵列110的选择的行(例如，第i行)提供了复位信号RS_i和转移信号TG_i，则与复位信号RS_i和转移信号TG_i相应的电压信号Vout_j、Vout_j+1、Vout_j+2、和Vout_j+3被输出到选择的行的每个列线CLj。电压信号Vout_j、Vout_j+1、Vout_j+2、和Vout_j+3可被提供给相关双采样器(CDS)130，以被采样为参考信号REF和图像信号IMG。

图3是示意性地示出根据示例性实施例的图2中示出的有源像素传感器阵列的有源像素传感器(APS)的电路图。图3示出在图2的右上方的APS 111作为示例。参照图3，有源像素传感器111包括光电转换元件(PSD)和四个NMOS晶体管TX、RX、DX和SX。

光电转换元件PSD是根据入射光量和光强来产生并聚合电荷的光感测(photo-sensing)元件。可由光电二极管、光电晶体管、光电门、pin光电二极管(PPD)等来实现光电转换元件PSD。

转移晶体管TX将由光电转换元件PSD聚合的电荷转移到浮动扩散区域(FD)。转移晶体管TX通常由一个晶体管形成，并响应于从行解码器120提供的转移信号TG_i而被切换。

浮动扩散区域FD具有检测与入射光量相应的电荷的功能。浮动扩散区域FD在转移信号TG_i被激活期间积累从光电转换元件PSD提供的电荷。浮动扩散区域FD被连接到由源输出放大器驱动的驱动晶体管DX的栅极。由复位晶体管RX向浮动扩散区域FD提供电源电压(VDD)。

复位晶体管RX响应于复位信号RS_i将浮动扩散区域FD进行复位。复位晶体管RX的源极被连接到浮动扩散区域FD，并且复位晶体管RX的漏极被连接到电源电压(VDD)。如果由复位信号RS_i提供的偏压使复位晶体管RX导通，则连接到复位晶体管RX的漏极的电源电压(VDD)被转移到浮动扩散区域FD。在这种情况下，在浮动扩散区域FD处积累的电荷被转移到电源电压(VDD)，浮动扩散区域FD的电压被复位。

驱动晶体管DX用作源输出放大器，并放大浮动扩散区域FD的电势的变化以通过输出线将电势的变化输出为感测电压Vout，在这种情况下是Vout_j+3。

选择晶体管SX选择将由行单元读取的像素传感器。选择晶体管SX被由行单元提供的选择信号SEL驱动。当选择晶体管SX导通时，由驱动晶体管DX放大的浮动扩散区域FD的电势被转移到选择晶体管SX的漏极。晶体管TX、RS和SX的驱动信号线TG_i、RS_i和SEL可沿行方向(例如，水平方向)被延长，使得包括在同一行的单元像素被顺序驱动。

图4是示意性地示出根据示例性实施例的图1中示出的图像传感器的模数转换器(ADC)的框图。参照图4，模数转换器140a包括斜坡信号产生器141、比较器142、全局计数器143、锁存单元144和列共享操作器145。输出缓冲器150(参见图1)包括存储器控制器151、列存储器152和感测放大器153，并且被连接到模数转换器140a。

斜坡信号产生器141响应于从时序控制器170(参照图1)提供的控制信号TC1，输出具有恒定上升或下降斜率的斜坡信号RAMP。也就是说，斜坡信号产生器141响应于时序控制器170的控制，顺序地产生具有特定斜率的斜坡信号RAMP。通过与斜坡信号RAMP比较的由相关双采样器(CDS)130保存的参考信号REF被转换为时间轴长度信息。此外，通过与斜坡信号RAMP比较的由相关双采样器(CDS)130保存的图像信号IMG被转换为时间轴长度信息。将参照图5更充分地描述斜坡信号RAMP的波形。

比较器142包括分别与有源像素传感器阵列110的列相应的多个比较器Comp0、Comp1、Comp2和Comp3。比较器142将斜坡信号RAMP和分别与列相应的相关双采样信号CDS0、CDS1、CDS2和CDS3进行比较。这里，相关双采样信号CDS0、CDS1、CDS2和CDS3中的每一个通过相关双采样操作被采样，并且包括保存的参考信号REF和图像信号IMG。

参照第一比较器Comp0，斜坡信号RAMP被提供给第一比较器Comp0的反相输入(-)，相关双采样信号CDSO被提供给第一比较器Comp0的非反相输入(+)。在第一时间段期间，第一比较器Comp0将斜坡信号CAMP与相关双采样信号CDS0的参考信号REF进行比较，并将比较结果提供给锁存器LTCH0。在第二时间段期，第一比较器Comp0将斜坡信号RAMP与相关双采样信号CDS0的图像信号IMG进行比较，并将比较结果提供给锁存器LTCH0。如参照第一比较器Comp0所述，其余的比较器Comp1、Comp2和Comp3以相同的方式执行比较操作。通过上述比较操作，比较器142将分别与列相应的相关双采样信号CDS0、CDS1、CDS2和CDS3转换为时间轴长度信息。

全局计数器143响应于从时序控制器170提供的控制信号TC2，产生全局码。例如，全局码被提供为二进制码，其中，二进制码以比特宽度(10比特)或BCD码形式来递增计数或递减计数。全局计数器143产生基于斜坡信号RAMP的电平开始下降的时间点递增计数的全局码。全局码被提供给分别与列相应的锁存电路LTCH0、LTCH1、LTCH2和LTCH3。通过全局计数器143，包括在模数转换器140a中的计数器的数量被最少化。

锁存单元144基于比较结果存储与参考信号REF和图像信号IMG相应的全局码值。通过比较器142被转换为时间轴长度信息的每个列的参考信号REF和图像信号IMG作为能够进行算术运算的码值而被锁存单元144获得。也就是说，锁存单元144对与时间轴长度信息相应的计数进行锁存，其中，所述时间轴长度信息通过比较器142将相关双采样信号CDS0、CDS1、CDS2和CDS3进行转换而被获得。也就是说，锁存单元144对与相关双采样信号CDS0、CDS1、CDS2和CDS3中的每一个的参考信号REF和图像信号IMG相应的码值进行锁存。这里，将描述由第一锁存器LTCH0从相关双采样信号CDS0获取的参考码X和图像码Y。将使用存储有参考码X的第一参考存储器RM0和存储有图像码Y的第一图像存储器SM0来描述锁存单元144的操作。

首先，被第一比较器Comp0根据时序控制器170的控制转换为时间轴信号的相关双采样信号CDS0被输出。与被转换为时间轴信号的参考信号REF的宽度相应的全局码值(在下文中，当针对参考信号REF进行讨论时被称作参考码)由第一锁存器LTCH0捕捉。响应于控制信号REF_EN，捕捉的参考码X被存储在第一参考存储器RM0中。然后，与被转换为时间轴信号的图像信号IMG的宽度相应的全局码值(在下文中，当针对图像信号IMG进行讨论时被称作图像码)由第一锁存器LTCH0捕捉。响应于控制信号SIG_EN，捕捉的图像码Y被存储在第一图像存储器SM0中。分别与所有列相应的相关双采样信号以上述方式被转换为与每个列相应的参考码X和图像码Y，与列相应的参考码X和图像码Y被分别存储在参考存储器RM0、RM1、RM2和RM3以及图像存储器SM0、SM1、SM2和SM3。

列共享操作器145对分别存储在参考存储器RM0、RM1、RM2和RM3以及图像存储器SM0、SM1、SM2和SM3中的与每个列相应的参考码X和图像码Y进行处理，并输出图像数据作为处理的结果。在每个列中，列共享操作器145从图像信号IMG中减去参考信号REF以输出无噪声图像数据。因此，在每个列中，列共享操作器145可期望由从图像码Y减去参考码X的减法器组成。

具体地，本发明构思的列共享操作器145被配置使得一个操作块处理两个或更多个图像信号IMG。在图4中，示出列共享操作器145被四列共享的示例性实施例。列共享操作器145顺序地选择列以对每个列执行减法运算。由列共享操作器145对列执行的四个减法运算被分离。

详细地，列共享操作器145包括多路器MUX和全减器FS。多路器MUX响应于从时序控制器170提供的控制信号EN，顺序地选择列。全减器FS对从参考存储器RMi和图像存储器SMi提供的与选择的列相应的n比特参考码X和n比特图像码Y执行全减法FS1和FS2。由全减器FS顺序地执行对四列的操作。由全减器FS计算的并与每个列相应的图像数据被存储在输出缓冲器150的列存储器152中。

输出缓冲器150包括存储器控制器151、列存储器MEM0、MEM1、MEM2和MEM3以及感测放大器153。列存储器MEM0、MEM1、MEM2和MEM3存储分别与列相应的图像数据。存储器控制器151响应于来自时序控制器170的控制信号TC3，控制存储器MEM0、MEM1、MEM2和MEM3的输入操作/输出操作。根据列解码器(参照图1)的控制，存储在列存储器MEM0、MEM1、MEM2和MEM3中的图像数据被顺序地转移到感测放大器153，以输出到外部装置。

以上描述了包括列共享操作器145的图像传感器100的模数转换器140a的示例性实施例。以上描述了列共享操作器145被四列共享的示例性实施例。以上描述了包括用于顺序地选择列的多路器MUX以及全减器FS的列共享操作器145的示例性实施例。然而，本发明构思不限于此。

图5是示意性地示出根据示例性实施例的图4中示出的比较器和锁存单元的操作的时序图。参照图5描述以下操作：将分别与参考信号REF和图像信号IMG相应的电压信号Vout0和Vout1转换为时间轴信息，并将时间轴信息转换为与时间轴长度相应的码值。

模数转换器140从相关双采样器(CDS)130接收关于各个列的相关双采样信号CDS0、CDS1、CDS2和CDS3。示例性地描述与列相应的相关双采样信号CDS0。模数转换器140以相同的方式来处理其余的相关双采样信号CDS1、CDS2和CDS3。输入的相关双采样信号CDS0被转移到比较器Comp0的非反相输入(+)。斜坡信号RAMP被提供给比较器Comp0的反相输入(-)。

将模拟型的相关双采样信号CDS0转换为数字信号的操作时间段被划分为两个时间段。一个时间段是相关双采样信号CDS0的参考信号REF被转换为数字信号的时间段，并与图5中T0至T2之间的时间段相应。另一时间段是相关双采样信号CDS0的图像信号IMG被转换为数字信号的时间段，并与图5中T3至T5之间的时间段相应。

斜坡信号RAMP的斜率从T0开始下降。同时，比较器Comp0被激活，全局计数器的递增计数操作开始。在斜坡信号RAMP的电平比相关双采样信号CDS0的Vout0高的T0与T1之间的时间段期间，比较器Comp0的输出Comp_out维持低电平。然而，从T1开始，相关双采样信号CDS0的Vout0变得比下降的斜坡信号RAMP的电平高。因此，在T1，比较器Comp0的输出Comp_out转变至高电平。

在T1，锁存单元144将递增计数的全局码值X存储在第一锁存器LCH0中。存储在第一锁存器LCH0的全局码值X与相应于参考信号REF的数字信号值(即，参考码X)相应。参考码X被存储在第一参考存储器RM0中。在T2，参考信号REF被转换为数字信号的操作时间段被终止。

在T2，执行斜坡信号RAMP和全局码的初始化。也就是说，斜坡信号RMAP上升至初始斜坡信号的电平(即，在本示例中，在时间T0的电平)，并且全局计数器143被复位。因此，相关双采样信号CDS0的图像信号IMG被提供给比较器Comp0。此时，由于图像信号IMG是存在入射光的像素信号，所以与图像信号IMG相应的相关双采样信号CDS0的电平Vout1比较低。

斜坡信号RAMP的电平从T3开始沿时间轴下降。从T3执行被复位的全局计数器143的计数。维持斜坡信号RAMP的减小和全局计数器143的计数操作，直到T5为止。从T4开始激活比较器Comp0的比较操作，直到T5为止。在斜坡信号RAMP的电平比相关双采样信号CDS0的Vout1高的T3与T4之间的时间段期间，比较器Comp0的输出Comp_out维持低电平。然而，从T4开始，相关双采样信号CDS0的Vout1变得比下降的斜坡信号RAMP的电平高。因此，在T4，比较器Comp0的输出Comp_out转变至高电平。

在T4，锁存单元144响应于比较器Comp的输出Comp_out的转变，将全局码值Y存储在第一锁存器LCH0。存储在第一锁存器LCH0的图像码是与模拟图像信号IMG相应的数字值。图像信号Y被存储在第一图像存储器SM0。在T5，图像信号IMG被转换为数字信号的时间段被终止。

从T0开始分别与参考信号REF和图像信号IMG相应的全局码值X和Y被获得并被相关双采样，直到T5为止。同时，关于所有列的全局码值X和Y被获得。响应于控制信号REF_EN和SIG_EN，关于各列的全局码值X和Y被存储在锁存单元144中的参考存储器RMi(其中，i是列地址)和图像存储器SMi中。

因此，全局计数器143在斜坡信号RAMP的下降时间T0和T3执行递增计数操作。此外，比较器142的比较操作142被激活，使得比较结果Comp_out作为将斜坡信号RAMP和相关双采样信号CDSi进行比较的结果而被输出。在比较结果Comp_out从低电平转变至高电平时的时间T1和T4，锁存单元144的锁存器LTCH0、LTCH1、LTCH2和LTCH3对全局码值X和Y进行锁存。全局码值X和Y分别被存储在参考存储器RMi和图像存储器SMi中。在时序控制器170的控制下，斜坡信号RAMP和全局码被产生。

图6是示意性地示出根据示例性实施例的列共享操作器的框图。参照图6，列共享操作器145包括由四列共享的多路器145a和全减器145b。这里，全减器145b被示例性地示为逻辑运算块。然而，全减器145b可由加法器、减法器或加减器构成。

如上所述，分别与相关双采样信号CDSi的参考信号REFi相应的参考码X被存储在锁存单元144的参考存储器RMi中，分别与相关双采样信号CDSi的图像信号IMGi相应的图像码Y被存储在锁存单元144的图像存储器SMi中。

多路器145a选择共享的列中的一列。例如，多路器145a选择用于通过全减器145b从图像码Y减去参考码X的列。假定：与列相应的参考码X和图像码Y中的每一个由n个比特组成(n是1或者比1大的整数)。

将来自时序控制器170(参照图1)的选择信号EN<1：0>和ENB<1:0>提供给多路器145a。选择信号EN<1：0>和ENB<1:0>选择由列共享操作器145共享的四列中的一列。选择信号ENB<1:0>是选择信号EN<1:0>的反相版本。由选择信号EN<1：0>和ENB<1:0>控制多路器145a的开关SW0、SW1、SW2和SW3的切换操作。第一开关SW0被接通以将与第一列Col0相应的参考码X0和图像码Y0转移到全减器145。第二开关SW1被接通以将与第二列Col1相应的参考码X1和图像码Y1转移到全减器145。第三开关SW2被接通以将与第三列Col2相应的参考码X2和图像码Y2转移到全减器145。第四开关SW3被接通以将与第四列Col3相应的参考码X3和图像码Y3转移到全减器145。

这里，开关SW0、SW1、SW2和SW3中的每一个被理解为包括n个并行路径，所述n个并行路径用于将n个比特的参考码X和n个比特的图像码Y同时转移到全减器145b。例如，第一开关SW0将n个比特的参考码X0从参考存储器RM0转移到全减器145b。同时，第一开关SW0将n个比特的图像码Y0从图像存储器SM0转移到全减器145b。在图6中，示出了开关SW0、SW1、SW2和SW3中的每一个包括两个晶体管的示例性实施例。在开关SW0、SW1、SW2和SW3中的每一个中，由相应选择信号ENB<1:0>/EN<1:0>的LSB值控制两个晶体管之中与锁存单元144相邻的上部晶体管。在开关SW0、SW1、SW2和SW3中的每一个中，由相应选择信号ENB<1:0>/EN<1:0>的MSB值控制两个晶体管之中与全减器145b相邻的下部晶体管。

当选择信号EN<1:0>和ENB<1:0>中的两个ENB<0>和ENB<1>具有值“11”时，包括在第一开关SW0中的所有晶体管导通。也就是说，如果两个选择信号ENB<1:0>是“00”，则第一开关SW0被接通。当选择信号EN<1:0>和ENB<1:0>中的两个EN<0>和ENB<1>具有值“11”时，包括在第二开关SW1中的所有晶体管导通。也就是说，如果两个选择信号EN<0>和ENB<1>具有值“01”，则第二开关SW1被接通。当选择信号EN<1:0>和ENB<1:0>中的两个ENB<0>和EN<1>具有值“11”时，包括在第三开关SW2中的所有晶体管导通。当选择信号EN<1:0>和ENB<1:0>中的两个EN<0>和EN<1>具有值“11”时，包括在第四开关SW3中的所有晶体管导通。然而，控制开关SW0、SW1、SW2和SW3的方法是示例性的，并且可被各种改变。

全减器145b对由多路器单元145a选择的列的参考码X和图像码Y执行减法运算。例如，全减器145b执行从图像码Y减去参考码X的操作。通过将图像码Y与参考码X的二进制补码相加的技术来执行全减器145b的减法运算。此时，全减器145b的输入进位C0被设置为逻辑“1”。

全减器145b的输出被转移到输出缓冲器150的列存储器152。在减法运算与第一列Col0相应的情况下，激活从存储器控制器151提供的控制信号Mem_EN<0>。作为全减器145b的输出的减法结果Y0-X0被存储在第一列存储器MEM0中。在减法运算与第二列Col1相应的情况下，激活朋存储器控制器151提供的控制信号Mem_EN<1>。作为全减器145b的输出的减法结果Y1-X1被存储在第二列存储器MEM1中。在减法运算与第三列Col2相应的情况下，激活从存储器控制器151提供的控制信号Mem_EN<2>。作为全减器145b的输出的减法结果Y2-X2被存储在第三列存储器MEM2中。在减法运算与第四列Col3相应的情况下，激活从存储器控制器151提供的控制信号Mem_EN<3>。作为全减器145b的输出的减法结果Y3-X3被存储在第四列存储器MEM3中。

对由四列Col0至Col3共享的全减器145b的结构和控制方法进行描述。这里，用于顺序地选择列的多路器145a的结构可被各种改变，而不受限于本公开。将理解：全减器145b可由被多列共享的各种算术和逻辑运算块组成。

图7是示意性地示出根据示例性实施例的图6中示出的列共享操作器的全减器的框图。参照图7，全减器145b包括多个全加器FA0至FA9。在图7中，示出参考码X和图像码Y中的每一个是10个比特的数据的示例性实施例。然而，本发明构思不限于此，比特数据的比特数量可比10多或比10少。

将图像数据Y的比特Y0至Y9以及参考码X的比特X0至X9的反相版本提供给全加器FA0至FA9以从图像码Y减去参考码X。这里，参考码X和图像码Y可与列相应。将参考码X的比特X0至X9的二进制补码分别提供给全加器FA0至FA9。因此，反相器被用于对参考码X的比特X0至X9取反。此外，用于使用二进制补码的减法运算的将LSB X0和LSB Y0相加的全加器FA0的输入进位C0被设置为逻辑“1”。加法器FA0至FA9的输出S0至S9作为图像码Y和参考码X的相减结果而被获得。从将MSB X9和MSB Y9相加的全加器FA9输出的进位C10可被忽略。

由全加器FA0至FA9和反相器组成的全减器145b针对每个列的计算结果可被顺序地存储在选择的列存储器152中。

图8是示意性地示出根据示例性实施例的图6中示出的列共享操作器的操作的时序图的示例。参照图8来描述操作列共享操作器145的多路器145a和全减器145b的方法。

首先，从时序控制器170(参照图1)提供具有值“00”的选择信号EN<1:0>以选择与第一列相应的图像码Y和参考码X。然而，可在输入选择信号EN<1:0>之前提供用于对全减器145b复位的复位信号RST。可选地，可在接收到选择信号EN<1:0>之后对全减器145b复位。在全减器145b被复位之后，全减器145b对图像码Y和参考码X执行减法运算。响应于从存储器控制器151提供的控制信号Men_EN<1:0>,在全减器145b的输出端上加载的减法结果值可被顺序地存储在列存储器152上。

在选择信号EN<1:0>具有逻辑值“00”的时间段期间，全减器145b对与由选择信号选择的第一列相应的图像码Y和参考码X执行减法运算。减法运算的结果被存储在第一列存储器MEM0中。在选择信号EN<1:0>具有逻辑值“01”的时间段期间，全减器145b对与由选择信号选择的第二列执行减法运算。减法运算的结果被存储在第二列存储器MEM1中。在选择信号EN<1:0>具有逻辑值“10”的时间段期间，全减器145b对与由选择信号选择的第三列执行减法运算。减法运算的结果被存储在第三列存储器MEM2中。在选择信号EN<1:0>具有逻辑值“11”的时间段期间，全减器145b对与由选择信号选择的第四列执行减法运算。减法运算的结果被存储在第四列存储器MEM3中。

在图8中，示出在全减器145b被四列共享的这样的结构中的控制信号。然而，将理解：全减器可被五列或多于五列共享。也就是说，共享全减器145b的列的数量不被具体限定。

图9是示意性地示出根据示例性实施例的图7中示出的全减器中的全加器的电路示图。参照图9，示出了图7中示出的全加器FA0的晶体管级(transistor-level)电路示图。

响应于输入X0和Y0以及输入进位C0，全加器FA0产生和S0以及输出进位C1。由以下等式1来表示关于全加器FA0的和S0以及输出进位C1的布尔等式：

S₀＝X₀'Y₀'C₀+X₀'Y₀C₀'+X₀Y₀'C₀'+X₀Y₀C₀

C₁＝X₀Y₀+Y₀C₀+X₀c₀ (1)

左边的晶体管块COB是用于计算输出进位C1的逻辑运算块，右边的晶体管块SOB是用于计算和S0的逻辑运算块。全加器FA0由用于执行与一个比特相应的全加器操作的28个MOS晶体管形成。因此，280个MOS晶体管被用于执行10个比特的算术运算。

全减器145b被多个列共享。因此，通过将全减器145b的全加器的数量最少化来使用于形成图像传感器的芯片面积最小化。

图10是示意性地示出根据另一示例性实施例的图1中示出的图像传感器的模数转换器的框图。参照图10，模数转换器140b包括斜坡信号产生器141、比较器142、全局计数器143、锁存单元144和列共享操作器145’。输出缓冲器150包括存储器控制器151、列存储器152和感测放大器153，并且输出缓冲器150被连接到模数转换器140b。列共享操作器145’被两列共享。

这里，斜坡信号产生器141、比较器142、全局计数器143、锁存单元144和输出缓冲器150的操作与图4中示出的斜坡信号产生器141、比较器142、全局计数器143、锁存单元144和输出缓冲器150的操作基本相同，因此省略对它们的描述。

列共享操作器145’对分别存储在参考存储器RM0、RM1、RM2和RM3以及图像存储器SM0、SM1、SM2和SM3中的与每个列相应的参考码X和图像码Y进行处理，并输出图像数据作为处理的结果。在每个列中，列共享操作器145’从图像信号IMG中减去参考信号REF以输出无噪声图像数据。

列共享操作器145’通过被两列共享的逻辑运算块来实现。因此，列共享操作器145’顺序地选择两列，并对选择的列的图像码Y和参考码X顺序地执行减法运算。

详细地，列共享操作器145包括多路器MUX1和MUX2以及全减器FS1和FS2。响应于从时序控制器170提供的控制信号EN，多路器单元MUX1和MUX2顺序地选择列。全减器FS1和FS2对从参考存储器RMi和图像存储器SMi提供的与选择的列相应的n个比特的参考码X和n个比特的图像码Y执行减法运算。由全减器FS1和FS2顺序地执行对两列的操作。由全减器FS1和FS2计算的并与每个列相应的图像数据被存储在输出缓冲器150的列存储器中。

输出缓冲器150包括存储器控制器151、列存储器MEM0、MEM1、MEM2和MEM3、以及感测放大器153，其中，存储器控制器151用于响应于来自时序控制器170的控制信号TC3，控制存储器的输入操作/输出操作，列存储器MEM0、MEM1、MEM2和MEM3用于存储分别与列相应的图像数据。在全减器FS1和FS2分别被两列共享的情况下，列存储器MEM0和MEM2同时分别存储来自全减器FS1的图像数据和来自全减器FS2的图像数据，并且列存储器MEM1和MEM3同时分别存储来自全减器FS1的图像数据和来自全减器FS2的图像数据。

以上描述了包括列共享操作器145’的图像传感器100的模数转换器140b的示例性实施例。以上描述了列共享操作器145’被两列共享的示例性实施例。以上描述了包括用于顺序地选择列的多路器MUX1和MUX2以及全减器FS1和FS2的列共享操作器145’的示例性实施例。然而，本发明构思不限于此。

图11是示意性地示出根据示例性实施例的图10中示出的模数转换器的列共享操作器的框图。参照图11，列共享操作器145’包括被两列共享的多路器145’a和全减器145’b。

与每个列相应的参考码X被存储在每个参考存储器RMi。与每个列相应的图像码Y被存储在每个图像存储器SMi中，多路器145’a选择两列中的一列。例如，多路器145’a响应于控制信号EN，激活开关SW0和SW2的组或开关SW1和SW3的组。

开关SW0和SW2被接通以将与第一列Col_0相应的参考码X0和图像码Y0同时转移到全减器FS1，并将与第三列Col_2相应的参考码X2和图像码Y2同时转移到全减器FS2。开关SW1和SW3被接通以将与第二列Col_1相应的参考码X1和图像码Y1同时转移到全减器FS1，并将与第四列Col_3相应的参考码X3和图像码Y3同时转移到全减器FS2。

这里，开关SW0、SW1、SW2和SW3中的每一个被理解为包括n个并行路径，所述n个并行路径用于将n个比特的参考码X和n个比特的图像码Y同时转移到全减器145b’。例如，第一开关SW0将n个比特的参考码X0从参考存储器RM0转移到全减器FS1。同时，第一开关SW0将n个比特的图像码Y0从图像存储器SM0转移到全减器FS1。也就是说，包括在第一开关SW0的所有晶体管根据选择信号EN被导通或截止。

全减器FS1和FS2对由多路器145’a选择的列的参考码X和图像码Y执行减法运算。例如，全减器FS1对从第一列Col_0和第二列Col_1选择的一列的参考码X和图像码Y执行减法运算。全减器FS2对从第三列Col_2和第四列Col_3选择的一列的参考码X和图像码Y执行减法运算。通过将图像码Y与参考码X的二进制补码相加的技术来执行每个全减器的减法运算。

全减器FS1和FS2的输出被转移到输出缓冲器150的列存储器152。在减法运算与第一列Col0和第三列Col2相应的情况下，激活从存储器控制器151提供的控制信号Mem_EN<0>和Mem_EN<2>。全减器FS1和FS2的输出被分别存储在第一列存储器MEM0和第三列存储器MEM2中。在减法运算与第二列Col1和第四列Col3相应的情况下，激活从存储器控制器151提供的控制信号Mem_EN<1>和Mem_EN<3>。全减器FS1和FS2的输出被分别存储在第二列存储器MEM1和第四列存储器MEM3中。

图12是示意性地示出根据示例性实施例的图11中示出的列共享操作器的操作的时序图的示例。参照图12来描述操作列共享操作器145’的多路器145’a和全减器145’b的方法。

首先，从时序控制器170(参照图10)提供具有值“1”的选择信号EN以选择与第一列Col_0和第三列Col_2相应的图像码Y和参考码X。然而，

可在输入选择信号EN之前提供用于对全减器FS1和FS2复位的复位信号RST。可选地，可在接收到选择信号EN之后对全减器FS1和FS2复位。在全减器FS1和FS2被复位之后，全减器FS1和FS2对与第一列Col_0和第三列Col_2相应的图像码Y和参考码X执行减法运算。响应于从存储器控制器151提供的控制信号Men_EN<0>和Men_EN<2>,在全减器FS1和FS2的输出端上加载的减法结果值可被顺序地存储在列存储器152上。

然后，从时序控制器170提供具有值“0”的选择信号EN以选择与第二列Col_1和第四列Col_3相应的图像码Y和参考码X。然而，可在输入选择信号EN之前提供用于对全减器FS1和FS2复位的复位信号RST。然而，可在接收到选择信号EN之后对全减器FS1和FS2复位。在全减器FS1和FS2被复位之后，全减器FS1和FS2对与第二列Col_1和第四列Col_3相应的图像码Y和参考码X执行减法运算。响应于从存储器控制器151提供的控制信号Men_EN<1>和Men_EN<3>,在全减器FS1和FS2的输出端上加载的减法结果值可被顺序地存储在列存储器152上。

图13是示意性地示出示例性实施例的效果的示图。在图13中，示出每个列使用全减器FS的第一情况(I)、一个全减器FS被两列共享的第二情况(II)和一个全减器FS被四列共享的第三情况(III)。

假设在第一情况(I)、第二情况(II)和第三情况(III)下全减器具有相同的面积，则在第三情况(III)下，由一列占用的全减器的面积是最小的。

图14是示意性地示出根据示例性实施例的包括图像传感器的电子系统的框图。参照图14，电子系统1000可通过使用或支持MIPI(移动产业处理器接口)接口的数据处理装置(例如，蜂窝电话、PDA、PMP或智能电话)来实现。电子系统1000包括应用处理器1010、显示器1050和图像传感器1040。

包括在应用处理器1010中的CSI(相机串行接口)主机1010通过CSI执行与图像传感器1040的CSI装置1041的串行通信。此时，光解串器在CSI主机1012中实现，光串行化器在CSI装置1041中实现。

包括在应用处理器1010中的DSI(显示串行接口)主机1011通过DSI执行与显示器1050的DSI装置1051的串行通信。此时，光串行化器在DSI主机1011中实现，光解串器在DSI装置1051中实现。

电子系统1000还包括能够与应用处理器1010执行通信的射频(RF)芯片1060。例如，通过MIPI DigRF接口在RF芯片1060的PHY 1061与电子系统1000的PHY 1013之间交换数据。

电子系统1000还包括GPS 1020、存储器1070、麦克风1080、DRAM 1085和扬声器1090，并使用Wimax 1030、WLAN 1100、UWB 1110等来通信。

图像传感器1040可使用与在此描述的示例性实施例中的一个相应的模数转换器。可使用被两列或更多列共享的减法器来改善噪声和功耗特性。此外，通过减少了用于实现图像传感器1040的减法器的数量来相对减小芯片面积。

使用在此描述的示例性实施例，由于模数转换器被多列共享的功能，所以可减小芯片面积，降低功耗和噪声。

虽然已经参照示例性实施例描述了本发明构思，但是本领域技术人员将清楚的是：在不脱离本发明的精神和范围的情况下可进行各种改变和修改。因此，应理解以上示例性实施例并非限制而是说明性的。

Claims

1.一种图像传感器，包括：

像素阵列，具有以行和列排列的多个有源像素传感器；

相关双采样器，被配置为按列将从自所述多个有源像素传感器中选择的有源像素传感器转移的感测信号转换为相关双采样信号并输出转换结果；

模数转换器，被配置为使用全局码将与多个列相应的相关双采样信号转换为数字信号,

其中，模数转换器包括：列共享操作器，对与所述多个列中的两列或更多列相应的相关双采样信号执行数字转换操作。

2.如权利要求1所述的图像传感器，其中，每个相关双采样信号包括：在光没有入射到有源像素传感器的条件下感测的参考信号的采样值和在光入射到有源像素传感器的条件下感测的图像信号的采样值。

3.如权利要求2所述的图像传感器，其中，列共享操作器由减法器实现，其中，减法器通过逻辑运算从与所述两列或更多列中的每个列的图像信号相应的图像码减去与所述两列或更多列中的每个列的参考信号相应的参考码。

4.如权利要求1所述的图像传感器，其中，列共享操作器包括：

多路器，被配置为选择所述两列或更多列中的一列；

加减器，被配置为对由多路器选择的列的参考码和图像码执行加法运算或减法运算。

5.如权利要求4所述的图像传感器，还包括：

锁存单元，被配置为使用全局码对来自与每个列相应的相关双采样信号的参考码和图像码进行锁存。

6.如权利要求4所述的图像传感器，其中，加减器针对所述两列或更多列，对参考码和图像码顺序地执行加法运算或减法运算。

7.如权利要求4所述的图像传感器，其中，加减器将参考码的二进制补码与图像码相加。

8.如权利要求4所述的图像传感器，其中，加减器从图像码中减去参考码。

9.如权利要求1所述的图像传感器，其中，模数转换器包括：

斜坡信号产生器，被配置为产生用于将相关双采样信号的电平转换为时间轴长度信息的斜坡信号；

多个比较器，被配置为将斜坡信号与分别相应于所述多个列的相关双采样信号进行比较；

全局计数器，被配置为产生全局码，其中，全局码在斜坡信号减小的同时被递增计数；

锁存单元，被配置为响应于每个比较器的输出电压的转变，对与每个列相应的全局码值进行锁存。

10.如权利要求9所述的图像传感器，还包括：

时序控制器，被配置为控制斜坡信号产生器产生斜坡信号的时间点和全局计数器产生全局码的时间点。

11.一种包括具有以行和列排列的多个有源像素传感器的像素阵列的图像传感器的模数转换方法，所述方法包括：

以相关双采样方式从所述多个有源像素传感器感测多个相关双采样信号；

将所述多个相关双采样信号与斜坡信号进行比较；

产生分别被提供给所述多个列中的每个列的全局码，其中，全局码被递增计数或递减计数；

根据所述多个相关双采样信号与斜坡信号的比较结果，对与每个列相应的全局码进行锁存，以获取与每个列相应的参考码和图像码；

通过被两列或更多列以时分方式共享的加减器来对与每个列相应的参考码和图像码执行算术运算，并产生与每个列相应的图像数据。

12.如权利要求11所述的模数转换方法，其中，产生与每个列相应的图像数据的步骤包括：

选择将被提供给加减器的与所述多个列中的第一列相应的参考码和图像码；

选择将被提供给加减器的与所述多个列中的第二列相应的参考码和图像码。

13.如权利要求11所述的模数转换方法，还包括：

将每个列的图像数据顺序地存储在与每个列相应的列存储器中。

14.一种以相关双采样方式来感测图像的图像传感器的模数转换器，所述模数转换器包括：

多个比较器，被配置为将以特定斜率下降的斜坡信号与分别相应于多个列的相关双采样信号进行比较；

全局计数器，被配置为产生与斜坡信号同步输出的全局码，其中，全局码被递增计数或递减计数；

锁存单元，被配置为基于每个比较器的输出对与每个列相应的全局码值进行锁存，并存储锁存的全局码值作为与每个列相应的参考码和图像码；

第一共享操作器，被配置为顺序地处理所述多个列中的第一列组中的每个列的参考码和图像码，并输出处理后的结果作为图像数据；

第二共享操作器，被配置为顺序地处理所述多个列中的第二列组中的每个列的参考码和图像码，并输出处理后的结果作为图像数据，

其中，第一共享操作器和第二共享操作器同时分别地处理从第一列组中选择的列的图像数据和从第二列组中选择的列的图像数据。

15.如权利要求14所述的模数转换器，还包括：

斜坡信号产生器，被配置为产生与相关双采样信号同时输出的斜坡信号。

16.如权利要求14所述的模数转换器，其中，锁存单元包括：

多个锁存器，被配置为响应于所述多个比较器中的每个比较器的输出电平，对全局码进行锁存；

多个参考存储器，被配置为存储由所述多个锁存器捕捉的并分别与所述多个列相应的参考码；

多个图像存储器，被配置为存储由所述多个锁存器捕捉的并分别与所述多个列相应的图像码。

17.如权利要求14所述的模数转换器，其中，第一共享操作器包括：

第一多路器，选择第一列组中的列；

第一算术和逻辑运算器，顺序地处理由第一多路器选择的列的参考码和图像码；

其中，第二共享操作器包括：

第二多路器，选择第二列组中的列；

第二算术和逻辑运算器，顺序地处理由第二多路器选择的列的参考码和图像码。

18.如权利要求17所述的模数转换器，其中，第一共享操作器或第二共享操作器由全减器来实现，其中，全减器从选择的列的图像码减去选择的列的参考码。

19.如权利要求17所述的模数转换器，其中，第一共享操作器或第二共享操作器由全加器来实现，其中，全加器将相应于选择的列的图像码与相应于选择的列的参考码的二进制补码相加。

20.一种图像传感器的模数转换方法，其中，图像传感器包括将从以行和列排列的多个像素传感器感测的信号转换为数字图像数据的多个模数转换器，所述方法包括：

选择所述多个像素传感器中的像素传感器；

将从选择的像素传感器转移的感测信号按列转换为相关双采样信号；

使用所述多个模数转换器中的单个模数转换器来将两列或更多列的相关双采样信号转换为数字信号。