CN110620886A - 共用运算放大器的读取电路及其图像感测器 - Google Patents

共用运算放大器的读取电路及其图像感测器 Download PDF

Info

Publication number
CN110620886A
CN110620886A CN201910960204.2A CN201910960204A CN110620886A CN 110620886 A CN110620886 A CN 110620886A CN 201910960204 A CN201910960204 A CN 201910960204A CN 110620886 A CN110620886 A CN 110620886A
Authority
CN
China
Prior art keywords
operational amplifier
amplifier
output
circuit
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910960204.2A
Other languages
English (en)
Other versions
CN110620886B (zh
Inventor
林郁轩
王仲益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Egis Technology Inc
Original Assignee
Shenya Technology Co Ltd
Egis Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenya Technology Co Ltd, Egis Technology Inc filed Critical Shenya Technology Co Ltd
Priority to US16/716,464 priority Critical patent/US10863133B2/en
Publication of CN110620886A publication Critical patent/CN110620886A/zh
Application granted granted Critical
Publication of CN110620886B publication Critical patent/CN110620886B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明公开一种共用运算放大器的读取电路及其图像感测器，其中该读取电路包含：一运算放大器，在每一个放大器输出周期中，依据一组差分输入端上的输入信号，产生一输出信号；多组开关装置，在每一个放大器输出周期中，每一该组开关装置受控于一开关控制信号以选择性地导通，从而将多个像素电路分别耦接至该差分输入端；以及一运算电路，用以根据该运算放大器在多个放大器输出周期中所输出的多个输出信号，以及该多个放大器输出周期中所应用的该多组开关控制信号，从该多个输出信号中还原出分别对应于多个像素电路的感光信号。

Description

共用运算放大器的读取电路及其图像感测器
技术领域
本发明涉及图像感测，特别涉及一种于图像感测器中用来读取像素电路的读取电路及其图像感测器。
背景技术
图像感测器需要一个读取电路来读取像素电路阵列上的感光信号，而读取电路通常会利用运算放大器做为缓冲级，对感光信号进行放大或缓冲。为考量成本，部分设计会让图像感测器的多个通道共用一个运算放大器，并使这个运算放大器在不同时序中，分别放大/缓冲不同像素电路上的感光信号。在这样的设计中，由于必须对时序进行妥善地控制，因此单个像素电路的曝光时间将会被压缩。
若读取电路的一个操作周期(即，读取像素电路阵列中一列像素电路的可用时间)为T，且读取电路在一个操作周期中需要读取N个像素，则使用共用运算放大器的图像感测器中的单个像素电路可用的曝光时间不得超过T/N，反之，在未使用共用运算放大器的图像感测器中，单个像素电路可用的曝光时间则为T。举例来说，若一个图像感测器具有200列的像素，且每16ms需要输出一帧。在每8个通道共用一个读取电路的情况下，每个像素的可用曝光时间为16ms/200/8＝10μs，而在未共用读取电路的架构中，每个像素的可用曝光时间为16ms/200＝80μs。由此可见，在共用运算放大器的架构下，单个像素电路的可用曝光时间被大幅压缩。
发明内容
有鉴于上述问题，本发明提出一种改良后的架构。在本发明的架构中，维持了共用运算放大器的架构，在降低成本及图像感测器面积的同时也有效地延长了单个像素电路的曝光时间。为了在维持共用运算放大器的前提下，又延长单个像素的可用曝光时间，本发明让多个不同列/行的像素电路同时进行曝光，并由共用运算放大器所读取。再者，本发明对通道信号进行编码，因此尽管共用运算放大器在处理不同列/行的像素电路上的感光信号时将其加总，但后续仍可基于所使用的编码正确地将不同列/行的像素电路上的感光信号还原出来。
本发明的一实施例提供一种用以读取一像素电路阵列的读取电路。该读取电路包含：一运算放大器、多组开关装置以及一运算电路。该运算放大器依据一组差分输入端上的输入信号，在每一个放大器输出周期中，分别产生一输出信号。该多组开关装置中，每一组开关装置分别耦接于该像素电路阵列中的一像素电路及该运算放大器的该组差分输入端之间。其中，在每一个放大器输出周期中，每一该组开关装置受控于一开关控制信号以选择性地导通，从而选择性地将该像素电路耦接至该运算放大器的差分输入端。该运算电路耦接于该运算放大器，用以根据该运算放大器在多个放大器输出周期中所输出的多个输出信号以及该多个放大器输出周期中所应用的该多组开关控制信号，从该多个输出信号中还原出分别对应于该多个像素电路的该感光信号。其中，在每一个放大器输出周期中，该多组开关装置中至少两组开关装置导通，使得该运算放大器同时接收该像素电路阵列中至少两个以上的像素电路的感光信号，并进行加总以产生该输出信号。
本发明的一实施例提供一种图像感测器。该图像感测器包含一像素电路阵列以及一读取电路。该读取电路耦接于该像素电路阵列，用以读取该像素电路阵列。该读取电路包含：一运算放大器、数组开关装置以及一运算电路。该运算放大器依据一组差分输入端上的输入信号，在每一个放大器输出周期中，分别产生一输出信号。该多组开关装置中，每一组开关装置分别耦接于该像素电路阵列中的一像素电路及该运算放大器的该组差分输入端之间。其中，在每一个放大器输出周期中，每一该组开关装置受控于一开关控制信号以选择性地导通，从而选择性地将该像素电路耦接至该运算放大器的差分输入端。该运算电路耦接于该运算放大器，用以根据该运算放大器在多个放大器输出周期中所输出的多个输出信号以及该多个放大器输出周期中所应用的该多组开关控制信号，从该多个输出信号中还原出分别对应于该多个像素电路的该感光信号。其中，在每一个放大器输出周期中，该多组开关装置中至少两组开关装置导通，使得该运算放大器同时接收该像素电路阵列中至少两个像素电路上的感光信号，并进行加总以产生该输出信号。
附图说明
图1所示为根据本发明一实施例的图像感测器示意图。
图2所示为根据本发明另一实施例的图像感测器示意图。
图3所示为根据本发明一实施例的缓冲电路示意图。
图4、图5所示为根据本发明一实施例开关装置导通状态与开关控制向量之间的关联。
图6所示为现有图像感测器在共用运算放大器架构下，单个像素电路的曝光时间。
图7所示为本发明图像感测器在共用运算放大器架构下，单个像素电路的曝光时间。
附图标记说明：
100 图像感测器
110 像素电路阵列
120 读取电路
122 运算放大器
130 缓冲电路
140 运算电路
132_0～132_8 开关装置
CP、CN 电容
具体实施方式
在说明书及相关申请文件当中使用了某些词汇来指称特定的元件。所属领域中技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及相关申请文件并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及相关申请文件当中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此是包含任何直接及间接的电性连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电性连接于该第二装置，或通过其他装置或连接手段间接地电性连接至该第二装置。
本发明的概念将搭配不同实施例与相关图示来进行说明。其中，于不同图示中具有相同标号的元件或装置代表着其有相似的操作原理与技术效果。故，以下内文将会省略重复性的叙述。再者，文中所提及的“一实施例”代表针对该实施例所描述的特定特征、结构或者是特性是包含于本发明的至少一实施方式中。因此，文中不同段落中所出现的“一实施例”并非代表相同的实施例。因此，尽管以上对于不同实施例描述时，分别提及了不同的结构特征或是方法性的动作，但应当注意的是，这些不同特征可通过适当的修改而同时实现于同一特定实施方式中。
请参考图1，该图为基于本发明一实施例所实现的图像感测器示意图。如图中所示，图像感测器100包含有一像素电路阵列110以及一读取电路120。像素电路阵列110由X*Y个像素电路112所组成，像素电路112上的感光信号通过通道CH0～CHN被传送至读取电路120。在读取电路120的一个操作周期中，读取电路120可以从通道CH0～CHN读取出像素电路阵列110中的一整列的像素电路112的感光信号或一整行的像素电路112的感光信号。又或者是，一整列像素电路112的一部分的感光信号或一整行像素电路112的一部分的感光信号，其中，像素电路阵列110中可能还包含控制逻辑，用以将一整列像素电路112或一整行像素电路112，或者是一整列像素电路112的一部分或一整行像素电路112的一部分，在读取电路120的一个操作周期中连接上通道CH0～CHN。另外应该注意的是，图像感测器100中可能还包含其他用以辅助像素电路感光、感光信号读取/输出的电路。但为求说明书的简洁，以下内容将不提及。
在一实施例中，读取电路120包含一缓冲电路130以及一运算电路140。缓冲电路130从通道CH0～CHN上接收来自像素电路阵列110的通道信号SCH0～SCHN并对其进行放大/保存以及加总，从而在一个操作周期中，产生输出信号VOUT0～VOUTN至运算电路140。运算电路140根据输出信号VOUT0～VOUTN以及一组矩阵SW0～SWN，还原出通道CH0～CHN上的通道信号SCH0～SCHN。其中，在一实施例中，矩阵SW0～SWN关联于缓冲电路130中的开关控制，其可让通道信号SCH0～SCHN在实质意义上被编码(示于图3，将详述于后)。基于对通道信号SCH0～SCHN的编码，运算电路140可还原出通道信号SCH0～SCHN，即为像素电路阵列110中一整列像素电路112或一整行像素电路112的感光信号。或者是一整列像素电路112的一部分或一整行像素电路112的一部分的像素电路的感光信号。通过反复进行上述流程，读取电路120最后可以在多个操作周期后，读出像素电路阵列110中所有的像素电路112上的感光信号。
在图2所示的实施例中，在一个操作周期中，除了像素电路112上的感光信号会通过通道CH0～CHN被传送至读取电路120外，另外会有一个由图像感测器100的内部或外部电路所产生的已知信号，通过通道CH(N+1)被传送到读取电路120。也就是说，缓冲电路130除了从通道CH0～CHN上接收来自像素电路阵列110的信号SCH0～SCHN，也会从通道CH(N+1)接收已知信号SCH(N+1)，从而对这些信号进行放大/保存以及加总，最后得到输出信号VOUT0～VOUT(N+1)。运算电路140根据输出信号VOUT0～VOUT(N+1)以及一组矩阵SW0～SW(N+1)，还原出通道CH0～CHN上的通道信号SCH0～SCHN。在本实施例中，设置已知信号的目的是为了当通道CH0～CHN数目为偶数时，降低通道信号SCH0～SCHN的编码中的互相关(cross-correlation)，从而让运算电路140能更轻易地从出信号VOUT0～VOUT(N+1)中还原出通道信号SCH0～SCHN。
请继续参考图3。该图为基于本发明一实施例图1中所示的缓冲电路架构示意图。如图中所示，缓冲电路130包含一运算放大器122、多组开关装置132_0、132_1、……132_8、以及反馈电容CP与CN。其中，每一组开关装置132_0、132_1、……132_8各包含有两个开关单元(P0、N0)、(P1、N1)……(P8、N8)，例如，开关装置132_0包含有开关单元P0与N0、开关装置132_1包含有开关单元P1与N1……，以此类推。在操作时，每一组开关装置受控于一对应的开关控制信号SW132_0～SW132_8，选择性地导通其中一个开关单元，从而将通道CH0～CH8上的通道信号SCH0～SCH8，传送至运算放大器122的差分输入端的正输入端VCMIP或者是负输入端VCMIN，或者是不传送。
在一实施例中，读取电路120的一个操作周期由9个放大器输出周期t0～t8所组成。而在一个放大器输出周期ti中，至少会有两组以上的开关装置同时导通。例如，在一第一放大器输出周期t0中，开关装置132_0中的开关单元P0导通以及开关装置132_1中的开关单元N1同时导通，因此通道CH0与CH1上的信号会分别被传送到运算放大器122的正输入端VCMIP以及负输入端VCMIN，使得运算放大器122输出一个实质为通道CH0与CH1上的通道信号SCH0与SCH1的加总的输出信号VOUT0(亦即，VOUT0＝SCH0-SCH1)。
又例如，在第二放大器输出周期t1中，开关装置132_0中的开关单元P0导通、开关装置132_1中的开关单元P1导通，以及开关装置132_2中的开关单元P2导通，因此通道CH0、CH1与CH2上的信号都会被传送到运算放大器122的正输入端VCMIP，使得运算放大器122输出一个实质为通道CH0、CH1与CH2上的通道信号SCH0、SCH1与SCH2的加总输出信号VOUT1(亦即，VOUT1＝SCH0+SCH1+SCH2)。简单来说，在每一个放大器输出周期ti中，运算放大器122所输出的输出信号VOUT0～VOUT8，实质上都是两个以上的通道CH0～CH8的通道信号SCH0～SCH8的加总。由上可知，每个通道信号SCH0～SCH8被乘上+1,0,-1的系数后，被加总后可得到输出信号VOUT0～VOUT8，因此每一个输出信号VOUT0～VOUT8实质上可看作编码后的通道信号SCH0～SCH8的信息。应该注意的是，为了能在一个操作周期结束后将每个通道信号SCH0～SCH8读出，因此每个通道信号SCH0～SCH8至少会在一个放大器输出周期ti中，连接至运算放大器122。
在一实施例中，读取电路120依据9个放大器输出周期t0～t8产生9个输出信号VOUT0～VOUT8。而运算电路140耦接于运算放大器122的输出端，并且根据放大器输出周期t0～t8中分别所应用的开关控制信号，对输出信号VOUT0～VOUT8进行一个还原运算，从而还原出每个通道CH0～CH8的通道信号SCH0～SCH8。还原运算的原理如下，假设在第一放大器输出周期t0，开关控制信号SW132_0令开关装置132_0中的开关元件P0导通，以及开关控制信号SW132_1令开关装置132_1中的开关元件N1导通，那么可以得到一组关联于第一放大器输出周期t0的开关控制向量SW0＝[1,-1,0,0,0,0,0,0,0]。其中，“+1”代表连接运算放大器122的正输入端VCMIP的开关元件被导通，而“-1”则代表连接运算放大器122的负输入端VCMIN的开关元件被导通。而在第二放大器输出周期t1，开关控制信号SW132_0令开关装置132_0中的开关单元P0导通、开关控制信号SW132_1令开关装置132_1中的开关单元P1导通，以及开关控制信号SW132_2令开关装置132_2中的开关单元P2导通，那么可以得到另一组关联于第二放大器输出周期t1的开关控制向量SW1＝[1,1,1,0,0,0,0,0,0]。图4与图5更具体地展示了开关装置导通状态与开关控制向量的关联，其中，图4示出了上述第一放大器输出周期t0中开关导通状态，其所对应的是开关控制向量SW0＝[1,-1,0,0,0,0,0,0,0]，而图5示出了上述第二放大器输出周期t1中开关导通状态，其所对应的是开关控制向量SW1＝[1,1,1,0,0,0,0,0,0]。
相关于9个放大器输出周期中的9组开关控制向量SW0～SW8可以表示成一个矩阵：
因此，输出信号VOUT0～VOUT8亦可由以下的形式来表示：
若要还原出通道信号SCH0～SCH8，则可通过以下的矩阵运算：
运算电路140根据运算放大器122在9个放大器输出周期t0～t8所输出的9个输出信号VOUT0～VOUT8，以及在9个放大器输出周期t0～t8，分别用来控制9组开关装置132_0～132_8的开关控制信号SW132_0～SW132_8的相关向量SW0～SW8，进行反矩阵运算，以从输出信号VOUT0～VOUT8中，还原出通道信号SCH0～SCH8。
请注意，在上述的实施例中，虽然列举了特定的数字来说明本发明的原理与运行，但此非本发明的限制。在本发明的多个实施例中，可能对于数量的选定也有所不同。例如像是在读取电路120的一操作周期中，所读取出的像素电路的数目，或者是在一个放大器输出周期中，同时导通的开关装置的数目，这些数字都可能视实际需求而改变。在一个实施例中，运算电路140每次还原出奇数个通道信号，其中，这奇数个通道信号可能全部都是奇数个像素电路上的感光信号(如图1所示的配置)，又或者是包含偶数个像素电路上的感光信号，加上1个已知信号(如图2所示的配置)。理由在于对通道的编码考量。一般来说，伪随机码(pusedo random code)具有最低的互相关(cross-correlation)。大小为N的伪随机码具有最高自相关(N-1)以及最低互相关(-1)。然而，伪随机码应用在对偶数个通道进行编码时，其所提供的互相关性不如应用在对奇数个通道进行编码。也就是说，若运算电路140每次还原的通道信号数目为奇数，则会更容易进行运算。
另外，在图3所示的实施例中，虽然缓冲电路130只包含了一个运算放大器122，但本发明并不以此为限。在其他实施例中，缓冲电路130可依据设计需求包含多个运算放大器122，用以同时读取出不同的像素电路上的感光信号。举例来说，若像素电路阵列110的每一列包含720个像素电路，那么缓冲电路130可包含80个运算放大器122，在一个操作周期中，每个运算放大器122将读出9个通道的通道信号。如此一来，运算电路140便可以在一个操作周期中还原出720个通道的通道信号，也就是720个像素电路的感光信号。请注意，以上的数字并非本发明的限制，仅用以辅助阅读者便于理解。
图6与图7所示分别为现有图像感测器以及本发明图像感测器在共用运算放大器架构下，单个像素电路的曝光时长。如图所示，在现有图像感测器中，一个像素电路的感光信号必须在单一个放大器输出周期t0～tN内被读出，因此单个像素电路的曝光时间TPIXEL不得超过单一个放大器输出周期t0～tN的长度。然而，在本发明的图像感测器中，一个像素电路的感光信号可在多个放大器输出周期t0～tN中被读出，因此单个像素电路的曝光时间TPIXEL可以超过一个放大器输出周期t0～tN的长度。其中，若是在每个放大器输出周期t0～tN中都针对一个像路电路的感光信号进行读取，则最长的曝光时间TPIXEL为读取电路120的操作周期T，这是现有图像感测器中单个像素的曝光时长的N倍。
总结来说，在本发明的架构中，维持了共用运算放大器的架构，同时也有效地延长了单个像素电路的曝光时间。其中，本发明让多个不同列/行的像素电路同时进行曝光，并由一个共用运算放大器122加总并读取。再者，本发明在加总通道信号SCH0～SCHN时，对其进行编码(通过开关装置的控制，将每个通道信号SCH0～SCHN附上+1,0,-1等系数)。故后续可基于所使用的编码正确地将不同列/行的像素电路上的感光信号，从加总后的输出信号VOUT0～VOUTN中还原出来。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的构思和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种用以读取一像素电路阵列的一感光信号的读取电路，包含：
一运算放大器，依据一组差分输入端上的输入信号，在每一个放大器输出周期中，分别产生一输出信号；
多组开关装置，每一该组开关装置分别耦接于该像素电路阵列中的一像素电路及该运算放大器的该组差分输入端之间，其中，在每一个放大器输出周期中，每一该组开关装置受控于一开关控制信号以选择性地导通，从而选择性地将该像素电路耦接至该运算放大器的差分输入端；以及
一运算电路，耦接于该运算放大器，用以根据该运算放大器在多个放大器输出周期中所输出的多个输出信号，以及该多个放大器输出周期中所应用的该多组开关控制信号，从该多个输出信号中还原出分别对应于该多个像素电路的该感光信号；
其中，在每一放大器输出周期中，该多组开关装置中至少两组开关装置被导通，使该运算放大器同时接收该像素电路阵列中至少两个像素电路上的该感光信号。
2.如权利要求1所述的读取电路，其中每一该组开关装置包含两个开关，在每一该放大器输出周期中，每一组导通的开关装置中，至多一个开关导通，使得对应的该像素电路耦接至该运算放大器的该组差分输入端中的正输入端或者是负输入端。
3.如权利要求2所述的读取电路，其中在一放大器输出周期中，至少一组开关装置中的两个开关皆不导通。
4.如权利要求1所述的读取电路，其中该读取电路会在N个该放大器输出周期中，完成对至少(N-1)个该像素电路的读取，且每一该像素电路的曝光时间为N*T，其中T为该放大器输出周期的长度。
5.如权利要求4所述的读取电路，其中N为奇数。
6.如权利要求1所述的读取电路，另包含一已知信号开关装置，用以耦接于一已知信号与该运算放大器的该组差分输入端之间，其中，在至少一放大器输出周期中，该已知信号开关装置被导通，使该运算放大器同时接收该已知信号以及该感光信号。
7.一种图像感测器，包含：
一像素电路阵列；以及
一读取电路，耦接于该像素电路阵列，用以读取该像素电路阵列的一感光信号，包含：
一运算放大器，依据一组差分输入端上的输入信号，在每一个放大器输出周期中，分别产生一输出信号；
多组开关装置，每一组开关装置分别耦接于该像素电路阵列中的一像素电路及该运算放大器的该组差分输入端之间，其中，在每一个放大器输出周期中，每一该组开关装置受控于一开关控制信号以选择性地导通，从而选择性地将该像素电路耦接至该运算放大器的差分输入端；以及
一运算电路，耦接于该运算放大器，用以根据该运算放大器在多个放大器输出周期中所输出的多个输出信号以及该多个放大器输出周期中所应用的该多组开关控制信号，从该多个输出信号中还原出分别对应于该多个像素电路的该感光信号；
其中，在每一放大器输出周期中，该多组开关装置中至少两组开关装置被导通，使该运算放大器同时接收该像素电路阵列中至少两个像素电路上的该感光信号。
8.如权利要求7所述的图像感测器，其中每一组开关装置包含两个开关，在每一该放大器输出周期中，每一组导通的开关装置中至多一个开关导通，使得对应的该像素电路耦接至该运算放大器的该组差分输入端中的正输入端或者是负输入端。
9.如权利要求8所述的图像感测器，其中在一放大器输出周期中，至少一组开关装置中的两个开关皆不导通。
10.如权利要求7所述的图像感测器，其中该读取电路会在N个该放大器输出周期中，完成对至少(N-1)个该像素电路的读取，且该N个像素电路中的每一个像素电路的曝光时间为N*T，其中T为该个放大器输出周期的长度。
11.如权利要求10所述的图像感测器，其中N为奇数。
12.如权利要求7所述的图像感测器，其中该读取电路另包含一已知信号开关装置，用以耦接于一已知信号与该运算放大器的该组差分输入端之间，其中，在至少一放大器输出周期中，该已知信号开关装置被导通，使该运算放大器同时接收该已知信号以及该感光信号。
CN201910960204.2A 2019-01-03 2019-10-10 共用运算放大器的读取电路及其图像感测器 Active CN110620886B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/716,464 US10863133B2 (en) 2019-01-03 2019-12-16 Readout circuit using shared operational amplifier and related image sensor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962787775P 2019-01-03 2019-01-03
US62/787,775 2019-01-03

Publications (2)

Publication Number Publication Date
CN110620886A true CN110620886A (zh) 2019-12-27
CN110620886B CN110620886B (zh) 2021-11-30

Family

ID=68925241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910960204.2A Active CN110620886B (zh) 2019-01-03 2019-10-10 共用运算放大器的读取电路及其图像感测器

Country Status (2)

Country Link
US (1) US10863133B2 (zh)
CN (1) CN110620886B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512221B2 (en) * 2001-03-13 2003-01-28 Cmos Sensor, Inc. Image sensor chip with an integrated operational amplifier and its application in a CIS module
JP2004015830A (ja) * 2003-09-09 2004-01-15 Innotech Corp 固体撮像装置及びその駆動方法
US20040222351A1 (en) * 2003-05-07 2004-11-11 Giuseppe Rossi Multiple crawbar switching in charge domain linear operations
CN1902903A (zh) * 2003-11-13 2007-01-24 微米技术有限公司 在传感器电路的列电路中的像素信号装仓和内插
CN101500095A (zh) * 2008-01-29 2009-08-05 索尼株式会社 固态图像传感装置、读出其信号的方法以及摄像装置
CN102025378A (zh) * 2009-09-14 2011-04-20 晨星软件研发(深圳)有限公司 共用运算放大器的多通道∑-δ转换电路及其辅助方法
US20110194004A1 (en) * 2010-02-08 2011-08-11 Shih-Feng Chen Image sensor system and amplifying/digitizing circuit thereof
CN102164252A (zh) * 2010-02-24 2011-08-24 佳能株式会社 固态图像拾取设备及其驱动方法
CN103002227A (zh) * 2011-09-13 2013-03-27 佳能株式会社 固态摄像元件、其驱动方法以及摄像设备
CN104378559A (zh) * 2013-08-14 2015-02-25 三星电子株式会社 图像传感器和模数转换器及其模数转换方法
CN104885445A (zh) * 2012-12-25 2015-09-02 索尼公司 固体摄像器件及其驱动方法和电子设备
CN105282460A (zh) * 2015-10-22 2016-01-27 天津大学 带失调消除的动态范围增强型读出方法及电路
US9521346B1 (en) * 2014-02-18 2016-12-13 Stc.Unm Spatio-temporal tunable pixels ROIC for multi-spectral imagers

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512221B2 (en) * 2001-03-13 2003-01-28 Cmos Sensor, Inc. Image sensor chip with an integrated operational amplifier and its application in a CIS module
US20040222351A1 (en) * 2003-05-07 2004-11-11 Giuseppe Rossi Multiple crawbar switching in charge domain linear operations
JP2004015830A (ja) * 2003-09-09 2004-01-15 Innotech Corp 固体撮像装置及びその駆動方法
CN1902903A (zh) * 2003-11-13 2007-01-24 微米技术有限公司 在传感器电路的列电路中的像素信号装仓和内插
CN102209212A (zh) * 2008-01-29 2011-10-05 索尼株式会社 固态图像传感装置、读出其信号的方法以及摄像装置
CN101500095A (zh) * 2008-01-29 2009-08-05 索尼株式会社 固态图像传感装置、读出其信号的方法以及摄像装置
CN102025378A (zh) * 2009-09-14 2011-04-20 晨星软件研发(深圳)有限公司 共用运算放大器的多通道∑-δ转换电路及其辅助方法
US20110194004A1 (en) * 2010-02-08 2011-08-11 Shih-Feng Chen Image sensor system and amplifying/digitizing circuit thereof
CN102164252A (zh) * 2010-02-24 2011-08-24 佳能株式会社 固态图像拾取设备及其驱动方法
CN103002227A (zh) * 2011-09-13 2013-03-27 佳能株式会社 固态摄像元件、其驱动方法以及摄像设备
CN104885445A (zh) * 2012-12-25 2015-09-02 索尼公司 固体摄像器件及其驱动方法和电子设备
CN104378559A (zh) * 2013-08-14 2015-02-25 三星电子株式会社 图像传感器和模数转换器及其模数转换方法
US9521346B1 (en) * 2014-02-18 2016-12-13 Stc.Unm Spatio-temporal tunable pixels ROIC for multi-spectral imagers
CN105282460A (zh) * 2015-10-22 2016-01-27 天津大学 带失调消除的动态范围增强型读出方法及电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
姜秀彬: "CMOS图像传感器系统设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Also Published As

Publication number Publication date
CN110620886B (zh) 2021-11-30
US10863133B2 (en) 2020-12-08
US20200221044A1 (en) 2020-07-09

Similar Documents

Publication Publication Date Title
US6831690B1 (en) Electrical sensing apparatus and method utilizing an array of transducer elements
TWI227636B (en) Solid-state image pickup device and signal processing method therefor
USRE41767E1 (en) Ramp generators for imager analog-to-digital converters
CN101500095B (zh) 固态图像传感装置、读出其信号的方法以及摄像装置
US8400546B2 (en) Image capturing device, image capturing system, and method of driving image capturing device
US9232166B2 (en) Photoelectric conversion apparatus, method for driving the same, and photoelectric conversion system using first and second analog-to-digital converters to convert analog signal from respective plural electrical signal supply units based on signal change
US8169525B2 (en) Image sensing device and image sensing system
US20080055445A1 (en) Photoelectric conversion device and image sensing system
US9374527B2 (en) Image sensor and image processing apparatus using the same
US20110006935A1 (en) Cyclic analog/digital converter
KR20120061094A (ko) 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서
JP2006025189A (ja) ディジタルノイズキャンセル機能をもつイメージセンサ
WO2008018721A1 (en) Image sensor for sharing a read out circuit and method for sharing the read out circuit
CN110620886B (zh) 共用运算放大器的读取电路及其图像感测器
CN114467296B (zh) 具有双像素电源的图像传感器中的乒乓读出结构
JP4661212B2 (ja) 物理情報取得方法および物理情報取得装置並びに半導体装置
US7298405B2 (en) Image sensing apparatus having photoelectric conversion elements and a scanning circuit
JP3834113B2 (ja) 高速視覚センサ装置
CN106937060B (zh) 光电转换装置和成像系统
US20210281793A1 (en) Imaging systems having improved analog-to-digital converter circuitry
JP4478798B2 (ja) オフセット低減機能をもつ巡回型ａ／ｄ変換器、およびオフセット電圧を低減する方法
WO2006082895A1 (ja) 固体撮像装置
EP1416720B1 (en) A process and system for processing signals arranged in a Bayer pattern
CN101098145A (zh) 数字模拟数据转换器以及其转换方法
CA2325232C (en) An electrical sensing apparatus and method utilizing an array of transducer elements

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20211026

Address after: Hsinchu City, Taiwan, China

Applicant after: Egis Technology Inc.

Address before: Taipei City, Taiwan, China

Applicant before: Egis Technology Inc.

Applicant before: Shenya Technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant