CN110996022B - 图像感测系统及其操作方法 - Google Patents

图像感测系统及其操作方法 Download PDF

Info

Publication number
CN110996022B
CN110996022B CN201910949888.6A CN201910949888A CN110996022B CN 110996022 B CN110996022 B CN 110996022B CN 201910949888 A CN201910949888 A CN 201910949888A CN 110996022 B CN110996022 B CN 110996022B
Authority
CN
China
Prior art keywords
pixel
data
pixel data
bit
average
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910949888.6A
Other languages
English (en)
Other versions
CN110996022A (zh
Inventor
蔡熙成
郑演焕
金敬珉
金勍台
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110996022A publication Critical patent/CN110996022A/zh
Application granted granted Critical
Publication of CN110996022B publication Critical patent/CN110996022B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

提供了一种图像感测系统及其操作方法。所述图像感测系统包括像素阵列、模数转换器电路和平均计算器。模数转换器电路将第一像素信号转换为第一像素数据，并将第二像素信号转换为第二像素数据。平均计算器在第一时间期间、基于第一像素数据的第一位和第二像素数据的第一位来产生第一平均位，并在第二时间期间、基于第一像素数据的第二位和第二像素数据的第二位来产生第二平均位。

Description

图像感测系统及其操作方法
相关申请的交叉引用
本申请要求于2018年10月2日在韩国知识产权局提交的第10-2018-0117675号韩国专利申请的优先权，该申请的公开内容以引用方式全部并入本文中。
技术领域
在此公开的发明构思的实施例涉及一种图像处理，更具体地，涉及一种图像感测系统及其操作方法。
背景技术
诸如智能电话、个人计算机(PC)、数字相机或数字摄录像机的各种电子装置配备有用于获得并处理图像的图像传感器。图像传感器可以包括电荷耦合器件(CCD)图像传感器或互补金属氧化物半导体(CMOS)图像传感器(CIS)。从图像传感器获得的图像可以由图像信号处理器来处理。
目前需要一种可以以高速度生成和处理图像帧的图像信号处理器。然而，图像信号处理器处理数据的速度的局限性和图像信号处理器处理的数据量使得难以以高速度来实施图像帧。
发明内容
发明构思的至少一个示例性实施例提供了一种可以改善产生和处理图像帧的速度并且可以减少将像素信号从模拟信号转换为数字信号的过程中发生的噪声的图像感测系统及其操作方法。
根据发明构思的示例性实施例，一种图像感测系统，包括：像素阵列，其包括产生第一像素信号的第一像素和产生第二像素信号的第二像素；模数转换器电路，其将第一像素信号转换为第一像素数据，并将第二像素信号转换为第二像素数据；以及平均计算器，其在第一时间期间、基于第一像素数据的第一位和第二像素数据的第一位来产生第一平均位，并在第二时间期间、基于第一像素数据的第二位和第二像素数据的第二位来产生第二平均位。
根据发明构思的示例性实施例，一种图像感测系统，包括：像素阵列，其具有第一像素和与第一像素具有相同颜色的第二像素；模数转换器电路，其被构造为基于从第一像素产生的第一像素信号来产生第一像素数据，并基于从第二像素产生的第二像素信号来产生第二像素数据；以及平均计算器，其被构造为响应于第一使能信号而基于应用到第一像素数据和第二像素数据的求和操作来产生平均数据，并响应于第二使能信号来输出第一像素数据和第二像素数据。
根据发明构思的示例性实施例，一种图像感测系统的操作方法，包括：在第一像素处产生第一像素信号；在与第一像素具有相同颜色的第二像素处产生第二像素信号；模数电路将第一像素信号和第二像素信号转换为第一像素数据和第二像素数据；平均计算器基于应用到第一像素数据和第二像素数据的求和操作来产生平均数据；以及数据校准器将串行接收的平均数据并行地输出到图像信号处理器。
根据发明构思的示例性实施例，一种图像感测系统，包括：像素阵列，其具有产生第一像素信号的第一像素和产生第二像素信号的第二像素；模数转换器电路，其被构造为将第一像素信号转换为第一像素数据，并将第二像素信号转换为第二像素数据；以及控制器，其被构造为：在第一操作模式期间、在第一像素和第二像素具有相同的颜色时，将第一像素数据与第二像素数据求平均以产生平均数据。控制器在第一操作模式期间将平均数据输出到图像信号处理器(ISP)，并在不产生平均数据的第二操作模式期间，将第一像素数据和第二像素数据输出到ISP。
附图说明
通过参照附图对发明构思的示例性实施例进行详细地描述，发明构思将变得明显。
图1是根据发明构思的示例性实施例的图像感测系统的框图。
图2是示出图1的图像感测系统的示例性实施例的示图。
图3是用于描述在图2的第一操作模式下从模数转换器电路或平均计算器输出的数据的时序图。
图4是用于描述在图2的第二操作模式下从平均计算器输出的数据的时序图。
图5是示出图1的图像感测系统的示例性实施例的示图。
图6是示出图1的图像感测系统的示例性实施例的示图。
图7是示出图1的图像感测系统的示例性实施例的示图。
图8是示出图1的图像感测系统的示例性实施例的示图。
图9是示出图1的图像感测系统的示例性实施例的示图。
图10是示出其中通过图像信号处理器执行像素数据的平均操作的实施例的示图。
图11是用于描述在通过图10的图像信号处理器将像素数据合并时输出的数据的时序图。
图12是示出根据发明构思的示例性实施例的图像感测系统的操作方法的流程图。
图13是示出根据发明构思的示例性实施例的图12的操作S130的流程图。
具体实施方式
以下，将参照附图清楚且详细地描述发明构思的实施例，使得本领域普通技术人员能够实现发明的实施例。
图1是根据发明构思的示例性实施例的图像感测系统的框图。参照图1，图像感测系统100包括图像传感器110和图像信号处理器(ISP)180。图像感测系统100可以被构造为获得外部的图像并且处理和存储所获得的图像。
图像传感器110感测外部光。外部光可以是在从一个或多个光源发射之后被物体反射的光。在实施例中，图像传感器110将感测的光转换为图像信号(例如，电信号)并根据图像信号产生图像帧。例如，图像帧可以包括用于显示装置的显示面板的所有像素的图像数据。在实施例中，图像传感器110包括像素阵列120、行解码器130(例如，解码电路)、模数转换器电路(ADC)140、时序控制器150(例如，控制电路)、平均计算器160(例如，用于计算平均值的逻辑或逻辑电路)和数据校准器170(例如，逻辑或逻辑电路)。
像素阵列120包括二维布置的多个像素。多个像素中的每个将从外部感测的光信号转换为像素信号(例如，电信号)。像素阵列120响应于驱动信号来输出感测的像素信号。在实施例中，通过行解码器130来施加驱动信号。像素阵列120可以通过多条列线、将由多个像素感测的多个像素信号提供到模数转换器电路140。在实施例中，在图1中列线是像素阵列120与模数转换器电路140之间的竖直线。
行解码器130可以选择包括在像素阵列120中的像素中的一个或多个像素的行。选择的行中包括的像素的至少一部分可以将感测的像素信号提供到模数转换器电路140。为此，行解码器130可以产生行选择信号，并可以将行选择信号提供到像素阵列120。行解码器130可以在时序控制器150的控制下产生行选择信号。
模数转换器电路140将从像素阵列120输出的像素信号(例如，模拟信号)转换为图像数据(例如，数字信号)。在示例性实施例中，模数转换器电路140包括用于执行数字采样并用于去除固定的图案噪声(FPN)的相关双采样器。模数转换器电路140还可以包括计数器(例如，计数器电路)，其对计数器时钟(例如，包括脉冲的时钟信号)进行计数以产生像素数据，同时作为数字取样结果产生的信号具有高电平。
模数转换器电路140可以在时序控制器150的控制下，针对每列(例如，像素的列)产生像素数据。例如，模数转换器电路140可以包括分别与多条列线对应的多个列模数转换器。多个列模数转换器中的每个可以将从对应的列线接收到的像素信号转换为像素数据。
模数转换器电路140可以并行地输出与选择的行对应的像素数据。与串行输出像素数据的情况相比，在并行地输出像素数据时，可以改善噪声抗扰性(noise immunity)。另外，多个列模数转换器中的每个可以针对每一位顺序地输出像素数据。与同时输出像素数据中包括的多个位的情况相比，在顺序地输出像素数据时，可以减小用于随后的平均计算器160的求和操作的全加器的数量。
时序控制器150可以控制图像传感器110的整体操作。时序控制器150可以将控制信号提供到行解码器130和模数转换器电路140以驱动图像传感器110。在时序控制器150的控制下，模数转换器电路140可以将像素数据输出到平均计算器160。在时序控制器150的控制下，平均计算器160可以通过对像素数据执行平均操作来产生平均数据，数据校准器170可以对平均数据执行校准操作。
在示例性实施例中，平均计算器160将与两个或更多个像素对应的像素数据合并。例如，平均计算器160可以计算与两个或更多个像素对应的像素数据的平均值。为此，平均计算器160可以包括至少一个全加器。全加器可以通过对第一像素数据和第二像素数据执行求和操作并对求和操作的结果执行移位来执行平均操作。平均计算器160可以输出作为平均操作的结果而产生的平均数据。
在示例性实施例中，平均计算器160将与相同类型(即，相同颜色)的像素对应的像素数据合并。由于对与相同颜色的像素对应的像素数据执行平均操作，因此可以减少将被输出到图像信号处理器180的数据量。例如，当合并与两个像素对应的像素数据时，输出到数据校准器170和图像信号处理器180的数据量可以减半。当像素信号通过模数转换器电路140而被转换为像素数据时，会发生噪声。然而，可以通过执行平均操作来减少当特定像素信号被转化为像素数据时发生的噪声。
随着数据量减少，可以减小数据校准器170的数据校准负担，并且可以增大图像信号处理器180的处理速度。因此，在不提高与图像感测系统100的操作相关的时钟速度的情况下，可以提高处理图像帧的速度。尽管像素阵列120中包括的像素的数量增加以改善图像品质，但是不需要增加为了稳定地处理图像帧而将数据传输到图像信号处理器180的信道的数量。因此，不需要增大实施图像感测系统100的芯片的尺寸，并且可以减少用于处理图像帧的电力消耗。
数据校准器170可以校准平均数据。例如，平均计算器160可以针对每一位顺序地输出平均数据。数据校准器170可以首先接收第一平均数据的第一位和第二平均数据的第一位，然后可以接收第一平均数据的第二位和第二平均数据的第二位。数据校准器170可以并行地输出第一平均数据的第一位和第二位(第一平均位和第二平均位)，并且可以并行地输出第二平均数据的第一位和第二位。数据校准器170可以包括缓存器(未示出)，其用于临时存储各个位直到平均数据的所有位被接收到为止。例如，如果第一平均数据的第一位在时间1时被接收并且第一平均数据的第二位在时间2时被接收，则数据校准器170可以在时间3时一起输出第一平均数据的第一位和第一平均数据的第二位。
图像信号处理器180从数据校准器170接收经校准的平均数据。图像信号处理器180可以基于经校准的平均数据来执行各种图像处理操作。图像信号处理器180可以执行用于图像处理的各种操作。例如，图像信号处理器180可以执行图像处理，使得通过显示装置(未示出)来显示由图像传感器110拍摄的图像。
图像信号处理器180可以使用平均数据，所述平均数据的量小于被输入到平均计算器160的数据的量，因此可快速地处理图像。例如，在提供拍摄图像的预览或提供视频的情况下，会需要快速的图像处理。在此情况下，图像信号处理器180可以高速度地执行图像处理。由于与相同颜色的像素对应的像素数据被合并，因此用户不会观看到图像品质的劣化。
图1的图像感测系统100可以被理解为其中对像素数据执行合并以产生合并结果并将合并结果输出到图像信号处理器180的实施例，但是图像感测系统100不局限于图1的结构。例如，图像信号处理器180可以包括在单独的应用处理器(未示出)中，而不是包括在图像感测系统100中。图像感测系统100可以包括图像传感器接口装置(未示出)，可以通过图像传感器接口装置将平均数据传输到位于图像感测系统100外部的图像信号处理器180。
图2是示出图1的图像感测系统的示例性实施例的示图。参照图2，图像感测系统200包括像素阵列220、模数转换器电路240和平均计算器260(例如，控制器或控制电路)。像素阵列220、模数转换器电路240和平均计算器260可以分别与图1的像素阵列120、模数转换器电路140和平均计算器160对应。为了便于描述，行解码器、时序控制器、数据校准器和图像信号处理器被省略，但是它们可以包括在图像感测系统200中。
像素阵列220包括第一像素PX1至第四像素PX4。为了描述方便，示出了四个像素，但是像素阵列220中包括的像素的数量不限于此。第一像素PX1至第四像素PX4可以在行方向上布置。第一像素PX1至第四像素PX4可以基于相同的行选择信号来感测外部光。第一像素PX1至第四像素PX4可以将第一像素信号至第四像素信号输出到模数转换器电路240。在下面的示例中，第一像素PX1和第三像素PX3是相同的第一颜色的像素，第二像素PX2和第四像素PX4是相同的第二颜色的像素。
模数转换器电路240被构造为将第一像素信号至第四像素信号转换为第一像素数据至第四像素数据。为此，模数转换器电路240可以包括相关双采样电路241以及第一列计数器242至第四列计数器245(例如，计数电路)。
在实施例中，相关双采样电路241将斜坡信号RMP和像素信号进行比较以产生比较信号。相关双采样电路241包括第一相关双采样器CDS1至第四相关双采样器CDS4。第一相关双采样器CDS1至第四相关双采样器CDS4分别接收第一像素信号至第四像素信号。第一相关双采样器CDS1至第四相关双采样器CDS4分别与第一像素PX1至第四像素PX4对应。第一相关双采样器CDS1基于第一像素信号和斜坡信号RMP进行比较的结果来产生第一比较信号。
在实施例中，斜坡信号RMP具有预设斜率。在实施例中，斜坡信号RMP是电压电平以预设斜率降低的信号。例如，当第一像素信号的电压电平大于斜坡信号RMP的电压电平时，第一比较信号具有高电平。如在以上的描述中，第二相关双采样器CDS2至第四相关双采样器CDS4可以基于第二像素信号至第四像素信号和斜坡信号RMP进行比较的结果来产生第二比较信号至第四比较信号。
尽管附图中未示出，但是斜坡信号RMP可以由图1的时序控制器150产生或者由单独的斜坡信号生成器来产生。在实施例中，在提供单独的斜坡信号生成器(未示出)的情况下，在时序控制器150的控制下，斜坡信号生成器(未示出)产生斜坡信号RMP，将斜坡信号提供到相关双采样电路241。
第一列计数器242至第四列计数器245基于从第一相关双采样器CDS1至第四相关双采样器CDS4接收的第一比较信号至第四比较信号，产生第一像素数据至第四像素数据。第一像素数据至第四像素数据分别与第一像素PX1至第四像素PX4对应。第一列计数器242包括第一计数器存储器CM11至第四计数器存储器CM14，第二列计数器243包括第一计数器存储器CM21至第四计数器存储器CM24，第三列计数器243包括第一计数器存储器CM31至第四计数器存储器CM34，第四列计数器244包括第一计数器存储器CM41至第四计数器存储器CM44。将参照第一列计数器242和其中包括的第一计数器存储器CM11至第四计数器存储器CM14来描述第一列计数器242至第四列计数器245。
在实施例中，当从第一相关双采样器CDS1产生的第一比较信号具有高电平时，第一列计数器242对计数器时钟信号CR_CLK进行计数以产生第一像素数据。第一像素信号的电压电平越高，第一像素信号的电压电平比斜坡信号RMP的电压电平高的时间越长。在此情况下，第一比较信号具有高电平的时间可以变得更长。这可以意味着能够对计数器时钟信号CR_CLK进行计数的时间变得更长。随着对计数器时钟信号CR_CLK进行计数的时间量增加，产生的第一像素数据可以具有更高的值。例如，第一像素数据可以表示第一像素PX1的强度水平(灰度)，该值越高，其强度水平越高。
尽管附图中未示出，但是计数器时钟信号CR_CLK可以由图1的时序控制器150产生或者由单独的计数器时钟生成器来产生。在提供单独的计数器时钟生成器(未示出)的情况下，在时序控制器150的控制下，计数器时钟生成器(未示出)产生计数器时钟信号CR_CLK，并将计数器时钟信号CR_CLK提供到第一列计数器242至第四列计数器245。
在第一时间期间，基于第一读取使能信号R_EN1，输出存储在第一计数器存储器CM11中的第一像素数据的第一位。第一位可以是但不限于是最低有效位。在第一时间之后的第二时间期间，基于第二读取使能信号R_EN2，输出存储在第二计数器存储器CM12中的第一像素数据的第二位。同样地，在第二时间之后的第三时间期间，基于第三读取使能信号R_EN3，输出存储在第三计数器存储器CM13中的第一像素数据的第三位。在第三时间之后的第四时间期间，基于第四读取使能信号R_EN4，输出存储在第四计数器存储器CM14中的第一像素数据的第四位。然而，发明构思不限于此。例如，根据第一读取使能信号R_EN1至第四读取使能信号R_EN4的时序设定，可以并行地输出属于包括多个位的位组(例如，第一像素数据的第一位和第二位)的位。在此情况下，根据要并行地输出的位的数量，平均计算器260还可以包括全加器。
在实施例中，第一读取使能信号R_EN1至第四读取使能信号R_EN4可以由图1的时序控制器150产生或者由单独的使能信号生成器来产生。在提供单独的使能信号生成器(未示出)的情况下，在时序控制器150的控制下，使能信号生成器(未示出)分别在第一时间至第四时间时，将第一读取使能信号R_EN1至第四读取使能信号R_EN4输出到第一列计数器242至第四列计数器245。在实施例中，将第一像素数据的第一位至第四位顺序地输出到平均计算器260。
在实施例中，平均计算器260对由模数转换器电路240产生的第一像素数据至第四像素数据执行平均操作。当第一像素PX1和第三像素PX3是相同颜色的像素且第二像素PX2和第四像素PX4是相同颜色的像素时，平均计算器260将第一像素数据和第三像素数据合并(例如，一起求平均)，并将第二像素数据和第四像素数据合并(例如，一起求平均)。为此，平均计算器260可以包括第一全加器FA1和第二全加器FA2、第一触发器FF1和第二触发器FF2以及第一复用器MUX1至第四复用器MUX4。
在需要原始数据时的第一操作模式期间，平均计算器260不执行平均操作。因此，在第一操作模式期间，平均计算器260输出第一像素数据至第四像素数据。然而，在第二操作模式期间，平均计算器260执行平均操作，因此平均计算器260反而输出第一像素数据和第三像素数据的第一平均值、以及第二像素数据和第四像素数据的第二平均值。例如，如果每个像素数据为8位，则随后将在第一操作模式期间输出32位，并且将在第二操作模式期间输出16位。例如，如果第一绿色像素(PX1)的第一像素数据的灰度为100且第二绿色像素(PX3)的第三像素数据的灰度为200，并且第一红色像素(PX2)的第二像素数据的灰度为60且第二红色像素(PX2)的第四像素数据的灰度为80，则随后平均计算器260将在第一操作模式期间输出100、60、200和80的4个灰度，但是在第二操作模式期间仅输出150(例如，100和200的平均值)和70(例如，60和80的平均值)的2个灰度。
第一全加器FA1和第二全加器FA2可以基于使能信号A_EN来执行求和操作。在实施例中，使能信号A_EN是用于确定是否执行平均操作的信号。例如，在使能信号A_EN处于高电平处(在下文中被称作“第一使能信号”)的情况下，平均计算器260执行平均操作。例如，在使能信号A_EN处于低电平处(在下文中被称作“第二使能信号”)的情况下，平均计算器260在没有单独的操作的情况下(例如，在不执行平均操作的情况下)输出第一像素数据至第四像素数据。
使能信号A_EN可以根据图1的图像信号处理器180的图像处理操作而具有预设电平。使能信号A_EN可以在第一操作模式下具有低电平，并可以在第二操作模式下具有高电平。例如，当图像信号处理器180执行需要原始数据的操作时，图像感测系统200在第一操作模式下操作。例如，当图像信号处理器180执行用于预览图像的处理操作或用于显示视频的处理操作时，图像感测系统200在第二操作模式下操作。然而，发明构思不限于此。例如，可以根据用户的选择来设定使能信号A_EN的电平。
在实施例中，使能信号A_EN可以由图1的时序控制器150产生或由单独的使能信号生成器来产生。在提供单独的使能信号生成器(未示出)的情况下，在时序控制器150的控制下，使能信号生成器(未示出)根据操作模式来输出使能信号A_EN，并将使能信号A_EN输出到第一全加器FA1和第二全加器FA2。
在实施例中，第一全加器FA1对第一像素数据和第三像素数据执行求和操作。将第一像素数据的特定位输入到第一全加器FA1的第一输入端子A1，并将第三像素数据的特定位输入到第一全加器FA1的第二输入端子B1。基于对位的求和操作而产生的进位位(carrybit)在第一像素数据的特定位和第三像素数据的特定位之前被输入到第一全加器FA1的第三输入端子Ci1。基于被分别输入到第一输入端子A1、第二输入端子B1和第三输入端子Ci1的位的求和操作，从第一输出端子S1输出和位(sum bit)，并从第二输出端子Co1输出进位位。
同样地，第二全加器FA2可以对第二像素数据和第四像素数据执行求和操作。基于分别输入到第二全加器FA2的第一输入端子A1、第二输入端子B1和第三输入端子Ci1的位的求和操作，从第一输出端子S2输出和位，并从第二输出端子Co2输出进位位。
第一触发器FF1和第二触发器FF2可以基于进位时钟信号C_CLK将接收的进位位输出到第一全加器FA1和第二全加器FA2。虽然第一触发器FF1和第二触发器FF2被示出为D型触发器，但是发明构思不限于此。例如，第一触发器FF1和第二触发器FF2可以用逻辑电路代替，该逻辑电路将前一求和操作阶段中产生的进位位输出到下一求和操作阶段。
在实施例中，进位时钟信号C_CLK可以由图1的时序控制器150产生或由单独的进位时钟生成器来产生。在提供单独的进位时钟生成器(未示出)的情况下，在时序控制器150的控制下，进位时钟生成器(未示出)将进位时钟信号C_CLK输出到第一触发器FF1和第二触发器FF2。由于第一触发器FF1和第二触发器FF2执行基本相同的操作，因此，为了便于描述，将举例说明第一触发器FF1。
在与第一像素数据的第一位和第三像素数据的第一位相关的求和操作中，第一触发器FF1可以将位值“0”输出到第一全加器FA1的第三输入端子Ci1。将作为与第一位相关的求和操作的结果而产生的第一进位位提供到第一触发器FF1。当进位时钟信号C_CLK具有高电平时，第一触发器FF1将第一进位位输出到第一全加器FA1。第一全加器FA1对第一像素数据的第二位和第三像素数据的第二位以及第一进位位执行求和操作。在对第一像素数据的最后位和第三像素数据的最后位(例如，最高有效位)执行求和操作的情况下，将最后的进位位MSB1提供到第一触发器FF1，并且第一触发器FF1将最后的进位位MSB1输出到外部(例如，图1的数据校准器170)。类似地，在对第二像素数据的最后位和第四像素数据的最后位执行求和操作的情况下，将最后的进位位MSB3提供到第二触发器FF2，并且第二触发器FF2将最后的进位位MSB3输出到外部。
第一复用器MUX1至第四复用器MUX4可以确定从平均计算器260输出的第一输出数据OUT1至第四输出数据OUT4的位。第一复用器MUX1在第一操作模式下输出第一像素数据，并在第二操作模式下输出由第一全加器FA1产生的和位。第二复用器MUX2在第一操作模式下输出第二像素数据，并且在第二操作模式下不输出数据。第三复用器MUX3在第一操作模式下输出第三像素数据，并在第二操作模式下输出由第二全加器FA2产生的和位。第四复用器MUX4在第一操作模式下输出第四像素数据，并在第二操作模式下不输出数据。在实施例中，第一复用器MUX1至第四复用器MUX4可以基于使能信号A_EN来确定待输出的位。
平均计算器260可以基于第一像素数据和第三像素数据的求和操作输出第一平均数据，并且可以基于第二像素数据和第四像素数据的求和操作输出第二平均数据。平均计算器260可以输出从第一全加器FA1输出的和位作为第一平均数据的位。平均计算器260可以输出第一触发器FF1最后接收到的进位位作为第一平均数据的最高有效位。在此情况下，出于执行针对平均值的除法操作的目的，平均计算器260可以通过移位操作(bit shiftingoperation)输出第一平均数据和第二平均数据。
图3是用于描述在图2的第一操作模式下，从模数转换器电路(例如，140)或平均计算器(例如，160)输出的数据的时序图。第一操作模式用来在不合并像素数据的情况下立即输出像素数据。在图3中示出随着时间的第一读取使能信号R_EN1至第四读取使能信号R_EN4以及第一复用器MUX1的输出数据OUT1和第二复用器MUX2的输出数据OUT2。为了便于描述，省略第三复用器MUX3的输出数据OUT3和第四复用器MUX4的输出数据OUT4。将参照图2的附图标记/标号来描述图3。
在第一时间点t1之后，第一读取使能信号R_EN1具有高电平。在此情况下，第一列计数器242至第四列计数器245的第一计数器存储器CM11、CM21、CM31和CM41输出存储在其中的数据。第一列计数器242的第一计数器存储器CM11输出第一像素数据的第一位B11。第二列计数器243的第一计数器存储器CM21输出第二像素数据的第一位B21。平均计算器260在不执行单独的合并操作的情况下，输出第一像素数据的第一位B11和第二像素数据的第一位B21。
在第二时间点t2之后，第二读取使能信号R_EN2具有高电平。在此情况下，第一列计数器242至第四列计数器245的第二计数器存储器CM12、CM22、CM32和CM42输出存储在其中的数据。从第一列计数器242的第二计数器存储器CM12输出第一像素数据的第二位B12，从第二列计数器243的第二计数器存储器CM22输出第二像素数据的第二位B22。第三读取使能信号R_EN3在第三时间点t3之后具有高电平，第四读取使能信号R_EN4在第四时间点t4之后具有高电平。在此情况下，顺序地输出第一像素数据的第三位B13和第四位B14，并且顺序地输出第二像素数据的第三位B23和第四位B24。
在第一操作模式中，模数转换器电路240或平均计算器260并行地输出分别与第一像素PX1至第四像素PX4对应的第一像素数据至第四像素数据。另外，模数转换器电路240或平均计算器260可以针对每一位顺序地输出第一像素数据至第四像素数据。
图4是用于描述在图2的第二操作模式下，从平均计算器输出的数据的时序图。第二操作模式用于通过合并像素数据来减少数据输出量。图4中示出了随着时间的第一读取使能信号R_EN1至第四读取使能信号R_EN4、进位时钟信号C_CLK、第一全加器FA1的输入/输出位以及平均数据的位(例如，第一输出数据OUT1和最后的进位位MSB1)。为了便于描述，将描述合并图2的第一像素数据和第三像素数据的情况，并且将省略合并图2的第二像素数据和第四像素数据的情况。将参照图2的附图标记/标号来描述图4。
在第一时间点t1之后，第一读取使能信号R_EN1具有高电平。在此情况下，模数转换器电路240将第一像素数据的第一位B11输出到第一全加器FA1的第一输入端子A1，并将第三像素数据的第一位B31输出到第一全加器FA1的第二输入端子B1。第一全加器FA1通过对第一像素数据的第一位B11和第三像素数据的第一位B31执行求和操作来产生第一和位S11和第一进位位C11。
在实施例中，第一和位S11不包括在由于移位而产生的平均数据中。然而，发明构思不限于此。例如，第一和位S11可以是在考虑到针对随后的精确操作的小数点的情况下的平均数据的第一位O11。将第一进位位C11提供到第一触发器FF1。在第二时间点t2之后，进位时钟信号C_CLK具有高电平，并将提供到第一触发器FF1的第一进位位C11提供到第一全加器FA1的第三输入端子Ci1。
在第三时间点t3之后，第二读取使能信号R_EN2具有高电平。在此情况下，模数转换器电路240将第一像素数据的第二位B12输出到第一全加器FA1的第一输入端子A1，并将第三像素数据的第二位B32输出到第一全加器FA1的第二输入端子B1。第一全加器FA1通过对第一像素数据的第二位B12和第三像素数据的第二位B32以及第一进位信号C11执行求和操作来产生第二和位S12和第二进位位C12。
第二和位S12可以是由于代替除法操作的移位而产生的平均数据的第一位O12。在此情况下，第二和位S12可以是平均数据的最低有效位。将第二进位位C12提供到第一触发器FF1。在第四时间点t4之后，进位时钟信号C_CLK具有高电平，并将提供到第一触发器FF1的第二进位位C12提供到第一全加器FA1的第三输入端子Ci1。
在第五时间点t5之后，第三读取使能信号R_EN3具有高电平。在此情况下，模数转换器电路240将第一像素数据的第三位B13输出到第一全加器FA1的第一输入端子A1，并将第三像素数据的第三位B33输出到第一全加器FA1的第二输入端子B1。第一全加器FA1通过对第一像素数据的第三位B13和第三像素数据的第三位B33以及第二进位信号C12执行求和操作来产生第三和位S13和第三进位位C13。第三和位S13可以是平均数据的第二位O13。在第六时间点t6之后，进位时钟信号C_CLK具有高电平，并将第三进位位C13提供到第一全加器FA1的第三输入端子Ci1。
在第七时间点t7之后，第四读取使能信号R_EN4具有高电平。在此情况下，模数转换器电路240将第一像素数据的第四位B14输出到第一全加器FA1的第一输入端子A1，并将第三像素数据的第四位B34输出到第一全加器FA1的第二输入端子B1。第一全加器FA1通过对第一像素数据的第四位B14和第三像素数据的第四位B34以及第三进位信号C13执行求和操作来产生第四和位S14和第四进位位C14。
第四和位S14可以是平均数据的第三位O14。在像素数据是4位数据的情况下，第四进位位C14可以是平均数据的第四位O15。在此情况下，第四进位位C14可以是平均数据的最高有效位。在第八时间点t8之后，进位时钟信号C_CLK具有高电平，并将第四进位位C14提供到第一全加器FA1的第三输入端子Ci1。在第九时间点t9之后，可以不将位提供到第一全加器FA1的第一输入端子A1和第二输入端子B1，因此，可以输出第四进位位C14作为平均数据的最高有效位。
图5是示出图1的图像感测系统的示例性实施例的示图。参照图5，图像感测系统300包括像素阵列320、模数转换器电路340和平均计算器360。像素阵列320、模数转换器电路340和平均计算器360可以分别与图1的像素阵列120、模数转换器电路140和平均计算器160对应。为了便于描述，行解码器、时序控制器、数据校准器和图像信号处理器被省略，但是可以包括在图像感测系统300中。
像素阵列320可以包括第一绿色像素G1至第四绿色像素G4、第一红色像素R1和第二红色像素R2以及第一蓝色像素B1和第二蓝色像素B2。包括在像素阵列320中的像素可以以贝尔(Bayer)图案的形式布置。第一绿色像素G1、第一红色像素R1、第三绿色像素G3和第二红色像素R2可以按顺序布置在像素阵列320的第一行中。第一蓝色像素B1、第二绿色像素G2、第二蓝色像素B2和第四绿色像素G4可以按顺序布置在像素阵列320的第二行中。
模数转换器电路340被构造为将从像素阵列320中包括的像素产生的像素信号转换为像素数据。为此，模数转换器电路340可以包括相关双采样电路341和计数器电路342。相关双采样电路341可以包括分别与图2的第一相关双采样器CDS1至第四相关双采样器CDS4对应的第一相关双采样器CDS1至第四相关双采样器CDS4。计数器电路342可以包括分别与图2的第一列计数器242至第四列计数器245对应的第一列计数器CTR1至第四列计数器CTR4。
在实施例中，当第一像素PX1和第三像素PX3是相同的第一颜色时，第一输出线连接到第一列计数器242和第一全加器FA1的第一输入端(A1)以提供第一像素PX1的第一像素数据，第二输出线连接到第三列计数器244和第一全加器FA1的第二输入端(B1)以提供第三像素PX3的第三像素数据，当第二像素PX2是与第一颜色不同的第二颜色时，第三输出线定位在第一输出线与第二输出线之间，并连接到第二列计数器243和第二全加器FA2的输入端(A2)以提供第二像素PX2的第二像素数据。
首先，模数转换器电路340将从属于第一行的像素产生的像素信号转换为像素数据。模数转换器电路340可以将分别与第一绿色像素G1、第一红色像素R1、第三绿色像素G3和第二红色像素R2对应的第一绿色像素数据、第一红色像素数据、第三绿色像素数据和第二红色像素数据并行地输出到平均计算器360。模数转换器电路340可以针对每一位顺序地输出像素数据。
接着，模数转换器电路340将从属于第二行的像素产生的像素信号转换为像素数据。模数转换器电路340可以将分别与第一蓝色像素B1、第二绿色像素G2、第二蓝色像素B2和第四绿色像素G4对应的第一蓝色像素数据、第二绿色像素数据、第二蓝色像素数据和第四绿色像素数据并行地输出到平均计算器360。
在实施例中，平均计算器360响应于使能信号A_EN对从模数转换器电路340输出的像素数据执行平均操作。在实施例中，平均计算器360对基于属于同一行的相同颜色的像素产生的像素数据执行平均操作。在图5中示出的Bayer图案中，平均计算器360对第一绿色像素数据和第三绿色像素数据执行平均操作，并对第一红色像素数据和第二红色像素数据执行平均操作。之后，平均计算器360对第一蓝色像素数据和第二蓝色像素数据执行平均操作，并对第二绿色像素数据和第四绿色像素数据执行平均操作。结果，与相对于Bayer图案区分的两个单位像素对应的像素数据被合并为平均数据，该平均数据的量减少到与所述两个单位像素对应的像素数据的一半。
如参照图2至图4描述的，平均计算器360可以针对每一位合并像素数据。例如，平均计算器360可以对第一绿色像素数据的第一位和第三绿色像素数据的第一位执行求和操作，并且可以对第一绿色像素数据的第二位和第三绿色像素数据的第二位执行求和操作。为此，平均计算器360可以包括第一全加器FA1和第二全加器FA2、第一触发器FF1和第二触发器FF2以及第一复用器MUX1至第四复用器MUX4。平均计算器360可以输出如图2所示的第一输出数据OUT1至第四输出数据OUT4以及最后的进位位MSB1和MSB3。包括在平均计算器360中的组件基本与图2的平均计算器260的组件相同，因此，将省略额外的描述以避免冗余。
图6是示出图1的图像感测系统的示例性实施例的示图。参照图6，图像感测系统400包括像素阵列420、模数转换器电路440和平均计算器460。像素阵列420、模数转换器电路440和平均计算器460可以分别与图1的像素阵列120、模数转换器电路140和平均计算器160对应。为了便于描述，行解码器、时序控制器、数据校准器和图像信号处理器被省略，但是可以包括在图像感测系统400中。
像素阵列420包括第一绿色像素G1至第十六绿色像素G16、第一红色像素R1至第八红色像素R8以及第一蓝色像素B1至第八蓝色像素B8。在像素阵列420中，形成2×2矩阵的相同颜色的像素被布置为彼此相邻。例如，第一绿色像素G1至第四绿色像素G4被设置为彼此相邻。在图6的实施例中，像素阵列420可以在被分为低亮度环境或高亮度环境的操作环境下操作。
在示例性实施例中，为了确保高亮度环境下的图像是清楚的，包括在像素阵列420中的所有像素产生像素信号。在此情况下，模数转换器电路440将像素信号转换为像素数据，平均计算器460将像素数据合并以产生平均数据。尽管附图中未示出，但是出于具有与Bayer图案相似的效果的目的，包括在图像感测系统400中的数据校准器或图像信号处理器可以校准平均数据。例如，可以校准平均数据以在行方向上具有第一绿色像素G1、第一红色像素R1、第二绿色像素G2和第二红色像素R2的顺序。
在示例性实施例中，为了确保低亮度环境下的图像的灵敏度和亮度，从像素阵列420中包括的像素之中的彼此相邻的2×2像素产生的像素信号在被提供到模数转换器电路440之前进行求和。例如，模数转换器电路440可以接收一个求和信号，而不是从第一绿色像素G1至第四绿色像素G4产生的第一像素信号至第四像素信号。出于描述低亮度环境下输出像素信号的目的，图6示出了对在行方向上相邻的两个像素产生的像素信号求和的情况。
模数转换器电路440被构造为将从像素阵列420中包括的像素产生的像素信号转换为像素数据。为此，模数转换器电路440可以包括与参照图2或图5描述的组件对应的相关双采样电路441和计数器电路442。
在实施例中，平均计算器460响应于使能信号A_EN，对从模数转换器电路440输出的像素数据执行平均操作。平均计算器460可以包括与参照图2或图5描述的组件对应的第一全加器FA1和第二全加器FA2、第一触发器FF1和第二触发器FF2以及第一复用器MUX1至第四复用器MUX4。平均计算器460可以输出如图2或图5所示的第一输出数据OUT1至第四输出数据OUT4以及最后的进位位MSB1和MSB3。
在实施例中，平均计算器460对基于属于同一行的相同颜色的像素产生的像素数据执行平均操作。例如，平均计算器460可以对与第一绿色像素G1和第二绿色像素G2对应的第一绿色像素数据和第二绿色像素数据执行平均操作。在此情况下，与图6的图示不同，向其提供第一绿色像素信号的相关双采样器和向其提供第二绿色像素信号的相关双采样器彼此不同。
在实施例中，平均计算器460对与第一绿色像素G1和第五绿色像素G5对应的第一绿色像素数据和第五绿色像素数据执行平均操作。在另一实施例中，平均计算器460对与第一绿色像素G1、第二绿色像素G2、第五绿色像素G5和第六绿色像素G6对应的四个绿色像素数据执行平均操作。将参照图7来描述该平均操作，图7示出了其中将三个或多个像素数据被合并的实施例。
在实施例中，平均计算器460对与第一绿色像素G1至第四绿色像素G4中的至少两个像素对应的像素数据执行平均操作。例如，平均计算器460可以对与第一绿色像素G1和第三绿色像素G3对应的第一绿色像素数据和第三绿色像素数据执行平均操作。在此情况下，在产生第一绿色像素数据之后，可以产生第三绿色像素数据。
图像感测系统400还可以包括缓存器(未示出)，其用于临时存储第一绿色像素数据(例如，来自G1的第一绿色像素数据)直到第三绿色像素数据(例如，从G3产生第三绿色像素数据)产生为止。在实施例中，缓存器(未示出)连接到模数转换器电路440的输出端子和平均计算器460的输入端子。与模数转换器电路440一样，缓存器(未示出)可以针对每一位输出其中存储的像素数据。平均计算器460可以从模数转换器电路440接收第三绿色像素数据的第一位，并且可以同时从缓存器(未示出)接收第一绿色像素数据的第一位。
通过使用缓存器(未示出)，可以执行与在列方向上相邻的两个像素对应的像素数据相关的平均操作以及与同所有的第一绿色像素G1至第四绿色像素G4对应的像素数据相关的平均操作两者。另外，可以执行与同第一绿色像素G1至第八绿色像素G8对应的第一绿色像素数据至第八绿色像素数据相关的平均操作。另外，如上所述，可以在低亮度环境下，对第一绿色像素信号至第四绿色像素信号预先求和。图像感测系统400可以分别将对第一绿色像素信号至第四绿色像素信号求和的结果以及将对第五绿色像素信号至第八绿色像素信号求和的结果转换为数字信号，并且可以执行平均操作。
图7是示出图1的图像感测系统的示例性实施例的示图。参照图7，图像感测系统500包括像素阵列520、模数转换器电路540和平均计算器560。像素阵列520、模数转换器电路540和平均计算器560可以分别与图1的像素阵列120、模数转换器电路140和平均计算器160对应。为了便于描述，行解码器、时序控制器、数据校准器和图像信号处理器被省略，但是可以包括在图像感测系统500中。
像素阵列520包括第一像素PX1至第八像素PX8。模数转换器电路540包括包含第一相关双采样器CDS1至第八相关双采样器CDS8的相关双采样电路541以及包含第一列计数器CTR1至第八列计数器CTR8的计数器电路542。第一像素PX1至第八像素PX8产生第一像素信号至第八像素信号。第一相关双采样器CDS1至第八相关双采样器CDS8基于第一像素信号至第八像素信号和斜坡信号RMP进行比较的结果来产生第一比较信号至第八比较信号。第一列计数器CTR1至第八列计数器CTR8基于第一比较信号至第八比较信号来产生第一像素数据至第八像素数据。
在实施例中，平均计算器560对与三个或更多个像素对应的像素数据执行平均操作。为此，平均计算器560包括第一加法器561和第二加法器562以及第一复用器MUX1至第八复用器MUX8。在实施例中，第一加法器561将第一像素数据、第三像素数据、第五像素数据和第七像素数据合并，第二加法器562将第二像素数据、第四像素数据、第六像素数据和第八像素数据合并。在此情况下，第一像素PX1、第三像素PX3、第五像素PX5和第七像素PX7是相同颜色的像素，第二像素PX2、第四像素PX4、第六像素PX6和第八像素PX8是相同颜色的像素。
在实施例中，当被使能信号A_EN激活时，第一加法器561和第二加法器562对与三个或更多个像素对应的像素数据执行求和操作。平均计算器560基于求和操作的结果来产生平均数据。在如图7中示出的对四个像素数据执行平均操作的情况下，可以对至多2个位的输出位执行移位。然而，发明构思不限于此。例如，平均计算器560可以执行单独的除法操作而不是移位操作。在第一操作模式下，第一复用器MUX1至第八复用器MUX8可以输出第一像素数据至第八像素数据(例如，第一输出数据OUT1至第八输出数据OUT8)。在第二操作模式下，第一复用器MUX1和第五复用器MUX5可以输出平均数据(例如，第一输出数据OUT1和第五输出数据OUT5)。
图8是示出图1的图像感测系统的示例性实施例的示图。参照图8，图像感测系统600包括像素阵列620、模数转换器电路640、感测放大器单元646和平均计算器660。像素阵列620、模数转换器电路640和平均计算器660可以分别与图1的像素阵列120、模数转换器电路140和平均计算器160对应。为了便于描述，行解码器、时序控制器、数据校准器和图像信号处理器被省略，但是可以包括在图像感测系统600中。
像素阵列620包括产生第一像素信号至第四像素信号的第一像素PX1至第四像素PX4。为此，模数转换器电路640可以包括相关双采样电路641以及第一列计数器642至第四列计数器645。相关双采样电路641包括第一相关双采样器CDS1至第四相关双采样器CDS4，其将第一像素信号至第四像素信号和斜坡信号RMP进行比较以产生第一比较信号至第四比较信号。第一列计数器642包括基于第一比较信号产生第一像素数据的第一计数器存储器CM11至第四计数器存储器CM14。第二列计数器643包括基于第二比较信号产生第二像素数据的第一计数器存储器CM21至第四计数器存储器CM24。第三列计数器644包括基于第三比较信号产生第三像素数据的第一计数器存储器CM31至第四计数器存储器CM34。第四列计数器645包括基于第四比较信号产生第四像素数据的第一计数器存储器CM41至第四计数器存储器CM44。
模数转换器电路640基于读取使能信号R_EN来产生第一像素数据至第四像素数据。如图8中所示，在读取使能信号R_EN被输入到所有的第一计数器存储器至第四计数器存储器CM11至CM14、CM21至CM24、CM31至CM34和CM41至CM44的情况下，并行地输出第一像素数据的所有位至第四像素数据的所有位。然而，发明构思不限于此。例如，根据向其输入读取使能信号R_EN的列计数器的数量和计数器存储器的数量来确定待并行输出的像素数据的数量以及待并行输出的像素数据的位数。
在实施例中，感测放大器单元646感测并放大从模数转换器电路640产生的像素数据，并输出经感测和放大的像素数据。例如，在产生与第一像素PX1至第四像素PX4对应的第一像素数据至第四像素数据之后，可以产生与第一像素PX1至第四像素PX4布置在同一行处的第五像素至第八像素(未示出)相对应的第五像素数据至第八像素数据。感测放大器单元646可以放大并输出第一像素数据至第四像素数据，然后可以放大并输出第五像素数据至第八像素数据。
感测放大器单元646可以同时输出包括在第一像素数据中的第一位至第四位至包括在第四像素数据中的第一位至第四位。为此，感测放大器单元646可以包括第一感测放大器SA1至第十六感测放大器SA16。第一感测放大器SA1至第四感测放大器SA4可以同时输出第一像素数据的第一位至第四位。第五感测放大器SA5至第八感测放大器SA8可以同时输出第二像素数据的第一位至第四位。第九感测放大器SA9至第十二感测放大器SA12可以同时输出第三像素数据的第一位至第四位。第十三感测放大器SA13至第十六感测放大器SA16可以同时输出第四像素数据的第一位至第四位。与图8的图示不同，图像感测系统600可以省略感测放大器单元646。例如，第一像素数据的多个位可以通过多条输出线从第一列计数器642输出到平均计算器660。
在实施例中，平均计算器660包括第一加法器661和第二加法器662，其用于响应于使能信号对输出位同时执行平均操作。第一加法器661可以针对每个位组对第一像素数据和第三像素数据同时执行求和操作。第二加法器662可以针对每个位组对第二像素数据和第四像素数据同时执行求和操作。平均计算器660可以通过对通过第一加法器661和第二加法器662求和的数据执行移位来产生平均数据(例如，第一输出数据OUT1至第八输出数据OUT8以及最后的进位位MSB1和MSB2)。
图9是示出图1的图像感测系统的示例性实施例的示图。参照图9，图像感测系统700包括像素阵列720、模数转换器电路740、感测放大器单元750和平均计算器760。像素阵列720、模数转换器电路740和平均计算器760可以分别与图1的像素阵列120、模数转换器电路140和平均计算器160对应。为了便于描述，行解码器、时序控制器、数据校准器和图像信号处理器被省略，但是可以包括在图像感测系统700中。
像素阵列720包括产生第一像素信号至第八像素信号的第一像素PX1至第八像素PX8。模数转换器电路740包括相关双采样电路741以及第一列计数器742至第八列计数器749。相关双采样电路741包括第一相关双采样器CDS1至第八相关双采样器CDS8，其将第一像素信号至第八像素信号和斜坡信号RMP进行比较以产生第一比较信号至第八比较信号。如在以上的描述中，第一列计数器742至第八列计数器749包括基于第一比较信号至第八比较信号产生第一像素数据至第八像素数据的第一计数器存储器至第八计数器存储器CM11至CM14、CM21至CM24、CM31至CM34、CM41至CM44、CM51至CM54、CM61至CM64、CM71至CM74和CM81至CM84。
在第一时间期间，模数转换器电路740基于第一列选择信号CS1来产生第一像素数据至第四像素数据。之后，在第二时间期间，模数转换器电路740基于第二列选择信号CS2来产生第五像素数据至第八像素数据。根据向其输入列选择信号(例如，CS1或CS2)的列计数器的数量来确定待并行输出的像素数据的数量。例如，模数转换器电路740可以基于列选择信号CS1和CS2并行地输出像素数据的所有的位，而不接收单独的读取使能信号。
在实施例中，感测放大器单元750感测并放大从模数转换器电路740产生的像素数据，并输出经感测并放大的像素数据。感测放大器单元750可以基于第一列选择信号CS1来感测并放大第一像素数据至第四像素数据。之后，感测放大器单元750可以基于第二列选择信号CS2来感测并放大第五像素数据至第八像素数据。
感测放大器单元750包括第一感测放大器SA1至第十六感测放大器SA16。第一感测放大器SA1、第五感测放大器SA5、第九感测放大器SA9和第十三感测放大器SA13分别放大并输出第一像素数据的第一位至第四位。同时，第二感测放大器SA2、第六感测放大器SA6、第十感测放大器SA10和第十四感测放大器SA14分别放大并输出第二像素数据的第一位至第四位。同时，第三感测放大器SA3、第七感测放大器SA7、第十一感测放大器SA11和第十五感测放大器SA15分别放大并输出第三像素数据的第一位至第四位。同时，第四感测放大器SA4、第八感测放大器SA8、第十二感测放大器SA12和第十六感测放大器SA16分别放大并输出第四像素数据的第一位至第四位。之后，以同样的方式，第一感测放大器SA1至第十六感测放大器SA16分别放大并输出第五像素数据至第八像素数据中的每个的第一位至第四位。
与以上的图像感测系统不同，感测放大器单元750可以被设置为在行方向上与模数转换器电路740相邻，以使像素数据的位的并行处理容易。感测放大器单元750可以并行地处理与由列选择信号选择的列相对应的像素数据。感测放大器单元750可以顺序地选择剩余的列以处理剩余的像素数据，从而使得当感测放大器的数量有限时，能够处理与多个列对应的像素数据。
平均计算器760包括用于响应于使能信号对输出位同时执行平均操作的第一加法器761和第二加法器762。第一加法器761可以针对每个位组对第一像素数据和第三像素数据同时执行求和操作，然后可以针对每个位组对第五像素数据和第七像素数据同时执行求和操作。第二加法器762可以针对每个位组对第二像素数据和第四像素数据同时执行求和操作，然后可以针对每个位组对第六像素数据和第八像素数据同时执行求和操作。平均计算器760可以通过对经求和的数据执行移位来产生平均数据(例如，第一输出数据OUT1至第八输出数据OUT8以及最后的进位位MSB1和MSB2)。
图10是示出通过图像信号处理器来执行像素数据的平均操作的实施例的示图。参照图10，图像感测系统800包括像素阵列820、模数转换器电路840、数据校准器870和图像信号处理器880。图像感测系统800不包括单独的平均计算器。
与图2一样，像素阵列820包括产生第一像素信号至第四像素信号的第一像素PX1至第四像素PX4。模数转换器电路840包括第一模数转换器ADC1至第四模数转换器ADC4。第一模数转换器ADC1至第四模数转换器ADC4可以分别将第一像素信号至第四像素信号转换为第一像素数据至第四像素数据。第一像素数据至第四像素数据可以针对每一位而被顺序地输出到数据校准器870。
数据校准器870可以校准第一像素数据至第四像素数据。可以构造数据校准器870使得同时输出包括在第一像素数据至第四像素数据中的每个中的位。在一个像素数据包括第一位至第四位的情况下，第一位至第四位同时可以被提供到图像信号处理器880。当用于图像信号处理器880的图像处理的功能需要正常校准的像素数据时，可以执行校准。
为了改善处理图像的速度，图像信号处理器880可以对第一像素数据和第三像素数据执行平均操作，并且可以对第二像素数据和第四像素数据执行平均操作。为此，图像信号处理器880可以包括第一全加器FA1至第四全加器FA4。全加器的数量可以取决于包括在像素数据中的位的数量。
第一全加器FA1通过对第一像素数据的第一位和第三像素数据的第一位执行求和操作来产生第一和位和第一进位位。第二全加器FA2通过对第一像素数据的第二位和第三像素数据的第二位以及第一进位位执行求和操作来产生第二和位和第二进位位。第二和位可以是平均数据的最低有效位，即，通过移位产生的第一位。第三全加器FA3通过对第一像素数据的第三位和第三像素数据的第三位以及第二进位位执行求和操作来产生第三和位和第三进位位。第三和位可以是平均数据的第二位。第四全加器FA4通过对第一像素数据的第四位和第三像素数据的第四位以及第三进位位执行求和操作来产生第四和位和第四进位位。第四和位可以是平均数据的第三位，第四进位位可以是平均数据的第四位。
参照图10，在图像信号处理器880而不是在平均计算器中实施将像素数据合并的功能。在此情况下，从模数转换器电路840输出的像素数据通过数据校准器870而被直接传输到图像信号处理器880。因此，与以上的实施例相比，待传输的数据的量可以增加，数据校准器870处理的数据的量可以增加。另外，在像素的数量增加以改善图像品质的情况下，可以增加用于传输像素数据的信道的数量。在此情况下，可以增大在实施图像感测系统800的芯片的尺寸，并且可以增加电力消耗。
与图10不同，可以考虑用于将从像素阵列820而不是从图像信号处理器880输出的像素信号进行合并的方式。然而，在将第一像素信号和第三像素信号合并的情况下，如果第一像素信号与第三像素信号之间的差太大，则在经合并的像素信号的幅度朝向第一像素信号聚集的情况下采用赢者通吃策略(winner-takes-all strategy)。在此情况下，可以提高经合并的像素信号的精度。另外，在将像素信号合并的情况下，可以增加从像素阵列820输出像素信号所消耗的时间，并且可以增加电力消耗。另外，与Bayer图案一样，由于相同颜色的像素不被设置为彼此相邻，因此，当执行对第一像素信号和第三像素信号的合并时，第二像素信号会由于串扰而失真。另外，在将第一像素信号和第三像素信号合并的情况下，由于仅使用第一模数转换器ADC1和第三模数转换器ADC3中的一个，因此会难以通过模数转换器电路740来去除噪声。
图11是用于描述在通过图10的图像信号处理器将像素数据合并时输出的数据的时序图。图11中示出了作为第一全加器FA1至第四全加器FA4的求和操作的结果而输出的输出数据OUT1、OUT2、OUT3、OUT4和MSB。将参照图10的附图标记/标号来描述图11。
如参照图10描述的，图像信号处理器880可以并行地接收第一像素数据的第一位至第四位至第四像素数据的第一位至第四位。如此，可以增加将像素数据合并所需的全加器的数量。根据第一全加器FA1的求和操作来产生第一和位。在执行移位的情况下，第一和位不包括在平均数据中。在考虑小数点的情况下，第一和位可以是平均数据的第一位O11。
根据第二全加器FA2的求和操作来产生第二和位。在执行移位的情况下，第二和位可以是平均数据的第一位O12。在此情况下，第二和位可以是最低有效位。可以根据第三全加器FA3的求和操作来产生第三和位，第三和位可以是平均数据的第二位O13。可以根据第四全加器FA4的求和操作来产生第四和位和第四进位位，第四和位可以是平均数据的第三位O14。第四进位位可以是平均数据的第四位O15。第四进位位可以是平均数据的最高有效位MSB。如图11中示出的，可以通过第一全加器FA1至第四全加器FA4的操作来并行地输出平均数据的位O11至O15。
图12是示出根据发明构思的示例性实施例的图像感测系统的操作方法的流程图。参照图12，可以通过参照图1至图9描述的图像感测系统100至700中的一个来执行图像感测系统的操作方法。为了便于描述，将参照图1或图2的附图标记/标号来描述图12的流程图。
在操作S110中，像素阵列220产生第一像素信号和第二像素信号。在图2中示出的图像感测系统200的情况下，可以理解的是，第一像素信号由第一像素PX1产生，第二像素信号由第三像素PX3产生。第一像素PX1和第三像素PX3是相同颜色的像素。
在操作S120中，模数转换器电路240将第一像素信号和第二像素信号转换为第一像素数据和第二像素数据。例如，第一相关双采样器CDS1可以基于将第一像素信号和斜坡信号RMP进行比较的结果来产生第一比较信号，第一列计数器242可以在第一比较信号处于高电平时，通过对时间计数来产生第一像素数据。第三相关双采样器CDS3可以基于将第二像素信号和斜坡信号RMP进行比较的结果来产生第二比较信号，第三列计数器244可以在第二比较信号处于高电平时，通过对时间计数来产生第二像素数据。
在操作S130中，平均计算器260将第一像素数据和第二像素数据合并。平均计算器260可以通过对第一像素数据和第二像素数据执行平均操作来产生平均数据。例如，平均计算器260可以通过使用第一全加器FA1和第一触发器FF1对第一像素数据和第二像素数据执行求和操作，并且可以执行移位。
在操作S140中，数据校准器170校准经合并的像素数据(即，平均数据)。可以针对每一位将平均数据顺序地输出到数据校准器170。数据校准器170可以校准平均数据，使得并行地输出包括在平均数据中的位。
在操作S150中，将经校准的平均数据输出图像信号处理器180。通过操作S130可以减少传输到数据校准器170和图像信号处理器180的数据的量。因此，可以改善图像信号处理器180处理图像的速度，并且可以减少用于数据传输的附加信道的建立或数据的校准负担。
图13示出了根据发明构思的示例性实施例的实施图12的操作S130的方法。将参照图13更加充分地描述通过使用平均计算器将第一像素数据和第二像素数据合并的操作。可以通过参照图1至图9描述的平均计算器160至760中的一个来执行图13的操作。为了便于描述，将参照图2的附图标记/标号来描述图13的流程图。
在操作S131中，平均计算器260接收第一像素数据的第n位和第二像素数据的第n位。这里，“n”可以是自然数。模数转换器电路240可以基于顺序地具有高电平的第一读取使能信号R_EN1至第四读取使能信号R_EN4、针对每一位顺序地输出像素数据。结果，第一全加器FA1针对每一位接收像素数据。
在操作S132中，平均计算器260对第一像素数据的第n位、第二像素数据的第n位和第n-1进位位执行求和操作。包括在平均计算器260中的第一全加器FA1可以执行以上的求和操作。在“n”为1的情况下，由于不存在第n-1进位位，因此第一全加器FA1对第一像素数据的第一位和第二像素数据的第一位执行求和操作。第一触发器FF1可以存储第n-1进位位，并且可以在执行求和操作时将第n-1进位位提供到第一全加器FA1。作为求和操作的结果，第一全加器FA1可以产生第n和位和第n进位位。
在操作S133中，平均计算器260输出第n和位和第n进位位。可以将第n和位输出到第一复用器MUX1，并且可以将第n进位位输出到第一触发器FF1。然而，在第n位是最后一位的情况下，可以将第n位输出到图像信号处理器作为平均数据的最高有效位。
在操作S134中，平均计算器260确定接收到的第一像素数据的第n位和第二像素数据的第n位是否是最后一位。在将第一像素数据的所有位和第二像素数据的所有位输入到第一全加器FA1的第一输入端子A1和第二输入端子B1的情况下，执行操作S136。在将第一像素数据的下一位和第二像素数据的下一位输入到第一全加器FA1的第一输入端子A1和第二输入端子B1的情况下，执行操作S135。
在操作S135中，平均计算器260接收第一像素数据的第n+1位和第二像素数据的第n+1位。重复操作S131至操作S135直到接收到的第一像素数据的第n位和第二像素数据的第n位是最后一位为止。
在操作S136中，可以在移位之后将平均数据输出到数据校准器和图像信号处理器。通过操作S131至操作S135，可以从平均计算器260输出第一和位至第n和位以及第n进位位。在此情况下，对于平均操作，不输出第一和位，并且对第一和位执行移位。然而，发明构思不限于此。例如，当考虑到用于随后的图像信号处理器的精确操作的小数点时，可以将第一和位输出到图像信号处理器。
根据发明构思的实施例的图像感测系统及其操作方法可以对由模数转换器电路转换的像素数据执行平均操作，并且可以将平均操作的结果提供到图像信号处理器，从而减少数据量和处理图像的时间量。另外，可以减少由于模数转换器电路而导致的噪声。
尽管已经参照发明构思的示例性实施例描述了发明构思，但是对本领域普通技术人员而言将明显的是，在不脱离发明构思的精神和范围的情况下，可以对此做出各种改变和修改。

Claims (13)

1.一种图像感测系统，包括：
像素阵列，其包括同一行内的第一像素和第二像素，所述第二像素与所述第一像素具有相同颜色；
模数转换器电路，其被构造为基于从所述第一像素产生的第一像素信号来产生第一像素数据，并基于从所述第二像素产生的第二像素信号来产生第二像素数据；以及
平均计算器，其被构造为响应于第一使能信号、通过对所述第一像素数据和所述第二像素数据执行求和操作并且对所述求和操作的结果执行移位来产生第一平均数据并输出所述第一平均数据，并且
其中，所述平均计算器被构造为响应于第二使能信号来输出所述第一像素数据和所述第二像素数据，而不产生所述第一平均数据。
2.根据权利要求1所述的图像感测系统，其中，所述像素阵列还包括第三像素和与所述第三像素具有相同颜色的第四像素，
其中，所述模数转换器电路被构造为：还基于从所述第三像素产生的第三像素信号来产生第三像素数据，并且还基于从所述第四像素产生的第四像素信号来产生第四像素数据，并且
其中，所述平均计算器被构造为：还响应于所述第一使能信号、通过对所述第三像素数据和所述第四像素数据执行第二求和操作并且对所述第二求和操作的结果执行移位来产生第二平均数据，并将所述第一平均数据和所述第二平均数据并行地输出到图像信号处理器。
3.根据权利要求1所述的图像感测系统，其中，所述像素阵列还包括：
第三像素，其与所述第一像素相邻设置，并具有与所述第一像素相同的颜色；以及
第四像素，其与所述第二像素相邻设置，并具有与所述第二像素相同的颜色，并且
其中，所述模数转换器电路被构造为：还基于从所述第三像素产生的第三像素信号来产生所述第一像素数据，并且还基于从所述第四像素产生的第四像素信号来产生所述第二像素数据。
4.根据权利要求1所述的图像感测系统，还包括：
缓存器，其被构造为存储所述第一像素数据直到所述平均计算器接收到所述第二像素数据为止，
其中，所述第一像素和所述第二像素在列方向上布置，并且
其中，在第一时间期间，所述第一像素数据从所述模数转换器电路输出到所述缓存器，并且在所述第一时间之后的第二时间期间，所述缓存器的所述第一像素数据和所述模数转换器电路的所述第二像素数据被输出到所述平均计算器。
5.根据权利要求1所述的图像感测系统，其中，所述像素阵列还包括第三像素，
其中，所述模数转换器电路还基于从所述第三像素产生的第三像素信号来产生第三像素数据，并且
其中，对所述第一像素数据至所述第三像素数据执行所述求和操作。
6.根据权利要求1所述的图像感测系统，其中，所述第一像素数据和所述第二像素数据中的每个包括包含至少一个位的第一位组以及紧跟在所述第一位组之后的包含至少一个位的第二位组，并且
其中，所述平均计算器被构造为：
在第一时间期间，基于所述第一像素数据的所述第一位组和所述第二像素数据的所述第一位组来产生所述第一平均数据的第一位组，以及所述第一时间之后的第二时间期间，基于所述第一像素数据的所述第二位组和所述第二像素数据的所述第二位组来产生所述第一平均数据的第二位组。
7.根据权利要求1所述的图像感测系统，其中，所述模数转换器电路并行地输出所述第一像素数据的第一位和第二位以及所述第二像素数据的第一位和第二位两者，并且
其中，所述平均计算器被构造为：基于所述第一像素数据的所述第一位和所述第二像素数据的所述第一位来产生所述第一平均数据的第一位，以及基于所述第一像素数据的所述第二位和所述第二像素数据的所述第二位来产生所述第一平均数据的第二位。
8.一种图像感测系统的操作方法，包括步骤：
从第一像素产生第一像素信号；
从与所述第一像素具有相同颜色的第二像素产生第二像素信号；
通过模数电路分别将所述第一像素信号和所述第二像素信号转换为第一像素数据和第二像素数据；
由平均计算器通过对所述第一像素数据和所述第二像素数据执行逐位求和操作并且对所述逐位求和操作的结果执行位移来产生平均数据；以及
通过数据校准器将串行接收的所述平均数据并行地输出到图像信号处理器。
9.根据权利要求8所述的方法，其中，所述产生平均数据的步骤包括：
在第一时间期间，基于所述第一像素数据的第一位和所述第二像素数据的第一位来产生所述平均数据的第一位；以及
在所述第一时间之后的第二时间期间，基于所述第一像素数据的第二位和所述第二像素数据的第二位来产生所述平均数据的第二位。
10.根据权利要求8所述的方法，其中，所述产生平均数据的步骤包括：
在第一时间期间，接收所述第一像素数据的第一位和所述第二像素数据的第一位；
在所述第一时间期间，基于应用到所述第一像素数据的所述第一位和所述第二像素数据的所述第一位的求和操作来产生第一和位和第一进位位；
在所述第一时间之后的第二时间期间，接收所述第一像素数据的第二位和所述第二像素数据的第二位；以及
在所述第二时间期间，基于应用到所述第一像素数据的所述第二位、所述第二像素数据的所述第二位和所述第一进位位的求和操作来产生第二和位和第二进位位。
11.根据权利要求10所述的方法，其中，所述产生平均数据的步骤还包括：
输出所述第一和位作为所述平均数据的最低有效位。
12.一种图像感测系统，包括：
像素阵列，其包括位于同一行中的第一像素和第二像素，所述第二像素具有与所述第一像素相同的颜色；
模数转换器电路，其被构造为：基于从所述第一像素产生的第一像素信号来产生第一像素数据，并基于从所述第二像素产生的第二像素信号来产生第二像素数据；以及
平均计算器，其被构造为：响应于第一使能信号、基于应用到所述第一像素数据和所述第二像素数据的逐位求和操作来产生平均数据并输出所述平均数据，
其中，所述平均计算器被构造为：响应于第二使能信号，输出所述第一像素数据和所述第二像素数据，而不产生所述平均数据，
其中，所述平均计算器包括：
加法器，其被构造为接收所述第一像素数据和所述第二像素数据；
第一复用器，其被构造为接收所述第一像素数据和所述加法器的输出；以及
第二复用器，其被构造为接收所述第二像素数据。
13.根据权利要求12所述的图像感测系统，
其中，所述加法器直接从所述模数转换器电路的第一计数器的输出接收所述第一像素数据，并且直接从所述模数转换器电路的第二计数器的输出接收所述第一像素数据。
CN201910949888.6A 2018-10-02 2019-10-08 图像感测系统及其操作方法 Active CN110996022B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0117675 2018-10-02
KR1020180117675A KR102538220B1 (ko) 2018-10-02 2018-10-02 이미지 센싱 시스템 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
CN110996022A CN110996022A (zh) 2020-04-10
CN110996022B true CN110996022B (zh) 2024-03-22

Family

ID=69946192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910949888.6A Active CN110996022B (zh) 2018-10-02 2019-10-08 图像感测系统及其操作方法

Country Status (3)

Country Link
US (2) US11172149B2 (zh)
KR (1) KR102538220B1 (zh)
CN (1) CN110996022B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102538220B1 (ko) 2018-10-02 2023-06-01 삼성전자주식회사 이미지 센싱 시스템 및 이의 동작 방법
US11290671B2 (en) * 2020-09-01 2022-03-29 Pixart Imaging Inc. Pixel circuit outputting pulse width signals and performing analog operation
EP3985555B1 (en) 2020-08-21 2023-10-11 Shenzhen Goodix Technology Co., Ltd. Image sensor, fingerprint detection apparatus, and electronic device
CN112714268B (zh) * 2020-08-21 2022-02-08 深圳市汇顶科技股份有限公司 图像传感器、指纹检测装置和电子设备
US20220343455A1 (en) * 2021-04-21 2022-10-27 Qualcomm Incorporated Split pixel architecture for image processing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014471A (en) * 1996-09-08 2000-01-11 Scitex Corporation Apparatus and method for retouching a digital representation of a color image
CN102316280A (zh) * 2010-06-30 2012-01-11 格科微电子（上海）有限公司 图像传感器及消除图像传感器电源噪声的方法
CN102595068A (zh) * 2012-03-15 2012-07-18 天津大学 数字域累加cmos-tdi图像传感器
CN104378559A (zh) * 2013-08-14 2015-02-25 三星电子株式会社 图像传感器和模数转换器及其模数转换方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5531797B2 (zh) * 1974-03-20 1980-08-20
JP4107269B2 (ja) 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
KR100826509B1 (ko) 2006-09-05 2008-05-02 삼성전자주식회사 Ｃｄｓ와 ａｄｃ를 병렬로 처리할 수 있는 장치와 방법
KR100913797B1 (ko) 2008-01-30 2009-08-26 (주) 픽셀플러스 Ｃｍｏｓ 이미지 센서
US7876371B2 (en) 2008-03-31 2011-01-25 Aptina Imaging Corporation Systems and methods to perform digital correlated double sampling using successive approximation analog to digital conversion techniques
JP5531797B2 (ja) 2010-06-15 2014-06-25 ソニー株式会社 固体撮像素子およびカメラシステム
JP2013240002A (ja) 2012-05-17 2013-11-28 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP6274788B2 (ja) 2013-08-28 2018-02-07 キヤノン株式会社 撮像装置、撮像システム及び撮像装置の駆動方法
US9813652B2 (en) 2013-08-29 2017-11-07 Sony Corporation CMOS image sensor and imaging method implementing correlated double sampling and compression
KR101536649B1 (ko) 2014-04-03 2015-07-15 한국과학기술원 컬럼 ａｄｃ 구조를 갖는 x-선 이미지 센서 및 그 신호처리 방법
WO2016159415A1 (ko) * 2015-04-02 2016-10-06 재단법인 다차원 스마트 아이티 융합시스템 연구단 이미지 센서에서 평균화를 이용한 디지털 출력 노이즈 저감 유닛 및 그 동작 방법
US20180098015A1 (en) 2015-04-14 2018-04-05 Center For Integrated Smart Sensors Foundation Method and apparatus for embodying adc and pga using common amplifier
US9661251B1 (en) 2015-10-30 2017-05-23 Sony Semiconductor Solutions Corporation Adaptive gain control using sample-and-hold circuit for analog CDS
KR102538220B1 (ko) 2018-10-02 2023-06-01 삼성전자주식회사 이미지 센싱 시스템 및 이의 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014471A (en) * 1996-09-08 2000-01-11 Scitex Corporation Apparatus and method for retouching a digital representation of a color image
CN102316280A (zh) * 2010-06-30 2012-01-11 格科微电子（上海）有限公司 图像传感器及消除图像传感器电源噪声的方法
CN102595068A (zh) * 2012-03-15 2012-07-18 天津大学 数字域累加cmos-tdi图像传感器
CN104378559A (zh) * 2013-08-14 2015-02-25 三星电子株式会社 图像传感器和模数转换器及其模数转换方法

Also Published As

Publication number Publication date
US11665446B2 (en) 2023-05-30
KR20200038380A (ko) 2020-04-13
US20200106974A1 (en) 2020-04-02
KR102538220B1 (ko) 2023-06-01
CN110996022A (zh) 2020-04-10
US11172149B2 (en) 2021-11-09
US20220006966A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
CN110996022B (zh) 图像感测系统及其操作方法
EP2048786B1 (en) Data processor, solid-state imaging device, imaging device, and electronic apparatus
EP2104235B1 (en) Analog-to-digital converter, analog-to-digital converting method, solid-state image pickup device.
US9699429B2 (en) Image processing apparatus, imaging device, image processing method, and program for reducing noise or false colors in an image
US8896738B2 (en) Solid-state image pickup device and signal processing method therefor
US7324033B2 (en) Digital-to-analog converter, analog-to-digital converter, and semiconductor device
JP4449565B2 (ja) 物理量分布検知の半導体装置
JP4379504B2 (ja) 固体撮像素子、およびカメラシステム
JP4786631B2 (ja) 固体撮像装置、撮像装置
EP1742369A2 (en) Analog-to-digital converter for an active pixel sensor
US20120104233A1 (en) Solid-state imaging device and method of driving the same
US7876371B2 (en) Systems and methods to perform digital correlated double sampling using successive approximation analog to digital conversion techniques
TW201505443A (zh) 信號處理裝置及方法、攝像元件與攝像裝置
CN107154803B (zh) 信号处理设备、信号处理方法和摄像设备
JP4470839B2 (ja) 半導体装置
US7365888B2 (en) Image read apparatus
US20080018742A1 (en) Analog front-end device and imaging apparatus
KR101007693B1 (ko) 이미지 프로세싱 회로, 및 자동 화이트 밸런스와 자동 노출 조절 파라미터 산출 방법
US20030010895A1 (en) Semiconductor image pickup device having function circuit block
KR20070071073A (ko) 고정 프레임 레이트를 갖는 ｃｍｏｓ 이미지 센서

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant