JP2002083292A - 画像信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 被写界を撮像して画像信号を生成し、該画像
信号のディジタル化と画像処理とを行う画像信号処理装
置に関し、該画像信号をディジタル化して得られるディ
ジタル信号と、画像処理によって生成したディジタル信
号とを同時に取り扱う処理を、簡単な構成により、速や
かに行うことを目的とする。 【解決手段】 アナログの画像信号を生成する撮像部
と、アナログの画像信号をｎビットのディジタル信号に
変換する信号変換部と、ｎビットのディジタル信号に対
して予め決められた画像処理を行い、画像処理の結果を
画素単位で示すｍビットのディジタル信号を生成する画
像処理部と、ｎビットのディジタル信号とｍビットのデ
ィジタル信号とを画素単位で（ｎ＋ｍ）個のビット列と
して保存する記録部と、少なくとも（ｎ＋ｍ）本の信号
線から成り、記録部に保存された（ｎ＋ｍ）個のビット
列に対応するディジタル信号を伝送する単一バスとを備
えて構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、被写界を撮像して
画像信号を生成し、該画像信号のディジタル化と画像処
理とを行う画像信号処理装置に関する。

【０００２】

【従来の技術】従来より、ＣＣＤなどを用いた固体撮像
装置によって生成されるアナログの画像信号に対してＡ
／Ｄ変換を行い、ディジタル化された画像信号に所定の
画像処理を施す画像信号処理装置が知られている。図８
は、従来の画像信号処理装置の概略構成の例を示す図で
ある。

【０００３】図８において、画像信号処理装置２００
は、被写界を撮像して入射光に応じた画素出力に対応す
るアナログの画像信号を生成する固体撮像装置２０１
と、固体撮像装置２０１によって生成されるアナログの
画像信号をディジタル信号に変換するＡ／Ｄ変換器２０
２と、そのディジタル信号を保存する第１のメモリ２０
３と、第１のメモリ２０３に保存されたディジタル信号
に後述する空間的な画像処理や時間的な画像処理を施
し、このような画像処理の結果を示す新たなディジタル
信号を生成するプロセッサ２０４と、プロセッサ２０４
によって生成されたディジタル信号を保存する第２のメ
モリ２０５とを備えている。また、Ａ／Ｄ変換器２０
２、第１のメモリ２０３、プロセッサ２０４および第２
のメモリ２０５は、所定のビット数のディジタル信号が
伝送可能な単一バス２０６に接続されている。

【０００４】すなわち、このような構成の画像信号処理
装置２００では、固体撮像装置２０１で生成されたアナ
ログの画像信号は、Ａ／Ｄ変換器２０２でディジタル信
号に変換され、単一バス２０６を介して第１のメモリ２
０３に保存される。第１のメモリ２０３に保存されたデ
ィジタル信号は、単一バス２０６を介してプロセッサ２
０４に読み出され、プロセッサ２０４の内部で空間的な
画像処理や時間的な画像処理が施される。

【０００５】なお、プロセッサ２０４の内部で行われる
空間的な画像処理の代表的な例としては、エッジ検出や
平滑化、輪郭強調などのフィルタリング処理が挙げられ
る。また、固体撮像装置２０１が画像信号を繰り返し生
成する場合、プロセッサ２０４の内部では、複数のフレ
ーム（連続するフレームに限定されない）に対応する画
像信号に対して時間的な画像処理が可能であり、その代
表例としては、フレーム間差分処理や背景差分処理によ
る動き検出処理（動き検出処理によって実現される輪郭
強調も含む）が挙げられる。

【０００６】プロセッサ２０４は、このような画像処理
の結果として、２値のディジタル信号（場合によって
は、多値のディジタル信号）を生成し、生成したディジ
タル信号を、単一バス２０６を介して、第２のメモリ２
０５に保存する。そして、第１のメモリ２０３に保存さ
れたディジタル信号や第２のメモリ２０５に保存された
ディジタル信号は、プロセッサ２０４による制御に基づ
き、個別に単一バス２０６を介して、外部装置（例え
ば、外部記憶装置、パーソナルコンピュータ、各種ネッ
トワークなど）に伝送される。

【０００７】このように、ディジタル信号を単一バス２
０６を介して伝送する画像信号処理装置２００では、外
部装置との接続が容易であるというメリットがある。

【０００８】

【発明が解決しようとする課題】しかし、単一バス２０
６によるディジタル信号の伝送は、このようなメリット
がある反面、一度に複数のディジタル信号を伝送できな
いという不具合がある。

【０００９】すなわち、画像信号処理装置２００では、
第１のメモリ２０３に保存されているディジタル信号が
単一バス２０６を介して伝送されている間は、第２のメ
モリ２０５に保存されているディジタル信号を伝送する
ことはできない。なお、画像信号処理装置２００では、
Ａ／Ｄ変換器２０２から出力されるディジタル信号と、
プロセッサ２０４による画像処理の結果として生成され
るディジタル信号とを１つのメモリ内の異なるメモリ空
間に保存することが可能である。しかし、これらのディ
ジタル信号は、１つのメモリに保存されたとしても、単
一バス２０６を介して個別にアクセスされることになる
ため、同時に伝送することはできない。

【００１０】このように、画像信号処理装置２００で
は、複数のディジタル信号を外部記録装置に同時に記録
したり、画素単位で複数のディジタル信号を同時に読み
出して画像処理を行うなど、複数のディジタル信号を同
時に取り扱う処理を行うことができないという問題があ
った。このような問題を解消するため、単一バス２０６
に代えて、第１のメモリ２０３に保存されたディジタル
信号を伝送するバスと、第２のメモリ２０５に保存され
たディジタル信号を伝送するバスとを個別に設けて、こ
れらのディジタル信号の並列処理を実現する方法が考え
られている。

【００１１】しかし、このような方法では、複数のバス
を設けることにより装置の構成が複雑になるばかりでな
く、各々のバスを介して伝送されるディジタル信号の同
期をとったり、外部装置との接続の際にバスを切り替え
るなどの複雑な処理を行う必要があるため、複数のディ
ジタル信号を同時に取り扱う処理を高速で行うことは難
しい。なお、このような処理を高速で行うことは、高性
能のプロセッサを用いることによって実現することが可
能であるが、装置全体が高価になるという不具合が発生
する。

【００１２】そこで、請求項１ないし請求項５に記載の
発明は、被写界を撮像して生成した画像信号をディジタ
ル化して得られるディジタル信号と、画像処理によって
生成したディジタル信号とを同時に取り扱う処理を、簡
単な構成で、高速に行うことができる画像信号処理装置
を提供することを目的とする。

【００１３】

【課題を解決するための手段】請求項１に記載の画像信
号処理装置は、被写界を撮像して入射光に応じた画素出
力に対応するアナログの画像信号を生成する撮像部と、
前記アナログの画像信号をｎ個（ｎは自然数）のビット
列に対応するｎビットのディジタル信号に変換する信号
変換部と、前記ｎビットのディジタル信号に対して予め
決められた画像処理を行って、該画像処理の結果を画素
単位で示すｍ個（ｍは自然数）のビット列に対応するｍ
ビットのディジタル信号を生成する画像処理部と、前記
ｎビットのディジタル信号と前記ｍビットのディジタル
信号とを、画素単位で（ｎ＋ｍ）個のビット列として保
存する記録部と、少なくとも（ｎ＋ｍ）本の信号線から
成り、前記記録部に保存された（ｎ＋ｍ）個のビット列
に対応するディジタル信号を伝送する単一バスとを備え
たことを特徴とする。

【００１４】請求項２に記載の画像信号処理装置は、被
写界を撮像して入射光に応じた画素出力に対応するアナ
ログの画像信号を生成すると共に、該画素出力に対して
予め決められた画像処理を行って、該画像処理の結果を
画素単位で示すｍ個（ｍは自然数）のビット列に対応す
るｍビットのディジタル信号を生成する画像処理用撮像
部と、前記アナログの画像信号をｎ個（ｎは自然数）の
ビット列に対応するｎビットのディジタル信号に変換す
る信号変換部と、前記ｍビットのディジタル信号と前記
ｎビットのディジタル信号とを、画素単位で（ｎ＋ｍ）
個のビット列として保存する記録部と、少なくとも（ｎ
＋ｍ）本の信号線から成り、前記記録部に保存された
（ｎ＋ｍ）個のビット列に対応するディジタル信号を伝
送する単一バスとを備えたことを特徴とする。

【００１５】なお、請求項２に記載の画像信号処理装置
において、画像処理用撮像部は、画像処理として、隣接
する画素の画素出力の差異を求め、その差異を示すｍ個
のビット列に対応するｍビットのディジタル信号を生成
しても良いし、被写界の撮像を繰り返し行う場合、同一
の画素に対して異なるタイミングで生成した画素出力の
差異を求め、その差異を示すｍ個のビット列に対応する
ｍビットのディジタル信号を生成しても良い。

【００１６】請求項３に記載の画像信号処理装置は、被
写界を撮像して入射光に応じた画素出力に対応するアナ
ログの画像信号を生成する撮像部と、前記アナログの画
像信号をｎ個（ｎは自然数）のビット列に対応するｎビ
ットのディジタル信号に変換する信号変換部と、前記ｎ
ビットのディジタル信号に対して予め決められた画像処
理を行って、該画像処理の結果を画素単位で示すｍ個
（ｍは自然数）のビット列に対応するｍビットのディジ
タル信号を生成する画像処理部と、前記ｎビットのディ
ジタル信号と前記ｍビットのディジタル信号とを、画素
単位で（ｎ＋ｍ）個のビット列として取り扱って、予め
決められた処理を行う信号処理部とを備えたことを特徴
とする。

【００１７】なお、請求項３に記載の画像信号処理装置
において、信号処理部は、（ｎ＋ｍ）個のビット列に対
する処理として、例えば、（ｎ＋ｍ）個のビット列を外
部装置（例えば、外部記憶装置、パーソナルコンピュー
タ、各種ネットワークなど）に同時に伝送する処理や、
ｎビットのディジタル信号とｍビットのディジタル信号
とを同時に処理対象とする画像処理などを行っても良
い。

【００１８】また、請求項１〜請求項３に記載の画像信
号処理装置において、信号変換部は、前記アナログの画
像信号を、（ｎ＋α）ビットのディジタル信号に変換し
て、そのディジタル信号の上位ｎビットを前記ｎビット
のディジタル信号としても良い。さらに、請求項１、請
求項３に記載の画像信号処理装置において、画像処理部
は、１種類の画像処理に限らず複数種類の画像処理を行
って、各々の画像処理の結果を画素単位で示すビット列
を合わせてｍビットのディジタル信号を生成しても良
い。

【００１９】請求項４に記載の画像信号処理装置は、請
求項１ないし請求項３の何れか１項に記載の画像信号処
理装置において、前記（ｎ＋ｍ）個のビット列のうち、
上位ｍビットに前記ｍビットのディジタル信号に対応す
るビット列を割り当て、下位ｎビットに前記ｎビットの
ディジタル信号に対応するビット列を割り当てることを
特徴とする。

【００２０】請求項５に記載の発明は、請求項１ないし
請求項４の何れか１項に記載の画像信号処理装置におい
て、画像信号処理装置を単一の半導体基板上に形成し、
ＣＭＯＳ回路で構成することを特徴とする。

【００２１】

【発明の実施の形態】以下、図面に基づいて、本発明の
実施形態について詳細を説明する。

【００２２】なお、以下に説明する第１の実施形態は、
請求項１、請求項３および請求項４に記載の発明に対応
する実施形態であり、第２の実施形態は、請求項２およ
び請求項４に記載の発明に対応する実施形態であり、第
３の実施形態は、請求項１、請求項３、請求項４、請求
項５に記載の発明に対応する実施形態である。 《第１の実施形態》図１は、第１の実施形態の画像信号
処理装置１０の概略構成を示す図である。

【００２３】図１において、画像信号処理装置１０は、
被写界を撮像して、複数の画素Ｐ１〜Ｐｋ（図示省略）
の各々の画素出力に対応するアナログの画像信号を生成
する固体撮像装置１と、固体撮像装置１によって生成さ
れるアナログの画像信号をディジタル信号（以下、「デ
ィジタル画像信号」と称する）に変換するＡ／Ｄ変換器
２と、そのディジタル画像信号を保存するメモリ３と、
メモリ３に保存されたディジタル画像信号に画像処理を
施し、新たにディジタル信号（以下、「画像処理信号」
と称する）を生成してメモリ３に保存するプロセッサ４
とを備えている。また、Ａ／Ｄ変換器２、メモリ３およ
びプロセッサ４は、単一バス５に接続されている。

【００２４】なお、第１の実施形態と請求項との対応関
係は、次の通りである。固体撮像装置１は、請求項１、
請求項３に記載の撮像部に対応し、Ａ／Ｄ変換部２は、
請求項１、請求項３に記載の信号変換部に対応し、メモ
リ３は、請求項１に記載の記録部に対応し、プロセッサ
４は、請求項１、請求項３に記載の画像処理部に対応
し、単一バス５は、請求項１に記載の単一バスに対応
し、後述するプロセッサ４による「メモリ３に保存され
たデータを単一バス５を介し８ビットのディジタル信号
として外部装置に伝送する機能」は、請求項３に記載の
信号処理部に対応し、ディジタル画像信号は、請求項
１、請求項３、請求項４に記載の「ｎビットのディジタ
ル信号」に対応し、画像処理信号は、請求項１、請求項
３、請求項４に記載の「ｍビットのディジタル信号」に
対応する。

【００２５】以下、画像信号処理装置１０の動作を説明
する。画像信号処理装置１０では、固体撮像装置１によ
って被写界が撮像されてアナログの画像信号が生成され
ると、Ａ／Ｄ変換器２は、そのアナログの画像信号を７
ビットのディジタル画像信号に変換してメモリ３に保存
する。次に、プロセッサ４は、メモリ３に保存された７
ビットのディジタル画像信号を、単一バス５を介して読
み出し、そのディジタル画像信号に対し、空間的な画像
処理（例えば、エッジ検出や平滑化、輪郭強調などのフ
ィルタリング処理）や時間的な画像処理（例えば、フレ
ーム間差分処理や背景差分処理）を行う。そして、その
処理結果として１ビット（２値）の画像処理信号を生成
し、その１ビットの画像処理信号を、７ビットのディジ
タル画像信号と共に、８ビットのデータとしてメモリ３
に保存する。

【００２６】図２は、メモリ３内のメモリマップを示す
図である。図２に示すように、メモリ３において、アド
レスｘのビット０（最下位ビット：以下、ＬＳＢ（Leas
t Significant Bit）と称する）からビット６までの下
位７ビットには、固体撮像装置１の画素Ｐ１に対応する
７ビットのディジタル画像信号Ｄ０〜Ｄ６が保存され、
同様に、アドレスｘ＋１の下位７ビットには画素Ｐ２に
対応する７ビットのディジタル画像信号Ｄ０〜Ｄ６が保
存される。

【００２７】また、各画素に対応する１ビットの画像処
理信号Ｂ０は、各アドレスの最上位ビット（ビット７：
以下、ＭＳＢ（Most Significant Bit）と称する）に保
存される。なお、メモリ３は、固体撮像装置１の画素数
応分のディジタル画像信号と画像処理信号とを保存する
のに十分なメモリ容量を有するものとする。例えば、固
体撮像装置１の総画素数がｋであるとき、メモリ３はｋ
×８ビット以上の容量を有する。

【００２８】以上説明したようにして８ビットのデータ
としてメモリ３に保存されたディジタル画像信号と画像
処理信号とは、プロセッサ４による制御に基づき、単一
バス５を介し、８ビットのディジタル信号として外部装
置に伝送することができる。図３は、単一バス５におけ
るディジタル画像信号と画像処理信号との配列を示す図
である。

【００２９】図３に示すように、単一バス５において、
ＬＳＢからビット６までの下位７ビットには、ディジタ
ル画像信号Ｄ０〜Ｄ６が割り当てられ、ＭＳＢには画像
処理信号Ｂ０が割り当てられている。そのため、単一バ
ス５は、ディジタル画像信号と画像処理信号との両方を
同時に伝送することができる。

【００３０】ここで、画像処理の一例としてフレーム間
差分処理を行う場合のプロセッサ４の動作を説明する。
ただし、ここでは、固体撮像装置１によって被写界が繰
り返し撮像されている過程において、任意のタイミング
で生成されるアナログの画像信号に対応するフレームを
現フレームと称し、現フレームの一つ前のフレームを前
フレームと称し、前フレームに対応するディジタル画像
信号が既にメモリ３に保存されているものとする。すな
わち、メモリ３のアドレスｘの下位７ビットには、前フ
レームの画素Ｐ１に対応したディジタル画像信号Ｄ０〜
Ｄ６が保存されており、同様に、アドレスｘ＋１，ｘ＋
２，・・・，ｘ＋（ｋ−１）の下位７ビットには画素Ｐ
２，画素Ｐ３，・・・，画素Ｐｋに対応したディジタル
画像信号Ｄ０〜Ｄ６がそれぞれ保存されているものとす
る。

【００３１】プロセッサ４は、固体撮像装置１から現フ
レームにおける画素Ｐ１に対応するアナログの画像信号
が出力されると、そのアナログの画像信号がＡ／Ｄ変換
器２によりディジタル画像信号に変換されるタイミング
に合わせて、メモリ３から前フレームの画素Ｐ１に対応
するディジタル画像信号を読み出す。次に、プロセッサ
４は、前フレームにおける画素Ｐ１に対応するディジタ
ル画像信号と、現フレームにおける画素Ｐ１に対応する
ディジタル画像信号とを比較し、その差異が所定の閾値
を上回るか否かを判定することによって、画素Ｐ１にお
けるフレーム間の差が有意的であるか否か（画素Ｐ１で
動きが検出されたか否か）を判断する。

【００３２】そして、プロセッサ４は、フレーム間の差
が有意的であると判断した場合、画素Ｐ１に対応する画
像処理信号の値を「１」（すなわち、Ｂ０＝「１」）と
し、フレーム間の差が有意的でないと判断した場合、画
素Ｐ１に対応する画像処理信号の値を「０」（すなわ
ち、Ｂ０＝「０」）とする。次に、プロセッサ４は、画
素Ｐ１に対応する画像処理信号の値を、メモリ３のアド
レスｘのＭＳＢに保存し、現フレームに対応するディジ
タル画像信号を、メモリ３のアドレスｘの下位７ビット
に保存する。

【００３３】そして、プロセッサ４は、以上の処理を、
画素Ｐ２，画素Ｐ３，・・・，画素Ｐｋに対して繰り返
し行うことによって、前フレームと現フレームとのフレ
ーム間差分処理を実現する。すなわち、このようなプロ
セッサ４によるフレーム間差分処理によって、各画素に
対応する「前フレームと現フレームとのフレーム間差分
処理の結果を示す２値の画像処理信号」と「現フレーム
に対応するディジタル画像信号」とは、メモリ３内の同
一アドレスに８ビットのデータとして保存されることに
なる。

【００３４】以上説明したように、第１の実施形態で
は、ディジタル画像信号と画像処理信号とを同一メモリ
内の同一のメモリ空間に保存することにより、単一バス
を備えた構成であっても、両方の信号を同時にアクセス
することができる。したがって、ディジタル画像信号と
画像処理信号とを同時に取り扱う処理を高速に行うこと
が可能である。なお、ディジタル画像信号と画像処理信
号とを同時に取り扱う処理としては、両方の信号を外部
装置ヘ同時に伝送する処理の他に、画素単位で両方の信
号を同時に処理対象とする必要がある画像処理などが挙
げられる。

【００３５】また、第１の実施形態では、ディジタル画
像信号と画像処理信号とを同一メモリ内の同一のメモリ
空間に保存するので、大量のメモリを用意する必要もな
く、メモリの容量を低減することができる。さらに、第
１の実施形態では、ディジタル画像信号と画像処理信号
とを同時に外部装置ヘ伝送する処理を、単一バスを介し
て実現できるので、複数のバスを設けた装置で行われて
いたバス間の調整や、外部装置との接続のためのバスの
切り替えなどを行う必要がない。したがって、高性能な
プロセッサも必要なく、装置の構成も簡単になるため、
低廉化と小型化とが図られる。

【００３６】なお、第１の実施形態では、画像処理信号
を、単一バス５やメモリ３内の各アドレスのＭＳＢに割
り当てる場合について説明したが、本発明は、これに限
定されることはなく、画像処理信号を割り当てるビット
は、他のビット（例えば、ＬＳＢ）でも良い。ただし、
第１の実施形態のように、画像処理信号をＭＳＢに割り
当てる場合には、画像データの強調が容易に行えるとい
う利点がある。すなわち、８ビットのデータ列を一つの
値と見なすと、ＭＳＢに「１」が設定された画素（画像
処理の一例として上述したフレーム間差分処理が行われ
た場合、動きが検出された画素に相当する）では、元々
のディジタル画像信号（７ビットのディジタル画像信号
に相当する）の値が２倍されたことになる。したがっ
て、画像処理信号をＭＳＢに割り当てる画像信号処理装
置では、特別な構成や処理を新たに付加することなく、
強調表示などの処理を容易に行うことが可能である。

【００３７】《第２の実施形態》図４は、第２の実施形
態の画像信号処理装置２０の概略構成を示す図である。
図４において、図１に示す画像信号処理装置１０と機能
が同じものについては、同じ符号を付与し、説明を省略
する。なお、第２の実施形態と第１の実施形態との構成
の相違点は、図４の動き検出用固体撮像装置１１および
ラッチ回路１７が、図１の固体撮像装置１およびプロセ
ッサ４に代えて設けられている点である。

【００３８】図４の動き検出用固体撮像装置１１は、ア
ナログの画像信号の他に、被写体の動きの有無を画素単
位で示す１ビットのディジタル信号（画像処理信号に相
当する）を、独立かつ同時に生成して出力するものであ
り、例えば、本出願人が出願した特開平１１−８８０５
号公報に記載の動き検出用固体撮像装置が適用できる。
図５および図６は、動き検出用固体撮像装置１１の構成
例を示す図である。

【００３９】ただし、図５および図６は、特開平１１−
８８０５号公報に記載の動き検出用固体撮像装置の概略
構成を示す模式回路図に相当するため、構成の詳細な説
明は省略する。

【００４０】なお、第２の実施形態と請求項との対応関
係は、次の通りである。動き検出用固体撮像装置１１
は、請求項２に記載の画像処理用撮像部に対応し、Ａ／
Ｄ変換部２は、請求項２に記載の信号変換部に対応し、
メモリ３、ラッチ回路１７は、請求項２に記載の記録部
に対応し、単一バス５は、請求項２に記載の単一バスに
対応し、ディジタル画像信号は、請求項２、請求項４に
記載の「ｎビットのディジタル信号」に対応し、画像処
理信号は、請求項２、請求項４に記載の「ｍビットのデ
ィジタル信号」に対応する。

【００４１】ここで、画像信号処理装置２０全体の動作
の説明に先立ち、動き検出用固体撮像装置１１によっ
て、アナログの画像信号および画像処理信号が生成され
る過程を、図５および図６に基づいて説明する。図５に
おいて、各画素１０１内のフォトダイオードＰＤでは、
入射光に応じた電荷が生成される。このようにして生成
される電荷は、画素１０１内の転送用ＭＯＳトランジス
タＱＴが導通されると、増幅用トランジスタＱＡのゲー
トに転送され、その後、転送用ＭＯＳトランジスタＱＴ
が非導通となると、増幅用トランジスタＱＡのゲート領
域に保持されることになる。

【００４２】いま、前フレームに対する電荷が既に増幅
用トランジスタＱＡのゲート領域に保持され、現フレー
ムに対する電荷がフォトダイオードＰＤによって新たに
生成されている状態を考える。このような状態で画素１
０１内の画素分離用ＭＯＳトランジスタＱＸおよび図６
の異値検出回路１０２内のスイッチ用ＭＯＳトランジス
タＱＲが導通されると、増幅用トランジスタＱＡのゲー
ト領域に保持されている前フレームの信号電荷に応じた
信号出力は、垂直読み出し線１０３を介して異値検出回
路１０２内の信号蓄積用コンデンサＣＲに保持される。

【００４３】また、画素１０１内のリセット用ＭＯＳト
ランジスタＱＰが導通されると、増幅用トランジスタＱ
Ａのゲート領域に保持されている電荷はリセットされ
る。その後、画素１０１内の画素分離用ＭＯＳトランジ
スタＱＸおよび図６のビデオ信号生成回路１０４内のス
イッチ用ＭＯＳトランジスタＱＶが導通されると、ビデ
オ信号生成回路１０４内のホールド容量ＣＶには、画素
１０１内の増幅用トランジスタＱＡのゲート領域がリセ
ットされた状態に応じた信号が保持される。なお、この
ような信号は、リセット時の雑音や増幅用トランジスタ
ＱＡのゲート・ソース間電圧のばらつきを含む信号であ
り、以下、暗信号と称する。

【００４４】続いて、画素１０１内の転送用ＭＯＳトラ
ンジスタＱＴが導通されると、フォトダイオードＰＤに
よって新たに生成された現フレームに対する電荷は、増
幅用トランジスタＱＡのゲートに転送される。このよう
な状態で、画素１０１内の画素分離用ＭＯＳトランジス
タＱＸおよび図６の異値検出回路１０２内のスイッチ用
ＭＯＳトランジスタＱＳが導通されると、増幅用トラン
ジスタＱＡのゲートに転送された現フレームの信号電荷
に応じた信号出力は、垂直読み出し線１０３を介して異
値検出回路１０２内の信号蓄積用コンデンサＣＳに保持
される。すなわち、異値検出回路１０２内の信号蓄積用
コンデンサＣＲには、前フレームに対する電荷が保持さ
れ、信号蓄積用コンデンサＣＳには、現フレームに対す
る電荷が保持されることになる。

【００４５】図６の異値検出回路１０２内の異値検出器
ＸＡは、信号蓄積用コンデンサＣＲと信号蓄積用コンデ
ンサＣＳとに保持された電荷に応じた信号電圧の差の絶
対値を取得し、その絶対値が予め決められた値以上であ
る場合には「１」を示す信号を出力し、絶対値が予め決
められた値未満である場合には「０」を示す信号を出力
する。

【００４６】そして、このようにして異値検出器ＸＡか
ら出力される信号は、シフトレジスタ１０５を介し、画
像処理信号として外部へ出力される。一方、画素１０１
内の増幅用トランジスタＱＡのゲート領域に現フレーム
に対する電荷が転送された状態で、画素分離用ＭＯＳト
ランジスタＱＸが導通されると、ビデオ信号生成回路１
０４内のホールド容量ＣＶには、現フレームに対する電
荷に応じた信号が入力されることになる。この時、ホー
ルド容量ＣＶには、既に上述した暗信号が保持されてい
る。

【００４７】そのため、ホールド容量ＣＶの出力端（ビ
デオ信号生成回路１０４の出力端）からは、現フレーム
に対する電荷に応じた信号から暗信号が除された信号が
出力され、水平走査回路１０６の制御に基づき、アナロ
グの画像信号として外部へ出力されることになる。以上
説明したように、動き検出用固体撮像装置１１は、アナ
ログの画像信号および画像処理信号を独立かつ同時に生
成して出力することができる。

【００４８】以下、画像信号処理装置２０全体の動作を
説明する。画像信号処理装置２０では、上述したように
して、動き検出用固体撮像装置１１からアナログの画像
信号と画像処理信号とが出力されると、Ａ／Ｄ変換器２
は、アナログの画像信号をディジタル画像信号（７ビッ
トのディジタル信号）に変換し、ラッチ回路１７は、画
像処理信号を一旦保持して、Ａ／Ｄ変換器２から出力さ
れるディジタル画像信号と画像処理信号との同期をと
る。

【００４９】メモリ３は、Ａ／Ｄ変換器２から出力され
るディジタル画像信号とラッチ回路１７から出力される
画像処理信号とを、図２に示すメモリマップに準拠し、
８ビットのデータとして保存する。また、このようにし
て保存されたデータは、単一バス５を介し、図３に示す
配列により、８ビットのディジタル信号として外部装置
に伝送される。

【００５０】以上説明したように、第２の実施形態で
は、ディジタル画像信号と画像処理信号とを同一メモリ
内の同一のメモリ空間に保存することにより、単一バス
を備えた構成であっても、両方の信号を同時にアクセス
することができる。そのため、第１の実施形態と同様の
効果を得ることができる。また、第２の実施形態では、
動き検出用固体撮像装置１１によって、アナログの画像
信号と画像処理信号とが独立かつ同時に生成されて出力
されるので、動体検出のための画像処理を行う特別なプ
ロセッサは不要になる。そのため、装置の構成を、第１
の実施形態よりも簡単にすることが可能である。

【００５１】なお、第２の実施形態では、動き検出用固
体撮像装置１１からアナログの画像信号と１ビットの画
像処理信号とが出力されるが、Ａ／Ｄ変換器２およびラ
ッチ回路１７を動き検出用固体撮像装置１１の内部に設
け、動き検出用固体撮像装置１１から、直接、各画素に
対応する７ビットのディジタル画像信号と１ビットの画
像処理信号とを出力する構成にしても良い。

【００５２】また、第２の実施形態では、動き検出用固
体撮像装置１１を備えた画像信号処理装置２０について
説明したが、本発明は、動き検出用固体撮像装置１１に
限定されず、画像処理の結果を画素単位で表すディジタ
ル信号（画像処理信号に相当する）を出力することがで
きる固体撮像装置であれば、如何なる画像処理を実現す
る固体撮像装置であっても適用することができる。例え
ば、本出願人が出願した特開平１１−２２５２８９５号
公報に記載のエッジ検出用固体撮像装置が適用できる。

【００５３】《第３の実施形態》図７は、第３の実施形
態の画像信号処理装置３０の概略構成を示す図である。
図７において、画像信号処理装置３０は、単一の半導体
基板上に形成され、入射光に応じた電気信号（画素出力
に相当する）を生成する複数のフォトダイオードおよび
読み出し機構から成るフォトダイオードアレイ３１と、
フォトダイオードアレイ３１からの電気信号の読み出し
動作を制御するタイミング信号を発生するタイミング発
生回路３２と、各々のフォトダイオードから読み出され
た電気信号を走査してアナログの画像信号として出力す
る垂直スキャナ３３および水平スキャナ３４と、垂直ス
キャナ３３および水平スキャナ３４を介して出力される
アナログの画像信号を増幅するアンプ３５と、アンプ３
５で増幅されたアナログの画像信号をディジタル画像信
号に変換するＡ／Ｄ変換回路３６と、Ａ／Ｄ変換回路３
６から出力されるディジタル画像信号を保存するメモリ
回路３７と、メモリ回路３７に保存されたディジタル画
像信号に第１の実施形態と同様にして画像処理を施し、
画像処理信号を生成してメモリ回路３７に保存するプロ
セッサ３８と、メモリ回路３７に保存された８ビットの
データを外部装置に出力するインターフェース回路３９
とで構成される。また、Ａ／Ｄ変換回路３６、メモリ回
路３７、プロセッサ３８およびインタフェース回路３９
とは、単一バス４０に接続されている。

【００５４】ただし、画像信号処理装置３０では、フォ
トダイオードアレイ３１以外の構成要素はＣＭＯＳ回路
で構成されているものとする。このように、フォトダイ
オードアレイ３１以外の各構成要素をＣＭＯＳ回路で構
成する技術は、公知であり、撮像部（図７のフォトダイ
オードアレイ３１に相当する）とＣＭＯＳ回路とを同一
半導体基板上に形成する技術は、例えば、特開平８−３
３５６８８号公報に開示されているため、ここでは、こ
れらの技術の説明は省略する。

【００５５】なお、第３の実施形態と請求項との対応関
係は、次の通りである。フォトダイオードアレイ３１、
タイミング発生回路３２、垂直スキャナ３３、水平スキ
ャナ３４、アンプ３５は、請求項１、請求項３に記載の
撮像部に対応し、Ａ／Ｄ変換回路３６は、請求項１、請
求項３に記載の信号変換部に対応し、メモリ回路３７
は、請求項１に記載の記録部に対応し、プロセッサ３８
は、請求項１、請求項３に記載の画像処理部に対応し、
単一バス４０は、請求項１に記載の単一バスに対応し、
後述するインタフェース回路３９による「メモリ回路３
７に保存されたデータを単一バス４０を介し８ビットの
ディジタル信号として外部装置に伝送する機能」は、請
求項３に記載の信号処理部に対応し、ディジタル画像信
号は、請求項１、請求項３、請求項４に記載の「ｎビッ
トのディジタル信号」に対応し、画像処理信号は、請求
項１、請求項３、請求項４に記載の「ｍビットのディジ
タル信号」に対応する。また、画像信号処理装置３０
は、請求項１、請求項３、請求項４、請求項５に記載の
画像信号処理装置に対応する。

【００５６】以下、画像信号処理装置３０の動作を説明
する。画像信号処理装置３０では、アンプ３５で増幅さ
れたアナログの画像信号は、Ａ／Ｄ変換回路３６によっ
て、７ビットのディジタル画像信号に変換されてメモリ
回路３７に保存される。プロセッサ３８は、このように
してメモリ回路３７に保存された７ビットのディジタル
画像信号を、単一バス４０を介して読み出し、そのディ
ジタル画像信号に対し、第１の実施形態のプロセッサ４
と同様に、空間的な画像処理や時間的な画像処理を行
う。そして、その処理結果として１ビット（２値）の画
像処理信号を生成し、その１ビットの画像処理信号と７
ビットのディジタル画像信号とを、図２に示すメモリマ
ップに準拠し、８ビットのデータとして保存する。

【００５７】インタフェース回路３９は、このようにし
て保存されたデータを、単一バス４０を介し、図３に示
す配列により、８ビットのディジタル信号として外部装
置に伝送する。以上説明したように、第３の実施形態で
は、ディジタル画像信号と画像処理信号とを同一メモリ
内の同一のメモリ空間に保存することにより、単一バス
を備えた構成であっても、両方の信号を同時にアクセス
することができる。そのため、第１の実施形態と同様の
効果を得ることができる。

【００５８】また、第３の実施形態では、ディジタル画
像信号および画像処理信号の生成と、両方の信号を単一
バスを介して同時に外部装置に伝送する処理とを、単一
の半導体基板（１チップ）上で行うことができる共に、
フォトダイオードアレイ３１以外の構成要素をＣＭＯＳ
回路で構成することにより単一電源での駆動が可能とな
り部品点数を減らすことができる。

【００５９】そのため、第３の実施形態によれば、第１
の実施形態よりも、一層の小型化が図られる。また、Ｃ
ＭＯＳ回路で構成される各々の構成要素は、ＣＭＯＳプ
ロセスで一括して製造できるため、製造工程が低減され
て装置全体の低廉化が可能となる。ところで、ＣＭＯＳ
回路は消費電力を非常に小さく抑えられることが一般に
知られている。第３の実施形態では、フォトダイオード
アレイ３１以外の構成要素をＣＭＯＳ回路で構成してい
るので、装置全体の低消費電力化も可能である。

【００６０】そのため、第３の実施形態の画像信号処理
装置３０は、携帯機器やゲーム機器など小型、低消費電
力が必要とされる機器への応用も可能となり、応用範囲
が広いという効果もある。なお、第３の実施形態は、プ
ロセッサ３８によって画像処理を行って画像処理信号を
生成しており、第１の実施形態の画像信号処理装置１０
に相当する構成要素を単一の半導体基板上に形成する例
を示したことになるが、本発明は、これに限定されるも
のではなく、第２の実施形態の画像信号処理装置２０の
ように、固体撮像装置内で画像処理信号を生成する画像
信号処理装置の構成要素を単一の半導体基板上に形成し
ても良い。

【００６１】また、上述した各実施形態では、７ビット
のディジタル画像信号と１ビットの画像処理信号とが８
ビットのデータとして保存され、単一バスを介して８ビ
ットのディジタル信号として伝送されるが、本発明は、
これに限定されるものではなく、他のビット数でも適用
できることは明らかである。すなわち、Ａ／Ｄ変換時の
分解能をｎビットとし、画像処理信号がｍビット（２値
または多値）のディジタル信号であるとすると、ディジ
タル画像信号と画像処理信号とを（ｎ＋ｍ）ビットのデ
ィジタル信号として取り扱うことができる。

【００６２】なお、多値のディジタル信号を画像処理信
号として生成する画像処理としては、フレーム間差分処
理において、前フレームに対応するディジタル画像信号
と現フレームに対応するディジタル画像信号との変化量
（符号を含んでも良い）を示す多値のデータを、そのま
ま、画像処理信号とする処理などが挙げられる。ところ
で、このような変化量の符号は、前フレームと現フレー
ムとの間で、輝度が暗い状態から明るい状態に変化した
か／明るい状態から暗い状態に変化したか示す情報とし
て用いることが可能である。

【００６３】また、第１の実施形態および第３の実施形
態では、プロセッサ４，３８によって複数種類の画像処
理を行うことが可能であるため、これらの画像処理の各
々の結果を画素単位で示すビット列を合わせて、多値の
画像処理信号とすることもできる。ところで、上述した
各実施形態では、アナログの画像信号を７ビットのディ
ジタル画像信号に変換しているが、アナログの画像信号
を８ビットのディジタル信号に変換し、そのディジタル
信号のうち、上位７ビットに対応するディジタル信号
を、７ビットのディジタル画像信号として用いても、デ
ィジタル画像信号の精度が著しく損なわれることはな
い。

【００６４】そのため、Ａ／Ｄ変換器２やＡ／Ｄ変換回
路３６に代えて、Ａ／Ｄ変換時の分解能が８ビットであ
る既存のＡ／Ｄ変換器やＡ／Ｄ変換回路を代用すること
が可能である。すなわち、Ａ／Ｄ変換時の分解能が（ｎ
＋α）ビットのＡ／Ｄ変換器を用いた場合でも、（ｎ＋
α）ビットのディジタル信号の上位ｎビットのみをディ
ジタル画像信号とすることにより、このようなｎビット
のディジタル画像信号と、ｍビットの画像処理信号と
は、（ｎ＋ｍ）ビットのディジタル信号として取り扱う
ことが可能である。

【００６５】

【発明の効果】以上説明したように、請求項１および請
求項２に記載の発明では、被写界を撮像して生成した画
像信号をディジタル化して得られるｎビットのディジタ
ル信号と、画像処理によって生成したｍビットのディジ
タル信号とを、画素単位で（ｎ＋ｍ）個のビット列とし
て保存し、単一バスを介して伝送するので、両方のディ
ジタル信号を同時に伝送することができる。

【００６６】そのため、請求項１および請求項２に記載
の発明によれば、各々のディジタル信号を異なるメモリ
に保存して個別にアクセスする必要があった従来の画像
信号処理装置と比べ、装置の構成を簡素化することがで
きると共に、両方のディジタル信号を同時に取り扱う処
理を高速に行うことができる。また、各々のディジタル
信号の伝送を複数のバスを介して実現する画像信号処理
装置と比べ、装置の構成を簡素化することができると共
に、高性能なプロセッサを用いることなく、両方のディ
ジタル信号を同時に取り扱う処理を高速に行うことがで
きる。

【００６７】請求項３に記載の発明は、被写界を撮像し
て生成した画像信号をディジタル化して得られるｎビッ
トのディジタル信号と、画像処理によって生成したｍビ
ットのディジタル信号とを、画素単位で（ｎ＋ｍ）個の
ビット列として取り扱って予め決められた処理を行う。
したがって、このような処理に際して、各々のディジタ
ル信号を異なるメモリに個別に保存したり、複数のバス
を介して個別に伝送する必要がなく、単一のメモリや単
一バスを利用することが可能である。そのため、装置の
構成を簡素化することができると共に、高性能なプロセ
ッサを用いることなく、両方のディジタル信号を同時に
取り扱う処理を高速に行うことができる。

【００６８】すなわち、請求項１ないし請求項３に記載
の発明によれば、両方のディジタル信号を同時に取り扱
う処理を、簡単な構成で、高速に行うことが可能であ
る。また、請求項４に記載の発明では、画像処理によっ
て生成したｍビットのディジタル信号を、（ｎ＋ｍ）個
のビット列の上位ｍビットに割り当てるので、（ｎ＋
ｍ）個のビット列を一つの値と見なすと、その値の大小
に画像処理の結果が反映され易い。そのため、その値の
大小によって画像処理の結果を容易に把握できるので、
画像信号をディジタル化して得られるｎビットのディジ
タル信号に、画像処理の結果に応じた処理を行う場合で
あっても、その処理を高速に行うことが可能である。

【００６９】さらに、請求項５に記載の発明では、画像
信号処理装置を単一の半導体基板上に形成し、ＣＭＯＳ
回路で構成するので、単一電源での駆動が可能となり部
品点数を減らすことができ、低消費電力化や一層の小型
化が図られる。

【図面の簡単な説明】

【図１】第１の実施形態の画像信号処理装置の概略構成
を示す図である。

【図２】メモリマップを示す図である。

【図３】単一バスにおけるディジタル画像信号と画像処
理信号との配列を示す図である。

【図４】第２の実施形態の画像信号処理装置の概略構成
を示す図である。

【図５】動き検出用固体撮像装置の構成例を示す図であ
る。

【図６】動き検出用固体撮像装置の構成例を示す図（続
き）である。

【図７】第３の実施形態の画像信号処理装置の概略構成
を示す図である。

【図８】従来の画像信号処理装置の概略構成の例を示す
図である。

【符号の説明】

１，２０１ 固体撮像装置 ２，２０２ Ａ／Ｄ変換器 ３ メモリ ４，３８，２０４ プロセッサ ５，４０ 単一バス １０，２０，３０，２００ 画像信号処理装置 １１，１００ 動き検出用固体撮像装置 １７ ラッチ回路 ３１ フォトダイオードアレイ ３２ タイミング発生回路 ３３ 垂直スキャナ ３４ 水平スキャナ ３５ アンプ ３６ Ａ／Ｄ変換回路 ３７ メモリ回路 ３９ インターフェース回路 １０１ 画素 １０２ 異値検出回路 １０３ 垂直読み出し線 １０４ ビデオ信号生成回路 １０５ シフトレジスタ １０６ 水平走査回路 ＰＤ フォトダイオード ＱＴ 転送用ＭＯＳトランジスタ ＱＡ 増幅用トランジスタ ＱＸ 画素分離用ＭＯＳトランジスタ ＱＲ スイッチ用ＭＯＳトランジスタ ＣＲ 信号蓄積用コンデンサ ＱＰ リセット用ＭＯＳトランジスタ ＱＶ スイッチ用ＭＯＳトランジスタ ＣＶ ホールド容量 ＱＳ スイッチ用ＭＯＳトランジスタ ＣＲ，ＣＳ 信号蓄積用コンデンサ ＸＡ 異値検出器 ２０３ 第１のメモリ ２０５ 第２のメモリ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B047 AB04 BB04 BC01 CA23 CB25 DB01 EA02 5C024 CY22 GX03 GY35 HX22 HX23 HX27 HX58 JX21 5C052 AA17 AB05 DD02 GA02 GA09 GB04 GC07 GE04

Claims (5)

【特許請求の範囲】
1. 【請求項１】 被写界を撮像して入射光に応じた画素出
   力に対応するアナログの画像信号を生成する撮像部と、 前記アナログの画像信号をｎ個（ｎは自然数）のビット
   列に対応するｎビットのディジタル信号に変換する信号
   変換部と、 前記ｎビットのディジタル信号に対して予め決められた
   画像処理を行って、該画像処理の結果を画素単位で示す
   ｍ個（ｍは自然数）のビット列に対応するｍビットのデ
   ィジタル信号を生成する画像処理部と、 前記ｎビットのディジタル信号と前記ｍビットのディジ
   タル信号とを、画素単位で（ｎ＋ｍ）個のビット列とし
   て保存する記録部と、 少なくとも（ｎ＋ｍ）本の信号線から成り、前記記録部
   に保存された（ｎ＋ｍ）個のビット列に対応するディジ
   タル信号を伝送する単一バスとを備えたことを特徴とす
   る画像信号処理装置。
2. 【請求項２】 被写界を撮像して入射光に応じた画素出
   力に対応するアナログの画像信号を生成すると共に、該
   画像信号に対して予め決められた画像処理を行って、該
   画像処理の結果を画素単位で示すｍ個（ｍは自然数）の
   ビット列に対応するｍビットのディジタル信号を生成す
   る画像処理用撮像部と、 前記アナログの画像信号をｎ個（ｎは自然数）のビット
   列に対応するｎビットのディジタル信号に変換する信号
   変換部と、 前記ｍビットのディジタル信号と前記ｎビットのディジ
   タル信号とを、画素単位で（ｎ＋ｍ）個のビット列とし
   て保存する記録部と、 少なくとも（ｎ＋ｍ）本の信号線から成り、前記記録部
   に保存された（ｎ＋ｍ）個のビット列に対応するディジ
   タル信号を伝送する単一バスとを備えたことを特徴とす
   る画像信号処理装置。
3. 【請求項３】 被写界を撮像して入射光に応じた画素出
   力に対応するアナログの画像信号を生成する撮像部と、 前記アナログの画像信号をｎ個（ｎは自然数）のビット
   列に対応するｎビットのディジタル信号に変換する信号
   変換部と、 前記ｎビットのディジタル信号に対して予め決められた
   画像処理を行って、該画像処理の結果を画素単位で示す
   ｍ個（ｍは自然数）のビット列に対応するｍビットのデ
   ィジタル信号を生成する画像処理部と、 前記ｎビットのディジタル信号と前記ｍビットのディジ
   タル信号とを、画素単位で（ｎ＋ｍ）個のビット列とし
   て取り扱って、予め決められた処理を行う信号処理部と
   を備えたことを特徴とする画像信号処理装置。
4. 【請求項４】 請求項１ないし請求項３の何れか１項に
   記載の画像信号処理装置において、 前記（ｎ＋ｍ）個のビット列のうち、上位ｍビットに前
   記ｍビットのディジタル信号に対応するビット列を割り
   当て、下位ｎビットに前記ｎビットのディジタル信号に
   対応するビット列を割り当てることを特徴とする画像信
   号処理装置。
5. 【請求項５】 画像信号処理装置を単一の半導体基板上
   に形成し、ＣＭＯＳ回路で構成することを特徴とする請
   求項１ないし請求項４の何れか１項に記載の画像信号処
   理装置。