CN103996537A - 多层陶瓷电子元件及其制备方法 - Google Patents

多层陶瓷电子元件及其制备方法 Download PDF

Info

Publication number
CN103996537A
CN103996537A CN201310228286.4A CN201310228286A CN103996537A CN 103996537 A CN103996537 A CN 103996537A CN 201310228286 A CN201310228286 A CN 201310228286A CN 103996537 A CN103996537 A CN 103996537A
Authority
CN
China
Prior art keywords
outer electrode
main body
thickness
resilient coating
ceramic electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310228286.4A
Other languages
English (en)
Other versions
CN103996537B (zh
Inventor
全炳俊
李圭夏
具贤熙
金昶勋
朴明俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN103996537A publication Critical patent/CN103996537A/zh
Application granted granted Critical
Publication of CN103996537B publication Critical patent/CN103996537B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Abstract

本发明提供了一种多层陶瓷电子元件及其制备方法，该多层陶瓷电子元件包括：具有内部电极形成其中的陶瓷主体；形成在所述陶瓷主体的外表面并连接到所述内部电极的外部电极；和在所述陶瓷主体的内部方向上，在陶瓷主体的外表面中，形成在所述内部电极和所述外部电极之间的接触面上的缓冲层，其中，当用T表示所述外部电极的厚度，用t表示所述缓冲层的厚度，用TA表示活性区域的厚度，以及用TC表示所述陶瓷主体的厚度时，T≤10μm，TA/TC>0.8，以及t≤5μm，以致可以实现具有优异可靠性的多层陶瓷电子元件。

Description

多层陶瓷电子元件及其制备方法
相关申请的交叉引用
本申请要求2013年2月20日提交到韩国知识产权局的韩国专利申请No.10-2013-0018275的优先权，该申请的全部内容引入本申请中以作参考。
技术领域
本发明涉及多层陶瓷电子元件，并且更具体地，涉及具有优良可靠性的多层陶瓷电子元件。
背景技术
随着电子产品具有小型化和高功能化的趋势，电子元件也相应需要具有较小的尺寸和较大的电容。由于对电子元件的小型化和高电容量的需要，随着电子元件能够被小型化并且提供高水平的电容，多层陶瓷电子元件正在引起注意，并且因此，对多层陶瓷电子元件的需求增加。
为了在多层陶瓷电子元件中实现小型化和高水平的电容，多层陶瓷电子元件中的内部电极需要同时变薄并且大量层压。
通常，提供在多层陶瓷电子元件上的外部电极可以含有玻璃组分，并且玻璃组分在烧结过程中可以扩散并渗透到陶瓷主体中。由于这个原因，存在于外部电极中的玻璃组分的含量降低，导致外部电极的致密性降低。
在外部电极的致密性降低的情况下，电镀液等可以通过外部电极渗透，引起产品可靠性恶化。
在相关技术文献1中，公开了提供在陶瓷主体整个表面的扩散层。相关文献2公开了与那些外部电极具有相同导电特性的导电部分被包括在与外部电极的位置相对应的最外面陶瓷层的部分，以由此提高它们之间的粘结性能。
[相关技术文献]
（专利文献1）日本专利公开特许公报No.2009-1645
（专利文献2）日本专利公开特许公报No.6-151234
发明内容
本发明的一方面提供了通过防止外部电极致密性恶化来对电镀液等的渗透具有优良抵抗性的多层陶瓷电子元件。
根据本发明的一方面，提供了一种多层陶瓷电子元件，该多层陶瓷电子元件包括：具有内部电极形成其中的陶瓷主体；形成在所述陶瓷主体的外表面并连接到所述内部电极的外部电极；和在所述陶瓷主体的内部方向上，在陶瓷主体的外表面中，形成在所述内部电极和所述外部电极之间的接触面上的缓冲层，其中，当用T表示所述外部电极的厚度，用t表示所述缓冲层的厚度，用TA表示活性区域的厚度，以及用TC表示所述陶瓷主体的厚度时，T≤10μm，TA/TC>0.8，以及t≤5μm。
所述缓冲层可以具有50%以上的硼含量。
所述陶瓷主体可以具有长方体形状。
所述内部电极可以具有矩形形状。
所述外部电极可以形成在所述陶瓷主体的端面上。
所述外部电极可以延伸至所述陶瓷主体的上面、下面和侧面的部分。
所述陶瓷主体可以含有钛酸钡或钛酸锶。
所述外部电极可以含有玻璃。
所述内部电极可以含有选自由金（Au）、银（Ag）、铜（Cu）、镍（Ni）、钯（Pd）、铂（Pt）和它们的合金组成的组中的至少一种。
所述外部电极可以含有选自由金（Au）、银（Ag）、钯（Pd）、铜（Cu）、镍（Ni）和它们的合金组成的组中的至少一种。
根据本发明的另一方面，提供了一种多层陶瓷电子元件，该多层陶瓷电子元件包括：外部电极，该外部电极包括形成在陶瓷主体端面上彼此相反的第一和第二外部电极；内部电极，该内部电极包括彼此分离并层压在所述陶瓷主体内部的第一和第二内部电极，所述第一和第二内部电极分别连接到所述第一和第二外部电极；以及在所述陶瓷主体的内部方向上从所述陶瓷主体的端面形成的缓冲层，其中，当用T表示所述外部电极的厚度，用t表示所述缓冲层的厚度，用TA表示活性区域的厚度，以及用TC表示所述陶瓷主体的厚度时，T≤10μm，TA/TC>0.8，以及t≤5μm。
所述缓冲层可以提供为从所述陶瓷主体的端面到检测到硼组分的部分的区域。
所述陶瓷主体可以具有长方体形状。
所述内部电极可以具有矩形形状。
所述外部电极可以延伸至所述陶瓷主体的上面、下面和侧面的部分。
所述陶瓷主体可以含有钛酸钡或钛酸锶。
所述外部电极可以含有玻璃。
所述内部电极可以含有选自由金、银、铜、镍、钯、铂和它们的合金组成的组中的至少一种。
所述外部电极可以含有选自由金、银、钯、铜、镍和它们的合金组成的组中的至少一种。
根据本发明的另一方面，提供了一种制备多层陶瓷电子元件的方法，该方法包括：制备含有玻璃的用于外部电极的浆糊；通过使用用于外部电极的浆糊在烧结的芯片上形成外部电极，内部电极层压在烧结的芯片中；以及通过在玻璃的软化点或更高的温度下调节升温速率以控制缓冲层的厚度来烧结所述外部电极。
可以增大升温速率以降低所述缓冲层的厚度。
可以降低升温速率以增大所述缓冲层的厚度。
根据本发明的另一方面，提供了一种制备多层陶瓷电子元件的方法，该方法包括：制备含有玻璃的用于外部电极的浆糊；通过使用用于外部电极的浆糊在烧结的芯片上形成外部电极，内部电极层压在烧结的芯片中；以及烧结所述外部电极，其中，在用于外部电极的浆糊的制备过程中，通过调节玻璃中含有的碱金属和氧化钒的含量控制缓冲层的厚度。
所述碱金属可以选自由锂（Li）、钠（Na）、钾（K）、铷（Rb）和铯（Cs）组成的组中的至少一种。
通过增加碱金属和氧化钒的含量可以增加所述缓冲层的厚度。
通过降低碱金属和氧化钒的含量可以降低所述缓冲层的厚度。
此处，在烧结过程中，通过在玻璃的软化点或更高的温度下调节升温速率可以控制所述缓冲层的厚度。
可以增大升温速率以降低所述缓冲层的厚度。
可以降低升温速率以增大所述缓冲层的厚度。
附图说明
结合附图的详细描述将更清楚地理解本发明的上述和其他方面、特征和其它优点，其中：
图1是根据本发明的实施方式的多层陶瓷电子元件的透视图；
图2是沿图1的X-X’线的剖视图。
具体实施方式
在下文中，将参考附图详细描述本发明的实施方式。然而，本发明可以以许多不同的形式来体现，并且不应该被解释为限于这里所阐述的实施方式。
相反，提供这些实施方式是为了使本发明公开的彻底和完整，并且向本领域的技术人员充分地传达本发明的范围。
图1是根据本发明的实施方式的多层陶瓷电子元件的透视图。图2是沿图1的X-X’线的剖视图。
参见图1和2，根据本发明的实施方式的多层陶瓷电子元件可以包括陶瓷主体10、层压在陶瓷主体10内部的内部电极30、形成在陶瓷主体10外表面上的外部电极20，和形成在陶瓷主体内部的缓冲层41和42。
陶瓷主体10可以具有长方体形状。“L方向”、“W方向”和“T方向”可以分别表示“长度方向”、“宽度方向”和“厚度方向”。本文中，厚度方向可以指内部电极30被层压的方向。关于陶瓷主体10，宽度可以等于它的厚度。陶瓷主体10可以包括上表面S1、下表面S4、侧表面S3和S6，以及端面S2和S5。
陶瓷主体10可以含有具有高介电常数的电介质材料，具体地，钛酸钡或钛酸锶。然而，本发明不限于此。
由于电介质材料包括电偶极子，它可能能够积累更大量的电荷。
外部电极20可以形成在陶瓷主体10的外表面上，以及具体地，可以形成在它的长度方向（“L方向”）的端面S2和S5上。外部电极20可以延长到陶瓷主体10的上表面S1和下表面S4以及侧表面S3和S6的部分。
外部电极20可以包括第一和第二外部电极21和22，并且可以施加具有相反极性的电荷到第一和第二外部电极21和22。
外部电极20可以含有导电金属和玻璃。导电金属可以包括选自由金、银、钯、铜、镍和它们的合金组成的组中的至少一种。
玻璃可以添加到形成在外部电极20中的填充孔隙中，并且因此可以提高外部电极20的致密性。当在外部电极20中存在孔隙时，电镀液等可能通过孔隙渗透，导致电子元件的可靠性恶化。
内部电极30可以层压在陶瓷主体10的内部，并且可以具有矩形形状，没有限制。内部电极30可以包括第一和第二内部电极31和32。第一和第二内部电极31和32可以在相反方向拔出并且分别连接到第一和第二外部电极21和22，以致第一和第二内部电极31和32可以带有具有相反极性的电荷。
内部电极30可以含有选自由金、银、铜、镍、钯、铂和它们的合金组成的组中的至少一种。然而，本发明不限于此，而且能够给予内部电极30电导率的任意一种材料都可以使用，没有特别限制。
缓冲层41和42可以分别形成在陶瓷主体10从第一和第二内部电极31和32与第一和第二外部电极21和22之间的接触面51和52的内部方向上。接触面是指在陶瓷主体10的外表面中内部电极30接触外部电极20的陶瓷主体10的表面。具体地，参见图2，陶瓷主体的端面S2和S5可以为接触面51和52。
外部电极20中含有的玻璃组分可能通过陶瓷主体10的晶界渗透到陶瓷主体10中。渗透到陶瓷主体10中的玻璃组分可能溶解组成陶瓷主体10的氧化物，并且因此可以形成玻璃相的缓冲层41和42。
根据组成玻璃的元素的含量，缓冲层41和42可以高于陶瓷主体10。组成玻璃的元素可以主要包括硅（Si）、硼（B）等，能够形成玻璃网状结构的元素等等。
从不同的视角，根据钡（Ba）的含量，缓冲层41和42可以低于陶瓷主体10。陶瓷主体10可以主要由钛酸钡组成。在玻璃从外部电极20渗透的情况下，钡（Ba）的含量可能相对较低。
缓冲层41和42可以由检测到硼（B）（一种组成玻璃组分的元素并且在陶瓷基体材料中不存在）的区域界定。
缓冲层41或42的厚度（t）可以为缓冲层41或42在长度方向（‘L’方向）的尺寸，该尺寸从陶瓷主体10的端面S2和S5测量。
缓冲层41或42的厚度（t）可以从陶瓷主体10的端面S2或S5在长度方向使用EPMA，EDX等等扫描测量。即，缓冲层41或42的厚度（t）可以通过从陶瓷主体10的端面到检测到硼（B）的区域的距离确定。
缓冲层41或42的厚度（t）可以提供为平均值。缓冲层41或42的厚度（t）可以通过使用扫描电子显微镜扫描通过陶瓷主体10的长度方向和厚度方向（L-T横截面）定义的横截面获得的图像，测量该图像上的10个等距点区域的厚度值，然后平均测量的数值而确定。
10个区域可以分别为对应于从陶瓷主体的中心到厚度方向的两侧的内部电极的5层的区域。
在本发明的实施方式中，外部电极的厚度（T）可以小于或等于10μm。即，T≤10μm。
随着内部电极的厚度变薄，由于外部电极的致密性的恶化可能恶化可靠性。本发明旨在解决当外部电极的厚度（T）小于或等于10μm时可能出现可靠性恶化的问题。
关于随着外部电极的厚度降低可靠性恶化的事实，当缓冲层的厚度具有相同的厚度时，在外部电极的烧结过程中，从外部电极移向陶瓷主体的玻璃的含量可能不变。因此，随着外部电极的厚度的降低，外部电极中剩余的玻璃的含量可以更小。
玻璃可以用于填充外部电极的孔隙。所以，随着玻璃含量变得更小，外部电极可能含有更多孔隙。因此，在电镀过程中电镀液可以通过孔隙容易地渗透，并且因此可以进一步恶化可靠性。
就形成在陶瓷主体10的端面S2或S5上的外部电极20而论，外部电极20的厚度（T）可以指从陶瓷主体10的端面S2或S5在长度方向（‘L’方向）的尺寸。
外部电极20的厚度（T）可以通过平均值表示。
外部电极20的厚度（T）可以通过使用扫描电子显微镜通过在陶瓷主体10的宽度方向扫描陶瓷主体10的长度方向（L方向）和厚度方向（T方向）（L-T横截面）定义的横截面获得的图像，通过测量该图像上陶瓷主体10在厚度方向上的中心部分的任意10个区域的厚度，然后平均测量的数值而确定。
在宽度方向的中心部分可以为从陶瓷主体10的中心朝向陶瓷主体的宽度方向（在陶瓷主体10的宽度的30%以内）的两侧的范围区域。在上述范围内，外部电极20的厚度（T）可以显示出稳定值。
在宽度方向的中心部分可以为从陶瓷主体10的中心朝向陶瓷主体的厚度方向（在第五个内部电极30以内）的两侧的范围区域。
另外，活性区域的厚度（TA）与陶瓷主体的厚度（TC）的比值TA/TC可以大于0.8。即，TA/TC>0.8。
活性区域A可以指在陶瓷主体的厚度方向（T方向）在最上面的内部电极31a和最下面的内部电极31b之间的区域。覆盖区C可以指陶瓷主体10的上表面S1和最上面的内部电极31a之间的区域以及陶瓷主体10的下表面S4和最下面的内部电极31b之间的区域。
当涉及外部电极的金属元素扩散到内部电极的现象时，外部电极的玻璃可以扩散到陶瓷主体中。随着外部电极扩散到内部电极的金属元素的含量增加，外部电极的玻璃可以进一步扩散。随着存在于陶瓷主体的内部电极增多，外部电极的玻璃的运动可以进一步增加。
事实上，活性区域的厚度与陶瓷主体的厚度的比值大可以意味着在陶瓷主体中内部电极的百分比是大的。因此，随着活性区域的厚度与陶瓷主体的厚度相比的比值增大，可以进一步增加外部电极的玻璃的运动。
随着外部电极的玻璃的离去，存在于外部电极的玻璃的含量进一步降低，并且因此电镀液等可以通过外部电极的孔隙渗透，导致可靠性恶化。
在本发明中，缓冲层41或42的厚度（t）可以小于或等于5μm。即，t≤5μm。
当缓冲层41或42的厚度（t）为5μm以上时，可靠性可能恶化。缓冲层41或42的厚度（t）为5μm以上的情况可以指在外部电极20中含有大量的玻璃渗透或扩散到陶瓷主体10以形成相对厚的缓冲层41或42的情况。
外部电极20中含有的玻璃渗透或扩散到陶瓷主体10，并且因此外部电极20中含有的玻璃的含量可能下降，并且可能在外部电极20中存在更多的孔隙以降低外部电极20的致密性。
在外部电极20的致密性降低的情况下，电镀液可以通过外部电极20渗透，导致可靠性的恶化。当外部电极20的厚度（T）降低时，这种现象可能更严峻。
缓冲层41和42可以对缓解由于内部电极30和外部电极20之间的金属元素的互扩散产生的压力产生作用，并且这将进行如下解释。
首先，将描述由于内部电极和外部电极之间的金属元素的互扩散在陶瓷主体中产生的压力的原理。
外部电极20中含有的导电金属的扩散率可以大于内部电极30中含有的导电金属的扩散率。具体地，在外部电极20中含有铜以及在内部电极30中含有镍的情况下，铜的扩散率可以大于镍的扩散率。
在烧结过程中，外部电极20的铜扩散到内部电极30中以及内部电极30的镍扩散到外部电极20中以形成铜-镍合金。因为铜的扩散率快于镍的扩散率，内部电极30的体积可以进一步膨胀。
由于体积上的区别，在陶瓷主体10中可能产生压力。在压力超出临界值的情况下，在陶瓷主体10中可能出现例如放射状裂纹的缺陷。
随着内部电极30变的更薄以及层压更多的内部电极30，通过内部电极30和外部电极20之间的金属元素的互扩散引起体积的区别可能更大。在陶瓷主体10中产生的压力可能进一步增大，并且可能产生更多的放射状裂纹。
然后，将描述缓解由于内部电极30和外部电极20之间的金属元素的互扩散产生压力的原理。
由于内部电极30和外部电极20之间的金属元素的互扩散的体积区别可以在陶瓷主体10中产生压力。同时，外部电极20中的玻璃组分渗透到陶瓷主体10的晶界从而溶解组成陶瓷主体10的氧化物。
即使在由于内部电极30和外部电极20之间的金属元素的互扩散在陶瓷主体10中产生压力的情况下，同时，陶瓷主体10的一部分被溶解成液相，并且因此，在陶瓷主体10的一部分为液相时可以缓解压力。
下文中，将根据工艺条件和玻璃组成描述缓冲层41或42的厚度（t）的控制。
第一，根据工艺条件，缓冲层41或42的厚度（t）可以通过调节在外部电极20的烧结过程中在玻璃软化点或更高温度下的停留时间来控制。具体地，缓冲层41或42的厚度（t）可以通过调节在玻璃软化点或更高温度下的升温速率来控制。
在玻璃软化点或更低温度下，玻璃不具有流动性并且因此不能渗透或扩散到陶瓷主体10。在玻璃软化点或更高温度下，玻璃具有流动性并且因此能够渗透或扩散到陶瓷主体10。
当降低升温速率从而在玻璃的软化点或更低温度下增加停留时间，或者快速提高升温速率从而在玻璃的软化点或更高温度下减少停留时间时，缓冲层41或42的厚度（t）可能下降。相反，当在玻璃的软化点或更低温度下升温速率温和从而增加停留时间时，缓冲层41或42的厚度（t）可能增加。
第二，根据玻璃组成，可以通过调节碱金属和氧化钒的含量来控制缓冲层41或42的厚度（t）。
使用具有大量碱金属和氧化钒的玻璃可以进一步增加缓冲层41或42的厚度（t）。原因是玻璃的软化点可以随着碱金属和氧化钒的含量的增加而降低，导致玻璃的流动性增加并且更积极的允许玻璃的渗透或扩散。
相反，当使用具有少量碱金属和氧化钒的玻璃时，玻璃的流动性相对较低，玻璃的渗透或扩散可能困难，并且因此，可能降低缓冲层41或42的厚度（t）。
根据本发明的另一个实施方式，提供了一种制备多层陶瓷电子元件的方法，该方法可以包括：制备含有玻璃的用于外部电极的浆糊；通过使用用于外部电极的浆糊在烧结的芯片上形成外部电极20，内部电极30层压在烧结的芯片中；以及通过在玻璃的软化点或更高的温度下调节升温速率以控制缓冲层41或42的厚度来烧结所述外部电极。
首先，用于外部电极20的浆糊可以通过混合给予外部电极20导电性的导电金属粉末、用于获得外部电极20致命性的玻璃粉末、作为有机溶剂的乙醇，作为粘结剂的聚乙烯醇缩丁醛，等等，然后进行球磨来制备。
其次，使用用于外部电极20的浆糊，通过浸渍法或印刷法在烧结的芯片上形成外部电极20。
烧结的芯片可以如下制备。即，可以通过使用含有高介电陶瓷粉末例如钛酸钡的陶瓷浆料来制备陶瓷生片（ceramic green sheets）。内部电极30通过使用用于内部电极30的含有导电金属例如镍等的浆糊分别印刷在陶瓷生片上。在陶瓷生片上层压印刷内部电极30以制备生片层压体（green sheetlaminate）。将生片层压体切割成生芯片（green chips），然后烧结以制备层压内部电极30的各个烧结的芯片。
然后，在外部电极20的烧结步骤中，调整升温速率在玻璃的软化点或更高温度下，从而控制缓冲层41或42的厚度（t）。
在玻璃的软化点或更低温度下，玻璃没有流动性因此不能渗透或扩散到陶瓷主体10中。在软化点或更高温度下，玻璃具有流动性因此可以渗透或扩散到陶瓷主体10中。
当升温速率降低从而在玻璃的软化点或更低温度下增加停留时间，或者温度快速升高从而在玻璃的软化点或更高温度下减少停留时间时，缓冲层41或42的厚度（t）可能下降。相反，当升温速率在玻璃的软化点或更低温度下温和从而增加停留时间，缓冲层41或42的厚度（t）可能下降。
陶瓷粉末、外部电极20、内部电极30以及缓冲层41和42的其他描述与它们在上述实施方式中的相同。
根据本发明的另一个实施方式，制备多层陶瓷电子元件的方法可以包括制备含有玻璃的用于外部电极20的浆糊；通过使用用于外部电极的浆糊在烧结的芯片上形成外部电极20，内部电极30层压在烧结的芯片中；以及烧结外部电极20，在制备用于外部电极20的浆糊的过程中，通过调整玻璃中含有的碱金属和氧化钒的含量来控制缓冲层41或42的厚度（t）。
首先，用于外部电极20的浆糊可以通过混合给予外部电极20导电性的导电金属粉末，用于外部电极20获得致密性的玻璃粉末、用于获得外部电极20致命性的玻璃粉末、作为有机溶剂的乙醇，作为粘结剂的聚乙烯醇缩丁醛，等等，然后进行球磨来制备。
其次，使用用于外部电极20的浆糊，通过浸渍法或印刷法在烧结的芯片上形成外部电极20。其描述与上述实施方式中的相同。
其次，通过烧结外部电极20可以在陶瓷主体10的内部形成缓冲层41和42。在外部电极20的烧结步骤中，外部电极20的玻璃可以渗透或扩散到陶瓷主体10中以形成缓冲层41和42。
在制备用于外部电极20的过程中，通过调整玻璃中含有的碱金属氧化物的含量可以来控制缓冲层41或42的厚度（t）。
含有大量碱金属和氧化钒的玻璃的使用可以进一步增加缓冲层41或42的厚度（t）。原因是玻璃的软化点可以随着碱金属和氧化钒含量的增加而降低，导致玻璃流动性的增加，这样可以引起更多玻璃积极的渗透或扩散。
相反，当使用含有少量碱金属和氧化钒的玻璃时，因为玻璃的流动性相对较低，玻璃的渗透或扩散可能较困难，并且因此，缓冲层41或42的厚度（t）可能下降。
具体地，碱金属可以为选自由锂（Li）、钠（Na）、钾（K）、铷（Rb）和铯（Cs）组成的组中的至少一种。
另外，在烧结过程中，可以通过调整升温速率在玻璃的软化点或更高温度下控制缓冲层41或42的厚度（t）。其描述与上述实施方式中的相同。
外部电极20、内部电极30以及缓冲层41和42的其他描述与它们在上述实施方式中的相同。
下文中，将描述本发明实施例和对比例。
根据本发明实施例的多层陶瓷电容器和本发明的对比例通过下述方法制备。
将钛酸钡粉末、作为有机溶剂的乙醇，作为粘结剂的聚乙烯醇缩丁醛混合，然后进行球磨，从而制备陶瓷浆料，该陶瓷浆料随后用于制备陶瓷生片。
将用于内部电极30含有镍的导电浆糊印刷在陶瓷生片上，以形成内部电极30在其上。层压得到的片以制备生片层压体，该生片层压体随后在1000kgf/cm2在85℃下进行等静压成型。
将层压的生片层压体切割成生芯片，然后将它们在230℃在空气气氛中维持60小时的进行脱粘结剂过程。将生芯片在950℃下烧结以制备烧结的芯片。烧结在还原气氛中进行从而防止内部电极30的氧化。还原气氛设定在10-11-10-10atm，低于Ni/NiO平衡氧分压。
通过使用用于外部电极20含有铜粉末和玻璃粉末的浆糊在烧结的芯片的外表面形成外部电极，并且在780℃下烧结。通过电镀在外部电极20上形成镍电镀层和锡电镀层。
首先，为了检查外部电极的厚度的适宜性，当外部电极的厚度（T）变化时制备0603尺寸的多层陶瓷电容器。在其上进行可靠性测试，0603尺寸是指具有0.6mm×0.3mm×0.3mm尺寸的多层陶瓷电容器的情况。
作为可靠性测试的结果，当绝缘电阻没有降至1E+07Ωcm或更低时确定是好。40个样品的加速寿命评价在130℃，2Vr，以及4小时的条件下进行。
表1
T（μm） 可靠性
5 坏
7 坏
9 坏
10 坏
11 好
12 好
14 好
参见表1，在外部电极的厚度（T）值为11μm、12μm和14μm的情况下，可靠性没有恶化。然而，当外部电极的厚度为10μm或更小时可靠性恶化。
原因是外部电极的玻璃移动到陶瓷主体从而降低了外部电极中的玻璃含量，并且因此电镀液通过外部电极的孔隙渗透。
本发明旨在解决可能在外部电极的厚度（T）为10μm或更小时发生的可靠性恶化的问题。
然后，为了检查活性区域（TA）的厚度与陶瓷主体（TC）的厚度比（TA/TC）的适宜性，当TA/TC值变化时进行可靠性测试。
表2
参见表2，在TA/TC值为0.80或更小的情况下获得好的可靠性，以及在TA/TC值大于0.80的情况下获得坏的可靠性。
当TA/TC值大于0.80时，内部电极在陶瓷主体中的百分比是相对较大的，因此金属元素和玻璃从外部电极到内部电极的扩散增加。结果，存在于外部电极中的玻璃的含量下降，并且因此电镀液通过外部电极的空隙渗透，可能恶化可靠性。
本发明旨在解决当TA/TC值大于0.80时发生的可靠性恶化的问题。
然后，为了检查缓冲层41或42的厚度（t）的适宜性，进行可靠性测试。本文中，当缓冲层41或42的厚度（t）变化时将外部电极的厚度（T）设定为10μm以及TA/TC值为0.84。
表3
参见图3，在缓冲层的厚度（t）值为1-5μm的实施例1-5中可靠性测试结果是好的，以及在缓冲层的厚度（t）值为6-9μm的对比例1-4中可靠性测试结果是坏的。
对比例1-4对应缓冲层厚的情况。因为缓冲层厚，剩余在外部电极的玻璃的含量小，这可能不能有效地防止电镀液的渗透，并且因此由于电镀液的渗透可靠性恶化。
然而，关于实施例1-5，因为缓冲层相对较薄，剩余在外部电极的玻璃的含量相对较大，以致玻璃有效地防止了电镀液的渗透，并且因此可靠性测试结果确定为好的。
如上所述，根据本发明的实施方式，本发明提供了一种具有优异可靠性通过防止外部电极致密性的恶化来防止电镀液等的渗透的多层陶瓷电子元件。
在本发明说明书中用于解释具体是实施方式使用的属于出于说明的目的已经公开，并且他们用于具体地解释本发明。除非文中清楚表明否则单数形式适用于包括复数形式。
术语“包括”和/或“含有”将理解成暗示包含规定的成分、步骤、操作和/或元素，但是不排除任意其他成分、步骤、操作和/或元素。
本发明不限于上述实施方式和附图而是通过附随的权利要求来解释。
虽然本发明已经通过实施方式展示并描述，但是在不超出本发明随附的权利要求的精神和范围内所作出的修改和变型，将对于本领域技术人员来说是显而易见的。

Claims (29)

1.一种多层陶瓷电子元件，该多层陶瓷电子元件包括：
具有内部电极形成其中的陶瓷主体；
形成在所述陶瓷主体的外表面并连接到所述内部电极的外部电极；和
在陶瓷主体的外表面中，在所述陶瓷主体的内部方向上，形成在所述内部电极和所述外部电极之间的接触面上的缓冲层，
其中，当用T表示所述外部电极的厚度，用t表示所述缓冲层的厚度，用TA表示活性区域的厚度，以及用TC表示所述陶瓷主体的厚度时，T≤10μm，TA/TC>0.8，以及t≤5μm。
2.根据权利要求1所述的多层陶瓷电子元件，其中，所述缓冲层具有50%以上的硼含量。
3.根据权利要求1所述的多层陶瓷电子元件，其中，所述陶瓷主体具有长方体形状。
4.根据权利要求1所述的多层陶瓷电子元件，其中，所述内部电极具有矩形形状。
5.根据权利要求1所述的多层陶瓷电子元件，其中，所述外部电极形成在所述陶瓷主体的端面上。
6.根据权利要求1所述的多层陶瓷电子元件，其中，所述外部电极延伸至所述陶瓷主体的上面、下面和侧面的部分。
7.根据权利要求1所述的多层陶瓷电子元件，其中，所述陶瓷主体含有钛酸钡或钛酸锶。
8.根据权利要求1所述的多层陶瓷电子元件，其中，所述外部电极含有玻璃。
9.根据权利要求1所述的多层陶瓷电子元件，其中，所述内部电极含有选自由金、银、铜、镍、钯、铂和它们的合金组成的组中的至少一种。
10.根据权利要求1所述的多层陶瓷电子元件，其中，所述外部电极含有选自由金、银、钯、铜、镍和它们的合金组成的组中的至少一种。
11.一种多层陶瓷电子元件，该多层陶瓷电子元件包括：
外部电极，该外部电极包括形成在陶瓷主体端面上彼此相反的第一和第二外部电极；
内部电极，该内部电极包括彼此分离并层压在所述陶瓷主体内部的第一和第二内部电极，所述第一和第二内部电极分别连接到所述第一和第二外部电极；以及
在所述陶瓷主体的内部方向上从所述陶瓷主体的端面形成的缓冲层，
其中，当用T表示所述外部电极的厚度，用t表示所述缓冲层的厚度，用TA表示活性区域的厚度，以及用TC表示所述陶瓷主体的厚度时，T≤10μm，TA/TC>0.8，以及t≤5μm。
12.根据权利要求11所述的多层陶瓷电子元件，其中，所述缓冲层提供为从所述陶瓷主体的端面到检测到硼组分的部分的区域。
13.根据权利要求11所述的多层陶瓷电子元件，其中，所述陶瓷主体具有长方体形状。
14.根据权利要求11所述的多层陶瓷电子元件，其中，所述内部电极具有矩形形状。
15.根据权利要求11所述的多层陶瓷电子元件，其中，所述外部电极延伸至所述陶瓷主体的上面、下面和侧面的部分。
16.根据权利要求11所述的多层陶瓷电子元件，其中，所述陶瓷主体含有钛酸钡或钛酸锶。
17.根据权利要求11所述的多层陶瓷电子元件，其中，所述外部电极含有玻璃。
18.根据权利要求11所述的多层陶瓷电子元件，其中，所述内部电极含有选自由金、银、铜、镍、钯、铂和它们的合金组成的组中的至少一种。
19.根据权利要求11所述的多层陶瓷电子元件，其中，所述外部电极含有选自由金、银、钯、铜、镍和它们的合金组成的组中的至少一种。
20.一种制备多层陶瓷电子元件的方法，该方法包括：
制备含有玻璃的用于外部电极的浆糊；
通过使用用于外部电极的浆糊在烧结的芯片上形成外部电极，内部电极层压在烧结的芯片中；以及
通过在玻璃的软化点或更高的温度下调节升温速率以控制缓冲层的厚度来烧结所述外部电极。
21.根据权利要求20所述的方法，其中，增大升温速率以降低所述缓冲层的厚度。
22.根据权利要求20所述的方法，其中，降低升温速率以增大所述缓冲层的厚度。
23.一种制备多层陶瓷电子元件的方法，该方法包括：
制备含有玻璃的用于外部电极的浆糊；
通过使用用于外部电极的浆糊在烧结的芯片上形成外部电极，内部电极层压在烧结的芯片中；以及
烧结所述外部电极，
其中，在用于外部电极的浆糊的制备过程中，通过调节玻璃中含有的碱金属和氧化钒的含量控制缓冲层的厚度。
24.根据权利要求23所述的方法，其中，所述碱金属选自由锂、钠、钾、铷和铯组成的组中的至少一种。
25.根据权利要求23所述的方法，其中，通过增加碱金属和氧化钒的含量增加所述缓冲层的厚度。
26.根据权利要求23所述的方法，其中，通过降低碱金属和氧化钒的含量降低所述缓冲层的厚度。
27.根据权利要求23所述的方法，其中，在烧结过程中，通过在玻璃的软化点或更高的温度下调节升温速率控制所述缓冲层的厚度。
28.根据权利要求23所述的方法，其中，增大升温速率以降低所述缓冲层的厚度。
29.根据权利要求23所述的方法，其中，降低升温速率以增大所述缓冲层的厚度。
CN201310228286.4A 2013-02-20 2013-06-08 多层陶瓷电子元件及其制备方法 Active CN103996537B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130018275A KR102097332B1 (ko) 2013-02-20 2013-02-20 적층 세라믹 전자 부품
KR10-2013-0018275 2013-02-20

Publications (2)

Publication Number Publication Date
CN103996537A true CN103996537A (zh) 2014-08-20
CN103996537B CN103996537B (zh) 2018-06-05

Family

ID=51310669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310228286.4A Active CN103996537B (zh) 2013-02-20 2013-06-08 多层陶瓷电子元件及其制备方法

Country Status (4)

Country Link
US (1) US9305705B2 (zh)
JP (3) JP6342122B2 (zh)
KR (1) KR102097332B1 (zh)
CN (1) CN103996537B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977019A (zh) * 2015-03-12 2016-09-28 株式会社村田制作所 层叠陶瓷电容器及其制造方法
CN110310830A (zh) * 2018-03-27 2019-10-08 Tdk株式会社 层叠陶瓷电子部件
US20220319777A1 (en) * 2021-03-31 2022-10-06 Tdk Corporation Laminated electronic component

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102089692B1 (ko) * 2013-02-20 2020-04-14 삼성전기주식회사 적층 세라믹 전자 부품
JP5689143B2 (ja) * 2013-03-19 2015-03-25 太陽誘電株式会社 低背型積層セラミックコンデンサ
JP2015153764A (ja) * 2014-02-10 2015-08-24 株式会社村田製作所 積層セラミックコンデンサ、積層セラミックコンデンサ連及び積層セラミックコンデンサの実装構造体
TWI580568B (zh) * 2014-09-03 2017-05-01 Murata Manufacturing Co Ceramic electronic parts and manufacturing method thereof
US9892854B2 (en) * 2015-03-12 2018-02-13 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing the same
JP2016181597A (ja) 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
JP6632808B2 (ja) 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
KR102538902B1 (ko) * 2016-02-24 2023-06-01 삼성전기주식회사 전자부품 및 그의 제조방법
KR101898666B1 (ko) * 2016-09-02 2018-09-13 한양대학교 산학협력단 뉴런 소자 및 그 구동 방법
WO2018044127A1 (ko) 2016-09-02 2018-03-08 한양대학교 산학협력단 뉴로모픽 소자 및 그 구동 방법
KR102217289B1 (ko) * 2018-11-22 2021-02-19 삼성전기주식회사 커패시터 부품 및 그 제조 방법
DE102019109308A1 (de) * 2019-04-09 2020-10-15 Tdk Electronics Ag Keramisches Bauelement und Verfahren zur Herstellung des keramischen Bauelements
JP7427460B2 (ja) * 2019-04-22 2024-02-05 太陽誘電株式会社 セラミック電子部品、回路基板、およびセラミック電子部品の製造方法
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
KR102333093B1 (ko) * 2019-07-08 2021-12-01 삼성전기주식회사 커패시터 부품

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864464A (ja) * 1994-08-26 1996-03-08 Matsushita Electric Ind Co Ltd チップ型セラミック電子部品の製造方法
JPH10135063A (ja) * 1996-11-01 1998-05-22 Murata Mfg Co Ltd 積層セラミック電子部品
JPH11340090A (ja) * 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd 粒界絶縁型積層セラミックコンデンサの製造方法
JP2012033621A (ja) * 2010-07-29 2012-02-16 Kyocera Corp 積層セラミックコンデンサ
CN102640239A (zh) * 2009-12-11 2012-08-15 株式会社村田制作所 层叠型陶瓷电子部件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2857552B2 (ja) 1992-10-31 1999-02-17 太陽誘電株式会社 積層電子部品及びその製造方法
JP2005268290A (ja) 2004-03-16 2005-09-29 Taiyo Yuden Co Ltd 積層セラミック電子部品およびその製造方法
JP4203452B2 (ja) * 2004-06-28 2009-01-07 Ｔｄｋ株式会社 積層型セラミックコンデンサの製造方法
WO2007020757A1 (ja) * 2005-08-19 2007-02-22 Murata Manufacturing Co., Ltd. 積層セラミックコンデンサ
JP2009001645A (ja) 2007-06-20 2009-01-08 Sumitomo Rubber Ind Ltd タイヤクリンチ用ゴム組成物およびそれを用いたタイヤクリンチを有するタイヤ
JP5225241B2 (ja) * 2009-09-24 2013-07-03 株式会社村田製作所 積層セラミック電子部品
KR20120068622A (ko) * 2010-12-17 2012-06-27 삼성전기주식회사 외부전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
KR102089692B1 (ko) * 2013-02-20 2020-04-14 삼성전기주식회사 적층 세라믹 전자 부품

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864464A (ja) * 1994-08-26 1996-03-08 Matsushita Electric Ind Co Ltd チップ型セラミック電子部品の製造方法
JPH10135063A (ja) * 1996-11-01 1998-05-22 Murata Mfg Co Ltd 積層セラミック電子部品
JPH11340090A (ja) * 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd 粒界絶縁型積層セラミックコンデンサの製造方法
CN102640239A (zh) * 2009-12-11 2012-08-15 株式会社村田制作所 层叠型陶瓷电子部件
JP2012033621A (ja) * 2010-07-29 2012-02-16 Kyocera Corp 積層セラミックコンデンサ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977019A (zh) * 2015-03-12 2016-09-28 株式会社村田制作所 层叠陶瓷电容器及其制造方法
CN105977019B (zh) * 2015-03-12 2019-02-01 株式会社村田制作所 层叠陶瓷电容器及其制造方法
CN110310830A (zh) * 2018-03-27 2019-10-08 Tdk株式会社 层叠陶瓷电子部件
US20220319777A1 (en) * 2021-03-31 2022-10-06 Tdk Corporation Laminated electronic component
US11935700B2 (en) * 2021-03-31 2024-03-19 Tdk Corporation Laminated electronic component with differing glass content electrodes

Also Published As

Publication number Publication date
CN103996537B (zh) 2018-06-05
JP2020198453A (ja) 2020-12-10
JP6342122B2 (ja) 2018-06-13
JP7331321B2 (ja) 2023-08-23
JP6800830B2 (ja) 2020-12-16
KR20140104279A (ko) 2014-08-28
KR102097332B1 (ko) 2020-04-06
JP2014160793A (ja) 2014-09-04
JP2018029215A (ja) 2018-02-22
US20140233149A1 (en) 2014-08-21
US9305705B2 (en) 2016-04-05

Similar Documents

Publication Publication Date Title
CN103996537A (zh) 多层陶瓷电子元件及其制备方法
US9514882B2 (en) Multilayer ceramic electronic component
US11152155B2 (en) Capacitor component having secondary phase material contained in external electrode thereof
US10566115B2 (en) Multilayer component and process for producing a multilayer component
JP5694249B2 (ja) 積層セラミック電子部品
KR102004789B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
JP2008078516A (ja) 積層セラミックコンデンサおよびその製法
KR20140112881A (ko) 외부 전극용 도전성 페이스트 및 이를 이용한 적층 세라믹 전자부품
US20170287639A1 (en) Ceramic composition and multilayer capacitor having the same
US11776750B2 (en) Ceramic electronic component
US11488783B2 (en) Multilayer ceramic capacitor and manufacturing method therefor
US11984264B2 (en) Multilayer electronic component
JP2022105266A (ja) 積層型電子部品
US10457608B2 (en) Multilayer ceramic substrate and electronic device
JP2022101430A (ja) 積層型電子部品及び誘電体組成物
JP2023044617A (ja) セラミック電子部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant