KR20140104279A - 적층 세라믹 전자 부품 - Google Patents

적층 세라믹 전자 부품 Download PDF

Info

Publication number
KR20140104279A
KR20140104279A KR1020130018275A KR20130018275A KR20140104279A KR 20140104279 A KR20140104279 A KR 20140104279A KR 1020130018275 A KR1020130018275 A KR 1020130018275A KR 20130018275 A KR20130018275 A KR 20130018275A KR 20140104279 A KR20140104279 A KR 20140104279A
Authority
KR
South Korea
Prior art keywords
external electrode
thickness
ceramic body
buffer layer
glass
Prior art date
Application number
KR1020130018275A
Other languages
English (en)
Other versions
KR102097332B1 (ko
Inventor
전병준
이규하
구현희
김창훈
박명준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130018275A priority Critical patent/KR102097332B1/ko
Priority to JP2013105951A priority patent/JP6342122B2/ja
Priority to US13/902,628 priority patent/US9305705B2/en
Priority to CN201310228286.4A priority patent/CN103996537B/zh
Publication of KR20140104279A publication Critical patent/KR20140104279A/ko
Priority to JP2017225503A priority patent/JP6800830B2/ja
Application granted granted Critical
Publication of KR102097332B1 publication Critical patent/KR102097332B1/ko
Priority to JP2020150168A priority patent/JP7331321B2/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Abstract

본 발명은 적층 세라믹 전자 부품에 관한 것이다. 본 발명에 의한 적층 세라믹 전자 부품은 내부에 내부 전극이 형성된 세라믹 본체; 상기 세라믹 본체의 외부에 형성되고 상기 내부 전극과 접속된 외부 전극; 및 상기 세라믹 본체의 외부면 중 상기 내부 전극과 상기 외부 전극이 접속되는 접속면으로부터 상기 세라믹 본체의 내부 쪽으로 형성된 버퍼층;을 포함하고, 상기 외부 전극의 두께를 T, 상기 버퍼층의 두께를 t, 액티브 영역의 두께를 TA, 세라믹 본체의 두께를 Tc라 할 때, T≤10㎛, TA/TC>0.8, t≤5㎛ 일 수 있다. 본 발명에 의하면 신뢰성이 우수한 적층 세라믹 전자 부품을 구현할 수 있다.

Description

적층 세라믹 전자 부품{Multilayered ceramic electronic component}
본 발명은 적층 세라믹 전자 부품에 관한 것으로, 신뢰성이 우수한 적층 세라믹 전자 부품에 관한 것이다.
전자 제품의 소형화, 고성능화 등의 경향에 따라 전자 부품도 소형화 및 고용량화 등이 요구되고 있다. 이러한 소형화 및 고용량화 등의 요구에 적층 세라믹 전자 부품이 각광받고 있으며, 이에 대한 수요가 증대되고 있다.
적층 세라믹 캐패시터의 소형화 및 고용량화를 구현하기 위하여는 내부 전극의 고적층 및 내부 전극의 박층화가 요구되고 있다.
일반적으로 외부 전극에는 글라스 성분이 포함될 수 있는데, 글라스 성분이 소결 과정을 거치면서 세라믹 본체의 내부로 확산하여 침투할 수 있다. 이로 인하여 외부 전극에 존재하는 글래스의 함량이 감소되어 외부 전극의 치밀도가 저하될 수 있다.
외부 전극의 치밀도가 떨어지는 경우 외부 전극을 통하여 도금액 등이 침투하여 신뢰성이 저하될 수 있다.
선행기술 문헌 1에는 세라믹 본체의 전면을 둘러싸고 확산층이 형성된 경우가 개시되어 있고, 선행기술문헌 2에는 외부 전극과 세라믹 적층체의 밀착성 향상을 위하여 가장 외측의 세라믹 층에 외부 전극의 도체와 동종의 도체를 포함한다는 사항이 개시되어 있다.
일본공개특허공보 특개2009-1645 일본공개특허공보 특개평 6-151234
본 발명은 외부 전극의 치밀도 저하를 방지하여 도금액 등의 침투로부터 신뢰성이 우수한 적층 세라믹 전자 부품을 제공하고자 한다.
본 발명의 일 실시 형태는 내부에 내부 전극이 형성된 세라믹 본체; 상기 세라믹 본체의 외부에 형성되고 상기 내부 전극과 접속된 외부 전극; 및 상기 세라믹 본체의 외부면 중 상기 내부 전극과 상기 외부 전극이 접속되는 접속면으로부터 상기 세라믹 본체의 내부 쪽으로 형성된 버퍼층;을 포함하고, 상기 외부 전극의 두께를 T, 상기 버퍼층의 두께를 t, 액티브 영역의 두께를 TA, 세라믹 본체의 두께를 Tc라 할 때, T≤10㎛, TA/TC>0.8, t≤5㎛인 적층 세라믹 전자 부품일 수 있다.
실시예로, 상기 버퍼층은 붕소의 함량이 50% 이상일 수 있다.
실시예로, 상기 세라믹 본체는 직육면체일 수 있다.
실시예로, 상기 내부 전극은 직사각형일 수 있다.
실시예로, 상기 외부 전극은 상기 세라믹 본체의 단면에 형성될 수 있다.
실시예로, 상기 외부 전극은 상기 세라믹 본체의 상하면 및 측면의 일부로 연장될 수 있다.
실시예로, 상기 세라믹 본체는 티탄산바륨 또는 티탄산스트론튬을 포함할 수 있다.
실시예로, 상기 외부 전극은 글래스를 포함할 수 있다.
실시예로, 상기 내부 전극은 금, 은, 구리, 니켈, 팔라듐, 백금 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함할 수 있다.
실시예로, 상기 외부 전극은 금, 은 팔라듐, 구리, 니켈 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함할 수 있다.
본 실시 형태의 다른 측면은 세라믹 본체의 마주 보는 단면에 형성된 제1 및 제2 외부 전극을 포함하는 외부 전극; 상기 세라믹 본체의 내부에 이격되어 적층 배치되고, 상기 제1 및 제2 외부 전극에 각각 접속된 제1 및 제2 내부 전극을 포함하는 내부 전극; 및 상기 세라믹 본체의 단면으로부터 상기 세라믹 본체의 내부 쪽으로 형성된 버퍼층;을 포함하고, 상기 외부 전극의 두께를 T, 상기 버퍼층의 두께를 t, 액티브 영역의 두께를 TA, 세라믹 본체의 두께를 Tc라 할 때, T≤10㎛, TA/TC>0.8, t≤5㎛인 적층 세라믹 전자 부품일 수 있다.
실시예로, 상기 버퍼층은 붕소의 함량이 50% 이상일 수 있다.
실시예로, 상기 세라믹 본체는 직육면체일 수 있다.
실시예로, 상기 내부 전극은 직사각형일 수 있다.
실시예로, 상기 외부 전극은 상기 세라믹 본체의 상하면 및 측면의 일부로 연장될 수 있다.
실시예로, 상기 세라믹 본체는 티탄산바륨 또는 티탄산스트론튬을 포함할 수 있다.
실시예로, 상기 외부 전극은 글래스를 포함할 수 있다.
실시예로, 상기 내부 전극은 금, 은, 구리, 니켈, 팔라듐, 백금 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함할 수 있다.
실시예로, 상기 외부 전극은 금, 은 팔라듐, 구리, 니켈 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함할 수 있다.
본 발명의 다른 실시 형태는 글래스를 포함하는 외부 전극용 페이스트를 마련하는 단계; 내부 전극이 적층된 소결 칩에 상기 외부 전극용 페이스트로 외부 전극을 형성하는 단계; 및 상기 글래스의 연화점 이상에서 승온 속도를 조절하여 버퍼층의 두께를 조절하는 외부 전극 소결 단계;를 포함하는 적층 세라믹 전자 부품의 제조 방법일 수 있다.
실시예로, 상기 승온 속도를 높여 상기 버퍼층의 두께를 감소시킬 수 있다.
실시예로, 상기 승온 속도를 낮추어 상기 버퍼층의 두께를 증가시킬 수 있다.
본 발명의 또 다른 실시 형태는 글래스를 포함하는 외부 전극용 페이스트를 마련하는 단계; 내부 전극이 적층된 소결 칩에 상기 외부 전극용 페이스트로 외부 전극을 형성하는 단계; 및 상기 외부 전극을 소결하는 소결 단계;를 포함하고, 상기 외부 전극용 페이스트를 마련하는 단계에서, 상기 글래스에 포함되는 알카리금속, 바나듐족 산화물의 함량을 조절하여 버퍼층의 두께를 조절하는 적층 세라믹 전자 부품의 제조 방법일 수 있다.
실시예로, 상기 알카리금속, 바나듐족 은 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs) 및 바나듐(V)으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
실시예로, 상기 알카리금속, 바나듐족 산화물의 함량을 증가시켜 상기 버퍼층의 두께를 증가시킬 수 있다.
실시예로, 상기 알카리금속, 바나듐족 산화물의 함량을 감소시켜 상기 버퍼층의 두께를 감소시킬 수 있다.
실시예로, 상기 소결 단계에서, 상기 글래스의 연화점 이상에서의 승온 속도를 조절하여 상기 버퍼층의 두께를 조절할 수 있다.
실시예로, 상기 승온 속도를 높여 상기 버퍼층의 두께를 감소시킬 수 있다.
실시예로, 상기 승온 속도를 낮추어 상기 버퍼층의 두께를 증가시킬 수 있다.
본 발명에 의하면, 외부 전극의 치밀도 저하를 방지하여 도금액 등의 침투로부터 신뢰성이 우수한 적층 세라믹 전자 부품을 구현할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품에 대한 사시도이다.
도 2는 도 1의 X-X'에 따른 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시 형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품의 사시도이다. 도 2는 도 1의 X-X'에 따른 단면도이다.
도 1 및 2를 참조하면, 본 발명의 일 실시 형태인 적층 세라믹 전자 부품은 세라믹 본체(10), 세라믹 본체의 내부에 형성된 내부 전극(30), 세라믹 본체(10)의 외부에 형성된 외부 전극(20) 및 세라믹 본체의 내부에 형성된 버퍼층(41, 42)을 포함할 수 있다.
세라믹 본체(10)는 직육면체 형상일 수 있다. “L 방향”을 “길이 방향”, “W 방향”을 “폭 방향”, “T 방향”을 “두께 방향”이라 할 수 있다. 여기서 두께 방향은 내부 전극(30)이 적층된 방향을 의미할 수도 있다. 세라믹 본체(10)의 길이는 폭 보다 더 클 수 있으며, 폭은 두께와 동일할 수 있다. 세라믹 본체(10)는 상면(S1), 하면(S4), 측면(S3, S6) 및 단면(end surface)(S2, S5)을 가질 수 있다.
세라믹 본체(10)는 유전율이 높은 유전 재료를 포함할 수 있으며, 구체적으로는 티탄산바륨, 티탄산스트론튬을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
유전 재료는 전기 이중극자(electric dipole)를 포함하고 있기 때문에 더 많은 양의 전하를 축적시킬 수 있다.
외부 전극(20)은 세라믹 본체(10)의 외부에 형성될 수 있으며, 구체적으로는 길이 방향(“L 방향”)의 단면(end surface)(S2, S5)에 형성될 수 있다. 외부 전극(20)은 세라믹 본체(10)의 상하면(S1, S4) 및 측면(S3, S6)의 일부로 연장되어 형성될 수 있다.
외부 전극(20)은 제1 및 제2 외부 전극(21, 22)을 가질 수 있으며, 제1 및 제2 외부 전극(21, 22)에는 서로 반대 극성의 전기가 인가될 수 있다.
외부 전극(20)은 도전성 금속 및 글래스를 포함할 수 있다. 도전성 금속은 금, 은 팔라듐, 구리, 니켈 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함을 포함할 수 있다.
글래스는 외부 전극(20)에 형성되는 포어(pore)를 메우기 위하여 첨가될 수 있으며, 이로써 외부 전극(20)의 치밀도를 향상시킬 수 있다. 외부 전극(20)에 포어가 그대로 존재하는 경우에는 포어를 통하여 도금액 등이 침투할 수 있고 이로 인하여 전자 부품의 신뢰성을 저하시킬 수 있다.
내부 전극(30)은 세라믹 본체(10)의 내부에 적층 배치될 수 있으며, 이에 한정되는 것은 아니나 직사각형일 수 있다. 내부 전극(30)은 제1 및 제2 내부 전극(32, 32)을 가질 수 있으며, 제1 및 제2 내부 전극(31, 32)은 서로 반대 방향으로 인출되어 제1 및 제2 외부 전극(21, 22)에 각각 접속되어 반대 극성으로 대전될 수 있다.
내부 전극(30)은 금, 은, 구리, 니켈, 팔라듐, 백금 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함할 수 있다. 하지만, 이에 제한되는 것은 아니며 내부 전극(30)에 충분한 도전성을 부여할 수 있는 것이면 상관없다.
버퍼층(41, 42)은 제1 및 제2 내부 전극(31, 32)과 제1 및 제2 외부 전극(21, 22)의 접속면(51, 52)으로부터 세라믹 본체(10)의 내부 쪽으로 형성될 수 있다. 접속면은 세라믹 본체(10)의 외부면 중 내부 전극(30)과 외부 전극(20)이 접속되는 면을 말할 수 있다. 구체적으로는 도 2를 참조하면, 세라믹 본체의 단면(end surface)(S2, S5)이 접속면(51, 52)이 될 수 있다.
외부 전극(20)에 함유되어 있는 글래스 성분은 세라믹 본체(10)의 그레인 바운더리를 통하여 세라믹 본체(10)로 침투할 수 있다. 세라믹 본체(10)로 침투한 글래스는 세라믹 본체(10)를 구성하는 산화물을 녹일 수 있고, 이로 인하여 글래스 상(glassy phase)의 버퍼층(41, 42)이 형성될 수 있다.
버퍼층(41, 42)은 글래스를 구성하는 원소의 함량이 세라믹 본체(10)보다 높을 수 있다. 글래스를 구성하는 원소는 주로 글래스의 망목 구조(network structure)를 형성할 수 있는 규소(Si), 붕소(B) 등이 있을 수 있다.
다른 관점에서는, 버퍼층(41, 42)은 바륨(Ba)의 함량이 세라믹 본체(10)보다 낮을 수 있다. 세라믹 본체(10)는 주로 티탄산바륨으로 구성될 수 있는데, 외부 전극(20)으로부터 글래스가 침투함으로써 바륨(Ba)의 함량이 상대적으로 낮아질 수 있다.
버퍼층(41, 42)은 글래스를 구성하는 성분 중 세라믹 모재에는 없는 붕소(B)의 함량이 검출되는 영역이라 정의할 수 있다.
버퍼층(41, 42)의 두께(t)는 세라믹 본체(10)의 단면(end surface)(S2, S5)으로부터 측정된 버퍼층(41, 42)의 길이 방향(“L 방향”) 치수일 수 있다.
버퍼층(41, 42)의 두께(t)는 세라믹 본체(10)의 단면(end surface)(S2, S5)에서부터 길이 방향으로 EPMA, EDX 등을 이용하여 스캔하여 측정할 수 있다. 즉 세라믹 본체(10)의 단면으로부터 붕소 성분이 검출되는 지점까지의 거리를 버퍼층(41, 42)의 두께(t)로 할 수 있다.
버퍼층(41, 42)의 두께(t)는 평균값일 수 있다. 세라믹 본체(10)의 길이 방향 및 두께 방향이 이루는 단면(L-T 단면)을 전자주사현미경을 이용하여 관찰하고 등간격으로 10개 지점에서 측정하여 그 평균값을 버퍼층(41, 42)의 두께(t)로 할 수 있다.
10개 지점은 세라믹 본체의 중심으로 하여 폭 방향 양쪽으로 5층의 내부 전극에 각각 대응되는 지점일 수 있다.
본 실시 형태에 있어서, 외부 전극의 두께(T)는 10㎛ 보다 작거나 이와 동일할 수 있다. 즉 T≤10㎛ 이하일 수 있다.
외부 전극의 두께가 감소할수록 외부 전극의 치밀도 저하로 인하여 신뢰성 불량이 발생할 수 있다. 본 발명은 외부 전극의 두께(T)가 10㎛ 보다 작거나 같은 경우에 발생할 수 있는 신뢰성 불량의 문제점을 해결하기 위한 것이다.
외부 전극의 두께가 감소할수록 신뢰성 불량이 증가하는 점에 대하여 살펴 보면, 버퍼층의 두께가 동일한 경우 외부 전극 소결 과정에서 외부 전극으로부터 세라믹 본체 쪽으로 이동하는 글래스의 함량은 일정할 수 있다. 따라서 외부 전극의 두께가 감소할수록 외부 전극에 잔존하는 글래스의 함량은 더 적어질 수 있다.
글래스는 외부 전극의 포어를 메우는 역할을 수행할 수 있는데 글래스의 함량이 더 적어짐에 따라 외부 전극에는 포어가 더 많아질 수 있다. 따라서 도금 과정에서 포어를 통한 도금액 침투가 더 용이할 수 있고, 이로 인하여 신뢰성 불량이 증가할 수 있다.
외부 전극(20)의 두께(T)는 세라믹 본체(10)의 단면(S2, S5) 상에 형성된 외부 전극(20)에 있어서 세라믹 본체(10)의 단면(S2, S5)으로부터의 길이 방향(“L 방향”) 치수를 의미할 수 있다.
외부 전극(20)의 두께(T)는 평균값일 수 있다.
세라믹 본체(10)의 폭 방향 중심부에서 길이 방향(L 방향) 및 두께 방향(T 방향)이 이루는 단면(L-T 단면)을 전자주사현미경으로 스캔하여 세라믹 본체(10)의 두께 방향 중심부에서 임의의 10개 지점에서 외부 전극(20)의 두께를 측정하여 그 평균값을 외부 전극(20)의 두께(T)로 할 수 있다.
폭 방향 중심부는 세라믹 본체(10)의 중심으로부터 폭 방향 양쪽으로 세라믹 본체(10)의 폭의 30% 이내의 영역을 의미할 수 있다. 상기 범위 내에서 외부 전극(20)의 두께(T)가 안정적인 값을 가질 수 있다.
두께 방향 중심부는 세라믹 본체(10)의 중심으로부터 두께 방향 양쪽으로 각각 5번째 내부 전극(30) 이내의 영역을 의미할 수 있다.
또한, 세라믹 본체의 두께(TC) 대비 액티브 영역의 두께(TA)의 비율(TA/TC) 은 0.8보다 클 수 있다. 즉, TA/TC >0.8 일 수 있다.
액티브 영역(A)은 세라믹 본체의 두께 방향(T 방향)에 있어서 최상 내부 전극(30a)과 최하 내부 전극(30b) 사이의 영역을 의미할 수 있다. 커버 영역(C)은 세라믹 본체(10) 중 상면(S1)으로부터 최상 내부 전극(31a)까지의 영역 및 세라믹 본체의 하면(S4)으로부터 최하 내부 전극(31b)까지의 영역을 의미할 수 있다.
외부 전극의 글래스의 세라믹 본체로의 확산은 외부 전극의 금속 원자가 내부 전극으로 확산하는 현상에 수반되어 발생할 수 있다. 외부 전극의 금속 원자가 내부 전극으로 확산하는 양이 많을수록 외부 전극의 글래스의 확산도 더욱 증가할 수 있다. 세라믹 본체 내에 내부 전극이 더 많이 존재할수록 외부 전극의 글래스 이동은 더 증가할 수 있다.
세라믹 본체의 두께 대비 액티브 영역의 두께의 비율이 크다는 것은 세라믹 본체 내에 내부 전극이 차지하는 비율이 크다는 것을 의미할 수 있다. 따라서, 세라믹 본체의 두께 대비 액티브 영역의 두께가 클수록 외부 전극의 글래스의 이동은 더 증가할 수 있다.
외부 전극으로 글래스가 빠져 나갈수록 외부 전극 내에 존재하는 글래스의 함량은 더욱 감소하여 도금액 등이 외부 전극의 포어를 통하여 침투할 수 있으며, 이로써 신뢰성이 저하될 수 있다.
본 실시 형태에 있어서, 버퍼층(41, 42)의 두께(t)는 5㎛ 보다 크거나 이와 동일할 수 있다. 즉, t≤5㎛ 일 수 있다.
버퍼층(41, 42)의 두께(t)가 5㎛ 이상이면 신뢰성 불량이 발생할 수 있다. 버퍼층(41, 42)의 두께(t)가 5㎛ 이상인 경우라 함은 외부 전극(20)에 함유된 글래스 중 더 많은 양이 세라믹 본체(10) 쪽으로 침투 또는 확산되어 버퍼층(41, 42)이 상대적으로 두껍게 형성된 경우를 의미할 수 있다.
외부 전극(20)에 함유된 글래스가 세라믹 본체(10) 쪽으로 침투 또는 확산함으로써 외부 전극(20)에는 글래스의 함량이 감소할 수 있고, 외부 전극(20)에는 포어가 더 많이 존재하여 치밀도가 떨어질 수 있다.
외부 전극(20)의 치밀도가 떨어지는 경우에는 외부 전극(20)을 통하여 도금액 등이 침투할 수 있고 이로 인하여 신뢰성이 감소할 수 있다. 이러한 현상은 외부 전극(20)의 두께(T)가 얇을수록 더욱 심화될 수 있다.
버퍼층(41, 42)은 내부 전극(30) 및 외부 전극(20) 간 금속 원자의 상호 확산에 의하여 발생하는 응력을 완화시키는 기능을 수행할 수 있는데, 이는 다음과 같이 설명할 수 있다.
우선, 내부 전극 및 외부 전극 간 금속 원자의 상호 확산에 의하여 세라믹 본체 내부에 응력이 발생하는 메커니즘에 대하여 살펴 본다.
외부 전극(20)에 함유된 도전성 금속의 확산 속도는 내부 전극(30)에 함유된 도전성 금속의 확산 속도보다 클 수 있다. 구체적으로, 외부 전극(20)에 구리가 함유되고 내부 전극(30)에 니켈이 함유되어 있는 경우, 구리의 확산 속도가 니켈의 확산 속도보다 더 크다.
소결 과정에서 외부 전극(20)의 구리는 내부 전극(30)으로 확산되고 내부 전극(30)의 니켈은 외부 전극(20)으로 확산되어 구리-니켈 합금이 형성될 수 있는데, 구리의 확산 속도가 니켈의 확산 속도보다 빠르기 때문에 내부 전극(30)의 부피가 더 팽창할 수 있다.
이러한 부피 차이로 인하여 세라믹 본체(10)에는 응력이 유발될 수 있고 이 응력이 임계값을 초과하는 경우 세라믹 본체(10)에 방사 크랙 등의 결함이 발생될 수 있다.
내부 전극(30)이 얇고 많이 적층되어 있을수록 내부 전극(30)과 외부 전극(20) 간 금속 원자의 상호 확산에 의한 부피 차이는 더 커질 수 있으며, 세라믹 본체(10) 내에 유발되는 응력은 더 커질 수 있고, 방사 크랙의 발생 또한 더 증가될 수 있다.
다음으로, 버퍼층이 외부 전극과 내부 전극 간 금속 원자의 상호 확산에 의하여 발생되는 응력을 완화시키는 메커니즘에 대하여 살펴 본다.
내부 전극(30) 및 외부 전극(20) 간 금속 원자의 상호 확산에 의한 부피 차이로 인하여 세라믹 본체(10)에 응력이 발생할 있다. 동시에 외부 전극(20)의 글래스 성분도 함께 세라믹 본체(10)의 그레인 바운더리로 침투하여 세라믹 본체(10)를 구성하는 산화물을 녹일 수 있다.
비록 내부 전극(30) 및 외부 전극(20) 간 금속 원자의 상호 확산에 의하여 세라믹 본체(10)에 응력이 발생되지만, 그와 동시에 세라믹 본체(10)의 일부가 녹아 액상이 되기 때문에 액상이 된 세라믹 본체(10) 부분에서 응력을 완화시킬 수 있는 것이다.
이하에서는 버퍼층(41, 42)의 두께(t) 조절에 대하여 공정 조건 측면 및 글래스 조성 측면에서 설명한다.
첫째, 공정 조건의 측면에서는 외부 전극(20) 소결 과정에서 글래스의 연화점(softening point) 이상에서 머무르는 시간을 조절함으로써 버퍼층(41, 42)의 두께(t)를 조절할 수 있다. 구체적으로는 연화점 이상에서의 승온 속도를 조절함으로써 버퍼층(41, 42)의 두께(t)를 조절할 수 있다.
글래스의 연화점 이하에서는 글래스는 유동성을 가지지 않기 때문에 세라믹 본체(10)의 내부로 침투 또는 확산할 수 없다. 연화점 이상에서 글래스가 유동성을 가지므로 세라믹 본체(10)의 내부로 침투 또는 확산할 수 있다.
글래스의 연화점 이하에서는 승온 속도를 작게 하여 장시간 머무르도록 하고, 연화점 이상에서는 급속 승온하여 머무르는 시간을 짧게 하면 버퍼층(41, 42)의 두께(t)를 작게 할 수 있다. 반대로 연화점 이상에서 승온 속도를 완만하게 하여 머무르는 시간을 길게 하면 버퍼층(41, 42)의 두께(t)를 크게 할 수 있다.
둘째, 글래스 조성 측면에서는 알카리금속, 바나듐 산화물의 함량을 조절하여 버퍼층(41, 42)의 두께(t)를 조절할 수 있다.
알카리금속, 바나듐 산화물의 함량이 많은 글래스를 사용하면 버퍼층(41, 42)의 두께(t)가 더 증가될 수 있다. 알카리금속, 바나듐 산화물의 함량이 많을수록 글래스의 연화점이 더 낮아질 수 있고 글래스의 유동성이 더 커져 글래스의 침투 또는 확산이 더욱 활발해질 수 있기 때문이다.
반대로 알카리금속, 바나듐 산화물의 함량이 적은 글래스를 사용하면 글래스의 유동성 낮아 글래스의 침투 또는 확산이 어려워 버퍼층(41, 42)의 두께(t)가 감소될 수 있다.
본 발명의 다른 실시 형태는 글래스를 포함하는 외부 전극(20)용 페이스트를 마련하는 단계; 내부 전극(30)이 적층된 소결 칩에 상기 외부 전극(20)용 페이스트로 외부 전극(20)을 형성하는 단계; 및 상기 글래스의 연화점 이상에서 승온 속도를 조절하여 버퍼층(41, 42)의 두께(t)를 조절하는 외부 전극(20) 소결 단계;를 포함하는 적층 세라믹 전자 부품의 제조 방법일 수 있다.
먼저, 외부 전극(20)에 도전성을 부여하기 위한 도전성 금속 분말, 외부 전극(20)의 치밀화를 위한 글래스 분말, 유기 용매로서 에탄올, 및 바인더로서 폴리비닐부티랄 등을 혼합한 후, 이를 볼 밀링하여 외부 전극(20)용 페이스트를 마련할 수 있다.
다음으로, 외부 전극(20)용 페이스트로 디핑 방식 또는 인쇄 방식 등에 의하여 소결 칩에 외부 전극(20)을 형성할 수 있다.
소결 칩은 다음과 같이 제조될 수 있다. 즉, 티탄산바륨 등의 고유전율 세라믹 분말이 포함된 세라믹 슬러리를 이용하여 세라믹 그린 시트를 준비할 수 있다. 니켈 등의 도전성 금속을 포함하는 내부 전극(30)용 페이스트로 세라믹 그린 시트 상에 내부 전극(30)을 인쇄하고, 내부 전극(30)이 인쇄된 세라믹 그린 시트를 적층하여 그린 시트 적층체를 만들 수 있다. 그린 시트 적층체를 절단하여 그린 칩을 만들고 이를 소결하여 내부 전극(30)이 적층된 소결 칩을 제조할 수 있다.
다음으로, 외부 전극(20) 소결 과정에서 글래스의 연화점 이상에 승온 속도를 조절하여 버퍼층(41, 42)의 두께(t)를 조절할 수 있다.
글래스의 연화점 이하에서는 글래스는 유동성을 가지지 않기 때문에 세라믹 본체(10)의 내부로 침투 또는 확산할 수 없다. 연화점 이상에서 글래스가 유동성을 가지므로 세라믹 본체(10)의 내부로 침투 또는 확산할 수 있다.
글래스의 연화점 이하에서는 승온 속도를 작게 하여 장시간 머무르도록 하고, 연화점 이상에서는 급속 승온하여 머무르는 시간을 짧게 하면 버퍼층(41, 42)의 두께(t)를 작게 할 수 있다. 반대로 연화점 이상에서 승온 속도를 완만하게 하여 머무르는 시간을 길게 하면 버퍼층(41, 42)의 두께(t)를 크게 할 수 있다.
기타 세라믹 분말, 외부 전극(20), 내부 전극(30) 및 버퍼층(41, 42) 등에 관한 사항은 앞의 실시 형태에서 설명한 바와 동일하다.
본 발명의 또 다른 실시 형태는 글래스를 포함하는 외부 전극(20)용 페이스트를 마련하는 단계; 내부 전극(30)이 적층된 소결 칩에 외부 전극(20)용 페이스트로 외부 전극(20)을 형성하는 단계; 및 외부 전극(20)을 소결하는 소결 단계;를 포함하고, 외부 전극(20)용 페이스트를 마련하는 단계에서, 글래스에 포함되는 알카리금속, 바나듐 산화물의 함량을 조절하여 버퍼층(41, 42)의 두께(t)를 조절하는 적층 세라믹 전자 부품의 제조 방법일 수 있다.
먼저, 외부 전극(20)에 도전성을 부여하기 위한 도전성 금속 분말, 외부 전극(20)의 치밀화를 위한 글래스 분말, 유기 용매로서 에탄올, 및 바인더로서 폴리비닐부티랄 등을 혼합한 후, 이를 볼 밀링하여 외부 전극(20)용 페이스트를 마련할 수 있다.
다음으로, 외부 전극(20)용 페이스트로 디핑 방식 또는 인쇄 방식 등에 의하여 소결 칩에 외부 전극(20)을 형성할 수 있다. 이에 관한 사항은 앞의 실시 형태에서 설명한 바와 동일하다.
다음으로, 외부 전극(20)을 소결하여 세라믹 본체(10) 내에 버퍼층(41, 42)을 형성할 수 있다. 외부 전극(20)의 소결 과정에서 외부 전극(20)의 글래스가 세라믹 본체(10) 내로 확산 또는 침투하여 버퍼층(41, 42)이 형성될 수 있다.
외부 전극(20)용 페이스트를 마련하는 과정에서, 글래스에 함유된 알카리금속 산화물의 함량을 조절하여 버퍼층(41, 42)의 두께(t)를 조절할 수 있다.
알카리금속, 바나듐 산화물의 함량이 많은 글래스를 사용하면 버퍼층(41, 42)의 두께(t)가 더 증가될 수 있다. 알카리금속, 바나듐 산화물의 함량이 많을수록 글래스의 연화점이 더 낮아질 수 있고 글래스의 유동성이 더 커져 글래스의 침투 또는 확산이 더욱 활발해질 수 있기 때문이다.
반대로 알카리금속, 바나듐 산화물의 함량이 적은 글래스를 사용하면 글래스의 유동성 낮아 글래스의 침투 또는 확산이 어려워 버퍼층(41, 42)의 두께(t)가 감소될 수 있다
구체적으로 알카리금속, 바나듐족 은 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs) 및 바나듐(V)으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
또한, 소결 단계에서, 글래스의 연화점 이상에서의 승온 속도를 조절하여 버퍼층(41, 42)의 두께(t)를 조절할 수 있다. 이에 관한 사항은 앞의 실시 형태에서 설명한 바와 동일하다.
기타 외부 전극(20), 내부 전극(30) 및 버퍼층(41, 42) 등에 관한 사항은 앞의 실시 형태에서 설명한 바와 동일하다.
이하에서는 실시예 및 비교예를 참조하여, 본 발명에 대하여 상세하게 설명한다.
실시예 및 비교예에 따른 적층 세라믹 캐패시터는 다음과 같은 방법에 따라 마련하였다.
티탄산바륨 분말, 유기 용매로서 에탄올, 바인더로서 폴리비닐부티랄을 혼합하고, 이를 볼 밀링하여 세라믹 슬러리를 제조하고, 이를 이용하여 세라믹 그린 시트를 제조하였다.
세라믹 그린 시트 상에 니켈을 함유하는 내부 전극(30)용 도전성 페이스트를 인쇄하여 내부 전극(30)을 형성하고, 이를 적층한 그린 적층체를 85?에서 1,000kgf/㎠의 압력으로 등압 압축 성형(isostatic pressing) 하였다.
압착된 그린 적층체를 절단하여 그린 칩을 만들고, 절단된 그린 칩을 대기 분위기 하에서 230℃에서 60시간 유지하는 탈바인더 공정을 거친 후, 그린 칩을 950℃에서 소결하여 소결 칩을 제조하였다. 소결은 환원 분위기 하에서 실시하여 내부 전극(30)의 산화를 방지하였으며, 환원 분위기는 Ni/NiO 평형 산소 분압보다 낮은 10-11~10-10atm이 되도록 하였다.
소결 칩의 외부에 구리 분말 및 글래스 분말을 포함하는 외부 전극(20)용 페이스트를 이용하여 외부 전극을 형성하고 780℃에서 소결하였으며, 외부 전극(20) 상에는 전기 도금을 통하여 니켈 도금층 및 주석 도금층을 형성하였다.
우선, 외부 전극의 두께의 적정성을 확인하기 위하여, 외부 전극의 두께(T)를 변화시키면서 0603 사이즈의 적층 세라믹 캐패시터를 제조하였다. 이에 대하여 신뢰성 시험을 실시하였다. 0603 사이즈는 적층 세라믹 캐패시터의 크기가 0.6㎜×0.3㎜×0.3㎜인 경우를 가리킬 수 있다.
신뢰성 테스트 결과 절연저항이 모두 1E+07 Ω㎝ 이하로 떨어지는 것이 없을 경우를 양호로 판단하였다. 상기 가속수명 평가는 40개의 샘플에 대하여 130℃, 2Vr 및 4시간의 조건하에서 실시하였다.
T(㎛) 신뢰성
5 불량
7 불량
9 불량
10 불량
11 양호
12 양호
14 양호
표 1을 참조하면, 외부 전극의 두께(T)가 11㎛, 12㎛ 및 14㎛ 인 경우에는 신뢰성 불량이 발생하지 않았으나, 외부 전극의 두께가 10㎛ 이하가 되면서부터 신뢰성 불량이 발생하였다.
이는 외부 전극의 글래스가 세라믹 본체로 이동하여 외부 전극에는 글래스의 함량이 적어지고, 이로 인하여 외부 전극의 기공을 통하여 도금액이 침투하였기 때문이다.
본 발명은 외부 전극의 두께(T)가 10㎛ 이하인 경우 도금액 침투로 인한 신뢰성 불량이 발생하는 문제점을 해결하기 위한 것이다.
다음으로, 세라믹 본체의 두께(TC) 대비 액티브 영역의 두께(TA)의 비율(TA/TC)의 적정성을 확인하기 위하여, TA/TC 를 변화시키면서 신뢰성 시험을 실시하였다.
TC(㎛) TA(㎛) TA/TC 신뢰성
350 266 0.76 양호
273 0.78 양호
280 0.80 양호
287 0.82 불량
294 0.84 불량
301 0.86 불량
표 2를 참조하면, TA/TC 가 0.80 이하인 경우에는 신뢰성이 양호한 결과를 나타내었으며, 0.80 초과인 경우에는 신뢰성 불량의 결과를 나타내었다.
TA/TC 가 0.80 초과인 경우에는 세라믹 본체 내의 내부 전극 점유율이 크기 때문에 외부 전극으로부터 내부 전극으로의 금속 원자 및 글래스의 확산이 증가하여 외부 전극에 잔존하는 글래스 함량이 감소하여 외부 전극의 포어를 통하여 도금액이 침투하였기 때문에 신뢰성 불량을 나타낸 것이다.
본 발명은 TA/TC 가 0.80 초과인 경우에 발생하는 신뢰성 불량의 문제점을 해결하기 위한 것이다.
다음으로, 버퍼층(41, 42) 두께(t)의 적정성을 확인하기 위하여, 외부 전극의 두께(T)는 10 ㎛, TA/TC는 0.84로 하고, 버퍼층(41, 42)의 두께(t)를 변화시키면서 신뢰성 시험을 실시하였다.
T(㎛) TA(㎛) TC(㎛) TA/TC t(㎛) 신뢰성
실시예 1 10 294 350 0.84 1 양호
실시예 2 2 양호
실시예 3 3 양호
실시예 4 4 양호
실시예 5 5 양호
비교예 1 6 불량
비교예 2 7 불량
비교예 3 8 불량
비교예 4 9 불량
표 3을 참조하면, 실시예 1~5는 버퍼층의 두께(t)가 1~5㎛ 인 경우로서 신뢰성 시험 결과 양호하였으며, 비교예 1~4는 버퍼층의 두께가 6~9㎛ 인 경우로서 신뢰성 시험 결과 불량하였다.
이는 비교예 1~4는 버퍼층이 두꺼운 경우인데, 버퍼층이 두꺼운 만큼 외부 전극에 잔존하는 글래스의 함량이 적어 도금액의 침투를 효과적으로 방지하지 못하였기 때문에 도금액 침투로 인하여 신뢰성 불량이 발생한 것이다.
반면에 실시예 1~5는 버퍼층의 두께가 얇기 때문에 외부 전극에 잔존하는 글래스의 함량이 많아 글래스가 도금액의 침투를 효과적으로 막았기 때문에 신뢰성 시험 결과 양호한 것으로 판명된 것이다.
본 발명에서 사용한 용어는 특정한 실시예를 설명하기 위한 것으로, 본 발명을 한정하고자 하는 것이 아니다. 단수의 표현은 문맥상 명백하지 않는 한, 복수의 의미를 포함한다고 보아야 할 것이다.
“포함하다” 또는 “가지다” 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소 또는 이들을 조합한 것이 존재한다는 것을 의미하는 것이지, 이를 배제하기 위한 것이 아니다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
10: 세라믹 본체
20: 외부 전극
21, 22: 제1 및 제2 외부 전극
30: 내부 전극
31, 32: 제1 및 제2 내부 전극
41, 42: 제1 및 제2 버퍼층
51, 52: 제1 및 제2 접속면
t: 버퍼층의 두께
T: 외부 전극의 두께
TC: 세라믹 본체의 두께
TA: 액티브 영역의 두께

Claims (29)

  1. 내부에 내부 전극이 형성된 세라믹 본체;
    상기 세라믹 본체의 외부에 형성되고 상기 내부 전극과 접속된 외부 전극; 및
    상기 세라믹 본체의 외부면 중 상기 내부 전극과 상기 외부 전극이 접속되는 접속면으로부터 상기 세라믹 본체의 내부 쪽으로 형성된 버퍼층;을 포함하고,
    상기 외부 전극의 두께를 T, 상기 버퍼층의 두께를 t, 액티브 영역의 두께를 TA, 세라믹 본체의 두께를 Tc라 할 때, T≤10㎛, TA/TC>0.8, t≤5㎛인 적층 세라믹 전자 부품.
  2. 제1항에 있어서,
    상기 버퍼층은 붕소의 함량이 50% 이상인 적층 세라믹 전자 부품.
  3. 제1항에 있어서,
    상기 세라믹 본체는 직육면체인 적층 세라믹 전자 부품.
  4. 제1항에 있어서,
    상기 내부 전극은 직사각형인 적층 세라믹 전자 부품.
  5. 제1항에 있어서,
    상기 외부 전극은 상기 세라믹 본체의 단면에 형성된 적층 세라믹 전자 부품.
  6. 제1항에 있어서,
    상기 외부 전극은 상기 세라믹 본체의 상하면 및 측면의 일부로 연장된 적층 세라믹 전자 부품.
  7. 제1항에 있어서,
    상기 세라믹 본체는 티탄산바륨 또는 티탄산스트론튬을 포함하는 적층 세라믹 전자 부품.
  8. 제1항에 있어서,
    상기 외부 전극은 글래스를 포함하는 적층 세라믹 전자 부품.
  9. 제1항에 있어서,
    상기 내부 전극은 금, 은, 구리, 니켈, 팔라듐, 백금 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 적층 세라믹 전자 부품.
  10. 제1항에 있어서,
    상기 외부 전극은 금, 은 팔라듐, 구리, 니켈 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 적층 세라믹 전자 부품.
  11. 세라믹 본체의 마주 보는 단면에 형성된 제1 및 제2 외부 전극을 포함하는 외부 전극;
    상기 세라믹 본체의 내부에 이격되어 적층 배치되고, 상기 제1 및 제2 외부 전극에 각각 접속된 제1 및 제2 내부 전극을 포함하는 내부 전극; 및
    상기 세라믹 본체의 단면으로부터 상기 세라믹 본체의 내부 쪽으로 형성된 버퍼층;을 포함하고,
    상기 외부 전극의 두께를 T, 상기 버퍼층의 두께를 t, 액티브 영역의 두께를 TA, 세라믹 본체의 두께를 Tc라 할 때, T≤10㎛, TA/TC>0.8, t≤5㎛인 적층 세라믹 전자 부품.
  12. 제11항에 있어서,
    상기 버퍼층은 단면으로부터 붕소 성분이 검출되는 적층 세라믹 전자 부품.
  13. 제11항에 있어서,
    상기 세라믹 본체는 직육면체인 적층 세라믹 전자 부품.
  14. 제11항에 있어서,
    상기 내부 전극은 직사각형인 적층 세라믹 전자 부품.
  15. 제11항에 있어서,
    상기 외부 전극은 상기 세라믹 본체의 상하면 및 측면의 일부로 연장된 적층 세라믹 전자 부품.
  16. 제11항에 있어서,
    상기 세라믹 본체는 티탄산바륨 또는 티탄산스트론튬을 포함하는 적층 세라믹 전자 부품.
  17. 제11항에 있어서,
    상기 외부 전극은 글래스를 포함하는 적층 세라믹 전자 부품.
  18. 제11항에 있어서,
    상기 내부 전극은 금, 은, 구리, 니켈, 팔라듐, 백금 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 적층 세라믹 전자 부품.
  19. 제11항에 있어서,
    상기 외부 전극은 금, 은 팔라듐, 구리, 니켈 및 이들의 합금으로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 적층 세라믹 전자 부품.
  20. 글래스를 포함하는 외부 전극용 페이스트를 마련하는 단계;
    내부 전극이 적층된 소결 칩에 상기 외부 전극용 페이스트로 외부 전극을 형성하는 단계; 및
    상기 글래스의 연화점 이상에서 승온 속도를 조절하여 버퍼층의 두께를 조절하는 외부 전극 소결 단계;
    를 포함하는 적층 세라믹 전자 부품의 제조 방법.
  21. 제20항에 있어서,
    상기 승온 속도를 높여 상기 버퍼층의 두께를 감소시키는 적층 세라믹 전자 부품의 제조 방법.
  22. 제20항에 있어서,
    상기 승온 속도를 낮추어 상기 버퍼층의 두께를 증가시키는 적층 세라믹 전자 부품의 제조 방법.
  23. 글래스를 포함하는 외부 전극용 페이스트를 마련하는 단계;
    내부 전극이 적층된 소결 칩에 상기 외부 전극용 페이스트로 외부 전극을 형성하는 단계; 및
    상기 외부 전극을 소결하는 소결 단계;를 포함하고,
    상기 외부 전극용 페이스트를 마련하는 단계에서, 상기 글래스에 포함되는 알카리금속, 바나듐족 산화물의 함량을 조절하여 버퍼층의 두께를 조절하는 적층 세라믹 전자 부품의 제조 방법.
  24. 제23항에 있어서,
    상기 알카리금속, 바나듐족 은 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs) 및 바나듐(V)으로 이루어진 군으로부터 선택된 하나 이상인 적층 세라믹 전자 부품의 제조 방법.
  25. 제23항에 있어서,
    상기 알카리금속, 바나듐족 산화물의 함량을 증가시켜 상기 버퍼층의 두께를 증가시키는 적층 세라믹 전자 부품의 제조 방법.
  26. 제23항에 있어서,
    상기 알카리금속, 바나듐족 산화물의 함량을 감소시켜 상기 버퍼층의 두께를 감소시키는 적층 세라믹 전자 부품의 제조 방법.
  27. 제23항에 있어서,
    상기 소결 단계에서, 상기 글래스의 연화점 이상에서의 승온 속도를 조절하여 상기 버퍼층의 두께를 조절하는 적층 세라믹 전자 부품의 제조 방법.
  28. 제23항에 있어서,
    상기 승온 속도를 높여 상기 버퍼층의 두께를 감소시키는 적층 세라믹 전자 부품의 제조 방법.
  29. 제23항에 있어서,
    상기 승온 속도를 낮추어 상기 버퍼층의 두께를 증가시키는 적층 세라믹 전자 부품의 제조 방법.
KR1020130018275A 2013-02-20 2013-02-20 적층 세라믹 전자 부품 KR102097332B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020130018275A KR102097332B1 (ko) 2013-02-20 2013-02-20 적층 세라믹 전자 부품
JP2013105951A JP6342122B2 (ja) 2013-02-20 2013-05-20 積層セラミック電子部品
US13/902,628 US9305705B2 (en) 2013-02-20 2013-05-24 Multilayer ceramic electronic component
CN201310228286.4A CN103996537B (zh) 2013-02-20 2013-06-08 多层陶瓷电子元件及其制备方法
JP2017225503A JP6800830B2 (ja) 2013-02-20 2017-11-24 積層セラミック電子部品
JP2020150168A JP7331321B2 (ja) 2013-02-20 2020-09-07 積層セラミック電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130018275A KR102097332B1 (ko) 2013-02-20 2013-02-20 적층 세라믹 전자 부품

Publications (2)

Publication Number Publication Date
KR20140104279A true KR20140104279A (ko) 2014-08-28
KR102097332B1 KR102097332B1 (ko) 2020-04-06

Family

ID=51310669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130018275A KR102097332B1 (ko) 2013-02-20 2013-02-20 적층 세라믹 전자 부품

Country Status (4)

Country Link
US (1) US9305705B2 (ko)
JP (3) JP6342122B2 (ko)
KR (1) KR102097332B1 (ko)
CN (1) CN103996537B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170099544A (ko) * 2016-02-24 2017-09-01 삼성전기주식회사 전자부품 및 그의 제조방법
KR20180026194A (ko) * 2016-09-02 2018-03-12 한양대학교 산학협력단 뉴런 소자 및 그 구동 방법
CN112055881A (zh) * 2019-04-09 2020-12-08 Tdk电子股份有限公司 陶瓷构件和制造所述陶瓷构件的方法
US11093824B2 (en) 2016-09-02 2021-08-17 Samsung Electronics Co., Ltd. Neuromorphic device and method of driving the same

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102089692B1 (ko) * 2013-02-20 2020-04-14 삼성전기주식회사 적층 세라믹 전자 부품
JP5689143B2 (ja) * 2013-03-19 2015-03-25 太陽誘電株式会社 低背型積層セラミックコンデンサ
JP2015153764A (ja) * 2014-02-10 2015-08-24 株式会社村田製作所 積層セラミックコンデンサ、積層セラミックコンデンサ連及び積層セラミックコンデンサの実装構造体
TWI580568B (zh) * 2014-09-03 2017-05-01 Murata Manufacturing Co Ceramic electronic parts and manufacturing method thereof
US9892854B2 (en) * 2015-03-12 2018-02-13 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing the same
JP6679964B2 (ja) * 2015-03-12 2020-04-15 株式会社村田製作所 積層セラミックコンデンサ
JP2016181597A (ja) 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
JP6632808B2 (ja) 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
JP7047526B2 (ja) * 2018-03-27 2022-04-05 Tdk株式会社 積層セラミック電子部品
KR102217289B1 (ko) * 2018-11-22 2021-02-19 삼성전기주식회사 커패시터 부품 및 그 제조 방법
JP7427460B2 (ja) * 2019-04-22 2024-02-05 太陽誘電株式会社 セラミック電子部品、回路基板、およびセラミック電子部品の製造方法
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
KR102333093B1 (ko) * 2019-07-08 2021-12-01 삼성전기주식회사 커패시터 부품
JP2022156320A (ja) * 2021-03-31 2022-10-14 Tdk株式会社 積層電子部品

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151234A (ja) 1992-10-31 1994-05-31 Taiyo Yuden Co Ltd 積層電子部品及びその製造方法
JPH0864464A (ja) * 1994-08-26 1996-03-08 Matsushita Electric Ind Co Ltd チップ型セラミック電子部品の製造方法
JPH10135063A (ja) * 1996-11-01 1998-05-22 Murata Mfg Co Ltd 積層セラミック電子部品
JPH11340090A (ja) * 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd 粒界絶縁型積層セラミックコンデンサの製造方法
JP2009001645A (ja) 2007-06-20 2009-01-08 Sumitomo Rubber Ind Ltd タイヤクリンチ用ゴム組成物およびそれを用いたタイヤクリンチを有するタイヤ
JP2012033621A (ja) * 2010-07-29 2012-02-16 Kyocera Corp 積層セラミックコンデンサ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268290A (ja) 2004-03-16 2005-09-29 Taiyo Yuden Co Ltd 積層セラミック電子部品およびその製造方法
JP4203452B2 (ja) * 2004-06-28 2009-01-07 Ｔｄｋ株式会社 積層型セラミックコンデンサの製造方法
WO2007020757A1 (ja) * 2005-08-19 2007-02-22 Murata Manufacturing Co., Ltd. 積層セラミックコンデンサ
JP5225241B2 (ja) * 2009-09-24 2013-07-03 株式会社村田製作所 積層セラミック電子部品
CN102640239B (zh) * 2009-12-11 2015-06-17 株式会社村田制作所 层叠型陶瓷电子部件
KR20120068622A (ko) * 2010-12-17 2012-06-27 삼성전기주식회사 외부전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
KR102089692B1 (ko) * 2013-02-20 2020-04-14 삼성전기주식회사 적층 세라믹 전자 부품

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151234A (ja) 1992-10-31 1994-05-31 Taiyo Yuden Co Ltd 積層電子部品及びその製造方法
JPH0864464A (ja) * 1994-08-26 1996-03-08 Matsushita Electric Ind Co Ltd チップ型セラミック電子部品の製造方法
JPH10135063A (ja) * 1996-11-01 1998-05-22 Murata Mfg Co Ltd 積層セラミック電子部品
JPH11340090A (ja) * 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd 粒界絶縁型積層セラミックコンデンサの製造方法
JP2009001645A (ja) 2007-06-20 2009-01-08 Sumitomo Rubber Ind Ltd タイヤクリンチ用ゴム組成物およびそれを用いたタイヤクリンチを有するタイヤ
JP2012033621A (ja) * 2010-07-29 2012-02-16 Kyocera Corp 積層セラミックコンデンサ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170099544A (ko) * 2016-02-24 2017-09-01 삼성전기주식회사 전자부품 및 그의 제조방법
KR20180026194A (ko) * 2016-09-02 2018-03-12 한양대학교 산학협력단 뉴런 소자 및 그 구동 방법
US11093824B2 (en) 2016-09-02 2021-08-17 Samsung Electronics Co., Ltd. Neuromorphic device and method of driving the same
CN112055881A (zh) * 2019-04-09 2020-12-08 Tdk电子股份有限公司 陶瓷构件和制造所述陶瓷构件的方法
CN112055881B (zh) * 2019-04-09 2022-05-24 Tdk电子股份有限公司 陶瓷构件和制造所述陶瓷构件的方法
US11916236B2 (en) 2019-04-09 2024-02-27 Tdk Electronics Ag Ceramic component and method for manufacturing the ceramic component

Also Published As

Publication number Publication date
CN103996537B (zh) 2018-06-05
JP2020198453A (ja) 2020-12-10
JP6342122B2 (ja) 2018-06-13
JP7331321B2 (ja) 2023-08-23
JP6800830B2 (ja) 2020-12-16
CN103996537A (zh) 2014-08-20
KR102097332B1 (ko) 2020-04-06
JP2014160793A (ja) 2014-09-04
JP2018029215A (ja) 2018-02-22
US20140233149A1 (en) 2014-08-21
US9305705B2 (en) 2016-04-05

Similar Documents

Publication Publication Date Title
KR102097332B1 (ko) 적층 세라믹 전자 부품
KR102089692B1 (ko) 적층 세라믹 전자 부품
KR101792268B1 (ko) 적층 세라믹 전자 부품
KR101761936B1 (ko) 적층 세라믹 전자 부품
KR101228752B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
KR101753420B1 (ko) 적층 세라믹 전자 부품
KR102285241B1 (ko) 세라믹 다층 부품 및 세라믹 다층 부품의 제조 방법
US11574773B2 (en) Multilayer electronic component
KR102437803B1 (ko) 적층 세라믹 전자부품
KR20130065199A (ko) 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
KR20220052164A (ko) 적층형 전자 부품
US10658115B1 (en) Capacitor component and method for manufacturing the same
KR20130060503A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20150125454A (ko) 외부전극용 페이스트, 적층 세라믹 전자부품 및 그 제조방법
KR20140112881A (ko) 외부 전극용 도전성 페이스트 및 이를 이용한 적층 세라믹 전자부품
KR20220081633A (ko) 적층형 전자 부품 및 유전체 조성물
US10457608B2 (en) Multilayer ceramic substrate and electronic device
KR20130024693A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101862518B1 (ko) 적층 세라믹 전자 부품
KR20230057161A (ko) 세라믹 전자부품
CN116387030A (zh) 多层电子组件
KR20230103410A (ko) 적층 세라믹 전자부품

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant