CN103970172A - 恒压电路以及模拟电子钟表 - Google Patents

恒压电路以及模拟电子钟表 Download PDF

Info

Publication number
CN103970172A
CN103970172A CN201410037223.5A CN201410037223A CN103970172A CN 103970172 A CN103970172 A CN 103970172A CN 201410037223 A CN201410037223 A CN 201410037223A CN 103970172 A CN103970172 A CN 103970172A
Authority
CN
China
Prior art keywords
circuit
constant voltage
voltage
output transistor
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410037223.5A
Other languages
English (en)
Other versions
CN103970172B (zh
Inventor
渡边考太郎
见谷真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN103970172A publication Critical patent/CN103970172A/zh
Application granted granted Critical
Publication of CN103970172B publication Critical patent/CN103970172B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
    • G04G19/02—Conversion or regulation of current or voltage
    • G04G19/06—Regulation
    • G—PHYSICS
    • G04—HOROLOGY
    • G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C10/00—Arrangements of electric power supplies in time pieces
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/613—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in parallel with the load as final control devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H02M1/0035—Control circuits allowing low power mode operation, e.g. in standby mode using burst mode control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Electromechanical Clocks (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

一种恒压电路，构成为：包括在输出晶体管的栅极和输出端子之间连接的第一电压保持电路、和在输出晶体管的栅极和接地端子之间连接的第二电压保持电路，当电机工作时控制为使第二电压保持电路成为有效。本发明提供输出稳定恒压的模拟电子钟表用的恒压电路。提供因低消耗电流而电池寿命长的模拟电子钟表。

Description

恒压电路以及模拟电子钟表
技术领域
本发明涉及能得到稳定的恒压的恒压电路以及包括该恒压电路的模拟电子钟表。
背景技术
图2中示出模拟电子钟表的框图。模拟电子钟表由半导体装置81、石英80、电池83和电机82构成。半导体装置81由连接石英80的振荡电路811、分频电路812、输出驱动它们的恒压VREG的恒压电路810和驱动电机82的输出电路813构成。
因为模拟电子钟表追求尽可能少地更换电池，所以半导体装置81需要减少消耗电流。作为减少半导体装置81的消耗电流的方法，提出了减少恒压电路810的工作电流，和恒压电路810间歇工作等（例如，参照专利文献1）。
图6是现有的恒压电路的框图。现有的恒压电路包括产生基准电压Vref的基准电压电路22、差动放大电路23、输出晶体管10、反馈电路21、由电容器（condenser）构成的保持电路40和开关电路50。
现有的恒压电路包括保持输出晶体管10的栅极电压的保持电路40，通过使差动放大电路23等间歇工作而减少消耗电力。通过信号φ1，停止差动放大电路23和反馈电路21的工作，断开开关电路50。这时，输出晶体管10的栅极电压通过保持电路40保持开关电路50断开之前的电压。只要负载电流没有大的变动，恒压电路就可以输出恒压VREG。
现有专利文献
专利文献
专利文献1：日本特开2000-298523号公报。
发明内容
发明要解决的问题
但是，如上所述的降低消耗电流的现有恒压电路由于差动放大电路23的过渡响应特性差，当负载电流变动较大时，无法维持输出电压。例如，模拟电子钟表的电机被驱动，电池电压急剧下降。此时，由于差动放大电路23的过渡响应特性差，输出晶体管10的栅极－源极之间的电压变小，恒压VREG也出现变动。而且，当恒压VREG比振荡电路811的振荡停止电压VDOS还低时，振荡电路811稳定性受损，有停止振荡的可能性。
本发明鉴于上述问题，提供低消耗电流，即使电池电压变动也能得到稳定的恒压的恒压电路。
解决问题的方案
本发明的恒压电路为了解决上述问题而如下构成。
恒压电路，其特征在于，包括：在差动放大电路和输出晶体管的栅极之间连接的第一开关电路；在输出晶体管的栅极和输出端子之间通过第二开关电路连接的第一保持电路；以及在输出晶体管的栅极和电源端子之间通过第三开关电路连接的第二保持电路，具有：通过第一控制信号使差动放大电路和第一开关电路间歇工作、通过第二控制信号使第二开关电路接通而第三开关电路断开的第一工作模式，以及通过第一控制信号使差动放大电路和第一开关电路接通、通过第二控制信号使第二开关电路断开而第三开关电路接通的第二工作模式。
发明的效果
通过本发明，能够提供低消耗电流且稳定工作的恒压电路。因此，能够提供电池寿命长的模拟电子钟表。
附图说明
图1为示出第一实施方式的恒压电路的电路图；
图2为模拟电子钟表的框图；
图3为模拟电子钟表的工作说明图；
图4为模拟电子钟表的工作说明图；
图5为第二实施方式的恒压电路的电路图；
图6为示出现有的恒压电路的电路图。
具体实施方式
以下参照附图来说明本发明实施方式。
第一实施方式
图2为模拟电子钟表的框图。由半导体装置81、石英80、电池83和电机82构成。半导体装置81由连接石英80的振荡电路811、分频电路812、输出驱动它们的恒压VREG的恒压电路810和驱动电机82的输出电路813构成。
这里模拟电子钟表以电源Vdd作为基准而工作。因此，以下，电路都以电源Vdd作为基准来说明。
振荡电路811使外部的石英80以稳定的频率振荡，输出恒定的频率的钟表信号。分频电路812对振荡电路811的时钟信号进行分频，输出需要的频率的信号。输出电路813通过分频电路812的信号驱动电机82。
图1为第一实施方式的恒压电路的电路图。
恒压电路810包括基准电压电路22、差动放大电路23、开关电路50、输出晶体管10、反馈电路21、作为保持电路的电容40以及电容60和开关电路51~52。
基准电压电路22产生基准电压Vref。反馈电路21分压输出端子的电压VREG输出反馈电压VFB。差动放大电路23向输出晶体管10的栅极输出电压V1，以使得基准电压Vref与反馈电压VFB相等。此外，差动放大电路23和反馈电路21通过信号φ1控制接通和断开。开关电路50与差动放大电路23同步，通过信号φ1控制接通和断开。
保持电路由在输出晶体管10的栅极和输出端子之间连接的电容40、在输出晶体管10的栅极和电源端子Vss之间连接的电容60和开关电路51~52构成。当开关电路50断开时，保持电路保持之前输出晶体管10的栅极的电压V1。
恒压电路810降低差动放大电路23的工作电流，通过使差动放大电路23和反馈电路21根据信号φ1间歇工作，实现消耗电流的降低。
接着，说明关于本实施方式的恒压电路的工作。
当信号φ1和信号φ2都是高电平时，恒压电路810作为通常的稳压器工作。因为信号φ1是高电平，所以差动放大电路23和反馈电路21工作，开关电路50短路，差动放大电路23的输出端子连接到输出晶体管10的栅极。因为信号φ2也是高电平，所以开关电路51开路，开关电路52短路，保持电路中电容60成为有效。
当信号φ1和信号φ2都是低电平时，恒压电路810停止作为稳压器工作，处于低消耗电流状态。因为信号φ1是低电平，所以差动放大电路23和反馈电路21停止工作，开关电路50开路，差动放大电路23的输出端子与输出晶体管10的栅极断开。因为信号φ2也是低电平，所以开关电路51短路，开关电路52开路，保持电路中电容40成为有效。
接着，说明在模拟电子钟表中使用本实施方式的恒压电路的情况下的工作。
图3是模拟电子钟表工作的时间图。电压VDD示出接地电压、电压VDOS示出振荡电路811的振荡停止电压、电压VREG示出恒压电路810的输出电压、电压VSS示出电源电压。
模拟电子钟表大致区分为如时间段t1~t2、t3~t4的输出电机脉冲的时间段（电机工作模式），和除此以外的时间段（正常工作模式）。以恒定间隔重复两个时间段。信号φ1是控制间歇工作的信号。信号φ1为：例如，电机工作模式中为了稳定化恒压VREG而成为高电平，而正常工作模式中连续地重复高电平和低电平，进行低消耗电流工作。信号φ2是切换工作模式的信号。信号φ2为：例如，控制成在电机工作模式中为高电平，而在正常工作模式中为低电平。
正常工作模式中，信号φ1以适当的间隔和占空比（duty）重复高电平和低电平，信号φ2为低电平。因此，恒压电路810进行间歇工作。而且，由于保持电路中电容40为有效，即使差动放大电路23和反馈电路21停止工作，恒压电路810也能输出恒压VREG。
电机工作模式中，信号φ1和信号φ2都为高电平，电容60为有效的状态，恒压电路810作为通常的稳压器工作。电机工作模式中，电池电压|VSS|仅下降由电机82的负载电流和电池83的内部电阻的积所确定的那部分电压，输出晶体管10的源极电压上升到VDD侧。此时，由于电容60的耦合工作，输出晶体管10的栅极电压也上升到VDD侧，因此输出晶体管10的栅极－源极之间的电压保持为恒定。因此，恒压电路810能将恒压VREG保持为恒定（图3的时间段t1~t2）。
如以上所说明地，在电机工作模式中也因为恒压电路810能输出稳定的恒压VREG，所以振荡电路811的振荡输出能够稳定化。
图4为工作模式切换的情况下详细的时间图。因为切换保持电路的电容40和电容60时，差动放大电路23和反馈电路21工作是恒压电路稳定工作的保证，所以需要确保建立（setup）时间tSU1、tSU4。
而且，因为在进入电机工作模式之前恒压电路确实地从电容40切换到电容60是恒压电路稳定工作的保证，所以需要确保建立时间tSU2。同样地，在信号φ2的从高电平向低电平的切换中也需要确保建立时间tSU3。
第二实施方式
图5为第二实施方式的恒压电路的电路图。关于与第一实施方式的恒压电路相同的构成要素，附上相同的符号，省略详细的说明。
第二实施方式的恒压电路包括为了给电容60预充电的预充电电路。预充电电路包括电压跟随电路70（voltage follower）和开关电路53。电压跟随电路70输入输出晶体管10的栅极电压V1，向电容60输出。开关电路53当信号φ2为低电平时短路，当信号φ2为高电平时开路。
第二实施方式的恒压电路在正常工作模式时短路开关电路53，通过电压跟随电路70将电容60预充电到输出晶体管10的栅极电压V1。因此，在信号φ2从低电平变为高电平时，因为输出晶体管10的栅极电压V1不变动，所以恒压电路能稳定恒压VREG而输出。
如以上所说明地，第二实施方式的恒压电路能输出更加稳定的恒压VREG。
此外，电压跟随电路70也可以为了低消耗电流化而构成为通过新的信号φ3进行间歇工作。
进一步，恒压电路也还可以对电容40设置预充电电路。
附图标记
21 反馈电路
23 差动放大电路
81 半导体装置
810 恒压电路
811 振荡电路
812 分频电路
813 输出电路。

Claims (4)

1.一种恒压电路，通过以规定的间隔进行间歇工作以低消耗的电流进行工作，并且在输出端子输出恒定的电压，所述恒压电路的特征在于，包括：
连接到所述输出端子的输出晶体管；
控制所述输出晶体管的栅极以使得所述输出端子的电压为恒定的电压的差动放大电路；
在所述差动放大电路和所述输出晶体管的栅极之间连接的第一开关电路；
在所述输出晶体管的栅极和所述输出端子之间通过第二开关电路连接的第一保持电路；以及
在所述输出晶体管的栅极和电源端子之间通过第三开关电路连接的第二保持电路，
所述恒压电路具有：
通过第一控制信号使所述差动放大电路和所述第一开关电路间歇工作、通过第二控制信号使所述第二开关电路接通而所述第三开关电路断开的第一工作模式，以及
通过所述第一控制信号使所述差动放大电路和所述第一开关电路接通、通过所述第二控制信号使所述第二开关电路断开而所述第三开关电路接通的第二工作模式。
2.根据权利要求1所述的恒压电路，其特征在于：
包括当所述第三开关电路断开时，将所述第二保持电路设定为所述输出晶体管的栅极的电压的预充电电路。
3.根据权利要求2所述的恒压电路，其特征在于：
所述预充电电路由电压跟随电路构成，所述电压跟随电路的输入端子连接到所述输出晶体管的栅极，输出端子通过第四开关电路连接到所述第二保持电路。
4.一种模拟电子钟表，其特征在于，包括：
具备从权利要求1所述的恒压电路供给电源的振荡电路的半导体装置；以及
通过所述半导体装置的输出信号被驱动的电机。
CN201410037223.5A 2013-02-05 2014-01-26 恒压电路以及模拟电子钟表 Expired - Fee Related CN103970172B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013020715A JP6163310B2 (ja) 2013-02-05 2013-02-05 定電圧回路及びアナログ電子時計
JP2013-020715 2013-02-05

Publications (2)

Publication Number Publication Date
CN103970172A true CN103970172A (zh) 2014-08-06
CN103970172B CN103970172B (zh) 2017-01-11

Family

ID=51239799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410037223.5A Expired - Fee Related CN103970172B (zh) 2013-02-05 2014-01-26 恒压电路以及模拟电子钟表

Country Status (5)

Country Link
US (1) US9071185B2 (zh)
JP (1) JP6163310B2 (zh)
KR (1) KR102182031B1 (zh)
CN (1) CN103970172B (zh)
TW (1) TWI584098B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106300929A (zh) * 2015-05-21 2017-01-04 台达电子工业股份有限公司 开关电路
CN111600578A (zh) * 2019-02-21 2020-08-28 精工爱普生株式会社 实时时钟模块、电子设备以及移动体

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054755B2 (ja) * 2013-01-23 2016-12-27 エスアイアイ・セミコンダクタ株式会社 定電圧回路及びアナログ電子時計
US9395729B1 (en) * 2015-01-14 2016-07-19 Macronix International Co., Ltd. Circuit driving method and device
US9471078B1 (en) * 2015-03-31 2016-10-18 Qualcomm Incorporated Ultra low power low drop-out regulators
EP3373101A1 (en) * 2017-03-10 2018-09-12 EM Microelectronic-Marin SA Low power voltage regulator
FR3083397B1 (fr) * 2018-06-28 2020-08-21 Valeo Equip Electr Moteur Systeme de commande d'un interrupteur et bras de commutation

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4358728A (en) * 1979-04-10 1982-11-09 Citizen Watch Company Limited Voltage control circuit responsive to FET propagation time
JP2000298523A (ja) * 1999-04-14 2000-10-24 Seiko Instruments Inc 定電圧出力回路
US20040130381A1 (en) * 2003-01-06 2004-07-08 Du Xiao Hong CMOS voltage booster circuits
CN1753098A (zh) * 2004-09-20 2006-03-29 三星电子株式会社 用于减少电流消耗的内部电源电压生成器
US20070194836A1 (en) * 2004-05-27 2007-08-23 Broadcom Corporation Precharged power-down biasing circuit
CN101119066A (zh) * 2006-03-16 2008-02-06 株式会社理光 开关调节器
TW200832868A (en) * 2007-01-26 2008-08-01 Univ Nat Chiao Tung Pre-charge sample-and-hold circuit
CN102624232A (zh) * 2012-04-20 2012-08-01 矽力杰半导体技术(杭州)有限公司 一种用于dc-dc升压变换器的预充电电路及预充电方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2806530B2 (ja) * 1988-08-18 1998-09-30 日本電気アイシーマイコンシステム株式会社 基準電圧源
JP3460491B2 (ja) * 1997-01-22 2003-10-27 セイコーエプソン株式会社 発振回路、半導体装置及びこれらを具備した携帯用電子機器および時計
JP4558509B2 (ja) * 2003-04-25 2010-10-06 株式会社半導体エネルギー研究所 半導体装置、表示装置、及び電子機器
JP4331550B2 (ja) * 2003-08-27 2009-09-16 パナソニック株式会社 位相補償回路
JP2005258644A (ja) * 2004-03-10 2005-09-22 Sony Corp 定電圧電源回路
JP2005322105A (ja) * 2004-05-11 2005-11-17 Seiko Instruments Inc 定電圧出力回路
JP4788947B2 (ja) * 2004-09-21 2011-10-05 アイシン精機株式会社 センサの信号処理システム
JP2009116684A (ja) * 2007-11-07 2009-05-28 Toshiba Corp 電圧発生回路
TWI371671B (en) * 2008-03-19 2012-09-01 Raydium Semiconductor Corp Power management circuit and method of frequency compensation thereof
JP2011090364A (ja) * 2009-10-20 2011-05-06 Seiko Epson Corp 定電圧発生回路及びそれを内蔵した半導体集積回路
JP6054755B2 (ja) * 2013-01-23 2016-12-27 エスアイアイ・セミコンダクタ株式会社 定電圧回路及びアナログ電子時計

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4358728A (en) * 1979-04-10 1982-11-09 Citizen Watch Company Limited Voltage control circuit responsive to FET propagation time
JP2000298523A (ja) * 1999-04-14 2000-10-24 Seiko Instruments Inc 定電圧出力回路
US20040130381A1 (en) * 2003-01-06 2004-07-08 Du Xiao Hong CMOS voltage booster circuits
US20070194836A1 (en) * 2004-05-27 2007-08-23 Broadcom Corporation Precharged power-down biasing circuit
CN1753098A (zh) * 2004-09-20 2006-03-29 三星电子株式会社 用于减少电流消耗的内部电源电压生成器
CN101119066A (zh) * 2006-03-16 2008-02-06 株式会社理光 开关调节器
TW200832868A (en) * 2007-01-26 2008-08-01 Univ Nat Chiao Tung Pre-charge sample-and-hold circuit
CN102624232A (zh) * 2012-04-20 2012-08-01 矽力杰半导体技术(杭州)有限公司 一种用于dc-dc升压变换器的预充电电路及预充电方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106300929A (zh) * 2015-05-21 2017-01-04 台达电子工业股份有限公司 开关电路
CN106300929B (zh) * 2015-05-21 2019-03-15 台达电子工业股份有限公司 开关电路
CN111600578A (zh) * 2019-02-21 2020-08-28 精工爱普生株式会社 实时时钟模块、电子设备以及移动体
CN111600578B (zh) * 2019-02-21 2023-09-26 精工爱普生株式会社 实时时钟模块、电子设备以及移动体

Also Published As

Publication number Publication date
TW201443604A (zh) 2014-11-16
KR102182031B1 (ko) 2020-11-23
JP6163310B2 (ja) 2017-07-12
US9071185B2 (en) 2015-06-30
KR20140100426A (ko) 2014-08-14
JP2014153772A (ja) 2014-08-25
TWI584098B (zh) 2017-05-21
US20140217950A1 (en) 2014-08-07
CN103970172B (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
CN103970172A (zh) 恒压电路以及模拟电子钟表
CN101114797B (zh) 恒压电源电路
CN2884287Y (zh) 一种电流源或电压源的启动电路
CN103297014A (zh) 一种开关机电路和一种电子设备
CN103941793B (zh) 恒压电路以及模拟电子钟表
CN104076893A (zh) 电脑及其充电电路
CN110149045B (zh) 一种高能效开关电容电源转换器
CN101552592B (zh) Cmos电流自动控制晶体振荡器
US7522010B2 (en) Ultra-low power crystal oscillator
CN104682702B (zh) 一种电源电路及电子产品
CN104124951B (zh) 用于驱动晶体管的电路
CN107040250A (zh) 一种电压模式驱动电路
CN102955550B (zh) 一种机架式服务器系统
CN103178713A (zh) 显著降低待机功耗的低压降稳压器及方法
CN101997468A (zh) 电机定速正反转控制电路
CN105278322B (zh) 模拟电子钟表
CN203405751U (zh) 一种新型的稳压器电路结构
CN105513551A (zh) 电压产生电路及液晶电视
CN108711918A (zh) 一种开关充电电路
CN104270113B (zh) 一种快速低功耗晶振起振电路
CN203813663U (zh) 用于开关电源转换器的自适应升压充电电路
CN104423514A (zh) 一种单片机复位电路及微机系统
CN201499122U (zh) 电机定速正反转控制电路
CN204206142U (zh) 一种双晶体管自激式电路
CN203491770U (zh) 电源切换到电池供电的零压差切换电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160304

Address after: Chiba County, Japan

Applicant after: DynaFine Semiconductor Co.,Ltd.

Address before: Chiba, Chiba, Japan

Applicant before: Seiko Instruments Inc.

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: DynaFine Semiconductor Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170111