JP2000298523A - 定電圧出力回路 - Google Patents
定電圧出力回路Info
- Publication number
- JP2000298523A JP2000298523A JP11107072A JP10707299A JP2000298523A JP 2000298523 A JP2000298523 A JP 2000298523A JP 11107072 A JP11107072 A JP 11107072A JP 10707299 A JP10707299 A JP 10707299A JP 2000298523 A JP2000298523 A JP 2000298523A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- constant voltage
- feedback
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 定電圧出力回路自体の消費電力を低減し、か
つ、出力電圧の変化を低減すること。 【解決手段】 発振回路等に電力を供給する出力回路１
０１と、出力回路１０１の出力を帰還入力し、出力回路
１０１の出力を制御する制御信号を出力する帰還回路１
０２と、帰還回路１０２を連続的にオン，オフするサン
プリング回路１０３と、帰還回路１０２から出力された
制御信号を出力回路１０１に入力するための信号線上に
設けられ、サンプリング回路１０３のオン，オフに基づ
いて信号線をオン，オフするスイッチ１０４と、スイッ
チ１０４と出力回路１０１との間に設けられ、スイッチ
１０４により信号線がオフされた場合に、制御信号を入
力するための出力回路１０１の入力端を、信号線がオフ
される前の信号レベルに保持する保持回路１０５と、を
備えている。
つ、出力電圧の変化を低減すること。 【解決手段】 発振回路等に電力を供給する出力回路１
０１と、出力回路１０１の出力を帰還入力し、出力回路
１０１の出力を制御する制御信号を出力する帰還回路１
０２と、帰還回路１０２を連続的にオン，オフするサン
プリング回路１０３と、帰還回路１０２から出力された
制御信号を出力回路１０１に入力するための信号線上に
設けられ、サンプリング回路１０３のオン，オフに基づ
いて信号線をオン，オフするスイッチ１０４と、スイッ
チ１０４と出力回路１０１との間に設けられ、スイッチ
１０４により信号線がオフされた場合に、制御信号を入
力するための出力回路１０１の入力端を、信号線がオフ
される前の信号レベルに保持する保持回路１０５と、を
備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、定電圧を出力する
定電圧出力回路に関し、より詳細には、帰還回路をサン
プリング動作させることによって消費電力を低減する定
電圧出力回路に関する。
定電圧出力回路に関し、より詳細には、帰還回路をサン
プリング動作させることによって消費電力を低減する定
電圧出力回路に関する。
【０００２】
【従来の技術】従来の定電圧出力回路として、例えば、
特開平６−５９７５６号公報に開示された『定電圧出力
回路』がある。この回路は、定電圧回路の定電圧出力を
発振回路の電源として使用するものであって、定電圧回
路の出力電圧が発振回路の発振開始電圧又は発振維持電
圧と等しい変化率特性を示すようにしたものである。従
って、製造工程において、各回路を構成するトランジス
タの閾値電圧が変化しても、発振回路の発振開始電圧又
は発振維持電圧と、定電圧回路の出力電圧との電圧差が
ほぼ一定となり、出力電圧の絶対値を発振開始電圧又は
発振維持電圧の絶対値付近にまで下げることが可能とな
り、発振回路の消費電力を低減することができる。
特開平６−５９７５６号公報に開示された『定電圧出力
回路』がある。この回路は、定電圧回路の定電圧出力を
発振回路の電源として使用するものであって、定電圧回
路の出力電圧が発振回路の発振開始電圧又は発振維持電
圧と等しい変化率特性を示すようにしたものである。従
って、製造工程において、各回路を構成するトランジス
タの閾値電圧が変化しても、発振回路の発振開始電圧又
は発振維持電圧と、定電圧回路の出力電圧との電圧差が
ほぼ一定となり、出力電圧の絶対値を発振開始電圧又は
発振維持電圧の絶対値付近にまで下げることが可能とな
り、発振回路の消費電力を低減することができる。
【０００３】また、特開平１０−２１３６８６号公報に
開示された『発振回路、定電圧発生回路、半導体装置、
及びこれらを具備した携帯用電子機器および時計』に
は、発振回路の発振用インバータを構成するトランジス
タの閾値電圧や、定電圧発生回路のオペアンプの入力部
と接続されたトランジスタの閾値電圧を調整することに
より発振回路の消費電力を低減することが述べられてい
る。
開示された『発振回路、定電圧発生回路、半導体装置、
及びこれらを具備した携帯用電子機器および時計』に
は、発振回路の発振用インバータを構成するトランジス
タの閾値電圧や、定電圧発生回路のオペアンプの入力部
と接続されたトランジスタの閾値電圧を調整することに
より発振回路の消費電力を低減することが述べられてい
る。
【０００４】しかし、上述した特開平６−５９７５６号
公報および特開平１０−２１３６８６号公報に開示され
た定電圧出力回路では、電力の供給対象である発振回路
の消費電力は低減することができるが、定電圧出力回路
自体の消費電力は依然大きいままであるという不具合が
あった。
公報および特開平１０−２１３６８６号公報に開示され
た定電圧出力回路では、電力の供給対象である発振回路
の消費電力は低減することができるが、定電圧出力回路
自体の消費電力は依然大きいままであるという不具合が
あった。
【０００５】この不具合を解決する従来の定電圧出力回
路として、腕時計の発振回路等に電力を供給する定電圧
出力回路であって、腕時計の発振回路等に電力を供給す
る出力回路と、出力回路の出力を帰還入力し、出力回路
の出力を制御する制御信号を出力する帰還回路と、帰還
回路を連続的にオン，オフするサンプリング回路と、を
備えた定電圧出力回路が提供されている。この定電圧出
力回路は、帰還回路をオン状態に保つのではなく、連続
的にオン，オフするので、帰還回路で消費する電力を低
減し、定電圧出力回路自体の消費電力を低減することが
できる。
路として、腕時計の発振回路等に電力を供給する定電圧
出力回路であって、腕時計の発振回路等に電力を供給す
る出力回路と、出力回路の出力を帰還入力し、出力回路
の出力を制御する制御信号を出力する帰還回路と、帰還
回路を連続的にオン，オフするサンプリング回路と、を
備えた定電圧出力回路が提供されている。この定電圧出
力回路は、帰還回路をオン状態に保つのではなく、連続
的にオン，オフするので、帰還回路で消費する電力を低
減し、定電圧出力回路自体の消費電力を低減することが
できる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の、帰還回路を連続的にオン，オフするようにした定
電圧出力回路によれば、帰還回路がオフされた場合、オ
フされた帰還回路の影響により、制御信号を入力するた
めの出力回路の入力端の電圧が変化するため、出力回路
の出力が大きく変化し、出力電圧が大きく変化してしま
うという問題点があった。
来の、帰還回路を連続的にオン，オフするようにした定
電圧出力回路によれば、帰還回路がオフされた場合、オ
フされた帰還回路の影響により、制御信号を入力するた
めの出力回路の入力端の電圧が変化するため、出力回路
の出力が大きく変化し、出力電圧が大きく変化してしま
うという問題点があった。
【０００７】また、帰還回路オフの際の出力回路の出力
の変化により、帰還回路のオン，オフの周期にあわせて
出力電圧の絶対値が波状に変化するため、この波の山部
分で、電力の供給対象である対象回路に対して必要以上
に高い絶対値の電圧を供給することになり、対象回路に
おける消費電力が増大してしまうという不具合もある。
なお、出力電圧の絶対値の電圧レベルは、波状の変化を
考慮にいれて、波の谷部分においても、出力電圧の絶対
値が発振回路等の停止電圧の絶対値を下回ることの無い
ように設定しなければならない。
の変化により、帰還回路のオン，オフの周期にあわせて
出力電圧の絶対値が波状に変化するため、この波の山部
分で、電力の供給対象である対象回路に対して必要以上
に高い絶対値の電圧を供給することになり、対象回路に
おける消費電力が増大してしまうという不具合もある。
なお、出力電圧の絶対値の電圧レベルは、波状の変化を
考慮にいれて、波の谷部分においても、出力電圧の絶対
値が発振回路等の停止電圧の絶対値を下回ることの無い
ように設定しなければならない。
【０００８】本発明は上記に鑑みてなされたものであっ
て、定電圧出力回路自体の消費電力を低減し、かつ、出
力電圧の変化を低減することを目的とする。
て、定電圧出力回路自体の消費電力を低減し、かつ、出
力電圧の変化を低減することを目的とする。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に係る定電圧出力回路は、電力の供給対
象である対象回路に電力を供給する定電圧出力回路にお
いて、前記対象回路に電力を供給する出力回路と、前記
出力回路の出力を帰還入力し、前記出力回路の出力を制
御する制御信号を出力する帰還回路と、前記帰還回路を
連続的にオン，オフするサンプリング回路と、前記帰還
回路から出力された制御信号を前記出力回路に入力する
ための信号線上に設けられ、前記サンプリング回路のオ
ン，オフに基づいて前記信号線をオン，オフするスイッ
チと、前記スイッチと前記出力回路との間に設けられ、
前記スイッチにより前記信号線がオフされた場合に、前
記制御信号を入力するための前記出力回路の入力端を、
前記信号線がオフされる前の信号レベルに保持する保持
回路と、を具備するものである。
めに、請求項１に係る定電圧出力回路は、電力の供給対
象である対象回路に電力を供給する定電圧出力回路にお
いて、前記対象回路に電力を供給する出力回路と、前記
出力回路の出力を帰還入力し、前記出力回路の出力を制
御する制御信号を出力する帰還回路と、前記帰還回路を
連続的にオン，オフするサンプリング回路と、前記帰還
回路から出力された制御信号を前記出力回路に入力する
ための信号線上に設けられ、前記サンプリング回路のオ
ン，オフに基づいて前記信号線をオン，オフするスイッ
チと、前記スイッチと前記出力回路との間に設けられ、
前記スイッチにより前記信号線がオフされた場合に、前
記制御信号を入力するための前記出力回路の入力端を、
前記信号線がオフされる前の信号レベルに保持する保持
回路と、を具備するものである。
【００１０】この請求項１の定電圧出力回路にあって
は、サンプリング回路が帰還回路を連続的にオン，オフ
し、帰還回路から出力された制御信号を出力回路に入力
するための信号線を、サンプリング回路のオン，オフに
基づいてオン，オフし、信号線がオフされた場合に、制
御信号を入力するための出力回路の入力端を、信号線が
オフされる前の信号レベルに保持して、出力回路の入力
端の電圧の変化が無くなる。
は、サンプリング回路が帰還回路を連続的にオン，オフ
し、帰還回路から出力された制御信号を出力回路に入力
するための信号線を、サンプリング回路のオン，オフに
基づいてオン，オフし、信号線がオフされた場合に、制
御信号を入力するための出力回路の入力端を、信号線が
オフされる前の信号レベルに保持して、出力回路の入力
端の電圧の変化が無くなる。
【００１１】また、請求項２に係る定電圧出力回路は、
請求項１に記載の定電圧出力回路において、前記帰還回
路は、基準電圧を発生させる基準電圧発生回路と、前記
帰還入力のための負荷回路と、前記基準電圧発生回路が
発生させた基準電圧および前記帰還入力に応じた前記負
荷回路の出力を入力し、前記制御信号を出力する差動回
路と、を備え、前記サンプリング回路が前記差動回路を
オン，オフするものである。
請求項１に記載の定電圧出力回路において、前記帰還回
路は、基準電圧を発生させる基準電圧発生回路と、前記
帰還入力のための負荷回路と、前記基準電圧発生回路が
発生させた基準電圧および前記帰還入力に応じた前記負
荷回路の出力を入力し、前記制御信号を出力する差動回
路と、を備え、前記サンプリング回路が前記差動回路を
オン，オフするものである。
【００１２】この請求項２の定電圧出力回路にあって
は、サンプリング回路が差動回路を連続的にオン，オフ
する。
は、サンプリング回路が差動回路を連続的にオン，オフ
する。
【００１３】また、請求項３に係る定電圧出力回路は、
請求項１に記載の定電圧出力回路において、前記帰還回
路は、基準電圧を発生させる基準電圧発生回路と、前記
帰還入力のための負荷回路と、前記基準電圧発生回路が
発生させた基準電圧および前記帰還入力に応じた前記負
荷回路の出力を入力し、制御信号を出力する差動回路
と、を備え、前記サンプリング回路が、前記差動回路お
よび負荷回路をオン，オフするものである。
請求項１に記載の定電圧出力回路において、前記帰還回
路は、基準電圧を発生させる基準電圧発生回路と、前記
帰還入力のための負荷回路と、前記基準電圧発生回路が
発生させた基準電圧および前記帰還入力に応じた前記負
荷回路の出力を入力し、制御信号を出力する差動回路
と、を備え、前記サンプリング回路が、前記差動回路お
よび負荷回路をオン，オフするものである。
【００１４】この請求項３の定電圧出力回路にあって
は、サンプリング回路が差動回路および負荷回路を連続
的にオン，オフする。
は、サンプリング回路が差動回路および負荷回路を連続
的にオン，オフする。
【００１５】また、請求項４に係る定電圧出力回路は、
請求項１，２または３に記載の定電圧出力回路におい
て、前記保持回路は位相補償用容量により構成されるも
のである。
請求項１，２または３に記載の定電圧出力回路におい
て、前記保持回路は位相補償用容量により構成されるも
のである。
【００１６】
【発明の実施の形態】以下に本発明の実施の形態を、実
施の形態１，実施の形態２の順で、添付の図面を参照し
て詳細に説明する。
施の形態１，実施の形態２の順で、添付の図面を参照し
て詳細に説明する。
【００１７】実施の形態１．実施の形態１の定電圧出力
回路として、腕時計や携帯機器に用いられ、発振回路等
の電源となる定電圧出力回路を例にあげ、図１〜図３を
用いて説明する。図１は、実施の形態１の定電圧出力回
路の構成を示すブロック図である。
回路として、腕時計や携帯機器に用いられ、発振回路等
の電源となる定電圧出力回路を例にあげ、図１〜図３を
用いて説明する。図１は、実施の形態１の定電圧出力回
路の構成を示すブロック図である。
【００１８】実施の形態１の定電圧出力回路は、電力の
供給対象である図示しない対象回路に電力を供給する定
電圧出力回路において、図示しない対象回路に電力を供
給する出力回路１０１と、出力回路１０１の出力を帰還
入力し、出力回路１０１の出力を制御する制御信号を出
力する帰還回路１０２と、帰還回路１０２を連続的にオ
ン，オフするサンプリング回路１０３と、帰還回路１０
２から出力された制御信号を出力回路１０１に入力する
ための信号線上に設けられ、サンプリング回路１０３の
オン，オフに基づいて信号線をオン，オフするスイッチ
１０４と、スイッチ１０４と出力回路１０１との間に設
けられ、スイッチ１０４により信号線がオフされた場合
に、制御信号を入力するための出力回路１０１の入力端
をオフされる前の信号レベルに保持する保持回路１０５
と、を備えている。
供給対象である図示しない対象回路に電力を供給する定
電圧出力回路において、図示しない対象回路に電力を供
給する出力回路１０１と、出力回路１０１の出力を帰還
入力し、出力回路１０１の出力を制御する制御信号を出
力する帰還回路１０２と、帰還回路１０２を連続的にオ
ン，オフするサンプリング回路１０３と、帰還回路１０
２から出力された制御信号を出力回路１０１に入力する
ための信号線上に設けられ、サンプリング回路１０３の
オン，オフに基づいて信号線をオン，オフするスイッチ
１０４と、スイッチ１０４と出力回路１０１との間に設
けられ、スイッチ１０４により信号線がオフされた場合
に、制御信号を入力するための出力回路１０１の入力端
をオフされる前の信号レベルに保持する保持回路１０５
と、を備えている。
【００１９】帰還回路１０２は、出力回路１０１の出力
を帰還入力して制御信号を出力する。サンプリング回路
１０３は、帰還回路１０２を連続的にオン，オフし、ス
イッチ１０４は、このオン，オフに基づいて信号線をオ
ン，オフする。スイッチ１０４により、信号線がオフさ
れた場合、保持回路１０５は、出力回路１０１の入力端
をオフされる前の信号レベルに保持する。
を帰還入力して制御信号を出力する。サンプリング回路
１０３は、帰還回路１０２を連続的にオン，オフし、ス
イッチ１０４は、このオン，オフに基づいて信号線をオ
ン，オフする。スイッチ１０４により、信号線がオフさ
れた場合、保持回路１０５は、出力回路１０１の入力端
をオフされる前の信号レベルに保持する。
【００２０】図２は、実施の形態１の定電圧出力回路の
構成を示す概略回路図である。実施の形態１の定電圧出
力回路において、トランジスタＱＮ１３は出力回路１０
１を構成し、抵抗Ｒ１およびＲ２からなる負荷回路、差
動回路ＯＰ１、および基準電圧Ｖｒｅｆを発生させる定
電圧源２０１は帰還回路１０２を構成し、位相補償用コ
ンデンサＣＣは保持回路１０５を構成する。ここで、出
力電圧ＶＲＥＧは、以下に示す式によって求められる。 ＶＲＥＧ＝Ｖｒｅｆ×（Ｒ１＋Ｒ２）／Ｒ１
構成を示す概略回路図である。実施の形態１の定電圧出
力回路において、トランジスタＱＮ１３は出力回路１０
１を構成し、抵抗Ｒ１およびＲ２からなる負荷回路、差
動回路ＯＰ１、および基準電圧Ｖｒｅｆを発生させる定
電圧源２０１は帰還回路１０２を構成し、位相補償用コ
ンデンサＣＣは保持回路１０５を構成する。ここで、出
力電圧ＶＲＥＧは、以下に示す式によって求められる。 ＶＲＥＧ＝Ｖｒｅｆ×（Ｒ１＋Ｒ２）／Ｒ１
【００２１】図３は、実施の形態１の定電圧出力回路の
構成を示す回路図である。実施の形態１の定電圧出力回
路において、トランジスタＱＰ１１，定電流源３０１な
らびにトランジスタＱＰ２，ＱＰ１，ＱＮ１，ＱＰ１
５，ＱＰ１６，ＱＮ１１，ＱＰ１７およびＱＮ１２は差
動回路ＯＰ１を構成し、トランジスタＱＰ３およびＱＮ
２はスイッチ１０４を構成する。ＳＰおよびＳＰＸは、
お互いが逆の論理となる信号であって、サンプリング回
路１０３から出力される。
構成を示す回路図である。実施の形態１の定電圧出力回
路において、トランジスタＱＰ１１，定電流源３０１な
らびにトランジスタＱＰ２，ＱＰ１，ＱＮ１，ＱＰ１
５，ＱＰ１６，ＱＮ１１，ＱＰ１７およびＱＮ１２は差
動回路ＯＰ１を構成し、トランジスタＱＰ３およびＱＮ
２はスイッチ１０４を構成する。ＳＰおよびＳＰＸは、
お互いが逆の論理となる信号であって、サンプリング回
路１０３から出力される。
【００２２】以上の構成において、実施の形態１の動作
を説明する。図４は、実施の形態１のサンプリング回路
１０３から出力される信号ＳＰおよびＳＰＸのタイミン
グ図である。ＳＰは、帰還回路１０２をオンさせる間
（イネーブル（ＥＮ）時）はハイレベルとなり，帰還回
路１０２をオフさせる間（ホールド（ＨＯＬＤ）時）は
ローレベルとなる。ＳＰＸは、ＳＰと逆論理となる。
を説明する。図４は、実施の形態１のサンプリング回路
１０３から出力される信号ＳＰおよびＳＰＸのタイミン
グ図である。ＳＰは、帰還回路１０２をオンさせる間
（イネーブル（ＥＮ）時）はハイレベルとなり，帰還回
路１０２をオフさせる間（ホールド（ＨＯＬＤ）時）は
ローレベルとなる。ＳＰＸは、ＳＰと逆論理となる。
【００２３】イネーブル時、ＳＰがハイレベル、ＳＰＸ
がローレベルとなり、トランジスタＱＰ１およびＱＮ１
がオンし、トランジスタＱＰ１１およびＱＰ１５によっ
てカレントミラー回路が構成される。トランジスタＱＰ
１５には、トランジスタＱＰ１１の特性により定まる電
流が流れ、トランジスタＱＰ１６を流れる電流とトラン
ジスタＱＰ１７を流れる電流とに分岐する。
がローレベルとなり、トランジスタＱＰ１およびＱＮ１
がオンし、トランジスタＱＰ１１およびＱＰ１５によっ
てカレントミラー回路が構成される。トランジスタＱＰ
１５には、トランジスタＱＰ１１の特性により定まる電
流が流れ、トランジスタＱＰ１６を流れる電流とトラン
ジスタＱＰ１７を流れる電流とに分岐する。
【００２４】ここで、トランジスタＱＰ１６を流れる電
流とトランジスタＱＰ１７を流れる電流とが等しい状態
で差動回路ＯＰ１の動作が安定する。これらの電流が等
しくなるためにはトランジスタＱＰ１６のゲート電圧と
トランジスタＱＰ１７のゲート電圧とが等しくならなけ
ればならない。換言すれば、トランジスタＱＰ１７のゲ
ート電圧を基準電圧Ｖｒｅｆと等しくしなければならな
い。トランジスタＱＰ１７のゲート電圧が基準電圧Ｖｒ
ｅｆと等しくなるようにトランジスタＱＮ１３を流れる
電流を制御するため、トランジスタＱＰ１６のドレイン
電圧がトランジスタＱＰ３およびＱＮ２を介してトラン
ジスタＱＮ１３のゲート端子に印加される。
流とトランジスタＱＰ１７を流れる電流とが等しい状態
で差動回路ＯＰ１の動作が安定する。これらの電流が等
しくなるためにはトランジスタＱＰ１６のゲート電圧と
トランジスタＱＰ１７のゲート電圧とが等しくならなけ
ればならない。換言すれば、トランジスタＱＰ１７のゲ
ート電圧を基準電圧Ｖｒｅｆと等しくしなければならな
い。トランジスタＱＰ１７のゲート電圧が基準電圧Ｖｒ
ｅｆと等しくなるようにトランジスタＱＮ１３を流れる
電流を制御するため、トランジスタＱＰ１６のドレイン
電圧がトランジスタＱＰ３およびＱＮ２を介してトラン
ジスタＱＮ１３のゲート端子に印加される。
【００２５】ホールド時、ＳＰがローレベル、ＳＰＸが
ハイレベルとなり、トランジスタＱＰ１およびＱＮ１が
オフし、代わってトランジスタＱＰ２がオンする。トラ
ンジスタＱＰ１５のゲート電圧がトランジスタＱＰ２を
介してハイレベルとなり、トランジスタＱＰ１５がオフ
し、トランジスタＱＰ１５を流れる電流がストップす
る。これにより、実施の形態１の定電圧出力回路の消費
電力が低減される。
ハイレベルとなり、トランジスタＱＰ１およびＱＮ１が
オフし、代わってトランジスタＱＰ２がオンする。トラ
ンジスタＱＰ１５のゲート電圧がトランジスタＱＰ２を
介してハイレベルとなり、トランジスタＱＰ１５がオフ
し、トランジスタＱＰ１５を流れる電流がストップす
る。これにより、実施の形態１の定電圧出力回路の消費
電力が低減される。
【００２６】また、トランジスタＱＰ３およびトランジ
スタＱＮ２がオフされ、トランジスタＱＮ１３のゲート
端子と差動回路ＯＰ１とが切り離されるため、トランジ
スタＱＮ１３のゲート端子は、オフされた差動回路ＯＰ
１の影響を受けない。トランジスタＱＮ１３のゲート端
子は位相補償用コンデンサＣＣによりイネーブル時の電
圧に保持され、ＱＮ１３にはイネーブル時と同じ大きさ
の電流が流れる。対象回路の負荷が大きく変わらない限
り、ホールド時においても、イネーブル時と同様の定電
圧出力を得ることができる。
スタＱＮ２がオフされ、トランジスタＱＮ１３のゲート
端子と差動回路ＯＰ１とが切り離されるため、トランジ
スタＱＮ１３のゲート端子は、オフされた差動回路ＯＰ
１の影響を受けない。トランジスタＱＮ１３のゲート端
子は位相補償用コンデンサＣＣによりイネーブル時の電
圧に保持され、ＱＮ１３にはイネーブル時と同じ大きさ
の電流が流れる。対象回路の負荷が大きく変わらない限
り、ホールド時においても、イネーブル時と同様の定電
圧出力を得ることができる。
【００２７】前述した様に実施の形態１によれば、サン
プリング回路１０３が差動回路ＯＰ１を連続的にオン，
オフし、サンプリング回路１０３のオン，オフに基づい
て、差動回路が出力する制御信号を出力回路１０１に入
力する信号線をオン，オフし、この信号線がオフされた
場合、制御信号を入力するための出力回路１０１の入力
端を、信号線がオフされる前の信号レベルに保持して、
出力回路１０１の入力端の電圧の変化が無くなるため、
定電圧出力回路自体の消費電力を低減し、かつ、出力電
圧の変化を低減することができる。さらに、出力電圧の
変化を低減できるので、出力電圧を、電力の供給対象で
ある対象回路の停止電圧付近まで近づけることができ、
対象回路の消費電力を低減することができる。
プリング回路１０３が差動回路ＯＰ１を連続的にオン，
オフし、サンプリング回路１０３のオン，オフに基づい
て、差動回路が出力する制御信号を出力回路１０１に入
力する信号線をオン，オフし、この信号線がオフされた
場合、制御信号を入力するための出力回路１０１の入力
端を、信号線がオフされる前の信号レベルに保持して、
出力回路１０１の入力端の電圧の変化が無くなるため、
定電圧出力回路自体の消費電力を低減し、かつ、出力電
圧の変化を低減することができる。さらに、出力電圧の
変化を低減できるので、出力電圧を、電力の供給対象で
ある対象回路の停止電圧付近まで近づけることができ、
対象回路の消費電力を低減することができる。
【００２８】また、保持回路１０５は位相補償用コンデ
ンサにより構成されているため、定電圧出力回路に一般
的に設けられている位相補償用コンデンサを用いること
により、部品点数を削減することができる。
ンサにより構成されているため、定電圧出力回路に一般
的に設けられている位相補償用コンデンサを用いること
により、部品点数を削減することができる。
【００２９】実施の形態２．実施の形態２の定電圧出力
回路について図５および図６を用いて説明する。なお、
実施の形態２の定電圧出力回路の構成は、実施の形態１
の定電圧出力回路の構成と同様であるため、同一の部分
には図２および図３と同一の符号を付してその説明を省
略し、異なる部分についてのみ説明する。
回路について図５および図６を用いて説明する。なお、
実施の形態２の定電圧出力回路の構成は、実施の形態１
の定電圧出力回路の構成と同様であるため、同一の部分
には図２および図３と同一の符号を付してその説明を省
略し、異なる部分についてのみ説明する。
【００３０】図５は、実施の形態２の定電圧出力回路の
構成を示す概略回路図である。実施の形態２の定電圧出
力回路は、負荷回路として、抵抗Ｒ１およびＲ２に代え
て定電流源５０１を備えている。定電流源５０１はサン
プリング回路１０３と接続されており、サンプリング回
路１０３は、差動回路とともに、負荷回路である定電流
源５０１をオン，オフする。ここで、出力電圧ＶＲＥＧ
は、以下に示す式によって求められる。 ＶＲＥＧ＝Ｖｒｅｆ
構成を示す概略回路図である。実施の形態２の定電圧出
力回路は、負荷回路として、抵抗Ｒ１およびＲ２に代え
て定電流源５０１を備えている。定電流源５０１はサン
プリング回路１０３と接続されており、サンプリング回
路１０３は、差動回路とともに、負荷回路である定電流
源５０１をオン，オフする。ここで、出力電圧ＶＲＥＧ
は、以下に示す式によって求められる。 ＶＲＥＧ＝Ｖｒｅｆ
【００３１】図６は、実施の形態２の定電圧出力回路の
構成を示す回路図である。実施の形態２の定電圧出力回
路において、トランジスタＱＰ２２，ＱＰ２１，ＱＮ２
１およびＱＰ２５は定電流源５０１を構成する。
構成を示す回路図である。実施の形態２の定電圧出力回
路において、トランジスタＱＰ２２，ＱＰ２１，ＱＮ２
１およびＱＰ２５は定電流源５０１を構成する。
【００３２】以上の構成において、実施の形態２の動作
を説明する。なお、実施の形態２の動作は、実施の形態
１の動作と同様のため、同一の部分はその説明を省略
し、異なる部分についてのみ説明する。
を説明する。なお、実施の形態２の動作は、実施の形態
１の動作と同様のため、同一の部分はその説明を省略
し、異なる部分についてのみ説明する。
【００３３】イネーブル時、ＳＰがハイレベル、ＳＰＸ
がローレベルとなり、トランジスタＱＰ２１およびＱＮ
２１がオンし、トランジスタＱＰ１１およびＱＰ２５に
よってカレントミラー回路が構成される。トランジスタ
ＱＰ２５には、トランジスタＱＰ１１の特性により定ま
る電流が流れる。
がローレベルとなり、トランジスタＱＰ２１およびＱＮ
２１がオンし、トランジスタＱＰ１１およびＱＰ２５に
よってカレントミラー回路が構成される。トランジスタ
ＱＰ２５には、トランジスタＱＰ１１の特性により定ま
る電流が流れる。
【００３４】ホールド時、ＳＰがローレベル、ＳＰＸが
ハイレベルとなり、トランジスタＱＰ２１およびＱＮ２
１がオフし、代わってトランジスタＱＰ２２がオンす
る。トランジスタＱＰ２５のゲート電圧がトランジスタ
ＱＰ２２を介してハイレベルとなり、トランジスタＱＰ
２５がオフし、トランジスタＱＰ２５を流れる電流がス
トップする。これにより、実施の形態２の定電圧出力回
路の消費電力がさらに低減される。
ハイレベルとなり、トランジスタＱＰ２１およびＱＮ２
１がオフし、代わってトランジスタＱＰ２２がオンす
る。トランジスタＱＰ２５のゲート電圧がトランジスタ
ＱＰ２２を介してハイレベルとなり、トランジスタＱＰ
２５がオフし、トランジスタＱＰ２５を流れる電流がス
トップする。これにより、実施の形態２の定電圧出力回
路の消費電力がさらに低減される。
【００３５】前述した様に実施の形態２によれば、サン
プリング回路１０３が差動回路とともに負荷回路をオ
ン，オフするため、定電圧出力回路自体の消費電力をさ
らに低減することができる。
プリング回路１０３が差動回路とともに負荷回路をオ
ン，オフするため、定電圧出力回路自体の消費電力をさ
らに低減することができる。
【００３６】なお、帰還回路１０２はどの様なものであ
ってもよく、例えば、図７および図８に示すようなもの
であっても良いし、サンプリング回路１０３が、さら
に、基準電圧Ｖｒｅｆを発生させる回路をオン，オフさ
せるようにしてもよい。
ってもよく、例えば、図７および図８に示すようなもの
であっても良いし、サンプリング回路１０３が、さら
に、基準電圧Ｖｒｅｆを発生させる回路をオン，オフさ
せるようにしてもよい。
【００３７】
【発明の効果】以上説明したように、本発明の定電圧出
力回路（請求項１）は、サンプリング回路が帰還回路を
連続的にオン，オフし、帰還回路から出力された制御信
号を出力回路に入力するための信号線を、サンプリング
回路のオン，オフに基づいてオン，オフし、信号線がオ
フされた場合に、制御信号を入力するための出力回路の
入力端を、信号線がオフされる前の信号レベルに保持し
て、出力回路の入力端の電圧の変化が無くなるため、定
電圧出力回路自体の消費電力を低減し、かつ、出力電圧
の変化を低減することができる。
力回路（請求項１）は、サンプリング回路が帰還回路を
連続的にオン，オフし、帰還回路から出力された制御信
号を出力回路に入力するための信号線を、サンプリング
回路のオン，オフに基づいてオン，オフし、信号線がオ
フされた場合に、制御信号を入力するための出力回路の
入力端を、信号線がオフされる前の信号レベルに保持し
て、出力回路の入力端の電圧の変化が無くなるため、定
電圧出力回路自体の消費電力を低減し、かつ、出力電圧
の変化を低減することができる。
【００３８】また、本発明の定電圧出力回路（請求項
２）は、サンプリング回路が差動回路を連続的にオン，
オフするため、定電圧出力回路自体の消費電力を低減す
ることができる。
２）は、サンプリング回路が差動回路を連続的にオン，
オフするため、定電圧出力回路自体の消費電力を低減す
ることができる。
【００３９】また、本発明の定電圧出力回路（請求項
３）は、サンプリング回路が差動回路を連続的にオン，
オフし、加えてさらに、負荷回路を連続的にオン，オフ
するため、定電圧出力回路自体の消費電力をさらに低減
することができる。
３）は、サンプリング回路が差動回路を連続的にオン，
オフし、加えてさらに、負荷回路を連続的にオン，オフ
するため、定電圧出力回路自体の消費電力をさらに低減
することができる。
【００４０】また、本発明の定電圧出力回路（請求項
４）は、保持回路が位相補償用容量により構成されるも
のであるため、定電圧出力回路に一般的に設けられてい
る位相補償用コンデンサを用いることにより、部品点数
を削減できる。
４）は、保持回路が位相補償用容量により構成されるも
のであるため、定電圧出力回路に一般的に設けられてい
る位相補償用コンデンサを用いることにより、部品点数
を削減できる。
【図１】実施の形態１の定電圧出力回路の構成を示すブ
ロック図である。
ロック図である。
【図２】実施の形態１の定電圧出力回路の構成を示す概
略回路図である。
略回路図である。
【図３】実施の形態１の定電圧出力回路の構成を示す回
路図である。
路図である。
【図４】実施の形態１のサンプリング回路から出力され
る信号ＳＰおよびＳＰＸのタイミング図である。
る信号ＳＰおよびＳＰＸのタイミング図である。
【図５】実施の形態２の定電圧出力回路の構成を示す概
略回路図である。
略回路図である。
【図６】実施の形態２の定電圧出力回路の構成を示す回
路図である。
路図である。
【図７】実施の形態２の定電圧出力回路の他の構成を示
す概略回路図である。
す概略回路図である。
【図８】実施の形態２の定電圧出力回路の他の構成を示
す回路図である。
す回路図である。
１０１ 出力回路 １０２ 帰還回路 １０３ サンプリング回路 １０４ スイッチ １０５ 保持回路
Claims (4)
- 【請求項１】 電力の供給対象である対象回路に電力を
供給する定電圧出力回路において、 前記対象回路に電力を供給する出力回路と、 前記出力回路の出力を帰還入力し、前記出力回路の出力
を制御する制御信号を出力する帰還回路と、 前記帰還回路を連続的にオン，オフするサンプリング回
路と、 前記帰還回路から出力された制御信号を前記出力回路に
入力するための信号線上に設けられ、前記サンプリング
回路のオン，オフに基づいて前記信号線をオン，オフす
るスイッチと、 前記スイッチと前記出力回路との間に設けられ、前記ス
イッチにより前記信号線がオフされた場合に、前記制御
信号を入力するための前記出力回路の入力端を、前記信
号線がオフされる前の信号レベルに保持する保持回路
と、を具備することを特徴とする定電圧出力回路。 - 【請求項２】 前記帰還回路は、基準電圧を発生させる
基準電圧発生回路と、前記帰還入力のための負荷回路
と、前記基準電圧発生回路が発生させた基準電圧および
前記帰還入力に応じた前記負荷回路の出力を入力し、前
記制御信号を出力する差動回路と、を備え、 前記サンプリング回路は、前記差動回路をオン，オフす
ることを特徴とする請求項１に記載の定電圧出力回路。 - 【請求項３】 前記帰還回路は、基準電圧を発生させる
基準電圧発生回路と、前記帰還入力のための負荷回路
と、前記基準電圧発生回路が発生させた基準電圧および
前記帰還入力に応じた前記負荷回路の出力を入力し、前
記制御信号を出力する差動回路と、を備え、 前記サンプリング回路は、前記差動回路および負荷回路
をオン，オフすることを特徴とする請求項１に記載の定
電圧出力回路。 - 【請求項４】 前記保持回路は位相補償用容量により構
成されることを特徴とする請求項１，２または３に記載
の定電圧出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10707299A JP4442948B2 (ja) | 1999-04-14 | 1999-04-14 | 定電圧出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10707299A JP4442948B2 (ja) | 1999-04-14 | 1999-04-14 | 定電圧出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000298523A true JP2000298523A (ja) | 2000-10-24 |
| JP4442948B2 JP4442948B2 (ja) | 2010-03-31 |
Family
ID=14449783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10707299A Expired - Fee Related JP4442948B2 (ja) | 1999-04-14 | 1999-04-14 | 定電圧出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4442948B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103941793A (zh) * | 2013-01-23 | 2014-07-23 | 精工电子有限公司 | 恒压电路以及模拟电子钟表 |
| CN103970172A (zh) * | 2013-02-05 | 2014-08-06 | 精工电子有限公司 | 恒压电路以及模拟电子钟表 |
| KR20160009494A (ko) | 2014-07-16 | 2016-01-26 | 세이코 인스트루 가부시키가이샤 | 아날로그 전자 시계 |
| JP2018163499A (ja) * | 2017-03-24 | 2018-10-18 | エイブリック株式会社 | 定電圧出力回路 |
| CN114740932A (zh) * | 2022-04-22 | 2022-07-12 | 宁波视睿迪光电有限公司 | 一种输出电源稳压反馈系统 |
-
1999
- 1999-04-14 JP JP10707299A patent/JP4442948B2/ja not_active Expired - Fee Related
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9235196B2 (en) | 2013-01-23 | 2016-01-12 | Seiko Instruments Inc. | Constant voltage circuit and analog electronic clock |
| KR20140095006A (ko) | 2013-01-23 | 2014-07-31 | 세이코 인스트루 가부시키가이샤 | 정전압 회로 및 아날로그 전자 시계 |
| KR102145166B1 (ko) * | 2013-01-23 | 2020-08-18 | 에이블릭 가부시키가이샤 | 정전압 회로 및 아날로그 전자 시계 |
| TWI585568B (zh) * | 2013-01-23 | 2017-06-01 | 精工半導體有限公司 | 定電壓電路及類比電子時計 |
| CN103941793A (zh) * | 2013-01-23 | 2014-07-23 | 精工电子有限公司 | 恒压电路以及模拟电子钟表 |
| JP2014153772A (ja) * | 2013-02-05 | 2014-08-25 | Seiko Instruments Inc | 定電圧回路及びアナログ電子時計 |
| CN103970172A (zh) * | 2013-02-05 | 2014-08-06 | 精工电子有限公司 | 恒压电路以及模拟电子钟表 |
| KR102182031B1 (ko) * | 2013-02-05 | 2020-11-23 | 에이블릭 가부시키가이샤 | 정전압 회로 및 아날로그 전자 시계 |
| US9071185B2 (en) | 2013-02-05 | 2015-06-30 | Seiko Instruments Inc. | Constant voltage circuit and analog electronic clock |
| KR20140100426A (ko) | 2013-02-05 | 2014-08-14 | 세이코 인스트루 가부시키가이샤 | 정전압 회로 및 아날로그 전자 시계 |
| CN103970172B (zh) * | 2013-02-05 | 2017-01-11 | 精工半导体有限公司 | 恒压电路以及模拟电子钟表 |
| TWI584098B (zh) * | 2013-02-05 | 2017-05-21 | 精工半導體有限公司 | 定電壓電路及類比電子時計 |
| US9310775B2 (en) | 2014-07-16 | 2016-04-12 | Sii Semiconductor Corporation | Analog electronic timepiece |
| CN105278322B (zh) * | 2014-07-16 | 2019-05-28 | 艾普凌科有限公司 | 模拟电子钟表 |
| CN105278322A (zh) * | 2014-07-16 | 2016-01-27 | 精工电子有限公司 | 模拟电子钟表 |
| KR20160009494A (ko) | 2014-07-16 | 2016-01-26 | 세이코 인스트루 가부시키가이샤 | 아날로그 전자 시계 |
| JP2018163499A (ja) * | 2017-03-24 | 2018-10-18 | エイブリック株式会社 | 定電圧出力回路 |
| CN114740932A (zh) * | 2022-04-22 | 2022-07-12 | 宁波视睿迪光电有限公司 | 一种输出电源稳压反馈系统 |
| CN114740932B (zh) * | 2022-04-22 | 2024-03-15 | 宁波视睿迪光电有限公司 | 一种输出电源稳压反馈系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4442948B2 (ja) | 2010-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7737674B2 (en) | Voltage regulator | |
| US8098057B2 (en) | Constant voltage circuit including supply unit having plural current sources | |
| US7550958B2 (en) | Bandgap voltage generating circuit and relevant device using the same | |
| JP5279544B2 (ja) | ボルテージレギュレータ | |
| TWI285302B (en) | Logic system with adaptive supply voltage control | |
| US6806692B2 (en) | Voltage down converter | |
| US8975776B2 (en) | Fast start-up voltage regulator | |
| JP2010170171A (ja) | 電圧レギュレータ回路 | |
| JP2008167094A (ja) | レベル変換回路 | |
| JP6054755B2 (ja) | 定電圧回路及びアナログ電子時計 | |
| EP1484659B1 (en) | Variable output-type current source circuit | |
| JP2925995B2 (ja) | 半導体素子の基板電圧調整装置 | |
| JP2003263232A (ja) | バンドギャップリファレンス回路 | |
| JP2008083850A (ja) | レギュレータ回路 | |
| EP2933910B1 (en) | A multiple output offset comparator | |
| JP2000298523A (ja) | 定電圧出力回路 | |
| US8358175B2 (en) | Oscillator architecture having fast response time with low current consumption and method for operating the oscillator architecture | |
| JP2009123172A (ja) | 定電圧回路 | |
| JP5746650B2 (ja) | 発振器 | |
| JP2004080550A (ja) | 電圧制御発振器 | |
| JP2010041449A (ja) | 発振回路 | |
| JP4404794B2 (ja) | 電子回路 | |
| KR20030054217A (ko) | 반도체기억장치의 안정된 전압을 공급하기 위한 전압 다운컨버터 | |
| JP4584677B2 (ja) | 電力供給回路、半導体装置 | |
| JP2007280024A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091110 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100112 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4442948 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |