JP2008167094A - レベル変換回路 - Google Patents
レベル変換回路 Download PDFInfo
- Publication number
- JP2008167094A JP2008167094A JP2006353595A JP2006353595A JP2008167094A JP 2008167094 A JP2008167094 A JP 2008167094A JP 2006353595 A JP2006353595 A JP 2006353595A JP 2006353595 A JP2006353595 A JP 2006353595A JP 2008167094 A JP2008167094 A JP 2008167094A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- voltage
- threshold voltage
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】CMLレベルのAC信号が入力されるトランジスタNM1と、制御電圧Vcが入力されるトランジスタNM2とを有するソースフォロア回路603と、トランジスタNM2に入力される制御電圧Vcを生成する制御電圧生成回路602とを有する。この制御電圧生成回路602は、CMLレベルの中心電圧が入力されるトランジスタNM3と、制御電圧Vcが入力されるトランジスタNM4とを有する、ソースフォロア回路603のレプリカであるレプリカソースフォロア回路604と、レプリカソースフォロア回路604の出力電圧とCMOS回路閾値電圧Vcmosthとが等しくなるように制御電圧Vcを制御する比較器605とを有する。
【選択図】図6
Description
=Idsp
=βp×(VDD−Vcmosth−Vthp)2
ここで、さらにβn=βpになるように設計すると、
Vcmosth=VDD/2+(Vthn−Vthp)/2
となる。CMOS回路の閾値電圧Vcmosthは、電源電圧VDDとMOSトランジスタの閾値電圧VthpとVthnの差分に依存することがわかる。したがって、CMOS回路の閾値電圧生成回路は、上記の依存性を持った回路にする必要がある。
=Idsp
=βp×(VDD/2−Vthp)2
ここで、βn=βpと設計すると、
VC2=VDD/2+(Vthn−Vthp)
となる。したがって、CMOS回路閾値電圧発生回路の出力であるCMOS回路閾値電圧Vcmosthは、次式に示すようにVC1とVC2を抵抗R2で2分割した電圧となる。
以上のように、本回路を用いれば、図7に示したCMOS回路の閾値電圧Vcmosthと等しい電圧を生成できることがわかる。
VN1=VDD/2+(Vthn−Vthp)
となる。VC2発生回路803aの出力電圧VC2も、ボルテージフォロワ回路1001によって
VC2=VN1
となり、よって図8のCMOS回路閾値電圧生成回路と同様なCMOS回路閾値電圧Vcmosthが得られる。
502 初段ソースフォロア回路
503 CMOS回路
504 次段ソースフォロア回路
505,606 次段CMOS回路
601 レベルシフト回路
602 制御電圧生成回路
603 ソースフォロア回路
604 レプリカソースフォロア回路
605,802,903 比較器
801,902 レプリカCMOS回路
803,803a VC2発生回路
804 VC1発生回路
901 VDD/2発生回路
C 発振防止用容量
C1 結合容量
C2 容量
LS レベルシフト回路
NM1〜NM5,PM1 トランジスタ
R1,R2 抵抗
TC サイクル時間
TW パルス幅
VCONT,Vref 参照電圧
VDD 電源電圧
Vc 制御電圧
Vcmlth CML回路閾値電圧
Vcmosth CMOS回路閾値電圧
Vcth 回路の閾値電圧
Vref1 第1の基準電位
Vref2 第2の基準電位
Vthp,Vthn トランジスタの閾値電圧
Claims (6)
- CMLレベルのAC信号が入力される第1トランジスタと、制御電圧が入力される第2トランジスタとを有するソースフォロア回路と、
前記第2トランジスタに入力される前記制御電圧を生成する制御電圧生成回路とを有し、
前記制御電圧生成回路は、
CMLレベルの中心電圧が入力される第3トランジスタと、前記制御電圧が入力される第4トランジスタとを有する、前記ソースフォロア回路のレプリカと、
前記ソースフォロア回路のレプリカの出力電圧と次段CMOS回路閾値電圧とが等しくなるように前記制御電圧を制御する比較回路とを有することを特徴とするレベル変換回路。 - 請求項1記載のレベル変換回路において、
前記第1トランジスタの閾値電圧と前記第3トランジスタの閾値電圧とが等しく、
前記第2トランジスタの閾値電圧と前記第4トランジスタの閾値電圧とが等しく、
前記第1トランジスタと前記第2トランジスタとのサイズ比と、前記第3トランジスタと前記第4トランジスタとのサイズ比とが等しいことを特徴とするレベル変換回路。 - 請求項1記載のレベル変換回路において、
前記次段CMOS回路閾値電圧は、前記ソースフォロア回路に供給される電源電圧をVDD、前記第1トランジスタの閾値電圧をVthp、前記第2トランジスタの閾値電圧をVthnとしたとき、VDD/2+(Vthn−Vthp)/2であることを特徴とするレベル変換回路。 - 請求項1記載のレベル変換回路において、
前記ソースフォロア回路は、CMLレベルの信号が入力される入力部とCMOSレベルの信号を出力する出力部との間に容量を有することを特徴とするレベル変換回路。 - 請求項1記載のレベル変換回路において、
前記第1トランジスタは、前記CMLレベルのAC信号がゲートに入力され、ドレインが高電位電源に接続され、ソースが前記第2トランジスタのドレインに接続され、
前記第2トランジスタは、前記制御電圧がゲートに入力され、ソースが低電位電源に接続され、CMOSレベルのAC信号がドレインから出力されることを特徴とするレベル変換回路。 - 請求項1記載のレベル変換回路において、
さらに、前記次段CMOS回路閾値電圧を生成するCMOS回路閾値電圧生成回路を有し、
前記CMOS回路閾値電圧生成回路は、前記ソースフォロア回路の次段に接続されるCMOS回路のレプリカを含むことを特徴とするレベル変換回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006353595A JP5038710B2 (ja) | 2006-12-28 | 2006-12-28 | レベル変換回路 |
US12/000,608 US7649381B2 (en) | 2006-12-28 | 2007-12-14 | Level conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006353595A JP5038710B2 (ja) | 2006-12-28 | 2006-12-28 | レベル変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008167094A true JP2008167094A (ja) | 2008-07-17 |
JP5038710B2 JP5038710B2 (ja) | 2012-10-03 |
Family
ID=39582984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006353595A Expired - Fee Related JP5038710B2 (ja) | 2006-12-28 | 2006-12-28 | レベル変換回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7649381B2 (ja) |
JP (1) | JP5038710B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009065632A (ja) * | 2007-09-04 | 2009-03-26 | Hynix Semiconductor Inc | Cml−cmos変換器 |
JP2011004367A (ja) * | 2009-06-22 | 2011-01-06 | Renesas Electronics Corp | レベルシフト回路 |
US9059698B2 (en) | 2010-10-11 | 2015-06-16 | Samsung Electronics Co., Ltd. | Integrated circuit devices using power supply circuits with feedback from a replica load |
JP2018198336A (ja) * | 2013-09-04 | 2018-12-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2495329B (en) * | 2011-10-07 | 2013-11-13 | Renesas Mobile Corp | Circuit coupling |
US8781432B2 (en) | 2011-10-07 | 2014-07-15 | Broadcom Corporation | Circuit coupling |
CN103905028B (zh) * | 2012-12-25 | 2018-05-25 | 中芯国际集成电路制造(上海)有限公司 | 信号接收器和信号传输设备 |
US10243563B2 (en) * | 2016-12-29 | 2019-03-26 | Intel Corporation | Voltage level shifter monitor with tunable voltage level shifter replica circuit |
US10630293B2 (en) * | 2017-03-31 | 2020-04-21 | Adanced Micro Devices, Inc. | High speed transmitter |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5999819A (ja) * | 1982-11-27 | 1984-06-08 | Hitachi Ltd | 入力インタ−フエイス回路 |
JPS63318817A (ja) * | 1987-06-22 | 1988-12-27 | Oki Electric Ind Co Ltd | レベル変換回路 |
JPH033416A (ja) * | 1989-05-10 | 1991-01-09 | Philips Gloeilampenfab:Nv | 信号レベル変換器を具える集積回路 |
JPH0613878A (ja) * | 1992-06-26 | 1994-01-21 | Toshiba Corp | レベル変換回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2807847B1 (fr) * | 2000-04-12 | 2002-11-22 | St Microelectronics Sa | Regulateur lineaire a faible surtension en regime transitoire |
JP4353759B2 (ja) * | 2003-09-22 | 2009-10-28 | Necエレクトロニクス株式会社 | 駆動回路 |
US7332916B2 (en) * | 2005-03-03 | 2008-02-19 | Semiconductor Technology Academic Research Center | On-chip signal waveform measurement apparatus for measuring signal waveforms at detection points on IC chip |
JP4866158B2 (ja) * | 2006-06-20 | 2012-02-01 | 富士通セミコンダクター株式会社 | レギュレータ回路 |
-
2006
- 2006-12-28 JP JP2006353595A patent/JP5038710B2/ja not_active Expired - Fee Related
-
2007
- 2007-12-14 US US12/000,608 patent/US7649381B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5999819A (ja) * | 1982-11-27 | 1984-06-08 | Hitachi Ltd | 入力インタ−フエイス回路 |
JPS63318817A (ja) * | 1987-06-22 | 1988-12-27 | Oki Electric Ind Co Ltd | レベル変換回路 |
JPH033416A (ja) * | 1989-05-10 | 1991-01-09 | Philips Gloeilampenfab:Nv | 信号レベル変換器を具える集積回路 |
JPH0613878A (ja) * | 1992-06-26 | 1994-01-21 | Toshiba Corp | レベル変換回路 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009065632A (ja) * | 2007-09-04 | 2009-03-26 | Hynix Semiconductor Inc | Cml−cmos変換器 |
JP2011004367A (ja) * | 2009-06-22 | 2011-01-06 | Renesas Electronics Corp | レベルシフト回路 |
US8536905B2 (en) | 2009-06-22 | 2013-09-17 | Renesas Electronics Corporation | Level shift circuit |
US9059698B2 (en) | 2010-10-11 | 2015-06-16 | Samsung Electronics Co., Ltd. | Integrated circuit devices using power supply circuits with feedback from a replica load |
JP2018198336A (ja) * | 2013-09-04 | 2018-12-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US7649381B2 (en) | 2010-01-19 |
US20080157816A1 (en) | 2008-07-03 |
JP5038710B2 (ja) | 2012-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5038710B2 (ja) | レベル変換回路 | |
US6819142B2 (en) | Circuit for transforming a differential mode signal into a single ended signal with reduced standby current consumption | |
JP2006345405A (ja) | デューティ比可変回路およびこれを用いたad変換回路 | |
US7952388B1 (en) | Semiconductor device | |
US8102217B2 (en) | Oscillator having feedback path which is capable of supplying reduced voltage potential to oscillation circuit | |
US10447251B2 (en) | Power efficient high speed latch circuits and systems | |
TW202145714A (zh) | 工作週期校正電路及其方法 | |
US7629814B2 (en) | Latch circuit and deserializer circuit | |
TWI660585B (zh) | 鎖存器電路 | |
JP5215356B2 (ja) | レベルコンバータ回路 | |
CN113196660A (zh) | 用于功率和高速应用的比较器 | |
JP5400894B2 (ja) | Cml信号の論理ファミリ間の変換を行うシステムおよび方法 | |
KR100912964B1 (ko) | Cml-cmos 변환기 | |
JPH1198003A (ja) | 入力バッファ回路 | |
US7218169B2 (en) | Reference compensation circuit | |
CN110611497B (zh) | 比较器以及振荡电路 | |
JP2006287305A (ja) | 電圧比較器 | |
US7830183B2 (en) | Comparator with reduced power consumption | |
TW201526529A (zh) | 單增益緩衝器 | |
TWI528369B (zh) | 參考供應電壓產生裝置 | |
US9130547B1 (en) | Rail-to-rail comparator circuit and method thereof | |
JP3822502B2 (ja) | カレントモードインバータ | |
WO2010082239A1 (ja) | 比較器およびa/d変換器 | |
JP4205392B2 (ja) | 信号生成回路及び信号生成回路を備えた半導体装置 | |
JP2012209707A (ja) | レベル変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120706 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |