CN111600578B - 实时时钟模块、电子设备以及移动体 - Google Patents
实时时钟模块、电子设备以及移动体 Download PDFInfo
- Publication number
- CN111600578B CN111600578B CN202010101287.2A CN202010101287A CN111600578B CN 111600578 B CN111600578 B CN 111600578B CN 202010101287 A CN202010101287 A CN 202010101287A CN 111600578 B CN111600578 B CN 111600578B
- Authority
- CN
- China
- Prior art keywords
- voltage
- circuit
- transistor
- power supply
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
- H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
- H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F5/00—Apparatus for producing preselected time intervals for use as timing standards
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
- G04G19/10—Arrangements for supplying back-up power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Business, Economics & Management (AREA)
- General Engineering & Computer Science (AREA)
- Emergency Management (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Electronic Switches (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
提供实时时钟模块、电子设备以及移动体,针对所输入的电源的电压值的变化,能够降低实时时钟模块的内部电压的电压值暂时发生变化的可能性。实时时钟模块具有:开关电路,其与被施加第1电源电压的第1节点以及被施加第2电源电压的第2节点电连接,对是输出第1电源电压还是输出第2电源电压进行切换;电源检测电路,其检测第1电源电压的电压值;开关控制电路,其根据电源检测电路的输出,对开关电路的切换进行控制;恒压电路,其根据开关电路的输出来输出恒压信号;以及电流控制电路,其对供给到恒压电路的电流进行控制,在开关控制电路对开关电路进行切换的情况下,电流控制电路使供给到恒压电路的电流增加。
Description
技术领域
本发明涉及实时时钟模块、电子设备以及移动体。
背景技术
实时时钟模块是具有计时功能的电路,其被组装在个人计算机等各种各样的电子设备中。通常,要求即使在不对电子设备供给主电源的情况以及由于瞬时停电等而暂时不供给主电源的情况下,组装在实时时钟模块中的计时功能也继续进行动作。因此,在电子设备中设置有检测到主电源被切断的情况而将实时时钟模块的电源切换为备用电源的电路。
例如,在专利文献1中公开了一种实时时钟装置,其具有主电源和备用电源,在主电源被切断的情况下,能够迅速地切换为备用电源。
专利文献1:日本特开2014-017965号公报
但是,在对实时时钟模块的电源进行了切换的情况下,由于主电源与备用电源的电位差,在切换前后输入到实时时钟模块的电源的电压值会发生变化。在实时时钟模块的生成内部电压的内部恒压电路无法对这样的输入到实时时钟模块的电源的电压值的变化进行追随的情况下,该内部电压的电压值有可能暂时发生变化。
发明内容
本发明的实时时钟模块的一个方式具有:
第1节点,其被施加第1电源电压;
第2节点,其被施加第2电源电压;
开关电路,其与所述第1节点和所述第2节点电连接,对是输出所述第1电源电压还是输出所述第2电源电压进行切换;
电源检测电路,其检测所述第1电源电压的电压值;
开关控制电路,其根据所述电源检测电路的输出,对所述开关电路的切换进行控制;
恒压电路,其根据所述开关电路的输出来输出恒压信号;以及
电流控制电路,其对供给到所述恒压电路的电流进行控制,
在所述开关控制电路对所述开关电路进行切换的情况下,所述电流控制电路使供给到所述恒压电路的电流增加。
在所述实时时钟模块的一个方式中,也可以是,
在所述电流控制电路使供给到所述恒压电路的电流增加之后,所述开关控制电路对所述开关电路进行切换。
在所述实时时钟模块的一个方式中,也可以是,
所述实时时钟模块具有第1上电复位电路,该第1上电复位电路向所述开关控制电路和所述电流控制电路输出第1复位信号,
所述恒压信号被输入到所述第1上电复位电路。
在所述实时时钟模块的一个方式中,也可以是,
所述恒压电路包含:第1晶体管,其对供给的电流进行控制;以及第2晶体管,其驱动能力比所述第1晶体管的驱动能力大,
所述电流控制电路在使供给到所述恒压电路的电流增加的情况下,将所述第1晶体管和所述第2晶体管控制为导通,
所述电流控制电路在不使供给到所述恒压电路的电流增加的情况下,将所述第1晶体管控制为导通,将所述第2晶体管控制为截止。
在所述实时时钟模块的一个方式中,也可以是,
所述实时时钟模块具有第2上电复位电路,该第2上电复位电路根据所述第1电源电压的电压值来输出第2复位信号,
所述电流控制电路根据所述第2复位信号来控制供给到所述恒压电路的电流。
本发明的电子设备的一个方式具有所述实时时钟模块的一个方式。
本发明的移动体的一个方式具有所述实时时钟模块的一个方式。
附图说明
图1是示出第1实施方式的实时时钟模块的结构的图。
图2是示出开关电路的结构的图。
图3是示出电压检测电路的结构的图。
图4是示出恒流电路和控制电压输出电路的结构的图。
图5是示出振荡电路的结构的图。
图6是用于说明从电压VDD的电压值低于阈值电压VR2的状态起电压VDD的电压值上升的情况下的实时时钟模块的动作的流程图。
图7是用于说明从电压VDD的电压值超过阈值电压VR1的状态起电压VDD的电压值下降的情况下的实时时钟模块的动作的流程图。
图8是用于说明供给到实时时钟模块的电压VDD成为电压值比电压VBAT的电压值低且比阈值电压VR1高的电压的情况下的动作的时序图。
图9是用于说明供给到实时时钟模块的电压VDD成为电压值比电压VBAT的电压值高且比阈值电压VR1高的电压的情况下的动作的时序图。
图10是示出第2实施方式的实时时钟模块的结构的图。
图11是用于说明在第2实施方式的实时时钟模块中从电压VDD的电压值低于阈值电压VR2的状态起电压VDD的电压值上升的情况下的实时时钟模块的动作的流程图。
图12是用于说明第2实施方式的实时时钟模块的动作的时序图。
图13是示出电子设备的结构的一例的功能框图。
图14是示出作为电子设备的一例的智能手机的外观的一例的图。
图15是示出移动体的一例的图。
标号说明
1:RTC模块(实时时钟模块);10:开关电路;11、12、13:晶体管;20:电源检测电路;21、22、23:电阻;24:比较器;25:开关;30:恒流电路;31、32、33、34:晶体管;40:控制电压输出电路;41:差动放大电路;42、43、44、45、46:晶体管;47、48:电容器;50:上电复位电路;60:振荡电压输出电路;61:电流控制电路;62、63、64、65、66、67、68、69:晶体管;70:振荡电路;71、72、73:电容器;74、75:可变电容电容器;76、77:电阻;80:电平移位器;81、82、83、84:晶体管;85:振幅检测电路;90:上电复位电路;91:振子;92、93:电极;100:逻辑电路;101:开关控制电路;102:阈值切换控制电路;103:电流控制电路;210:电平移位器;220:输出电路;230:计时电路;240:接口电路;300:电子设备;310:RTC模块(实时时钟模块);320:CPU;330:操作部;340:ROM;350:RAM;360:通信部;370:显示部;380:电源部;390:备用电源部;400:移动体;410:RTC模块(实时时钟模块);420、430、440:控制器;450:电池;460:备用电池。
具体实施方式
以下,使用附图对本发明的优选的实施方式进行说明。所使用的附图是为了便于说明的图。另外,以下说明的实施方式并非不当地限定权利要求书中记载的本发明的内容。另外,以下说明的结构并不一定全部都是本发明的必要构成要素。
1.实时时钟模块
1.1第1实施方式
1.1.1实时时钟模块的结构
图1是示出第1实施方式的RTC(实时时钟:Real Time Clock)模块1的结构的图。RTC模块1具有开关电路10、电源检测电路20、恒流电路30、控制电压输出电路40、上电复位电路50、振荡电压输出电路60、振荡电路70、电平移位器(L/S)80、逻辑电路100、电平移位器(L/S)210、输出电路220、计时电路230以及接口(I/F)电路240。并且,在RTC模块1中设置有将RTC模块1和外部连接起来的端子Vbat、Vout、Vdd、Vio、Fout、I/F_io。另外,RTC模块1也可以是省略或变更这些要素的一部分或者追加其他要素的结构。
以上那样构成的RTC模块1以从端子Vdd输入的作为主电源的电压VDD或从端子Vbat输入的作为备用电源的电压VBAT为电源电压来进行动作。然后,RTC模块1根据振荡电路70输出的规定的频率的振荡信号OSC,输出规定的频率的脉冲信号,并且生成并输出基于该脉冲信号的计时数据。这里,电压VDD例如可以是基于商用电源而生成的电压、从不可充电的一次电池输出的电压以及从可充电的二次电池输出的电压等,并且,电压VBAT可以是从一次电池输出的电压、从二次电池输出的电压、以及基于蓄积在大容量电容器中的电荷而从该电容器输出的电压等。
向开关电路10输入电压VDD、VBAT、电源切换控制信号CS1、CS2、CS3。而且,开关电路10与端子Vdd和端子Vbat电连接,根据电源切换控制信号CS1、CS2、CS3来切换是将电压VDD作为电压VOUT来输出还是将电压VBAT作为电压VOUT来输出。
这里,使用图2对开关电路10的结构的一例进行说明。图2是示出开关电路10的结构的图。如图2所示,开关电路10具有晶体管11、12、13。另外,本实施方式的晶体管11、12、13分别作为P沟道的MOS晶体管来进行说明。
向晶体管11的栅极输入电源切换控制信号CS1。晶体管11的源极与端子Vdd连接。晶体管11的漏极与端子Vout连接。晶体管11的背栅与晶体管11的漏极连接。由此,晶体管11在被输入了L电平的电源切换控制信号CS1的情况下,将源极-漏极之间控制为导通,在被输入了H电平的电源切换控制信号CS1的情况下,将源极-漏极之间控制为不导通。另外,在以下的说明中,有时将晶体管11的源极-漏极之间导通的状态称为“导通”,将源极-漏极之间不导通的状态称为“截止”。
向晶体管12的栅极输入电源切换控制信号CS2。晶体管12的源极与晶体管13的漏极连接。晶体管12的漏极与端子Vout连接。晶体管12的背栅与晶体管12的漏极连接。由此,晶体管12在被输入了L电平的电源切换控制信号CS2的情况下,将源极-漏极之间控制为导通,在被输入了H电平的电源切换控制信号CS2的情况下,将源极-漏极之间控制为不导通。另外,在以下的说明中,有时将晶体管12的源极-漏极之间导通的状态称为“导通”,将源极-漏极之间不导通的状态称为“截止”。
向晶体管13的栅极输入电源切换控制信号CS3。晶体管13的源极与端子Vbat连接。晶体管13的漏极与晶体管12的源极连接。晶体管13的背栅与晶体管13的源极连接。由此,晶体管13在被输入了L电平的电源切换控制信号CS3的情况下,将源极-漏极之间控制为导通,在被输入了H电平的电源切换控制信号CS3的情况下,将源极-漏极之间控制为不导通。另外,在以下的说明中,有时将晶体管13的源极-漏极之间导通的状态称为“导通”,将源极-漏极之间不导通的状态称为“截止”。
即,晶体管11根据电源切换控制信号CS1的逻辑电平,来切换是否将供给到端子Vdd的电压VDD作为电压VOUT输出到端子Vout,晶体管12、13根据电源切换控制信号CS2、CS3各自的逻辑电平,来切换是否将供给到端子Vbat的电压VBAT作为电压VOUT输出到端子Vout。
如以上那样,开关电路10根据电源切换控制信号CS1、CS2、CS3来控制晶体管11、12、13,从而切换是将电压VDD作为电压VOUT输出到端子Vout,还是将电压VBAT作为电压VOUT输出到端子Vout。本实施方式的开关电路10在电源切换控制信号CS1、CS2、CS3分别是L、H、H电平的信号的情况下将电压VDD作为电压VOUT进行输出,在电源切换控制信号CS1、CS2、CS3分别是H、L、L电平的信号的情况下,将电压VBAT作为电压VOUT进行输出。
并且,在晶体管11的源极-漏极之间形成有以源极侧为阳极、以漏极侧为阴极的二极管。由此,在晶体管11被控制为截止的情况下,切断从端子Vout向端子Vdd的电流和电压的供给。换言之,根据电源切换控制信号CS1将晶体管11控制为截止,从而能够降低电流逆流到端子Vdd的可能性。
并且,在晶体管12的源极-漏极之间形成有以源极侧为阳极、以漏极侧为阴极的二极管。由此,在晶体管12被控制为截止的情况下,切断从端子Vout向端子Vbat的电流和电压的供给。因此,在晶体管12被控制为截止的情况下,能够防止作为备用电源的电压VBAT的过充电。
并且,在晶体管13的源极-漏极之间形成有以源极侧为阴极、以漏极侧为阳极的二极管。由此,在晶体管13被控制为截止的情况下,切断从端子Vbat向端子Vout的电流和电压的供给。因此,在晶体管13被控制为截止的情况下,能够降低备用电源中的无用的电力消耗。
这里,电压VDD是第1电源电压的一例,被施加电压VDD的端子Vdd是第1节点的一例。并且,电压VBAT是第2电源电压的一例,被施加电压VBAT的端子Vbat是第2节点的一例。另外,传输电压VDD并将端子Vdd和晶体管11的源极连接起来的布线也是广义上的第1节点的一例,传输电压VBAT并将端子Vbat和晶体管13的源极连接起来的布线也是广义上的第2节点的一例。
另外,在本实施方式中,如图2所示,开关电路10通过对3个晶体管11、12、13进行控制来切换是将电压VDD作为电压VOUT进行输出还是将电压VBAT作为电压VOUT进行输出,但开关电路10并不限定于该结构。例如,开关电路10也可以不具有晶体管13,通过对晶体管11、12进行控制来切换是将电压VDD作为电压VOUT进行输出还是将电压VBAT作为电压VOUT进行输出。此外,开关电路10也可以不具有晶体管12、13,通过对晶体管11进行控制来切换是将电压VDD作为电压VOUT进行输出还是将电压VBAT作为电压VOUT进行输出。
并且,在端子Vout安装有未图示的电容器。由此,能够使在端子Vout产生的电压VOUT的电压值稳定。
回到图1,向电源检测电路20输入电压VDD、VOUT以及阈值控制信号CT。电源检测电路20检测电压VDD的电压值。然后,电源检测电路20将检测到的电压VDD的电压值与规定的阈值进行比较,将比较结果作为电压检测信号VDET进行输出。
这里,使用图3对电源检测电路20的结构的一例进行说明。图3是示出电源检测电路20的结构的图。电源检测电路20具有电阻21、22、23、比较器24以及开关25。向电阻21的一端输入电压VDD。电阻21的另一端与电阻22的一端连接。电阻22的另一端与电阻23的一端连接。电阻23的另一端与接地端连接。即,电阻21、22、23串联连接。
开关25的一端与电阻22的一端连接,开关25的另一端与电阻22的另一端连接。即,开关25与电阻22并联连接。并且,向开关25输入阈值控制信号CT作为控制信号。开关25根据阈值控制信号CT来切换是将开关25导通还是不导通。说明本实施方式的开关25在被输入了H电平的阈值控制信号CT的情况下不导通,在被输入了L电平的阈值控制信号CT的情况下导通。另外,在以下的说明中,有时将开关25导通的状态称为“导通”,将不导通的状态称为“截止”。
比较器24以电压VOUT为动作电源来进行动作。比较器24具有两个输入端和1个输出端。比较器24的一个输入端与电阻23的一端连接。比较器24的另一个输入端被输入基准电压Vref1。然后,比较器24对分别输入到两个输入端的信号的电压值进行比较,生成基于比较结果的电压检测信号VDET,并从输出端输出。另外,本实施方式的比较器24以在输入到一个输入端的电压值为输入到另一个输入端的基准电压Vref1以上的情况下输出H电平的电压检测信号VDET,在输入到一个输入端的电压值比输入到另一个输入端的基准电压Vref1小的情况下输出L电平的电压检测信号VDET来进行说明。
在停止供给电压VDD的情况下,输入到比较器24的一个输入端的电压值大致是接地电位。因此,比输入到另一个输入端的基准电压Vref1的电压值小。因此,电源检测电路20输出L电平的电压检测信号VDET。虽然在后面进行详述,但在该情况下向开关25输入H电平的阈值控制信号CT。
然后,通过开始供给电压VDD,电压VDD的电压值上升。随着电压VDD的上升,输入到比较器24的一个输入端的电压值也上升。此时,由于向开关25输入H电平的阈值控制信号CT,因此开关25被控制为截止。因此,向比较器24的一个输入端输入由电阻21、22和电阻23对电压VDD进行分压后的电压。
之后,电压VDD的电压值上升,在输入到比较器24的一个输入端的电压值为输入到比较器24的另一个输入端的基准电压Vref1的电压值以上的情况下,电源检测电路20输出H电平的电压检测信号VDET。然后,通过使电压检测信号VDET为H电平,输入到开关25的阈值控制信号CT被控制为L电平。这里,电压VDD的电压值上升,将输入到比较器24的一个输入端的电压值为输入到比较器24的另一个输入端的基准电压Vref1的电压值以上时的电压VDD的电压值称为阈值电压VR1。
之后,在停止供给电压VDD的情况下,电压VDD的电压值下降。随着电压VDD下降,输入到比较器24的一个输入端的电压值也下降。在该情况下,由于向开关25输入L电平的阈值控制信号CT,因此开关25被控制为导通。因此,向比较器24的一个输入端输入由电阻21和电阻23对电压VDD进行分压后的电压。之后,电压VDD的电压值下降,在输入到比较器24的一个输入端的电压值低于输入到比较器24的另一个输入端的基准电压Vref1的电压值的情况下,电源检测电路20输出L电平的电压检测信号VDET。然后,通过使电压检测信号VDET为L电平,阈值控制信号CT被控制为H电平。这里,电压VDD的电压值下降,将输入到比较器24的一个输入端的电压值低于输入到比较器24的另一个输入端的基准电压Vref1的电压值时的电压VDD的电压值称为阈值电压VR2。
回到图1,向恒流电路30输入电压VOUT。然后,恒流电路30生成用于规定向控制电压输出电路40和振荡电压输出电路60供给的电流的电流规定信号Vg,并输出到控制电压输出电路40和振荡电压输出电路60。向控制电压输出电路40输入电压VOUT、电流规定信号Vg以及电流控制信号CC1、CC2。控制电压输出电路40将电压VOUT转换为恒压的电压VLOGIC,并输出到逻辑电路100。并且,向振荡电压输出电路60输入电压VOUT、电流规定信号Vg以及电流控制信号CC1、CC2。振荡电压输出电路60将电压VOUT转换为恒压的电压VOSC并输出到振荡电路70。
这里,使用图4对恒流电路30、控制电压输出电路40以及振荡电压输出电路60的结构的一例进行说明。图4是示出恒流电路30和控制电压输出电路40的结构的图。另外,控制电压输出电路40和振荡电压输出电路60具有相同的结构,其不同之处仅为基准电压Vref2的电压值以及所输出的信号是电压LOGIC还是电压VOSC。因此,在图4中,对控制电压输出电路40的结构进行说明,省略了振荡电压输出电路60的说明。
恒流电路30具有晶体管31、32、33、34。另外,在本实施方式中,以晶体管31、32分别是P沟道的MOS晶体管,晶体管33、34是N沟道的MOS晶体管来进行说明。接着,在本实施方式中,以晶体管33是耗尽型的晶体管来进行说明。并且,以晶体管31和晶体管32是具有同样的驱动能力的晶体管来进行说明。这里,晶体管的驱动能力是指与供给到栅极端子的电流相对应地在漏极-源极端子之间流动的电流,例如,由晶体管的W/L比等形状比来决定。
晶体管31和晶体管32构成电流镜电路。具体来说,向晶体管31的源极和晶体管32的源极输入电压VOUT。晶体管31的栅极和漏极与晶体管32的栅极共同连接。并且,晶体管31的漏极也与晶体管33的漏极连接。
晶体管33的栅极和源极与接地端连接。如上述那样,晶体管33为耗尽型。因此,在晶体管33的漏极-源极之间例如流过几nA左右的低电流,该低电流是在栅极-源极之间没有电位差的情况下的电流。因此,在与晶体管33串联连接的晶体管31的源极-漏极之间、以及晶体管31与构成电流镜电路的晶体管32的源极-漏极之间,也流过与在晶体管33的漏极-源极之间流过的电流相同的几nA左右的低电流。另外,在以下的说明中,有时将在晶体管31的源极-漏极之间流过的电流简称为流过晶体管31的电流,将在晶体管32的源极-漏极之间流过的电流简称为流过晶体管32的电流,将在晶体管33的漏极-源极之间流过的电流简称为流过晶体管33的电流。
晶体管32的漏极与晶体管34的漏极和栅极连接。晶体管34的源极与接地端连接。因此,在晶体管34的漏极和栅极产生基于流过晶体管33的电流的电压。然后,恒流电路30将在晶体管34的漏极和栅极产生的电压作为电流规定信号Vg来输出。
控制电压输出电路40根据作为开关电路10的输出的电压VOUT来生成电压VLOGIC并输出。控制电压输出电路40包含差动放大电路41和电流控制电路61。差动放大电路41包含晶体管42、43、44、45、46和电容器47、48。另外,在本实施方式中,以晶体管42、43、46分别是P沟道的MOS晶体管,晶体管44、45分别是N沟道的MOS晶体管来进行说明。并且,以晶体管42和晶体管43是具有同样的驱动能力的晶体管来进行说明。
在差动放大电路41中,晶体管42和晶体管43构成电流镜电路。而且,该电流镜电路和晶体管44、45构成差动对电路。
具体来说,向晶体管42的源极和晶体管43的源极输入电压VOUT。晶体管42的栅极与晶体管43的栅极和漏极共同连接。晶体管42的漏极与晶体管44的漏极连接。向晶体管44的栅极输入基准电压Vref2。并且,晶体管43的漏极与晶体管45的漏极连接。晶体管45的栅极与晶体管46的源极连接。晶体管44的源极与晶体管45的源极连接。晶体管44的背栅和晶体管45的背栅均与接地端连接。晶体管44的漏极与晶体管46的栅极连接。向晶体管46的源极输入电压VOUT。电容器47设置在晶体管46的栅极-漏极之间。并且,电容器48设置在晶体管46的源极与接地端之间。
在以上那样构成的差动放大电路41中,根据输入到晶体管44的栅极的基准电压Vref2与输入到晶体管45的栅极的电压VLOGIC之间的电位差来驱动晶体管44、45。然后,根据晶体管44、45的驱动,来驱动晶体管46。
具体来说,在基准电压Vref2的电压值比电压VLOGIC的电压值大的情况下,晶体管44的漏极-源极之间的电流比晶体管45的漏极-源极之间的电流大。其结果是,晶体管46的漏极向电压VOUT侧输出。另一方面,在基准电压Vref2的电压值比电压VLOGIC的电压值小的情况下,晶体管44的漏极-源极之间的电流比晶体管45的漏极-源极之间的电流小。其结果是,晶体管46的漏极向VSS侧输出。并且,本实施方式的差动对电路与晶体管46的漏极和晶体管45的栅极连接。由此,构成负反馈电路(负反馈)。因此,该差动对电路以使晶体管46的漏极的电压值与基准电压Vref2的差变小的方式进行动作。由此,作为电压VLOGIC,输出恒定电压值。另外,电容器47作为用于抑制VLOGIC电压振荡的相位补偿用电容器来发挥功能,电容器48作为用于减少因由VLOGIC电压驱动的电路的负载变动而导致的电压VLOGIC的电压值变动的电位维持电容器来发挥功能。
电流控制电路61对供给到控制电压输出电路40的电流进行控制。电流控制电路61包含晶体管62、63、64、65、66、67、68、69。另外,在本实施方式中,以晶体管62、63、64、65、66、67、68、69分别为N沟道的MOS晶体管来进行说明。
晶体管62的栅极与晶体管34的栅极和漏极连接。晶体管62的漏极与晶体管44的漏极和晶体管45的漏极连接。晶体管62的源极与晶体管66的漏极连接。晶体管62的背栅与接地端连接。向晶体管66的栅极输入电流控制信号CC2。晶体管66的源极与接地端连接。
在以上那样连接的晶体管62、66中,晶体管62与恒流电路30所具有的晶体管34构成电流镜电路。并且,晶体管66根据电流控制信号CC2来切换是使漏极-源极之间导通还是不导通。然后,在通过电流控制信号CC2将晶体管66的漏极-源极之间控制为导通的情况下,在晶体管62的漏极-源极之间流过基于晶体管62的驱动能力和电流规定信号Vg的电流。并且,通过电流控制信号CC2,在晶体管66的漏极-源极之间被控制为不导通的情况下,在晶体管62的漏极-源极之间不流过电流。另外,在以下的说明中,有时将在晶体管62的漏极-源极之间流过的电流简称为流过晶体管62的电流。并且,有时将晶体管66的漏极-源极之间导通的状态称为“导通”,将漏极-源极之间不导通的状态称为“截止”。
晶体管63的栅极与晶体管34的栅极和漏极连接。晶体管63的漏极与晶体管44的漏极和晶体管45的漏极连接。晶体管63的源极与晶体管67的漏极连接。晶体管63的背栅与接地端连接。向晶体管67的栅极输入电流控制信号CC1。晶体管67的源极与接地端连接。
在以上那样连接的晶体管63、67中,晶体管63与恒流电路30所具有的晶体管34构成电流镜电路。并且,晶体管67根据电流控制信号CC1来切换是使漏极-源极之间导通还是不导通。然后,在通过电流控制信号CC1将晶体管66的漏极-源极之间控制为导通的情况下,在晶体管63的漏极-源极之间流过基于晶体管63的驱动能力和电流规定信号Vg的电流。并且,在通过电流控制信号CC1将晶体管67的漏极-源极之间控制为不导通的情况下,在晶体管63的漏极-源极之间不流过电流。另外,在以下的说明中,有时将在晶体管63的漏极-源极之间流过的电流简称为流过晶体管63的电流。并且,有时将晶体管67的漏极-源极之间导通的状态称为“导通”,将漏极-源极之间不导通的状态称为“截止”。
晶体管64的栅极与晶体管34的栅极和漏极连接。晶体管64的漏极与晶体管46的漏极连接。晶体管64的源极与晶体管68的漏极连接。晶体管64的背栅与接地端连接。向晶体管68的栅极输入电流控制信号CC1。晶体管68的源极与接地端连接。
在以上那样连接的晶体管64、68中,晶体管64与恒流电路30所具有的晶体管34构成电流镜电路。并且,晶体管68根据电流控制信号CC1来切换是使漏极-源极之间导通还是不导通。然后,在通过电流控制信号CC1将晶体管68的漏极-源极之间控制为导通的情况下,在晶体管64的漏极-源极之间流过基于晶体管64的驱动能力和电流规定信号Vg的电流。并且,在通过电流控制信号CC1将晶体管68的漏极-源极之间控制为不导通的情况下,在晶体管64的漏极-源极之间不流过电流。另外,在以下的说明中,有时将在晶体管64的漏极-源极之间流过的电流简称为流过晶体管64的电流。并且,有时将晶体管68的漏极-源极之间导通的状态称为“导通”,将漏极-源极之间不导通的状态称为“截止”。
晶体管65的栅极与晶体管34的栅极和漏极连接。晶体管65的漏极与晶体管46的漏极连接。晶体管65的源极与晶体管69的漏极连接。晶体管65的背栅与接地端连接。向晶体管69的栅极输入电流控制信号CC2。晶体管69的源极与接地端连接。
在以上那样构成的晶体管65、69中,晶体管65与恒流电路30所具有的晶体管34构成电流镜电路。并且,晶体管69根据电流控制信号CC2来切换是使漏极-源极之间导通还是不导通。即,在通过电流控制信号CC2将晶体管69的漏极-源极之间控制为导通的情况下,在晶体管65的漏极-源极之间流过基于晶体管65的驱动能力和电流规定信号Vg的电流。并且,在通过电流控制信号CC2将晶体管69的漏极-源极之间控制为不导通的情况下,在晶体管65的漏极-源极之间不流过电流。另外,在以下的说明中,有时将在晶体管65的漏极-源极之间流过的电流简称为流过晶体管65的电流。并且,有时将晶体管69的漏极-源极之间导通的状态称为“导通”,将漏极-源极之间不导通的状态称为“截止”。
如以上说明的那样,电流控制电路61根据所输入的电流控制信号CC1、CC2来控制向包含差动放大电路41的控制电压输出电路40供给的电流。
这里,在本实施方式中,在希望使控制电压输出电路40以低消耗电流进行动作的情况下,向电流控制电路61输入H电平的电流控制信号CC1和L电平的电流控制信号CC2。即,在不增加向控制电压输出电路40供给的电流的情况下,晶体管63、64被控制为流过电流,晶体管62、65被控制为不流过电流。由此,向控制电压输出电路40供给将流过晶体管63的电流和流过晶体管64的电流加在一起的电流。
并且,在希望通过向控制电压输出电路40供给较多的电流来提高控制电压输出电路40的响应性、输出追随性等动作稳定性的情况下,向电流控制电路61输入H电平的电流控制信号CC1和H电平的电流控制信号CC2。即,在增加向控制电压输出电路40供给的电流的情况下,晶体管62、63、64、65被控制为流过电流。由此,向控制电压输出电路40供给将流过晶体管62的电流、流过晶体管63的电流、流过晶体管64的电流以及流过晶体管65的电流加在一起的电流。
如以上那样,晶体管62、65在希望向控制电压输出电路40供给较多的电流的情况下以流过电流的方式进行动作,在希望使控制电压输出电路40以低消耗电流进行动作的情况下不进行动作。因此,优选晶体管62、65的驱动能力比晶体管63、64的驱动能力大。即,在希望RTC模块1以低消耗电流进行动作的情况下,仅对驱动能力比晶体管62、65的驱动能力小的晶体管63、64进行驱动,在希望向控制电压输出电路40供给较多的电流的情况下,除晶体管63、64之外,也对驱动能力大的晶体管62、65进行驱动。由此,能够满足RTC模块1的低消耗电流化和提高动作的稳定性这两个方面。
这里,晶体管63是第1晶体管的一例,晶体管62是第2晶体管的一例。并且,晶体管64是第1晶体管的另一例,晶体管65是第2晶体管的另一例。而且,根据作为开关电路10的输出的电压VOUT来输出电压VLOGIC的控制电压输出电路40是恒压电路的一例,电压VLOGIC是恒压信号的一例。并且,具有与控制电压输出电路40相同的结构的振荡电压输出电路60是恒压电路的另一例,振荡电压输出电路60所输出的电压VSOC是恒压信号的另一例。
以上那样构成的控制电压输出电路40所输出的电压VLOGIC被输入到逻辑电路100和上电复位电路50。并且,振荡电压输出电路60所输出的电压VOSC被输入到振荡电路70。
回到图1,向上电复位电路50输入电压VLOGIC。然后,根据电压VLOGIC是否为规定的电压值以上,来输出复位信号RS1。具体来说,在电压VLOGIC的电压值比规定的电压值低的情况下,上电复位电路50输出对逻辑电路100的动作进行复位的复位信号RS1。
向振荡电路70输入电压VOSC。然后,振荡电路70根据电压VOSC来进行动作,例如,输出32.768kHz等规定的频率的振荡信号OSC。
图5是示出振荡电路70的结构的图。振荡电路70包含电容器71、72、73、可变电容电容器74、75、电阻76、77、晶体管81、82、83、84以及振幅检测电路85。并且,振荡电路70经由电极92、93而振子91连接。另外,在本实施方式中,以晶体管81、83分别是P沟道的MOS晶体管,晶体管82、84分别是N沟道的MOS晶体管来进行说明。并且,振子91可以是音叉型石英振子、AT切石英振子、SC切石英振子等,也可以是压电振子等。此外,振子91还可以是以硅半导体为材料的MEMS(Micro Electro Mechanical Systems:微机电系统)振子。
向晶体管81的源极输入电压VOSC。晶体管81的栅极经由电容器72与电极92连接。晶体管81的漏极与晶体管82的漏极连接。晶体管82的栅极经由电容器73与电极92连接。晶体管82的源极与接地端连接。并且,晶体管81的漏极和晶体管82的漏极的连接点经由电阻77与电极93连接。
可变电容电容器74设置在电极92与接地端之间。可变电容电容器75设置在电极93与接地端之间。并且,电阻76设置在晶体管81的栅极与漏极之间。
晶体管83的栅极与晶体管81的栅极连接。向晶体管83的源极输入电压VOSC。晶体管83的漏极与晶体管84的漏极连接。晶体管84的栅极与晶体管82的栅极连接。晶体管84的源极与接地端连接。并且,从晶体管83的漏极和晶体管84的漏极的连接点输出振荡信号OSC。
在以上那样构成的振荡电路70中,通过晶体管81、82、电容器72、73、可变电容电容器74、75、电阻76、77使振子91继续振荡,从而生成振荡信号。然后,晶体管83、84将该振荡信号校正为矩形波并作为振荡信号OSC进行输出。
此外,本实施方式的振荡电路70包含振幅检测电路85。振幅检测电路85的一端经由电容器71与电极92连接。并且,振幅检测电路85的另一端与晶体管82的栅极连接。以上那样连接的振幅检测电路85检测经由电容器71和电极92输入的振子91的振荡输出信号的振幅电平,并根据该检测结果,对输入到晶体管82的栅极的信号的振幅电平进行控制。
具体来说,在输入到一端的振子91的振荡输出信号比规定的振幅大的情况下,振幅检测电路85以使输入到晶体管82的栅极的信号的振幅变小的方式进行控制。并且,在输入到一端的振子91的振荡输出信号比规定的振幅小的情况下,振幅检测电路85以使输入到晶体管82的栅极的信号的振幅变大的方式进行控制。由此,能够调整从电极92输出的振荡输出信号的振幅电平。因此,降低在晶体管81、82和晶体管83、84中产生贯通电流的可能性。由此,能够使RTC模块1进一步低消耗电流化。
回到图1,向电平移位器80输入振荡信号OSC和电压VLOGIC。然后,电平移位器80将振荡信号OSC的电压值电平移位为基于电压VLOGIC的电压值,并输出到逻辑电路100。
向逻辑电路100输入电压VLOGIC、被电平移位为基于电压VLOGIC的电压值的振荡信号OSC、复位信号RS1以及电压检测信号VDET。逻辑电路100包含开关控制电路101、阈值切换控制电路102以及电流控制电路103。包含有开关控制电路101、阈值切换控制电路102以及电流控制电路103的逻辑电路100的各种结构以电压VLOGIC为电源电压来进行动作。
开关控制电路101根据所输入的电压检测信号VDET来生成电源切换控制信号CS1、CS2、CS3,对上述开关电路10所具有的晶体管11、12、13进行控制。即,开关控制电路101根据从电源检测电路20输出的电压检测信号VDET来控制开关电路10所具有的晶体管11、12、13的切换,从而对开关电路10的切换进行控制。由此,开关电路10对是将电压VDD作为电压VOUT输出到端子Vout还是将电压VBAT作为电压VOUT输出到端子Vout进行切换。
具体来说,在从电源检测电路20输出的电压检测信号VDET是表示电压VDD的电压值比规定的阈值电压VR1高的H电平的信号的情况下,开关控制电路101为了将电压VDD作为电压VOUT来输出而将电源切换控制信号CS1、CS2、CS3分别输出为L、H、H电平。并且,在从电源检测电路20输出的电压检测信号VDET是表示电压VDD的电压值比规定的阈值电压VR2低的L电平的信号的情况下,开关控制电路101为了将电压VBAT作为电压VOUT来输出而将电源切换控制信号CS1、CS2、CS3分别输出为H、L、L电平。
阈值切换控制电路102根据电压检测信号VDET来生成阈值控制信号CT,并通过输出到上述电源检测电路20而对电源检测电路20所具有的开关25进行控制。由此,电源检测电路20能够在电压VDD上升的情况和电压VDD下降的情况下使用不同的检测阈值来进行检测。即,阈值切换控制电路102对电源检测电路20中的电压VDD的检测阈值的切换进行控制。
具体来说,在从电源检测电路20输出的电压检测信号VDET为H电平的情况下,阈值切换控制电路102输出L电平的阈值控制信号CT,在从电源检测电路20输出的电压检测信号VDET为L电平的情况下,阈值切换控制电路102输出H电平的阈值控制信号CT。
电流控制电路103将与电压检测信号VDET对应的电流控制信号CC1、CC2输出到控制电压输出电路40和振荡电压输出电路60。然后,根据电流控制信号CC1、CC2,对控制电压输出电路40和振荡电压输出电路60所分别具有的晶体管66、67、68、69进行控制。由此,对分别供给到控制电压输出电路40和振荡电压输出电路60的电流进行控制。即,电流控制电路103对分别供给到控制电压输出电路40和振荡电压输出电路60的电流进行控制。另外,在后面对从电流控制电路103输出的电流控制信号CC1、CC2与电压检测信号VDET的关系进行叙述。
并且,从上述上电复位电路50向逻辑电路100输入复位信号RS1。换言之,上电复位电路50向逻辑电路100中所包含的开关控制电路101、阈值切换控制电路102以及电流控制电路103输出复位信号RS1。
在所输入的复位信号RS1的逻辑电平从L电平切换为H电平的情况下,逻辑电路100以从控制电压输出电路40输入的电压VLOGIC为电源电压来进行动作。另一方面,对于逻辑电路100而言,在所输入的复位信号RS1的逻辑电平从H电平切换为L电平的情况下,视为从控制电压输出电路40输入的电压VLOGIC的电压值不充分,使逻辑电路100执行复位处理。这里,复位信号RS1是第1复位信号的一例,上电复位电路50是第1上电复位电路的一例。
并且,向逻辑电路100输入被电平移位器80电平移位为电压VLOGIC的电压值的振荡信号OSC。然后,逻辑电路100将所输入的被电平移位为电压VLOGIC的电压值的振荡信号OSC作为振荡信号CLK进行输出。另外,逻辑电路100也可以包含未图示的振荡信号输出控制电路,该振荡信号输出控制电路对是否将被电平移位为电压VLOGIC的电压值的振荡信号OSC作为振荡信号CLK来输出进行切换。
向电平移位器210输入振荡信号CLK和电压VIO。然后,电平移位器210将振荡信号CLK的电压值电平移位为基于与RTC模块1的规格对应的电压VIO的电压值。
向输出电路220输入使振荡信号CLK电平移位为基于电压VIO的电压值的信号。然后,输出电路220对使所输入的振荡信号CLK电平移位为基于电压VIO的电压值的信号实施波形校正等,并作为输出信号FOUT从端子Fout输出。
向计时电路230输入振荡信号CLK。计时电路230包含未图示的分频电路。而且,通过在该分频电路中对振荡信号CLK进行分频而生成希望的频率的信号。计时电路230根据分频后的振荡信号CLK来进行计时动作。作为计时动作,计时电路230例如生成表示秒单位的时刻的计时数据、表示年单位的时刻的计时数据等。
接口电路240是用于进行RTC模块1与未图示的外部装置之间的通信的接口,从外部装置接收各种命令,根据接收到的命令,进行计时数据的读出。另外,接口电路240例如可以是I2C(Inter-Integrated Circuit:内置集成电路)总线对应的接口电路、SPI(SerialPeripheral Interface:串行外设接口)总线对应的接口电路等各种串行总线对应的接口电路,并且,也可以是并行总线对应的接口电路。然后,由接口电路转换为希望的传输形式的信号被作为输出信号I/F_IO从端子I/F_io输出。
这里,在切换是将主电源作为电源电压来供给还是将备用电源作为电源电压来供给的RTC模块中,在从主电源切换为备用电源的情况或者从备用电源切换为主电源的情况下,在RTC模块的内部生成的恒定电压信号有可能产生临时的电压值的变化。
假设在RTC模块的内部生成的恒定电压信号中的供给到振荡电路的恒定电压信号的电压值发生变化的情况下,振荡电路的动作暂时停止,与此相伴地,根据振荡电路的输出来进行动作的计时功能的计时精度有可能下降。并且,在RTC模块的内部生成的恒定电压信号中的供给到逻辑电路的恒定电压信号的电压值发生变化的情况下,与该逻辑电路连接的上电复位电路有可能进行动作,从而使逻辑电路初始化。
以上问题的起因在于,为了抑制备用电源的消耗而使RTC模块以低消耗电流进行动作,从而导致生成恒定电压信号的恒定电压生成电路的响应性低,因此,恒定电压生成电路的恒定电压信号生成动作无法追随在切换电源的供给目的地时产生的供给电压的电压值的变化。
因此,本实施方式的RTC模块1具有电流控制电路103,该电流控制电路103对分别供给到控制电压输出电路40和振荡电压输出电路60的电流进行控制,其中,该控制电压输出电路40根据电压VOUT来输出作为恒压信号的电压VLOGIC,该振荡电压输出电路60根据电压VOUT来输出作为恒压信号的电压VOSC,在开关控制电路101将供给到RTC模块1的电压VOUT从电压VDD切换为电压VBAT或者从VBAT切换为电压VDD的情况下,电流控制电路103进行使供给到控制电压输出电路40和振荡电压输出电路60中的至少一方的电流增加的控制。由此,改善控制电压输出电路40和振荡电压输出电路60的恒定电压信号生成动作对电压VOUT的电压值的变动的追随性。因此,在RTC模块1的内部生成的电压VLOGIC、VOSC中产生临时的电压值的变化的可能性降低。
1.1.2电源电压切换控制
如以上那样,在本实施方式的RTC模块1中,在执行是将电压VBAT作为开关控制电路101的电压VOUT来供给还是将电压VDD作为开关控制电路101的电压VOUT来供给的切换的电压切换控制的情况下,通过电流控制电路103执行使供给到控制电压输出电路40和振荡电压输出电路60的电流增加的电流增加控制,使在RTC模块1的内部生成的电压VLOGIC、VOSC产生临时的电压值的变化的可能性降低。
因此,在本实施方式的RTC模块1中,使用图6和图7对开关控制电路101的电压切换控制与电流控制电路103的电流增加控制的关系进行说明。
图6是用于说明从电压VDD的电压值低于阈值电压VR2的状态起电压VDD的电压值上升的情况下的RTC模块1的动作的流程图。这里,在电压VDD的电压值低于阈值电压VR2的状态中包括未向RTC模块1供给电压VDD的状态。
在电压VDD的电压值低于阈值电压VR2的状态下,当执行用于生成电压VDD的商用电源的再次接通、一次电池的更换及二次电池的再次充电等时,电压VDD的电压值上升(步骤S110)。然后,电源检测电路20进行电压VDD的电压值是否超过了阈值电压VR1的判定(步骤S120)。
在电压VDD的电压值为阈值电压VR1以下的情况下(步骤S120的“否”),电源检测电路20继续进行电压VDD的电压值是否超过了阈值电压VR1的判定(步骤S120)。另一方面,在电源检测电路20判断为电压VDD的电压值超过了阈值电压VR1的情况下(步骤S120的“是”),电流控制电路103将晶体管66、69控制为导通(步骤S130)。具体来说,电流控制电路103通过将电压检测信号VDET从L电平反转为H电平,来输出H电平的电流控制信号CC2。由此,晶体管66、69被控制为导通。然后,通过将晶体管66、69控制为导通,在晶体管62、65中分别流过电流。另外,虽然省略了说明,当在图6的流程图中,电流控制信号CC1继续保持H电平。
在电流控制电路103使电流控制信号CC2为H电平之后,开关控制电路101将晶体管11控制为导通,将晶体管12、13控制为截止(步骤S140)。具体来说,开关控制电路101使电源切换控制信号CS1、CS2、CS3为L、H、H电平。由此,开关电路10将电压VDD作为电压VOUT进行输出。
然后,在电压VDD作为电压VOUT进行输出之后,电流控制电路103将晶体管66、69控制为截止(步骤S150)。具体来说,电流控制电路103使电流控制信号CC2为L电平。由此,晶体管66、69被控制为截止。然后,通过将晶体管66、69控制为截止,使分别流向晶体管62、65的电流切断。
图7是用于说明从电压VDD的电压值超过了阈值电压VR1的状态起电压VDD的电压值下降的情况下的RTC模块1的动作的流程图。
在电压VDD的电压值超过了阈值电压VR1的状态下,由于用于生成电压VDD的商用电源停止、一次电池及二次电池的电池余量的不足等,而使电压VDD的电压值下降(步骤S210)。然后,电源检测电路20进行电压VDD的电压值是否低于阈值电压VR2的判定(步骤S220)。
在电压VDD的电压值为阈值电压VR2以上的情况下(步骤S220的“否”),电源检测电路20继续进行电压VDD的电压值是否低于阈值电压VR2的判定(步骤S220)。另一方面,在电源检测电路20判定为电压VDD的电压值低于阈值电压VR2的情况下(步骤S220的“是”),电流控制电路103将晶体管66、69控制为导通(步骤S230)。具体来说,电流控制电路103通过将电压检测信号VDET从H电平反转为L电平而输出H电平的电流控制信号CC2。由此,晶体管66、69被控制为导通。然后,通过将晶体管66、69控制为导通,从而在晶体管62、65中分别流过电流。另外,虽然省略了说明,但在图7的流程图中,电流控制信号CC1继续保持H电平。
在电流控制电路103输出了H电平的电流控制信号CC2之后,开关控制电路101将晶体管11控制为截止,将晶体管12、13控制为导通(步骤S240)。具体来说,开关控制电路101使电源切换控制信号CS1、CS2、CS3的逻辑电平为H、L、L电平。由此,开关电路10将电压VBAT作为电压VOUT进行输出。
然后,在电压VBAT作为电压VOUT输出之后,电流控制电路103将晶体管66、69控制为截止(步骤S250)。具体来说,电流控制电路103使电流控制信号CC2为L电平。由此,晶体管66、69被控制为截止。然后,通过将晶体管66、69控制为截止,使分别流向晶体管62、65的电流切断。
如以上那样,在本实施方式的RTC模块1中,在开关控制电路101根据电压检测信号VDET对开关电路10进行切换的情况下,电流控制电路103使供给到控制电压输出电路40和振荡电压输出电路60的电流增加。由此,即使在电压VOUT的电压值发生变化的情况下,也提高了控制电压输出电路40的用于生成电压VLOGIC的动作以及振荡电压输出电路60的用于生成电压VOSC的动作的追随性。因此,针对供给到RTC模块1的电压从电压VDD切换为电压VBAT或者从电压VBAT切换为电压VDD的情况下的电压VOUT的电压值的变化,降低了恒定电压值的电压VLOGIC和电压VOSC发生变化的可能性。
并且,在该情况下,优选如本实施方式所示在电流控制电路103使供给到控制电压输出电路40和振荡电压输出电路60的电流增加之后,开关控制电路101对开关电路10进行切换。即,优选在电压VOUT从电压VDD切换为电压VBAT或者从电压VBAT切换为电压VDD时,使供给到控制电压输出电路40和振荡电压输出电路60的电流增加。由此,针对供给到RTC模块1的电压从电压VDD切换为电压VBAT或者从电压VBAT切换为电压VDD的情况下的电压VOUT的电压值的变化,能够进一步降低电压VLOGIC和电压VOSC发生变化的可能性。
这里,针对本实施方式的RTC模块1,使用图8和图9对开始了电压VDD的供给的情况下的电压切换控制和电流增加控制的具体例进行说明。
图8是用于说明供给到RTC模块1的电压VDD是电压值比电压VBAT的电压值低且比阈值电压VR1高的电压的情况下的动作的时序图。
首先,在时刻t1之前,不向RTC模块1供给电压VDD。因此,作为电压VOUT,供给电压VBAT。换言之,电源切换控制信号CS1、CS2、CS3被控制为H、L、L电平。并且,由于不供给电压VDD,所以电源检测电路20输出L电平的电压检测信号VDET,与此相伴地,阈值切换控制电路102输出H电平的阈值控制信号CT。并且,向控制电压输出电路40和振荡电压输出电路60输入H电平的电流控制信号CC1和L电平的电流控制信号CC2。即,控制电压输出电路40和振荡电压输出电路60以低消耗电流进行动作。
在时刻t1,通过向RTC模块1供给电压VDD,电压VDD的电压值上升。然后,在时刻t2,在电压VDD的电压值超过了阈值电压VR1的情况下,电源检测电路20使电压检测信号VDET从L电平变为H电平。然后,在电压检测信号VDET为H电平之后,在经过了规定的时间后的时刻t3,阈值切换控制电路102使阈值控制信号CT为L电平,并且电流控制电路103使电流控制信号CC2为H电平。由此,供给到控制电压输出电路40和振荡电压输出电路60的电流增加。然后,在电流控制信号CC2为H电平之后,在经过了规定的时间后的时刻t4,开关控制电路101使电源切换控制信号CS1、CS2、CS3为L、H、H电平。由此,作为电压VOUT,供给电压VDD。
在时刻t4,通过将作为电压VOUT而共享的电压从电压VBAT切换为电压VDD,因此电压VOUT的电压值下降。此时,由于电流控制信号CC2为H电平,所以即使在电压VOUT的电压值下降的情况下,控制电压输出电路40和振荡电压输出电路60也能够生成恒定电压的电压VLOGIC、VOSC。即,随着电压VOUT的电压下降,控制电压输出电路40所输出的电压VLOGIC和振荡电压输出电路60所输出的电压VOSC的电压值下降的可能性降低。
然后,在时刻t4之后,在经过了规定的期间后的时刻t5,电流控制电路103使电流控制信号CC2为L电平。由此,能够在不执行电源电压的切换控制的期间降低RTC模块1的消耗电流。
这里,在电压检测信号VDET刚从L电平反转为H电平之后,电流控制电路103可以使电流控制信号CC2为H电平,并且,在电压检测信号VDET从L电平反转为H电平之后,电流控制电路103可以在经过了规定的期间之后使电流控制信号CC2为H电平。并且,在电压检测信号VDET从L电平反转为H电平起经过了规定的时间之后,或者从电源切换控制信号CS1、CS2、CS3切换为L、H、H电平起经过了规定的期间之后,电流控制电路103也可以使电流控制信号CC2从H电平变为L电平。
图9是用于说明供给到RTC模块1的电压VDD是电压值比电压VBAT的电压值高且比阈值电压VR1高的电压的情况下的动作的时序图。
首先,在时刻t11之前,不向RTC模块1供给电压VDD。因此,供给电压VBAT来作为电压VOUT。换言之,电源切换控制信号CS1、CS2、CS3被控制为H、L、L电平。并且,由于不供给电压VDD,所以电源检测电路20输出L电平的电压检测信号VDET,与此相伴地,阈值切换控制电路102输出H电平的阈值控制信号CT。并且,向控制电压输出电路40和振荡电压输出电路60输入H电平的电流控制信号CC1和L电平的电流控制信号CC2。因此,控制电压输出电路40和振荡电压输出电路60以低消耗电流进行动作。
在时刻t11,通过向RTC模块1供给电压VDD,电压VDD的电压值上升。然后,在时刻t12,在电压VDD的电压值超过了阈值电压VR1的情况下,电源检测电路20使电压检测信号VDET从L电平变为H电平。然后,在电压检测信号VDET为H电平之后,在经过了规定的时间后的时刻t13,阈值切换控制电路102使阈值控制信号CT为L电平,并且电流控制电路103使电流控制信号CC2为H电平。由此,供给到控制电压输出电路40和振荡电压输出电路60的电流增加。然后,在电流控制信号CC2为H电平之后,在经过了规定的时间后的时刻t14,开关控制电路101使电源切换控制信号CS1、CS2、CS3为L、H、H电平。由此,供给电压VDD来作为电压VOUT。
这里,在如图9所示电压VDD的电压值比电压VBAT的电压值高的情况下,电压VOUT的电压值是经由形成于晶体管11的二极管供给的电压VDD的电压值。换言之,无论电源切换控制信号CS1、CS2、CS3如何,电压VOUT有时会受到电压VDD的电压值制约。即使在这样的情况下,也根据电压VDD的电压值将电流控制信号CC2控制为H电平,通过增加供给到控制电压输出电路40和振荡电压输出电路60的电流,控制电压输出电路40和振荡电压输出电路60能够在不依赖于电压VOUT的电压值的变化的情况下生成恒定电压值的电压VLOGIC、VOSC。
另外,本实施方式的各种信号的逻辑电平仅是一例,并不限于此。
1.1.3作用效果
如以上那样,在本实施方式的RTC模块1中具有电流控制电路103,该电流控制电路103对分别供给到控制电压输出电路40和振荡电压输出电路60的电流进行控制,其中,该控制电压输出电路40根据电压VOUT来输出作为恒压信号的电压VLOGIC,该振荡电压输出电路60根据电压VOUT来输出作为恒压信号的电压VOSC,在开关控制电路101使开关电路10将供给到RTC模块1的电压VOUT从电压VDD切换为电压VBAT或者从VBAT切换为电压VDD的情况下,电流控制电路103进行使供给到控制电压输出电路40和振荡电压输出电路60中的至少一方的电流增加的控制。由此,改善了控制电压输出电路40和振荡电压输出电路60的恒定电压信号生成动作对电压VOUT的电压值的变动的追随性,使在RTC模块1的内部生成的电压VLOGIC、VOSC产生临时的电压值的变化的可能性降低。
1.2第2实施方式
接着,对第2实施方式的RTC模块1进行说明。另外,在对第2实施方式的RTC模块1进行说明时,对与第1实施方式的RTC模块1相同的结构标注相同的标号,并省略或简化图示和说明。
图10是示出第2实施方式的RTC模块1的结构的图。第2实施方式的RTC模块1与第1实施方式的RTC模块1的不同之处在于,在以作为备用电源的VBAT进行动作的情况下,作为逻辑电路100的一部分的阈值切换控制电路102进行重复休止期间和动作期间的所谓间歇动作。并且,第2实施方式的RTC模块1与第1实施方式的RTC模块1的不同之处在于具有上电复位电路90,该上电复位电路90检测电压VDD的电压值,并根据检测结果来输出复位信号RS2。
在进行这样的间歇动作的第2实施方式的RTC模块1中,能够降低备用电源的消耗。但是,在RTC模块1进行间歇动作的情况下,在休止期间,电源检测电路20停止电压VDD的电压值的检测。因此,当电压VDD的电压值在该休止期间上升的情况下,电源检测电路20无法检测电压VDD的电压值。因此,当电压VDD的电压值在休止期间上升并且超过了电压VBAT的电压值的情况下,经由形成于晶体管11的二极管供给电压VDD来作为电压VOUT。其结果是,电压VOUT的电压值发生变化。
对于这种无法由电源检测电路20检测的电压VOUT的电压值的变化,第2实施方式的RTC模块1具有根据电压VDD的电压值来输出复位信号RS2的上电复位电路90,由此,能够降低控制电压输出电路40所输出的电压VLOGIC和振荡电压输出电路60所输出的电压VOSC发生变化的可能性。
如图10所示,向上电复位电路90的一端输入电压VDD。然后,在电压VDD达到了规定的电压值的情况下,将H电平的复位信号RS2输出到逻辑电路100。在所输入的复位信号RS2从L电平变为H电平的情况下,逻辑电路100从电流控制电路103输出H电平的电流控制信号CC2。
由此,在以电压VBAT进行动作的情况下进行间歇动作的RTC模块1中,即使在该间歇动作的休止期间电压VDD的电压值上升的情况下,也能够增加供给到控制电压输出电路40的电流和供给到振荡电压输出电路60的电流。因此,在进行间歇动作的RTC模块1中,即使在电压VOUT的电压值由于电压VDD的电压值的上升而发生变化的情况下,也能够降低电压VLOGIC和电压VOSC的电压值发生变化的可能性。
图11是用于说明在第2实施方式的RTC模块1中从电压VDD的电压值低于阈值电压VR2的状态起电压VDD的电压值上升的情况下的RTC模块1的动作的流程图。
与第1实施方式同样,在电压VDD的电压值低于阈值电压VR2的状态下,通过执行用于生成电压VDD的商用电源的再次接通、一次电池的更换以及二次电池的再次充电等,电压VDD的电压值上升(步骤S110)。
然后,上电复位电路90判断电压VDD的电压值是否超过了阈值电压VR3(步骤S111)。在上电复位电路90判断为电压VDD的电压值为阈值电压VR3以下的情况下(步骤S111的“否”),逻辑电路100进行间歇动作的休止期间是否经过了规定的时间的判断(步骤S112)。
逻辑电路100在判断为RTC模块1的休止期间未经过规定的时间的情况下(步骤S112的“否”),使上电复位电路90继续进行电压VDD的电压值是否超过了阈值电压VR3的判断(步骤S111)。即,RTC模块1继续处于间歇动作中的休止期间。
并且,在逻辑电路100判断为RTC模块1的休止期间经过了规定的时间的情况下(步骤S112的“是”),电源检测电路20进行电压VDD的电压值是否超过了阈值电压VR1的判定(步骤S120)。即,RTC模块1转移到间歇动作中的动作期间。另外,转移到动作期间后的RTC模块的动作与第1实施方式同样,省略其说明。
在上电复位电路90判断为电压VDD的电压值超过了阈值电压VR3的情况下(步骤S111的“是”),上电复位电路90输出H电平的复位信号RS2。然后,输入到逻辑电路100的复位信号RS2从L电平变为H电平,由此,电流控制电路103将晶体管66、69控制为导通(步骤S130)。之后,RTC模块1执行与第1实施方式的步骤S140、S150相同的动作。
图12是用于说明第2实施方式的RTC模块1的动作的时序图。另外,在图12中,图示了用于说明RTC模块1的间歇动作的状态信息Sinfo。另外,在图12中,图示了在RTC模块1处于动作期间中的情况下,使状态信息Sinfo为H电平,在RTC模块1处于休止期间中的情况下,使状态信息Sinfo为L电平。
在时刻t21,RTC模块1处于动作期间。在该情况下,电压VDD为阈值电压VR1以下。
然后,在RTC模块1的休止期间中的时刻t22,电压VDD的电压值上升,之后,电压VDD的电压值超过阈值电压VR1。此时,由于RTC模块1处于休止期间,因此电源检测电路20不使电压检测信号VDET的逻辑电平发生变化。
在时刻t23,电压VDD的电压值超过阈值电压VR3。由此,上电复位电路90将H电平的复位信号RS2输出到逻辑电路100。输入到逻辑电路100的复位信号RS2从L电平变为H电平,由此,电流控制电路103使电流控制信号CC2为H电平。由此,供给到控制电压输出电路40和振荡电压输出电路60的电流增加。
在时刻t24,RTC模块1处于动作期间。此时,由于电压VDD的电压值超过了阈值电压VR1,因此电源检测电路20使电压检测信号VDET为H电平。之后,在时刻t25、t26、t27,RTC模块1分别执行与第1实施方式的时刻t13、t14、t15同样的动作。
如以上那样,在第2实施方式的RTC模块1中,上电复位电路90检测电压VDD的电压值,并输出基于检测结果的复位信号RS2。然后,输入到逻辑电路100的复位信号RS2从L电平变为H电平,由此,电流控制电路103将电流控制信号CC2输出为H电平。由此,在通过作为备用电源的电压VBAT来进行动作的情况下,在进行间歇动作的RTC模块1中,即使在电压VOUT的电压值产生了变化的情况下,也能够降低控制电压输出电路40所输出的电压VLOGIC和振荡电压输出电路60所输出的电压VOSC发生变化的可能性。
这里,上电复位电路90是第2上电复位电路的一例,由上电复位电路90输出的复位信号RS2是第2复位信号的一例。
2.电子设备
图13是示出本实施方式的电子设备300的结构的一例的功能框图。并且,图14是示出作为本实施方式的电子设备300的一例的智能手机的外观的一例的图。
本实施方式的电子设备300包含RTC(实时时钟:Real Time Clock)模块310、CPU(Central Processing Unit:中央处理单元)320、操作部330、ROM(Read Only Memory:只读存储器)340、RAM(Random Access Memory:随机存取存储器)350、通信部360、显示部370、电源部380以及备用电源部390。另外,本实施方式的电子设备300也可以是省略或变更图13的构成要素的一部分或者追加其他构成要素的结构。
电源部380生成并输出使电子设备300的各部分进行动作的电源电压。并且,在来自电源部380的电源电压的输出随着瞬时停电或电源部380的动作停止而停止的情况下,备用电源部390生成并输出用于保持电子设备300的动作状态的备用电源电压。
RTC模块310具有未图示的振子和计时电路。然后,根据振子的振荡信号,例如生成32.786kHz的恒定频率信号、表示秒单位的时刻或年单位的时刻的计时数据等并输出到CPU320。
CPU 320是根据存储于ROM 340等的程序,使用从RTC模块310输入的计时数据来进行各种计算处理或控制处理的处理部。并且,CPU 320进行与来自操作部330的操作信号对应的各种处理、为了与外部装置进行数据通信而控制通信部360的处理、发送用于使显示部370显示各种信息的显示信号的处理等。
操作部330是由操作键、按钮开关等构成的输入装置,将与用户的操作对应的操作信号输出到CPU 320。
ROM 340是存储用于供CPU 320进行各种计算处理以及控制处理的程序和数据等的存储部。
RAM 350被用作CPU 320的工作区域,是临时存储从ROM 340读出的程序及数据、从操作部330输入的数据、CPU 320依照各种程序执行的运算结果等的存储部。
通信部360进行用于建立CPU 320与外部装置之间的数据通信的各种控制。
显示部370是由LCD(Liquid Crystal Display)等构成的显示装置,根据从CPU320输入的显示信号来显示各种信息。也可以在显示部370上设置作为操作部330发挥功能的触摸面板。
通过应用例如上述各实施方式的RTC模块1来作为RTC模块310,在供给到RTC模块310的电压从电源部380所供给的电源电压切换为备用电源部390所供给的备用电源电压的情况下,能够降低在RTC模块310的内部生成的恒压信号的电压值发生变化的可能性。由此,能够实现可靠性高的电子设备300。
作为这样的电子设备300,可考虑各种电子设备,例如可举出移动型/膝上型/平板型等的个人计算机、智能手机或移动电话机等移动终端、数字照相机、喷墨式打印机等的喷墨式排出装置、路由器或交换机等存储区域网络设备、局域网设备、移动终端基站用设备、电视机、摄像机、录像机、车载导航装置、实时时钟装置、寻呼机、电子记事本、电子辞典、计算器、电子游戏设备、游戏用控制器、文字处理器、工作站、视频电话、防盗用电视监视器、电子双筒望远镜、POS终端、电子体温计、血压计、血糖仪、心电图计测装置、超声波诊断装置、电子内窥镜等医疗设备、鱼群探测器、各种测量设备、车辆、飞机、船舶等计量仪器类、飞行模拟器、头戴式显示器、运动轨迹仪、运动追随器、运动控制器、步行者自主导航(PDR:Pedestrian Dead Reckoning)装置等。
3.移动体
图15是示出本实施方式的移动体400的一例的图。图15所示的移动体400构成为包含RTC(实时时钟:Real Time Clock)模块410、进行发动机系统、制动系统、无钥匙进入系统等的各种控制的控制器420、430、440、电池450、备用电池460。另外,本实施方式的移动体400也可以省略图15的构成要素的一部分或者追加其他构成要素的结构。
RTC模块410具有未图示的振子和计时电路。然后,根据振子的振荡信号,例如生成32.786kHz的恒定频率信号、表示秒单位的时刻或年单位的时刻的计时数据等,并从RTC模块410的外部端子输出到控制器420、430、440。
电池450向RTC模块410和控制器420、430、440供给电力。备用电池460在电池450的输出电压比阈值低时向RTC模块410和控制器420、430、440供给电力。
通过应用例如上述各实施方式的RTC模块1来作为RTC模块410,在供给到RTC模块410的电压从电池450所供给的电源电压切换为备用电池460所供给的备用电源电压的情况下,能够降低在RTC模块410的内部生成的恒压信号的电压值发生变化的可能性。由此,能够实现可靠性高的移动体400。
作为这样的移动体400,可考虑各种移动体400,例如可举出电动汽车等的汽车、喷气式飞机或直升飞机等的飞机、船舶、火箭、人造卫星等。
以上,对实施方式和变形例进行了说明,但本发明并不限于这些实施方式,能够在不脱离其主旨的范围内实施各种方式。例如,也可以对上述实施方式进行适当组合。
本发明包含与在实施方式中说明的结构实质相同的结构(例如,功能、方法以及结果相同的结构,或者目的以及效果相同的结构)。此外,本发明包含对实施方式中说明的结构的非本质部分进行置换后的结构。此外,本发明包含能够起到与在实施方式中说明的结构相同的作用效果的结构或达到相同目的的结构。此外,本发明包含对在实施方式中说明的结构附加公知技术后的结构。
Claims (10)
1.一种实时时钟模块,其具有:
第1节点,其被施加第1电源电压;
第2节点,其被施加第2电源电压;
开关电路,其与所述第1节点和所述第2节点电连接,对是输出所述第1电源电压还是输出所述第2电源电压进行切换;
电源检测电路,其检测所述第1电源电压的电压值;
开关控制电路,其根据所述电源检测电路的输出,对所述开关电路的切换进行控制;
恒压电路,其根据所述开关电路的输出来输出恒压信号;以及
电流控制电路,其对供给到所述恒压电路的电流进行控制,
在所述开关控制电路对所述开关电路进行切换的情况下,所述电流控制电路使供给到所述恒压电路的电流增加。
2.根据权利要求1所述的实时时钟模块,其中,
在所述电流控制电路使供给到所述恒压电路的电流增加之后,所述开关控制电路对所述开关电路进行切换。
3.根据权利要求1或2所述的实时时钟模块,其中,
所述实时时钟模块具有第1上电复位电路,该第1上电复位电路向所述开关控制电路以及所述电流控制电路输出第1复位信号,
所述恒压信号被输入到所述第1上电复位电路。
4.根据权利要求1所述的实时时钟模块,其中,
所述恒压电路包含:第1晶体管,其对供给的电流进行控制;以及第2晶体管,其驱动能力比所述第1晶体管的驱动能力大,
所述电流控制电路在使供给到所述恒压电路的电流增加的情况下,将所述第1晶体管和所述第2晶体管控制为导通,
所述电流控制电路在不使供给到所述恒压电路的电流增加的情况下,将所述第1晶体管控制为导通,将所述第2晶体管控制为截止。
5.根据权利要求4所述的实时时钟模块,其中,
所述实时时钟模块具有第2上电复位电路,该第2上电复位电路根据所述第1电源电压的电压值来输出第2复位信号,
所述电流控制电路根据所述第2复位信号来控制供给到所述恒压电路的电流。
6.根据权利要求1所述的实时时钟模块,其中,
不管从所述开关电路输出所述第1电源电压和所述第2电源电压中的哪一个,所述恒压电路均以恒定且相等的值输出所述恒压信号。
7.根据权利要求6所述的实时时钟模块,其中,
对于所述开关控制电路对所述开关电路的每次切换,在所述开关控制电路切换所述开关电路之前,所述电流控制电路使供给到所述恒压电路的电流增加,然后在所述开关控制电路切换所述开关电路之后,去除供给到所述恒压电路的电流的增加。
8.根据权利要求1所述的实时时钟模块,其中,
对于所述开关控制电路对所述开关电路的每次切换,在所述开关控制电路切换所述开关电路之前,所述电流控制电路使供给到所述恒压电路的电流增加,然后在所述开关控制电路切换所述开关电路之后,去除供给到所述恒压电路的电流的增加。
9.一种电子设备,其具有权利要求1至5中的任意一项所述的实时时钟模块。
10.一种移动体,其具有权利要求1至5中的任意一项所述的实时时钟模块。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019-029425 | 2019-02-21 | ||
JP2019029425A JP7151539B2 (ja) | 2019-02-21 | 2019-02-21 | リアルタイムクロックモジュール、電子機器、及び移動体 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111600578A CN111600578A (zh) | 2020-08-28 |
CN111600578B true CN111600578B (zh) | 2023-09-26 |
Family
ID=72141904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010101287.2A Active CN111600578B (zh) | 2019-02-21 | 2020-02-19 | 实时时钟模块、电子设备以及移动体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11196287B2 (zh) |
JP (1) | JP7151539B2 (zh) |
CN (1) | CN111600578B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019074490A1 (en) * | 2017-10-10 | 2019-04-18 | Cummins Inc. | LOW DROP VOLTAGE REAL-TIME CLOCK BATTERY VOLTAGE CONTROL CIRCUIT FOR AN APPLICATION-SPECIFIC INTEGRATED CIRCUIT IN A MOTOR CONTROL MODULE |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN202421926U (zh) * | 2011-03-10 | 2012-09-05 | 株式会社东芝 | 恒压电源电路 |
CN202818097U (zh) * | 2009-05-19 | 2013-03-20 | 罗姆股份有限公司 | 电源装置和提供了它的电子设备 |
JP2013061918A (ja) * | 2011-09-15 | 2013-04-04 | Renesas Electronics Corp | 半導体装置 |
CN103970172A (zh) * | 2013-02-05 | 2014-08-06 | 精工电子有限公司 | 恒压电路以及模拟电子钟表 |
US9450569B1 (en) * | 2015-06-04 | 2016-09-20 | Xilinx, Inc. | Very low power real time clock |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5860125A (en) * | 1995-11-08 | 1999-01-12 | Advanced Micro Devices, Inc. | Integrated circuit including a real time clock, configuration RAM, and memory controller in a core section which receives an asynchronous partial reset and an asynchronous master reset |
US6772361B1 (en) * | 2000-07-10 | 2004-08-03 | Advanced Micro Devices, Inc. | Real time clock (RTC) having several highly desirable timekeeping dependability and security attributes, and methods for accessing a register thereof |
JP2002091591A (ja) * | 2000-09-14 | 2002-03-29 | Seiko Epson Corp | 定電圧出力装置 |
JP2003185771A (ja) | 2001-12-21 | 2003-07-03 | Canon Inc | 時計制御回路および該回路を用いたファクシミリ装置 |
US7340634B2 (en) * | 2004-08-27 | 2008-03-04 | Lsi Logic Corporation | Real time clock architecture and/or method for a system on a chip (SOC) application |
US7728459B2 (en) * | 2006-05-02 | 2010-06-01 | Mediatek Inc. | Power supply for real-time clock generation |
US7734953B1 (en) * | 2006-06-12 | 2010-06-08 | American Megatrends, Inc. | Redundant power solution for computer system expansion cards |
US8316158B1 (en) * | 2007-03-12 | 2012-11-20 | Cypress Semiconductor Corporation | Configuration of programmable device using a DMA controller |
US8209561B2 (en) * | 2007-07-20 | 2012-06-26 | Seiko Epson Corporation | Real time clock and method for recording data in real time clock |
JP2009219176A (ja) | 2008-03-07 | 2009-09-24 | Ricoh Co Ltd | 電子回路のバックアップ電源回路 |
EP2511791B1 (en) * | 2011-04-13 | 2018-06-06 | Dialog Semiconductor GmbH | Dual input RTC supply generation with replica power path and autonomous mode of operation from the system supply |
TWI477061B (zh) * | 2012-04-10 | 2015-03-11 | Alchip Technologies Ltd | 實時時鐘裝置的信號產生電路及相關的方法 |
JP5902998B2 (ja) * | 2012-05-28 | 2016-04-13 | ルネサスエレクトロニクス株式会社 | 半導体集積回路およびその動作方法 |
JP6112287B2 (ja) * | 2012-07-09 | 2017-04-12 | セイコーエプソン株式会社 | 電源切替回路、リアルタイムクロック装置、電子機器、移動体、及び電源切替回路の制御方法 |
JP6245424B2 (ja) * | 2013-08-08 | 2017-12-13 | セイコーエプソン株式会社 | 発振回路の制御方法、発振用回路、発振器、電子機器及び移動体 |
US9651676B2 (en) * | 2013-10-09 | 2017-05-16 | Samsung Electronics Co., Ltd. | Digital real time clock monitor for a GNSS receiver and single pin signalling for power-on reset and wake-up interrupt |
JP6319551B2 (ja) * | 2013-10-31 | 2018-05-09 | セイコーエプソン株式会社 | クロック生成装置、電子機器、移動体及びクロック生成方法 |
US9268972B2 (en) * | 2014-04-06 | 2016-02-23 | Freescale Semiconductor, Inc. | Tamper detector power supply with wake-up |
US9448606B2 (en) * | 2014-09-23 | 2016-09-20 | Broadcom Corporation | Adaptive power configuration for a MHL and HDMI combination multimedia device |
US9742209B2 (en) * | 2014-10-24 | 2017-08-22 | Silicon Laboratories Inc. | System and apparatus for improving the utility of regulators and associated methods |
JP6686329B2 (ja) * | 2015-08-28 | 2020-04-22 | セイコーエプソン株式会社 | 発振回路、電子機器及び移動体 |
JP6728598B2 (ja) * | 2015-08-28 | 2020-07-22 | セイコーエプソン株式会社 | 発振回路、電子機器及び移動体 |
JP2019511789A (ja) * | 2016-03-30 | 2019-04-25 | シンベット・コーポレイションCymbet Corporation | 電力管理機能を備えたリアルタイムクロック集積回路 |
US10599197B2 (en) * | 2016-09-19 | 2020-03-24 | Nxp Usa, Inc. | Configuration of default voltage level for dual-voltage input/output pad cell via voltage rail ramp up timing |
US10013042B1 (en) * | 2017-07-20 | 2018-07-03 | Nxp Usa, Inc. | Devices and methods for power sequence detection |
-
2019
- 2019-02-21 JP JP2019029425A patent/JP7151539B2/ja active Active
-
2020
- 2020-02-19 CN CN202010101287.2A patent/CN111600578B/zh active Active
- 2020-02-19 US US16/794,931 patent/US11196287B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN202818097U (zh) * | 2009-05-19 | 2013-03-20 | 罗姆股份有限公司 | 电源装置和提供了它的电子设备 |
CN202421926U (zh) * | 2011-03-10 | 2012-09-05 | 株式会社东芝 | 恒压电源电路 |
JP2013061918A (ja) * | 2011-09-15 | 2013-04-04 | Renesas Electronics Corp | 半導体装置 |
CN103970172A (zh) * | 2013-02-05 | 2014-08-06 | 精工电子有限公司 | 恒压电路以及模拟电子钟表 |
US9450569B1 (en) * | 2015-06-04 | 2016-09-20 | Xilinx, Inc. | Very low power real time clock |
Also Published As
Publication number | Publication date |
---|---|
US20200274387A1 (en) | 2020-08-27 |
US11196287B2 (en) | 2021-12-07 |
JP2020137291A (ja) | 2020-08-31 |
JP7151539B2 (ja) | 2022-10-12 |
CN111600578A (zh) | 2020-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6112287B2 (ja) | 電源切替回路、リアルタイムクロック装置、電子機器、移動体、及び電源切替回路の制御方法 | |
JP6245424B2 (ja) | 発振回路の制御方法、発振用回路、発振器、電子機器及び移動体 | |
US9712111B2 (en) | Oscillator, electronic apparatus, and moving object | |
US10256625B2 (en) | Input protection circuit, electronic device, electronic apparatus, and moving object | |
CN110401419B (zh) | 输出缓冲器电路、振荡器、电子设备和移动体 | |
CN111600578B (zh) | 实时时钟模块、电子设备以及移动体 | |
JPH11219147A (ja) | 表示装置 | |
JP6237992B2 (ja) | 発振回路の制御方法、発振用回路、発振器、電子機器及び移動体 | |
JP2009003764A (ja) | 半導体集積回路装置及び電子機器 | |
US9762062B2 (en) | Voltage output circuit, electronic apparatus, moving object, manufacturing method for voltage output circuit, and manufacturing method for electronic apparatus | |
US20050094421A1 (en) | Integrated charge pump voltage converter | |
JP3313797B2 (ja) | 圧電型変換器を具備する装置 | |
CN111490735B (zh) | 振荡电路、振荡器、电子设备以及移动体 | |
JP6160812B2 (ja) | 半導体集積回路、振動デバイス、電子機器、移動体および半導体集積回路の検査方法 | |
US20150280646A1 (en) | Oscillation circuit, oscillator, electronic apparatus, moving object, and control method of oscillator | |
CN111490734B (zh) | 振荡器、电子设备以及移动体 | |
JP7508874B2 (ja) | 回路装置、発振器、電子機器及び移動体 | |
US9236857B2 (en) | Voltage detection circuit | |
CN217238254U (zh) | 时钟振荡器的逻辑信号检测电路、mcu芯片及bms芯片 | |
CN113783560B (zh) | 电路装置、振荡器、电子设备以及移动体 | |
JP6540942B2 (ja) | 発振回路、発振器、電子機器及び移動体 | |
CN116338274A (zh) | 半导体装置 | |
JP2016144127A (ja) | 発振器、電子機器及び移動体 | |
JPH11110368A (ja) | 集積回路装置 | |
US20060012357A1 (en) | DC/DC converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |