CN103852943B - 液晶显示装置 - Google Patents

液晶显示装置 Download PDF

Info

Publication number
CN103852943B
CN103852943B CN201310613100.7A CN201310613100A CN103852943B CN 103852943 B CN103852943 B CN 103852943B CN 201310613100 A CN201310613100 A CN 201310613100A CN 103852943 B CN103852943 B CN 103852943B
Authority
CN
China
Prior art keywords
liquid crystal
electrode
film
pixel
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310613100.7A
Other languages
English (en)
Other versions
CN103852943A (zh
Inventor
三宅博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN103852943A publication Critical patent/CN103852943A/zh
Application granted granted Critical
Publication of CN103852943B publication Critical patent/CN103852943B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的目的之一是制造一种防止闪烁发生的液晶显示装置。该液晶显示装置中的多个像素中分别包括：晶体管；通过晶体管交替地被供应具有相反的极性的第一信号及第二信号的液晶元件；以及具有第一电极及第二电极的电容元件，液晶元件包括：具有隔着绝缘膜重叠的区域的像素电极及公共电极；以及像素电极及公共电极上的液晶层，公共电极在多个像素间电连接，电容元件所包括的第一电极电连接到像素电极，在对液晶元件供应第一信号之后直到液晶元件被供应第二信号为止的时间内，使第二电极的电位在高度不同的第一电位与第二电位之间变化，以使施加到液晶层的电压变化减小。

Description

液晶显示装置
技术领域
本发明涉及一种半导体装置。尤其是，本发明涉及一种主动矩阵型液晶显示装置。
背景技术
作为兼有利用结晶硅获得的高迁移率和利用非晶硅获得的均匀的元件特性的新的半导体，被称为氧化物半导体的呈现半导体特性的金属氧化物引人注目。金属氧化物用于多种用途，例如作为众所周知的金属氧化物的氧化铟用于液晶显示装置或发光装置等中的具有透光性的像素电极。作为呈现半导体特性的金属氧化物，例如有氧化钨、氧化锡、氧化铟、氧化锌等，并且已知将上述呈现半导体特性的金属氧化物用于沟道形成区的晶体管（专利文献1以及专利文献2）。
[专利文献1]日本专利申请公开2007-123861号公报
[专利文献2]日本专利申请公开2007-96055号公报
低功耗是在评价半导体显示装置的性能上的重要点之一，液晶显示装置也不例外。尤其是，由于当移动电话等便携式电子设备的液晶显示装置的功耗高时，会导致连续使用时间缩短的缺点，因此迫切要求实现低功耗化。
发明内容
鉴于上述技术背景，本发明的一个方式的目的之一是提供一种能够实现功耗的降低的液晶显示装置。
在本发明的一个方式的液晶显示装置中，为了在停止将图像信号写入像素部之后也维持像素部中的图像显示而在像素中设置其关态电流（off-state current）极小的绝缘栅场效应晶体管（以下，简称为晶体管）。通过将上述晶体管用作用来控制对像素所具有的液晶元件供应电压的元件，可以确保较长期间的对液晶元件的电压供应。因此，当如静止图像那样在连续的多个帧将具有相同的图像信息的图像信号反复写入像素部时等，即使暂时停止将图像信号写入像素部来降低驱动频率，换言之，即使减少固定期间内的图像信号的写入次数，也可以维持图像的显示。
再者，在本发明的一个方式的液晶显示装置中，液晶元件包括：具有隔着绝缘膜而重叠的区域的像素电极及公共电极；以及被所述像素电极及公共电极施加电场的液晶层。此外，在像素中除了晶体管和液晶元件还设置有电容元件，该电容元件所包括的第一电极电连接到像素电极。并且，在将具有第一极性的图像信号写入像素之后直到将具有第二极性的图像信号写入该像素为止的时间内，使该电容元件所包括的第二电极在高度不同的第一电位与第二电位之间推移。
通过本发明的一个方式，可以提供能够降低功耗的液晶显示装置。
附图说明
图1A是示出像素的结构的图，而图1B和图1C是时序图；
图2是示出面板的结构的图；
图3是时序图；
图4是示出面板的结构的图；
图5是示出面板的结构的图；
图6A和图6B是示出像素的连接结构的图；
图7是示出液晶显示装置的结构的图；
图8是示出电源电路所包括的电路的结构的图；
图9是时序图；
图10是像素的俯视图；
图11是面板的截面图；
图12A至图12D是示出晶体管的制造方法的图；
图13A至图13C是示出晶体管的制造方法的图；
图14是晶体管的截面图；
图15是晶体管的截面图；
图16A至图16C是液晶显示装置的俯视图及截面图；
图17A是示出像素的结构的图，而图17B是时序图；
图18A至图18F是电子设备的图；
图19A是示出液晶元件的截面结构的图，而图19B是示出等效电路的图；
图20A是示出液晶元件的截面结构的图，而图20B是示出等效电路的图；
图21是示出电压保持率与时间的关系的图表；
图22是示出电压与标准化透过率的关系的图表。
具体实施方式
下面，参照附图对本发明的实施方式进行详细说明。但是，本发明不局限于以下说明，而所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅局限在以下所示的实施方式所记载的内容中。
注意，在本说明书中液晶显示装置在其范畴内包括：在各像素中形成有液晶元件的面板；以及在该面板上安装有包括驱动电路或控制器的IC等的模块。再者，根据本发明的一个方式的液晶显示装置在其范围内包括相当于制造该液晶显示装置的过程中完成液晶元件之前的一个方式的元件衬底，在该元件衬底中各像素的每一个具备：晶体管；用于液晶元件的像素电极和公共电极；以及电容元件。
另外，在本发明的一个方式的液晶显示装置的结构要素中，还可以包括如下位置输入装置的触摸屏：可以检测出手指或触屏笔所指示的位置，并可以生成包括该位置信息的信号。
〈像素的结构例子〉
图1A示出本发明的一个方式的液晶显示装置的像素的结构例子。图1A所示的像素10包括：液晶元件11；控制对该液晶元件11供应图像信号的晶体管12；以及电容元件13。
液晶元件11包括：像素电极；公共电极；以及包括被施加像素电极与公共电极之间的电压的液晶材料的液晶层。并且，图1A示出液晶元件11为FFS（Fringe Field Switching：边缘场切换）模式的情况，像素电极与公共电极具有隔着绝缘膜重叠的区域。该区域用作保存施加在像素电极与公共电极之间的电压VLC的电容。在图1A中，上述电容以电容元件14表示。
晶体管12控制是否对液晶元件11的像素电极供应输入到布线SL的图像信号的电位。液晶元件11的公共电极被施加规定的基准电位VCOM1。
下面对液晶元件11、晶体管12以及电容元件13之间的具体的连接关系进行说明。
注意，在本说明书中，连接是指电连接，并相当于能够供应或传送电流、电压或电位的状态。因此，连接状态不一定必须是指直接连接的状态，而在其范畴内还包括以能够供应或传送电流、电压或电位的方式通过布线、电阻器、二极管、晶体管等的元件间接地连接的状态。
此外，即使在电路图上独立的构成要素彼此连接时，实际上也有一个导电膜兼具有多个构成要素的功能的情况，例如布线的一部分用作电极的情况等。本说明书中的连接的范畴内包括这种一个导电膜兼具有多个构成要素的功能的情况。
此外，晶体管所具有的源极和漏极的名称根据晶体管的沟道型及施加到各端子的电位的高低互相调换。一般而言，在n沟道型晶体管中，将被施加低电位的端子称为源极，而将被施加高电位的端子称为漏极。另外，在p沟道型晶体管中，将被施加低电位的端子称为漏极，而将被施加高电位的端子称为源极。在本说明书中，虽然有时为了方便起见假设源极和漏极被固定来说明晶体管的连接关系，但是在实际上源极和漏极的名称根据上述电位的关系互相调换。
另外，晶体管的源极是指用作活性层的半导体膜的一部分的源区或与上述半导体膜连接的源电极。同样地，晶体管的漏极是指上述半导体膜的一部分的漏区或与上述半导体膜连接的漏电极。栅极是指栅电极。
在图1A的像素10中，晶体管12的栅极与布线GL电连接。晶体管12的源极及漏极中的一个与布线SL连接，晶体管12的源极及漏极中的另一个与液晶元件11的像素电极连接。并且，电容元件13包括一对电极，一对电极中的一个电极与液晶元件11的像素电极电连接，而另一个电极被施加规定的电位VCOM2。
另外，像素10根据需要还可以具有晶体管、二极管、电阻元件、电容元件、电感器等其他电路元件。
图1A示出，在像素10中，作为控制图像信号的向像素10输入的开关，使用一个晶体管12的情况的例子。但是，在像素10中，也可以将多个晶体管用作一个开关。在将多个晶体管用作一个开关的情况下，上述多个晶体管可以并联连接、串联连接或组合串联和并联而连接。
注意，在本说明书中，晶体管串联连接的状态是指例如第一晶体管的源极和漏极中的仅一方与第二晶体管的源极和漏极中的仅一方连接的状态。另外，晶体管并联连接的状态是指第一晶体管的源极和漏极中的一方与第二晶体管的源极和漏极中的一方连接且第一晶体管的源极和漏极中的另一方与第二晶体管的源极和漏极中的另一方连接的状态。
在本发明的一个方式中，晶体管12的关态电流极小。通过上述结构，可以确保供应到液晶元件11的电压的保存期间较长。因此，当如像静态图像那样在连续的几个帧周期内将具有相同的图像信息写入像素10时，即使降低驱动频率，换言之，即使减少一定期间内将图像信号写入像素10的次数，也可以维持灰度的显示。例如，通过使用在沟道形成区中包括被高度纯化的氧化物半导体的晶体管12，可以将图像信号的写入间隔设定为10秒以上，优选设定为30秒以上，更优选设定为1分钟以上。并且，写入图像信号的间隔越长，功耗越低。
另外，通过以共同电极的电位VCOM1为基准进行使图像信号的电位的极性反转的反转驱动，可以防止被称为重像的液晶材料的劣化。但是，因为在进行反转驱动的情况下，当图像信号的极性变化时供应到布线SL的电位的变化变大，所以用作开关的晶体管12的源极与漏极之间的电位差变大。因此，晶体管12容易发生特性劣化诸如阈值电压的漂移等。尤其是，如本发明的一个方式，当液晶显示装置为FFS模式等水平电场方式时，其正极性的图像信号与负极性的图像信号之间的电位差有比其他模式的液晶显示装置大的趋势。例如，当液晶层包括TN液晶时，上述电位差为十几V左右，而当液晶层包括呈现蓝相的液晶时，上述电位差为几十V。因此，当液晶显示装置为水平电场方式时，上述电位差会更大，而晶体管12容易发生明显的电特性劣化。此外，为了维持液晶元件11所保存的电压，即使源电极和漏电极之间的电位差大，晶体管12的关态电流也必须小。通过将带隙宽于硅或锗且本征载流子密度低于硅或锗的氧化物半导体等半导体用于晶体管12，可以提高晶体管12的耐压性，且显著地减小关态电流。由此，与使用一般的由硅或锗等半导体形成的晶体管的情况相比，可以防止晶体管12的劣化并维持液晶元件11所保存的电压。
另外，即使通过晶体管12泄露的电荷量少，由于一些要因，在图像信号的写入结束后，施加到液晶层的电场也会变化。
作为使施加到液晶层的电场变化的一个原因，可以举出离子杂质向取向膜的吸附。液晶材料中包含离子杂质，但是当该杂质吸附于取向膜时，在取向膜附近产生被称为残留DC的电场。当起因于杂质的吸附的残留DC产生时，即使在图像信号的写入结束后，施加到液晶层的电场也会变化，因此导致液晶元件11的透过率也变化。并且，向液晶元件施加直流电压的施加时间越长残留DC越强，因此，如本发明的一个方式，在使用图像信号的写入间隔较长的驱动方法的情况下，与帧频率60Hz左右的通常的驱动方法相比，透过率的变化容易变大。
另外，作为使施加到液晶层的电场变化的其他一个原因，可以举出在液晶元件11中流动的泄漏电流。当液晶元件11被施加有电压时，有微小的泄露电流在像素电极与公共电极之间通过液晶层流动，因此，随着时间经过，施加到液晶元件11的电压的绝对值变小。于是，如本发明的一个实施方式，在使用图像信号的写入间隔较长的驱动方法的情况下，与帧频率60Hz左右的通常的驱动方法相比，透过率的变化容易变大。
另外，作为使施加到液晶层的电场变化的其他一个原因，可以举出因取向膜与液晶层之间的电特性差异而产生的电荷的积蓄。泄漏电流通过取向膜及液晶层在液晶元件11中流动。因此，在取向膜中流动的泄漏电流的电流密度与在液晶层中流动的泄露电流的电流密度数值相同。但是，取向膜和液晶层在介电常数ε和电阻率ρ的积成正比的弛豫时间τ上有差异。于是，当泄漏电流在液晶元件11中流动时，通过Maxwell-Wagner极化，在取向膜与液晶层的界面附近积蓄电荷，而在该界面附近产生被称为残留DC的电场。具体而言，当取向膜的弛豫时间τ比液晶层大时，在与像素电极及公共电极之间的电场相反的方向产生起因于弛豫时间τ的差异的残留DC，施加到液晶层的电场随着时间经过而变小。与此相反，当取向膜的弛豫时间τ比液晶层小时，在与像素电极及公共电极之间的电场相同的方向产生起因于弛豫时间τ的差异的残留DC，施加到液晶层的电场随着时间经过而变大。当起因于弛豫时间τ的差异的残留DC产生时，即使在图像信号的写入结束后，施加到液晶层的电场也会变化，因此导致液晶元件11的透过率也变化。并且，向液晶元件施加直流电压的施加时间越长残留DC越强，因此，如本发明的一个方式，在使用图像信号的写入间隔较长的驱动方法的情况下，与帧频率60Hz左右的通常的驱动方法相比，透过率的变化容易变大。
〈像素的比较例子〉
为了说明图像信号的写入结束后的透过率的变化，在图17A中示出像素20的结构作为比较例子。图17A所示的像素20包括：液晶元件21；控制对该液晶元件21供应图像信号的晶体管22；以及电容元件23。
液晶元件21包括：像素电极；公共电极；以及被施加像素电极与公共电极之间的电压的包括液晶材料的液晶层。并且，在图17A中，液晶元件21可以如FFS（Fringe FieldSwitching：边缘电场转换）模式具有像素电极与公共电极夹着绝缘膜而重叠的区域，也可以如TN（Twisted Nematic：扭转向列）模式具有像素电极与公共电极夹着液晶层而重叠的区域。在液晶元件21为FFS模式的情况下，电容元件23相当于形成在像素元件与公共元件重叠的区域中的容量。无论液晶元件21是FFS模式还是TN模式，电容元件23都可以用来保存施加到像素电极与公共电极之间的电压VLC。
在图17A所示的像素20中，晶体管22的栅极与布线GL连接。晶体管22的源极及漏极中的一个与布线SL连接，晶体管22的源极及漏极中的另一个与液晶元件21的像素电极连接。并且，电容元件23包括一对电极，一对电极中的一个电极与液晶元件21的像素电极电连接，而另一个电极与液晶元件21的公共电极连接。公共电极被供应有电位VCOM。
对图17A所示的像素20的工作和液晶元件21的透过率的变化进行说明。
在图17B中，示意性地示出施加到液晶元件21的像素电极与公共电极之间的电压VLC的极性、电位VCOM以及液晶元件21的透过率的经时变化的一个例子。在图17B中，举出用于液晶元件21的液晶层的液晶材料为常白（normally white）的情况。因此，在图17B中，施加到液晶层的电场越强，液晶元件21的透过率越低，施加到液晶层的电场越弱，液晶元件21的透过率越高。在图17B中，以箭头表示将图像信号写入像素20的时序，并且举出将作为图像信息而具有一个中间灰度的图像信号连续地写入像素20的情况。
在像素20中，当输入到布线SL的图像信号的电位通过晶体管22而被供应到液晶元件21的像素电极时，液晶元件21被施加电压VLC。并且，当图像信号的电位比电位VCOM高时，换言之，当图像信号的极性为正时，电压VLC具有正极性。此外，当图像信号的电位比电位VCOM低时，换言之，当图像信号的极性为负时，电压VLC具有负极性。如图17B所示，施加到液晶元件21的电压VLC根据图像信号写入像素20的时序，交替具有正（+）极性和负（-）极性。
在图像信号的写入结束后，当由于如上所述的几个原因，施加到液晶元件21的液晶层的电场随着时间经过而变弱时，如图17B所示，在将图像信号写入像素20之后直到下一次将图像信号写入像素20为止的时间内，液晶元件21的透过率变高。
与此相反，在图像信号的写入结束后，因如上所述的几个原因，施加到液晶元件21的液晶层的电场随着时间的经过有时变强。此时，在将图像信号写入像素20之后直到下一次将图像信号写入像素20为止的时间内，液晶元件21的透过率变低。
如图17B所示，图像信号的写入的间隔越长透过率的变化越大。并且，经变化的透过率根据图像信号的写入的时序重置为原来的高度。因此，图像信号的写入的间隔越长，图像信号的写入时产生的透过率的变化越容易被人眼作为闪烁（flicker）而察觉。
于是，本发明的一个方式是在将具有第一极性的图像信号写入像素10之后直到将具有第二极性的图像信号写入像素10为止的时间内，使电容元件13所具有的另一个电极在高度不同的第一电位与第二电位之间推移。
在图1B中，示意性地示出图1A所示的像素10中的施加到液晶元件11的像素电极与公共电极之间的电压VLC的极性、电位VCOM1、电位VCOM2以及液晶元件11的透过率的经时变化的一个例子。在图1B中，与图17B的情况相同，举出用于液晶元件11的液晶层的液晶材料为常白的情况。在图1B中，以箭头表示将图像信号写入像素10的时序，并且举出将作为图像信息而具有一个中间灰度的图像信号连续地写入像素10的情况。此外，在图1B中，除了以实线表示液晶元件11的透过率，还以虚线表示图17A的像素20所包括的液晶元件21的透过率。
在像素10中，当输入到布线SL的图像信号的电位通过晶体管12而被供应到液晶元件11的像素电极时，液晶元件11被施加电压VLC。如图1B所示，施加到液晶元件11的电压VLC根据图像信号写入像素10的时序，交替具有正（+）极性和负（-）极性。
另外，在图1B中，电位VCOM2根据将图像信号写入像素10的时序，在第一电位（V1）与第二电位（V2）之间推移。注意，第一电位（V1）比第二电位（V2）低ΔVd。具体而言，在将具有正极性的图像信号写入像素10之后直到下一次将具有正极性的图像信号写入像素10为止的时间内，电位VCOM2从第一电位（V1）到第二电位（V2）以增加ΔVd的方式推移。因此，根据电荷守恒定律，液晶元件11的像素电极的电位也增加ΔVd，所以施加到液晶元件11的电压VLC的绝对值也只增加ΔVd。
当在图像信号的写入结束后，因如上所述的几个原因，施加到液晶元件11的液晶层的电场随着时间经过而变弱时，在将图像信号写入像素10之后直到下一次将图像信号写入像素10为止的时间内，通过将电压VLC的绝对值只增大ΔVd，可以减小施加到液晶层的电场的经时变化。因此，如图1B所示，可以将以实线表示的液晶元件11的透过率的变化减小为小于以虚线表示的液晶元件21的透过率的变化，由此可以防止闪烁被察觉。
与此相反，当在图像信号的写入结束后，因如上所述的几个原因，施加到液晶元件11的液晶层的电场随着时间经过而变强时，在将图像信号写入像素10之后直到下一次将图像信号写入像素10为止的时间内，液晶元件11的透过率变低。此时，如图1C所示，在将具有正极性的图像信号写入像素10之后，直到下一次将具有负极性的图像信号写入像素10为止的时间内，使电位VCOM2从第二电位（V2）到第一电位（V1）以减少ΔVd的方式推移。通过上述结构，由于液晶元件11的像素电极的电位也减少ΔVd，所以施加到液晶元件11的电压VLC的绝对值也减少ΔVd。因此，当施加到液晶元件11的液晶层的电场随着时间经过而变强时，在将图像信号写入像素10之后直到下一次将图像信号写入像素10为止的时间内，通过将电压VLC的绝对值减小ΔVd，可以减小施加到液晶层的电场的经时变化。因此，可以减小液晶元件11的透过率的变化，由此可以防止闪烁被察觉。
注意，除了常白，在使用常黑的液晶层时也是同样的。也就是说，为了减小施加到液晶层的电场的经时变化，通过使电位VCOM2在第一电位（V1）与第二电位（V2）之间推移，可以减小液晶元件11的透过率的变化，由此防止闪烁被察觉。
另外，在本发明的一个方式的液晶显示装置中，因为使用电容元件14可以保存液晶元件的电压VLC，所以可以减小电容元件13的面积。也就是说，可以减小电容元件13的面积，并且抑制闪烁被察觉。因此，可以实现像素的高清晰化，并且，可以增加将图像信号写入像素的间隔时间，从而可以减轻眼睛的疲劳，实现对眼睛的刺激小的液晶显示装置。
〈面板的结构例子〉
接着，对相当于液晶显示装置的一个方式的面板的结构例子进行说明。
图2所示的面板30中的像素部31包括：多个像素10；按行选择像素10的以布线GL1至布线GLy（y是自然数）表示的布线GL；以及对所选择的像素10供应图像信号的以布线SL1至布线SLx（x是自然数）表示的布线SL。由驱动电路32控制信号向布线GL的输入。由驱动电路33控制图像信号向布线SL的输入。多个像素10的每一个与布线GL中的至少一个及布线SL中的至少一个连接。
另外，设置在像素部31中的布线的种类及个数可以根据像素10的结构、个数及配置而决定。具体而言，在图2所示的像素部31中例示出x列×y行的像素10被配置为矩阵状，且布线SL1至布线SLx及布线GL1至布线GLy设置在像素部31中的情况。
〈像素部的工作例子〉
接着，以图1A及图2为例子，说明像素部31的工作的一个例子。
图3例示出像素部31的时序图。具体而言，图3示出如下电位的经时变化：供应到布线GL1的信号的电位；供应到布线SL1的图像信号的电位；以及在连接到布线GL1及布线SL1的像素10中，液晶元件11所具有的像素电极（GL1-SL1）的电位。此外，图3例示出图1A所示的像素10中的晶体管12是n沟道型的情况。
首先，在第一帧周期中，通过对布线GL1输入具有脉冲的信号，布线GL1被选择。在连接到被选择的布线GL1的多个各像素10中，晶体管12成为导通状态。接着，在晶体管12为导通状态的期间（一个行周期）中，对布线SL1至布线SLx供应图像信号的电位。接着，根据对布线SL1至布线SLx供应的图像信号的电位，通过导通状态的晶体管12，电荷积蓄在电容元件13及电容元件14中。此外，上述图像信号的电位通过导通状态的晶体管12供应到液晶元件11的像素电极。
图3所示的时序图示出在第一帧周期的布线GL1被选择的期间中，对布线SL1输入正极性的图像信号的例子。因此，连接到布线GL1及布线SL1的像素10中的像素电极（GL1-SL1）被供应有正极性的图像信号。
另外，对液晶元件11所具有的公共电极供应成为接地电位等电位的基准的电位VCOM1。图像信号在具有比电位VCOM1高的电位时具有正极性，而在具有比电位VCOM1低的电位时具有负极性。注意，根据图像信号所具有的图像信息，有时图像信号的电位与电位VCOM1高度相同。当图像信号的电位与电位VCOM1高度相同时，可以将该图像信号看作具有正极性，也可以将该图像信号看作具有负极性。
在液晶元件11中，根据像素电极与公共电极之间的电压的值，液晶分子的取向变化，透过率变化。因此，通过根据图像信号的电位控制液晶元件11的透过率，液晶元件11可以显示灰度。
当对布线SL1至布线SLx的图像信号的输入结束时，布线GL1的选择也结束。布线GL1的选择结束后，在包括该布线GL1的像素10中，晶体管12成为非导通状态。于是，液晶元件11通过保存供应到像素电极与共同电极之间的电压来维持灰度的显示。
同样地，布线GL2至布线GLy依次被选择，并且在连接到布线GL2至布线GLy的各布线的像素10中反复地进行与布线GL1被选择的期间相同的工作。通过上述工作，可以在像素部31中显示一个图像。
在图3所示的时序图中，在第一帧周期中，供应到电容元件13的另一个电极的电位VCOM2从第二电位（V2）到第一电位（V1）以减少ΔVd的方式推移。由于上述结构，液晶元件11的像素电极的电位也减少ΔVd，所以施加到液晶元件11的电压VLC的绝对值也减少ΔVd。因此，当施加到液晶元件11的液晶层的电场随着时间经过而变强时，在将图像信号写入像素10之后直到下一次将图像信号写入像素10为止的时间内，通过将电压VLC减小ΔVd，可以减小施加到液晶层的电场的经间变化。因此，当电位VCOM2固定时，即使如虚线所示透过率发生变动，在使电位VCOM2从第二电位（V2）推移到第一电位（V1）时，也可以如实线所示减少透过率的变动。
注意，在本发明的一个方式中，并不一定需要依次选择布线GL1至布线GLy。
接着，在第二帧周期中，通过对布线GL1输入具有脉冲的信号，布线GL1被选择。在连接到被选择的布线GL1的多个各像素10中，晶体管12成为导通状态。接着，在晶体管12为导通状态的期间，从布线SL1对布线SLx供应图像信号的电位。接着，根据从布线SL1对布线SLx供应的图像信号的电位，通过导通状态的晶体管12，电荷积蓄在电容元件13及电容元件14中。此外，上述图像信号的电位通过导通状态的晶体管12而被供应到液晶元件11的像素电极。
图3所示的时序图示出在第二帧周期的布线GL1被选择的期间中，对布线SL1输入负极性的图像信号的例子。因此，像素电极（GL1-SL1）被供应有负极性的图像信号。
在液晶元件11中，通过根据图像信号的电位控制液晶元件11的透过率，可以显示灰度。
当对布线SL1至布线SLx的图像信号的输入结束时，布线GL1的选择也结束。布线GL1的选择结束后，在包括该布线GL1的像素10中，晶体管12成为非导通状态。于是，液晶元件11通过保存供应到像素电极与共同电极之间的电压来维持灰度的显示。
同样地，布线GL2至布线GLy依次被选择，并且在连接到布线GL2至布线GLy的各布线的像素10中反复地进行与布线GL1被选择的期间相同的工作。通过上述工作，可以在像素部31中显示图像。
并且，在后面的第三帧周期及第四帧周期中也可以与第一帧周期及第二帧周期同样地使面板30工作。
另外，在本发明的一个方式的任一个帧周期中，在结束对像素部31所包括的所有像素10输入图像信号之后，直到下一个帧周期开始为止的时间内，可以使驱动电路32及驱动电路33成为停止状态。当驱动电路32成为停止状态时，通过驱动电路32的对布线GL的选择被停止。此外，当驱动电路33成为停止状态时，通过驱动电路33的布线SL的图像信号的输入被停止。通过上述工作，可以维持像素部31中的像素的显示。
注意，对液晶元件11能够维持灰度的显示的期间有限制。因此，考虑到液晶元件11能够维持灰度的显示的期间，预先设定没有图像信号改写指令时的帧周期的最大长度。换言之，若显示静止图像的期间比帧周期的最大长度长，即使没有图像信号改写指令也自动停止帧周期。接着，在下一个帧周期中将相同图像信号再次写入像素部31，并在像素部31中再次显示在之前的帧周期中显示的图像。
另外，也可以根据来自输入装置等的改写命令使帧周期强行结束。
在本发明的一个方式中，通过间歇性地使驱动电路32及驱动电路33处于工作状态，可以在维持图像的显示的同时大幅度地减少将图像信号写入像素部31的次数。例如，通过使用在沟道形成区中包括被提纯的氧化物半导体的晶体管12，可以将帧周期的长度设定为10秒以上，优选为30秒以上，更优选为1分钟以上。因此，可以大幅度地降低驱动电路32及驱动电路33的驱动频率，从而可以减少液晶显示装置的功耗。
另外，在本发明的一个方式中，可以使用将图像信号从驱动电路33依次输入到布线SL1至布线SLx的点顺序驱动，也可以使用将图像信号从驱动电路33一共输入到布线SL1至布线SLx的线顺序驱动。或者，本发明的一个方式的液晶显示装置也可以使用将图像信号依次输入到每多个布线SL的驱动方法。
另外，至于布线GL的选择，可以采用逐行扫描方式或隔行扫描方式。
注意，液晶从被施加电压到其透过率收敛的响应时间一般为十几msec左右。由此，液晶的缓慢的响应容易作为动态图像的模糊被人眼察觉。于是，本发明的一个方式也可以采用过驱动，过驱动暂时增大施加到液晶元件11的电压来快速地使液晶取向变化。通过采用过驱动，可以提高液晶的响应速度并防止动态图像的模糊，从而可以改善动态图像的图像质量。
此外，由于即使在晶体管12成为非导通状态之后，液晶元件11的透过率也不收敛而持续变化时，液晶的介电常数产生变化，因此液晶元件11所保存的电压也容易产生变化。尤其是，如本发明的一个方式，当连接到液晶元件11的电容元件13及电容元件14的电容值小时，上述液晶元件11所保存的电压的变化容易发生地明显。但是，由于通过使用上述过驱动可以缩短响应时间，因此可以减小晶体管12成为非导通状态之后的液晶元件11的透过率的变化。因此，即使在与液晶元件11并联连接的电容元件13及电容元件14的电容值小的情况下，也可以在晶体管12成为非导通状态之后防止液晶元件11所保存的电压产生变化。
〈面板的具体的结构例子〉
另外，在本发明的一个方式中，可以使用帧反转驱动、源极线反转驱动、栅极线反转驱动或点反转驱动等。帧反转驱动相当于如下驱动方法：在任意一个帧周期中对所有像素10输入具有同一极性的图像信号。源极线反转驱动相当于如下驱动方法：在任意一个帧周期中对连接到一个布线SL的多个像素10和连接到邻接于上述布线SL的一个布线SL的多个像素10输入具有相反的极性的图像信号。栅极线反转驱动相当于如下驱动方法：在任意一个帧周期中对连接到一个布线GL的多个像素10和连接到邻接于上述布线GL的一个布线GL的多个像素10输入具有相反的极性的图像信号。点反转驱动相当于如下驱动方法：在任意一个帧周期中，在连接到一个布线SL的多个像素10中对相邻的像素10输入具有相反的极性的图像信号，并且在连接到一个布线GL的多个像素10中对相邻的像素10输入具有相反的极性的图像信号。
根据上述各驱动方法，可以适当地设定连接到电容元件13所包括的另一个电极的布线CL的布局。
对图4所示的进行源极线反转驱动的面板30的具体结构例子进行说明。
图4所示的面板30与图2所示的面板30相同，其像素部31包括：多个像素10；按行选择像素10的以布线GL1至布线GLy表示的布线GL；以及对所选择的像素10供应图像信号的以布线SL1至布线SLx表示的布线SL。由驱动电路32控制信号向布线GL的输入。由驱动电路33控制图像信号向布线SL的输入。多个像素10的每一个与布线GL中的至少一个及布线SL中的至少一个连接。
再者，图4所示的面板30设置有以布线CL1至布线CLx表示的多个布线CL。在图4中，连接到一个布线SL的多个像素10与一个布线CL连接。而且，以布线CL2m+1（m是0以上的整数，满足2m+2≤x）表示的所有布线CL都被电连接，并被供应相同的电位VCOM2a。另外，以布线CL2m+2表示的所有布线CL都被电连接，并被供应相同的电位VCOM2b。而且，供应到布线CL2m+1的电位VCOM2a和供应到CL2m+2的电位VCOM2b根据图像信号写入像素10的时序，其中一个电位从第一电位（V1）向第二电位（V2）推移，而另一个电位从第二电位（V2）向第一电位（V1）推移。
图6A示出如下结构例子：在图4所示的面板30中，连接到布线SLi（i是1以上x以下的自然数）及布线GLj（j是1以上y-1以下的自然数）的像素10与连接到布线SLi及GLj+1的像素10之间具体的连接的结构例子。如图6A所示，在图4所示的面板30中，在连接到一个布线SLi的多个像素10中，电容元件13所包括的另一个电极与一个布线CLi电连接。
参照图5说明进行栅极线反转驱动的面板30的具体结构例子。
图5所示的面板30与图2所示的面板30相同，其像素部31包括：多个像素10；按行选择像素10的以布线GL1至布线GLy表示的布线GL；以及对所选择的像素10供应图像信号的以布线SL1至布线SLx表示的布线SL。由驱动电路32控制信号向布线GL的输入。由驱动电路33控制图像信号向布线SL的输入。多个像素10的每一个与布线GL中的至少一个及布线SL中的至少一个连接。
再者，图5所示的面板30设置有以布线CL1至布线CLy表示的多个布线CL。在图5中，连接到一个布线GL的多个像素10与一个布线CL连接。而且，以布线CL2n+1（n是0以上的整数，满足2n+2≤y）表示的所有布线CL都被电连接，并被供应相同的电位VCOM2a。另外，以布线CL2n+2表示的所有布线CL都被电连接，并被供应相同的电位VCOM2b。而且，供应到布线CL2n+1的电位VCOM2a和供应到CL2n+2的电位VCOM2b根据图像信号写入像素10的时序，其中一个电位从第一电位（V1）向第二电位（V2）推移，而另一个电位从第二电位（V2）向第一电位（V1）推移。
图6B示出如下结构例子：在图5所示的面板30中，连接到布线SLi及布线GLj的像素10与连接到布线SLi+1及GLj的像素10之间具体的连接的结构例子。如图6B所示，在图5所示的面板30中，在连接到一个布线GLj的多个像素10中，电容元件13所包括的另一个电极与一个布线CLj电连接。
另外，在液晶元件11所包括的像素电极与用来对像素10输入图像信号的布线SL之间形成寄生电容。并且，在连接到液晶元件11的电容元件13及电容元件14较小的情况下，像素电极的电位容易受上述寄生电容的影响。因此，当在保存图像信号的电位的期间中布线SL的电位变化时，被称为串扰的现象容易发生，该现象为随着上述变化而导致上述像素电极的电位也变动的现象。当发生串扰时，对比度降低。
于是，在反转驱动像素时，通过采用对夹着像素电极的一对布线SL输入具有相反的极性的图像信号的源极线反转驱动或点反转驱动，相邻的一对布线SL的电位向彼此相反的方向变动，因此任意的像素电极所受到的电位变动被消除，从而可以抑制串扰的发生。
另外，布线CL可以具有多种功能。例如，可以将布线CL用作内嵌(In-Cell)式触控传感器用布线。例如，在图6A的布线CLi与图6B的布线CLj之间，可以将其用作读取电容值的变化的触控传感器。
〈液晶显示装置的结构例子〉
接着，对根据本发明的一个方式的液晶显示装置的结构例子进行说明。
图7以方框图示出根据本发明的一个方式的液晶显示装置的结构的一个例子。图7所示的液晶显示装置40包括：像素部31中包括多个像素10的面板30；控制器41；以及电源电路47。再者，图7所示的液晶显示装置40包括：输入装置42；CPU43；图像处理电路44；以及图像存储器45。此外，图7所示的液晶显示装置40在面板30上包括驱动电路32及驱动电路33。
另外，控制器41具有将控制驱动电路32或驱动电路33的各种驱动信号供应到面板30的功能。驱动信号包括：控制驱动电路33的工作的驱动电路33用起始脉冲信号；驱动电路33用时钟信号；控制驱动电路32的工作的驱动电路32用起始脉冲信号；以及驱动电路32用时钟信号等。
输入装置42具有对液晶显示装置40所包括的CPU43发出信息或指令的功能。例如，输入装置42能够对CPU43发出用来使面板30从工作状态转变为停止状态的指令或者用来使像素部31从停止状态转变为工作状态的指令。作为输入装置42，可以使用键盘、鼠标以及触摸屏等。
CPU43具有如下功能：对从输入装置42输入的指令进行译码，并且对液晶显示装置40所包括的各种电路的工作进行总括控制，由此执行该指令。
例如，当用来使像素部31从工作状态转变为停止状态的指令从输入装置42发送到CPU43时，CPU43对控制器41发出命令以使电源电路47停止向像素部31供应电源电压Vp且停止向面板30供应驱动信号。
或者，当用来使像素部31从停止状态转变为工作状态的指令从输入装置42发送到CPU43时，CPU43对控制器41发出命令以使电源电路47再次开始向像素部31供应电源电压Vp且再次开始向面板30供应驱动信号。
图像存储器45具有储存输入到液晶显示装置40的包括图像信息的数据46的功能。注意，虽然图7示出在液晶显示装置40中只设置一个图像存储器45的情况的例子，但是在液晶显示装置40中也可以设置多个图像存储器45。例如，在通过利用分别对应于红色、蓝色和绿色等色调的三个数据46来在像素部31中显示全彩色的图像的情况下，可以分别设置对应于各色调的数据46的图像存储器45。
图像存储器45例如可以使用DRAM（Dynamic Random Access Memory：动态随机存取存储器）、SRAM（Static Random Access Memory：静态随机存取存储器）等存储电路。或者，也可以作为图像存储器45使用VRAM（Video RAM：视讯随机存取存储器）。
图像处理电路44具有如下功能：根据来自控制器41的指令将数据46写入图像存储器45并从图像存储器45读出数据46，根据数据46生成图像信号。
电源电路47除了具有向面板30供应电源电压Vp的功能以外，还具有对像素10供应电位VCOM1及电位VCOM2的功能。电位VCOM2在电源电路47所包括的电路150（参照图8）中产生。图8所示的电路150包括：开关151及开关152；电阻元件153及电阻元件154；电容元件155；放大器156；以及反相器161。
电阻元件153与电阻元件154串联电连接。开关151具有控制电阻元件153的第一端子与被供应有第二电位（V2）的布线159之间的电连接的功能。开关152具有控制电阻元件154的第一端子与被供应有第一电位（V1）的布线160之间的电连接的功能。注意，具有电位差的第一电位（V1）及第二电位（V2）可以由电源电压Vp生成，也可以另行从液晶显示装置40的外部供应到电源电路47。
对开关151供应供应到端子157的电位。此外，供应到端子157的电位由反相器161反转其极性，并供应到开关152。因此，开关151及开关152根据供应到端子157的电位，其中一个成为导通状态，而另一个成为非导通状态。
电阻元件153的第二端子及电阻元件154的第二端子与放大器156的同相输入端子（+）电连接。电容元件155的第一电极与放大器156的同相输入端子（+）电连接，并且电容元件155的第二电极被供应有指定的电位。放大器156的反相输入端子（-）与放大器156的输出端子电连接。放大器156的输出端子的电位作为电位VCOM2供应到端子158。
其反相输入端子（-）连接到输出端子的放大器156具有阻抗转换器的功能。另外，串联连接的电阻元件153及电阻元件154具有作为电阻分压电路的功能，根据电阻元件153及电阻元件154的电阻比和第一电位（V1）及第二电位（V2）的电位差来决定供应到电阻元件153及电阻元件154的第二端子的电位。
通过采用上述结构的电路150，可以生成在第一电位（V1）及第二电位（V2）之间推移的电位VCOM2。
另外，当采用如源极线反转驱动、栅极线反转驱动或点反转驱动那样需要在一个帧周期之内对像素部以串联的方式供应电位VCOM2a及电位VCOM2b的驱动方法时，优选在电源电路47中准备两个电路150。
图9示出图8所示的电路150所包括的端子157的电位的时序图和供应到端子158的电位VCOM2a及电位VCOM2b的电位的时序图。此外，图9示出：图2所示的面板30所包括的布线GL的电位的时序图；图1A所示的液晶元件11所包括的像素电极的电位的时序图及极性；以及电位VCOM1的电位的时序图。
在图8所示的电路150中，虽然将电阻元件153及电阻元件154用作分压电路，但是也可以代替电阻元件153或电阻元件154将恒流源用作分压电路。注意，通过将电阻元件153及电阻元件154用作分压电路，如图9所示，可以将以电位VCOM2a及电位VCOM2b表示的电位VCOM2以每小时的变化量随着时间的经过而变小的方式，在第一电位（V1）及第二电位（V2）之间推移。
具体而言，在图9中，当供应到端子157的电位从高电平切换为低电平时，电位VCOM2a从第一电位（V1）随着时间经过而逐渐变高。并且，虽然电位VCOM2a的值的变化量随着时间经过而逐渐变小，但是电位VCOM2a到达第二电位（V2）。接着，当供应到端子157的电位从低电平切换为高电平时，电位VCOM2a从第二电位（V2）随着时间经过而逐渐变低。并且，尽管电位VCOM2a的值的变化量随着时间经过而逐渐变小，电位VCOM2a也会到达第一电位（V1）。
另外，具体而言，在图9中，当供应到端子157的电位从低电平切换为高电平时，电位VCOM2b从第二电位（V2）随着时间经过而逐渐变低。并且，尽管电位VCOM2b的值的变化量随着时间经过而逐渐变小，电位VCOM2b也会到达第一电位（V1）。接着，当供应到端子157的电位从高电平切换为低电平时，电位VCOM2b从第一电位（V1）随着时间经过而逐渐变高。并且，尽管电位VCOM2b的值的变化量随着时间经过而逐渐变小，电位VCOM2b也会到达第二电位（V2）。
在电位VCOM2是第一电位（V1）的状态下，将供应到端子157的电位从低电平切换为高电平的瞬间开始的时间记为t，而时间t与电位VCOM2的关系以下面的算式1表示。注意，在算式1中，R为电阻元件153的电阻值，C为电容元件155的电容值。
[算式1]
VCOM2(t)=V2-(V2-V1)exp[-t/(CR)]
另外，在图17A所示的像素20中，如图17B所示，在结束将图像信号写入像素之后，液晶元件21的透过率的每小时的变化量并不是一直固定的，该变化量随着时间经过而变小。因此，在图1A所示的像素10中，通过使用图8所示的电路150生成的电位VCOM2，可以根据如上所述的透过率的变化量来决定电位VCOM2的值的推移。于是，与电位VCOM2的推移为固定的情况相比，更能够减小液晶元件11的透过率的变化。
〈像素的布局〉
接着，图10示出图1A所示的像素10的布局的一个例子。注意，在图10中，为了明确地示出像素10的布局，省略栅极绝缘膜等各种绝缘膜。另外，图11示出图10所示的使用元件衬底而形成的液晶显示装置的截面图。在图11所示的液晶显示装置中，包括衬底50的元件衬底相当于图10的虚线A1-A2的截面图。
在图10及图11所示的像素10中，在具有绝缘表面的衬底50上设置有具有作为晶体管12的栅极和作为布线GL的功能的导电膜51。另外，在衬底50上设置有具有作为电容元件13的电极和作为布线CL的功能的导电膜52。也就是说，对导电膜52供应电位VCOM2。
此外，以覆盖导电膜51及导电膜52的方式，在衬底50上设置有绝缘膜53。在将绝缘膜53夹在中间而与导电膜51重叠的位置上设置有晶体管12的半导体膜54。在半导体膜54上设置有导电膜55及导电膜56。导电膜55用作布线SL和晶体管12的源极或漏极。导电膜56用作晶体管12的源极或漏极和电容元件13的电极。
导电膜52和导电膜56夹着绝缘膜53重叠的部分用作电容元件13。
在半导体膜54、导电膜55以及导电膜56上依次层叠有氧化物膜57、绝缘膜58以及绝缘膜59。并且，在绝缘膜59上设置有有机树脂膜60。氧化物膜57、绝缘膜58、绝缘膜59以及有机树脂膜60中设置有开口部62。
在有机树脂膜60上的开口部62以外的区域中设置有用作公共电极的导电膜61。并且，在导电膜61上设置有绝缘膜63，在绝缘膜63上的与导电膜61重叠的位置上设置有用作像素电极的导电膜64。绝缘膜63中的与开口部62重叠的位置具有开口部，在绝缘膜63的该开口部中导电膜64与导电膜56连接。此外，导电膜64上设置有取向膜65。
另外，以与衬底50对置的方式设置有衬底70。在衬底70上设置有用作遮挡可见光的遮蔽膜71和透过特定波长范围的可见光的着色层72。在遮蔽膜71及着色层72上设置有树脂膜73，在树脂膜73上设置有取向膜74。树脂膜73具有防止遮蔽膜71及着色层72的表面形状缺乏取向膜74的平坦性的功能。
并且，在衬底50和衬底70之间以被取向膜65和取向膜74夹着的方式设置有包含液晶材料的液晶层75。液晶元件11包括导电膜61、导电膜64以及液晶层75。
另外，在将氧化物半导体用于半导体膜54的情况下，根据用于导电膜55及导电膜56的导电材料，有时导电膜55及导电膜56中的金属从氧化物半导体中抽出氧。此时，半导体膜54中的与导电膜55及导电膜56接触的区域因氧缺陷的形成而n型化。将图11的晶体管12的一部分的区域扩大并示出在图15中。在图15中，半导体膜54中的与导电膜55及导电膜56接触的区域54n被n型化。
n型化的区域54n由于用作源区或漏区，因此可以降低半导体膜54与导电膜55及导电膜56之间的接触电阻。于是，通过形成n型化的区域54n，可以提高晶体管12的迁移率及通态电流（on-state current），由此，可以实现使用晶体管12的半导体装置的高速工作。
由导电膜55及导电膜56中的金属而引起的氧的抽出可能在使用溅射法形成导电膜55及导电膜56时发生，也可能由形成导电膜55及导电膜56之后的加热处理而发生。
另外，通过将容易与氧键合的导电材料用于导电膜55及导电膜56，更容易形成n型化的区域。作为上述导电材料，可以举出例如Al、Cr、Cu、Ta、Ti、Mo、W等。
〈制造方法〉
接着，举出图10所示的元件衬底的制造方法的一个例子进行说明。
如图12A所示，在衬底50上形成导电膜之后，通过将上述导电膜蚀刻等进行形状加工（图案化），从而形成导电膜51及导电膜52。
作为衬底50，优选使用具有能够承受后面的制造工序的耐热性的衬底，例如使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。
作为导电膜51及导电膜52，优选使用包含铝、钛、铬、钴、镍、铜、钇、锆、钼、钌、银、钽以及钨中的一种以上的导电材料而形成的膜，并以一层或两层以上的叠层设置。例如，作为导电膜51及导电膜52，可以使用在氮化钨膜上层叠铜膜的导电膜或单层的钨膜。
接着，以覆盖导电膜51及导电膜52的方式，在绝缘膜53形成之后，在绝缘膜53上的与导电膜51重叠的位置上形成半导体膜54（参照图12B）。
作为绝缘膜53，选自含有氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪以及氧化钽中的一种以上的绝缘膜，并以单层或叠层形成，即可。
例如，在对绝缘膜53采用两层结构时，使用第一层为氮化硅膜而第二层为氧化硅膜的多层膜，即可。第二层的氧化硅膜可以是氧氮化硅膜。此外，第一层的氮化硅膜可以是氮氧化硅膜。
氧化硅膜优选使用缺陷密度小的氧化硅膜。具体而言，使用如下氧化硅膜：利用电子自旋共振法（ESR：Electron Spin Resonance）测定的信号中来源于g值为2.001的信号的自旋的自旋密度为3×1017spins/cm3以下，优选为5×1016spins/cm3以下。优选使用包含过剩的氧的氧化硅膜。使用氢及氨的释放量少的氮化硅膜。氢及氨的释放量通过TDS（ThermalDesorption Spectroscopy：热脱附谱分析法）分析进行测定即可。
作为半导体膜54，可以使用氧化物半导体膜。当用作半导体膜54的氧化物半导体膜含有多量的氢时，该氢与氧化物半导体键合而使该氢的一部分成为供体，由此产生作为载流子的电子。因此，晶体管的阈值电压向负方向漂移。于是，优选的是，在形成氧化物半导体膜之后，进行脱水化处理(脱氢化处理)从氧化物半导体膜中去除氢或水分以使该氧化物半导体膜尽量不包含杂质。
另外，因对氧化物半导体膜进行脱水化处理（脱氢化处理），有时氧从氧化物半导体膜中减少。因此，为了填补因脱水化处理（脱氢化处理）而增加的氧缺陷，优选进行对氧化物半导体膜添加氧的处理。
如上所述，通过进行脱水化处理(脱氢化处理)以从氧化物半导体膜去除氢或水分，并进行加氧化处理以填补氧缺陷，可以得到被i型(本征)化的氧化物半导体膜或无限趋近于i型而实质上呈i型(本征)的氧化物半导体膜。
接着，在半导体膜54及绝缘膜53上形成导电膜之后，通过对该导电膜的形状进行蚀刻等加工，可以形成接触于半导体膜54的导电膜55及导电膜56（参照图12C）。在绝缘膜53上的与导电膜52重叠的位置上设置导电膜56。导电膜55及导电膜56可以使用与导电膜51或导电膜52相同的导电材料。
接着，以覆盖衬底50的方式形成氧化物膜或绝缘膜。在图12D中，例示出依次层叠氧化物膜57、绝缘膜58以及绝缘膜59而形成的情况。
作为氧化物膜57，优选使用金属氧化物。通过使用具有上述结构的氧化物膜57，可以隔开包含硅的绝缘膜58与半导体膜54。因此，在将包含铟的金属氧化物用于半导体膜54时，可以防止与氧的键合能量比铟大的硅在半导体膜54的边缘切断铟与氧的键合而形成氧缺陷。由此，本发明的一个方式可以进一步提高晶体管的可靠性。
具体而言，通过溅射法，使用金属的原子数比为1:6:4或1:3:2的In-Ga-Zn类氧化物靶材，可以形成氧化物膜57。
优选在形成绝缘膜58之后以不暴露于大气的方式连续地形成绝缘膜59。在形成绝缘膜58之后，在不暴露于大气的情况下，通过调节原料气体的流量、压力、高频电力及衬底温度中的一个以上而连续地形成绝缘膜59，可以在降低绝缘膜58与绝缘膜59之间的界面的杂质浓度的同时使包含于绝缘膜59中的氧移动至半导体膜54中，由此可以减少半导体膜54的氧缺陷量。
将安装在等离子体CVD装置的进行了真空排气的处理室内的衬底的温度保持为180℃以上且400℃以下，优选为200℃以上且370℃以下，将原料气体导入处理室，并将处理室内的压力设定为30Pa以上且250Pa以下，优选为40Pa以上且200Pa以下，并对设置在处理室内的电极供应高频功率，以上述条件形成氧化硅膜或氧氮化硅膜作为绝缘膜58。
作为绝缘膜58的原料气体，优选使用包含硅的沉积气体及氧化性气体。作为包含硅的沉积气体的典型例子，可以举出硅烷、乙硅烷、丙硅烷、氟化硅烷等。作为氧化性气体，可以举出氧、臭氧、一氧化二氮、二氧化氮等。
通过利用上述条件，可以形成使氧透过的氧化绝缘膜作为绝缘膜58。此外，通过设置绝缘膜58，可以在后面形成的绝缘膜59的形成工序中减少对氧化物膜57的损伤。
另外，通过使氧化性气体量为包含硅的沉积气体的100倍以上，可以在减少绝缘膜58中的氢含量的同时减少绝缘膜58中的悬空键。由于有时从绝缘膜59中移动出来的氧被绝缘膜58中的悬空键俘获，因此可以将具有比化学计量组成多的氧的绝缘膜59所包含的氧高效率地移动到半导体膜54中，并且填补半导体膜54中的氧缺陷。其结果是，可以在减少混入半导体膜54的氢的量的同时，减少半导体膜54中的氧缺陷，因此可以抑制晶体管的阈值电压的负向漂移，并且能够减少晶体管的源极及漏极的泄漏电流，从而提高晶体管的电特性。
在本实施方式中，作为绝缘膜58，将流量为20sccm的硅烷及流量为3000sccm的一氧化二氮用作原料气体，将处理室的压力设定为40Pa，将衬底温度设定为220℃，使用27.12MHz的高频电源向平行平板电极供应100W的高频功率，在上述条件下通过等离子体CVD法形成厚度为50nm的氧氮化硅膜。另外，等离子体CVD装置是电极面积为6000cm2的平行平板型等离子体CVD装置，而将供应的功率换算为每单位面积的功率（功率密度）的值为1.6×10-2W/cm2。可以在该条件下形成使氧透过的氧氮化硅膜。
作为绝缘膜59，将安装在等离子体CVD装置的进行了真空排气的处理室内的衬底的温度保持为180℃以上且260℃以下，优选为180℃以上且230℃以下，将原料气体导入处理室，并将处理室内的压力设定为100Pa以上且250Pa以下，优选为100Pa以上且200Pa以下，并对设置在处理室内的电极供应0.17W/cm2以上且0.5W/cm2以下，优选为0.25W/cm2以上且0.35W/cm2以下的高频功率，以上述条件形成氧化硅膜或氧氮化硅膜。
由于作为绝缘膜59的成膜条件，在上述压力的处理室中供应具有上述功率密度的高频功率，因此等离子体中的原料气体的分解效率提高，氧自由基增加，且原料气体的氧化进展，所以绝缘膜59中的氧含量多于化学计量组成。然而，当衬底温度是上述温度时，因为硅与氧的键合力较弱，所以由于加热而氧的一部分脱离。其结果是，可以形成包含比满足化学计量组成的氧多的氧且因加热而氧的一部分发生脱离的氧化绝缘膜。此外，氧化物膜57上设置有绝缘膜58。因此，在绝缘膜59的形成工序中，绝缘膜58具有保护氧化物膜57的功能。其结果是，可以减少对半导体膜54的损伤，并且使用功率密度高的高频电力形成绝缘膜59。
在本实施方式中，作为绝缘膜59，将流量为160sccm的硅烷及流量为4000sccm的一氧化二氮用作原料气体，将处理室的压力设定为200Pa，将衬底温度设定为220℃，使用27.12MHz的高频电源对平行平板电极供应1500W的高频功率，在上述条件下通过等离子体CVD法形成厚度为400nm的氧氮化硅膜。另外，等离子体CVD装置是电极面积为6000cm2的平行平板型等离子体CVD装置，而将被供应的功率换算为每单位面积的功率（功率密度）的值为2.5×10-1W/cm2。
接着，优选在至少形成绝缘膜59之后进行加热处理，使绝缘膜58或绝缘膜59中的氧移动到氧化物膜57及半导体膜54中，由此填补氧化物膜57及半导体膜54中的氧缺陷。注意，该加热处理可以作为半导体膜54的脱氢化或脱水化的加热处理来进行。
接着，以覆盖衬底50的方式形成有机树脂膜60。有机树脂膜60是成为导电膜61及导电膜64的基底的膜，并且具有防止由晶体管或导电膜等在用作公共电极的导电膜61和用作像素电极的导电膜64上形成凹凸的功能。作为有机树脂膜60，可以使用丙烯酸树脂、聚酰亚胺树脂等。
并且，在有机树脂膜60、氧化物膜57、绝缘膜58以及绝缘膜59中形成开口部62（参照图13A）。在开口部62中，导电膜56露出其一部分。
另外，开口部62既可以使用一个光掩模形成，又可以分别使用用来形成有机树脂膜60的开口部的光掩模和用来形成氧化物膜57、绝缘膜58以及绝缘膜59的开口部的光掩模来形成。
接着，在有机树脂膜60上形成透明导电膜，在将该透明导电膜通过蚀刻等而加工成所希望的形状从而形成导电膜61之后，在导电膜61及有机树脂膜60上形成绝缘膜63。并且，作为开口部62，在绝缘膜63中形成使导电膜56的一部分露出的开口部（参照图13B）。
绝缘膜63具有防止水或杂质从外部侵入的功能。此外，绝缘膜63用作形成在导电膜61与导电膜64重叠的区域中的电容元件14的介电质。绝缘膜63优选是由氮化物或氮氧化物构成的绝缘膜，例如，形成氮化硅膜或氮氧化硅膜，即可。
接着，在绝缘膜63上形成透明导电膜，通过进行蚀刻等加工该透明导电膜的形状，形成导电膜64。导电膜64连接到导电膜56。然后，在导电膜64上形成取向膜65（参照图13C）。
另外，作为用来形成导电膜61及导电膜64的透明导电膜，可以使用包含如下物质的导电膜：含氧化钨的氧化铟、含氧化钨的氧化铟锌、含氧化钛的氧化铟、含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌或添加有氧化硅的氧化铟锡等。
通过上述制造工序，可以形成图10所示的元件衬底。在形成元件衬底之后，如图11所示，通过将液晶层封入在衬底70与元件衬底之间，可以形成液晶显示装置的面板。
〈关于半导体膜〉
通过减少用作电子施主（施体）的水分或氢等杂质且减少氧缺陷来实现高度纯化的氧化物半导体（purified Oxide Semiconductor）是i型（本征半导体）或无限趋近于i型。因此，在被高度纯化的氧化物半导体膜中具有沟道形成区的晶体管的关态电流极小且可靠性高。
具体而言，根据各种实验可以证明在被高度纯化的氧化物半导体膜中具有沟道形成区的晶体管的关态电流小。例如，沟道宽度为1×106μm，且沟道长度为10μm的元件也可以在源电极与漏电极之间的电压（漏极电压）为1V至10V的范围内获得关态电流为半导体参数分析仪的测量极限以下，即1×10-13A以下的特性。在此情况下，可知以晶体管的沟道宽度标准化的关态电流为100zA/μm以下。此外，在电路中将电容元件与晶体管连接且由该晶体管控制流入电容元件或从电容元件流出的电荷，并通过使用该电路来测量关态电流。在该测量时，将被高度纯化的氧化物半导体膜用于上述晶体管的沟道形成区，且根据电容元件的每单位时间的电荷量推移来测量该晶体管的关态电流。其结果是，可知当晶体管的源电极与漏电极之间的电压为3V时，可以获得更小的关态电流，即几十yA/μm。由此，将被高度纯化的氧化物半导体膜用于沟道形成区的晶体管的关态电流比使用具有结晶性的硅的晶体管的关态电流显著小。
此外，在没有特别的说明的情况下，在n沟道晶体管中，本说明书所述的关态电流是指如下电流：在漏极的电位高于源极及栅极的电位的状态下，当以源极的电位为基准时的栅极的电位为0以下时，流过源极和漏极之间的电流。或者，在p沟道晶体管中，本说明书所述的关态电流是指如下电流：在漏极的电位低于源极及栅极的电位的状态下，当以源极的电位为基准时的栅极的电位为0以上时，流过源极和漏极之间的电流。
另外，当作为半导体膜使用氧化物半导体膜时，作为氧化物半导体，优选至少包含铟（In）或锌（Zn）。另外，作为降低使用该氧化物半导体膜的晶体管的电特性的不均匀的稳定剂，除了上述元素以外优选还包含镓（Ga）。此外，作为稳定剂优选包含锡（Sn）。此外，作为稳定剂优选包含铪（Hf）。此外，作为稳定剂优选包含铝（Al）。此外，作为稳定剂优选包含锆（Zr）。
在氧化物半导体中，In-Ga-Zn类氧化物、In-Sn-Zn类氧化物等与碳化硅、氮化镓或氧化镓不同，可以通过溅射法或湿式法制造电特性优良的晶体管，并具有生产性高等优点。此外，与使用碳化硅、氮化镓或氧化镓的情况不同，在使用上述In-Ga-Zn类氧化物的情况下，可以在玻璃衬底上制造电特性优良的晶体管。此外，可以对应于衬底的大型化。
此外，作为其他稳定剂，也可以包含镧系元素的镧（La）、铈（Ce）、镨（Pr）、钕（Nd）、钐（Sm）、铕（Eu）、钆（Gd）、铽（Tb）、镝（Dy）、钬（Ho）、铒（Er）、铥（Tm）、镱（Yb）、镥（Lu）中的一种或多种。
例如，作为氧化物半导体，可以使用：氧化铟、氧化镓、氧化锡、氧化锌、In-Zn类氧化物、Sn-Zn类氧化物、Al-Zn类氧化物、Zn-Mg类氧化物、Sn-Mg类氧化物、In-Mg类氧化物、In-Ga类氧化物、In-Ga-Zn类氧化物（也称为IGZO）、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、Sn-Ga-Zn类氧化物、Al-Ga-Zn类氧化物、Sn-Al-Zn类氧化物、In-Hf-Zn类氧化物、In-La-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、In-Lu-Zn类氧化物、In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物、In-Hf-Al-Zn类氧化物。
注意，例如，In-Ga-Zn类氧化物是指包含In、Ga和Zn的氧化物，而对In、Ga、Zn的比率没有限制。另外，也可以包含In、Ga、Zn以外的金属元素。In-Ga-Zn类氧化物在无电场时的电阻足够高而能够充分地降低关态电流且迁移率也高。
例如，可以使用其原子数比为In:Ga:Zn=1:1:1（=1/3:1/3:1/3）或In:Ga:Zn=2:2:1（=2/5:2/5:1/5）的In-Ga-Zn类氧化物或具有与其类似的组成的氧化物。或者，优选使用其原子数比为In:Sn:Zn=1:1:1（=1/3:1/3:1/3）、In:Sn:Zn=2:1:3（=1/3:1/6:1/2）或In:Sn:Zn=2:1:5（=1/4:1/8:5/8）的In-Sn-Zn类氧化物或具有与其类似的组成的氧化物。
例如，In-Sn-Zn类氧化物比较容易得到高迁移率。但是，使用In-Ga-Zn类氧化物也可以通过降低块体内缺陷密度而提高迁移率。
氧化物半导体膜大致分为单晶氧化物半导体膜和非单晶氧化物半导体膜。非单晶氧化物半导体膜包括非晶氧化物半导体膜、微晶氧化物半导体膜、多晶氧化物半导体膜及CAAC-OS（C-Axis Aligned Crystalline Oxide Semiconductor：c轴取向结晶氧化物半导体）膜等。
非晶氧化物半导体膜具有无序的原子排列并不具有结晶成分。其典型例子是在微小区域中也不具有结晶部而膜整体具有完全的非晶结构的氧化物半导体膜。
微晶氧化物半导体膜例如包括1nm以上且小于10nm的尺寸的微晶（也称为纳米晶）。因此，微晶氧化物半导体膜的原子排列的有序度比非晶氧化物半导体膜高。因此，微晶氧化物半导体膜的缺陷态密度低于非晶氧化物半导体膜。
CAAC-OS膜是包含多个结晶部的氧化物半导体膜之一，大部分的结晶部的尺寸为能够容纳于一边短于100nm的立方体内的尺寸。因此，有时包括在CAAC-OS膜中的结晶部的尺寸为能够容纳于一边短于10nm、短于5nm或短于3nm的立方体内的尺寸。CAAC-OS膜的缺陷态密度低于微晶氧化物半导体膜。下面，对CAAC-OS膜进行详细的说明。
在CAAC-OS膜的透射电子显微镜（TEM：Transmission Electron Microscope）图像中，观察不到结晶部与结晶部之间的明确的边界，即晶界（grain boundary）。因此，在CAAC-OS膜中，不容易发生起因于晶界的电子迁移率的降低。
根据从大致平行于样品面的方向观察的CAAC-OS膜的TEM图像（截面TEM图像）可知在结晶部中金属原子排列为层状。各金属原子层具有反映形成CAAC-OS膜的面（也称为被形成面）或CAAC-OS膜的顶面的凸凹的形状并以平行于CAAC-OS膜的被形成面或CAAC-OS膜的顶面的方式排列。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下，因此也包括角度为-5°以上且5°以下的情况。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下，因此也包括角度为85°以上且95°以下的情况。
另一方面，根据从大致垂直于样品面的方向观察的CAAC-OS膜的TEM图像（平面TEM图像）可知在结晶部中金属原子排列为三角形状或六角形状。但是，在不同的结晶部之间金属原子的排列没有规律性。
由截面TEM图像及平面TEM图像可知，CAAC-OS膜的结晶部具有取向性。
使用X射线衍射(XRD:X-Ray Diffraction)装置对CAAC-OS膜进行结构分析。例如，当利用out-of-plane法分析包括InGaZnO4的结晶的CAAC-OS膜时，在衍射角（2θ）为31°附近时常出现峰值。由于该峰值来源于InGaZnO4结晶的(009)面，由此可知CAAC-OS膜中的结晶具有c轴取向性，并且c轴朝向大致垂直于CAAC-OS膜的被形成面或CAAC-OS膜的顶面的方向。
另一方面，当利用从大致垂直于c轴的方向使X线入射到样品的in-plane法分析CAAC-OS膜时，在2θ为56°附近时常出现峰值。该峰值来源于InGaZnO4结晶的(110)面。在此，将2θ固定为56°附近并在以样品面的法线向量为轴（轴）旋转样品的条件下进行分析（扫描）。当该样品是InGaZnO4的单晶氧化物半导体膜时，出现六个峰值。该六个峰值来源于相等于（110）面的结晶面。另一方面，当该样品是CAAC-OS膜时，即使在将2θ固定为56°附近的状态下进行扫描也不能观察到明确的峰值。
由上述结果可知，在具有c轴取向的CAAC-OS膜中，虽然a轴及b轴的方向在结晶部之间不同，但是c轴都朝向平行于被形成面或顶面的法线向量的方向。因此，在上述截面TEM图像中观察到的排列为层状的各金属原子层相当于与结晶的ab面平行的面。
注意，结晶部在形成CAAC-OS膜或进行加热处理等晶化处理时形成。如上所述，结晶的c轴朝向平行于CAAC-OS膜的被形成面或CAAC-OS膜的顶面的法线向量的方向。由此，例如，当CAAC-OS膜的形状因蚀刻等而发生改变时，结晶的c轴不一定平行于CAAC-OS膜的被形成面或CAAC-OS膜的顶面的法线向量。
此外，CAAC-OS膜中的晶化度不一定均匀。例如，当CAAC-OS膜的结晶部是由CAAC-OS膜的顶面近旁的结晶成长而形成时，有时顶面附近的晶化度高于被形成面附近的晶化度。另外，当对CAAC-OS膜添加杂质时，被添加了杂质的区域的晶化度改变，所以有时CAAC-OS膜中的晶化度根据区域而不同。
注意，当利用out-of-plane法分析包括InGaZnO4结晶的CAAC-OS膜时，除了在2θ为31°附近的峰值之外，有时还在2θ为36°附近观察到峰值。2θ为36°附近的峰值意味着CAAC-OS膜的一部分中含有不具有c轴取向的结晶。优选的是，在CAAC-OS膜中在2θ为31°附近时出现峰值而在2θ为36°附近时不出现峰值。
在使用CAAC-OS膜的晶体管中，起因于可见光或紫外光的照射的电特性的变动小。因此，该晶体管具有高可靠性。
注意，氧化物半导体膜例如也可以是包括非晶氧化物半导体膜、微晶氧化物半导体膜和CAAC-OS膜中的两种以上的叠层膜。
CAAC-OS膜例如可以使用多晶的金属氧化物靶材且利用溅射法形成。当离子碰撞到该靶材时，有时包含在靶材中的结晶区域会沿着a-b面劈开，成为具有平行于a-b面的面的平板状或颗粒状的溅射粒子而剥离。此时，该平板状或颗粒状的溅射粒子保持结晶状态到达衬底，于是可以形成CAAC-OS膜。
另外，为了形成CAAC-OS膜，优选采用如下条件。
通过减少成膜时的杂质的混入，可以抑制杂质所导致的结晶状态的破损。例如，可以降低存在于处理室内的杂质（氢、水、二氧化碳及氮等）的浓度。另外，可以降低成膜气体中的杂质浓度。具体而言，使用露点为-80℃以下，优选为-100℃以下的成膜气体。
此外，通过增高成膜时的衬底加热温度使溅射粒子在到达衬底之后发生溅射粒子的迁移。具体而言，在将衬底加热温度设定为100℃以上且740℃以下，优选为200℃以上且500℃以下的状态下进行成膜。当平板状或颗粒状的溅射粒子到达衬底时，通过增高成膜时的衬底加热温度使平板状或颗粒状的溅射粒子在衬底上发生迁移，于是溅射粒子的平坦的面附着到衬底。
另外，优选的是，通过增高成膜气体中的氧比例并对电力进行最优化，来减轻成膜时的等离子体损伤。将成膜气体中的氧比例设定为30vol.%以上，优选为100vol.%。
下面，作为靶材的一个例子示出In-Ga-Zn类氧化物靶材。
将InOX粉末、GaOY粉末以及ZnOZ粉末以规定的摩尔数比混合，并进行加压处理，然后在1000℃以上且1500℃以下的温度下进行加热处理，由此得到多晶的In-Ga-Zn类氧化物靶材。另外，X、Y及Z为任意正数。在此，InOx粉末、GaOY粉末及ZnOZ粉末的规定的摩尔数比例如为2:2:1、8:4:3、3:1:1、1:1:1、4:2:3或3:1:2。另外，粉末的种类以及混合粉末时的摩尔数比可以根据所制造的靶材适当地改变。
另外，半导体膜不一定由单个氧化物半导体膜构成，也可以由层叠的多个氧化物半导体膜构成。图14示出半导体膜由三层的氧化物半导体膜构成的晶体管100的结构例子。
图14所示的晶体管100在具有绝缘表面的衬底111上包括：用作栅电极的导电膜112；导电膜112上的栅极绝缘膜113；设置在隔着栅极绝缘膜113与导电膜112重叠的位置的半导体膜114；以及与半导体膜114接触且用作源极或漏极的导电膜115及导电膜116。
另外，在图14中，半导体膜114、导电膜115及导电膜116上设置有氧化物膜117。在本发明的一个方式中，氧化物膜117也可以包括在晶体管100的构成要素中。
在晶体管100中，从用作栅电极的导电膜112一侧依次层叠有氧化物半导体膜114a至氧化物半导体膜114c。
氧化物半导体膜114a及氧化物半导体膜114c为如下氧化物膜：在其构成要素中至少包含构成氧化物半导体膜114b的金属元素的至少一个，其传导带下端的能量与氧化物半导体膜114b相比离真空能级近0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上，且2eV以下、1eV以下、0.5eV以下或0.4eV以下。并且，当氧化物半导体膜114b至少包含铟时，载流子迁移率变高，所以是优选的。
在晶体管100具有上述结构的情况下，通过对用作栅电极的导电膜112施加电压，在对半导体膜114施加电场时，在半导体膜114中，沟道区形成在传导带下端的能量小的氧化物半导体膜114b中。也就是说，通过在氧化物半导体膜114b与栅极绝缘膜113之间设置有氧化物半导体膜114c，可以在与栅极绝缘膜113分开的氧化物半导体膜114b中形成沟道区。
另外，由于氧化物半导体膜114c的构成要素中包含至少一个构成氧化物半导体膜114b的金属要素，因此在氧化物半导体膜114b与氧化物半导体膜114c的界面处不容易发生界面散射。因此，在该界面处载流子的移动不容易被阻碍，所以晶体管100的场效应迁移率变高。
另外，当在氧化物半导体膜114b与氧化物半导体膜114a的界面处形成界面能级时，由于在界面附近的区域中也会形成沟道区，因此晶体管100的阈值电压变动。但是，由于氧化物半导体膜114a的构成要素中包含至少一个构成氧化物半导体膜114b的金属要素，因此在氧化物半导体膜114b与氧化物半导体膜114a的界面处不容易形成界面能级。因此，通过上述结构可以减少晶体管100的阈值电压等的电特性的偏差。
另外，为了不使因氧化物半导体膜间的杂质的存在而在各膜的界面形成有阻碍载流子移动的界面能级，优选将多个氧化物半导体膜层叠。这是因为，当被层叠的氧化物半导体膜的膜间存在杂质时，氧化物半导体膜间的传导带下端的能量失去连续性，在界面附近，载流子被俘获或因复合而消失。通过减少膜间的杂质，与将作为主成分至少包含相同一种金属的多个氧化物半导体膜单纯地层叠相比，更容易形成连续接合（这里尤其是指传导带下端的能量具有在各膜之间连续地变化的U字型阱结构的状态）。
为了形成连续接合，需要使用具备装载闭锁室的多室方式的成膜装置（溅射装置）在不使各膜暴露于大气的情况下连续地层叠。在溅射装置中的各处理室中，为了尽可能地去除成为氧化物半导体的杂质的水等，优选使用如低温泵的吸附式的真空排气泵进行高真空排气（5×10-7Pa至1×10-4Pa左右）。或者，优选组合涡轮分子泵与冷阱使气体不从排气系统倒流到处理室内。
为了得到高纯度的本征氧化物半导体，对各处理室不仅进行排气，还需要将用于溅射的气体高度纯化。通过将用作上述气体的氧气体或氩气体的露点设定为-40℃以下，优选为-80℃，更优选为-100℃以下，实现气体的高度纯化，可以尽可能地防止水分等混入氧化物半导体膜。
例如，氧化物半导体膜114a或氧化物半导体膜114c可以是包含其原子数比比氧化物半导体膜114b高的铝、硅、钛、镓、锗、钇、锆、锡、镧、铈或铪的氧化物膜。具体而言，作为氧化物半导体膜114a或氧化物半导体膜114c，使用包含原子数比比氧化物半导体膜114b高1.5倍以上，优选为2倍以上，更优选为3倍以上的上述元素的氧化物膜，即可。因为上述元素与氧坚固地键合，所以具有抑制氧缺陷产生在氧化物膜中的功能。因此，通过上述结构，可以使氧化物半导体膜114a或氧化物半导体膜114c比氧化物半导体膜114b更难产生氧缺陷。
具体而言，在氧化物半导体膜114b和氧化物半导体膜114a或氧化物半导体膜114c都包含In-M-Zn类氧化物的情况下，当将氧化物半导体膜114a或氧化物半导体膜114c的原子数比设定为In:M:Zn=x1:y1:z1，并将氧化物半导体膜114b的原子数比设定为In:M:Zn=x2:y2:z2时，以y1/x1大于y2/x2的方式设定其原子数比，即可。另外，元素M是与氧的键合比In更强的金属元素，例如可以举出Al、Ti、Ga、Y、Zr、Sn、La、Ce、Nd或Hf等。优选的是，以y1/x1比y2/x2大1.5倍以上的方式设定其原子数比。更优选的是，以y1/x1比y2/x2大2倍以上的方式设定其原子数比。进一步优选的是，以y1/x1比y2/x2大3倍以上的方式设定其原子数比。再者，在氧化物半导体膜114b中，当y1是x1以上时，可以赋予晶体管100稳定的电特性，所以是优选的。但是，当y1是x1的3倍以上时，晶体管100的场效应迁移率降低，因此y1优选小于x1的3倍。
氧化物半导体膜114a及氧化物半导体膜114c的厚度为3nm以上且100nm以下，优选为3nm以上且50nm以下。此外，氧化物半导体膜114b的厚度为3nm以上且200nm以下，优选为3nm以上且100nm以下，更优选为3nm以上且50nm以下。
在三层结构的半导体膜中，氧化物半导体膜114a至氧化物半导体膜114c既可以是非晶又可以是结晶。但是，由于当形成有沟道区的氧化物半导体膜114b是结晶时可以赋予晶体管100稳定的电特性，因此氧化物半导体膜114b优选是结晶。
注意，沟道形成区是指在晶体管的半导体膜中与栅电极重叠且被源电极和漏电极夹着的区域。另外，沟道区是指在沟道形成区中电流主要流动的区域。
例如，作为氧化物半导体膜114a及氧化物半导体膜114c，在使用由溅射法形成的In-Ga-Zn类氧化物的情况下，在氧化物半导体膜114a及氧化物半导体膜114c的成膜时，可以使用In-Ga-Zn类氧化物（In:Ga:Zn=1:3:2[原子数比]）的靶材。作为成膜条件，例如作为成膜气体使用30sccm的氩气体和15sccm的氧气体，将压力设定为0.4Pa，衬底温度为200℃，DC电力为0.5kW，即可。
另外，当作为氧化物半导体膜114b使用CAAC-OS膜时，氧化物半导体膜114b的成膜时优选使用In-Ga-Zn类氧化物（In:Ga:Zn=1:1:1[原子数比]）的包含多晶的In-Ga-Zn类氧化物的靶材。作为成膜条件，例如作为成膜气体可以使用30sccm的氩气体和15sccm的氧气体，将压力设定为0.4Pa，衬底温度为300℃，DC电力为0.5kW。
虽然上述实施方式所公开的氧化物半导体膜可以利用溅射法形成，但是也可以利用热CVD法等其他方法形成。作为热CVD法的例子，可以举出MOCVD（Metal OrganicChemical Vapor Deposition：有机金属化学气相沉积）法或ALD（Atomic LayerDeposition：原子层沉积）法。
由于热CVD法是不使用等离子体的成膜方法，因此具有不产生因等离子体损伤所引起的缺陷的优点。
可以以如下方法进行利用热CVD法的成膜：将原料气体及氧化剂同时供应到处理室内，将处理室内的压力设定为大气压或减压，使其在衬底附近或在衬底上发生反应。
例如，当形成In-Ga-Zn-O膜时，使用三甲基铟、三甲基镓及二甲基锌。另外，三甲基铟的化学式为In（CH3）3。另外，三甲基镓的化学式为Ga（CH3）3。另外，二甲基锌的化学式为Zn（CH3）2。另外，不局限于上述组合，也可以使用三乙基镓（化学式为Ga（C2H5）3）代替三甲基镓，并使用二乙基锌（化学式为Zn（C2H5）2）代替二甲基锌。
例如，在使用利用ALD法的成膜装置形成氧化物半导体膜如In-Ga-Zn-O膜时，依次反复引入In（CH3）3气体和O3气体形成In-O层，然后同时引入Ga（CH3）3气体和O3气体形成Ga-O层，之后同时引入Zn（CH3）2气体和O3气体形成Zn-O层。注意，这些层的顺序不局限于上述例子。此外，也可以混合这些气体来形成混合化合物层如In-Ga-O层、In-Zn-O层、Ga-Zn-O层等。注意，虽然也可以使用利用Ar等惰性气体进行鼓泡而得到的H2O气体代替O3气体，但是优选使用不包含H的O3气体。另外，也可以使用In（C2H5）3气体代替In（CH3）3气体。此外，也可以使用Ga（C2H5）3气体代替Ga（CH3）3气体。还可以使用In（C2H5）3气体代替In（CH3）3气体。另外，也可以使用Zn（CH3）2气体。
另外，图14所示的晶体管100既可以具有半导体膜114的边缘倾斜的结构，又可以具有半导体膜114的边缘为圆形的结构。
另外，虽然图14例示出层叠有三层的氧化物半导体膜的半导体膜114的结构，但是半导体膜114还可以具有层叠三层以外的多个氧化物半导体膜的结构。
另外，在半导体膜114具有将多个氧化物半导体膜层叠的结构的情况下，可以用于氧化物膜117的金属氧化物的导电性比整个半导体膜114的导电性低。例如，当作为金属氧化物将In-Ga-Zn类氧化物用于氧化物膜117时，该金属氧化物的In的原子数比低于半导体膜114。
另外，与图15所示的晶体管12的情况相同，在半导体膜114中，接触于导电膜115及导电膜116的区域可以n型化。通过上述结构，可以提高晶体管100的迁移率及通态电流，并且实现使用晶体管100的液晶显示装置的高速工作。再者，在提高晶体管100的迁移率及通态电流且进一步地实现液晶显示装置的高速工作的观点上，晶体管100的被n型化的区域到达成为沟道区的氧化物半导体膜114b的情况是更加优选的。
〈液晶显示装置的上面图和截面图〉
参考图16A至图16C来说明根据本发明的一个方式的液晶显示装置的外观。图16A是利用密封材料4005粘合衬底4001和衬底4006而成的液晶显示装置的俯视图。此外，图16B相当于图16A的虚线B1-B2的截面图，图16C相当于图16A的虚线C1-C2的截面图。另外，图16A至图16C示出FFS(Fringe Field Switching：边缘电场转换)模式的液晶显示装置。
以围绕设置在衬底4001上的像素部4002和一对驱动电路4004的方式设置有密封材料4005。此外，在像素部4002和驱动电路4004上设置有衬底4006。因此，像素部4002和驱动电路4004由衬底4001、密封材料4005和衬底4006密封。
另外，在衬底4001上的与由密封材料4005围绕的区域不同的区域中安装有驱动电路4003。
此外，设置在衬底4001上的像素部4002和驱动电路4004包括多个晶体管。图16B例示出像素部4002所包括的晶体管4010及驱动电路4004所包括的晶体管4022。另外，图16C例示出像素部4002所包括的晶体管4010。
在像素部4002及驱动电路4004中，在晶体管4010及晶体管4022上设置有使用树脂形成的绝缘膜4020。另外，在绝缘膜4020上设置有液晶元件4023的像素电极4021及导电膜4024。可以将导电膜4024用作储存在绝缘膜4020中的电荷的放电路径。或者，也可以将导电膜4024及绝缘膜4020作为晶体管4022的构成要素，将导电膜4024用作背栅极。
另外，在绝缘膜4020、像素电极4021及导电膜4024上设置有绝缘膜4025。绝缘膜4025优选对水、氢等具有高的阻挡效果。绝缘膜4025可以使用氮化硅膜、氮氧化硅膜等。
如图16B及图16C所示，在本发明的一个方式中，绝缘膜4020在面板边缘被去除。另外，绝缘膜4020上的绝缘膜4025在密封材料4005与衬底4001之间与用作晶体管4010及晶体管4022的栅极绝缘膜的绝缘膜4026接触。
在绝缘膜4025及绝缘膜4026对水、氢等具有高的阻挡效果的情况下，通过在面板边缘使绝缘膜4025与绝缘膜4026接触，能够防止水、氢等从面板边缘或密封材料4005侵入晶体管4010及晶体管4022中分别所具有的半导体膜。
在绝缘膜4025上设置有液晶元件4023的公共电极4027。另外，公共电极4027及绝缘膜4025与衬底4006之间设置有液晶层4028。液晶元件4023包括像素电极4021、公共电极4027及液晶层4028。
在液晶元件4023中，包含在液晶层4028中的液晶分子的取向根据供应到像素电极4021与公共电极4027之间的电压的值而发生变化，使透过率发生变化。因此，通过根据输入到像素电极4021的图像信号的电位控制液晶元件4023的透过率，液晶元件4023可以显示灰度。
另外，在根据本发明的一个方式的液晶显示装置中，既可以利用滤色片显示彩色图像，又可以通过依次使发出不同色调的光的多个光源点亮来显示彩色图像。
另外，来自驱动电路4003的图像信号或来自FPC4018的各种控制信号及电源电位通过引线4030及引线4031被供应到驱动电路4004或像素部4002。
〈使用液晶显示装置的电子设备的结构例子〉
根据本发明的一个方式的液晶显示装置可以用于显示设备、个人计算机、具备记录媒体的图像再现装置（典型地是，能够再现如DVD（Digital Versatile Disc：数字通用磁盘）等记录媒体并具有能够显示其图像的显示器的装置）。除此之外，作为能够使用本发明的一个方式的液晶显示装置的电子设备，可以举出移动电话、包括便携式的游戏机、便携式信息终端、电子书阅读器、摄像机、数码相机等相机、护目镜型显示器（头戴式显示器）、导航系统、音频再现装置（车载音响、数字音频播放器等）、复印机、传真机、打印机、多功能打印机、自动柜员机（ATM）、自动售货机等。这些电子装置的具体例子在图18A至图18F中示出。
图18A是一种便携式游戏机，该便携式游戏机包括框体5001、框体5002、显示部5003、显示部5004、麦克风5005、扬声器5006、操作键5007以及触屏笔5008等。可以将根据本发明的一个方式的液晶显示装置用于显示部5003或显示部5004。注意，虽然图18A所示的便携式游戏机包括两个显示部5003和显示部5004，但是便携式游戏机所包括的显示部的个数不限于两个。
图18B是一种显示设备，该显示设备包括框体5201、显示部5202以及支撑台5203等。可以将根据本发明的一个方式的液晶显示装置用于显示部5202。另外，显示设备包括用于个人计算机、TV播放接收、广告显示等的所有信息显示用显示设备。
图18C是笔记本式个人计算机，该笔记本式个人计算机包括框体5401、显示部5402、键盘5403以及指向装置5404等。可以将根据本发明的一个方式的液晶显示装置用于显示部5402。
图18D是个人数码助理，该个人数码助理包括第一框体5601、第二框体5602、第一显示部5603、第二显示部5604、连接部5605以及操作键5606等。第一显示部5603设置在第一框体5601中，第二显示部5604设置在第二框体5602中。并且，第一框体5601与第二框体5602通过连接部5605连接，第一框体5601与第二框体5602之间的角度可以通过连接部5605改变。第一显示部5603中的映像也可以根据在连接部5605处的第一框体5601和第二框体5602之间的角度切换。可以将根据本发明的一个方式的液晶显示装置用于第一显示部5603或第二显示部5604。另外，也可以对第一显示部5603和第二显示部5604中的至少一个使用附加有位置输入装置的功能的液晶显示装置。另外，可以通过在液晶显示装置中设置触摸屏附加作为位置输入装置的功能。或者，还可以通过将被称为光电传感器的光电转换元件设置在液晶显示装置的像素部中附加作为位置输入装置的功能。
图18E是摄像机，该摄像机包括第一框体5801、第二框体5802、显示部5803、操作键5804、透镜5805以及连接部5806等。操作键5804及透镜5805设置在第一框体5801中，显示部5803设置在第二框体5802中。并且，第一框体5801与第二框体5802通过连接部5806连接，第一框体5801与第二框体5802之间的角度可以通过连接部5806改变。显示部5803的映像也可以根据在连接部5806处的第一框体5801和第二框体5802之间的角度切换。可以将根据本发明的一个方式的液晶显示装置用于显示部5803。
图18F是移动电话，在框体5901中设置有显示部5902、麦克风5907、扬声器5904、相机5903、外部链接部5906以及操作用的按钮5905。可以将根据本发明的一个方式的液晶显示装置用于移动电话所具有的电路。另外，在将根据本发明的一个方式的液晶显示装置形成在具有柔性的衬底上时，可以将该液晶显示装置应用于具有如图18F所示的具有曲面的显示部5902中。
〈电压保持率与透过率的比较〉
已知与TN模式等对液晶层施加纵方向的电场的垂直电场方式相比，IPS模式的液晶元件的电压保持率高。这是因为玻璃衬底的容量被视作与液晶层并联电连接。与IPS模式相同，对水平电场方式的FFS模式也可以期待同样的效果。另外，在水平电场方式的液晶显示装置中，在以夹着液晶层的方式配置的一对衬底中的制造晶体管的衬底一侧上设置有像素电极和公共电极，大致横方向的电场施加于液晶分子。
图19A示意性地示出TN模式的液晶元件的截面结构，图19B示出对应于图19A所示的截面结构的等效电路图。此外，图20A示意性地示出FFS模式的液晶元件的截面结构，图20B示出对应于图20A所示的截面结构的等效电路图。
在图19A中，衬底201上设置有电极202，电极202上设置有取向膜203。此外，衬底207上设置有电极206，电极206上设置有取向膜205。并且，在取向膜203与取向膜205之间设置有液晶层204。当在电极202与电极206之间施加电压时，会在箭头所示的方向上产生电场。
具有图19A所示的截面结构的TN模式的液晶元件如图19B所示，在电极202与电极206之间以取向膜203、液晶层204以及取向膜205的顺序依次串联电连接。
在图20A中，衬底211上设置有取向膜212。此外，衬底218上设置有电极217，电极217上设置有绝缘膜216，绝缘膜216上设置有与电极217的一部分重叠的电极215，电极215及电极217上设置有取向膜214。并且，在取向膜212与取向膜214之间设置有液晶层213。当在电极217与电极215之间施加电压时，在箭头所示的方向上产生电场。
具有图20A所示的截面结构的FFS模式的液晶元件如20B所示，绝缘膜216在电极215与电极217之间电连接。此外，在电极215与电极217之间，取向膜214、绝缘膜216依次被串联电连接。此外，在电极215与电极217之间，取向膜214、液晶层213、取向膜214以及绝缘膜216依次被串联电连接。
从图20B可知，在FFS模式的液晶元件中，绝缘膜216被夹在电极215与电极217之间的部分被用作电容，该电容与液晶层213并联电连接。因此，与TN模式的液晶元件相比，FFS模式的液晶元件的电压保持率高。
接着，图21示出测定垂直电场方式的液晶元件和FFS模式的液晶元件的电压保持率VHR（%）的经时变化的结果。另外，作为垂直电场方式的液晶元件，采用在一对电极间夹着包含向列液晶的液晶层的结构，而没有设置取向膜。而作为FFS模式的液晶元件，采用一对电极夹着绝缘膜而一部分重叠的结构，而没有设置取向膜。另外，将衬底温度设置为30℃来进行测定，在测定开始时将施加到一对电极间的电压设定为高于液晶层的阈值电压的值。
如图21所示，可知与垂直电场方式的液晶元件相比，FFS模式的液晶元件随着时间经过的电压保持率VHR（%）的变化小。因此，与TN模式等垂直电场方式的液晶元件相比，FFS模式等水平电场方式的液晶显示装置的透过率的变化量小，可以抑制起因于透过率变动的屏幕的闪烁（flicker）等。
接着，图22示出将TN模式的液晶元件的透过率和FFS模式的液晶元件的透过率利用模拟计算而算出的结果。将同一材料分别用于具有两个液晶元件的取向膜和液晶层。另外，调整各液晶元件的液晶盒厚度以使透过率为最大。另外，模拟计算没有考虑像素的开口率。并且，虽然在图22中示出将各液晶元件的最大透过率设定为1的被标准化的透过率（标准化透过率），但是TN模式的液晶元件和FFS模式的液晶元件的最大透过率的实测值也是相同程度。
从图22中可知，FFS模式的液晶元件与TN模式的液晶元件相比，在示出对电压的透过率的变化的图表中的倾斜小，可以抑制在施加到液晶元件的电压VLC产生变化时发生的灰度的变化。另外，虽然FFS模式的液晶元件的饱和电压比TN模式的液晶元件的高，但是面板上的像素的开口率是FFS模式的液晶元件较高，因此可以减少面板内部的光的损伤，从而可以实现功耗的降低。
另外，水平电场方式的FFS模式具有在推压上的可靠性高的优点，因此适合用于其结构要素包含触控面板的液晶显示装置。

Claims (3)

1.一种液晶显示装置，包括：
像素，该像素包括：
晶体管；
液晶元件，包括像素电极、公共电极以及所述像素电极及所述公共电极上的液晶层，其中具有相反的极性的第一信号及第二信号通过所述晶体管交替地被供应至所述像素电极；以及
电容元件，包括第一电极及第二电极，
其中，所述像素电极隔着绝缘膜与所述公共电极彼此部分重叠，
其中，所述第一电极电连接至所述像素电极，
其中，所述第二电极连接至被施加电位的布线，该电位在第一电位与第二电位之间变化，
其中，所述像素电极通过所述公共电极的开口电连接到所述晶体管的源极和漏极中的一个，
其中，所述公共电极的所述开口与所述晶体管的沟道形成区重叠，并且，
其中，所述公共电极不与所述晶体管的所述沟道形成区重叠。
2.一种液晶显示装置，包括：
像素，该像素包括：
晶体管；
液晶元件，包括像素电极、公共电极以及在所述像素电极及所述公共电极上的液晶层，其中具有相反的极性的第一信号及第二信号通过所述晶体管交替地被供应至所述像素电极；以及
电容元件，包括第一电极及第二电极，
其中，所述像素电极包括隔着绝缘膜与所述公共电极重叠的第一区域，
其中，所述第一电极电连接至所述像素电极，
其中，所述第二电极连接至被施加电位的布线，该电位在第一电位与第二电位之间变化，
其中，所述像素电极通过所述公共电极的开口电连接到所述晶体管的源极和漏极中的一个，
其中，所述公共电极的所述开口与所述晶体管的沟道形成区重叠，并且，
其中，所述公共电极不与所述晶体管的所述沟道形成区重叠，
其中，所述第一电极作为所述晶体管的所述源极和所述漏极中的所述的一个，
其中，所述第二电极包括隔着所述晶体管的栅极绝缘膜与所述第一电极重叠的第二区域，并且
其中，所述第一区域与所述第二区域重叠。
3.根据权利要求1或2所述的液晶显示装置，其中所述晶体管包括氧化物半导体膜。
CN201310613100.7A 2012-11-30 2013-11-27 液晶显示装置 Expired - Fee Related CN103852943B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012262538 2012-11-30
JP2012-262538 2012-11-30

Publications (2)

Publication Number Publication Date
CN103852943A CN103852943A (zh) 2014-06-11
CN103852943B true CN103852943B (zh) 2019-07-02

Family

ID=50825134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310613100.7A Expired - Fee Related CN103852943B (zh) 2012-11-30 2013-11-27 液晶显示装置

Country Status (4)

Country Link
US (1) US9594281B2 (zh)
JP (2) JP2014130345A (zh)
KR (1) KR102116445B1 (zh)
CN (1) CN103852943B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016031659A1 (ja) * 2014-08-26 2016-03-03 シャープ株式会社 表示装置およびその駆動方法
CN107004722A (zh) 2014-12-10 2017-08-01 株式会社半导体能源研究所 半导体装置及其制造方法
US9653613B2 (en) * 2015-02-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10008167B2 (en) 2015-03-03 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and program
US10379414B2 (en) * 2015-03-03 2019-08-13 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a transistor electrically connected to a resistor and a first capacitor and electronic device having the same
KR102619052B1 (ko) 2015-06-15 2023-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2017094682A1 (ja) * 2015-12-01 2017-06-08 シャープ株式会社 半導体装置およびその製造方法
WO2017103731A1 (en) * 2015-12-18 2017-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN110301001B (zh) 2017-02-17 2022-06-03 株式会社半导体能源研究所 显示装置
CN106842660B (zh) * 2017-04-19 2020-01-21 厦门天马微电子有限公司 显示面板、驱动方法及显示装置
JP7360950B2 (ja) * 2018-01-19 2023-10-13 株式会社半導体エネルギー研究所 表示装置
CN108877728A (zh) * 2018-09-11 2018-11-23 惠科股份有限公司 显示装置及其驱动方法
CN113885260B (zh) * 2021-09-30 2023-02-07 Tcl华星光电技术有限公司 显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008165054A (ja) * 2006-12-28 2008-07-17 Epson Imaging Devices Corp 半透過型液晶表示装置
JP2008287026A (ja) * 2007-05-17 2008-11-27 Semiconductor Energy Lab Co Ltd 液晶表示装置
CN102113044A (zh) * 2008-06-06 2011-06-29 株式会社普利司通 信息显示用面板的驱动方法
JP2011150307A (ja) * 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 液晶表示装置の駆動方法
JP2011243745A (ja) * 2010-05-18 2011-12-01 Fujifilm Corp 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
JP2012134470A (ja) * 2010-11-30 2012-07-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
KR940008180B1 (ko) 1990-12-27 1994-09-07 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 액정 전기 광학 장치 및 그 구동 방법
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
TW375696B (en) 1996-06-06 1999-12-01 Toshiba Corp Display device
JPH10105085A (ja) 1996-09-30 1998-04-24 Toshiba Corp 液晶表示装置及びその駆動方法
JPH10293286A (ja) 1997-02-21 1998-11-04 Toshiba Corp 液晶表示装置の駆動方法
JP2000081606A (ja) 1998-06-29 2000-03-21 Sanyo Electric Co Ltd 液晶表示素子の駆動方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3589395B2 (ja) 1999-03-29 2004-11-17 シャープ株式会社 液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TW494382B (en) 2000-03-22 2002-07-11 Toshiba Corp Display apparatus and driving method of display apparatus
WO2001084226A1 (fr) 2000-04-28 2001-11-08 Sharp Kabushiki Kaisha Unite d'affichage, procede d'excitation pour unite d'affichage, et appareil electronique de montage d'une unite d'affichage
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002182228A (ja) * 2000-12-13 2002-06-26 Seiko Epson Corp 液晶表示装置および電子機器
JP3607197B2 (ja) 2000-12-26 2005-01-05 シャープ株式会社 表示駆動装置および表示装置モジュール
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002351430A (ja) 2001-05-30 2002-12-06 Mitsubishi Electric Corp 表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP3627710B2 (ja) 2002-02-14 2005-03-09 セイコーエプソン株式会社 表示駆動回路、表示パネル、表示装置及び表示駆動方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP2006154545A (ja) 2004-11-30 2006-06-15 Sanyo Electric Co Ltd 液晶表示装置
JP4433405B2 (ja) 2005-01-21 2010-03-17 セイコーエプソン株式会社 半導体装置の製造方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
JP4111203B2 (ja) * 2005-03-28 2008-07-02 エプソンイメージングデバイス株式会社 液晶装置及び電子機器
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1777689B1 (en) 2005-10-18 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic equipment each having the same
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4717672B2 (ja) * 2006-03-17 2011-07-06 ソニー株式会社 液晶装置及び電子機器
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007328085A (ja) * 2006-06-07 2007-12-20 Epson Imaging Devices Corp 液晶装置および電子機器
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101337261B1 (ko) * 2006-07-24 2013-12-05 삼성디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5191639B2 (ja) * 2006-09-15 2013-05-08 株式会社ジャパンディスプレイイースト 液晶表示装置
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5177999B2 (ja) * 2006-12-05 2013-04-10 株式会社半導体エネルギー研究所 液晶表示装置
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5116359B2 (ja) 2007-05-17 2013-01-09 株式会社半導体エネルギー研究所 液晶表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100968720B1 (ko) 2007-06-29 2010-07-08 소니 주식회사 액정 장치, 및 전자기기
KR100907255B1 (ko) 2007-09-18 2009-07-10 한국전자통신연구원 유기 박막 트랜지스터를 구비하는 표시 장치
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5578393B2 (ja) * 2008-01-18 2014-08-27 Ｎｌｔテクノロジー株式会社 横電界方式の液晶表示装置
JP5275650B2 (ja) * 2008-03-12 2013-08-28 株式会社ジャパンディスプレイウェスト 液晶表示装置
KR101303424B1 (ko) 2008-06-12 2013-09-05 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010197417A (ja) 2009-02-23 2010-09-09 Toppoly Optoelectronics Corp ディスプレイ装置及びこれを備える電子機器
WO2012073798A1 (en) * 2010-11-30 2012-06-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2012145798A (ja) * 2011-01-13 2012-08-02 Seiko Epson Corp 電気光学装置、電気光学装置の駆動回路および電子機器
KR101520423B1 (ko) * 2011-04-21 2015-05-14 엘지디스플레이 주식회사 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
KR102148549B1 (ko) 2012-11-28 2020-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008165054A (ja) * 2006-12-28 2008-07-17 Epson Imaging Devices Corp 半透過型液晶表示装置
JP2008287026A (ja) * 2007-05-17 2008-11-27 Semiconductor Energy Lab Co Ltd 液晶表示装置
CN102113044A (zh) * 2008-06-06 2011-06-29 株式会社普利司通 信息显示用面板的驱动方法
JP2011150307A (ja) * 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 液晶表示装置の駆動方法
JP2011243745A (ja) * 2010-05-18 2011-12-01 Fujifilm Corp 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
JP2012134470A (ja) * 2010-11-30 2012-07-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
KR102116445B1 (ko) 2020-05-28
CN103852943A (zh) 2014-06-11
US20140152932A1 (en) 2014-06-05
JP2018159951A (ja) 2018-10-11
US9594281B2 (en) 2017-03-14
KR20140070388A (ko) 2014-06-10
JP2014130345A (ja) 2014-07-10

Similar Documents

Publication Publication Date Title
CN103852943B (zh) 液晶显示装置
KR102481054B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP7021294B2 (ja) 液晶表示装置
JP7072601B2 (ja) 液晶表示装置
CN105074806B (zh) 半导体装置、驱动电路及显示装置
TWI614813B (zh) 半導體裝置的製造方法
JP6351947B2 (ja) 液晶表示装置の作製方法
JP6423586B2 (ja) 液晶表示装置
US9390665B2 (en) Display device
CN103855169B (zh) 显示装置
JP2021167957A (ja) 半導体装置
CN104904018A (zh) 半导体装置及半导体装置的制造方法
CN103855224A (zh) 半导体装置
TW201807817A (zh) 半導體裝置及包括該半導體裝置的顯示裝置
JP7490686B2 (ja) 表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190702

Termination date: 20211127

CF01 Termination of patent right due to non-payment of annual fee