CN103780112A - 电子电路和半导体装置 - Google Patents

电子电路和半导体装置 Download PDF

Info

Publication number
CN103780112A
CN103780112A CN201310495320.4A CN201310495320A CN103780112A CN 103780112 A CN103780112 A CN 103780112A CN 201310495320 A CN201310495320 A CN 201310495320A CN 103780112 A CN103780112 A CN 103780112A
Authority
CN
China
Prior art keywords
circuit
voltage
effect transistor
field
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310495320.4A
Other languages
English (en)
Other versions
CN103780112B (zh
Inventor
长山准
粟屋友晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN103780112A publication Critical patent/CN103780112A/zh
Application granted granted Critical
Publication of CN103780112B publication Critical patent/CN103780112B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

一种电子电路，包括：第一电路，每个第一电路包括第一场效应晶体管，其源极被提供第一电压和第二电压至少之一；以及第二电路，每个第二电路与相应的一个第一电路相关联，并且产生施加到第一场效应晶体管的反向偏置电压，以便根据第一电压和第二电压至少之一的改变而改变。

Description

电子电路和半导体装置
技术领域
本文讨论的实施方式的某一方面涉及一种电子电路和半导体装置。
背景技术
由于电源线的电阻，会出现依赖于芯片上位置的电源电压的下降。因此，芯片中不同位置的晶体管具有不同的特性。已知一种旨在抑制不同特性出现的半导体装置，其中芯片被划分成电路块，并且施加到块中的场效应晶体管（FET）的反向偏置电压可在块的基础上被控制（例如，参见日本特开2008-227155号公报）。
已知一种电路，其产生根据电源电压的波动而改变的参考电压（例如，参见日本特开2007-128395号公报）。
发明内容
本发明的一个方面的目的是提供一种电子电路和半导体装置，其包括控制对每多个电路施加的反向偏置电压的简化电路。
根据本发明的一个方面，提供一种电子电路，包括：第一电路，每个第一电路包括第一场效应晶体管，其源极被提供第一电压和第二电压的至少之一；以及第二电路，每个第二电路与相应的一个第一电路相关联，并且产生施加到第一场效应晶体管的反向偏置电压，以便根据第一电压和第二电压的至少之一的改变而改变。
附图说明
图1是根据第一实施方式的半导体装置的示意图；
图2是作为包括在第一电路中的示例性电路的逆变器电路的电路图；
图3A和3B是第二电路的例子的电路图；
图4是根据第一实施方式的一部分电路的电路图；
图5是第二电路的布局的图；
图6A和6B是示出了第二电路的模拟结果的图；
图7A和7B是示出了第二电路的模拟结果的图；
图8是根据第二实施方式的半导体装置的框图；
图9是VNWC产生电路的电路图；
图10是VNWS和VNW随时间的模拟结果的图；
图11是根据第二实施方式的半导体装置的另一个例子的示意图；以及
图12是根据第三实施方式的半导体装置的示意图。
具体实施方式
为了根据电源电压的下降来分离地控制针对每个电路的反向偏置电压，可以针对每个电路准备要施加的反向偏置电压。然而，该准备使用控制反向偏置电压的复杂电路。根据下文描述的实施方式的一个方面，简化了控制针对每个电路的反向偏置电压的电路。
现在，参照附图给出实施方式的描述。
第一实施方式
图1是根据第一实施方式的半导体装置的示意图。参照图1，例如，电子电路被形成在由硅制成的半导体芯片10中。电子电路包括多个第一电路14和多个第二电路16，每个第二电路16对应于相应的一个第一电路14。半导体芯片10被划分成多个块12。至少一个第一电路14被提供在每个块12中。通过电源线18对每个第一电路14提供电源电压VSS和VDD（分别为第一电压和第二电压）。电源电压VDD高于电源电压VSS。电源电压VSS可以是接地电压。每个第一电路14包括第一场效应晶体管，其源极被提供第一电压和第二电压中的一个。例如，每个第一电路14包括场效应晶体管，其源极和漏极分别被提供电源电压VSS和VDD。第二电路16产生施加到场效应晶体管的反向偏置电压。互连线19被连接到第二电路16。互连线19包括用于VPWC、VPWS、VNWS和VNWC的线，如稍后所述。电源线18和互连线19是例如由铜或铝制成的金属线。半导体芯片10可以具有例如1mm×1mm到10mm×10mm的尺寸。块12可以具有例如100μm×100μm到1mm×1mm的尺寸。在半导体芯片10中，例如可以以若干行和若干列到几十行和几十列来布置块12。
图2是逆变器电路的电路图，其是第一电路中的示例性电路。参照图2，逆变器电路包括场效应晶体管21和22（第一场效应晶体管）。场效应晶体管21是n沟道场效应晶体管，而场效应晶体管22是p沟道场效应晶体管。场效应晶体管21和22的栅极共同连接到输入节点23。场效应晶体管21和22的漏极共同连接到输出节点24。场效应晶体管21的源极连接到施加有电源电压VSS的电源节点25。场效应晶体管22的源极连接到施加有电源电压VDD的电源节点26。场效应晶体管21的背栅连接到施加有反向偏置电压VPW的节点27。场效应晶体管22的背栅连接到施加有另一反向偏置电压VNW的节点28。
在图1中的电源线18较长的情况下，由于其布线电阻，导致电源电压VDD和VSS下降。当通过互连线从块12的外部提供反向偏置电压时，反向偏置电压下降。当电源电压和/或反向偏置电压改变时，场效应晶体管的特性改变。例如，当电源电压之差减小且流经场效应晶体管的电流减小时，场效应晶体管的延迟时间增加。考虑场效应晶体管的特性的改变来计算每个电路的延迟时间。当在电路设计中考虑场效应晶体管的特性的较大改变时，每个电路中的时序设计会有困难。
例如，在半导体芯片10的边缘附近电源电压VDD是0.7V的情况下，半导体芯片10的中心附近的块12中电源电压是0.7V-α（VDD）。参数α（VDD）是由电源线18引起的电源电压VDD的下降。在场效应晶体管22被提供等于VDD+0.4V的反向偏置电压VNW的情况下，在半导体芯片10的中心附近的块12中的反向偏置电压VNW是VDD+0.4-α（VNW）。参数α（VNW）是由布线电阻引起的反向偏置电压VNW的下降。在半导体芯片10的边缘附近施加到场效应晶体管22的反向偏置电压Vbs是0.4V。然而，半导体芯片10的中心附近的反向偏置电压Vbs等于（VDD+0.4V-α（VNW））-VDD-α（VDD））=0.4V-α（VNW）+α（VDD）。如上所述，由于VDD和VSS以及VNW和VPW中的电压降，不同的块12具有场效应晶体管21和22的不同特性。
图3A和3B是第二电路的示例性配置的电路图。第二电路30a和30b分别从电源电压VDD和VSS产生VNW和VPW。第二电路30a和30b产生反向偏置电压VNW和VPW，该反向偏置电压VNW和VPW改变以分别跟随电源电压VDD和VSS的改变。
参照图3A，第二电路30a具有电阻器R1（第一电阻器）、电阻器R2（第二电阻器）、电阻器R3（第三电阻器）、场效应晶体管37（第二场效应晶体管）和场效应晶体管38（第三场效应晶体管）。节点31（第一节点）被提供电源电压VDD（第二电压）。节点33（第二节点）被提供电压VNWS（第三电压）。电压VNWS高于电源电压VDD。反向偏置电压VNW通过节点23（第三节点）被输出。节点34（第四节点）被提供控制电压VNWC（第四电压）。电阻器R1和R2在节点31和节点32之间串联连接。场效应晶体管37的源极连接到节点31，栅极连接到电阻器R1和R2之间的节点35，漏极连接到节点33。场效应晶体管37的背栅连接到节点34。电阻器R3在场效应晶体管37的漏极和节点33之间串联连接。场效应晶体管38的源极连接到节点33，栅极连接到场效应晶体管37的漏极和电阻器R3之间的节点36，漏极连接到节点32。场效应晶体管37和38是n沟道场效应晶体管。
场效应晶体管38和电阻器R3形成电流源，其提供电流I到电阻器R1和R2。电流I几乎是恒定的，与电源电压VDD和VSS无关。跨电阻器R1的电势差是I×R1，其中R1是R1的电阻。该电势差是场效应晶体管37的栅源电压Vgs。因此，Vgs=I×R1。节点31和32之间的电势差是VNW-VDD，其等于I×（R1+R2），其中R2是R2的电阻。因此，VNW-VDD=Vgs×（1+R2/R1）。也就是说，VNW-VDD是Vgs的常数倍。栅源电压Vgs几乎是恒定的。因此，电势差VNW-VDD几乎是恒定的，与VDD和VNWS无关。通过改变R2/R1，电势差VNW-VDD被改变。通过改变控制电压VNWC，栅源电压Vgs被改变。因此，通过控制电压VNWC，能够限定VNW-VDD。
场效应晶体管37的反向偏置电压是VDD-VNWC。如果电源电压VDD下降到VDD-α，场效应晶体管37的反向偏置电压变为等于VDD-α-VNWC。从而通过电源电压VDD的下降α减小了反向偏置电压。因此，栅源电压Vgs减小，电势差VNW-VDD减小。因此，逆变器电路20的p沟道场效应晶体管22的反向偏置电压VNW减小。因此，流经场效应晶体管22的电流增加，从而由电源电压VDD的下降引起的场效应晶体管22的电流减小被补偿。因此，由电源电压VDD的下降引起的延迟被补偿。如上所述，第二电路30a抑制了电源电压VDD和反向偏置电压VNW的下降的影响。例如，电压VDD、VNWS、VNWC和VNWS分别被设定为等于0.7V、1.5V、0.3V和1.1V。
参照图3B，在第二电路30b中，对节点41（第一节点）提供电源电压VSS（第一电压）。对节点43（第二节点）提供电压VPWS（第三电压）。电压VPWS低于电源电压VSS。反向偏置电压VPW通过节点42（第三节点）被输出。节点44（第四节点）被提供控制电压VPWC（第四电压）。场效应晶体管37和38是p沟道场效应晶体管。第二电路30b的其他结构和第二电路30a的一样，这里省略描述。
第二电路30b能够使VPW-VSS几乎恒定，与VSS和VPWS无关。通过改变R2/R1，VPW-VSS被改变。此外，通过控制电压VPWC限定VPW-VSS。此外，能够补偿电源电压VSS的下降和流经场效应晶体管21的电流的减小。因此，第二电路30b能够抑制电源电压VSS和反向偏置电压VPW的下降的影响。例如，电压VSS、VPWS、VPWC和VPWS分别被设定为等于0.0V、-0.8V、0.4V和-0.4V。
图4是根据第一实施方式的电路的一部分的电路图。参照图4，每个第一电路14具有逻辑电路，例如逆变器电路20、NAND电路20a和NOR电路20b。第一电路14中的n沟道场效应晶体管21的反向偏置电压是由相应的第二电路30b产生的反向偏置电压VPW。第一电路14中的p沟道场效应晶体管22的反向偏置电压是由相应的第二电路30a产生的反向偏置电压VNW。每个第一电路14被提供分别由相应的一个第二电路30a和相应的一个第二电路30b产生的反向偏置电压VNW和VPW。
图5是第二电路的布局的图。参照图5，N阱45和P阱46被形成在半导体芯片10中，更具体地是在半导体衬底中。第二电路30a的场效应晶体管37和38被形成在P阱46中，第二电路30b的场效应晶体管37和38被形成在N阱45中。电阻器R1到R3和场效应晶体管37和38的栅极包括多晶硅层47。在第二电路30a中，通过互连线48和接触49，场效应晶体管37的源极S被连接到施加有电源电压VDD的电源线（节点31）。此外，源极S被连接到电阻器R1的一端。通过相应的互连线48和接触49，场效应晶体管37的栅极G被连接到电阻器R1的另一端和电阻器R2的一端。通过相应的互连线48和接触49，场效应晶体管37的漏极D被连接到场效应晶体管38的栅极G。场效应晶体管37被形成于其中的P阱46经由接触49被连接到通过其提供控制电压的互连线（节点34）。
电阻器R2的另一端经由相应的互连线48和接触49连接到携带反向偏置电压VNW的输出互连线（节点32）和场效应晶体管38的源极S。通过相应的互连线48和接触49，场效应晶体管38的栅极G被连接到电阻器R3的一端。通过相应的互连线48和接触49，场效应晶体管38的漏极D被连接到电阻器R3的另一端和互连线（电源节点33），通过节点33提供电压VNWS。场效应晶体管38被形成于其中的P阱46通过接触49连接到互连线（节点32）。
部分互连线48被形成在电阻器R1和R2的部分之上。电阻器R1和R2的该部分延伸的方向和互连线48延伸的方向相同。因此，通过选择接触49的位置，可以任意地设定电阻比R2/R1，接触49建立电阻器R1和R2以及互连线48之间的互连。
在第二电路30b中，场效应晶体管37和38被形成在N阱45中。第二电路30b的其他结构和第二电路30a的结构一样，这里省略描述。
图6A和6B是示出了第二电路的模拟结果的图。在模拟中，场效应晶体管37和38的栅极长度被设定为等于60nm，其栅极宽度被设定为等于5μm。电阻器R3的电阻是10kΩ。电压VNWS和VPWS分别被设定为等于1.5V和-0.7V。控制电压VNWC和VPWC分别被设定为等于0.4V和0.3V。在室温（25℃左右）时，电阻比R2/R1被改变。
图6A是反向偏置电压VNW与时间相关的图。参照图6A，在第二电路30a中，随着时间的推移，电源电压VDD从0.7V改变到0.5V。电阻比R2/R1被设定为1、0.5和0.1。差VDD-VNW几乎恒定，与电源电压VDD的不同值或改变无关。差VDD-VNW由电阻比R2/R1限定。
图6B是反向偏置电压VPW与时间相关的图。参照图6B，在第二电路30b中，随着时间的推移，电源电压VSS从0V改变到0.2V。电阻比R2/R1被设定为1、0.5和0.1。差VSS-VPW几乎恒定，与电源电压VSS的不同值无关。差VSS-VPW由电阻比R2/R1限定。
图7A和7B是示出第二电路的模拟结果的图。在模拟中，场效应晶体管37和38的栅极长度被设定为等于60nm，其栅极宽度被设定为等于5μm。电阻器R3的电阻是10kΩ。电压VNWS和VPWS分别被设定为等于1.5V和-0.7V。电阻比R2/R1被设定为0.1。在室温（25℃左右）时，控制电压VNWC和VPWC改变。
图7A是反向偏置电压VNW与时间相关的图。参照图7A，在第二电路30a中，随着时间的推移，电源电压VDD从0.7V改变到0.5V。控制电压VNWC被设定为0.1V、0.3V、0.5V和0.7V。差VDD-VNW几乎恒定，与电源电压VDD的不同值无关。差VDD-VNW由控制电压VNWC限定。
图7B是反向偏置电压VPW与时间相关的图。参照图7B，在第二电路30b中，随着时间的推移，电源电压VSS从0.0V改变到0.2V。控制电压VPWC被设定为0V、0.2V、0.4V和0.6V。差VSS-VPW几乎恒定，与电源电压VDD的不同值无关。差VSS-VPW由控制电压VPWC限定。
根据第一实施方式，针对每个第一电路14提供由第二电路30a和第二电路30b组成的第二电路16。第二电路16产生响应于电源电压VDD和/或VSS的改变而改变的反向偏置电压VNW和VPW，其被施加到包括在第二电路30中的场效应晶体管。通过这种结构，提供到第一电路14的反向偏置电压VDD-VNW和/或VSS-VPW保持恒定，与电源电压VDD及VSS和/或电压VNW及VPW的改变无关。因此，控制对各个第一电路14施加的反向偏置电压的每个电路被简化。
电路被设计成具有如下配置：至少两个第一电路14具有不同值的电阻比R2/R1。因此，第一电路14具有不同的反向偏置电压。因此，第一电路14具有不同特性通过使用不同值的电阻比R2/R1来实现。例如，不同值的电阻比R2/R1实现第一电路14具有场效应晶体管电流增加和延迟时间减少的特性，以及具有场效应晶体管电流减小和延迟时间增加的另一特性。
电路被设计成具有如下配置：至少两个第一电路14具有不同值的控制电压VNWC和VPWC。通过这种配置，每个第一电路14具有相应的不同的反向偏置电压。例如，控制电压VNWC和VPWC的不同值实现了第一电路14具有场效应晶体管电流增加和延迟时间减少的一个特性，以及具有场效应晶体管电流减小和延迟时间增加的另一个特性。
第二实施方式
图8是根据第二实施方式的半导体装置的框图。参照图8，在半导体芯片10中，提供有逻辑电路54和静态随机存取存储器（SRAM）56作为第一电路。此外，在半导体芯片10中，提供有电荷泵50、VPWC产生电路52、VNWC产生电路53、存储器电路55和第二电路30a和30b。两个电荷泵50的每个产生电压VPWS和VNWS。VPWC产生电路52和VNWC产生电路53从电压VPWS和VNWS产生控制电压VPWC和VNWC。两个第二电路30a分别产生反向偏置电压VNW1和VNW2。两个第二电路30b分别产生反向偏置电压VPW1和VPW2。反向偏置电压VNW1和VPW1被提供到逻辑电路54。反向偏置电压VNW2和VPW2被提供到静态随机存取存储器56。
反向偏置电压VNW1和VNW2可以被改变，以便随着两个第二电路30a的电阻比R2/R1的不同值而具有不同的值。类似地，反向偏置电压VPW1和VPW2随着两个第二电路30b的电阻比R2/R1的不同值而可以具有不同的值。存储器电路55存储与控制电压相关联的信息INB1、INB2、IPB1和IPB2。VPWC产生电路52根据信息IPB1和IPB2产生控制电压VPWC。VNWC产生电路53根据信息INB1和INB2产生控制电压VNWC。例如，存储器电路55是非易失性存储器。
图9是VNWC产生电路53的电路图。参照图9，一个p沟道场效应晶体管22a和两个n沟道场效应晶体管21a在节点63和节点61之间串联连接，电压VNWS被提供到节点63，电源电压VSS被提供到节点61。此外，一个p沟道场效应晶体管22b和三个n沟道场效应晶体管21b串联连接。连接到控制电压VNWC被输出到的节点62的是两个场效应晶体管21a之间的节点和把三个场效应晶体管21b划分成2:1的节点。因此，两个场效应晶体管21a的分压和三个场效应晶体管21b的分压互不相同。场效应晶体管22a和22b的栅极分别被提供信息INB1和INB2。串联连接的场效应晶体管21a的数量与串联连接的场效应晶体管21b的数量不同。因此，控制电压VNWC根据信息INB1和INB2来限定。VPWC产生电路52可以被类似地配置。VPWC产生电路52根据信息IPB1和IPB2来限定控制电压VPWC。
在逻辑电路54中，流经场效应晶体管的电流被增加，从而减少延迟时间。相反，出于功耗的目的，静态随机存取存储器56被配置成具有减小的流经场效应晶体管的电流。因此，半导体装置被配置成使得施加到逻辑电路54中的场效应晶体管的反向偏置电压不同于施加到静态随机存取存储器56中的场效应晶体管的反向偏置电压。在不提供第二电路30a和30b的情况下，四个电荷泵50将被用于产生四个反向偏置电压VNW1、VNW2、VPW1和VPW2。在这种情况下，电荷泵50具有较大的面积，这导致芯片尺寸较大。相反，根据第二实施方式，两个第二电路30a具有不同值的电阻比R2/R1，并且产生互不相同的反向偏置电压VNW1和VNW2。类似地，两个第二电路30b具有不同值的电阻比R2/R1，并且产生互不相同的反向偏置电压VPW1和VPW2。因此，只用两个电荷泵50来产生四个偏置电压VNW1、VNW2、VPW1和VPW2。如上所述，第二实施方式实现了电荷泵50数量的减少和芯片尺寸的减小。
存储器电路55存储与控制电压相对应的信息INB1、INB2、IPB1和IPB2。因此，可对每个半导体芯片10设定控制电压VNWC和VPWC。例如，可分离地对每个半导体芯片10设定控制电压VNWC和VPWC，以便吸收制造过程中引起的特性的不同。
电荷泵50产生的电压可以随时间改变。当通过电荷泵产生反向偏置电压VNW和VPW时，反向偏置电压VNW和VPW随时间改变。当这样的反向偏置电压VNW和VPW被用于相逻辑回路（Phase Logic Loop，PLL）电路时，抖动特性降低。因此，反向偏置电压VNW和VPW不被提供到包括PLL电路的模拟电路。因此，模拟电路消耗大量的功率。
相反，根据第二实施方式，电荷泵50产生电压VNWS和VPWS。第二电路30a和30b从电压VNWS和VPWS产生反向偏置电压VNW和VPW。因此，即使VNWS波动很大，VNW的波动也被抑制。
图10是VNWS和VNW随时间的示意图。参照图10，电荷泵50产生电压VNWS。因此，如果电压VNWS具有约0.1V的纹波，电压VNW被改善为具有约0.01V的纹波。以上述方式，包括在反向偏置电压VNW和VPW中的纹波被抑制。
图11是根据第二实施方式的半导体装置的另一个例子的示意图。参照图11，在半导体芯片10中，提供有逻辑电路54、静态随机存取存储器56和模拟电路58，作为第一电路。模拟电路58包括PLL电路59。至少一个第一电路14可以包括PLL电路59。因此，反向偏置电压VNW和VPW被提供到包括PLL电路59的第一电路14。因此，包括PLL电路59的第一电路14的功耗被降低。
第三实施方式
图12是根据第三实施方式的半导体装置的示意图。参照图12，多个块12包括位于半导体芯片10的中心附近的块，这些块的面积小于半导体芯片10的边缘附近的块的面积。例如，电源的电压降在芯片中心附近比较大。因此，在电压降比较小的芯片边缘附近，不像芯片中心附近控制反向偏置电压那样多地控制反向偏置电压。块12的设置可以根据电路类型和/或电路配置来任意地进行。
虽然上述第一到第三实施方式具有第二电路30a和30b的示例性电路配置，然而这些实施方式可以被改变为具有第二电路30a或30b。

Claims (10)

1.一种电子电路，包括：
第一电路，每个第一电路包括第一场效应晶体管，所述第一场效应晶体管的源极被提供第一电压和第二电压中至少之一；以及
第二电路，每个第二电路与相应的一个第一电路相关联，并且产生施加到所述第一场效应晶体管的反向偏置电压，以便根据所述第一电压和第二电压中至少之一的改变而改变。
2.如权利要求1所述的电子电路，其中，每个第二电路包括第一节点、第二节点、第三节点、第四节点、第一电阻器和第二电阻器，第二场效应晶体管以及电流源，所述第一节点被提供所述第一电压和第二电压中之一，所述第二节点被提供低于所述第一电压或高于所述第二电压的第三电压，通过所述第三节点输出反向偏置电压，所述第四节点被提供第四电压，所述第一电阻器和第二电阻器在所述第一节点和第二节点之间串联连接，所述第二场效应晶体管的源极被连接到所述第一节点，栅极被连接到所述第一电阻器和第二电阻器之间的节点，漏极被连接到所述第二节点，背栅被连接到所述第四节点，所述电流源在所述第二节点和第三节点之间连接并且对所述第一电阻器和第二电阻器提供电流。
3.如权利要求2所述的电子电路，其中，所述电流源包括第三电阻器和第三场效应晶体管，所述第三电阻器被连接在所述第二场效应晶体管的漏极和所述第二节点之间，所述第三场效应晶体管的源极被连接到所述第三节点，栅极被连接在所述第一场效应晶体管的漏极和所述第三电阻器之间，漏极被连接到所述第二节点。
4.如权利要求2或3所述的电子电路，其中，至少两个所述第二电路在所述第一电阻器和第二电阻器之间具有不同的电阻比值。
5.如权利要求2或3所述的电子电路，其中，至少两个所述第二电路被提供不同值的第四电压。
6.如权利要求2或3所述的电子电路，还包括产生第三电压的电荷泵。
7.如权利要求2或3所述的电子电路，还包括存储器电路和产生电路，所述存储器电路存储关于第四电压的信息，所述产生电路根据所述信息产生第四电压。
8.如权利要求7所述的电子电路，其中，至少一个所述第一电路包括PLL电路。
9.一种半导体装置，其包括半导体芯片，在所述半导体芯片中形成电子电路，
所述电子电路包括：
第一电路，每个所述第一电路包括第一场效应晶体管，所述第一场效应晶体管的源极被提供第一电压和第二电压中至少之一；以及
第二电路，每个所述第二电路与相应的一个第一电路相关联，并且根据所述第一电压和第二电压中至少之一的改变来产生施加到所述第一场效应晶体管的反向偏置电压，
所述半导体芯片具有多个块，每个块包括所述第一电路。
10.如权利要求9所述的半导体装置，其中，多个块包括被布置在所述半导体芯片的中心附近的块，所述块的面积小于布置在所述半导体芯片的边缘附近的块的面积。
CN201310495320.4A 2012-10-22 2013-10-21 电子电路和半导体装置 Expired - Fee Related CN103780112B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012233171A JP6263833B2 (ja) 2012-10-22 2012-10-22 電子回路および半導体装置
JP2012-233171 2012-10-22

Publications (2)

Publication Number Publication Date
CN103780112A true CN103780112A (zh) 2014-05-07
CN103780112B CN103780112B (zh) 2016-11-23

Family

ID=50484778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310495320.4A Expired - Fee Related CN103780112B (zh) 2012-10-22 2013-10-21 电子电路和半导体装置

Country Status (3)

Country Link
US (1) US8928396B2 (zh)
JP (1) JP6263833B2 (zh)
CN (1) CN103780112B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108140614A (zh) * 2015-07-30 2018-06-08 电路种子有限责任公司 基于互补电流场效应晶体管装置的参考产生器和电流源晶体管
TWI807186B (zh) * 2020-01-29 2023-07-01 台灣積體電路製造股份有限公司 調節供電電壓的積體電路以及方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA3031736A1 (en) 2015-07-29 2017-02-02 Circuit Seed, Llc Complementary current field-effect transistor devices and amplifiers
CN108141180A (zh) 2015-07-30 2018-06-08 电路种子有限责任公司 基于互补电流场效应晶体管装置的低噪声跨阻抗放大器
US10491177B2 (en) 2015-07-30 2019-11-26 Circuit Seed, Llc Multi-stage and feed forward compensated complementary current field effect transistor amplifiers

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0222472A2 (en) * 1985-08-14 1987-05-20 Fujitsu Limited Complementary semiconductor device with a substrate bias voltage generator
JPH0993116A (ja) * 1995-09-21 1997-04-04 Fujitsu Ltd 半導体集積回路
US6087813A (en) * 1998-11-19 2000-07-11 Mitsubishi Denki Kabushiki Kaisha Internal voltage generation circuit capable of stably generating internal voltage with low power consumption
US20020186071A1 (en) * 1999-09-13 2002-12-12 Masayuki Miyazaki Semiconductor integrated circuit device including a substrate bias controller and a current limiting circuit
CN1100324C (zh) * 1994-09-09 2003-01-29 三菱电机株式会社 具有改进的分级电源线结构的半导体存储装置
US20090091372A1 (en) * 2007-10-05 2009-04-09 Industrial Technology Research Institute System-on-a-chip and power gating circuit thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01253264A (ja) * 1988-03-31 1989-10-09 Sharp Corp 半導体集積回路
JP3107556B2 (ja) * 1990-06-01 2000-11-13 株式会社東芝 ダイナミック型半導体記憶装置
KR0150750B1 (ko) * 1995-05-19 1998-10-01 김주용 대기상태의 전력 소모를 감소시키기 위한 반도체 장치
JP4697997B2 (ja) * 2000-04-13 2011-06-08 エルピーダメモリ株式会社 内部電圧発生回路
JP2003283258A (ja) * 2002-03-20 2003-10-03 Ricoh Co Ltd 低電圧動作の基準電圧源回路
JP2006140228A (ja) * 2004-11-10 2006-06-01 Matsushita Electric Ind Co Ltd Ｍｏｓトランジスタ回路
JP4847103B2 (ja) 2005-11-07 2011-12-28 株式会社リコー ハーフバンドギャップリファレンス回路
JP2008153415A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体集積回路およびその製造方法
JP2008227155A (ja) * 2007-03-13 2008-09-25 Fujitsu Ltd 半導体装置
JP5049691B2 (ja) 2007-08-06 2012-10-17 株式会社日立製作所 半導体集積回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0222472A2 (en) * 1985-08-14 1987-05-20 Fujitsu Limited Complementary semiconductor device with a substrate bias voltage generator
CN1100324C (zh) * 1994-09-09 2003-01-29 三菱电机株式会社 具有改进的分级电源线结构的半导体存储装置
JPH0993116A (ja) * 1995-09-21 1997-04-04 Fujitsu Ltd 半導体集積回路
US6087813A (en) * 1998-11-19 2000-07-11 Mitsubishi Denki Kabushiki Kaisha Internal voltage generation circuit capable of stably generating internal voltage with low power consumption
US20020186071A1 (en) * 1999-09-13 2002-12-12 Masayuki Miyazaki Semiconductor integrated circuit device including a substrate bias controller and a current limiting circuit
US20090091372A1 (en) * 2007-10-05 2009-04-09 Industrial Technology Research Institute System-on-a-chip and power gating circuit thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108140614A (zh) * 2015-07-30 2018-06-08 电路种子有限责任公司 基于互补电流场效应晶体管装置的参考产生器和电流源晶体管
TWI807186B (zh) * 2020-01-29 2023-07-01 台灣積體電路製造股份有限公司 調節供電電壓的積體電路以及方法

Also Published As

Publication number Publication date
US20140111181A1 (en) 2014-04-24
JP2014086820A (ja) 2014-05-12
JP6263833B2 (ja) 2018-01-24
US8928396B2 (en) 2015-01-06
CN103780112B (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
JP6170584B2 (ja) 半導体装置
JP5911614B1 (ja) 負基準電圧発生回路
KR101629812B1 (ko) 다수의 게이트 트랜지스터들을 포함하는 차지 펌프 회로 및 그의 작동 방법
TWI574353B (zh) 非揮發性記憶胞結構及其裝置
CN103780112A (zh) 电子电路和半导体装置
CN103529886B (zh) 调压电路
TW201330500A (zh) 射頻切換器、應用於射頻切換器的輔助電壓產生單元和得到射頻切換器的輔助電壓的方法
US8670280B2 (en) Charge pump circuit, nonvolatile memory, data processing apparatus, and microcomputer application system
JP4405216B2 (ja) 半導体装置
CN109801653B (zh) 非挥发存储器的区块解码器与位准移位器
CN103871471B (zh) 非易失性存储器电路
JP2014140155A5 (zh)
CN101393932A (zh) 非易失性半导体存储装置
US9317053B2 (en) Voltage regulator for a flash memory
JP2013246628A (ja) 基準電圧発生回路及び基準電圧発生方法
JP6088152B2 (ja) 不揮発性メモリ、及び半導体装置
US9755632B2 (en) Cascode voltage generating circuit and method
KR100933695B1 (ko) 반도체 소자
JP5828877B2 (ja) 半導体装置
KR100948474B1 (ko) 전하 전달 소자 및 그를 이용한 차지 펌프 회로
US9190154B2 (en) Nonvolatile semiconductor memory device
TWI503954B (zh) 半導體裝置
KR20110108542A (ko) 일정 기준 전류에 대해 면적을 줄일 수 있는 기준 전압 발생기
US20120213007A1 (en) Controlling a non-volatile memory
JP2017022493A (ja) 電源回路及び電圧制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150513

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150513

Address after: Kanagawa

Applicant after: Co., Ltd. Suo Si future

Address before: Yokohama City, Kanagawa Prefecture, Japan

Applicant before: Fujitsu Semiconductor Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161123

Termination date: 20191021