JP6088152B2 - 不揮発性メモリ、及び半導体装置 - Google Patents

不揮発性メモリ、及び半導体装置 Download PDF

Info

Publication number
JP6088152B2
JP6088152B2 JP2012092459A JP2012092459A JP6088152B2 JP 6088152 B2 JP6088152 B2 JP 6088152B2 JP 2012092459 A JP2012092459 A JP 2012092459A JP 2012092459 A JP2012092459 A JP 2012092459A JP 6088152 B2 JP6088152 B2 JP 6088152B2
Authority
JP
Japan
Prior art keywords
zener zap
zener
zap
circuit
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012092459A
Other languages
English (en)
Other versions
JP2013222773A (ja
Inventor
大塚　雅之
雅之 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2012092459A priority Critical patent/JP6088152B2/ja
Priority to CN201310126527.4A priority patent/CN103377703B/zh
Priority to US13/862,290 priority patent/US9202589B2/en
Publication of JP2013222773A publication Critical patent/JP2013222773A/ja
Priority to US14/930,827 priority patent/US9461056B2/en
Application granted granted Critical
Publication of JP6088152B2 publication Critical patent/JP6088152B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes

Description

本発明は、ツェナーザップ素子（以下、ZapFuseともいう）を用いた不揮発性メモリ（以下、ＰＲＯＭともいう）、及び半導体装置に係り、特に、大容量化に伴うデータ書込み時の発熱の発生を抑えるのに好適な不揮発性メモリ、及び半導体装置に関するものである。
ツェナーザップ素子は、例えば特許文献１に記載のように、Ｎ半導体層の表面層にＰウェル領域を形成し、当該Ｐウェル領域内にＰアノード領域とＮカソード領域を形成し、これらのＰアノード領域及びＮカソード領域にそれぞれアノード電極及びカソード電極を接続した構成からなるザップダイオードに、降伏電圧以上の逆バイアス電圧を印加することによりＰＮ接合を破壊して、アノード電極とカソード電極との間を短絡して抵抗とするものである。
ツェナーザップ素子を１ビット分の記憶ユニットに用いたＰＲＯＭは、各ビットのツェナーザップ素子のザップを行ってデータを書き込むモードと、書き込んだデータを読み出すモードで動作する。読み出しモードにおいては、全ビットのツェナーザップ素子に電流を印加して各ビットのデータを読み出し、動作回路へ伝達する方法および回路構成が用いられている。
ＰＲＯＭでは、例えば特許文献２に記載のように、必要とされる記憶容量にあわせた数のツェナーザップ素子を設けている。
１つのツェナーザップ素子（ZapFuse）は、図１０のレイアウト図及び図１１の断面図において示すように、Ｎウェル、アクティブ、Ｎインプラ、Ｐインプラ、コンタクト、及びメタル配線で構成される。
図１１におけるＮアクティブは、図１０のＮウェル上に形成されたアクティブ領域にＮインプラ（例えばＰイオンやＡｓイオン注入）を行なうことにより生成された領域である。また、図１１におけるＰアクティブ（図中、「ｐａｃ」と記載）は、図１０のＮウェル上に形成されたアクティブ領域にＰインプラ（例えばＢイオンやＢＦ２イオン注入）を行なうことにより生成された領域である。
このツェナーザップ素子（ZapFuse）は、図１２に示す回路図で表される。図１２に示すように、ツェナーザップ素子ＺＡＰ０は、アノードとカソードの２端子を備えている。
なお、図１１におけるＰアクティブが図１２のアノードであり、図１１におけるＮアクティブが図１２のカソードである。
図１３においては、図１２に示したツェナーザップ素子のカソードを共通線（ノード０）にｎ（ｎは２以上の整数）個接続する場合のＰＲＯＭの回路構成を示している。
図１３において、ツェナーザップ素子ＺＡＰ１からツェナーザップ素子ＺＡＰｎまでのカソードはそれぞれ共通にノード０に接続され、ツェナーザップ素子ＺＡＰ１からツェナーザップ素子ＺＡＰｎまでのアノードは、それぞれノード１からノードｎに接続される。
図１４においては、図１３に回路構成を示したＰＲＯＭにおけるメタル配線の配線例を示している。
図１４におけるノード０〜ノードｎは、図１３におけるノード０〜ノードｎにそれぞれ対応する。
特開２００３−２０４０６９号公報 特開２００５−１８２８９９号公報
ツェナーザップ素子を１ビット分の記憶ユニットとして用いたＰＲＯＭは、特許文献１等において記載されているように、小規模で経済的、電気的に書込み可能で、書込み後の信頼性が高い等の特徴があり、ＰＲＯＭの大容量化に関しての従来技術が種々提案されている。
しかしながら、このようなＰＲＯＭの大容量化に関しての従来技術は、記憶ユニット（ツェナーザップ素子）を増やして大容量化を図る場合に面積が増大してしまうことを課題としたものであり、ツェナーザップ素子を増やすことに伴う発熱に関しては考慮されていない。
すなわち、上述の図１０〜図１４で示す構成では、ツェナーザップ素子を書込む際、ツェナー破壊により大電流が流れるため、ツェナーザップ素子は発熱し、アノードやカソードに接続された配線用のメタルは、熱により高抵抗になってしまい、さらには、エレクトロマイグレーションやストレスマイグレーションなどの配線の信頼性を悪くするという問題点があった。特に、不揮発性メモリ（ＰＲＯＭ）の大容量化に伴い、この問題は大きなものとなる。
本発明は、上記問題点を解決するために成されたものであり、ツェナーザップ素子を用いた不揮発性メモリ（ＰＲＯＭ）の大容量化に伴うデータの書込み時における発熱の増大を回避することを目的としている。
上記目的を達成するため、本発明の不揮発性メモリは、カソード領域、アノード領域、及び前記カソード領域と前記アノード領域とが重なる混在領域を各々備えた複数のツェナーザップ素子と、前記複数のツェナーザップ素子上に前記複数のツェナーザップ素子の各々の前記混在領域の全体を覆うように形成され、前記複数のツェナーザップ素子の各々のカソード領域に共通接続されたメタル配線と、を備えている。
一方、上記目的を達成するため、本発明の半導体装置は、前記不揮発性メモリと、該不揮発性メモリを用いてデータの書込み及び読出しを行なう中央処理装置と、を備えている。
本発明によれば、ツェナーザップ素子（ZapFuse）を用いた不揮発性メモリ（ＰＲＯＭ）の大容量化に伴うデータの書込み時における発熱の増大を回避することが可能となり、本発明の不揮発性メモリ（ＰＲＯＭ）を設けた半導体装置及び電子機器の動作の安定化を図ることができる。
実施の形態に係る不揮発性メモリの構成例を示すレイアウト図である。 図１におけるツェナーザップ素子の構成例を示すレイアウト図である。 図２におけるツェナーザップ素子の断面構成例を示す断面図である。 図１における不揮発性メモリの構成例を示す断面図である。 図１における不揮発性メモリを用いた記憶素子回路の構成例を示す回路図である。 図５における記憶素子回路の構成例を示すレイアウト図である。 図５における記憶素子回路を用いた不揮発性メモリの構成例を示す回路図である。 実施の形態に係る不揮発性メモリの他の構成例を示すレイアウト図である。 実施の形態に係る不揮発性メモリを具備した半導体装置の構成例を示すブロック図である。 従来のツェナーザップ素子の構成例を示すレイアウト図である。 図１０におけるツェナーザップ素子の断面構成例を示す断面図である。 図１１におけるツェナーザップ素子の回路構成例を示す回路図である。 図１２におけるツェナーザップ素子を複数用いた不揮発性メモリの構成例を示す回路図である。 図１３における不揮発性メモリの構成例を示すレイアウト図である。
以下、図を用いて本発明の実施の形態について説明する。
図１は、本実施の形態に係る不揮発性メモリ（図中、「ＰＲＯＭ」と記載）１の構成を示しており、不揮発性メモリ１は、各々カソード領域Ｃ０〜Ｃｎに接続された電極２０〜２ｎ及びアノード領域Ａ１〜Ａｎに接続された電極３１〜３ｎを備えたツェナーザップ素子ＺＡＰ１〜ＺＡＰｎ（ｎは２以上の整数）と、メタル配線４と、を備えている。
ツェナーザップ素子ＺＡＰ１〜ＺＡＰｎは、図２、図３で構成を示すツェナーザップ素子である。
この図２、図３で示すツェナーザップ素子と、従来技術の説明において図１０、図１１で示したツェナーザップ素子との相違点は、図２における斜線部分、すなわち、図３におけるＮアクティブとＰアクティブの重なり部分（混在領域）を備えている点である。
このように、本実施形態の不揮発性メモリ１においては、Ｎインプラにより生成されたＮアクティブ領域とＰインプラにより生成されたＰアクティブ領域とが混在した領域が設けられており、メタル配線４は、少なくともウェル上における当該カソード領域とアノード領域との混在部分（図中の斜線部分）を覆うように形成されている。
なお、この重なり部分（混在領域）の幅ＬはＰアクティブ及びＮアクティブの各々のアクティブ幅より広く形成されている。
また、本ツェナーザップ素子では、このＮアクティブとＰアクティブとが混在した部分のいずれかをツェナー破壊することでデータの書込みが行なわれる。また、ＮアクティブとＰアクティブとが混在した部分の幅（Ｌ）は、製造工程で調整され、幅が小さいほどツェナー破壊し易い領域となる。
このように、ＮアクティブとＰアクティブとが混在した部分が、Ｐアクティブの両側に存在する構成で１つのツェナーザップ素子が形成されている。
図１に示すように、メタル配線４は、ビア５を介して各電極２０〜２ｎに共通接続されており、各電極２０〜２ｎを介してカソード領域に書込み用及び読出し用の電圧を供給する。また、各ツェナーザップ素子ＺＡＰ１〜ＺＡＰｎの各々のアノード領域には電極３１〜３ｎが接続されており、各電極３１〜３ｎは、図示されていないデータの書込み又はデータの読出しを行なう回路に接続されている。
また、ツェナーザップ素子ＺＡＰ１〜ＺＡＰｎの各々は、２つのカソード領域と、この２つのカソード領域間に形成された１つのアノード領域と、を備え、２つのカソード領域の１つを隣のツェナーザップ素子とで共有し、メタル配線４に並列に接続されている。メタル配線４は、アノード領域とカソード領域のＰＮ接合部の長手方向に延在している。
以下、このような構成の不揮発性メモリ１におけるデータの書込み動作について説明する。
例えばツェナーザップ素子ＺＡＰ１にデータを書込む場合、メタル配線４には書込み用の電圧ＨＶを印加する。ツェナーザップ素子ＺＡＰ１〜ＺＡＰｎの各々のカソード領域は、電極２０〜２ｎを介してビア５でメタル配線４と接続されているため、それぞれＨＶの電位となる。
この状態で、ツェナーザップ素子ＺＡＰ１のアノード領域に接続された電極３１を接地レベルとして、ツェナーザップ素子ＺＡＰ２〜ＺＡＰｎの各々のアノード領域に接続された電極３２〜３ｎをハイインピーダンスにすることで、ツェナーザップ素子ＺＡＰ１のカソード領域とアノード領域間のみに電圧ＨＶが印加されるため、ツェナーザップ素子ＺＡＰ１にデータが書込まれる。
この時、ツェナーザップ素子ＺＡＰ１上にはメタル配線４が配置されており、メタル配線４は熱伝導効率が高いので、ツェナーザップ素子ＺＡＰ１へのデータの書込みによりツェナーザップ素子ＺＡＰ１が発熱しても、メタル配線４により放熱される。
以下同様に、書込み対象のツェナーザップ素子のアノード領域に接続された電極の電位を接地レベルとすると共に、書込み対象のツェナーザップ素子以外のツェナーザップ素子のアノード領域に接続された電極をハイインピーダンスとすることで、書込み対象のツェナーザップ素子にデータが書き込まれる。
このように、本例の不揮発性メモリ１によれば、従来の不揮発性メモリのレイアウトに比べ、メタル配線４を必要とするが、当該メタル配線４がツェナーザップ素子上に配置されているため、ツェナーザップ素子におけるデータ書込み時に発生する熱を効率良く放熱させることができる。それによりツェナーザップ素子へのデータ書込み時の配線抵抗の増加や、更にはエレクトロマイグレーションやストレスマイグレーションなどの配線の信頼性低下を防ぐことができる。
図４は、図１における不揮発性メモリ１の断面図であり、各Ｎアクティブ領域（カソード）は、第１の絶縁層上に設けられた第１メタル配線２１〜２ｎにコンタクトにより個別に接続され、さらに、第１メタル配線から、第２の絶縁層上に設けられた図１におけるノード０としてのメタル配線４（図中、「第２メタル配線」と記載）にビア５０〜５ｎを介して共通に接続されている。
また、各Ｐアクティブ領域ｐａｃ（アノード）は、第１の絶縁層上に設けられたノード３１〜３ｎとしてのメタル配線にコンタクトにより個別に接続されている。
次に、図５〜図７を用いて、図１，図４に示す構成の不揮発性メモリ１を用いたＰＲＯＭ回路の回路構成について説明する。
図５は、図１に示した不揮発性メモリを用いたＰＲＯＭ回路１０の構成を示しており、不揮発性メモリ回路１０は、書込み用電源供給回路２０、読出し用電源供給回路３０、書込み用電源供給回路２０からのデータ書込み用の電圧または読出し用電源供給回路３０からのデータ読出し用の電圧を選択的に供給するための電源線１１（以下、ノード０ともいう）、電源線１１と図示していない接地レベルに接続された基準電源線間に各々並列に接続された図２に詳細を示す１ビットのデータを記憶するｎ（ｎは２以上の整数）個の記憶素子部としてのユニットセル１２１〜１２ｎ、外部に設けられた制御部から入力される各信号（ｄｂ，ｒｄｂ，ｓｅｌｂ１〜ｓｅｌｂｎ）を各ユニットセル１２１〜１２ｎに入力する信号線１３,１４，１５１〜１５ｎ、及び、データの読出し時にユニットセル１２１〜１２ｎからの出力電流が出力線１６（以下、ノード１ともいう）を介して入力されるディテクター１７を備えている。
図５における各ユニットセル１２１〜１２ｎは同一の構成であるので、図６において、ｋ（＝１，２，…，ｎ）番目のユニットセルについて説明する。
ユニットセルは、ノード０（電源線１１）にカソードが接続されたツェナーザップ素子ＺＡＰｋ、ツェナーザップ素子ＺＡＰｋのアノードに接続されて、データ書込み時にツェナーザップ素子ＺＡＰｋを接地レベルの基準電位ＶＳＳに接続するトランジスタＮＭＯＳ０、及び、ツェナーザップ素子ＺＡＰｋのアノードに接続されて、データ読み出し時にツェナーザップ素子ＺＡＰｋをノード１（出力線１６）に接続するトランジスタＮＭＯＳ１を備えている。さらに、本例では、データの書込み動作と読み出し動作に応じてトランジスタＮＭＯＳ０とトランジスタＮＭＯＳ１を制御するＮＯＲ回路ＮＯＲ０とＮＯＲ回路ＮＯＲ１とを備えている。
図６における信号ｄｂは書込み指示信号、信号ｓｅｌｂｋはｋ番目のユニットセルを選択するための選択指示信号、及び信号ｒｄｂは読出し指示信号であり、各々、図示していない制御部から図５に示す信号線１３、信号線１５ｋ、信号線１４を介してＮＯＲ回路ＮＯＲ０とＮＯＲ回路ＮＯＲ１の各々の端子に入力される。
また、トランジスタＮＭＯＳ０とトランジスタＮＭＯＳ１はＮチャネルＭＯＳトランジスタであり、基準電位ＶＳＳは接地レベル（グラウンド）である。
ツェナーザップ素子ＺＡＰｋは、カソードが電源線（ノード０）、アノードがトランジスタＮＭＯＳ０とトランジスタＮＭＯＳ１の各々のドレインに共通に接続されている。
トランジスタＮＭＯＳ０のゲートは、ＮＯＲ回路ＮＯＲ０の出力端子と接続され、ソースは基準電源線１８を介して基準電位ＶＳＳ（接地レベル）に接続されている。トランジスタＮＭＯＳ１のゲートは、ＮＯＲ回路ＮＯＲ１の出力端子と接続され、ソースは出力線（ノード１）１６と接続されている。
ＮＯＲ回路ＮＯＲ０の一方の入力端子には信号ｄｂが入力され、他方の入力端子はＮＯＲ回路ＮＯＲ１の一方の入力端子と共通に接続され信号ｓｅｌｂｋが入力される。また、ＮＯＲ回路ＮＯＲ１の他方の入力端子には信号ｒｄｂが入力される。
ツェナーザップ素子ＺＡＰｋは、書込み前はダイオードとして動作するためカソードからアノードへ電流は流れず、書込み後はショートするため、カソードからアノードへ電流を流す。
なお、ＮＯＲ回路ＮＯＲ０及びＮＯＲ回路ＮＯＲ１を含む論理回路は、ユニットを選択する信号ｓｅｌｂｋに基づき書込み時には、対応するトランジスタＮＭＯＳ０をオンさせるように動作し、読出し時には、対応するトランジスタＮＭＯＳ１をオンさせるように動作するものであれば、当構成に限定されない。
図５の不揮発性メモリ回路１０は、図６に示すユニットセルを電源線１１（ノード０）と出力線１６（ノード１）との間にｎ個並列接続して構成されており、上述したように、ユニットセル１２１〜１２ｎ、書込み用電源供給回路２０、読出し用電源供給回路３０、ディテクター１７を備えている。
書込み用電源供給回路２０は、ツェナーザップ素子の書込み時に外部電源からの書込み用電圧（ＨＶ）を供給する回路であり、読出し用電源供給回路３０は、ツェナーザップ素子の読出し時に外部電源からの読出し用電圧（ＩＶＣ）を供給する回路である。ディテクター１７は、ツェナーザップ素子を流れた電流を検出して電圧に変換する回路である。
図５における信号ｄｂが伝送される信号線１３は、各ユニットセル１２１〜１２ｎの図６に例示するＮＯＲ回路ＮＯＲ０における信号ｄｂが入力される端子へ共通に接続され、信号ｓｅｌｂ１〜ｓｅｌｂｎが伝送される信号線１５１〜１５ｎは、ユニットセル１２１〜１２ｎの図６に例示するＮＯＲ回路ＮＯＲ０とＮＯＲ回路ＮＯＲ１における信号ｓｅｌｂｋが入力される各々の端子に接続され、信号ｒｄｂが伝送される信号線１４は、ユニットセル１２１〜１２ｎの図６に例示するＮＯＲ回路ＮＯＲ１における信号ｒｄｂが入力される端子へ共通に接続される。
電源線１１は、各ユニットセル１２１〜１２ｎにおける図６に例示したノード０として共通に接続され、出力線１６は、各ユニットセル１２１〜１２ｎにおける図６に例示するノード１としてディテクター１７の入力へ共通に接続される。
このような構成からなる不揮発性メモリ回路１０の動作説明を行なう。
まず、ツェナーザップ素子ＺＡＰｋにデータを書込む動作に関して説明する。ここでは、図５のユニットセル１２ｋへのデータ書込み動作について説明する。
ツェナーザップ素子ＺＡＰｋへのデータの書込み時には、カソードに電源電圧より高い電圧（ＨＶ）を印加してツェナー破壊させるので、電源線１１（ノード０）を電圧ＨＶとする。そして、信号ｓｅｌｂｋを接地レベル（Ｌ）としてユニットセル１２ｋが選択されるようにし、信号ｄｂをＬ、信号ｒｄｂをＨとする。
このような信号状態の場合、図６におけるＮＯＲ回路ＮＯＲ０の出力はＨ、ＮＯＲ回路ＮＯＲ１の出力はＬとなり、トランジスタＮＭＯＳ０はオン、トランジスタＮＭＯＳ１はオフとなる。
これにより、ツェナーザップ素子ＺＡＰｋのアノードが接地レベルの基準電位ＶＳＳに接続され、ツェナーザップ素子ＺＡＰｋがツェナー破壊され、データが書込まれる。その他のツェナーザップ素子についても同様にデータの書込みを行なうことができる。
本例の不揮発性メモリ回路１０においては、図１，図４に示すように、各ユニットセル１２１〜１２ｎにおける各々のツェナーザップ素子上にはメタル配線４が配置されており、メタル配線４は熱伝導効率が高いものであり、このデータの書込みによりツェナーザップ素子が発熱しても、メタル配線４において放熱される。
次に、読出し動作に関して、ユニットセル１２ｋのツェナーザップ素子は書込み済み（以降、データ１）、ユニットセル１２ｋ＋１のツェナーザップ素子は未書込み（以降、データ０）の場合を例に説明する。
図５における信号ｄｂ、ｒｄｂ、ｓｅｌｂ１〜ｓｅｌｂｎとしてそれぞれＨの信号が入力され、電源線１１（ノード０）と出力線１６（ノード１）は接地レベルとする。
ユニットセル１２１〜１２ｎは、図６において、信号ｓｅｌｂｋがＨ、信号ｄｂがＨ、信号ｒｄｂがＨのため、ＮＯＲ回路ＮＯＲ０とＮＯＲ回路ＮＯＲ１は共にＬを出力し、トランジスタＮＭＯＳ０とトランジスタＮＭＯＳ１は共にオフ（以下、ＯＦＦともいう）となり、ツェナーザップ素子のデータに関わらず、ツェナーザップ素子の電流はディテクター１７へ流れない。
この状態から信号ｒｄｂとしてＬが入力されると、読出し用電源供給回路３０からノード０（電源線１１）にＩＶＣの電位が供給されると共に、ディテクター１７からノード１（出力線１６）に０．３Ｖ程度の電位が供給される。
次に、図５の信号ｓｅｌｂｋが信号線１５ｋを介してＬとして入力されるとする。この場合、ユニットセル１２ｋ以外の各ユニットセルでは、図６において、信号ｓｅｌｂｋ以外の信号がＨ、信号ｄｂはＨ、信号ｒｄｂはＬのため、ＮＯＲ回路ＮＯＲ０とＮＯＲ回路ＮＯＲ１は共にＬを出力し、トランジスタＮＭＯＳ０とトランジスタＮＭＯＳ１は共にＯＦＦとなり、ツェナーザップ素子のデータに関わらず、ツェナーザップ素子の電流はディテクター１７へ流れない。
これに対して図５のユニットセル１２ｋでは、図６において信号ｓｅｌｂｋがＬ、信号ｄｂはＨ、信号ｒｄｂはＬのため、ＮＯＲ回路ＮＯＲ０はＬを出力、ＮＯＲ回路ＮＯＲ１はＨを出力し、トランジスタＮＭＯＳ０はＯＦＦ、トランジスタＮＭＯＳ１はＯＮとなり、ユニットセル１２ｋのツェナーザップ素子はデータ１のため、ノード１（出力線１６）に電流が流れる。
この時、ツェナーザップ素子を流れる電流はリファレンス電流の倍であるため、ノード１（出力線１６）の電位は、０．３Ｖよりも高い電位になる。ディテクター１７からは高電位（Ｈ）が出力される。
なお、ディテクター１７において負帰還回路を構成して振幅制御を行なうことにより、データの読み取り動作におけるノード１（出力線１６）の電圧上昇を、予め定められた電圧振幅内の電圧に抑えことができる。
次に、図５における信号線１５ｋからユニットセル１２ｋに信号ｓｅｌｂｋとしてＨが入力され、信号線１５ｋ＋１からユニットセル１２ｋ＋１に信号ｓｅｌｂｋ＋１としてＬが入力されるとする。この場合、ユニットセル１２ｋ＋１以外の各ユニットセルでは、図６において信号ｓｅｌｂｋ＋１以外の信号がＨ、信号ｄｂはＨ、信号ｒｄｂはＬのため、ＮＯＲ回路ＮＯＲ０とＮＯＲ回路ＮＯＲ１は共にＬを出力し、トランジスタＮＭＯＳ０とトランジスタＮＭＯＳ１は共にＯＦＦとなり、ツェナーザップ素子のデータに関わらず、ツェナーザップ素子の電流はディテクター１７へ流れない。
これに対してユニットセル１２ｋ＋１では、図６において、信号ｓｅｌｂｋ＋１がＬ、信号ｄｂはＨ、信号ｒｄｂはＬのため、ＮＯＲ回路ＮＯＲ０はＬを出力、ＮＯＲ回路ＮＯＲ１はＨを出力し、トランジスタＮＭＯＳ０はＯＦＦ、トランジスタＮＭＯＳ１はＯＮとなる。
ここで、ユニットセル１２ｋ＋１のツェナーザップ素子はデータ０のため電流は流れない。このため、図５においてノード１（出力線１６）の電位は、電位０．３Ｖよりも低い電位になる。その結果、ディテクター１７からはＬが出力される。
以下同様に、読出し対象のツェナーザップ素子の選択信号をＬとすると共に、読出し対象のツェナーザップ素子以外のツェナーザップ素子の選択信号をＨとすることで、読出し対象のツェナーザップ素子に書き込まれたデータを読出すことができる。
図７は、図１における不揮発性メモリ１を用いた図５におけるＰＲＯＭ回路１０のユニットセルのレイアウト例を示しており、図７において書込み・読出し回路６１〜６ｎは、書込み・読出し回路６１で例示するように、図６で示すユニットセルを構成するツェナーザップ素子ＺＡＰｋを除いた各回路要素からなるものである。
このように、図５におけるＰＲＯＭ回路１０に、図１に示す構成の不揮発性メモリ１を用いることにより、データ書込み動作時におけるツェナーザップ素子ＺＡＰｋのツェナー破壊に伴い発生した熱を、メタル配線４で放熱させることができる。
図８は、実施の形態に係る不揮発性メモリの他の構成例を示しており、図１における不揮発性メモリの複数を１つのメタル配線で覆った構成となっている。このような構成により、不揮発性メモリの大容量化に対応している。
図８においては、複数個列状にツェナーザップ素子が形成されたツェナーザップ素子群が隣り合って複数設けられている。そして、電源線としてのメタル配線４は、隣り合う複数のツェナーザップ素子群が形成される領域に亘って形成されている。
図中の論理回路は、図６におけるＮＯＲ回路を備えて構成され、図中の左下に示す破線部分は、図６におけるＮＯＭＯＳトランジスタを備えた回路であり、例えば、図６におけるトランジスタＮＯＭＯＳ０のソースが図８のグランド線（ＶＳＳ）に接続され、図８のノード１には、図６におけるトランジスタＮＯＭＯＳ１のソースが接続されている。
さらに、図６のトランジスタＮＭＯＳ０に接続されるグランド線（ＶＳＳ）が、隣り合う図６のトランジスタＮＭＯＳ０と共通接続され、電源線（メタル配線４）と同様にして、ツェナーザップ素子のアノード領域とカソード領域のＰＮ接合部の長手方向に延在している。
このように、図８の実施の形態に係る不揮発性メモリの構成では、一端がグランド線に接続され他端がツェナーザップ素子のアノードに接続されたトランジスタを備え、グランド線は、メタル配線からなる電源線に隣り合って形成されている。
そして、複数のツェナーザップ素子が第１の方向に連続して配置される第１のツェナーザップ素子群と、第１のツェナーザップ素子とは別の複数のツェナーザップ素子が第１の方向に連続して配置される第２のツェナーザップ素子群と、を備え、メタル配線（電源線）が、第１のツェナーザップ素子群と第２のツェナーザップ素子群に亘って形成されている。
また、一端がグランド線に接続され、他端がツェナーザップ素子のアノードに接続された図６に示すトランジスタＮＭＯＳ０を備え、グランド線は、第１の方向に亘って形成されると共に複数形成され、メタル配線は、グランド線間に配置されている。
このような構成で、２つのグランド線間に、メタル配線４（電源線）が形成されており、図８の構成とすることにより、より一層の放熱効果を得ることが可能となる。
次に、このような不揮発性メモリ回路１０を用いた半導体装置に関して、図９を用いて説明する。
図９において、本例の半導体装置９０は、ＣＰＵ９１、ＲＡＭ９２、本発明に係るＰＲＯＭ９３、タイマー（図中、「ＴＩＭＥＲ」と記載）９４、シリアルインターフェース（図中、「ＳＥＲＩＡＬ ＩＦ」と記載）９５、パラレルインターフェース（図中、「ＰＡＲＡＬＬＥＬ ＩＦ」と記載）９６、ＡＤコンバータ（図中、「Ａ／Ｄ」と記載）９７、及びＤＡコンバータ（図中、「Ｄ／Ａ」と記載）９８が、ＢＵＳ９９を介して接続されている。
例えば、ＲＡＭ９２は１０２４バイト、ＰＲＯＭ９３は６０Ｋバイト等の容量からなり、ＣＰＵ９１（中央処理装置）は、シリアルインターフェース９５、またはパラレルインターフェース９６を介して接続された外部装置からの制御信号に基づき、ＰＲＯＭ９３に対してプログラムやデータ等の書込み及読出しを行なう。
このような半導体装置９０は、例えば、自動車制御用の各種コントロール基板、製造装置の各種コントロール基板、携帯電話等の各種電子機器に設けられる。
以上、図を用いて説明したように、図１に示す本例の不揮発性メモリ１は、ウェル上に形成されたカソード領域とアノード領域とを備えた複数のツェナーザップ素子ＺＡＰ１〜ＺＡＰｎと、複数のツェナーザップ素子ＺＡＰ１〜ＺＡＰｎ上に形成され、ビア５を介して各々のカソード領域の電極２０〜２ｎに共通接続されてカソード領域に書込み用の電圧を供給するメタル配線４と、を備えている。
そして、メタル配線４は、少なくともウェル上におけるカソード領域とアノード領域との重なり部分を覆うように形成されている。
また、複数のツェナーザップ素子ＺＡＰ１〜ＺＡＰｎの各々は、２つのカソード領域と、この２つのカソード領域間に形成された１つのアノード領域と、を備え、２つのカソード領域の１つを隣のツェナーザップ素子間で共有し、メタル配線４に並列に接続された構成となっている。
これにより、本例の不揮発性メモリ１では、データ書込み動作時におけるツェナーザップ素子ＺＡＰ１〜ＺＡＰｎのツェナー破壊に伴い発生する熱を、メタル配線４で放熱させることができるので、ツェナーザップ素子を用いた不揮発性メモリ（ＰＲＯＭ）の大容量化に伴う発熱の増大を回避することが可能となり、当該不揮発性メモリ（ＰＲＯＭ）を設けた半導体装置及び電子機器の動作の安定化を図ることができる。
なお、本発明は、各図を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、本例では、図５で説明した不揮発性メモリ回路１０においては、読出し動作と書込み動作以外の時、ノード０とノード１は接地レベルになる例を説明したが、書込み動作以外の時は常に、ノード０はＩＶＣ、ノード１は０．３Ｖ程度のディテクター入力電圧レベルとすることで、信号ｒｄｂとして入力される信号がＨからＬに切り替わった時の遅延時間を無くすこともできる。
また、図５に示した不揮発性メモリ回路１０では、書込み用電源供給回路２０からＨＶ、読出し用電源供給回路３０からＩＶＣを供給する例を説明したが、パッドから直接供給しても良い。
また、本例では、１層からなるツェナーザップ素子（ZapFuse）上にメタル配線４が配置された例を示しているが、多層配線の場合にも、各層のツェナーザップ素子上に各々メタル配線を配置することも可能であり、これにより配線効率の向上を期待することができる。
また、本例の不揮発性メモリでは、２つのカソード領域と１つのアノード領域とのそれぞれの間に、カソード領域とアノード領域が混在する領域を設けた構成としているが、カソード領域と１つとする構成としても良い。
１ 不揮発性メモリ
２０〜２ｎ 電極（カソード）
３１〜３ｎ 電極（アノード）
４ メタル配線（ノード０）
５，５０〜５ｎ ビア
６１〜６ｎ 書込み・読出し回路
１０ 不揮発性メモリ回路（ＰＲＯＭ回路）
１１ 電源線
１３,１４，１５１〜１５ｎ 信号線
１２１〜１２ｎ ユニットセル（記憶素子部）
１６ 出力線
１７ ディテクター
１８ 基準電源線（基準電位ＶＳＳ）
２０ 書込み用電源供給回路
３０ 読出し用電源供給回路
ｄｂ,ｒｄｂ,ｓｅｌ１〜ｓｅｌｎ,ｓｅｌｂｋ 信号
ＮＭＯＳ０〜ＮＭＯＳ７ トランジスタ（Ｎチャネルトランジスタ）
ＮＯＲ０，ＮＯＲ１ ＮＯＲ回路
ＰＭＯＳ０〜ＰＭＯＳ３ トランジスタ（Ｐチャネルトランジスタ）
ＺＡＰ１〜ＺＡＰｎ，ＺＡＰｋ ツェナーザップ素子（ZapFuse）

Claims (7)

  1. カソード領域、アノード領域、及び前記カソード領域と前記アノード領域とが重なる混在領域を各々備えた複数のツェナーザップ素子と、
    前記複数のツェナーザップ素子上に前記複数のツェナーザップ素子の各々の前記混在領域の全体を覆うように形成され、前記複数のツェナーザップ素子の各々のカソード領域に共通接続されたメタル配線と、
    を備えた不揮発性メモリ。
  2. 前記複数のツェナーザップ素子の各々は、２つのカソード領域と、該２つのカソード領域間に形成された１つの前記アノード領域と、を備え、前記２つのカソード領域の１つを隣のツェナーザップ素子間で共有した
    請求項１記載の不揮発性メモリ。
  3. 前記メタル配線は、前記アノード領域と接続される配線よりも上層に形成された
    請求項１または請求項２に記載の不揮発性メモリ。
  4. 一端がグランド線に接続され他端が前記ツェナーザップ素子のアノードに接続されたトランジスタを備え、
    前記グランド線は、前記メタル配線に隣り合って形成された
    請求項１から請求項３のいずれか１項に記載の不揮発性メモリ。
  5. 前記複数のツェナーザップ素子が、第１の方向に連続して配置される第１のツェナーザップ素子群と、
    前記第１のツェナーザップ素子群とは別の複数のツェナーザップ素子が、第１の方向に連続して配置される第２のツェナーザップ素子群と、を備え、
    前記メタル配線は、前記第１のツェナーザップ素子群と前記第２のツェナーザップ素子群に亘って形成される
    請求項１から請求項４のいずれか１項に記載の不揮発性メモリ。
  6. 一端がグランド線に接続され、他端が前記ツェナーザップ素子のアノードに接続されたトランジスタを備え、
    前記グランド線は、前記第１の方向に亘って形成されると共に複数形成され
    前記メタル配線は、前記グランド線間に配置される
    請求項５記載の不揮発性メモリ。
  7. 請求項１から請求項６のいずれか１項に記載の不揮発性メモリと、該不揮発性メモリを用いてデータの書込み及び読出しを行なう中央処理装置と、を備えた半導体装置。
JP2012092459A 2012-04-13 2012-04-13 不揮発性メモリ、及び半導体装置 Active JP6088152B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012092459A JP6088152B2 (ja) 2012-04-13 2012-04-13 不揮発性メモリ、及び半導体装置
CN201310126527.4A CN103377703B (zh) 2012-04-13 2013-04-12 非易失性存储器及半导体装置
US13/862,290 US9202589B2 (en) 2012-04-13 2013-04-12 Non-volatile memory and semiconductor device
US14/930,827 US9461056B2 (en) 2012-04-13 2015-11-03 Non-volatile memory and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012092459A JP6088152B2 (ja) 2012-04-13 2012-04-13 不揮発性メモリ、及び半導体装置

Publications (2)

Publication Number Publication Date
JP2013222773A JP2013222773A (ja) 2013-10-28
JP6088152B2 true JP6088152B2 (ja) 2017-03-01

Family

ID=49324937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012092459A Active JP6088152B2 (ja) 2012-04-13 2012-04-13 不揮発性メモリ、及び半導体装置

Country Status (3)

Country Link
US (2) US9202589B2 (ja)
JP (1) JP6088152B2 (ja)
CN (1) CN103377703B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6103815B2 (ja) * 2012-04-13 2017-03-29 ラピスセミコンダクタ株式会社 不揮発性メモリ回路、及び半導体装置
CN114551238A (zh) * 2022-04-28 2022-05-27 广州粤芯半导体技术有限公司 集成在半导体结构中的烧录器的制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56126962A (en) * 1980-03-11 1981-10-05 Nippon Telegr & Teleph Corp <Ntt> Field programmable array semiconductor device
US4451839A (en) * 1980-09-12 1984-05-29 National Semiconductor Corporation Bilateral zener trim
JPS59132159A (ja) * 1983-01-18 1984-07-30 Nec Corp 接合破壊書込み型半導体記憶装置
JPS61240673A (ja) * 1985-04-18 1986-10-25 Nec Corp 接合短絡型プログラマブルリ−ドオンリ−メモリ
JPH04348068A (ja) * 1991-03-18 1992-12-03 Toshiba Corp 半導体記憶装置
US5818749A (en) * 1993-08-20 1998-10-06 Micron Technology, Inc. Integrated circuit memory device
JP3501416B2 (ja) * 1994-04-28 2004-03-02 忠弘 大見 半導体装置
JP3802239B2 (ja) 1998-08-17 2006-07-26 株式会社東芝 半導体集積回路
JP3349475B2 (ja) 1999-07-23 2002-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002164513A (ja) * 2000-11-28 2002-06-07 Nippon Precision Circuits Inc 半導体不揮発性メモリ装置及びその書込み方法
DE10163484A1 (de) * 2001-12-21 2003-07-10 Austriamicrosystems Ag Zenerdiode, Zenerdiodenschaltung und Verfahren zur Herstellung einer Zenerdiode
JP4136372B2 (ja) 2002-01-04 2008-08-20 富士電機デバイステクノロジー株式会社 半導体装置
JP2005182899A (ja) 2003-12-18 2005-07-07 Matsushita Electric Ind Co Ltd ワンタイムｐｒｏｍ回路
US7145255B2 (en) * 2004-08-26 2006-12-05 Micrel, Incorporated Lateral programmable polysilicon structure incorporating polysilicon blocking diode
CN101452938B (zh) * 2007-11-30 2010-11-03 上海华虹Nec电子有限公司 一次可编程非挥发性存储器单元
JP4482039B2 (ja) * 2008-01-11 2010-06-16 株式会社東芝 抵抗変化型メモリ
JP2009283602A (ja) * 2008-05-21 2009-12-03 Toshiba Corp 不揮発性半導体メモリ
US9331211B2 (en) * 2009-08-28 2016-05-03 X-Fab Semiconductor Foundries Ag PN junctions and methods

Also Published As

Publication number Publication date
CN103377703B (zh) 2019-03-15
US20130272051A1 (en) 2013-10-17
JP2013222773A (ja) 2013-10-28
US9202589B2 (en) 2015-12-01
CN103377703A (zh) 2013-10-30
US9461056B2 (en) 2016-10-04
US20160056163A1 (en) 2016-02-25

Similar Documents

Publication Publication Date Title
CN110036484B (zh) 电阻式随机存取存储器单元
US9264044B2 (en) Programmable logic circuit and nonvolatile FPGA
US8482980B2 (en) Memory array and method of operating the same
JP5590842B2 (ja) 半導体記憶装置および半導体記憶装置の制御方法
US10103716B2 (en) Data latch circuit
TW201620170A (zh) 電阻式隨機存取記憶體結構及電阻式隨機存取記憶體的操作方法
US11915760B2 (en) Semiconductor storage device
JP2008146800A (ja) 不揮発性半導体記憶装置の消去回路
JP2016129081A (ja) 再構成可能な回路
RU2563548C2 (ru) Радиационно-стойкая энергонезависимая программируемая логическая интегральная схема
JP6088152B2 (ja) 不揮発性メモリ、及び半導体装置
US9691498B2 (en) Semiconductor integrated circuit
US6459615B1 (en) Non-volatile memory cell array with shared erase device
US9928921B2 (en) Non-volatile memory, semiconductor device and reading method
WO2020158531A1 (ja) 記憶装置およびプログラミング方法
US9734875B2 (en) Semiconductor memory apparatus
JP5023177B2 (ja) 半導体記憶装置
TWI541826B (zh) 字元線驅動器電路及使用其之小型記憶體
KR100431482B1 (ko) 반도체 기판 상에 형성된 웰 영역 내에 ｍｏｓ 구조의불휘발성 메모리 셀어레이를 포함하는 반도체 기억 장치
JP2013186920A (ja) 不揮発性半導体記憶装置及びメモリシステム
JP2005079594A (ja) 半導体集積回路
JP2012238626A (ja) 多値ｒｏｍセル及び半導体装置
US20150256180A1 (en) Field programmable gate array and switch structure thereof
JP2021150600A (ja) 半導体記憶装置
CN113540045A (zh) 一种反熔丝电路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170203

R150 Certificate of patent or registration of utility model

Ref document number: 6088152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150