CN103579221B - 显示面板 - Google Patents

Abstract

本发明公开了一种显示面板。基本矩形的显示面板包括在矩形形状的第一主轴方向上延伸的第一边缘和在矩形形状的第二主轴方向上延伸的第二边缘，第二方向不同于第一方向。显示面板包括：多条栅极线，在第一方向上延伸；栅极线驱动器，包括顺序地彼此连接的多个主级，并且被构造为向栅极线输出栅极信号，其中，栅极线驱动器还包括沿着第二边缘按行布置且不连接到所述多条栅极线的一个或多个虚设级，其中，包括在主级中的多个薄膜晶体管的布局排列不同于包括在所述至少一个虚设级中的对应的薄膜晶体管的对应的布局排列。

Description

显示面板

技术领域

本发明的公开涉及一种显示装置。详细地讲，本发明涉及一种包括具有新型构造的栅极线驱动器的显示装置。

背景技术

通常，液晶显示器（LCD）或其它的这种平板型显示装置包括由像素单元的矩阵构成的显示区域，其中，像素单元是用来显示期望的图像的单位元件。另外，该显示器包括对像素单元进行寻址和驱动的一套驱动器电路。驱动器单元典型地包括：数据线驱动器，被构造为通过相应的数据线向像素单元的列施加相应的数据电压；栅极线驱动器，被构造为通过相应的栅极线向像素单元的行施加相应的栅极信号，其中，行选择和数据线驱动的组合可以用来选择性地控制将数据电压传递到像素单元中的被期望的像素单元。在一类实施例中，栅极线驱动器和数据线驱动器之一或二者以一个或多个单片集成电路芯片的形式安装在印刷电路板（PCB）上，其中，所述单片集成电路芯片将柔性互连膜连接到显示面板及其面板上像素单元。在同类或可替换类型的实施例中，至少栅极线驱动器以直接安装在显示面板上的一个或多个单片集成电路芯片的形式设置。在另一类实施例中，至少栅极线驱动器以直接集成在显示面板中的单片集成电路的形式设置，而不使用分立的IC芯片。在至少栅极线驱动器以单片集成的、面板上电路的形式设置的情况下，栅极线驱动器电路占据面板的一部分区域，面板还支持着显示区域（DA）及其单位像素元件。近来，市场开始要求移动装置（例如，智能电话）具有基本上在整个显示面板上方延伸的水平显示区域而仅允许相对小的外围区域位于显示区域附近并围绕显示区域。因此，外围区域太大的面板变得不是所期望的，因而，至少具有以直接集成在显示面板的外围区域中的单片集成电路的形式设置的栅极线驱动器的这类实施例开始变得不受欢迎。

另外，在另一类实施例中，例如，大面积TV监视器等的趋势是通过使多个较小的面板一起进行铺设来形成大面积装置。市场也欢迎位于显示区域附近且围绕显示区域的外围区域非常小的面板，因此，至少栅极线驱动器以直接集成在显示面板的外围区域中的单片集成电路的形式设置的这类实施例开始不受欢迎。

详细地讲，典型的栅极线驱动器包括由多个同样的移位寄存器级构成的移位寄存器电路，其中，所述多个同样的移位寄存器级按级联方式连接，并且相关地与由相邻于这些移位寄存器级延伸的多条信号线提供给这些移位寄存器级的信号同步进行操作。更详细地讲，将每一级连接成驱动对应的一条栅极线，所述多个级相互连接以根据预定的次序顺序地向相应的栅极线输出它们各自的栅极信号。

将理解的是，该背景技术部分意图提供对理解这里公开的技术有用的背景，这样，该背景技术部分可能包括在于此公开的主题的对应的发明日期之前不作为所属领域的技术人员所知晓或理解的部分想法、构思或认知。

发明内容

本发明公开提供了一种有助于减小显示装置的用来实现栅极线驱动器电路的外围区域所占用的面积的布局设计。

更具体地讲，根据本公开，提供的一种显示面板包括：在第一方向上延伸的第一边缘和基本从第一边缘延续且在第二方向上延伸的第二边缘，第二方向不同于第一方向；多条栅极线，沿第一方向布置；栅极线驱动器，包括顺序地彼此连接的多个级，并且向所述多条栅极线输出相应的栅极信号，其中，所述多个级包括：多个主级，沿着第一边缘按列布置，且连接到所述多条栅极线；一个或多个虚设级，在沿着第二边缘的行中延伸且布置在所述行中，其中，在每个主级中使用的薄膜晶体管（TFT）的第一布局（布置）不同于在所述一个或多个虚设级中使用的TFT的第二布局（布置）。

虚设负载图案可以连接到所述至少一个虚设级，并且在第二方向上与所述至少一个虚设级相邻。

所述至少一个虚设级中的至少一个可以包括输出虚设栅极信号的输出端子，虚设负载图案可以包括连接到输出端子的一个或多个电负载元件。

第一主级的多个薄膜晶体管中的第一薄膜晶体管可以包括多个第一单元子晶体管，第一虚设级的多个薄膜晶体管中的与第一薄膜晶体管执行相同功能的第二薄膜晶体管可以包括多个第二单元子晶体管，其中，第一单元子晶体管的数量不同于第二单元子晶体管的数量。

所述多个第一单元子晶体管之一的沟道的延长方向可以不同于所述多个第二单元子晶体管之一的沟道的延长方向。

所述多个第二单元子晶体管之一的沟道的延长方向可以为第二方向。

第一虚设级在第二方向上的长度可以比第一主级在第一方向上的长度长且比第一主级在第二方向上的长度长。

所述多个第一单元子晶体管之一的沟道宽度可以不同于所述多个第二单元子晶体管之一的沟道宽度。

所述多个第一单元子晶体管之一的沟道宽度可以小于所述多个第二单元子晶体管之一的沟道宽度。

还可以包括向所述多个主级和所述至少一个虚设级传输控制信号的控制信号线，其中，控制信号线可以包括沿着第一边缘延伸的第一部分、沿着第二边缘延伸的第二部分以及连接第一部分的第二部分的角部部分，角部部分可以与第一方向和第二方向形成斜角。

控制信号线可以包括时钟信号线、扫描开始信号线和低电压线中的至少一种。

所述至少一个虚设级可以通过角部布线连接到所述多个主级中的至少一个主级，角部布线可以与第一方向和第二方向形成斜角。

还可以包括位于控制信号线的角部部分与第一边缘或第二边缘之间的对齐键。

显示面板可以包括显示图像的显示区域和显示区域周围的外围区域，第一主级的多个薄膜晶体管的至少一部分可以位于显示区域中。

显示面板还可以包括面向第一边缘的第三边缘，栅极线驱动器的所述多个级还可以包括沿着第三边缘按列布置并且连接到所述多条栅极线的多个主级以及连接到沿着第三边缘布置的多个主级的至少一个虚设级。

还可以包括连接到与沿着第三边缘布置的多个主级连接的至少一个虚设级的输出端子的虚设负载图案。

显示面板可以包括显示图像的显示区域以及显示区域周围的外围区域，栅极线驱动器可以包括位于外围区域中的第三部分和位于显示区域中的第四部分。

第四部分可以包括至少一个有源元件。

所述至少一个虚设级中的一个虚设级在第一方向上的长度可以小于所述多个主级中的一个主级在第一方向上的长度。

虚设级的面积可以不同于主级的面积。

所述一个或多个虚设级可以包括具有不同面积的至少两个虚设级。

所述至少一个虚设级中的一个虚设级在第一方向上的长度可以小于所述一个虚设级在第二方向上的长度。

根据本公开，提供的一种基本矩形的显示面板具有在第一方向上延伸的第一边缘和在第二方向上延伸的第二边缘，第一方向和第二方向为显示面板的基本矩形形状的主轴，其中，显示面板被细分为显示区域和外围区域，并且显示面板包括：多条栅极线，在显示区域中在第二方向上延伸；栅极线驱动器，包括顺序地彼此连接的多个主级，并且被构造为向所述多条栅极线中相应的栅极线输出相应的栅极信号，其中，栅极线驱动器还包括不连接到显示区域的栅极线的一个或多个虚设级，主级被布置为一列或多列，且成列的主级中的一列主级沿第一边缘延伸，至少一列主级连接到设置在沿第二边缘延伸的行区域中的至少一个虚设级，所述至少一个虚设级具有在第二方向上延伸的延长布局，所述至少一个虚设级的延长布局不同于至少一个主级的总体布局。

根据本公开的示例性实施例，显示装置的外围区域可以通过虚设级的布局构造和设置而减小。

附图说明

图1是根据本发明公开的示例性实施例的显示装置的包括框形式的布局的框图；

图2是根据示例性实施例的显示装置的一个像素单元的示意性电路图；

图3A和图3B是部分地示出了根据示例性实施例的显示装置中包括的显示面板的布局图；

图4示出了根据示例性实施例的分别包括在栅极线驱动器的主级和虚设级中的第一薄膜晶体管和第二薄膜晶体管的并排的、相对的布局图；

图5是根据第二示例性实施例的显示装置的框图；

图6是根据示例性实施例的栅极线驱动器装置的框形式的电路图；

图7是根据本公开的栅极线驱动器装置的一个级的更详细的电路图；

图8是示出了根据本公开的栅极线驱动器装置的主级和虚设级各自的并排的、相对布局的示意形式的俯视布局图；

图9是根据另一示例性实施例的显示面板的示意性框图；

图10是根据另一示例性实施例的栅极线驱动器的一个级的详细电路图；

图11是根据示例性实施例的显示装置中包括的显示面板的框形式的布局图；

图12是部分地示出了根据实施例的显示装置中包括的显示面板的布局图；以及

图13是根据另一示例性实施例的显示装置中包括的显示面板的布局图。

具体实施方式

将在下文中参照附图更充分地描述本发明的公开，在附图中示出了本发明的公开的示例性实施例。如本领域技术人员将认识到的，根据本公开，可以以各种不同的方式来修改所描述的实施例，而全都不脱离本教导的精神或范围。

在附图中，为了清晰起见，总体夸大了层、膜、面板、区域等的厚度。在整个说明书中，同样的标号指示同样的元件。将理解的是，当诸如层、膜、区域或基底的元件被称作“在”另一元件“上”时，该元件可以直接在所述另一元件上，或者也可以存在中间元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。

首先，将参照图1、图2、图3A、图3B、图4和图5来描述根据第一种示例性实施例的显示装置。

图1是根据第一示例性实施例的显示装置的框图。图2是图1的显示装置的一个像素单元的示意性电路图。图3A和图3B是部分地示出了图1的显示装置中包括的显示面板的布局图。图4示出了根据示例性实施例的包括在栅极线驱动器的主级和虚设级中的相应的薄膜晶体管（TFT）的并排的布局图。图5是根据示例性实施例的显示装置的框图。

参照图1，根据第一示例性实施例的显示装置包括显示面板300、栅极线驱动器400、数据线驱动器500和信号控制器600。

显示面板300可以是诸如包括在各种平板显示器（FPD）中的单片集成显示面板，各种平板显示器例如液晶显示器（LCD）、有机发光二极管（OLED）显示器和电润湿显示器（EWD）。

显示面板300被细分为具有用来显示图像的像素单元的显示区域DA以及作为显示面板300的其余区域的非显示区域或外围区域PA。

显示区域DA包括多条栅极线G1-Gn、多条数据线D1-Dm以及可操作地结合到多条栅极线G1-Gn且可操作地结合到多条数据线D1-Dm的多个像素PX。

栅极线G1-Gn向它们对应的像素单元PX传递相应的栅极信号。栅极线基本沿行方向（称作第一方向D1）延伸，并且基本上可以相互平行。数据线D1-Dm向它们对应的像素单元PX传递与产生的图像信号对应的相应的数据电压。数据线基本沿列方向（称作第二方向D2）延伸，并且基本上可以相互平行。

多个像素PX基本布置为矩阵，例如，具有行和列的矩阵。参照图2，每个像素单元PX可以包括连接到对应的栅极线Gi和对应的数据线Dj的开关元件Q（例如，薄膜晶体管）以及也连接到开关元件Q的像素电极191。开关元件Q可以是单片集成在显示面板300中的诸如薄膜晶体管（TFT）的三端子元件。开关元件Q根据经由对应的栅极线Gi施加到开关元件Q的栅极信号来导通或截止。开关元件Q可以选择性地在导通时将来自数据线Dj的数据信号传输到像素电极191。开关元件Q可以包括至少一个薄膜晶体管。像素PX可以根据施加到像素电极191的数据电压显示预期图像的对应的像素部分。

根据另一示例性实施例，一个像素PX可以包括根据例如不同的伽马曲线提供对应的光输出控制的多个子像素以及至少一个开关元件。包括在一个像素PX中的不同的子像素的面积可以彼此相等或不等。

根据另一示例性实施例，面板的显示区域DA可以分为多个铺设的子区域，非显示区域的一部分可以设置在相邻的子区域之间。

显示面板300的非显示区域包括位于显示区域DA周围的外围区域PA，如图1所示。外围区域PA可以被诸如显示器外壳的边框部分的光阻挡构件覆盖。外围区域PA可以包围显示区域DA，或者可以位于显示面板300的边缘处。

外围区域PA的侧边，即，显示面板300的各个侧边区域（A1、A2、A3和A4）包括该面板的各个侧边。各个侧边区域（A1、A2、A3和A4）可以延长为沿不同的方向延伸。例如，邻近的边缘区域（A1、A2、A3和A4）可以延伸成相对于彼此交叉。详细地讲，如图1所示，在显示面板300的边缘区域中，数据线驱动器500所处的侧面的边缘区域在此称作第一边缘A1，面对且平行于第一边缘A1的边缘称作第三边缘A3，连接第一边缘A1和第三边缘A3的两个边缘称作第二边缘A2和第四边缘A4。

栅极线驱动器400和具有多条信号控制线SL的总线位于外围区域PA中。数据线驱动器500可以单片集成在显示面板300的外围区域PA中，或者，数据线驱动器500可以作为多个数据线驱动芯片安装在显示面板300的外围区域PA中。另外，显示区域DA的栅极线G1-Gn和数据线D1-Dm可以位于显示区域DA中，同时也延伸到外围区域PA中。

信号控制器600控制数据线驱动器500和栅极线驱动器400。

信号控制器600从外部图形控制器（未示出）接收输入图像信号和用来控制输入图像信号的显示的输入控制信号。输入控制信号包括垂直同步信号VSync、水平同步信号HSync、主时钟信号和数据使能信号。信号控制器600对输入图像信号进行适当的处理，然后，信号控制器600基于输入图像信号和输入控制信号对这些信号进行转换，以生成对应的数字图像信号DAT并产生栅极控制信号CONT1和数据控制信号CONT2。栅极控制信号CONT1包括：扫描开始信号STV，用来指示扫描的开始；至少一个时钟信号，用来控制栅极导通电压Von和至少一个低电压信号的输出时间段。数据控制信号CONT2包括：水平同步开始信号，用来通知一行像素PX开始传输数字图像信号DAT；负载信号；数据时钟信号。

信号控制器600可以安装在与面板300分开的印刷电路板（PCB）上，并且可以通过诸如柔性印刷电路膜的互连件（未示出）向显示面板300传输数据控制信号CONT2、栅极控制信号CONT1和数字图像信号DAT。

数据线驱动器500电连接到显示面板300的数据线D1-Dm，并向数据线D1-Dm传输相应的数据电压。数据线驱动器500接收来自信号控制器600的数据控制信号CONT2和数字图像信号DAT，并且针对每个像素选择与数字图像信号DAT的像素部分对应的灰度电压，并由此将数字图像信号DAT转换为模拟数据信号。数据线驱动器500向对应的数据线D1-Dm输出所产生的模拟信号。数据线驱动器500可以包括多个数据驱动芯片，或者可选地，数据线驱动器500可以与显示面板300的显示区域DA的其它薄膜晶体管一起在同一工艺中单片集成在面板上。

栅极线驱动器400通过连接到数据线驱动器500的多条控制信号线SL（在下文也称作总线SL）接收来自数据线驱动器500的诸如栅极控制信号CONT1的控制信号，以产生包括栅极导通电压（V_Gon）和栅极截止电压（V_Goff）的栅极信号，并向栅极线G1-Gn施加栅极信号。栅极导通电压是使薄膜晶体管导通的电压，栅极截止电压是使薄膜晶体管截止的电压。

多条控制信号线SL从区域A1的数据线驱动器延伸，然后在外围区域PA的侧边区域A2（在侧边区域A2中还设置有栅极线驱动器400的对应部分）中沿着第二方向D2延伸。在图示的示例中，总线SL在显示面板300的第二边缘区域A2和第三边缘区域A3相交所处的角部区域中弯曲（例如，倾斜），并且总线SL可以一直延伸到第三边缘区域A3，如图1所示。

栅极线驱动器400包括相关地将一个连接到下一个且顺序地布置的多个级联的级，其中，多个级包括分别连接到栅极线G1-Gn的多个主级ST1-STn（n为自然数），而且至少一个虚设级STd1-STdp（p为自然数）在级联的端部且设置在第三边缘区域A3中。

如所见到的，多个主级ST1-STn在第二方向D2上沿着第二边缘区域A2顺序地设置并且彼此相关地连接，所述多个主级ST1-STn产生各自的栅极信号并且它们依次向对应的栅极线G1-Gn顺序地传输各自的栅极信号的V_Gon部分。主级ST1-STn中的每个可以具有向其相应的栅极线输出其栅极信号的各自的栅极信号输出端子（未示出）。

因此，多个主级ST1-STn布置为在第二方向D2上沿着显示区域DA的左侧（如图1所示）延伸的列（但该列可以可选地或另外地沿着显示区域DA的右侧）。换言之，多个主级ST1-STn布置为在显示面板300的第二边缘区域A2和第四边缘区域A4之一或二者中分别沿着第二方向D2延伸的一列或多列（还请简要地参见图5的实施例）。在图1中，多个主级ST1-STn位于处于显示区域DA左侧处的第二边缘区域A2那一侧的外围区域PA中，但是其不限于此，多个主级ST1-STn可以位于显示区域DA的外围区域PA的右侧边缘、左侧边缘和下侧边缘中的任何位置中，其中，根据本公开并且如所将见到的，级联包括一个或多个尺寸更小的虚设级（STd）。

根据示例性实施例，主级ST1-STn中的每个可以连接到前一级ST1-STn或下一级ST1-STn的输出端子。可以向不具有前一主级的第一主级ST1输入通知其扫描帧的开始的扫描开始信号STV。不具有下一主级的最后的主级STn可以被输入另一信号，而不是连接到下一主级的输出端子。

每个主级ST1-STn通过多条控制信号线SL中的至少一条连接到与栅极截止电压对应的低电压V_Goff。另外，每个主级ST1-STn通过多条控制信号线SL中的至少一条连接到低于栅极截止电压（Vss1）的另一低电压（Vss2）。

每个主级ST1-STn通过多条控制信号线SL中的至少一条接收至少一个时钟信号（CLK或CLKB）。驱动时钟信号可以包括第一时钟信号CLK和反相的第二时钟信号CLKB，其中，奇数主级ST1、ST3、……可以在其CK端子处连接到第一时钟信号CLK，偶数主级ST2、ST4、……可以在其CK端子连接到第二时钟信号CLKB。第二时钟信号CLKB的相位可以与第一时钟信号CLK的相位相反。

虚设级STd1-STdp是未连接到显示区域DA的栅极线G1-Gn中的操作性的栅极线的级。相反，虚设级STd1-STdp沿着与设置主级ST1-STn所沿的边缘相邻的面板侧边缘设置。虚设级STd1-STdp可以产生各自的传输信号，所述各自的传输信号中包括的至少一个被输入到与显示区域DA的栅极线G1-Gn中的操作性的栅极线连接的主级ST1-STn之中的至少一个最后的主级。

更详细地讲，虚设级STd1-STdp可以位于外围区域PA中，更具体地讲，位于显示面板300的第三边缘区域A3中，第三边缘区域A3位于显示区域DA的下侧之下。虚设级STd1-STdp可以在第三边缘区域A3内按在第一方向D1上延伸的行布置。虚设级STd1-STdp的数目可以是1或大于1，该数目可以根据与栅极控制信号CONT1组合的由栅极线驱动器400使用的驱动方法而改变。

虚设级STd1-STdp连接到主级ST1-STn的一部分（例如，最后的主级STn）或者前一虚设级STd1-STdp和后一虚设级STd1-STdp的输出端子。虚设级STd1-STdp可以像主级ST1-STn一样接收通过控制信号总线SL传输的时钟信号，低电压的栅极控制信号CONT1可以用来产生虚设栅极信号。虚设级STd1-STdp可以包括与每个主级ST1-STn的栅极信号输出端子对应的虚设栅极信号输出端子，并且可以通过虚设栅极信号输出端子输出虚设栅极信号。

主级ST1-STn和虚设级STd1-STdp可以包括单片集成在显示面板300的外围区域PA中的诸如多个薄膜晶体管或二极管的有源元件和诸如电容器的无源元件。栅极线驱动器400中包括的有源元件和无源元件可以与显示区域DA的像素单元PX中包括的薄膜晶体管在同一制造工艺中形成。

主级ST1-STn的电路示意图和虚设级STd1-STdp的电路示意图可以基本相同。由主级ST1-STn中的各个主级所占据的相应的区域的尺寸和/或形状可以是一致的。类似地，由虚设级STd1-STdp中的各个虚设级所占据的相应的区域的尺寸和/或形状可以是一致的。然而，虚设级STd1-STdp的尺寸和/或形状和/或布局不需要与主级ST1-STn的尺寸和/或形状和/或布局相同。

更具体地讲，根据本公开的示例性实施例，虚设级STd1-STdp并不是作为主级ST1-STn的列的延续而按在第二方向D2上延伸的列设置。相反，虚设级STd1-STdp在外围区域PA中沿着第一方向D1延伸设置成一行，并且被设置在第三边缘区域A3中，其中，第三边缘区域A3的端子部分与第二边缘区域A2和第四边缘区域A4的端子部分相邻且连接到第二边缘区域A2和第四边缘区域A4的端子部分。一列或多列主级ST1-STn位于第二边缘区域A2和第四边缘区域A4中的至少一个中。与虚设级按与主级的列相同的列延续和/或虚设级被设置为与主级的形状和尺寸相同的尺寸和形状的设计相比，虚设级STd1-STdp在第三边缘区域A3中的设置以及虚设级STd2-STdp的不同的尺寸和/或形状中的至少一种用来减小外围区域PA的尺寸，由此减小了显示面板300的尺寸。

参照图3A和图3B，显示面板300的第三边缘区域A3附近的外围区域PA可以包括测试焊盘区域OS、虚设级区域STdA、信号布线区域SLA和隔离区域OA。

测试焊盘区域OS是测试焊盘PD被设置且被连接到显示区域DA的数据线Dj中的相应的数据线所处的区域。如此定位测试焊盘区域OS，使得在显示面板300的制造工艺中通过测试焊盘区域OS的测试焊盘PD向数据线Dj输入测试信号。测试焊盘区域OS在第二方向D2上的宽度可以在大约0.3mm至大约0.6mm的范围内，但不限于此。可以省略测试焊盘区域OS。

虚设级区域STdA是多个虚设级STd1-STdp所处的区域。虚设级区域STdA可以设置在测试焊盘区域OS之下。虚设级区域STdA在第二方向D2上的宽度可以根据由相应的虚设级STd1-STdp所占据的区域在第二方向D2上的宽度来改变。虚设级区域STdA在第二方向D2上的宽度可以在大约0.4mm至大约0.7mm的范围内，但不限于此。

信号布线区域SLA是设置有多条控制信号线SL（SL总线）的区域，该区域可以位于虚设级区域STdA之下。然而，控制信号线SL的至少一部分可以定位在虚设级区域STdA上或者定位成延伸到虚设级区域STdA，以连接到虚设级。信号布线区域SLA在第二方向D2上的宽度可以在大约0.2mm至大约0.4mm的范围内，但不限于此。

隔离区域OA是显示面板300的信号布线区域SLA和第三边缘A3之间的区域。该隔离区域OA不包括任何信号布线或其它的电气元件。可以适当地确定隔离区域OA在第二方向D2上的宽度，以降低多条控制信号线SL因外部影响而受损的危险程度。例如，隔离区域OA在第二方向D2上的宽度可以在大约0.4mm至大约0.7mm的范围内。

参照图3A和图3B，至少一个虚设级STd1-STdp通过角部布线CONO连接到至少一个主级ST1-STn（例如，最后的主级STn），从而接收和输出用来使栅极线驱动信号沿着移位寄存器链顺序地向下传播的各种输出信号。角部布线CONO位于显示面板300的第二边缘区域A2或第四边缘区域A4与第三边缘区域A3相交所处的角部的外围区域PA中。角部布线CONO可以与第一方向D1和第二方向D2形成斜角，详细地讲，该角度相对于第一方向可以大于0度且小于90度，且其标称值为如所示的大约45度。

同样，多条控制信号线SL中的至少一条控制信号线可以包括角部部分SLO，该角部部分SLO延伸为在显示面板300的第二边缘A2或第四边缘A4与第三边缘A3相交所处的角部附近与第一方向D1和第二方向形成斜角。角部部分SLO旁边的多条控制信号线SL包括基本平行于第一方向D1或第二方向D2的部分。

根据第一示例性实施例，在显示面板300的第二边缘A2或第四边缘A4与第三边缘A3相交所处的角部附近，多条控制信号线SL的角部部分SLO和角部布线CONO与第一方向D1形成斜角，使得在显示面板300的角部中留有未被占据的空间。在显示面板300的未被占据的空间中，如图1与图3A或图3B所示，可以形成对齐键（alignment key）AK。对齐键AK可以是定位到控制信号线SL的角部部分SLO的外部（即，在角部部分SLO与第一边缘至第四边缘A1、A2、A3和A4中的至少一个边缘之间）的标记和/或其它信令手段。对齐键AK可以在显示面板300的制造和/或使用过程中用来使诸如信号布线和/或偏振片或偏振板或其它这样的元件与基板对齐。

根据示例性实施例，多条控制信号线SL可以位于显示面板300的边缘与主级ST1-STn或虚设级STd1-STdp之间。可选择地，多条控制信号线SL中的至少一条可以位于主级ST1-STn或虚设级STd1-STdp与显示区域DA之间。

参照图3A和图3B，由主级ST1-STn中的各个主级所占据的相应的区域不同于由虚设级STd1-STdp中的各个虚设级所占据的相应的区域。这种不同可以包括区域的延长方向、相应的区域的宽度和/或长度和/或宽度与长度之比以及/或者设置在相应的区域中的电气组件的布局中的一种或多种。换言之，至少由主级ST1-STn中的一个主级所占据的区域的尺寸可以不同于由虚设级STd1-STdp中的一个虚设级所占据的区域的尺寸。

当主级ST1-STn中的一个主级在第一方向D1上的长度被称作第一长度L1并且在第二方向D2上的长度被称作第二长度L2，而且另外，虚设级STd1-STdp中的一个虚设级在第一方向D1上的长度被称作第三长度L3并且在第二方向D2上的长度被称作第四长度L4时，第一长度L1与第二长度L2的比（L1/L2）可以不同于第三长度L3与第四长度L4的比（L3/L4）。虚设级的第三长度L3可以比第一长度L1和第二长度L2中的每个长，而且比其所属的虚设级的L4宽度尺寸长。（L3>L1，L3>L2，L3>L4。）

根据本公开的另一示例性实施例，多个主级ST1-STn中的两个主级ST1-STn的面积或尺寸可以不同。例如，如图3B所示，一个主级ST(n-1)的在第一方向D1上的第一长度L1可以与另一主级STn的在第一方向D1上的长度L1’不同，一个主级ST(n-1)的在第二方向D2上的第二长度L2可以与另一主级STn的在第二方向D2上的长度L2’不同。

另外，多个虚设级STd1-STdp中的两个虚设级STd1-STdp的面积或尺寸可以不同。例如，如图3B所示，一个虚设级STd1的在第一方向D1上的第三长度L3可以与另一虚设级STd2的在第一方向D1上的长度L3’不同，一个虚设级STd1的在第二方向D2上的第四长度L4可以与另一虚设级STd2的在第二方向D2上的长度L4’不同。可选择地，多个虚设级STd1-STdp中的除了最后的虚设级STdp之外的其余虚设级STd1-STd(p-1)的面积或尺寸可以基本相同，并且最后的虚设级STdp的面积或尺寸可以不同于其余虚设级STd1-STd(p-1)的面积和尺寸。

在示例性实施例中，虚设级STd1-STdp不与主级ST1-STn共线地（例如，在同一列中）设置，而是虚设级STd1-STdp在显示面板300的底部处沿着第三边缘A3设置，虚设级STd1-STdp的形状因子（form factor）沿第一方向延长，从而使第三长度L3延长。因此，可以使虚设级STd1-STdp的第四长度L4进一步缩短，并且第四长度L4可以比第一长度L1短。因此，由于虚设级的不同的形状因子而可以减小外围区域PA的在显示面板300的第三边缘A3这侧的面积。

如所描述的，由每个主级ST1-STn所占据的相应的区域的尺寸和形状不同于由每个虚设级STd1-STdp所占据的相应的区域的尺寸和形状，从而包括在主级ST1-STn中的多个薄膜晶体管的布置（布局）不同于包括在虚设级STd1-STdp中的多个薄膜晶体管的布置。这里，布置包括每个对应的薄膜晶体管中包括的单元晶体管的布置关系或者在沟道宽度方向上的长度或沟道宽度以及多个薄膜晶体管的相互的布置关系。

另外，在包括在每个主级ST1-STn中的多个薄膜晶体管和包括在每个虚设级STd1-STdp中的多个薄膜晶体管的布置中，彼此对应的薄膜晶体管的形状和尺寸或单元晶体管的形状的结构可以不同。这里，彼此对应的薄膜晶体管可以是执行基本相同的功能但不必达到相同程度的驱动能力的薄膜晶体管（这是因为例如虚设级不需要驱动实际的栅极线）。

图4包括并排的(b)部分和(a)部分，以按照并排的方式示出在主级ST1-STn中的一个主级STi和虚设级STd1-STdp中的一个虚设级STdk中彼此对应的薄膜晶体管Trf的形状的示例。要注意的是，出于保持图形的实际状态的原因，图4中的(b)部分的参考坐标（D1/D2）相对于(a)部分旋转了90度。换言之，更为实际的并排比较应当是将UL2旋转90度示出。

主级STi的一个示例性薄膜晶体管Trf和虚设级STdk的一个示例性TFT包括多个单元子晶体管Utr1、Utr2、……、Utr10、Utrd1、Utrd2和Utrd3，单元子晶体管Utr1、Utr2、……、Utr10、Utrd1、Utrd2和Utrd3中的每个包括各自的一个沟道区域。多个单元子晶体管Utr1、Utr2、……、Utr10成组并联，以形成主级STi的相应的一个薄膜晶体管Trf，而薄膜晶体管Trf可以包括一个源电极173、一个漏电极175、一个栅电极124和一个半导体部分154。同样，包括在虚设级STdk中包括的薄膜晶体管Trf中的多个单元子晶体管可以包括一个源电极173d、一个漏电极175d、一个栅电极124d和一个半导体部分154d。主极TFT的相应的源电极173和漏电极175可以形成为相邻设置的多个分支，从而形成成组的多个单元子晶体管Utr1、Utr2、……、Utr10，虚设极TFT的相应的源电极173d和漏电极175d可以形成为相邻设置的多个分支，从而形成成组的多个单元子晶体管Utrd1、Utrd2和Utrd3。

根据本发明的示例性实施例，包括在主级STi的一个薄膜晶体管Trf中的单元子晶体管Utr1、Utr2、……、Utr10的数量可以不同于包括在虚设级STdk的对应的薄膜晶体管Trf中的单元子晶体管Utrd1、Utrd2和Utrd3的数量。

另外，包括在主级STi的一个薄膜晶体管Trf中的单元子晶体管Utr1、Utr2、……、Utr10的每种尺寸可以不同于包括在虚设级STdk的薄膜晶体管Trf中的单元子晶体管Utrd1、Utrd2和Utrd3的每种尺寸。

详细地讲，包括在主级STi的一个薄膜晶体管Trf中的每个单元子晶体管Utr1、Utr2、……、Utr10的沟道宽度方向D2和沟道宽度UL1可以不同于虚设级STdk的每个单元子晶体管Utrd1、Utrd2和Utrd3的沟道宽度方向D1和沟道宽度UL2。例如，虚设级STdk的每个单元子晶体管Utrd1、Utrd2和Utrd3在沟道宽度方向上的长度UL2可以比主级STi的每个单元子晶体管Utr1、Utr2、……、Utr10在沟道宽度方向的长度UL1长。

这里，主级STi的单元晶体管Utr1、Utr2、……、Utr10在沟道宽度方向的长度UL1可以是图3A和图3B中示出的在第二方向D2上的长度，虚设级STdk的单元晶体管Utrd1、Utrd2和Utrd3在沟道宽度方向上的长度UL2可以是在图3A和图3B中示出的在第一方向D1上的长度。因此，除了使包括在虚设级STdk中的薄膜晶体管Trf在第一方向D1上的长度UL2比包括在主级STi中的薄膜晶体管Trf在第二方向D2上的长度UL1长之外，还可以使虚设级STdk的薄膜晶体管Trf在第二方向D2上的长度比主级STi的薄膜晶体管Trf在第一方向D1上的长度短，从而可以进一步减小外围区域PA在显示面板300的第三边缘A3的侧部处的尺寸。

上面针对图4中示出的单元子晶体管Utr1、Utr2、……、Utr10、Utrd1、Utrd2和Utrd3给出的相应的数量不限于此。

接下来，参照图5，根据另一示例性实施例的显示装置与图1至图3B中示出的显示装置的大部分基本相同，然而，在该另外的实施例中，设置了可以分别设置在显示面板300的左右外围区域PA中的第一栅极线驱动器400a和分开的第二栅极线驱动器400b。第一栅极线驱动器400a连接到沿着左侧向下延伸的多条第一控制信号线SL1。第一栅极线驱动器400a连接成接收来自信号控制器600的诸如栅极控制信号CONT1的控制信号。第二栅极线驱动器400b连接到沿着右侧向下延伸的多条第二控制信号线SL2。第二栅极线驱动器400b连接成同样接收诸如栅极控制信号CONT1的控制信号。

第一栅极线驱动器400a和第二栅极线驱动器400b可以具有与第一实施例的栅极线驱动器400的内部结构和特性基本相同的内部结构和特性。第一栅极线驱动器400a包括在显示面板300的左部区域中布置在沿着第二方向D2延伸的第一列中的多个左主级ST1-STn以及布置在沿着第一方向D1延伸的行中的至少一个虚设级STd1-STdp。第二栅极线驱动器400b包括在显示面板300的右侧区域中布置在沿着第二方向D2延伸的列中的多个右主级STR1-STRn以及布置为沿着第一方向D1延伸的行的至少一个虚设级STRd1-STRdp。在一个实施例中，第一栅极线驱动器400a和第二栅极线驱动器400b的对应的主级可以连接到相同的栅极线G1-Gn，从而从对应的栅极线的相对的端部施加栅极信号。如上所述，如果在显示面板300的两侧处向栅极线G1-Gn施加栅极信号，那么虽然显示面板300的尺寸增大，但是可以防止由于栅极信号的延迟导致的显示缺陷。

根据另一示例性实施例，与图5所示的不同，第一栅极线驱动器400a的主级ST1-STn可以连接到奇数栅极线G1、G3、……，第二栅极线驱动器400b的主级STR1-STRn可以连接到偶数栅极线G2、G4、……，或者，可以使用相反的连接关系代替。

另外，图1至图4中示出的示例性实施例的各种特性和效果可以同等地应用于图5中示出的示例性实施例。例如，多条第一控制信号线SL1和多条第二控制信号线SL2可以具有与多条控制信号线SL的特性相同的特性。另外，对齐键AK可以形成在显示面板300的右下端的角部附近以及显示面板300的左下端的角部附近。

接下来，将参照图6描述图1至图5中示出的栅极线驱动器的详细结构的示例。

图6是根据示例性实施例的栅极线驱动器的电路图。

参照图6，根据其对应的示例性实施例的栅极线驱动器400、400a和400b中的任意一个包括：多个级ST1、……、STi、ST(i+1)、ST(i+2)、……，相关地连接到彼此且顺序地输出栅极信号Gout1、……、Gout(i)、Gout(i+1)、Gout(i+2)、……、Gout(n)；多条控制信号线SL，传输输入到级ST1、……、STi、ST(i+1)、ST(i+2)、……的各种控制信号CLK、CLKB、VSS1、VSS2和STV。图6中示意性地表示的多个级ST1、……、STi、ST(i+1)、ST(i+2)、……包括描述的虚设级STd1-STdp和STRd1-STRdp。

在下文中，控制信号线用与通过对应的控制信号线传输的信号CLK、CLKB、VSS1、VSS2和STV的标号相同的标号来表示。

例如，多条控制信号线SL可以包括传输第一时钟信号CLK的第一时钟信号线CLK、传输作为不同于第一时钟信号CLK的时钟信号的第二时钟信号CLKB的第二时钟信号线CLKB、分别传输第一低电压VSS1和第二低电压VSS2的第一低电压线VSS1和第二低电压线VSS2以及传输扫描开始信号STV的扫描开始信号线STV。

级ST1、……、STi、ST(i+1)、ST(i+2)、……均具有时钟输入端子CK、第一低电压输入端子VS1、第二低电压输入端子VS2、第一输出端子OUT1、第二输出端子OUT2、第一信号输入端子IN1、第二信号输入端子IN2和第三信号输入端子IN3。

可以向每个级ST1、……、STi、ST(i+1)、ST(i+2)、……的时钟端子CK输入第一时钟信号CLK和第二时钟信号CLKB之一。例如，可以向奇数级ST1、ST3、……的时钟端子CK施加第一时钟信号CLK，可以向偶数级ST2、ST4、……的时钟端子CK施加第二时钟信号CLKB。

可以向第一低电压输入端子VS1和第二低电压输入端子VS2输入第一低电压VSS1和第二低电压VSS2作为各自的具有不同幅值的低电压。根据示例性实施例，第二低电压VSS2可以低于第一电压VSS1。如果需要的话，第一低电压VSS1和第二低电压VSS2的值可以改变，并且低于大约-5V。

第一输出端子OUT1输出由级ST1、……、STi、ST(i+1)、ST(i+2)、……产生的栅极信号Gout1、……、Gout(i)、Gout(i+1)、Gout(i+2)、……，第二输出端子OUT2输出由级ST1、……、STi、ST(i+1)、ST(i+2)、……产生的传输信号Cout1、……、Cout(i)、Cout(i+1)、Cout(i+2)、……。

可以向第一信号输入端子IN1输入前一级的栅极信号Gout1、……、Gout(i)、Gout(i+1)、Gout(i+2)、……。在不具有前一级的第一主级ST1的情况下，可以向第一信号输入端子IN1输入扫描开始信号STV。

可以向第二信号输入端子IN2输入下一级的传输信号Cout1、……、Cout(i)、Cout(i+1)、Cout(i+2)、……，具体地讲，紧挨着的下一级的传输信号Cout1、……、Cout(i)、Cout(i+1)、Cout(i+2)、……。

可以向第三信号输入端子IN3输入下一级的传输信号Cout1、……、Cout(i)、Cout(i+1)、Cout(i+2)、……，具体地讲，下面的第二级的传输信号Cout1、……、Cout(i)、Cout(i+1)、Cout(i+2)、……。

当根据本公开的示例性实施例在图6中示出的第(i+2)级ST(i+2)为主级ST1-STn中的最后的主级STn时，第(i+3)级需要起到产生将要输入到最后的主级ST(i+2)的第二信号输入端子IN2和前面一级ST(i+1)的第三信号输入端子IN3的传输信号的第一虚设级STd1的作用。另外，在本示例性实施例中，还需要第(i+4)级起到产生将要输入到最后的级ST(i+2)的第三信号输入端子IN3的传输信号的第二虚设级STd2的作用。

接下来，将参照图7描述在图6中示出的栅极线驱动器的每一级的详细结构。

图7是根据本公开的示例性实施例的栅极线驱动器的一个级的示意性电路图。

根据本发明示例性实施例的栅极线驱动器的一个级由作为主级ST1-STn之一的第i级STi表示。虽然布局可能不同，但是根据本示例性实施例，虚设级STd1-STdp也可以具有与主级STi的结构相同的示意性结构。

根据本发明示例性实施例的级STi包括多个薄膜晶体管Tr1、……、Tr13、Tr15、Tr16和Tr17以及时钟端子CK、第一低电压输入端子VS1、第二低电压输入端子VS2、第一输出端子OUT1、第二输出端子OUT2、第一信号输入端子IN1、第二信号输入端子IN2和第三信号输入端子IN3。

薄膜晶体管Tr1-Tr17可以单独地标识，或者可以根据其功能成组地限定输入单元451（用虚线框表示）、反相器单元453（其余单元，同样用相应的虚线框表示）、传输信号单元455、上拉单元457和下拉单元459。

输入单元451连接到第一信号输入端子IN1以接收前一级的栅极信号Gout(i-1)（然而，在第一主级的情况下，接收的是扫描开始信号STV）。如果前一级的栅极信号Gout(i-1)是栅极导通电压，则输入端子和输出端子彼此连接，从而原样输出栅极导通电压，而如果前一级的栅极信号Gout(i-1)是栅极截止电压，则使输入端子和输出端子分离。根据本发明的示例性实施例，输入端子451包括第四薄膜晶体管Tr4。第四薄膜晶体管Tr4的输入端子和控制端子共同连接到第一信号输入端子IN1（二极管式连接），输出端子连接到节点Q1。

反相器单元453连接到时钟端子CK与节点Q2和Q4，并输出与栅极信号Gout(i)的相位相反的信号。换言之，连接到反相器单元453的输出的节点Q2中的信号的相位与第一输出端子OUT1的信号的相位相反。因此，反相器单元453的输出信号或节点Q2的信号称作反相器信号。根据本发明的示例性实施例，反相器单元453可以包括第七薄膜晶体管Tr7和第十二薄膜晶体管Tr12。第十二薄膜晶体管Tr12的控制端子和输入端子共同连接到时钟端子CK，输出端子连接到节点Q4。第七薄膜晶体管Tr7的控制端子连接到节点Q4，控制端子连接到时钟端子CK，输出端子连接到节点Q2。寄生电容器（未示出）可以形成在第七薄膜晶体管Tr7的输入端子和控制端子之间以及在控制端子和输出端子之间。如果来自时钟端子CK的时钟信号CLK/CLKB为高信号，则第十二薄膜晶体管Tr12导通并且第七薄膜晶体管Tr7导通，从而节点Q2的电压变为高信号。如果来自时钟端子CK的时钟信号CLK/CLKB为低信号，则第十二薄膜晶体管Tr12截止，并且第七薄膜晶体管Tr7的操作根据节点Q4的电压而改变。如果节点Q4的电压为高信号，则第七薄膜晶体管Tr7导通，从而将低电压传输到节点Q2，而如果节点Q4的电压为低信号，则第七薄膜晶体管Tr7截止。

传输信号单元455连接到时钟端子CK、节点Q1和第二输出端子OUT2，并通过第二输出端子OUT2输出传输信号Cout(i)。根据一个示例性实施例，传输信号单元455可以包括第十五薄膜晶体管Tr15。时钟端子CK连接到第十五薄膜晶体管Tr15的输入端子，控制端子连接到节点Q1，输出端子连接到第二输出端子OUT2和节点Q3。如果节点Q1的电压为高信号，则来自时钟端子CK的时钟信号CLK/CLKB输入到第二输出端子OUT2，而如果节点Q1的电压为低信号，则节点Q3的电压输出到第二输出端子OUT2。在第十五薄膜晶体管Tr15的控制端子和输出端子之间可以形成寄生电容器（未示出）。

上拉电元457连接到时钟端子CK、节点Q1和第一输出端子OUT1，并通过第一输出端子OUT1输出栅极信号Gout(i)。根据一个示例性实施例，上拉单元457包括第一薄膜晶体管Tr1和电容器C1。第一薄膜晶体管Tr1的控制端子连接到节点Q1，输入端子连接到时钟端子CK，输出端子连接到第一输出端子OUT1。电容器C1连接在第一薄膜晶体管Tr1的控制端子和输出端子之间。如果节点Q1的电压为高信号，则来自时钟端子CK的时钟信号CLK/CLKB输出到第一输出端子OUT1。如果节点Q1的电压下降到低信号，则第一薄膜晶体管Tr1截止，并且从另一端子输入的低电压输出到第一输出端子OUT1。

下拉单元459使节点Q1和Q2、传输信号Cout(i)或栅极信号Gout(i)的电势下降，从而可以稳定地输出栅极信号Gout(i)和传输信号Cout(i)。下拉单元459包括第二薄膜晶体管Tr2、第三薄膜晶体管Tr3、第五薄膜晶体管Tr5、第六薄膜晶体管Tr6、第八薄膜晶体管Tr8至第十一薄膜晶体管Tr11、第十三薄膜晶体管Tr13、第十六薄膜晶体管Tr16和第十七薄膜晶体管Tr17。

将描述使节点Q1下拉的电路。第六薄膜晶体管Tr6、第九薄膜晶体管Tr9、第十薄膜晶体管Tr10和第十六薄膜晶体管Tr16将节点Q1上拉。

第六薄膜晶体管Tr6根据下面的第二级的传输信号Cout(i+2)而导通，使得节点Q1的电压下降至第二低电压VSS2。第六薄膜晶体管Tr6的控制端子连接到第三信号输入端子IN3，输出端子连接到第二低电压输入端子VS2，输入端子连接到节点Q1。在最后的主级STn的情况下，为了通过第三信号输入端子IN3传输下面的第二级的传输信号Cout(i+2)，还需要至少两个虚设级STd1-SPdp。

第九薄膜晶体管Tr9和第十六薄膜晶体管Tr16根据下一级的传输信号Cout(i+1)而导通，使得节点Q1被下拉，例如，节点Q1下降到第二低电压VSS2。第九薄膜晶体管Tr9的控制端子连接到第二信号输入端子IN2，第一输入/输出端子连接到节点Q1，第二输入/输出端子连接到第十六薄膜晶体管Tr16。第十六薄膜晶体管Tr16的控制端子和输出端子共同连接到第九薄膜晶体管Tr9（二极管连接），输入端子连接到第二低电压输入端子VS2。

当节点Q2的信号为高信号时，第十薄膜晶体管Tr10使节点Q1的电压下降到第二低电压VSS2。第十薄膜晶体管Tr10的控制端子连接到节点Q2，输入端子连接到第二低电压输入端子VS2，输出端子连接到节点Q1。

接下来，描述使节点Q2下拉的电路。使节点Q2下拉的电路包括第五薄膜晶体管Tr5、第八薄膜晶体管Tr8和第十三薄膜晶体管Tr13。

第五薄膜晶体管Tr5根据前一级的栅极信号Gout(i-1)使节点Q2的电压下降至第二低电压VSS2。第五薄膜晶体管Tr5的控制端子连接到第一信号输入端子IN1，输入端子连接到第二低电压输入端子VS2，输出端子连接到节点Q2。

第八薄膜晶体管Tr8和第十三薄膜晶体管Tr13根据传输信号Cout(i)或节点Q3的电压使节点Q2的电压下降至第一低电压VSS1。第八薄膜晶体管Tr8的控制端子连接到第二输出端子OUT2或节点Q3，输入端子连接到第一低电压输入端子VS1，输出端子连接到节点Q2。第十三薄膜晶体管Tr13的控制端子连接到第二输入端子OUT2或节点Q3，输入端子连接到第一低电压输入端子VS1，输出端子连接到节点Q4。第十三薄膜晶体管Tr13根据传输信号Cout(i)或节点Q3的电压使节点Q4的电势下降至第一低电压VSS1，使得第七薄膜晶体管Tr7截止。因此，阻挡了输入到节点Q2的时钟信号CLK/CLKB，使得节点Q2的电压保持流经第八薄膜晶体管Tr8的第一低电压VSS1。

接下来，描述使传输信号Cout(i)的电压下降的电路。使传输信号Cout(i)的电压下降的薄膜晶体管包括第十一薄膜晶体管Tr11和第十七薄膜晶体管Tr17。

当节点Q2的电压为高信号时，第十一薄膜晶体管Tr11使传输信号Cout(i)的电压下降到第二低电压VSS2。第十一薄膜晶体管Tr11的控制端子连接到节点Q2，输入端子连接到第二低电压输入端子VS2，输出端子连接到第二输出端子OUT2。

第十七薄膜晶体管Tr17根据下一级的传输信号Cout(i+1)使第二输出端子OUT2的电压下降至第二低电压VSS2。第十七薄膜晶体管Tr17帮助第十一薄膜晶体管Tr11的操作。第十七薄膜晶体管Tr17的控制端子连接到第二信号输入端子IN2，输入端子连接到第二低电压输入端子VS2，输出端子连接到第二输出端子OUT2。

接下来，描述使栅极信号Gout(i)的电压降低的电路。使栅极信号Gout(i)的电压降低的薄膜晶体管包括第二薄膜晶体管Tr2和第三薄膜晶体管Tr3。

第二薄膜晶体管Tr2根据下一级的传输信号Cout(i+1)使栅极信号Gout(i)变为第一低电压VSS1。第二薄膜晶体管Tr2的控制端子连接到第二信号输入端子IN2，输入端子连接到第一低电压输入端子VS1，输出端子连接到第一输出端子OUT1。根据本发明的另一示例性实施例，第二薄膜晶体管Tr2的输入端子可以连接到第二低电压输入端子VS2。

当节点Q2的电压为高时，第三薄膜晶体管Tr3使当前级的栅极信号Gout(i)变为第一低电压VSS1。第三薄膜晶体管Tr3的控制端子连接到节点Q2，输入端子连接到第一低电压输入端子VS1，输出端子连接到第一输出端子OUT1。

接下来，将参照图8来描述根据本公开的示例性实施例的显示装置的栅极线驱动器的主级和虚设级的布局。

图8是根据示例性实施例的用于相对比较的、并排示出的栅极线驱动器的主级和虚设级的示意结构的俯视图。

参照图8，根据示例性实施例，多个主级ST1-STn中的一个主级STi和至少一个虚设级STd1-STdp中的一个虚设级STdk可以具有相同的示意性电路结构，然而，包括它们中的若干薄膜晶体管的布置（布局）可以不同。例如，图8中的(a)部分是具有根据图7中示出的示例性实施例的级的结构的虚设级STdk的示意性布局。另外，图8中的(b)部分是具有根据图7中示出的示例性实施例的级的结构的主级STi的示意性布局。在图8中的(a)部分中，例如，部分地示出了薄膜晶体管Tr1、Tr3-Tr13和Tr17的布置，在图8中的(b)部分中，部分地示出了薄膜晶体管Tr1、Tr3-Tr13、Tr15、Tr16和Tr17的布置（布局）。

如上所述，连接到栅极线Gi的主级ST1-STn的每种形状或尺寸不同于虚设级STd1-STdp的形状或尺寸，因此，如图8所示，包括在虚设级STdk和主级STi中的多个薄膜晶体管Tr1-Tr17的布置可以不同。

根据本发明示例性实施例的一个虚设级STdk在第一方向D1上的第三长度L3比一个主级STi在第一方向D1上的第一长度L1长。一个虚设级STdk在第二方向D2上的第四长度L4可以比一个主级STi在第二方向D2上的第二长度L2短。另外，一个主级STi的面积可以不同于一个虚设级STdk的面积。

接下来，将参照图9来描述根据本公开的另一示例性实施例的显示装置。

图9是根据示例性的第三实施例的显示面板的框图。

参照图9，除了栅极线驱动器400被细分为位于外围区域PA中的第一部分410和位于显示区域DA内部的第二部分420之外，根据示例性实施例的显示装置的显示面板300与上面描述的若干示例性实施例基本相同。第一部分410和第二部分420相互电连接，第一部分410和第二部分420中的至少一个可以电连接到相应的一个或多个像素PX。第二部分420可以设置为置于两个相邻行的像素PX之间的细行。

根据本发明的示例性实施例，第一部分410和第二部分420可以包括至少一个有源元件。根据本发明的另一示例性实施例，一个有源元件可以被划分并包括在第一部分410和第二部分420中。换言之，包括在栅极线驱动器400中的一个有源元件的部分可以位于显示区域DA中，其余部分可以位于外围区域PA中。根据本公开的另一示例性实施例，第二部分420可以包括至少一个无源元件，例如，电容器。

在图9中，栅极线驱动器400的第一部分410被表示为位于显示区域DA的左侧处，但不限于此。例如，第一部分410可以位于显示区域DA的右侧、上侧和下侧中的一侧处。第一部分410可以位于显示区域DA的上/下侧和左/右侧中的两个或更多个位置处。

如所描述的，在至少栅极线驱动器400的第二部分（420）设置在显示区域DA中的情况下，图10中所表示的正是如此。通过将主级构造成其各部分（例如，Tr2）设置在显示区域（DA）中，可以进一步减小外围区域PA的面积。

接下来，将参照图10来描述根据图9中示出的示例性实施例的显示装置的一个示例。

图10是根据本发明示例性实施例的栅极线驱动器的一个级的电路图。

参照图10，在根据本发明示例性实施例的显示装置中，显示面板300包括显示区域DA和显示区域DA附近的外围区域PA。

多个像素PX与栅极线Gi和数据线Dj形成在显示区域DA中。

每个像素PX包括第一开关元件Qa、第二开关元件Qb和第三开关元件Qc以及第一液晶电容器Clca和第二液晶电容器Clcb。第一开关元件Qa、第二开关元件Qb和第三开关元件Qc可以是诸如薄膜晶体管的三端子元件。第一开关元件Qa和第二开关元件Qb的控制端子连接到栅极线Gi，第一开关元件Qa的输入端子和第二开关元件Qb的输入端子连接到数据线Dj，第一开关元件Qa的输出端子连接到第一液晶电容器Clca，第二开关元件Qb的输出端子连接到第二液晶电容器Clcb。第三开关元件Qc的控制端子连接到栅极线Gi，输入端子连接到参考电压Vref，输出端子连接到第二液晶电容器Clcb。第一液晶电容器Clca可以连接在第一开关元件Qa和共电压Vcom之间。第二液晶电容器Clcb的一个端子可以连接到第二开关元件Qb和第三开关元件Qc，另一端子可以连接到共电压Vcom。

根据本示例性实施例的包括在栅极线驱动器400中的作为连接到栅极线Gi的主级的一个级STi可以具有与图7中示出的示例性实施例的结构基本相同的结构。然而，输出栅极信号Gout(i)的第一输出端子OUT1并没有在图10中单独示出，对应的位置直接连接到栅极线Gi并沿着栅极线Gi分布式地延伸。

在本示例性实施例中，级STi的第二薄膜晶体管Tr2可以定位为延伸到显示区域DA内或在显示区域DA内延伸。其它薄膜晶体管Tr1、Tr3、……、Tr17可以设置在外围区域PA中。根据本实施例的示例性实施例，第二薄膜晶体管Tr2可以在一行像素PX（表示为具有子像素PXa和PXb）下方设置在行之间的区域中。第二薄膜晶体管Tr2的沟道宽度W与沟道长度L之比W/L可以大于第一开关元件Qa、第二开关元件Qb和第三开关元件Qc的沟道宽度W与沟道长度L之比W/L。

如果向连接到级STi的栅极线Gi施加的栅极信号为栅极导通电压，则与该栅极线Gi连接的第一开关元件Qa、第二开关元件Qb和第三开关元件Qc导通。因此，施加到数据线Dj的数据电压通过导通的第一开关元件Qa和第二开关元件Qb施加到第一液晶电容器Clca和第二液晶电容器Clcb。因此，第一开关元件Qa的输出端子电压与数据电压相同，然而，第二开关元件Qb的输出端子电压不同于数据电压。这是因为串联结合的第二开关元件Qb和第三开关元件Qc连接在数据电压和参考电压Vref之间，从而起到对数据电压分压的电阻梯形电路（resistive ladder）的作用。因此，施加到第二液晶电容器Clcb的电压小于施加到第一液晶电容器Clca的电压。因此，充到第一液晶电容器Clca的电压不同于充到第二液晶电容器Clcb的电压。充到第一液晶电容器Clca的电压不同于充到第二液晶电容器Clcb的电压，从而液晶分子的倾斜在对应于第一液晶电容器Clca的第一子像素PXa和对应于第二液晶电容器Clcb的第二子像素PXb中是不同的，从而两个子像素PXa和PXb的亮度不同。因此，包括上述操作的像素PX的液晶显示器可以具有优异的侧面可视性。

根据图7至图10中示出的示例性实施例的显示装置的栅极线驱动器400需要两个或更多个虚设级STd1和STd2。因此，虚设级STd1-STdp的数量可以根据栅极线驱动器400的驱动方法而改变。例如，在通过使两个或更多个相邻像素PX的充电时间交叠以对像素PX预先充电的情况下，可以需要两对或更多对时钟信号，在这种情况下，可以需要四个或更多个虚设级。

接下来，将参照图11、图12和图13来描述根据本发明公开的另一示例性实施例的显示装置。

图11是根据本发明示例性实施例的显示装置中包括的显示面板的布局图，图12是部分地示出了根据本发明示例性实施例的显示装置中包括的显示面板的布局图，图13是根据本发明示例性实施例的显示装置中包括的显示面板的布局图。

根据本示例性实施例的显示装置与若干前面的示例性实施例的显示装置的大部分基本相同。

参照图11，根据示例性实施例的显示装置还包括位于显示面板300的第三边缘A3这侧处的外围区域PA中且连接到每个虚设级STd1-STdp的虚设图案Dump。虚设图案Dump可以与最后的虚设级STdp相邻。

每个虚设级STd1-STdp可以通过每条虚设栅极线Gd1、Gd2、……、Gdp连接到虚设图案Dump。详细地讲，如上所述，每个虚设级STd1-STdp包括输出虚设栅极信号的第一输出端子，第一输出端子通过虚设栅极线Gd1、Gd2、……、Gdp分别连接到虚设图案Dump。

图12示出了虚设级STd1-STdp的个数为6的示例。参照图12，虚设图案Dump包括连接到每条虚设栅极线Gd1、Gd2、……、Gdp的电气元件，例如，多个虚设电容器Cd和多个虚设薄膜晶体管Trd，虚设图案Dump还包括连接到虚设电容器Cd和虚设薄膜晶体管Trd的第一虚设布线5和第二虚设布线7。

每条虚设栅极线Gd1、Gd2、……、Gdp包括用来形成虚设电容器Cd的一个端子的扩展部8。

第一虚设布线5可以平行于虚设栅极线Gd1、Gd2、……、Gdp延伸，并且可以设置在每条虚设栅极线Gd1、Gd2、……、Gdp下方。第一虚设布线5可以包括多个扩展部6。虚设栅极线Gd1、Gd2、……、Gdp和第一虚设布线5可以包括在制造期间利用同一层形成的公共薄膜。

第二虚设布线7可以位于与虚设栅极线Gd1、Gd2、……、Gdp和第一虚设布线5的层不同的层。第二虚设布线7包括朝着第一虚设布线5的扩展部6延伸的部分、与每个扩展部6叠置的多个输入和输出电极10以及与虚设栅极线Gd1、Gd2、……、Gdp的每个扩展部8叠置的扩展部11，从而形成虚设电容器Cd。输入和输出电极10在第一虚设布线5的扩展部6上面向岛状电极9。岛状电极9可以通过接触孔Cnt中的连接构件13电连接到虚设栅极线Gd1、Gd2、……、Gdp的扩展部8。

一条第一虚设布线5的扩展部6和与之叠置的输入和输出电极10及岛状电极9可以一起形成一个虚设薄膜晶体管Trd。每个虚设薄膜晶体管Trd可以包括彼此连接且均包括沟道区域的多个单元薄膜晶体管。

按照这种方式，如果虚设栅极线Gd1、Gd2、……、Gdp连接到虚设图案Dump的多个虚设薄膜晶体管Trd和虚设电容器Cd，则可以将虚设图案Dump/虚设薄膜晶体管Trd和虚设电容器Cd）视为主级驱动的负载的仿真。换言之，虚设级STd1-STdp的输出信号（例如，传输信号或栅极信号）可以具有与主级ST1-STn的输出信号的负载基本相同或等价的负载，从而可以使主级ST1-STn正常操作。为此，为了对虚设级STd1-STdp的输出信号提供适当的电阻，可以适当地控制包括在虚设图案Dump中的多个虚设薄膜晶体管Trd和虚设电容器Cd的数量、尺寸和密度。

参照图13，根据本示例性实施例的显示装置与根据图5中示出的示例性实施例的显示装置的大部分基本相同，然而，除了第一虚设图案Dump1之外，还在显示面板300的第三边缘A3这侧处的外围区域PA中设置有第二虚设图案Dump2。第一虚设负载图案Dump1连接到第一栅极线驱动器400a的每个虚设级STd1-STdp，第二虚设负载图案Dump2连接到第二栅极线驱动器400b的每个虚设级STRd1-STRdp。虚设级STd1-STdp的输出虚设栅极信号的第一输出端子可以通过虚设栅极线Gd1、Gd2、……、Gdp连接到第一虚设图案Dump1，虚设级STRd1-STRdp的输出虚设栅极信号的第一输出端子可以通过虚设栅极线GRd1、GRd2、……、GRdp连接到第二虚设图案Dump2。

第一虚设图案Dump1可以与最后的虚设级STdp相邻，第二虚设图案Dump2可以与最后的虚设级STRdp相邻。第一虚设图案Dump1和第二虚设图案Dump2可以在显示面板300的第三边缘A3的外围区域PA中彼此相邻。

根据图13中示出的示例性实施例，虚设级STd1-STdp和第一虚设图案Dump1以及虚设级STRd1-STRdp和第二虚设图案Dump2可以具有与图12中示出的示例性实施例的结构基本相同的结构。

虽然已经结合目前被认为是实际的示例性实施例描述了本发明公开，但是要理解的是，本发明公开不限于所公开的实施例，而是相反，本发明意图覆盖包括在当前的教导的精神和范围内的各种修改和等同布置。

Claims (27)

1.一种显示面板，具有在第一方向上延伸的第一边缘和在与第一方向不同的第二方向上延伸的第二边缘，其中，显示面板被细分为显示区域和外围区域，并且显示面板包括：

多条栅极线，在显示区域中在第二方向上延伸；以及

栅极线驱动器，包括在外围区域中在第一方向上沿着第一边缘布置的顺序地彼此连接的多个主级，并且被构造为向所述多条栅极线中相应的栅极线输出相应的栅极信号，

其中，

栅极线驱动器还包括不连接到栅极线的一个或多个虚设级，

所述一个或多个虚设级布置在外围区域中沿着第二边缘的行中，

所述多个主级中的至少一个主级连接到所述一个或多个虚设级中的至少一个虚设级，

所述一个或多个虚设级之中的一个虚设级在第一方向上的长度小于所述一个虚设级在第二方向上的长度，

所述多个主级中的主级包括第一多个晶体管，第一多个晶体管中的第一晶体管包括彼此并联连接的多个第一单元子晶体管，

所述一个或多个虚设级中的一个虚设级包括第二多个晶体管，第二多个晶体管中的第二晶体管对应于第一晶体管并包括彼此并联连接的多个第二单元子晶体管，并且

所述多个第一单元子晶体管之一的沟道宽度不同于所述多个第二单元子晶体管之一的沟道宽度。

2.如权利要求1所述的显示面板，其中，主级的第一多个晶体管的布置不同于虚设级的第二多个晶体管的布置。

3.如权利要求2所述的显示面板，所述显示面板还包括：虚设负载图案，连接到虚设级，并且在沿第二边缘的行区域中与虚设级相邻。

4.如权利要求3所述的显示面板，其中：

虚设级包括输出虚设栅极信号的输出端子，

虚设负载图案包括连接到虚设级的输出端子的一个或多个电负载元件。

5.如权利要求4所述的显示面板，其中：第一晶体管的单元子晶体管的数量不同于第二晶体管的单元子晶体管的数量。

6.如权利要求5所述的显示面板，其中，所述多个第一单元子晶体管之一的延长沟道的延长方向不同于所述多个第二单元子晶体管之一的延长沟道的延长方向。

7.如权利要求6所述的显示面板，其中，所述多个第二单元子晶体管之一的延长沟道的延长方向为第二方向。

8.如权利要求7所述的显示面板，其中，虚设级在第二方向上的长度比主级在第一方向上的长度长，虚设级在第二方向上的长度还比主级在第二方向上的长度长。

9.如权利要求8所述的显示面板，其中，所述多个第一单元子晶体管之一的沟道宽度小于所述多个第二单元子晶体管之一的沟道宽度。

10.如权利要求9所述的显示面板，所述显示面板还包括：控制信号线，被构造为向所述多个主级和虚设级传输控制信号，

其中，控制信号线包括沿着第一边缘延伸的第一部分、沿着第二边缘延伸的第二部分以及将第一部分连接到第二部分的角部部分，

其中，角部部分与第一方向和第二方向形成斜角。

11.如权利要求10所述的显示面板，其中，控制信号线包括时钟信号线、扫描开始信号线和低电压线中的至少一种。

12.如权利要求11所述的显示面板，其中，虚设级通过角部布线连接到所述多个主级中的至少一个主级。

13.如权利要求12所述的显示面板，所述显示面板还包括：对齐键，位于控制信号线的角部部分与第一边缘和第二边缘中的至少一个边缘之间。

14.如权利要求13所述的显示面板，其中：

显示区域被构造为显示图像，外围区域设置在显示区域的周围，

主级的第一多个晶体管的至少一部分位于显示区域中。

15.如权利要求1所述的显示面板，其中，虚设级在第二方向上的长度比主极在第一方向上的长度长且比主级在第二方向上的长度长。

16.如权利要求5所述的显示面板，其中，所述多个第一单元子晶体管之一的沟道宽度小于所述多个第二子单元晶体管之一的沟道宽度。

17.如权利要求2所述的显示面板，所述显示面板还包括：控制信号线，向所述多个主级和所述一个或多个虚设级传输控制信号，

其中，控制信号线包括沿着第一边缘延伸的第一部分、沿着第二边缘延伸的第二部分以及连接第一部分和第二部分的角部部分，

角部部分与第一方向和第二方向形成斜角。

18.如权利要求1所述的显示面板，其中，虚设级通过角部布线连接到所述多个主级中的至少一个主级，

角部布线与第一方向和第二方向形成斜角。

19.如权利要求1所述的显示面板，其中：

显示区域被构造为显示图像，外围区域设置在显示区域的周围，

主级的第一多个晶体管的至少一个部分位于显示区域中。

20.如权利要求1所述的显示面板，其中：

显示面板还包括面向第一边缘的第三边缘，

栅极线驱动器还包括沿着第三边缘按列布置并且连接到所述多条栅极线的多个主级以及连接到沿着第三边缘布置的多个主级的至少一个虚设级。

21.如权利要求20所述的显示面板，所述显示面板还包括：虚设负载图案，连接到与沿着第三边缘布置的多个主级连接的至少一个虚设级的输出端子。

22.如权利要求1所述的显示面板，其中：

显示区域被构造为显示图像，外围区域设置在显示区域的周围，

栅极线驱动器包括位于外围区域中的第三部分和位于显示区域中的第四部分。

23.如权利要求22所述的显示面板，其中，第四部分包括至少一个有源元件。

24.如权利要求22所述的显示面板，其中：

显示区域被构造为显示图像，外围区域设置在显示区域的周围，

主级的第一多个晶体管的至少一部分位于显示区域中。

25.如权利要求1所述的显示面板，其中，所述一个或多个虚设级中的一个虚设级在第一方向上的长度小于所述多个主级中的一个主级在第一方向上的长度。

26.如权利要求25所述的显示面板，其中，虚设级的面积不同于主级的面积。

27.如权利要求25所述的显示面板，其中，虚设级包括具有不同面积的至少两个虚设级。