JP6921159B2 - ストレージキャパシタ、これを用いた表示装置及びその製造方法 - Google Patents

Description

本発明は、表示装置に関し、特に、信頼性を持つストレージキャパシタと、これを用いて、基板に内蔵型に設けられたゲート駆動ドライバーの信頼性を向上させた表示装置及びその製造方法に関する。

近年、本格的な情報化時代に入るにつれて電気的情報信号を視覚的に表現するディスプレイ（ｄｉｓｐｌａｙ）分野が急速に発展してきており、それに相応して薄型化、軽量化、低消費電力化といった、優れた性能を持つ様々な平板表示装置（Ｆｌａｔ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）が開発され、急速に既存のブラウン管（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ：ＣＲＴ）に取って代わっている。

このような平板表示装置の具体的な例として、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ ｄｅｖｉｃｅ：ＬＣＤ）、プラズマ表示装置（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ ｄｅｖｉｃｅ：ＰＤＰ）、電界放出表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ ｄｅｖｉｃｅ：ＦＥＤ）、有機発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ：ＯＬＥＤ）及び量子点表示装置（Ｑｕａｎｔｕｍ Ｄｏｔ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）などが挙げられる。

その中でも、別途の光源を必要とせず、装置のコンパクト化及び鮮明なカラーを表示する目的から、有機発光表示装置や量子点発光表示装置のような自発光表示装置が競争力あるアプリケーション（ａｐｐｌｉｃａｔｉｏｎ）として考慮されている。

近年、表示装置は、回路部の構成を簡素化し、外部印刷回路基板と表示装置内パッド電極との接続工程を一部省略するために、基板の表示領域内の各サブ画素に薄膜トランジスタを形成すると同時に、外周領域である非表示領域にゲート駆動機能を有する回路を形成してゲートを駆動するゲートインパネル部（ＧＩＰ：Ｇａｔｅ−Ｉｎ−Ｐａｎｅｌ）を適用する方式が好まれている。

一方、かかる表示装置は、ユーザの要求に応じて様々な形態に製造される。特に、表示装置の大きさは、技術の発展によって大面積化や極大化、或いは極超小型化が可能な方向に進んでいる。

このうち、大面積化した表示装置では、パネルの横、縦の長さが増加することに伴って、内部に設けられる配線の長さも増加し、これによる領域別輝度ばらつきを減らす目的で、配線にかかるロードを減らす研究が並行されている。

その上、表示装置の大面積化によって回路部にも構成的な変更が必要となるが、その際、大きい面積を占める素子の一部に断線などの不良が生じる問題点がある。特に、ゲートインパネル部を適用する表示装置においてゲートインパネル部に位置している素子に不良がある場合、これはライン性不良として観察される。

特開２０１７−１９９６７５

本発明は、大面積のストレージキャパシタにおいて構成を変更し、工程時に発生するプラズマによる静電気不良を防止することができる。

本発明の一実施例に係るストレージキャパシタは、基板上に第１金属層からなり、互いに離隔した複数個の金属分割パターンと、第２金属層からなり、前記金属分割パターンとバッファ層を挟んで重畳し、前記金属分割パターン間の領域に第１連結部を有する第１電極連結パターンと、前記第１電極連結パターンと層間絶縁膜を挟んで重畳し、透明電極からなり、第１連結部と重畳しない前記金属分割パターン間の領域に第２連結部を有する透明電極連結パターンと、を含む。

前記ストレージキャパシタは、前記第１電極連結パターンと離隔されて前記第２金属層からなり、隣接した少なくとも２個の金属分割パターンと重畳している第１電極接続パターンをさらに含むことができる。

前記透明電極連結パターンは、前記第１電極接続パターンと重畳し得る。

前記第１電極接続パターンは、前記隣接した少なくとも２個の金属分割パターンの間を通り得る。

前記第１連結部又は第２連結部は、リペア時にレーザーカッティング部として用いられ得る。

前記金属分割パターンは、前記第１電極接続パターンに接続することができる。

前記透明電極連結パターンは、前記第１電極接続パターンに接続することができる。

また、上記の目的を達成するための本発明の表示装置は、複数個のサブ画素を有するアクティブ領域、及び前記アクティブ領域外側の非表示部を含む基板と、前記アクティブ領域内に複数個の互いに交差する第１ライン及び第２ラインと、前記非表示部の少なくとも一側に前記第１ラインとそれぞれ電気的に連結され、第１金属層からなり、互いに離隔された複数個の金属分割パターン、第２金属層からなり、前記金属分割パターンとバッファ層を挟んで重畳し、前記金属分割パターン間の領域に第１連結部を有する第１電極連結パターン、及び前記第１電極連結パターンと層間絶縁膜を挟んで重畳し、透明電極からなり、第１連結部と重畳しない前記金属分割パターン間の領域に第２連結部を有する透明電極連結パターンを含んでなるストレージキャパシタと、を含むことができる。

前記第１ラインのそれぞれの一端に対して、前記ストレージキャパシタが形成された前記非表示部の少なくとも一側に、直列に配置されたプルアップトランジスタ及びプルダウントランジスタをさらに含み、前記第１ラインの一端は前記プルアップトランジスタとプルダウントランジスタとの間で接続され、前記ストレージキャパシタは前記プルアップトランジスタのゲート電極と前記第１ラインの一端に接続され得る。

前記表示装置は、前記アクティブ領域に、前記第１金属層と同一層に、遮光配線と、前記第２金属層と同一層に、ゲート電極及びソース／ドレイン電極を有する画素薄膜トランジスタと、前記透明電極連結パターンと同一層に画素電極と、をさらに含むことができる。

また、前記表示装置は、前記アクティブ領域における各サブ画素に、前記画素電極上に順次に積層形成された有機発光層及び共通電極をさらに含むことができる。

前記第１ラインと前記第２ラインは、前記第２金属層と同じ層で形成ことができる。

前記各サブピクセルで、前記第１ラインと第２ラインのいずれかは、第１パターンと第２パターンに分割され、前記第１、第２のパターンが、前記第１ラインと第２ラインの他の一つから離隔されることができる。

前記第１、第２パターンの隣接部分を重畳して接続するように、前記第１金属層または前記透明電極からなる第３のパターンを、さらに備えることができる。

また、上記の目的を達成するための本発明の表示装置の製造方法は、複数個のサブ画素を有するアクティブ領域、及び前記アクティブ領域外側の非表示部を含む基板を準備する段階と、前記非表示部の少なくとも一側に第１金属層からなり、互いに離隔された複数個の金属分割パターンを設ける段階と、少なくとも隣接した２個の金属分割パターンの一部を露出させる第１コンタクトホールを有するバッファ層を前記基板上に設ける段階と、前記バッファ層上に第２金属層を蒸着し、これを選択的に除去して、前記第１コンタクトホールを通じて隣接した２個の金属分割パターンを連結する第１電極接続パターンと、該第１電極接続パターンと離隔され、前記複数個の金属分割パターンと重畳し、前記複数個の金属分割パターン間の離隔された領域に第１連結部を有する第１電極連結パターンとを設ける段階と、前記第１電極接続パターンと重畳した第２コンタクトホールを有する層間絶縁膜を設ける段階と、前記層間絶縁膜上に透明金属を蒸着し、これを選択的に除去して、前記第２コンタクトホールを通じて前記第１電極接続パターンと接続され、前記第１連結部に非重畳した前記複数個の金属分割パターン間の領域に第２連結部を有し、前記複数個の金属分割パターンに重畳した透明電極連結パターンを設ける段階と、を含むことができる。

本発明のストレージキャパシタ、これを用いた表示装置及びその製造方法は、次のような効果がある。

本発明のストレージキャパシタ、これを用いた表示装置及びその製造方法は、最下部に位置して上部絶縁膜のエッチング工程に影響を受ける第１金属層からなるストレージキャパシタの第１電極を島状に分けて分割形成する。

これによって、絶縁膜のエッチングで発生するプラズマによって一部の静電気性電荷量が島状の分割金属パターンに残っていても、上部の小さな面積の接続電極パターンとの直接接続によってストレージキャパシタ内の電荷量流動を防止できる。また、その上部に形成される透明電極連結パターンと接続されても、透明電極連結パターンのパターニング工程及びそれ以降には、金属層パターニング時や絶縁膜のドライエッチ時に比べて静電気を誘発する要因が少ないので、透明電極連結パターンに連結部を具備して一体化したストレージ電極の第１電極を具現できる。したがって、ストレージキャパシタの面積を島状の金属分割パターンに比べて大きく維持でき、大面積のストレージキャパシタの容量効果を有する。

また、本発明のストレージキャパシタは、巨大面積のストレージキャパシタを確実に具現でき、一部分に異物が発生しても、リペア工程で、金属分割パターンの上部に構成される第２金属層或いは透明電極層に有する金属分割パターン間の連結部をカッティングして不良な一部領域だけを除去することにより、残りの領域でストレージキャパシタ特性を維持できる。

本発明は、巨大面積のストレージキャパシタを確実に具現でき、これによって、特定ラインにおいて輝度が低下する現象を防止し、表示装置の視認性不良を防止できる。

本発明の表示装置の平面図である。 図１の隣接したゲートラインに連結されたゲートインパネル部の回路図である。 比較例による表示装置におけるゲートインパネル部で発生する不良を示す写真である。 比較例による表示装置におけるゲートインパネル部のストレージキャパシタの第１及び第２金属層を示す平面図である。 比較例による表示装置におけるゲートインパネル部のストレージキャパシタの第１及び第２金属層を示す平面図である。 図４のストレージキャパシタ完成後のＡ−Ａ’線に沿う断面図である。 本発明の表示装置におけるゲートインパネル部内のキャパシタを示す平面図である。 図６のＩ−Ｉ’線に沿う断面図である。 本発明の表示装置における各サブ画素の画素回路図である。 図８に示した本発明の表示装置のサブ画素を示す断面図である。 本発明の表示装置におけるサブ画素内の第１及び第２ラインの交差構成を示す平面図である。 本発明の表示装置の工程平面図である。 本発明の表示装置の工程平面図である。 本発明の表示装置の工程平面図である。 図１１ａによる工程断面図である。 図１１ｂによる工程断面図である。 図１１ｃによる工程断面図である。

以下、添付の図面を参照して、本発明の好ましい実施例を説明する。明細書全体を通じて同一の参照番号は実質的に同一の構成要素を意味する。以下の説明において、本発明に係る技術或いは構成に関する具体的な説明が却って本発明の要旨を曖昧にすると判断される場合、その詳細な説明を省略する。また、以下の説明で使われる構成要素の名称は明細書作成の容易さを考慮して選択されたものであり、実製品の部品名と相違することもある。

本発明の様々な実施例を説明するための図面に開示された形状、大きさ、比率、角度、個数などは例示的なものであり、本発明は図面に開示の事項に限定されない。本明細書全体を通じて同一の図面符号は同一の構成要素を示す。また、本発明を説明するとき、関連している公知技術に関する具体的な説明が却って本発明の要旨を曖昧にすると判断される場合、その詳細な説明は省略する。本明細書において‘含む’、‘有する’、‘からなる’などが使われる場合、‘〜だけ（のみ）’が使用されない限り、他の部分が付加されてもよい。構成要素を単数で表現した場合、特に明示的な記載事項がない限り、複数を含む場合も含む。

本発明の様々な実施例に含まれた構成要素を解釈するとき、特に明示的記載がなくても誤差範囲を含むものとして解釈する。

本発明の様々な実施例の説明において、位置関係について説明するとき、例えば、‘〜上に’、‘〜上部に’、‘〜下部に’、‘〜側に’などによって２つの部分の位置関係が説明される場合、‘直に’又は‘直接’が使用されない限り、２つの部分の間に一つ以上の他の部分が位置する場合も含むことができる。

本発明の様々な実施例の説明において、時間関係について説明するとき、例えば、‘〜後に’、‘〜に続いて’、‘〜次に’、‘〜前に’などによって時間的先後関係が説明される場合、‘直に’又は‘直接’が使用されない限り、連続しない場合も含むことができる。

本発明の様々な実施例の説明において、‘第１〜’、‘第２〜’などを様々な構成要素を説明するために使うことができるが、これらの用語は同一類似な構成要素を互いに区別するためのものに過ぎない。したがって、本明細書において‘第１〜’と表現される構成要素は、特に言及がない限り、本発明の技術的思想内で‘第２〜’と表現される構成要素と同一であり得る。

本発明の様々な実施例の各特徴は部分的に又は全体的に互いに結合又は組合せ可能であり、技術的に様々な連動及び駆動が可能であり、それぞれの様々な実施例が互いに独立して実施されてもよく、相互関連して実施されてもよい。

図１は、本発明の表示装置の平面図であり、図２は、図１の隣接したゲートラインに連結されたゲートインパネル部の回路図である。

図１に示すように、本発明の表示装置は、複数個のサブ画素ＳＰを有するアクティブ領域ＡＡ、及び該アクティブ領域外側の非表示部ＮＡを有する基板１００と、アクティブ領域ＡＡ内で互いに交差する複数本の第１ラインＧＬ及び第２ラインＤＬと、非表示部ＮＡの少なくとも一側に設けられ、第１ラインＧＬとそれぞれ電気的に連結されて第１ラインＧＬにゲート駆動信号を順次に供給するステージを含む内蔵型ゲートインパネル部ＧＩＰ１、ＧＩＰ２とを備える。

図１には、ゲートインパネル部ＧＩＰ１、ＧＩＰ２がアクティブ領域の両側に設けられている状態を示している。このようなデュアルタイプのゲートインパネル部ＧＩＰ１、ＧＩＰ２は同一の第１ラインＧＬに両側から同一のゲート駆動信号を供給でき、単一のゲートインパネル部ＧＩＰを有する構造と比べ、面積の大きい基板１００において長く配置された第１ラインＧＬにロードの増加を抑えることができる。場合によって、デュアルタイプのゲートインパネル部ＧＩＰ１、ＧＩＰ２は、これらのいずれか一方が奇数番目の第１ラインＧＬ１、ＧＬ３、…にゲート信号を供給し、他方が偶数番目の第１ラインＧＬ２、ＧＬ４、…にゲート駆動電圧を供給するようにそれぞれ奇数番目、偶数番目の第１ラインＧＬに連結されてもよい。

図２に示すように、本発明の表示装置において、ゲートインパネル部ＧＩＰ１、ＧＩＰ２は、各第１ラインに対応するステージ別に第１ラインＧＬに直に接続されるバッファ回路を含み、ゲート電圧信号Ｖｏｕｔ（ｎ）を第１ラインＧＬに順次出力する。ゲートインパネル部ＧＩＰ１、ＧＩＰ２は、アクティブ領域に設けられる薄膜トランジスタと同一工程で非表示領域に回路構成を有するように形成されるものであり、内蔵型ゲート駆動部とも呼ぶ。

図２は、ゲートインパネル部の出力端部に相当するバッファ回路を示す図であり、ゲートインパネル部には、バッファ回路の他にも、該バッファ回路の左側に、ゲート電圧信号をクロック信号に応じて順次出力するシフトレジスタの構成をさらに有する。

そして、バッファ回路は、第１ラインＧＬ（ｎ）のそれぞれの一端に対して、直列に配置されたプルアップトランジスタＰＵＴ及びプルダウントランジスタＰＤＴを含み、第１ラインＧＬ（ｎ）の一端は、プルアップトランジスタＰＵＴとプルダウントランジスタＰＤＴとの間で接続され、第１ラインＧＬ（ｎ）の一端とプルアップトランジスタＰＵＴのゲート電極との間に連結されたストレージキャパシタＣｓｔを含む。

本発明のストレージキャパシタＣｓｔは、大面積の表示装置に対応して、ゲートインパネル部からの距離に関係なく、第１ライン（ゲートライン）に印加されるゲート駆動電圧信号を劣化無しに各サブ画素に提供するために設けられるものであり、十分の容量を確保するために少なくともその面積は１００μｍ×１００μｍ以上である。また、本発明のストレージキャパシタＣｓｔは、割り当てられたストレージキャパシタ領域全体をカバーする形状に形成する場合において一部分にしか電気的異物がないのに全体面積のストレージキャパシタンス容量を使用できない問題を防止するために、大面積の領域を分けて分割形成し、分割領域間に連結部を設けて各電極を形成し、特定の分割領域に電気的異物が観察されたとき、リペア工程において異物の発生した分割領域に連結された連結部をカッティングして異物のある分割領域を分離させることによって、残りの分割領域のストレージキャパシタを利用することができる。

また、本発明のストレージキャパシタＣｓｔは、第１ラインＧＬ（ｎ）の一端に直接に接続されるものであり、第１ラインＧＬ（ｎ）に供給されるゲート電圧信号Ｖｏｕｔが第１ラインＧＬ（ｎ）に伝達されるとき、ゲートインパネル部ＧＩＰ１、ＧＩＰ２からのゲート駆動電圧信号が供給されるサブ画素の隣接程度に関係なく均一に伝達されるようにする。

図２に示すバッファ回路は、ゲートインパネル部の一部分だけを示すものであり、第１ラインＧＬと直接接続された部位だけを簡略に表現している。

このようなバッファ回路では、プルアップトランジスタＰＵＴがクロック信号ｃｌｋを受信して、シフトレジスタのＱノードに充填された高電圧ＶＤＤを第１ラインＧＬ（ｎ）に出力し、プルダウントランジスタＰＤＴがシフトレジスタのＱＢノードの電圧によってターンオンされて、第１ラインＧＬ（ｎ）の電圧をグラウンドに放電させる機能を担う。

一方、本発明の表示装置において第２ラインＤＬは、図１に示すように、それぞれの一端が、非表示領域に向かうリンク配線１９１と連結されており、リンク配線１９１の端部にパッド電極（図示せず）が設けられ、該パッド電極とデータドライブＩＣ１８０又はフレキシブル印刷回路基板とを接続させてデータ信号を受信する。

ゲートインパネル部ＧＩＰ１、ＧＩＰ２は、クロック信号Ｃｌｋ、ゲート駆動電圧に相当する電源電圧ＶＤＤを、フレキシブル印刷回路基板又はデータドライブＩＣに接続された印刷回路基板内に設けられたタイミング制御部（図示せず）を介して受信する。

図２に示したバッファ回路は、単一クロック信号を用いる最も基本的な例であり、図示のゲート駆動電圧の印加に複数個のクロック信号が関係すると、クロック信号は、直列に連結されたプルアップトランジスタとプルダウントランジスタを複数セットで並列に配置し、各プルアップトランジスタの入力端子に個別のクロック信号が印加されるようにしてもよい。

データドライブＩＣ１８０は、図示してはいないが、タイミング制御部（図示せず）から入力されるデータ制御信号によって入力される整列された画像信号（ＲＧＢ）を基準電圧を用いてアナログ形態のデータ信号（Ｖｄａｔａ）に変換する。そして、データ信号（Ｖｄａｔａ）を１水平期間（１Ｈ）ずつラッチし、各第１ラインに印加されるゲート駆動電圧信号に対応して全ての第２ラインＤＬに出力する。

図３は、比較例による表示装置におけるゲートインパネル部で発生する不良を示す写真であり、図４ａ及び図４ｂは、比較例による表示装置の断面図である。

図３に示すように、比較例による表示装置のように、ゲートインパネル部に設けられたストレージキャパシタをなす電極層がそれぞれ分割パターンの間に連結部を有する構造では、連結部或いはストレージキャパシタとＱノードとの連結部位にショートが発生する現象がある。

これは、相対的に周辺の配線に比べて巨大パターンとして形成されるストレージキャパシタの各電極において各電極間の層間絶縁膜内のコンタクトホール形成時に行われるドライエッチ（Ｄｒｙ−ｅｔｃｈ）過程で発生するプラズマによって電極内に電荷がチャージング（ｃｈａｒｇｉｎｇ）して残っていながら巨大な金属電極内で流動し、領域のうち薄い幅を有する連結部などでＡＣショートを起こすことと推定される。

図４ａ、図４ｂ及び図５に示すように、比較例によるストレージキャパシタは、互いに並列に連結された第１及び第２キャパシタＣＡ、ＣＢからなる。

図４ａに示すように、第１キャパシタＣＡは、基板１０上に四分された長方形パターンのうち、隣接する２個の長方形パターンを連結する第１連結部１１ａを一体形に有する第１金属層１１と、図４ｂに示すように、第１金属層１１と重畳し、第１金属層１１の長方形パターンよりも小さい面積で重畳し、第１連結部１１ａと異なる部位で第２連結部１２ａを一体形に有する第２金属層１２と、第２金属層１２と同一層において第２金属層１２と離隔し、第１金属層１１の長方形パターンと第１接続部ＣＣＴ１で接続された第１接続電極パターン２１とを含む。

ここで、第１接続部ＣＣＴ１は、第１金属層１１と第２金属層１２との間にバッファ層１３にコンタクトホール状に設けられている。

また、図５に示すように、第２キャパシタＣＢは、第２金属層１２及び第１接続電極パターン２１上に設けられた層間絶縁膜１７、１９に形成された第２接続部ＣＣＴ２を通じて第１接続電極パターン２１に接続される透明電極パターン３０をさらに含んでなる。

第１及び第２キャパシタＣＡ、ＣＢの並列接続のために第１金属層１１と透明電極パターン３０は第１及び第２接続部ＣＣＴ１、ＣＣＴ２を介して互いに連結される。

そして、説明していない１５はゲート絶縁膜であり、アクティブ領域や非表示領域の薄膜トランジスタにおける半導体層とゲート電極とを層間区分する機能を担う。

このような比較例による表示装置内のゲートインパネル部のストレージキャパシタは、第１及び第２金属層１１、１２の横、縦の大きさをそれぞれ１００μｍ以上にして周辺配線に比べて巨大に形成し、大面積による向上したストレージキャパシタンスを確保することができ、第１ラインに印加されるゲート駆動電圧信号のロードによる影響を防止できる。しかしながら、上述したように、本発明の発明者は、工程中に絶縁膜のドライエッチ過程によるプラズマによって各金属層に電荷がチャージングされ、線幅の薄い連結部などに電荷が移動してショートを誘発する問題点を観測し、これを解決するために次のような構成のストレージキャパシタを具現しようとする。

図６は、本発明の表示装置におけるゲートインパネル部内のキャパシタの平面図であり、図７は、図６のＩ−Ｉ’線に沿う断面図である。

図６及び図７に示すように、本発明の表示装置におけるゲートインパネル部に設けられるストレージキャパシタは、第１金属層からなり、互いに離隔された複数個の金属分割パターン１１０と、第２金属層からなり、金属分割パターン１１０とバッファ層１１３を挟んで重畳し、金属分割パターンの間の領域に第１連結部１２０ａを有する第１電極連結パターン１２０と、第１電極連結パターン１２０と層間絶縁膜１１７を挟んで重畳し、透明電極からなり、第１連結部１２０ａと重畳しない金属分割パターン１１０間の領域に第２連結部１３０ａを有する透明電極連結パターン１３０とを含んでなる。

すなわち、本発明のストレージキャパシタの最大の特徴は、金属層からなる複数個の金属分割パターン１１０が互いに連結部を持たず、完全に分割されている点である。

これは、前述した比較例のストレージキャパシタにおいて各金属層が連結部を有するように設けられ、部分的な離隔空間があるが、各金属層が連結部にて一体形に連結されていることから工程中に発生する電荷を、巨大金属層においてチャージング及び流動させて解決するためである。すなわち、複数個の金属分割パターン１１０がそれぞれ島状に形成され、工程中にそれぞれの金属分割パターン１１０のチャージングされた成分があっても、互いに分割されているため、隣接した金属分割パターン１１０への静電気の伝達を防止する。

金属分割パターン１１０は、異なる列に隣接した２個の金属分割パターン１１０の間に第１間隔ｄ１の離隔空間を有し、異なる行に隣接した２個の金属分割パターン１１０の間に第２間隔ｄ２の離隔空間を有する。

第１及び第２間隔ｄ１、ｄ２は概略的に露光装備の解像度で区分可能な大きさであり、略１μｍ以上とし、限られた領域においてストレージキャパシタの容量を最大にするために１５μｍ以下とすることが好ましい。場合によって、第１及び第２間隔ｄ１、ｄ２は同一であってもよい。

また、図６には四分されている金属分割パターン１１０を示したが、必要によって、二分、六分、八分或いはそれ以上の個数の金属分割パターンにしてもよい。

また、本発明のストレージキャパシタは、ゲートインパネル部の構成として説明したが、これに限定されず、第１金属層が分割パターニングされた構造を有し、大面積の十分な容量を要求する構造であれば、アクティブ領域内に設けられてもよく、表示装置の他、大容量のストレージキャパシタを要求する他の電子装置にも適用可能である。

また、本発明のストレージキャパシタは、第１電極連結パターン１２０と離隔して第２金属層からなり、隣接した少なくとも２個の金属分割パターン１１０と重なる第１電極接続パターン１２１をさらに含み、続いて上部に形成する第２連結部１３０ａを有する透明電極連結パターン１３０と下部の金属分割パターン１１０とを連結させ、第１電極連結パターン１２０を挟んで上部及び下部の透明電極と金属層が互いに接続されることにより、第１及び第２キャパシタＣＡ、ＣＢを並列に連結させ、ストレージキャパシタの容量を大きくできる。

また、第１電極接続パターン１２１は小さい面積を有し、よって、バッファ層１１３或いはゲート絶縁膜１１５をパターニングするドライエッチ過程で金属分割パターン１１０内に一部の静電気チャージングがあっても、これは小さな面積の第１電極接続パターン１２１に接続されるので、静電気流動の面積が少なくなり、静電気によるショート現象を防止することができる。

そして、本発明のストレージキャパシタにおいて透明電極連結パターン１３０は薄い線幅の第２連結部１３０ａを有するものの、アクティブ領域の画素電極と同一層に位置してパターニングされる構成であるので、その後にはプラズマダメージが発生するドライエッチ工程をそれ以上行わない。したがって、第１電極接続パターン１２１と透明電極連結パターン１３０間の接続があっても、透明電極連結パターン１３０内の静電気電荷量が殆どないので、金属分割パターン１１０の島状形成によって静電気流動防止効果を維持することができる。

一方、本発明の金属分割パターン１１０及び第１電極連結パターン１２０をなす第１及び第２金属層はそれぞれ低抵抗金属であり、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、又はこれらの合金或いは積層体で構成できるが、低抵抗特性を維持可能であればこれらの例に限定されない。

また、透明電極連結パターン１３０は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）で構成できるが、これらに限定されず、透明性を維持し、第１キャパシタＣＡと連結されて重畳部位の第２キャパシタＣＢによって向上したストレージキャパシタを構成可能なものであれば、他の金属酸化物にしてもよい。

透明電極連結パターン１３０は、第１電極接続パターン１２１と重畳し、重畳部位の層間絶縁膜１１７に設けられた第２コンタクトホールＣＣＴ２を通じて第１電極接続パターン１２１と透明電極連結パターン１３０との電気的接続がなされ、これによって、下部のバッファ層１１３内の第１コンタクトホールＣＣＴ１を通じて第１電極接続パターン１２１と接続される金属分割パターン１１０と同電位をなす。

第１電極接続パターン１２１は、互いに離隔された隣接した少なくとも２個の金属分割パターン１１０の間を通るようにし、下部層において互いに島状に離隔される複数個の金属分割パターン１１０を互いに電気的に連結する。

一方、第１電極接続パターン１２１は、２個の隣接した金属分割パターン１１０を電気的に連結するために設けられたものであり、図６に示すように、上下の隣接した金属分割パターン１１０を連結するための縦方向の形状の他にも、左右隣接した金属分割パターンを連結するために横方向に配置されてもよい。或いは、図示の縦方向の第１電極接続パターン１２１と横方向の第１電極接続パターンを共に含んでもよい。この場合、これらの第１電極接続パターン１２１は、同一層の第１電極連結パターン１２０とは離隔して電気的に区分される。

一方、第１電極連結パターン１２０の下部に設けられるゲート絶縁膜１１５は場合によって省略されてもよく、必須の構成要素ではない。

そして、ストレージキャパシタ内に各金属層の層間に設けられるバッファ層１１３、ゲート絶縁膜１１５、層間絶縁膜１１７は、高い誘電率の無機絶縁膜で構成される方が、ストレージキャパシタの容量を増加させる観点で好ましい。

第１連結部１２０ａ又は第２連結部１３０ａは、リペアのとき、レーザーカッティング部としてもよい。

ストレージキャパシタＣｓｔは、割り当てられたストレージキャパシタ領域全体をカバーする形状に形成する場合、一部分にしか電気的異物がないのに全体面積のストレージキャパシタンス容量を使用できなくなる問題があり、この場合、大面積で形成したストレージキャパシタが機能できず、ストレージキャパシタと連結されたゲートラインに十分のゲート駆動電圧が印加されなくなることがあり、この場合、ライン性不良が観察される。

これを防止するように、本発明のストレージキャパシタは、ストレージキャパシタの形成面積内に第１電極連結パターン１２０の形成工程と透明電極連結パターン１３０においてストレージキャパシタを完全に満たさず、金属分割パターン１１０と類似に第１間隔ｄ１又は第２間隔ｄ２の離隔空間を有するものの、各層において信号の連結のために第１連結部１２０ａと第２連結部１３０ａを有する。

このような本発明のストレージキャパシタは、薄膜トランジスタアレイ工程を完了した後に異常駆動検査過程で特定ストレージキャパシタに異常が発生する場合、複数に分割された金属分割パターン１１０のうちどの金属分割パターン１１０に重畳した第１電極連結パターン１２０或いは透明電極連結パターン１３０に異物が発生したかを判別し、異物の発生した金属分割パターン１１０と重畳した領域の第１電極連結パターン１２０に隣接した第１連結部１２０ａ或いは透明電極連結パターン１３０に隣接した第２連結部１３０ａを、基板１００の背面或いは上部からレーザーでカッティングし、正常駆動するストレージキャパシタから異物発生領域を分離させる。

一方、本発明の表示装置は、ストレージキャパシタを必要とする構造であれば、有機発光表示装置、量子点発光表示装置、液晶表示装置、電気泳動表示装置などにも適用可能である。

次に、本発明の表示装置を有機発光表示装置に適用する例について説明する。

図８は、本発明の表示装置における各サブ画素に設けられた画素回路図であり、図９は、図８に示した本発明の表示装置のサブ画素を示す断面図である。また、図１０は、本発明の表示装置のサブ画素における第１及び第２ラインの交差構成を示す平面図である。

図８を参照して、有機発光表示装置として具現される本発明の表示装置におけるアクティブ領域ＡＡの各サブ画素を回路的に説明すると、次の通りである。

図８に示すように、互いに交差する第１ラインＧＬと第２ラインＤＬとの間にスイッチング薄膜トランジスタＳＷ ＴＦＴと、スイッチング薄膜トランジスタＳＷ ＴＦＴと電源電圧ラインＶＤＬとの間に連結された駆動薄膜トランジスタＤ−ＴＦＴと、駆動薄膜トランジスタＤ−ＴＦＴと基準電圧ラインＲＬとの間に連結されたセンス薄膜トランジスタＳｅｎｓｅ ＴＦＴと、スイッチング薄膜トランジスタＳＷ ＴＦＴと駆動薄膜トランジスタＤ−ＴＦＴｓの接続地点である第１ノードＡ及び駆動薄膜トランジスタＤ−ＴＦＴとセンス薄膜トランジスタＳｅｎｓｅ ＴＦＴとの接続地点である第２ノードＢに連結された画素ストレージキャパシタＣｐｓｔと、第２ノードＢと接地端子との間に設けられた有機発光ダイオードＯＬＥＤと、を含む。ここで、互いに交差する第１ラインＧＬと第２ラインＤＬとの間にサブ画素が定義され、サブ画素ＳＰは基板（図１の１００参照）上にマトリクス状に配置されている。

一方、第１ノードＡには、スイッチング薄膜トランジスタＳＷ ＴＦＴのスイッチングドレイン電極ＳＤ１と駆動薄膜トランジスタＤ−ＴＦＴの第２ゲート電極１２２ｂが接続され、第２ノードＢには、駆動薄膜トランジスタの第２ドレイン電極１２４ａとセンス薄膜トランジスタＳｅｎｓｅ ＴＦＴの第１ドレイン電極１２３ｂが接続される。

そして、スイッチング薄膜トランジスタＳＷ ＴＦＴのゲート電極（断面では不図示）とセンス薄膜トランジスタＳｅｎｓｅ ＴＦＴの第１ゲート電極１２２ａは、第１ラインＧＬ及びセンシングラインＳＳＬにそれぞれ連結されている。

スイッチング薄膜トランジスタＳＷ ＴＦＴは、第１ラインＧＬに印加される第１ゲート駆動電圧信号が駆動するサブ画素を選択し、駆動薄膜トランジスタＤ−ＴＦＴをスイッチング薄膜トランジスタＳＷ ＴＦＴに連結し、選択されたサブ画素の駆動電流を制御して有機発光ダイオードＯＬＥＤに供給する。

また、画素ストレージキャパシタＣｐｓｔは、スイッチング薄膜トランジスタＳＷ ＴＦＴから提供された電圧を１フレーム間維持して駆動薄膜トランジスタＤ−ＴＦＴを一定の電圧に維持させる。そのために、画素ストレージキャパシタＣｐｓｔは、駆動薄膜トランジスタＤ−ＴＦＴの第２ゲート電極１２２ｂと第２ドレイン電極１２４ａとの間に位置する。ここで、画素ストレージキャパシタＣｐｓｔはセンス薄膜トランジスタＳｅｎｓｅ ＴＦＴと連結して、センス薄膜トランジスタＳｅｎｓｅ ＴＦＴがセンシングラインＳＳＬのセンス信号供給時にターンオンされる間に、基準電圧ラインＲＬから提供される初期化電圧（第２ゲート駆動電圧信号）を第２ノードＢに提供し、これは、特定の区間でセンシングラインＳＳＬからセンシング信号印加によって初期化がなされることを意味する。

図９を参照して、各サブ画素における回路構成の積層構造について説明する。

センス薄膜トランジスタＳｅｎｓｅ ＴＦＴは、基板１００上部のバッファ層１１３上の所定領域に設けられた第１半導体層１２６と、第１半導体層１２６上の同一層上に互いに離隔して配置される第１ゲート電極１２２ａ、第１ソース電極１２３ａ及び第１ドレイン電極１２３ｂと、を含む。第１半導体層１２６と第１ゲート電極１２２ａ層との間にはゲート絶縁膜１１５を設ける。

そして、駆動薄膜トランジスタＤ−ＴＦＴは、基板１００上のバッファ層１１３上の所定領域に設けられた第２半導体層１２８と、第２半導体層１２８上の同一層上に互いに離隔して配置される第２ゲート電極１２２ｂ、第２ソース電極１２４ｂ及び第２ドレイン電極１２４ａと、を含む。

また、画素ストレージキャパシタＣｐｓｔは、基板１００上に初めに形成される第１金属層の遮光配線１１１を第１ストレージ電極とし、これと重畳する第３半導体層１２７を第２ストレージ電極とする。そして、遮光配線１１１と第１ドレイン電極１２３ｂとの第１接続ＬＣＴ１及び遮光配線１１１と第２ドレイン電極１２４ａとの第２接続ＬＣＴ２を通じてセンス薄膜トランジスタＳｅｎｓｅ ＴＦＴと駆動薄膜トランジスタＤ−ＴＦＴの第２ノードＢで接続がなされ、駆動薄膜トランジスタＤ−ＴＦＴの第２ドレイン電極１２４ａと画素電極１３１との画素コンタクトホールＰＣＴでの接続によって、画素ストレージキャパシタＣｐｓｔは、第３半導体層１２７の上部と下部にそれぞれ並列構成されたキャパシタを具現する。

第３半導体層１２７は、導電化された半導体層であり、駆動薄膜トランジスタＤ−ＴＦＴの第２ゲート電極１２２ｂと電気的連結を有する。

第１半導体層１２６、第２半導体層１２８及び第３半導体層１２７はそれぞれ、非晶質シリコン層、ポリシリコン層、酸化物半導体層のいずれか一つからなるか、それらの組合せからなり得る。そして、第１半導体層１２６、第２半導体層１２８及び第３半導体層１２７と第１及び第２ゲート電極１２２ａ、１２２ｂとの層間にはゲート絶縁膜１１５がさらに設けられる。

本発明の表示装置は、断面図で示すように、駆動薄膜トランジスタＤ−ＴＦＴ及びセンス薄膜トランジスタＳｅｎｓｅ−ＴＦＴの第１及び第２ゲート電極１２２ａ、１２２ｂ、第１及び第２ソース電極１２３ａ、１２４ｂ、並びに第１及び第２ドレイン電極１２３ｂ、１２４ａは互いに同一層に設けられるので電極間に段差無しに形成でき、これによって、ソース／ドレイン電極を形成するための別の工程を省略し、金属層の使用回数を減らすことができる。

そのために、サブ画素の第１及び第２ラインＧＬ、ＤＬは回路機能的に互いに交差構成であるが、第１及び第２ゲート電極１２２ａ、１２２ｂなどを形成する同一層に形成し、図１０に示すように、第１方向の第１ラインＧＬを一方向に長く形成し、これと離隔して第１方向と交差する方向に通る第２ラインＤＬを、第１ラインＧＬを境界にして分けて第１パターンＤＬＰ１及び第２パターンＤＬＰ２として形成し、他の層の金属又は透明電極の第３パターン１３１１によって、隣接した第１及び第２パターンＤＬＰ１、ＤＬＰ２を互いに重畳させて交差接続ＭＣＴ１、ＭＣＴ２を形成する。第３パターン１３１１は、基板１００上に初めに形成される遮光配線１１１と同一層に形成するか、或いは画素電極１３１と同一層の透明電極連結パターンとして形成することができ、その接続方法は、図７と類似であり得る。第３パターン１３１１は、第１及び第２パターンＤＬＰ１、ＤＬＰ２間の第１ラインＧＬを通る。したがって、このような交差しつつジャンピングする接続構造によって本発明の表示装置はソース及びドレイン電極の金属層を省くことができ、その結果、コスト低減の他にも、表示領域における金属層の使用数を減らし、それに伴う露光及び現像及びエッチングなどの過程で収率が低下する問題を解決することができる。また、金属層の使用回数が増加するほど、各層別工程間の整列誤差によってマージンを与えて形成しなければならず、表示領域を覆う領域が増える問題があったが、これも解消することができる。他の例として、各サブピクセルで、第１ラインと第２ラインのいずれかは、第１パターンと第２パターンに分割され、第１、第２のパターンが、第１ラインと第２ラインの他の一つから離隔されることができる。

第１及び第２ゲート電極１２２ａ、１２２ｂ、第１及び第２ソース電極１２３ａ、１２４ｂ、並びに第１及び第２ドレイン電極１２３ｂ、１２４ａを覆って層間絶縁膜１１７が設けられ、層間絶縁膜１１７における画素コンタクトホールＰＣＴを通じて第２ドレイン電極１２４ａの所定部分と接続される画素電極１３１が設けられる。

画素電極１３１は発光部に延長され、該画素電極１３１と、その上部に有機発光層（図示せず）及び共通電極（図示せず）を積層して含んで有機発光ダイオードを構成する。有機発光ダイオードにおいて画素電極１３１はアノード電極と、共通電極はカソード電極と命名することもできる。

発光部はバンク１３２のオープン領域に定義されるものであり、有機発光ダイオードから発する光が透過される部位である。一方、アクティブ領域ＡＡ内では、層間絶縁膜１１７まで設けられた絶縁膜及び金属層の段差を補償するために、層間絶縁膜１１７の上部、すなわち画素電極１３１の下部に平坦化膜１１９がさらに設けられる。平坦化膜１１９は、だいたい誘電率の高い有機膜で形成する。したがって、絶縁膜によってストレージキャパシタの容量を低減できるので、画素ストレージキャパシタＣｐｓｔの第１ストレージ電極１１１と第３半導体層１２７との重畳領域には平坦化膜を形成しない。場合によって、第３半導体層１２７と画素電極１３１は直接接続されてもよい。これは、図７で説明した断面図においてゲートインパネル部のストレージキャパシタも同様に、各金属層間の絶縁膜は誘電率の高い無機膜だけで設けられることが好ましい。

ゲート金属層１２３ｃは、第１ドレイン電極１２３ｂ及び第２ドレイン電極１２４ａと一体形であり得る。

断面では表示されていないが、駆動薄膜トランジスタＤ−ＴＦＴの第２ゲート電極１２２ｂは、図８の回路図に示すように、第１ドレイン電極１２３ｂと電気的接続を有することができる。

一方、説明していない符号ＣＴ１〜ＣＴ４はそれぞれ、第１半導体層１２６の両端と第１ソース電極１２３ａ及び第１ドレイン電極１２３ｂとが接続される層間絶縁膜１１７上のコンタクトホール、及び第２半導体層１２８の両端と第２ソース電極１２４ｂ及び第２ドレイン電極１２４ａとが接続される層間絶縁膜１１５上のコンタクトホールを意味する。

また、画素電極１３１と同一層の符号１３３は、サブ画素の異常検出時にリペアに適用する画素電極島状パターンである。

以下、工程図を参照して本発明のストレージキャパシタ、これを用いた表示装置及びその製造方法について説明する。

図１１ａ〜図１１ｃは、本発明の表示装置の工程平面図であり、図１２ａ〜図１２ｃは図１１ａ〜図１１ｃによる工程断面図である。

本発明の表示装置の製造方法は、まず、複数個のサブ画素ＳＰを有するアクティブ領域ＡＡとアクティブ領域外側の非表示部とを含む基板１００を準備する。

図１１ａ及び図１２ａに示すように、非表示部の少なくとも一側に、第１金属層からなり、互いに離隔された複数個の金属分割パターン１１０を形成する。同一段階で、アクティブ領域に遮光配線１１１を形成する。

次いで、非表示領域における少なくとも隣接した２個の金属分割パターン１１０の一部を露出させる第１コンタクトホールＣＣＴ１を有するバッファ層１１３を、基板上に形成する。

次に、図８に示したように、アクティブ領域ＡＡには、バッファ層１１３上に第１〜第３半導体層１２６、１２８、１２７をそれぞれセンス薄膜トランジスタＳｅｎｓｅ−ＴＦＴ領域、駆動薄膜トランジスタＤ−ＴＦＴ及び画素ストレージキャパシタＣｐｓｔ部位に形成する。

次に、図１１ｂ及び図１２ｂに示すように、第１〜第３半導体層１２６、１２８、１２７を覆うようにゲート絶縁膜１１５を形成し、これをパターニングして第１及び第２半導体層１２６、１２８の両端を露出させる第１及び第２半導体層コンタクトホールＣＴ１、ＣＴ２と第３及び第４半導体層コンタクトホールＣＴ３、ＣＴ４を形成する。この過程で、第１及び第２半導体層１２６、１２８のそれぞれの所定部位上に島状のゲート絶縁膜１１５を残す。非表示領域にもゲート絶縁膜の一部を残すことができる。

続いて、バッファ層１１３及びゲート絶縁膜１１５上に第２金属層を蒸着し、これを選択的に除去して、第１コンタクトホールＣＣＴ１を通じて、隣接した２個の金属分割パターン１１０を連結する第１電極接続パターン１２１と、該第１電極接続パターン１２１と離隔され、複数個の金属分割パターン１１０と重畳し、複数個の金属分割パターン１１０間の離隔された領域に第１連結部１２０ａを有する第１電極連結パターン１２０を形成する。同一工程で第２金属層を選択的に除去し、アクティブ領域ではそれぞれセンス薄膜トランジスタＳｅｎｓｅ−ＴＦＴの島状のゲート絶縁膜１１５上に第１ゲート電極１２２ａと、これと両側で離隔し、第１半導体層１２６の両端に接続した第１ソース電極１２３ａ及び第１ドレイン電極１２３ｂとを形成し、駆動薄膜トランジスタＤ−ＴＦＴの島状のゲート絶縁膜１１５上には第２ゲート電極１２２ｂと、これと両側で離隔し、第２半導体層１２８の両端に接続した第２ソース電極１２４ｂ及び第２ドレイン電極１２４ａとを形成する。

次に、図１１ｃ及び図１２ｃに示すように、第１電極接続パターン１２１と重畳した第２コンタクトホールＣＣＴ２を有する層間絶縁膜１１７を形成する。

次いで、層間絶縁膜１１７上に平坦化膜１１９を形成する。

次に、平坦化膜１１９及び層間絶縁膜１１７を選択的に除去して非表示領域において平坦化膜１１９を除去し、第１電極接続パターン１２１上の一部が露出されるように第２コンタクトホールＣＣＴ２を形成する。同一工程においてアクティブ領域は、第２ドレイン電極１２４ａが露出されるように平坦化膜１１９及び層間絶縁膜１１７を除去して画素コンタクトホールＰＣＴを形成する。この時、ストレージキャパシタの第３半導体層１２７の上部では平坦化膜１１９を除去するか、或いは平坦化膜１１９及び層間絶縁膜１１７の両方を除去することができる。

次に、透明金属を蒸着し、それを選択的に除去して、第２コンタクトホールＣＣＴ２を通じて第１電極接続パターン１２１と接続し、第１連結部１２０ａに非重畳し、複数個の金属分割パターン１１０間の領域に第２連結部１３０ａを有し、複数個の金属分割パターン１１０に重畳した透明電極連結パターン１３０を形成する。同一工程でアクティブ領域では各サブ画素に画素電極１３１を形成することができる。

次に、図９に示すように、発光部以外の領域にバンク１３２を形成する。表示装置が下部発光型のとき、ピクセル回路の構成は遮光性の配線を含み、それらはバンク１３２によって覆われ、上部発光型のときは、画素電極（アノード電極）は反射性金属を含み、ピクセル回路の構成を覆い得るので、バンク１３２の開口幅は相対的に下部発光型に比べて広くなり得る。

次に、有機発光層（図示せず）及び共通電極（図示せず）を形成する。有機発光層は、単一層の有機発光層であってもよく、発光層内の正孔と電子の再結合を向上させて発光効率を高めるように、発光層の下部に正孔輸送関連層が、発光層の上部に電子輸送関連層がさらに設けられてもよい。

本発明のストレージキャパシタ、これを用いた表示装置及びその製造方法は、最下部に位置し、上部絶縁膜のエッチング工程に影響を受ける第１金属層からなるストレージキャパシタの第１電極を島状に分けて分割形成する。

これによって、絶縁膜のエッチングで発生するプラズマによって一部の静電気性電荷量が島状の分割金属パターンに残っていても、上部の小さい面積の接続電極パターンとの直接接続によってストレージキャパシタ内の電荷量流動を防止することができる。また、その上部に形成される透明電極連結パターンと接続されても、透明電極連結パターンのパターニング工程及びその以降には相対的に金属層パターニング時や絶縁膜のドライエッチ時に比べて静電気を誘発する要因が少ないので、透明電極連結パターンに連結部を具備して一体化したストレージ電極の第１電極を具現することができる。したがって、ストレージキャパシタの面積を島状の金属分割パターンに比べて大きく維持でき、大面積のストレージキャパシタの容量効果を有する。

また、本発明のストレージキャパシタは、巨大面積のストレージキャパシタを確実に具現することができ、一部分に異物が発生しても、リペア工程で、金属分割パターンの上部に構成される第２金属層或いは透明電極層に有する金属分割パターン間の連結部をカッティングして不良な一部領域だけを除去することにより、残りの領域でストレージキャパシタ特性を維持することができる。

本発明は、巨大面積のストレージキャパシタを確実に具現でき、これによって、特定ラインにおいて輝度が低下する現象を防止し、表示装置の視認性不良を防止することができる。

一方、以上で説明した本発明は上述した実施例及び添付の図面に限定されるものではなく、本発明の技術的思想を逸脱しない範囲内で様々な置換、変形及び変更が可能であるというが、本発明の属する技術の分野における通常の知識を有する者には明らかであろう。

１００：基板 １１０：金属分割パターン
１１１：遮光配線 １１３：バッファ層
１１５：ゲート絶縁膜 １１７：層間絶縁膜
１１９：平坦化膜 １２０：第１電極連結パターン
１２０ａ：第１連結部 １２１：第１電極接続パターン
１３０：透明電極連結パターン １３０ａ：第２連結部
１３１：画素電極 １３２：バンク

Claims (19)

1. 複数個のサブ画素を有するアクティブ領域、及び前記アクティブ領域外側の非表示部を含む基板と、
   前記基板の前記非表示部上に第１金属層からなり、互いに離隔された複数個の金属分割パターンと、
   第２金属層からなり、前記複数個の金属分割パターンとバッファ層を挟んで重畳し、前記複数個の金属分割パターン間の領域に第１連結部を有する第１電極連結パターンと、
   前記第１電極連結パターンと層間絶縁膜を挟んで重畳し、透明電極からなり、前記第１連結部と重畳しない前記複数個の金属分割パターン間の領域に第２連結部を有する透明電極連結パターンと、を含むストレージキャパシタ。
2. 前記第１電極連結パターンと離隔して前記第２金属層からなり、隣接した少なくとも２個の金属分割パターンと重畳した第１電極接続パターンをさらに含み、
   前記複数個の金属分割パターンと、前記第１電極連結パターンと、前記透明電極連結パターンとのうち、前記複数個の金属分割パターンが前記基板に最も近い、請求項１に記載のストレージキャパシタ。
3. 前記透明電極連結パターンは前記第１電極接続パターンと重畳している、請求項２に記載のストレージキャパシタ。
4. 前記第１電極接続パターンは、前記隣接した少なくとも２個の金属分割パターンの間を通っている、請求項２に記載のストレージキャパシタ。
5. 前記第１連結部又は第２連結部は、リペア時にレーザーカッティング部として用いられる、請求項１に記載のストレージキャパシタ。
6. 前記金属分割パターンは前記第１電極接続パターンに接続される、請求項４に記載のストレージキャパシタ。
7. 前記透明電極連結パターンは前記第１電極接続パターンに接続される、請求項６に記載のストレージキャパシタ。
8. 複数個のサブ画素を有するアクティブ領域、及び前記アクティブ領域外側の非表示部を含む基板と、
   前記アクティブ領域内に複数個の互いに交差する第１ライン及び第２ラインと、
   前記非表示部の少なくとも一側に前記第１ラインとそれぞれ電気的に連結され、第１金属層からなり、互いに離隔された複数個の金属分割パターン、第２金属層からなり、前記複数個の金属分割パターンとバッファ層を挟んで重畳し、前記複数個の金属分割パターン間の領域に第１連結部を有する第１電極連結パターン、及び前記第１電極連結パターンと層間絶縁膜を挟んで重畳し、透明電極からなり、第１連結部と重畳しない前記複数個の金属分割パターン間の領域に第２連結部を有する透明電極連結パターンを含んでなるストレージキャパシタと、
   を含む表示装置。
9. 前記第１ラインのそれぞれの一端に対して、
   前記ストレージキャパシタが形成された前記非表示部の少なくとも一側に、直列に配置されたプルアップトランジスタ及びプルダウントランジスタをさらに含み、
   前記第１ラインの一端は前記プルアップトランジスタ及びプルダウントランジスタの間で接続され、
   前記ストレージキャパシタは前記プルアップトランジスタのゲート電極と前記第１ラインの一端に接続された、請求項８に記載の表示装置。
10. 前記第１電極連結パターンと離隔して前記第２金属層からなり、隣接した少なくとも２個の金属分割パターンと重畳した第１電極接続パターンをさらに含む、請求項８に記載の表示装置。
11. 前記透明電極連結パターンは前記第１電極接続パターンと重畳している、請求項１０に記載の表示装置。
12. 前記第１電極接続パターンは、前記隣接した少なくとも２個の金属分割パターンの間を通っている、請求項１０に記載の表示装置。
13. 前記第１連結部又は第２連結部は、リペア時にレーザーカッティング部として用いられる、請求項８に記載の表示装置。
14. 各サブピクセルの前記アクティブ領域に、
    前記複数個の金属分割パターンを形成する前記第１金属層と同一層に、遮光配線と、
    前記第１電極連結パターンを形成する前記第２金属層と同一層に、ゲート電極及びソース／ドレイン電極を有する画素薄膜トランジスタと、
    前記透明電極連結パターンと同一層に画素電極と、をさらに含む、請求項８に記載の表示装置。
15. 前記アクティブ領域における各サブ画素に、前記画素電極上に順次に積層形成された有機発光層及び共通電極をさらに含む、請求項１４に記載の表示装置。
16. 前記第１ラインと前記第２ラインは、前記第２金属層と同じ層で形成される、請求項８に記載の表示装置。
17. 前記各サブピクセルで、前記第１ラインと第２ラインのいずれかは、第１パターンと第２パターンに分割され、前記第１、第２のパターンが、前記第１ラインと第２ラインの他の一つから離隔される、請求項１６に記載の表示装置。
18. 前記第１、第２パターンの隣接部分を重畳して接続するように、前記第１金属層または前記透明電極からなる第３のパターンを、さらに備える、請求項１７に記載の表示装置。
19. 複数個のサブ画素を有するアクティブ領域、及び前記アクティブ領域外側の非表示部を含む基板を準備する段階と、
    前記非表示部の少なくとも一側に第１金属層からなり、互いに離隔された複数個の金属分割パターンを設ける段階と、
    少なくとも隣接した２個の金属分割パターンの一部を露出させる第１コンタクトホールを有するバッファ層を前記基板上に設ける段階と、
    前記バッファ層上に第２金属層を蒸着し、これを選択的に除去して、前記第１コンタクトホールを通じて隣接した２個の金属分割パターンを連結する第１電極接続パターンと、該第１電極接続パターンと離隔され、前記複数個の金属分割パターンと重畳し、前記複数個の金属分割パターン間の離隔された領域に第１連結部を有する第１電極連結パターンとを設ける段階と、
    前記第１電極接続パターンと重畳した第２コンタクトホールを有する層間絶縁膜を設ける段階と、
    前記層間絶縁膜上に透明金属を蒸着し、これを選択的に除去して、前記第２コンタクトホールを通じて前記第１電極接続パターンと接続され、前記第１連結部に非重畳した前記複数個の金属分割パターン間の領域に第２連結部を有し、前記複数個の金属分割パターンに重畳した透明電極連結パターンを設ける段階と、
    を含む、ストレージキャパシタを含む表示装置の製造方法。

Images