CN105427787B - 阵列基板和显示面板 - Google Patents

Abstract

本发明公开了一种阵列基板和显示面板，阵列基板包括显示区域以及位于显示区域外围的驱动电路，驱动电路包括：一移位寄存器组，移位寄存器组包括以级联方式连接的n级移位寄存器单元，其中，n为正整数，且n≥1；至少一虚拟移位寄存器组，每一虚拟移位寄存器组包括以级联方式连接的至少一级虚拟移位寄存器单元；移位寄存器组与虚拟移位寄存器组以级联方式连接，且移位寄存器组中的n级移位寄存器单元沿第一方向排列，虚拟移位寄存器组中的至少一级虚拟移位寄存器单元与第n级移位寄存器单元的连线与第一方向相交。通过虚拟移位寄存器组不平行于移位寄存器组排列，可减小显示屏的边框，提供更佳的视觉和使用效果。

Description

阵列基板和显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板和显示面板。

背景技术

随着电子技术的不断发展，各类显示器应运而生，相应地，显示技术也呈现日新月异的变革。近年来，触控显示、立体显示以及柔性显示等技术日益涌现并不断发展，给显示领域带来了蓬勃的生机。伴随着显示技术的多元化，人们对显示效果的追求也日益提升，在诸多显示技术中，显示面板的窄边框化亦成为时下人们追求的主流显示效果之一，窄边框的显示面板在提供更佳的显示以及触摸效果的同时，能够提供更佳的视觉体验，成为显示领域研究的热点。

在显示面板的内部结构中，驱动电路一般位于显示区域的周缘，占据了一定的边框面积，因此，对驱动电路的排布结构进行调整和优化能够有助于缩小显示面板的边框面积，从而达到实现显示面板窄边框化的目的。

发明内容

有鉴于此，本发明的目的为提供一种阵列基板和显示面板，以实现显示面板的窄边框化。

本发明实施例的一方面提供一种阵列基板，包括显示区域以及位于显示区域外围的驱动电路，驱动电路包括：一移位寄存器组以及至少一虚拟移位寄存器组，所述移位寄存器组包括以级联方式连接的n级移位寄存器单元，其中，n为正整数，且n≥1；每一所述虚拟移位寄存器组包括以级联方式连接的至少一级虚拟移位寄存器单元；其中，所述移位寄存器组与所述虚拟移位寄存器组以级联方式连接，且所述移位寄存器组中的n级移位寄存器单元沿第一方向排列，所述虚拟移位寄存器组中的至少一级所述虚拟移位寄存器单元与第n级移位寄存器单元的连线与所述第一方向相交。

本发明实施例的另一方面还提供了一种显示面板，包括上述的阵列基板。

本发明的有益效果在于，通过将增加设置的虚拟移位寄存器组中的各个虚拟移位寄存器单元与移位寄存器组中的移位寄存器单元不平行排列的设计，可以解决目前设计中由于虚拟移位寄存器单元的存在而导致的显示屏边框过宽，无法实现窄边框的问题。本发明对显示面板的驱动电路中的移位寄存器单元的排布进行优化，使其有利于显示屏的窄边框化设计，从而提供更佳的视觉和使用效果。

附图说明

通过参照附图详细描述本发明的示例实施例，本发明的上述和其它目标、特征及优点将变得更加显而易见；

图1是本发明实施例提供的一种阵列基板的俯视示意图；

图2是本发明实施例提供的一种驱动电路的结构示意图；

图3是图1中阵列基板X区域的放大图；

图4是图3中X区域的结构示意图；

图5是本发明实施例提供的另一种驱动电路的结构示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本发明将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。附图仅为本发明的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本发明的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现材料或者操作以避免喧宾夺主而使得本发明的各方面变得模糊。

本发明实施例的一方面提供了一种阵列基板。参考图1和图2。图1是本发明实施例提供的一种阵列基板的俯视示意图，其中，阵列基板包括显示区域101以及位于显示区域101外围的驱动电路区102，驱动电路区102可以位于显示区域101的一侧，也可以位于显示区域101的两侧，驱动电路区102包括驱动电路。如图2所示，图2是本发明实施例提供的一种驱动电路的结构示意图，其中，驱动电路包括一移位寄存器组，移位寄存器组包括以级联方式连接的n级移位寄存器单元，其中，n为正整数，且n≥1；在本实施例中，为结合实际更清晰地描述本发明的构思，取n＝1279，则上述移位寄存器组包括G1、G2、……G1278、G1279级移位寄存器单元。此外，上述驱动电路还包括至少一虚拟移位寄存器组，每一所述虚拟移位寄存器组包括以级联方式连接的至少一级虚拟移位寄存器单元；如图2所示，驱动电路包括一虚拟移位寄存器组，其中包括虚拟移位寄存器单元Dum1和Dum2；另一虚拟移位寄存器组，包括虚拟移位寄存器单元Dum3和Dum4。上述移位寄存器组与上述虚拟移位寄存器组以级联方式连接，且移位寄存器组中的移位寄存器单元G1、G2、……G1278、G1279沿第一方向A1排列，虚拟移位寄存器组中的至少一级虚拟移位寄存器单元与第n级移位寄存器单元(即G1279)的连线与第一方向A1相交。

通过上述描述可知，本发明实施例提供的驱动电路，其中包含有移位寄存器组和虚拟移位寄存器组，虚拟移位寄存器组中的虚拟移位寄存器单元与移位寄存器组中的移位寄存器单元可以不位于同一直线上，如此，可以根据显示面板的结构来调整虚拟移位寄存器单元的排布结构，缩小其所占用的边框面积，进而达到减小显示面板边框的目的。特别地，在如图1和图2所示的阵列基板和电路结构中，因虚拟移位寄存器不平行于A1方向设置，因此，可以有效地缩短驱动电路在A1方向的长度，从而可以减小A1方向的边框面板。

需要说明的是，在本实施例中，驱动电路可以为栅极驱动电路，栅极驱动器将输入的时钟信号等信号经过移位寄存器单元转换成控制像素开启/关断的栅极扫描信号，如栅极开启信号和栅极关断信号。栅极驱动电路中的移位寄存器单元以及虚拟移位寄存器单元可以为非晶硅(Alpha Silica)半导体移位寄存器单元，即其中的开关晶体管为非晶硅型薄膜晶体管(a-Si TFT)；也可以是氧化物(Oxide)半导体移位寄存器单元，即其中的开关晶体管为氧化物型薄膜晶体管(oxide TFT)；或者是低温多晶硅(LTPS)半导体移位寄存器单元，即其中的开关晶体管为低温多晶硅型薄膜晶体管(LTPS-TFT)等其他类型的移位寄存器单元，本实施例中对此不做特殊限定。

在本实施例的一些可选的实施方式中，上述虚拟移位寄存器组包括第一虚拟移位寄存器组，如图2中所示，第一虚拟移位寄存器组包括虚拟移位寄存器单元Dum3和Dum4，第一移位寄存器组位于上述移位寄存器组的一端，且与移位寄存器组中的第n级移位寄存器单元(即G1279)相邻。

下面结合图1和图2进一步说明本实施例提供的阵列基板和驱动电路的结构。如图1所示，阵列基板上除包括显示区域101以及驱动电路区102外，还包括扇出区103，虚拟驱动电路区104以及集成电路区105，其中，集成电路区105包括给驱动电路提供信号的集成电路，扇出区104包含有供驱动电路与集成电路相连接的信号线，虚拟驱动电路区104包括第一虚拟移位寄存器组。

参考图2，其中，移位寄存器组中的移位寄存器单元G1、G2、……G1278、G1279以级联方式连接，其中，各移位寄存器单元以交错间隔的方式级联，具体的连接方式为：第x级移位寄存器单元Gx与第x-2级移位寄存器单元Gx-2以及第x+2级移位寄存器单元Gx+2连接，在正向扫描的情况下，即信号从移位寄存器单元G1向移位寄存器单元G1279传递时，移位寄存器单元Gx-2向移位寄存器单元Gx提供一输入信号，移位寄存器单元Gx向移位寄存器单元Gx+2提供一输入信号，依次传递。在反向扫描的情况下，即信号从移位寄存器单元G1279向移位寄存器单元G1传递时，移位寄存器单元Gx+2向移位寄存器单元Gx提供一输入信号，移位寄存器单元Gx向移位寄存器单元Gx-2提供一输入信号，依次传递。这里，x为正整数，且3≤x≤1277。在上述情况下，每一级移位寄存器单元向显示区域输出一有效栅极信号，用以控制对应的像素开启或者关断。

本实施例中，通过在移位寄存器端部设置虚拟移位寄存器组，虚拟移位寄存器组中的虚拟移位寄存器单元用以给与其相连的移位寄存器单元提供一复位信号，从而将相应的移位寄存器单元中的信号清零，避免输出错误信号。若第一虚拟移位寄存器组中包含m级虚拟移位寄存器单元，则第(n-m+i)级移位寄存器单元向第i级虚拟移位寄存器单元提供一输入信号，第i级虚拟移位寄存器单元向第(n-m+i)级移位寄存器单元提供一复位信号；其中，m、i为正整数，且1≤m≤n，1≤i≤m。以图2中所示为例，第一移位寄存器组中包括虚拟移位寄存器单元Dum3和Dum4，虚拟移位寄存器单元Dum3与移位寄存器单元G1278相联，虚拟移位寄存器单元Dum4与移位寄存器单元G1279相联，移位寄存器单元G1278向虚拟移位寄存器单元Dum3提供一输入信号，虚拟移位寄存器单元Dum3向移位寄存器单元G1278提供一复位信号；类似的，移位寄存器单元G1279向虚拟移位寄存器单元Dum4提供一输入信号，虚拟移位寄存器单元Dum4向移位寄存器单元G1279提供一复位信号。

因图2中所示驱动电路还包括分别与移位寄存器单元G1和G2相联的虚拟移位寄存器单元Dum1和Dum2，在正向扫描的情况下，虚拟移位寄存器单元Dum1和Dum2分别接收一起始信号STP1和STP2，然后将信号传递至移位寄存器单元，逐级传递。在反向扫描的情况下，虚拟移位寄存器单元Dum3和Dum4分别接收一起始信号STP1和STP2，然后将信号传递至移位寄存器单元，逐级传递。需要注意的是，在反向扫描的情况下，移位寄存器单元G1为最末级的移位寄存器单元，移位寄存器单元G1向虚拟移位寄存器单元Dum1提供一输入信号，虚拟移位寄存器单元Dum1向移位寄存器单元G1提供一复位信号；类似的，移位寄存器单元G2向虚拟移位寄存器单元Dum2提供一输入信号，虚拟移位寄存器单元Dum2向移位寄存器单元G2提供一复位信号。

上述为本实施例的一些实施方式提供的驱动电路的结构以及移位寄存器之间的连接方式。本实施例中，通过将位于移位寄存器组端部的第一虚拟移位寄存器中的虚拟移位寄存器单元与移位寄存器单元的排列结构作以调整和优化，以缩小其所占据的边框面积，进而实现显示面板的窄边框化。

继续以图2中所示为例，第一虚拟移位寄存器组中包括两级虚拟移位寄存器单元Dum3和Dum4，其中，虚拟移位寄存器单元Dum3和Dum4沿着第二方向A2排列，第二方向A2与第一方向A1相交，因此，第一虚拟移位寄存器组所占据的版图面积在A1方向上的长度减小，从而缩小了显示面板A1方向上的边框面积。

参考图3，图3为图1中X区域的放大图，其中，扇出区103包含有供驱动电路区102的驱动电路与集成电路区105的集成电路相连接的信号线。此外，为了能够向虚拟移位寄存器组中的虚拟移位寄存器单元提供信号，阵列基板还包括设置于显示区域101与扇出区103之间的虚拟信号区106，虚拟信号区106中包括用于向位于虚拟驱动电路区104中的虚拟移位寄存器单元提供信号的虚拟信号线。除此之外，在显示面板的周缘还环绕设置有密封区107，用于涂覆密封胶，防止灰尘等进入显示面板内部，影响显示效果。

参考图4，图4为图3中阵列基板X区域的结构示意图。其中，第一虚拟移位寄存器组紧贴扇出区103设置，第一虚拟移位寄存器组中的虚拟移位寄存器单元Dum3和Dum4平行于扇出区最外侧的信号线排列。上述排列结构有效地利用了扇出区103与显示面板边框之间的空间，用以容置虚拟移位寄存器单元，并将虚拟移位寄存器单元的排列方向进行调整，如紧贴扇出区且平行于扇出区最外侧的信号线排列。相较于虚拟移位寄存器单元与移位寄存器单元设置于同一直线上的技术方案，上述结构能够有效地缩小显示面板的边框面积。

在本实施例中，第一虚拟移位寄存器组中的各虚拟移位寄存器单元除上述实施方式中平行于扇出区最外侧的信号线排列之外，还可具有其他多种排列方式，其中，当第一虚拟移位寄存器组中的虚拟移位寄存器单元数量大于2时，各虚拟移位寄存器单元可位于同一直线上，也可以不位于同一直线上，例如，各虚拟移位寄存器单元的连线可以是折线、曲线等多种情况，只要各虚拟移位寄存器单元的连线不平行于移位寄存器组中各移位寄存器单元的连接，就能够通过调整各虚拟移位寄存器单元的排列减少虚拟移位寄存器单元所占用的空间，即可达到窄边框化的目的。

需要说明的是，本实施例中的虚拟移位寄存器组的个数为可以为一个，也可以为多个，如图2中所示，虚拟移位寄存器单元Dum1和Dum2与移位寄存器单元G1和G2相联，虚拟移位寄存器单元Dum1和Dum2构成另一虚拟移位寄存器组，且虚拟移位寄存器单元Dum1和Dum2所起的作用与虚拟移位寄存器单元Dum3和Dum4基本相同，因此，上述关于第一虚拟移位寄存器中的虚拟移位寄存器单元的排布情况也同样适用于虚拟移位寄存器单元Dum1和Dum2，或者更多的与移位寄存器单元G1相邻的虚拟移位寄存器单元，同样可以起到缩小显示面板边框的效果，在此不再赘述。

综上所述，采用本发明实施例提供的排列结构，通过将增加设置的虚拟移位寄存器组中的各个虚拟移位寄存器单元与移位寄存器组中的移位寄存器单元不平行排列的设计，可以解决目前设计中由于虚拟移位寄存器单元的存在而导致的显示屏边框过宽，无法实现窄边框的问题，可以减小显示屏的边框，以实现显示面板的窄边框化，提供更佳的视觉和使用效果。

另外，由于各虚拟移位寄存器单元的连线除了可以是与移位寄存器组中的移位寄存器单元的连线不平行之外，进一步的，还可以是曲线、折线等形状，可以满足各种形状的显示面板的需求，应用范围更加广泛，尤其是现在显示屏不仅仅应用在移动终端上，还可以应用在各式各样的可穿戴设备上，可以满足显示面板趋向于多边形以及不规则形状等的需求。

需要注意的是，在本实施例的以上实施方式中，以图2中所示的第一虚拟移位寄存器组中包括2级虚拟移位寄存器单元为例来进行说明，在本实施例的其他实施方式中，第一虚拟移位寄存器组可包括1级虚拟移位寄存器单元，其中，这1级虚拟移位寄存器单元不位于移位寄存器组中移位寄存器单元所排列的直线上；另外，第一虚拟移位寄存器组还可包括3级或者3级以上虚拟移位寄存器单元，多个虚拟移位寄存器单元不与移位寄存器组中移位寄存器单元位于同一直线上，这多个虚拟移位寄存器单元可以位于同一直线上，也可以不位于同一直线上，本实施例对此不作特殊限定。

本实施例还提供另一种阵列基板，该阵列基板具有与上述实施方式描述的阵列基板相似的结构，其主要不同之处在于本实施例提供的阵列基板，具有另一种驱动电路，因此，本实施方式着重介绍该驱动电路，对阵列基板的其他结构请参考上述实施方式，在此不再赘述。参考图5，图5是本发明实施例提供的另一种驱动电路的结构示意图，其中，驱动电路包括一移位寄存器组，移位寄存器组包括以级联方式连接的n级移位寄存器单元，其中，n为正整数，且n≥1；在本实施例中，为结合实际更清晰地描述本发明的构思，取n＝1279，则上述移位寄存器组包括G1、G2、……G1278、G1279级移位寄存器单元。此外，上述驱动电路还包括至少一虚拟移位寄存器组，每一所述虚拟移位寄存器组包括以级联方式连接的至少一级虚拟移位寄存器单元；如图5所示，驱动电路包括一虚拟移位寄存器组，其中包括虚拟移位寄存器单元Dum1、Dum2和Dum3；另一虚拟移位寄存器组，包括虚拟移位寄存器单元Dum4、Dum5、Dum6。上述移位寄存器组与上述虚拟移位寄存器组以级联方式连接，且移位寄存器组中的移位寄存器单元G1、G2、……G1278、G1279沿第一方向A1排列，虚拟移位寄存器组中的至少一级虚拟移位寄存器单元与第n级移位寄存器单元的连线与第一方向A1相交。

在本实施方式中，上述虚拟移位寄存器组包括第一虚拟移位寄存器组，如图5中所示，第一虚拟移位寄存器组包括虚拟移位寄存器单元Dum4、Dum5和Dum6，第一移位寄存器组位于上述移位寄存器组的一端，且与移位寄存器组中的第n级移位寄存器单元，即G1279相邻。

本实施方式中，第一虚拟移位寄存器组包括三级虚拟移位寄存器单元，下面结合图5进一步详细说明本实施方式中的电路结构以及连接方式。

移位寄存器组中的移位寄存器单元G1、G2、……G1278、G1279以级联方式连接，其中，各移位寄存器单元呈现交错间隔级联，具体的连接方式为：第x级移位寄存器单元Gx与第x-3级移位寄存器单元Gx-3以及第x+3级移位寄存器单元Gx+3连接，在正向扫描的情况下，即信号从移位寄存器单元G1向移位寄存器单元G1279传递时，移位寄存器单元Gx-3向移位寄存器单元Gx提供一输入信号，移位寄存器单元Gx向移位寄存器单元Gx+3提供一输入信号，依次传递。在反向扫描的情况下，即信号从移位寄存器单元G1279向移位寄存器单元G1传递时，移位寄存器单元Gx+3向移位寄存器单元Gx提供一输入信号，移位寄存器单元Gx向移位寄存器单元Gx-3提供一输入信号，依次传递。这里，x为正整数，且4≤x≤1276。在上述情况下，每一级移位寄存器单元向显示区域输出一有效栅极信号，用以控制对应的像素开启或者关断。

第一移位寄存器组中包括虚拟移位寄存器单元Dum4、Dum5和Dum6，虚拟移位寄存器单元Dum4与移位寄存器单元G1277相联，虚拟移位寄存器单元Dum5与移位寄存器单元G1278相联，虚拟移位寄存器单元Dum6与移位寄存器单元G1279相联，移位寄存器单元G1277向虚拟移位寄存器单元Dum4提供一输入信号，虚拟移位寄存器单元Dum4向移位寄存器单元G1277提供一复位信号；类似的，移位寄存器单元G1278向虚拟移位寄存器单元Dum5提供一输入信号，虚拟移位寄存器单元Dum5向移位寄存器单元G1278提供一复位信号；移位寄存器单元G1279向虚拟移位寄存器单元Dum6提供一输入信号，虚拟移位寄存器单元Dum6向移位寄存器单元G1279提供一复位信号。

因图5中所示驱动电路还包括分别与移位寄存器单元G1、G2和G3相联的虚拟移位寄存器单元Dum1、Dum2和Dum3，在正向扫描的情况下，虚拟移位寄存器单元Dum1、Dum2和Dum3分别接收一起始信号STP1、STP2和STP3，然后将信号传递至移位寄存器单元，并逐级传输。在反向扫描的情况下，虚拟移位寄存器单元Dum4、Dum5和Dum6分别接收一起始信号STP1、STP2和STP3，然后将信号传递至移位寄存器单元，并逐级传输。需要注意的是，在反向扫描的情况下，移位寄存器单元G1为最末级的移位寄存器单元，移位寄存器单元G1向虚拟移位寄存器单元Dum1提供一输入信号，虚拟移位寄存器单元Dum1向移位寄存器单元G1提供一复位信号；类似的，移位寄存器单元G2向虚拟移位寄存器单元Dum2提供一输入信号，虚拟移位寄存器单元Dum2向移位寄存器单元G2提供一复位信号；移位寄存器单元G3向虚拟移位寄存器单元Dum3提供一输入信号，虚拟移位寄存器单元Dum3向移位寄存器单元G3提供一复位信号。

在本实施方式中，移位寄存器单元和虚拟移位寄存器单元可以为非晶硅(AlphaSilica)半导体移位寄存器单元，氧化物(Oxide)半导体移位寄存器单元，或者低温多晶硅(LTPS)半导体移位寄存器单元，在此不做特殊限定。此外，虚拟移位寄存器单元向移位寄存器单元提供的复位信号，主要起到对移位寄存器单元清零的作用，以避免错误信号的传输。

本实施方式中，第一虚拟移位寄存器组中的虚拟移位寄存器单元Dum1、Dum2和Dum3沿第二方向A2平行排列。进一步地，虚拟移位寄存器单元Dum1、Dum2和Dum3也可以类似于前一实施方式中紧贴阵列基板的扇出区设置，并平行于扇出区最外侧的信号线排列。

另外，可选的，虚拟移位寄存器单元Dum1、Dum2和Dum3也可不位于同一直线上，其可以以其他非线性的排列方式进行排列，具体可根据显示面板的结构进行调整，以达到使显示面板呈现尽可能窄的边框的目的。

本发明实施例的另一方面还提供了一种显示面板，包括上述任一实施方式中的阵列基板。

通过上述描述可知，本发明实施例中，通过将增加设置的虚拟移位寄存器组中的各个虚拟移位寄存器单元与移位寄存器组中的移位寄存器单元不平行排列的设计，可以解决目前设计中由于虚拟移位寄存器单元占用边框面积，无法实现显示面板窄边框化的问题。还由于各虚拟移位寄存器的连线除了可以是与移位寄存器组中的移位寄存器单元的连线不平行之外，进一步的，还可以呈现曲线、折线等非线性排列，使得显示面板的边框面积减小，可使显示面板的应用范围更加广泛，尤其是可以应用在除移动终端以外的各式各样的可穿戴设备上，以满足显示面板趋于多边形以及不规则形状的趋势。

以上具体地示出和描述了本发明的示例性实施方式。应可理解的是，本发明不限于这里描述的详细结构、设置方式或实现方法；相反，本发明意图涵盖包含在所附权利要求的精神和范围内的各种修改和等效设置。

Claims (9)

1.一种阵列基板，包括显示区域、位于所述显示区域外围的驱动电路和扇出区，其特征在于，所述驱动电路包括：

一移位寄存器组，所述移位寄存器组包括以级联方式连接的n级移位寄存器单元，其中，n为正整数，且n≥1；

至少一虚拟移位寄存器组，每一所述虚拟移位寄存器组包括以级联方式连接的至少一级虚拟移位寄存器单元；其中，

所述移位寄存器组与所述虚拟移位寄存器组以级联方式连接，且

所述移位寄存器组中的n级移位寄存器单元沿第一方向排列，所述虚拟移位寄存器组中的至少一级所述虚拟移位寄存器单元与第n级移位寄存器单元的连线与所述第一方向相交；

所述虚拟移位寄存器组包括第一虚拟移位寄存器组，所述第一虚拟移位寄存器组位于所述移位寄存器组的一端，且所述第一虚拟移位寄存器组紧贴所述扇出区设置，其中所述扇出区包含有供所述驱动电路与集成电路相连接的信号线，设置在所述显示区域的下边框。

2.根据权利要求1所述的阵列基板，其特征在于，所述第一虚拟移位寄存器组与所述移位寄存器组中的第n级移位寄存器单元相邻。

3.根据权利要求1所述的阵列基板，其特征在于，所述第一虚拟移位寄存器组中的虚拟移位寄存器单元平行于所述扇出区最外侧的信号线排列。

4.根据权利要求1所述的阵列基板，其特征在于，所述第一虚拟移位寄存器组中的各虚拟移位寄存器单元不在同一直线上。

5.根据权利要求1-4任意一项所述的阵列基板，其特征在于，所述第一虚拟移位寄存器组中包含m级虚拟移位寄存器单元，其中，

第(n-m+i)级移位寄存器单元向第i级虚拟移位寄存器单元提供一输入信号，第i级虚拟移位寄存器单元向第(n-m+i)级移位寄存器单元提供一复位信号；

其中，m、i为正整数，且1≤m≤n，1≤i≤m。

6.根据权利要求5所述的阵列基板，其特征在于，所述第一虚拟移位寄存器组中包含1级虚拟移位寄存器单元。

7.根据权利要求5所述的阵列基板，其特征在于，所述第一虚拟移位寄存器组中包含2级虚拟移位寄存器单元。

8.根据权利要求5所述的阵列基板，其特征在于，所述第一虚拟移位寄存器组中包含3级以上虚拟移位寄存器单元。

9.一种显示面板，包括权利要求1-8任意一项所述的阵列基板。