CN108573682B - 阵列基板、显示面板和显示装置 - Google Patents

阵列基板、显示面板和显示装置 Download PDF

Info

Publication number
CN108573682B
CN108573682B CN201810212961.7A CN201810212961A CN108573682B CN 108573682 B CN108573682 B CN 108573682B CN 201810212961 A CN201810212961 A CN 201810212961A CN 108573682 B CN108573682 B CN 108573682B
Authority
CN
China
Prior art keywords
transistor
array substrate
sensitive
shift registers
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810212961.7A
Other languages
English (en)
Other versions
CN108573682A (zh
Inventor
金慧俊
苏畅
邵琬童
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai AVIC Optoelectronics Co Ltd
Original Assignee
Shanghai AVIC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai AVIC Optoelectronics Co Ltd filed Critical Shanghai AVIC Optoelectronics Co Ltd
Priority to CN201810212961.7A priority Critical patent/CN108573682B/zh
Publication of CN108573682A publication Critical patent/CN108573682A/zh
Application granted granted Critical
Publication of CN108573682B publication Critical patent/CN108573682B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种阵列基板、显示面板和显示装置，属于显示技术领域，包括：显示区和非显示区；显示区包括多条沿第一方向延伸的栅极线和多条沿第二方向延伸的数据线；阵列基板包括至少一段异形边缘；非显示区包括多个移位寄存器，移位寄存器包括多个晶体管，多个晶体管包括敏感晶体管和非敏感晶体管；多个移位寄存器包括至少一个第一移位寄存器，第一移位寄存器与异形边缘相邻；在第一移位寄存器中，至少一个敏感晶体管的沟道方向与第一方向或者第二方向平行，至少一个非敏感晶体管的沟道方向分别与第一方向和第二方向相交。相对于现有技术，可以提高第一移位寄存器所在的部分非显示区对应的阵列基板的厚度的均一性，提升显示品质。

Description

阵列基板、显示面板和显示装置
技术领域
本发明涉及显示技术领域，更具体地，涉及一种阵列基板、显示面板和显示装置。
背景技术
请参考图1，现有技术提供的一种显示面板中，包括显示区01和非显示区02，其中，显示区01包括一段圆弧形边缘011和一段直线段边缘012。显示区包括多条栅极线03，非显示区包括移位寄存器电路，移位寄存器电路包括多个移位寄存器04，移位寄存器04和栅极线03电连接。其中，多个移位寄存器04包括和圆弧形边缘011相邻的移位寄存器041，以及和直线段边缘012相邻的移位寄存器042。
移位寄存器04包括制作在显示面板中的电路元件，因此移位寄存器04具有一定的厚度。现有技术提供的显示面板中，不同移位寄存器042的边缘距离显示面板边缘05的距离均为d1，显示面板在移位寄存器042对应的位置处厚度较为均一。而不同移位寄存器041的边缘距离显示面板边缘05的距离不均一，移位寄存器041的边缘距离显示面板边缘05的距离为d2到d3之间，其中，d3＞d2＞d1，显示面板在移位寄存器041对应的位置处厚度不均一，会影响显示面板的封装效果，严重时可能会出现封装失效。
如果对移位寄存器041中的晶体管的位置进行调整、以使移位寄存器041的边缘距离显示面板边缘05的距离均一，会导致移位寄存器041和移位寄存器042的工作性能出现差异，影响了显示面板的显示品质。
发明内容
有鉴于此，本发明提供了一种阵列基板、显示面板和显示装置。
本发明提供了一种阵列基板，包括：显示区和围绕显示区的非显示区；显示区包括多条沿第一方向延伸的栅极线和多条沿第二方向延伸的数据线，第二方向和第一方向相交；阵列基板包括至少一段异形边缘，异形边缘的延伸方向与第一方向和第二方向均相交；非显示区包括多个移位寄存器，移位寄存器包括多个晶体管，多个晶体管包括敏感晶体管和非敏感晶体管；多个移位寄存器包括至少一个第一移位寄存器，第一移位寄存器与异形边缘相邻；在第一移位寄存器中，至少一个敏感晶体管的沟道方向与第一方向或者第二方向平行，至少一个非敏感晶体管的沟道方向分别与第一方向和第二方向相交。
本发明提供了一种显示面板，包括本发明提供的阵列基板。
本发明提供了一种显示装置，包括本发明提供的显示面板。
与现有技术相比，本发明提供的阵列基板、显示面板和显示装置，至少实现了如下的有益效果：
本发明实施例提供的阵列基板、显示面板和显示装置中，为了提高第一移位寄存器所在的部分非显示区对应的阵列基板的厚度的均一性，本实施例中，调整了部分晶体管的位置、使部分晶体管沿着异形边缘的形状做适应性的调整。在工艺条件和/或物理空间限制的情况下，改变晶体管的沟道方向L可能会改变晶体管的宽长比，从而影响移位寄存器的驱动能力，其中，非敏感晶体管的驱动能力变化对于移位寄存器的工作性能影响较小，而敏感晶体管的驱动能力变化对于移位寄存器的工作性能影响较大。具体的，为了尽可能的减小第一移位寄存器和其余的移位寄存器的性能差异，本发明实施例中，仅设置至少一个非敏感晶体管的沟道方向分别与第一方向和第二方向相交，至少一个敏感晶体管的沟道方向与第一方向或者第二方向平行，其中，将敏感晶体管的沟道方向与第一方向或者第二方向平行，可以保持不同的移位寄存器中敏感晶体管的宽长比不变，从而保持不同的移位寄存器中敏感晶体管的驱动能力不变，而仅设置至少一个非敏感晶体管的沟道方向分别与第一方向和第二方向相交，可以尽可能的减小第一移位寄存器性能的改变量，进而可以减小第一移位寄存器和其余的移位寄存器的性能差异。本发明中，由于调整了第一移位寄存器中部分晶体管的位置、使部分晶体管可以沿着异形边缘的形状做适应性的调整，进而可以提高第一移位寄存器所在的部分非显示区对应的阵列基板的厚度的均一性，提升显示面板的封装效果；并且可以尽可能的减少第一移位寄存器和其余的移位寄存器的性能差异，提升显示品质。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1是现有技术提供的一种显示面板的局部平面结构示意图；
图2是本发明实施例提供的一种阵列基板的平面结构示意图；
图3是图2提供的阵列基板的局部放大结构示意图；
图4是图2提供的阵列基板中的移位寄存器的结构示意图；
图5是一种U形结构的晶体管的结构示意图；
图6是一种T形结构的晶体管的结构示意图；
图7是一种L形结构的晶体管的结构示意图；
图8是本发明实施例提供的一种移位寄存器的电路结构示意图；
图9是本发明实施例提供的另一种阵列基板中的移位寄存器的结构示意图；
图10是本发明实施例提供的又一种阵列基板的局部平面结构示意图；
图11是本发明实施例提供的又一种阵列基板的局部平面结构示意图；
图12是本发明实施例提供的又一种阵列基板的局部平面结构示意图；
图13是本发明实施例提供的又一种阵列基板的平面结构示意图；
图14是本发明实施例提供的又一种阵列基板的局部平面结构示意图；
图15是本发明实施例提供的一种显示面板的结构示意图；
图16是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
请参考图2和、图3和图4，本实施例提供了一种阵列基板，包括：显示区AA和围绕显示区AA的非显示区BB；显示区AA包括多条沿第一方向x延伸的栅极线10和多条沿第二方向y延伸的数据线20，第二方向x和第一方向y相交。
阵列基板包括至少一段异形边缘A1，异形边缘A1的延伸方向与第一方向x和第二方向y均相交。
非显示区BB包括多个移位寄存器30，移位寄存器30包括多个晶体管40，多个晶体管40包括敏感晶体管41和非敏感晶体管42。
多个移位寄存器30包括至少一个第一移位寄存器31，第一移位寄存器31与异形边缘A1相邻；在第一移位寄存器31中，至少一个敏感晶体管41的沟道方向与第一方向x或者第二方向y平行，至少一个非敏感晶体管42的沟道方向分别与第一方向x和第二方向y相交。
具体而言，本实施例提供的阵列基板中，显示区AA可以具有显示功能、用于显示图像，非显示区BB可以设置电路元件、走线等结构。
阵列基板的形状不是矩形的，包括至少一段异形边缘A1，可以理解的是，延伸方向与第一方向x和第二方向y均相交的边缘即为异形边缘A1，本实施例中，以异形边缘A1为弧线为例进行说明，并不仅限于此。
非显示区BB包括移位寄存器电路，移位寄存器电路和栅极线10电连接，用于给栅极线10传输电信号。移位寄存器电路可以包括多个级联的移位寄存器30，本实施例中，仅示意了一个移位寄存器30和一条栅极线10电连接的实施方式，可以理解的是，本实施例对于移位寄存器30和栅极线10的具体电连接方式不作具体限制。
其中，移位寄存器30包括多个晶体管40，图4中，仅以移位寄存器30包括5个晶体管40为例进行说明，可以理解的是，本实施例对于移位寄存器30中的晶体管40的数量不作具体限制。除此之外，本实施例对于移位寄存器30中，各晶体管40之间的电连接关系不作具体限制。
本实施例中，将多个晶体管40的类型分为敏感晶体管41和非敏感晶体管42，可以理解的是，敏感晶体管41和非敏感晶体管42各指代一种类型的晶体管，一种类型的晶体管可以包括1个、2个或者更多个晶体管，本实施例对此不作具体限制。
晶体管的宽长比的变化会导致晶体管的驱动能力发生改变。其中，敏感晶体管41的驱动能力变化对于移位寄存器的工作性能影响较大，非敏感晶体管42的驱动能力变化对于移位寄存器的工作性能影响较小。
下面，本实施例对于宽长比和沟道方向L进行简要说明。
请参考图4，图4所示的晶体管包括栅极G、半导体部B、源极S和漏极D。为了清楚的示意本实施例的技术方案，图4中，半导体部B没有设置填充图案。其中，源极S和漏极D的间距称为沟道长L’，垂直L’方向的是源极S和漏极D的宽度W，宽长比为W/L’。沟道方向L为源极S指向漏极D的方向，即为沟道长L’的方向。
需要说明的是，晶体管的具体结构有多种，图4中所示的晶体管为“I”形结构的晶体管。可选的，本发明实施例提供的阵列基板中，移位寄存器30中的晶体管可以为“U”形结构的晶体管(请参考图5)，其中，图5所示的“U”形结构的晶体管中，源极S和漏极D上平行的两处之间的间距方向即为沟道方向L。或者“T”形结构的晶体管(请参考图6)，其中，图6所示的“T”形结构的晶体管中，源极S和漏极D上平行的两处之间的间距方向即为沟道方向L。或者“L”形结构的晶体管(请参考图7)，其中，图7所示的“L”形结构的晶体管中，源极S和漏极D上平行的两处之间的间距方向即为沟道方向L。
可以理解的是，晶体管的具体结构还有多种，本发明在此不再一一列举，本发明实施例对于晶体管的具体结构不做具体限制。
研发人员发现，宽长比会影响晶体管的驱动能力。本实施例提供的阵列基板中，在移位寄存器30中，多个晶体管的功能是不完全相同的。而在工艺条件和物理空间限制的情况下，改变晶体管的沟道方向L可能会改变晶体管的宽长比，从而影响晶体管的驱动能力。不同功能的晶体管的驱动能力发生变化，对于移位寄存器的工作性能的影响是不同的。
本实施例提供的阵列基板中，与异形边缘A1相邻的移位寄存器为第一移位寄存器31，第一移位寄存器31设置在异形边缘A1对应的非显示区BB中。为了提高第一移位寄存器31所在的部分非显示区BB对应的阵列基板的厚度的均一性，本实施例中，调整了部分晶体管的位置、使部分晶体管沿着异形边缘A1的形状做适应性的调整。具体的，为了减小第一移位寄存器31和其余的移位寄存器的性能差异，本实施例中，仅设置至少一个非敏感晶体管42的沟道方向L分别与第一方向x和第二方向y相交，该非敏感晶体管42的沟道方向L可以根据异形边缘A1的具体形状适应性的调整，沟道方向L的变化可能会引起宽长比的变化。其中，非敏感晶体管42的驱动能力变化对于移位寄存器的工作性能影响较小，换言之，非敏感晶体管42的宽长比变化对于移位寄存器的工作性能的影响较小，从而可以减小第一移位寄存器31和其余的移位寄存器的性能差异。除此之外，本实施例中，在第一移位寄存器31中，至少一个敏感晶体管41的沟道方向L与第一方向x或者第二方向y平行。其中，敏感晶体管41的驱动能力变化对于移位寄存器的工作性能影响较大，换言之，敏感晶体管41的宽长比对于移位寄存器的工作性能的影响较大，因而，将敏感晶体管41的沟道方向L与第一方向x或者第二方向y平行，即与其余的移位寄存器(即非第一移位寄存器)中敏感晶体管的沟道方向L保持一致，可以保持不同的移位寄存器中敏感晶体管的宽长比不变，从而保持不同的移位寄存器中敏感晶体管的驱动能力不变，而仅设置至少一个非敏感晶体管42的沟道方向分别与第一方向x和第二方向y相交，可以尽可能的减小第一移位寄存器性能的改变量，进而可以减小第一移位寄存器31和其余的移位寄存器的性能差异。可选的，敏感晶体管41的沟道方向L均与第一方向x或者第二方向y平行。本实施例提供的阵列基板中，调整了第一移位寄存器31中部分晶体管的位置、使部分晶体管可以沿着异形边缘A1的形状做适应性的调整，可以提高第一移位寄存器31所在的部分非显示区BB对应的阵列基板的厚度的均一性，提升显示面板的封装效果；并且可以尽可能的减少第一移位寄存器31和其余的移位寄存器的性能差异，提升显示品质。
可选的，请继续参考图2、图3和图4，在第一移位寄存器31中，敏感晶体管41位于非敏感晶体管42靠近显示区AA的一侧。本实施例中，将非敏感晶体管42设置在更加靠近异形边缘A1的位置处，有利于将非敏感晶体管42沿着异形边缘A1的形状做适应性的调整，可以提高第一移位寄存器31所在的部分非显示区BB对应的阵列基板的厚度的均一性，提升显示面板的封装效果。
为了进一步清楚的说明本发明实施例的技术方案，下面，本发明在此示例性了提供了一种移位寄存器的具体电路结构，请参考图8和图9。
图8中示意了一种9T2C的移位寄存器电路。图8所示的移位寄存器电路包括9个晶体管，分别为晶体管T0至晶体管T8、以及第一电容元件C1和第二电容元件C2。其中，
晶体管T0的栅极端与初始化信号端SET连接，第一极与高电位信号线DIR1电连接，第二极与自举点P电连接；
晶体管T1的栅极端与栅极信号端Gn+1电连接，第一极与自举点P电连接，第二极与低电位信号线DIR2电连接；
晶体管T2与时钟信号端CKB之间存在第一电容元件C1，其中，第一电容元件C1的第一极板与时钟信号端CKB电连接，第二极板与晶体管T2栅极端电连接；晶体管T2的第一极与自举点P电连接，第二极与低电位信号线VGL电连接；
晶体管T3的栅极端与自举点P电连接，晶体管T3的第一极与时钟信号端CKB之间存在第一电容元件C1，其中，第一电容元件C1的第一极板与时钟信号端CKB电连接，第二极板与晶体管T3的第一极电连接，晶体管T3的第二极与低电位信号线VGL电连接；
晶体管T4的栅极端与自举点P电连接，第一极与时钟信号端CKB电连接，第二极连接栅极信号输出端GOUT；晶体管T4的栅极端与第二极之间存在第二电容元件C2，其中，第二电容元件C2的第一极板与晶体管T4的栅极端电连接，第二极板与晶体管T4的第二极电连接；
晶体管T5的栅极端与晶体管T3的第一极电连接，晶体管T5的第一极与栅极信号输出端GOUT电连接，第二极与低电位信号线VGL电连接；
晶体管T6的栅极端与时钟信号端CK电连接，第一极与栅极信号输出端GOUT电连接，第二极与低电位信号线VGL电连接；
晶体管T7的栅极端与初始化信号端RESET电连接，第一极与自举点P电连接，第二极与低电位信号线VGL电连接；
晶体管T8的栅极端与初始化信号端RESET电连接，第一极与栅极信号输出端GOUT电连接，第二极与低电位信号线VGL电连接。
可选的，移位寄存器还包括高电位信号线DIR1、低电位信号线DIR2/VGL、栅极信号输出端GOUT、自举点P、时钟信号端CKB/CK、初始化信号端SET/RESET和栅极信号端Gn+1；其中，晶体管包括栅极G、第一极S和第二极D；
对于一个移位寄存器来说，从功能上看，敏感晶体管可以包括第一晶体管、至少一个第二晶体管、至少一个第三晶体管，其中，第一晶体管、第二晶体管和第三晶体管表示三种类型的晶体管，一种类型的晶体管可以包括1个、2个或者更多个晶体管，本实施例对此不作具体限制。
其中，第一晶体管的栅极与自举点P电连接，第一晶体管的第一极与栅极信号输出端GOUT电连接；例如，图8所示的移位寄存器的电路结构中，第一晶体管包括晶体管T4。
第二晶体管的栅极与时钟信号端CKB/CK、初始化信号端SET/RESET和栅极信号端Gn+1中的任一者电连接，第二晶体管的第一极与自举点P电连接，第二晶体管的第二极与高电位信号线DIR1电连接；例如，图8所示的移位寄存器的电路结构中，第二晶体管包括晶体管T0。
第三晶体管的栅极与时钟信号端CKB/CK、初始化信号端SET/RESET和栅极信号端Gn+1中的任一者电连接，第三晶体管的第一极与自举点P电连接，第三晶体管的第二极与低电位信号线DIR2/VGL电连接。例如，图8所示的移位寄存器的电路结构中，第三晶体管包括晶体管T1、晶体管T2、晶体管T7。
图8所示的电路结构中，敏感晶体管包括：晶体管T4、晶体管T0、晶体管T1、晶体管T2、晶体管T7。非敏感晶体管包括：晶体管T3、晶体管T5、晶体管T6、晶体管T8。
可选的，请结合参考图3、图8和图9，多个移位寄存器30包括多个第一移位寄存器31；对于功能相同，且分别位于相邻第一移位寄存器31中的各非敏感晶体管，具有不同的沟道方向L。
具体而言，例如，晶体管T3是非敏感晶体管，相邻的第一移位寄存器31中的晶体管T3的沟道方向L不同；晶体管T5是非敏感晶体管，相邻的第一移位寄存器31中的晶体管T5的沟道方向L不同；晶体管T6是非敏感晶体管，相邻的第一移位寄存器31中的晶体管T6的沟道方向L不同；晶体管T8是非敏感晶体管，相邻的第一移位寄存器31中的晶体管T8的沟道方向L不同。本实施中，晶体管T3、晶体管T5、晶体管T6、晶体管T8均为非敏感晶体管。相邻的第一移位寄存器31中的功能相同的非敏感晶体管可以具有不同的沟道方向L。晶体管T3、晶体管T5、晶体管T6、晶体管T8可以根据异形边缘A1的形状而适应性的调整沟通方向L，从而可以进一步的提高第一移位寄存器31所在的部分非显示区BB对应的阵列基板的厚度的均一性，提升显示面板的封装效果。
需要说明的是，为了清楚的说明本实施例的技术方案，图9中，仅示意了两个第一移位寄存器31，可以理解的是，与异形边缘A1相邻的移位寄存器均为第一移位寄存器31，本实施例对于第一移位寄存器31的具体数量不作具体限制。
可选的，请继续参考图3、图8和图9，多个移位寄存器30包括多个第一移位寄存器31；对于不同第一移位寄存器31中的各非敏感晶体管，均具有分别与第一方向x和第二方向y相交的沟道方向L。
具体而言，例如，非敏感晶体管包括晶体管T3、晶体管T5、晶体管T6、晶体管T8。任一第一移位寄存器31中，晶体管T3、晶体管T5、晶体管T6、晶体管T8的沟道方向L均与第一方向x和第二方向y相交。本实施例提供的阵列基板中，晶体管T3、晶体管T5、晶体管T6、晶体管T8均为非敏感晶体管。对于任一第一移位寄存器31中的各非敏感晶体管，其沟道方向L均与第一方向x和第二方向y相交，即与其他的移位寄存器(非第一移位寄存器)中非敏感晶体管的沟道方向不同，有利于将各非敏感晶体管的沟道方向L根据异形边缘A1的形状做适应性的调整，从而可以进一步的提高第一移位寄存器31所在的部分非显示区BB对应的阵列基板的厚度的均一性，提升显示面板的封装效果。
可选的，请参考图3、图8和图10。多个移位寄存器30包括多个第一移位寄存器31；对于功能相同，且分别位于不同第一移位寄存器31中的各敏感晶体管，具有相同的沟道方向L。可选的，异形边缘A1为直线段，该直线段的延伸方向与第一方向x相交，且该直线段的延伸方向与第二方向y相交。
具体而言，例如，敏感晶体管包括晶体管T4、晶体管T0、晶体管T1、晶体管T2、晶体管T7。例如，对于不同的第一移位寄存器31中的晶体管T4，沟道方向相同，可以和第一方向x平行；例如，对于于不同的第一移位寄存器31中的晶体管T0，沟道方向相同，可以和第一方向x平行。
本实施例提供的阵列基板中，由于敏感晶体管41宽长比的变化对于其所在的移位寄存器的工作性能影响较大，因而，位于不同第一移位寄存器31中的功能相同的敏感晶体管，具有相同的沟道方向L，并且可选的，敏感晶体管的沟道方向L与第一方向x或者第二方向y平行，即与其他的移位寄存器(非第一移位寄存器)中敏感晶体管的沟道方向相同，可以进一步减少第一移位寄存器31和其余的移位寄存器的性能差异，提升显示品质。
可选的，请参考图3、图8和图10，对于不同第一移位寄存器31中的各敏感晶体管，均具有相同的沟道方向L。
具体而言，例如，敏感晶体管包括晶体管T4、晶体管T0、晶体管T1、晶体管T2、晶体管T7。不同第一移位寄存器31中，晶体管T4、晶体管T0、晶体管T1、晶体管T2、晶体管T7的沟道方向L均与第一方向x平行。可选的，晶体管T4、晶体管T0、晶体管T1、晶体管T2、晶体管T7的沟道方向L也可以均与第二方向y平行。本实施例提供的阵列基板中，将不同第一移位寄存器31中的各敏感晶体管的沟道方向L设置为相同的，可以进一步减少第一移位寄存器31和其余的移位寄存器的性能差异，提升显示品质。
可选的，请参考图3、图8和图10，第一移位寄存器31包括至少一个电容元件；电容元件包括第一电极板，第一电极板至少存在一条边的延伸方向分别与第一方向x和第二方向y相交。本实施例中，以第一移位寄存器31包括两个电容元件为例进行说明，分别为第一电容元件C1和第二电容元件C2。为了使第一移位寄存器31根据异形边缘A1的形状做适应性的调整，电容元件的形状可以根据第一移位寄存器31中的晶体管的沟道方向L做适应性的调整。例如，通常现有技术中，电容元件的一个极板为矩形。而本实施例中，可以将第二电容元件C2的第一电极板设置为三角形、第一电容元件C1的第一电极板设置为梯形。第一电容元件C1的四条边中，可以有至少一条边的延伸方向分别与第一方向x和第二方向y相交、也可以四条边的延伸方向均分别与第一方向x和第二方向y相交。第二电容元件C2的三条边中，可以有至少一条边的延伸方向分别与第一方向x和第二方向y相交、也可以三条边的延伸方向均分别与第一方向x和第二方向y相交。电容元件的第一极板的具体方向可以根据第一移位寄存器31中的晶体管的沟道方向L、以及异形边缘A1的形状做适应性的调整，从而可以充分利用第一移位寄存器31所在的区域的空间。可选的，电容元件位于敏感晶体管和非敏感晶体管之间，可以使第一移位寄存器31中的晶体管和电容元件设置的较为紧凑，从而减小第一移位寄存器31所占用的空间、有利于阵列基板的窄边框化。
可选的，请参考图11，多个移位寄存器30包括多个第一移位寄存器31，电容元件位于不同的第一移位寄存器31内相邻设置的两个非敏感晶体管之间。本实施例提供的阵列基板，可以使第一移位寄存器31中的非敏感晶体管和电容元件设置的较为紧凑，从而减小第一移位寄存器31所占用的空间、有利于阵列基板的窄边框化。
需要说明的是，第一移位寄存器31中的电容元件的具体位置可以有多种，图10和图11仅示例性的说明了电容元件的设置方式，并不以此为限。
可选的，请继续参考图11，非显示区BB包括第一信号总线50，第一信号总线50与多个移位寄存器30电连接；在与异形边缘A1对应的位置处，第一信号总线50的延伸方向与异形边缘A1的延伸方向大体上相同。本实施例中，第一信号总线50为移位寄存器30传输电信号，第一信号总线50的延伸方向可以根据阵列基板的边缘的形状做适应性的调整。本实施例提供的阵列基板中，在与异形边缘A1对应的位置处，第一信号总线50的延伸方向与异形边缘A1的延伸方向大体上相同，有利于使第一信号总线50和异形边缘A1的距离较为均一，进一步提高异形边缘A1对应的部分非显示区BB对应的阵列基板的厚度的均一性，提升显示面板的封装效果。
可选的，请结合参考图8和图11，多个移位寄存器30包括多个第一移位寄存器31；第一移位寄存器31通过第一连接线60和第一信号总线50在第一连接点51电连接；第一信号总线50在第一连接点51的法线为第一法线f51；对于功能相同，且分别位于不同第一移位寄存器31中的各非敏感晶体管，其沟道方向L和对应的第一法线f51的夹角均为θ。可以理解的是，θ可以为0°。
具体而言，非敏感晶体管包括晶体管T3、晶体管T5、晶体管T6、晶体管T8。对于不同的第一移位寄存器31中，功能相同的非敏感晶体管的沟道方向L和对应的第一法线f51的夹角是相同的。例如，对于不同的第一移位寄存器31中，晶体管T3和对应的第一法线f51的夹角是相同的。
本实施例中，对于功能相同，且分别位于不同第一移位寄存器31中的各非敏感晶体管，其沟道方向L可以根据第一信号总线50的延伸方向进行适应性的调整，有利于异形边缘A1对应的部分非显示区BB中的走线和电路的排布更加合理。
可选的，请参考图8和图12，在第一移位寄存器31中，敏感晶体管设置在非敏感晶体管靠近显示区AA的一侧；第一信号总线50位于敏感晶体管和非敏感晶体管之间。
具体而言，图12所示的阵列基板中，敏感晶体管包括：晶体管T4、晶体管T0、晶体管T1、晶体管T2、晶体管T7。非敏感晶体管包括：晶体管T3、晶体管T5、晶体管T6、晶体管T8。本实施例提供的阵列基板中，非敏感晶体管的沟道方向L可以根据异形边缘A1做适应性的调整，因而敏感晶体管和非敏感晶体管之间可以具有间隔的区域，这部分间隔的区域可以用于设置第一信号总线50。本实施例中，将第一信号总线50设置在第一移位寄存器31所在的区域中，具体的，第一信号总线50位于敏感晶体管和非敏感晶体管之间的区域，可以减少第一信号总线50在非显示区BB中的所占用的空间，从而有利于实现窄边框化。
可选的，请继续参考图13，非显示区BB包括框胶区B1，框胶区B1围绕显示区AA；第一信号线50位于框胶区B1。本实施例提供的阵列基板中设置有框胶区B1，在后续的制造工艺中，框胶区B1中涂覆有框胶，可以将阵列基板和对置基板(例如，液晶显示面板中彩膜基板以及有机发光显示面板中的保护基板)粘合。本实施例中，框胶对于第一信号线50的电信号影响较小，将第一信号线50设置在框胶区B1，有利于阵列基板的窄边框化。
可选的，请结合参考图13和图14，为了进一步减小阵列基板的边框的宽度，至少一个非敏感晶体管位于框胶区B1。本实施例中，由于非敏感晶体管的驱动能力变化对于移位寄存器的工作性能影响较小，换言之，其宽长比变化对于移位寄存器的工作性能影响较小。将非敏感晶体管设置在框胶区B1，有利于实现窄边框化，其中，由于与框胶交叠的是非敏感晶体管，故框胶对于移位寄存器的影响较小。
需要说明的是，为了清楚的示意本实施例的技术方案，图14中，框胶区B1没有设置填充图案、仅以线框示意。
本发明提供了一种显示面板，包括本发明提供的阵列基板。请参考图15，图15是本发明实施例提供的一种显示面板的结构示意图。可选的，图15提供的显示面板包括阵列基板100、对置基板(彩膜基板)200、以及设置在阵列基板100和对置基板200之间的液晶层300。需要说明的是，本申请上述实施例的显示面板是以液晶显示面板为例进行说明，本领域内技术人员应该理解，在本申请的其他实现方式中，显示面板还可以是有机发光显示面板(OLED)，微型发光二极管显示(micro LED)，量子点显示(QLED，Quantum Dot LightEmitting Diodes)，电子纸等类型的面板或显示部件，本申请对此不做限定，具体以实际情况而定。本发明实施例提供的显示面板，具有本发明实施例提供的阵列基板的有益效果，具体可以参考上述各实施例对于阵列基板的具体说明，本实施例在此不再赘述。
本发明还提供了一种显示装置，包括本发明提供的显示面板。请参考图16，图16是本发明实施例提供的一种显示装置的结构示意图。图16提供的显示装置1000包括本发明上述任一实施例提供的显示面板1001。图9实施例仅以手机为例，对显示装置1000进行说明，可以理解的是，本发明实施例提供的显示装置，可以是电脑、电视、车载显示装置等其他具有显示功能的显示装置，本发明对此不作具体限制。本发明实施例提供的显示装置，具有本发明实施例提供的显示面板的有益效果，具体可以参考上述各实施例对于显示面板的具体说明，本实施例在此不再赘述。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (17)

1.一种阵列基板，其特征在于，包括：
显示区和围绕所述显示区的非显示区；
所述显示区包括多条沿第一方向延伸的栅极线和多条沿第二方向延伸的数据线，所述第二方向和所述第一方向相交；所述阵列基板包括至少一段异形边缘，所述异形边缘的延伸方向与所述第一方向和所述第二方向均相交；
所述非显示区包括多个移位寄存器，所述移位寄存器包括多个晶体管，所述多个晶体管包括敏感晶体管和非敏感晶体管；所述多个移位寄存器包括至少一个第一移位寄存器，所述第一移位寄存器与所述异形边缘相邻；
在所述第一移位寄存器中，至少一个所述敏感晶体管的沟道方向与所述第一方向或者所述第二方向平行，至少一个所述非敏感晶体管的沟道方向分别与所述第一方向和所述第二方向相交。
2.根据权利要求1所述的阵列基板，其特征在于，
所述多个移位寄存器包括多个所述第一移位寄存器；
对于功能相同，且分别位于不同所述第一移位寄存器中的各所述敏感晶体管，具有相同的沟道方向。
3.根据权利要求1所述的阵列基板，其特征在于，
所述多个移位寄存器包括多个所述第一移位寄存器；
对于不同所述第一移位寄存器中的各所述敏感晶体管，均具有相同的沟道方向。
4.根据权利要求1所述的阵列基板，其特征在于，
所述多个移位寄存器包括多个所述第一移位寄存器；
对于功能相同，且分别位于相邻所述第一移位寄存器中的各所述非敏感晶体管，具有不同的沟道方向。
5.根据权利要求1所述的阵列基板，其特征在于，
所述多个移位寄存器包括多个所述第一移位寄存器；
对于不同所述第一移位寄存器中的各所述非敏感晶体管，均具有分别与所述第一方向和所述第二方向相交的沟道方向。
6.根据权利要求1所述的阵列基板，其特征在于，
所述移位寄存器还包括高电位信号线、低电位信号线、栅极信号输出端、自举点、时钟信号端、初始化信号端和栅极信号端；其中，所述晶体管包括栅极、第一极和第二极；
所述敏感晶体管包括第一晶体管、至少一个第二晶体管、至少一个第三晶体管；
所述第一晶体管的栅极与所述自举点电连接，所述第一晶体管的第一极与所述栅极信号输出端电连接；
所述第二晶体管的栅极与时钟信号端、初始化信号端和栅极信号端中的任一者电连接，所述第二晶体管的第一极与所述自举点电连接，所述第二晶体管的第二极与所述高电位信号线电连接；
所述第三晶体管的栅极与时钟信号端、初始化信号端和栅极信号端中的任一者电连接，所述第三晶体管的第一极与所述自举点电连接，所述第三晶体管的第二极与所述低电位信号线电连接。
7.根据权利要求1所述的阵列基板，其特征在于，
在所述第一移位寄存器中，所述敏感晶体管位于所述非敏感晶体管靠近所述显示区的一侧。
8.根据权利要求1所述的阵列基板，其特征在于，
所述第一移位寄存器包括至少一个电容元件；所述电容元件包括第一电极板，所述第一电极板至少存在一条边的延伸方向分别与所述第一方向和所述第二方向相交。
9.根据权利要求8所述的阵列基板，其特征在于，
所述电容元件位于所述敏感晶体管和所述非敏感晶体管之间；或者，
所述多个移位寄存器包括多个所述第一移位寄存器，所述电容元件位于不同的所述第一移位寄存器内相邻设置的两个所述非敏感晶体管之间。
10.根据权利要求1所述的阵列基板，其特征在于，
所述非显示区包括第一信号总线，所述第一信号总线与所述多个移位寄存器电连接；
在与所述异形边缘对应的位置处，所述第一信号总线的延伸方向与所述异形边缘的延伸方向大体上相同。
11.根据权利要求10所述的阵列基板，其特征在于，
所述异形边缘为直线段或者弧线。
12.根据权利要求10所述的阵列基板，其特征在于，
所述多个移位寄存器包括多个所述第一移位寄存器；
所述第一移位寄存器通过第一连接线和所述第一信号总线在第一连接点电连接；所述第一信号总线在所述第一连接点的法线为第一法线；
对于功能相同，且分别位于不同所述第一移位寄存器中的各所述非敏感晶体管，其沟道方向和对应的所述第一法线的夹角均为θ。
13.根据权利要求10所述的阵列基板，其特征在于，
在所述第一移位寄存器中，所述敏感晶体管设置在所述非敏感晶体管靠近所述显示区的一侧；
所述第一信号总线位于所述敏感晶体管和所述非敏感晶体管之间。
14.根据权利要求10所述的阵列基板，其特征在于，
所述非显示区包括框胶区，所述框胶区围绕所述显示区；
所述第一信号总线位于所述框胶区。
15.根据权利要求1所述的阵列基板，其特征在于，
所述非显示区包括框胶区，所述框胶区围绕所述显示区设置；
至少一个所述非敏感晶体管位于所述框胶区。
16.一种显示面板，其特征在于，包括根据权利要求1-15任一项所述的阵列基板。
17.一种显示装置，其特征在于，包括根据权利要求16所述的显示面板。
CN201810212961.7A 2018-03-15 2018-03-15 阵列基板、显示面板和显示装置 Active CN108573682B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810212961.7A CN108573682B (zh) 2018-03-15 2018-03-15 阵列基板、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810212961.7A CN108573682B (zh) 2018-03-15 2018-03-15 阵列基板、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN108573682A CN108573682A (zh) 2018-09-25
CN108573682B true CN108573682B (zh) 2020-12-01

Family

ID=63574240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810212961.7A Active CN108573682B (zh) 2018-03-15 2018-03-15 阵列基板、显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN108573682B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108711575B (zh) * 2018-03-27 2020-08-04 上海中航光电子有限公司 显示面板和显示装置
CN110010078B (zh) * 2019-03-14 2022-02-08 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路和显示装置
CN110297342B (zh) * 2019-06-28 2022-01-07 武汉天马微电子有限公司 一种显示面板和显示装置
WO2021031167A1 (zh) * 2019-08-21 2021-02-25 京东方科技集团股份有限公司 显示基板、显示装置及显示基板的制作方法
CN110599955B (zh) * 2019-09-19 2021-02-09 昆山工研院新型平板显示技术中心有限公司 一种显示面板和显示装置
CN111445862B (zh) * 2020-05-11 2022-05-24 京东方科技集团股份有限公司 显示面板和显示装置
CN111812902B (zh) * 2020-07-30 2023-04-14 上海中航光电子有限公司 阵列基板、显示面板及显示装置
CN112130386B (zh) * 2020-08-31 2023-08-15 上海中航光电子有限公司 阵列基板、显示面板及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599518A (zh) * 2003-09-16 2005-03-23 三星Sdi株式会社 图像显示器及其显示面板
CN105139797A (zh) * 2015-10-15 2015-12-09 京东方科技集团股份有限公司 一种异形显示面板及显示装置
CN105427787A (zh) * 2015-12-30 2016-03-23 上海中航光电子有限公司 阵列基板和显示面板
CN105759527A (zh) * 2016-04-26 2016-07-13 上海天马有机发光显示技术有限公司 阵列基板、阵列基板的制造方法及显示面板
CN107180593A (zh) * 2017-06-30 2017-09-19 厦门天马微电子有限公司 一种异形显示面板和显示装置
CN107526201A (zh) * 2017-09-19 2017-12-29 厦门天马微电子有限公司 一种显示面板、显示装置和显示面板的驱动方法
CN107644614A (zh) * 2017-10-26 2018-01-30 上海中航光电子有限公司 一种阵列基板、显示面板和显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105469764B (zh) * 2015-12-31 2018-11-27 上海天马微电子有限公司 一种阵列基板、液晶显示面板及电子设备
CN105719613B (zh) * 2016-04-22 2018-06-01 上海天马微电子有限公司 阵列基板、显示面板及显示装置
CN107731153A (zh) * 2017-11-30 2018-02-23 武汉天马微电子有限公司 异形显示面板和异形显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599518A (zh) * 2003-09-16 2005-03-23 三星Sdi株式会社 图像显示器及其显示面板
CN105139797A (zh) * 2015-10-15 2015-12-09 京东方科技集团股份有限公司 一种异形显示面板及显示装置
CN105427787A (zh) * 2015-12-30 2016-03-23 上海中航光电子有限公司 阵列基板和显示面板
CN105759527A (zh) * 2016-04-26 2016-07-13 上海天马有机发光显示技术有限公司 阵列基板、阵列基板的制造方法及显示面板
CN107180593A (zh) * 2017-06-30 2017-09-19 厦门天马微电子有限公司 一种异形显示面板和显示装置
CN107526201A (zh) * 2017-09-19 2017-12-29 厦门天马微电子有限公司 一种显示面板、显示装置和显示面板的驱动方法
CN107644614A (zh) * 2017-10-26 2018-01-30 上海中航光电子有限公司 一种阵列基板、显示面板和显示装置

Also Published As

Publication number Publication date
CN108573682A (zh) 2018-09-25

Similar Documents

Publication Publication Date Title
CN108573682B (zh) 阵列基板、显示面板和显示装置
CN108388054B (zh) 显示面板与显示装置
CN107092118B (zh) 一种阵列基板、显示面板及显示装置
US8710509B2 (en) Liquid crystal panel and liquid crystal display
US20180166467A1 (en) Array substrate, display panel and display device
US9939941B2 (en) Touch panel, manufacturing method thereof and touch display device
CN107357096B (zh) 异形触控显示面板和显示装置
CN111309177B (zh) 阵列基板、显示面板和显示装置
CN111624827B (zh) 阵列基板、显示面板和显示装置
CN108803172B (zh) 一种阵列基板、显示面板及显示装置
CN104969283A (zh) 显示装置
TWI504969B (zh) 顯示面板以及顯示裝置
CN118053878A (zh) 栅极驱动结构、阵列基板及显示装置
CN113380310B (zh) 显示面板和显示装置
US10411353B2 (en) Transparent antenna and transparent antenna-equipped display device
CN106873225B (zh) 阵列基板、显示面板、显示装置和阵列基板驱动方法
US20150054724A1 (en) Liquid crystal device and display device
CN113066414B (zh) 显示面板和显示装置
CN106098698B (zh) 阵列基板及其制作方法、显示装置
CN107037650B (zh) 一种阵列基板、显示面板及显示装置
CN114815358A (zh) 显示面板及显示装置
CN109270734B (zh) 像素结构
US12020643B2 (en) Array substrate and display panel having a display area that includes a curved edge
JP6720349B2 (ja) 液晶パネル及びその薄膜トランジスタアレイ基板
CN114613789A (zh) 阵列基板、阵列基板的制造方法、显示面板及显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant