CN111309177B - 阵列基板、显示面板和显示装置 - Google Patents

Abstract

本发明公开了一种阵列基板、显示面板和显示装置，涉及显示技术领域，阵列基板包括衬底基板和触控金属层、公共电极层和像素电极层；触控金属层包括多条第一触控线和多条虚拟触控线；公共电极层包括多个公共电极；像素电极层包括多个像素电极；公共电极包括多个第一刻缝和多个第二刻缝；在第二方向上，虚拟触控线和与其相邻的像素电极之间的间距大于第一触控线和与其相邻的像素电极之间的间距，或/和第二刻缝和与其相邻的像素电极之间的间距大于第一刻缝和与其相邻的像素电极之间的间距。本发明有效减小虚拟触控线和与其相邻的像素电极之间产生的耦合效应，提高显示效果。

Description

阵列基板、显示面板和显示装置

技术领域

本发明涉及显示技术领域，更具体地，涉及一种阵列基板、显示面板和显示装置。

背景技术

随着显示技术的不断发展，触控屏已经普及到人们的日常生活中。触摸屏按照组成结构可以分为：外挂式触摸屏(Add on Mode Touch Panel)、覆盖表面式触摸屏(On CellTouch Panel)以及内嵌式触摸屏(In Cell Touch Panel)。其中，内嵌式触摸屏是将触摸屏的触控电极设置在液晶显示屏的内部，可以减薄模组整体的厚度，又可以大大降低触摸屏的制作成本，受到消费者和面板厂商的青睐。

现有技术中，内嵌式触摸屏中相邻的像素电极之间设置有触控线或虚拟触控线，由于虚拟触控线处于浮空(floating)状态，虚拟触控线容易和与其相邻的像素电极之间产生耦合效应，破坏显示面板中现有的电场，影响显示面板的显示效果。

发明内容

有鉴于此，本发明提供了一种阵列基板、显示面板和显示装置，有效减小虚拟触控线和与其相邻的像素电极之间产生的耦合效应，提高显示效果。

第一方面，本发明提供一种阵列基板，包括：衬底基板和依次设置于衬底基板一侧的触控金属层、公共电极层和像素电极层；触控金属层包括多条沿第一方向延伸的第一触控线、和多条沿第一方向延伸的虚拟触控线；公共电极层包括相互绝缘的多个公共电极，一个公共电极与至少一条第一触控线电连接；像素电极层包括呈阵列排布的多个像素电极，在垂直于衬底基板所在平面的方向上，一个公共电极与多个像素电极相交叠；沿第二方向排列的相邻两个像素电极之间设有一条第一触控线或一条虚拟触控线，其中，第一方向和第二方向相交；公共电极包括多个第一刻缝和多个第二刻缝，在垂直于衬底基板所在平面的方向上，第一刻缝与第一触控线至少部分交叠，第二刻缝与虚拟触控线至少部分交叠；在第二方向上，虚拟触控线和与其相邻的像素电极之间的间距大于第一触控线和与其相邻的像素电极之间的间距，或/和第二刻缝和与其相邻的像素电极之间的间距大于第一刻缝和与其相邻的像素电极之间的间距。

第二方面，本发明提供一种显示面板，包括相对设置的阵列基板和彩膜基板、设置于阵列基板和彩膜基板之间的液晶层；其中，阵列基板为本发明提供的阵列基板。

第三方面，本发明提供一种显示装置，包括本发明提供的显示面板。

与现有技术相比，本发明提供的阵列基板、显示面板和显示装置，至少实现了如下的有益效果：

本发明提供的阵列基板包括衬底基板和依次设置于衬底基板一侧的触控金属层、公共电极层和像素电极层，触控金属层包括多条第一触控线和多条虚拟触控线，公共电极层包括相互绝缘的多个公共电极，公共电极在触控阶段复用为触控电极，一个公共电极与至少一条第一触控线电连接，通过第一触控线给与其电连接的公共电极提供信号，虚拟触控线不与公共电极电连接，即虚拟触控线处于浮空状态。像素电极层包括呈阵列排布的多个像素电极，沿第二方向排列的相邻两个像素电极之间设有一条第一触控线或一条虚拟触控线。由于虚拟触控线处于浮空状态，虚拟触控线和与其相邻的像素电极之间易发生耦合现象。本发明提供的阵列基板中，在第二方向上，虚拟触控线和与其相邻的像素电极之间的间距大于第一触控线和与其相邻的像素电极之间的间距，即相对于现有技术，本发明提供的阵列基板中虚拟触控线和与其相邻的像素电极之间的间距缩小，有效减小虚拟触控线和与其相邻的像素电极之间发生的耦合现象，提高显示效果。或/和本申请提供的阵列基板中，第二刻缝和与其相邻的像素电极之间的间距大于第一刻缝和与其相邻的像素电极之间的间距，由于公共电极层位于触控金属层和像素电极层之间，公共电极层对虚拟触控线和与其相邻的像素电极之间起到一定程度的屏蔽作用，相对于现有技术，本申请提供的阵列基板中第二刻缝和与其相邻的像素电极之间的间距缩小，公共电极对虚拟触控线和与其相邻的像素电极之间起到屏蔽作用的范围增大，有效减小虚拟触控线和与其相邻的像素电极之间发生的耦合现象，提高显示效果。

当然，实施本发明的任一产品不必特定需要同时达到以上所述的所有技术效果。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。

图1为本发明提供的一种阵列基板的平面示意图；

图2是图1所述的阵列基板的A部的一种放大示意图；

图3是图2所述的阵列基板沿A-A’的一种剖面图；

图4是图1所述的阵列基板的A部的另一种放大示意图；

图5是图1所述的阵列基板的A部的又一种放大示意图；

图6是图1所述的阵列基板的A部的又一种放大示意图；

图7是图2所述的阵列基板沿A-A’的另一种剖面图；

图8是本发明提供的另一种阵列基板的平面示意图；

图9是本发明提供的又一种阵列基板的结构示意图；

图10是本发明提供的一种显示面板的结构示意图；

图11是本发明提供的一种显示装置的平面结构示意图。

具体实施方式

现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

图1为本发明提供的一种阵列基板的平面示意图，图2是图1所述的阵列基板的A部的一种放大示意图，图3是图2所述的阵列基板沿A-A’的一种剖面图，参考图1-图3，本实施例提供一种阵列基板，包括：衬底基板10和依次设置于衬底基板10一侧的触控金属层20、公共电极层30和像素电极层40；

触控金属层20包括多条沿第一方向X延伸的第一触控线21、和多条沿第一方向X延伸的虚拟触控线22；

公共电极层30包括相互绝缘的多个公共电极31，一个公共电极31与至少一条第一触控线21电连接；

像素电极层40包括呈阵列排布的多个像素电极41，在垂直于衬底基板10所在平面的方向上，一个公共电极31与多个像素电极41相交叠；

沿第二方向Y排列的相邻两个像素电极41之间设有一条第一触控线21或一条虚拟触控线22，其中，第一方向X和第二方向Y相交；

公共电极31包括多个第一刻缝311和多个第二刻缝312，在垂直于衬底基板10所在平面的方向上，第一刻缝311与第一触控线21至少部分交叠，第二刻缝312与虚拟触控线22至少部分交叠；

在第二方向Y上，虚拟触控线22和与其相邻的像素电极41之间的间距大于第一触控线21和与其相邻的像素电极41之间的间距，或/和第二刻缝312和与其相邻的像素电极41之间的间距大于第一刻缝311和与其相邻的像素电极41之间的间距。

具体的，继续参考图1-图3，本实施例提供的阵列基板包括衬底基板10和依次设置于衬底基板10一侧的触控金属层20、公共电极层30和像素电极层40，触控金属层20包括多条第一触控线21和多条虚拟触控线22，公共电极层30包括相互绝缘的多个公共电极31，公共电极31在触控阶段复用为触控电极，一个公共电极31与至少一条第一触控线21电连接，通过第一触控线21给与其电连接的公共电极31提供信号，虚拟触控线22不与公共电极31电连接，即虚拟触控线22处于浮空状态。像素电极层40包括呈阵列排布的多个像素电极41，沿第二方向Y排列的相邻两个像素电极41之间设有一条第一触控线21或一条虚拟触控线22。由于虚拟触控线22处于浮空状态，虚拟触控线22和与其相邻的像素电极41之间易发生耦合现象。

公共电极31包括多个第一刻缝311和多个第二刻缝312，在垂直于衬底基板10所在平面的方向上，第一刻缝311与第一触控线21至少部分交叠，第二刻缝312与虚拟触控线22至少部分交叠，有效减小公共电极31和第一触控线21、虚拟触控线22之间的寄生电容，提高显示效果。

现有的阵列基板中，虚拟触控线采用常规的设置方式，即虚拟触控线和第一触控线采用相同的设置方式，在第二方向上，虚拟触控线和与其相邻的像素电极之间的间距与第一触控线和与其相邻的像素电极之间的间距相同。第二刻缝采用常规的设置方式，即第二刻缝和第一刻缝采用相同的设置方式，在第二方向上，第二刻缝和与其相邻的像素电极之间的间距等于第一刻缝和与其相邻的像素电极之间的间距。

在一些实施例中，本申请提供的阵列基板中，在第二方向Y上，虚拟触控线22和与其相邻的像素电极41之间的间距大于第一触控线21和与其相邻的像素电极41之间的间距，即相对于现有技术，本申请提供的阵列基板中虚拟触控线22和与其相邻的像素电极41之间的间距缩小，有效减小虚拟触控线22和与其相邻的像素电极41之间发生的耦合现象，提高显示效果。

在另一些实施例中，本申请提供的阵列基板中，第二刻缝312和与其相邻的像素电极41之间的间距大于第一刻缝311和与其相邻的像素电极41之间的间距，由于公共电极层30位于触控金属层20和像素电极层40之间，公共电极层30对虚拟触控线22和与其相邻的像素电极41之间起到一定程度的屏蔽作用，相对于现有技术，本申请提供的阵列基板中第二刻缝312和与其相邻的像素电极41之间的间距缩小，公共电极31对虚拟触控线22和与其相邻的像素电极41之间起到屏蔽作用的范围增大，有效减小虚拟触控线22和与其相邻的像素电极41之间发生的耦合现象，提高显示效果。

在又一些实施例中，本申请提供的阵列基板中，在第二方向Y上，虚拟触控线22和与其相邻的像素电极41之间的间距大于第一触控线21和与其相邻的像素电极41之间的间距，且第二刻缝312和与其相邻的像素电极41之间的间距大于第一刻缝311和与其相邻的像素电极41之间的间距，进一步提高对虚拟触控线22和与其相邻的像素电极41之间发生的耦合现象进行减小的效果，提高显示效果。

需要说明的是，图1中示例性的示出了一个公共电极31与一条第一触控线21电连接，在垂直于衬底基板10所在平面的方向上，一个公共电极31与9个像素电极41相交叠，在本发明其他实施例中，一个公共电极31还可以与两条及以上的第一触控线21电连接，在垂直于衬底基板10所在平面的方向上，一个公共电极31与其他数量的像素电极41相交叠，本发明在此不再一一赘述。

图4是图1所述的阵列基板的A部的另一种放大示意图，参考图1和图4，可选的，其中，在第二方向Y上，虚拟触控线22和与其相邻的像素电极41之间的间距大于第一触控线21和与其相邻的像素电极41之间的间距；

第一触控线21在第二方向Y上的线宽为d1，虚拟触控线22在第二方向Y上的线宽为d2；其中，

d1＞d2，d1＞0，d2＞0。

现有技术中第一触控线和虚拟触控线的线宽是相同的。具体的，继续参考图1和图4，本申请提供的阵列基板中，第一触控线21在第二方向Y上的线宽大于虚拟触控线22在第二方向Y上的线宽，阵列基板中像素电极之间的间距不变，第一触控线21和虚拟触控线22的设置位置不变，通过减小虚拟触控线22的线宽，可实现虚拟触控线22和与其相邻的像素电极41之间的间距缩小，有效减小虚拟触控线22和与其相邻的像素电极41之间发生的耦合现象，提高显示效果。

图5是图1所述的阵列基板的A部的又一种放大示意图，参考图1和图5，可选的，其中，在第二方向Y上，第二刻缝312和与其相邻的像素电极41之间的间距大于第一刻缝311和与其相邻的像素电极41之间的间距；

第一刻缝311在第二方向Y上的宽度为L1，第二刻缝312在第二方向Y上的宽度为L2；其中，

L1＞L2，L1＞0，L2＞0。

具体的，现有技术中第一刻缝和第二刻缝的线宽是相同的。具体的，继续参考图1和图5，本申请提供的阵列基板中，第一刻缝311在第二方向Y上的宽度大于第二刻缝312在第二方向Y上的宽度，阵列基板中像素电极之间的间距不变，第一刻缝311和第二刻缝312的设置位置不变，通过减小第二刻缝312在第二方向Y上的宽度，可实现第二刻缝312和与其相邻的像素电极41之间的间距缩小，公共电极31对虚拟触控线22和与其相邻的像素电极41之间起到屏蔽作用的范围增大，有效减小虚拟触控线22和与其相邻的像素电极41之间发生的耦合现象，提高显示效果。

继续参考图1和图2，可选的，其中，在第二方向Y上，第一刻缝311的宽度大于第一触控线21的线宽，第二刻缝312的宽度大于虚拟触控线22的线宽；

第一刻缝311包括两个沿第一方向X延伸的第一边缘313，在垂直于衬底基板10所在平面的方向上，第一边缘313与第一触控线21不交叠；

第二刻缝312包括两个沿第一方向X延伸的第二边缘314，在垂直于衬底基板10所在平面的方向上，第二边缘314与虚拟触控线22不交叠。

具体的，继续参考图1和图2，在垂直于衬底基板10所在平面的方向上，第一刻缝311与第一触控线21至少部分交叠，第一刻缝311的宽度大于第一触控线21的线宽，且在垂直于衬底基板10所在平面的方向上，第一刻缝311的第一边缘313与第一触控线21不交叠，有效减小公共电极31和第一触控线21之间的交叠面积，从而减小公共电极31和第一触控线21之间的寄生电容，提高显示效果。第二刻缝312与虚拟触控线22至少部分交叠，第二刻缝312的宽度大于虚拟触控线22的线宽，在垂直于衬底基板10所在平面的方向上，第二刻缝312的第二边缘314与虚拟触控线22不交叠，有效减小公共电极31和虚拟触控线22之间的交叠面积，从而有效减小公共电极31和虚拟触控线22之间的寄生电容，提高显示效果。

图6是图1所述的阵列基板的A部的又一种放大示意图，参考图1和图6，可选的，其中，像素电极41包括多条沿第一方向X延伸的电极分支42，在第二方向Y上，任意两条相邻的电极分支42之间的间距均相同；

多条电极分支42包括两条第一分支421和至少一条第二分支422，两条第一分支421沿第二方向Y相对设置于像素电极41的两侧，第二分支422均位于两条第一分支421之间；

在第二方向Y上，第一分支421的宽度为D1，第二分支422的宽度为D2；其中，

D1＜D2，D1＞0，D2＞0。

现有技术中，像素电极包括多条沿第一方向延伸的电极分支，在第二方向上，任意两条相邻的电极分支之间的间距均相同，且各电极分支在第二方向上的宽度相同。

具体的，继续参考图1和图6，本实施例提供的阵列基板中，像素电极41包括多条沿第一方向X延伸的电极分支42，在第二方向Y上，任意两条相邻的电极分支42之间的间距均相同，沿第二方向Y相对设置于像素电极41的两侧的第一分支421的宽度小于位于两条第一分支421之间的第二分支422的宽度，在其他条件不变的情况下，通过减小第一分支421在第二方向Y上的宽度从而实现虚拟触控线22和与其相邻的像素电极41之间的间距缩小，有效减小虚拟触控线22和与其相邻的像素电极41之间发生的耦合现象，提高显示效果。

需要说明的是，图6中示例性的示出了像素电极41中位于两条第一分支421之间设有一条第二分支422，在本发明其他实施例中，两条第一分支421之间还可以设有两条或以上的第二分支422，本发明在此不再进行赘述。

继续参考图1，可选的，其中，公共电极31与第一触控线21通过过孔51连接。

需要说明的是，图1中示例性的示出了公共电极31与第一触控线21通过一个过孔51连接，在本发明其他实施例中，公共电极31与第一触控线21还可以通过两个或以上的过孔51连接，本发明在此不再一一赘述。

图7是图2所述的阵列基板沿A-A’的另一种剖面图，参考图1、图2和图7，可选的，阵列基板还包括第一金属层60，第一金属层60位于衬底基板10和触控金属层20之间；

第一金属层60包括多条沿第一方向X延伸的数据线D，在垂直于衬底基板10所在平面的方向上，数据线D与第一触控线21或虚拟触控线22相交叠。

具体的，继续参考图1、图2和图7，本实施例提供的阵列基板还包括位于衬底基板10和触控金属层20之间的第一金属层60，第一金属层60包括多条沿第一方向X延伸的数据线D，触控金属层20位于第一金属层60和公共电极层30之间，且在垂直于衬底基板10所在平面的方向上，数据线D与第一触控线21或虚拟触控线22相交叠，通过虚拟触控线22和第一触控线21对数据线D与像素电极41、公共电极31之间起到一定程度的屏蔽作用，有效减小数据线D与像素电极41、公共电极31之间的耦合现象，提高显示效果。

图8是本发明提供的另一种阵列基板的平面示意图，图9是本发明提供的又一种阵列基板的结构示意图，参考图8和图9，可选的，阵列基板还包括第二金属层70，第二金属层70位于衬底基板10和第一金属层60之间；

第二金属层70包括多条沿第二方向Y延伸的扫描线G，扫描线G与数据线D交叉绝缘限定出多个像素区域，像素电极41位于像素区域；

阵列基板还包括多个薄膜晶体管TFT，薄膜晶体管TFT的栅极与扫描线G电连接，薄膜晶体管TFT的源极与数据线D电连接，薄膜晶体管TFT的漏极与像素电极41电连接。

具体的，继续参考图8和图9，本实施例提供的阵列基板还包括第二金属层70和多个薄膜晶体管TFT，第二金属层70包括多条沿第二方向Y延伸的扫描线G，扫描线G与数据线D交叉绝缘限定出多个像素区域，像素电极41位于像素区域，薄膜晶体管TFT的栅极与扫描线G电连接，薄膜晶体管TFT的源极与数据线D电连接，薄膜晶体管TFT的漏极与像素电极41电连接。薄膜晶体管TFT响应扫描线G发送的控制信号而导通，从而通过数据线D给像素电极41进行充电，像素电极41和公共电极31之间的电位不同，从而形成趋势液晶发生偏转的电场，从而实现显示面板的显示。

需要说明的是，为了清楚的示意阵列基板中数据线的排布方式，图8中省略了触控线，本实施例提供的阵列基板中包括触控线，触控线的排布方式可参考上述各实施例。

图10是本发明提供的一种显示面板的结构示意图，参考图10，本实施例提供一种显示面板，包括相对设置的阵列基板100和彩膜基板200、设置于阵列基板100和彩膜基板200之间的液晶层300；其中，阵列基板100为本发明上述任一实施例提供的阵列基板。

需要说明的是，图10所示的显示面板，仅以液晶显示面板为例进行说明。本领域内技术人员应该理解，在本申请的其他实现方式中，显示面板还可以是有机发光显示面板、微型发光二极管显示面板(micro LED)，量子点显示面板(QLED，Quantum Dot LightEmitting Diodes)，电子纸等类型的面板或显示部件，本申请对此不作限定，具体以实际情况而定。需要说明的是，本领域技术人员可以明白，本申请的显示面板除了包括阵列基板之外，还可以包括其它的一些公知的结构。

本实施例提供一种显示装置，包括如上所述的显示面板。

请参考图11，图11是本发明提供的一种显示装置的平面结构示意图。图11提供的显示装置1000包括显示面板400，其中，显示面板为本发明上述任一实施例提供的显示面板400。图11实施例仅以手机为例，对显示装置1000进行说明，可以理解的是，本发明实施例提供的显示装置，可以是电脑、电视、车载显示装置等其他具有显示功能的显示装置，本发明对此不作具体限制。本发明实施例提供的显示装置，具有本发明实施例提供的显示面板的有益效果，具体可以参考上述各实施例对于显示面板的具体说明，本实施例在此不再赘述。

通过上述实施例可知，本发明提供的阵列基板、显示面板和显示装置，至少实现了如下的有益效果：

本发明提供的阵列基板包括衬底基板和依次设置于衬底基板一侧的触控金属层、公共电极层和像素电极层，触控金属层包括多条第一触控线和多条虚拟触控线，公共电极层包括相互绝缘的多个公共电极，公共电极在触控阶段复用为触控电极，一个公共电极与至少一条第一触控线电连接，通过第一触控线给与其电连接的公共电极提供信号，虚拟触控线不与公共电极电连接，即虚拟触控线处于浮空状态。像素电极层包括呈阵列排布的多个像素电极，沿第二方向排列的相邻两个像素电极之间设有一条第一触控线或一条虚拟触控线。由于虚拟触控线处于浮空状态，虚拟触控线和与其相邻的像素电极之间易发生耦合现象。本发明提供的阵列基板中，在第二方向上，虚拟触控线和与其相邻的像素电极之间的间距大于第一触控线和与其相邻的像素电极之间的间距，即相对于现有技术，本发明提供的阵列基板中虚拟触控线和与其相邻的像素电极之间的间距缩小，有效减小虚拟触控线和与其相邻的像素电极之间发生的耦合现象，提高显示效果。或/和本申请提供的阵列基板中，第二刻缝和与其相邻的像素电极之间的间距大于第一刻缝和与其相邻的像素电极之间的间距，由于公共电极层位于触控金属层和像素电极层之间，公共电极层对虚拟触控线和与其相邻的像素电极之间起到一定程度的屏蔽作用，相对于现有技术，本申请提供的阵列基板中第二刻缝和与其相邻的像素电极之间的间距缩小，公共电极对虚拟触控线和与其相邻的像素电极之间起到屏蔽作用的范围增大，有效减小虚拟触控线和与其相邻的像素电极之间发生的耦合现象，提高显示效果。

虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (10)

1.一种阵列基板，其特征在于，包括：衬底基板和依次设置于所述衬底基板一侧的触控金属层、公共电极层和像素电极层；

所述触控金属层包括多条沿第一方向延伸的第一触控线、和多条沿所述第一方向延伸的虚拟触控线；

所述公共电极层包括相互绝缘的多个公共电极，一个所述公共电极与至少一条所述第一触控线电连接；

所述像素电极层包括呈阵列排布的多个像素电极，在垂直于所述衬底基板所在平面的方向上，一个所述公共电极与多个所述像素电极相交叠；

沿第二方向排列的相邻两个所述像素电极之间设有一条所述第一触控线或一条所述虚拟触控线，其中，所述第一方向和所述第二方向相交；

所述公共电极包括多个第一刻缝和多个第二刻缝，在垂直于所述衬底基板所在平面的方向上，所述第一刻缝与所述第一触控线至少部分交叠，所述第二刻缝与所述虚拟触控线至少部分交叠；

在所述第二方向上，所述虚拟触控线和与其相邻的所述像素电极之间的间距大于所述第一触控线和与其相邻的所述像素电极之间的间距，或/和所述第二刻缝和与其相邻的所述像素电极之间的间距大于所述第一刻缝和与其相邻的所述像素电极之间的间距。

2.根据权利要求1所述的阵列基板，其特征在于，

在所述第二方向上，所述虚拟触控线和与其相邻的所述像素电极之间的间距大于所述第一触控线和与其相邻的所述像素电极之间的间距；

所述第一触控线在所述第二方向上的线宽为d1，所述虚拟触控线在所述第二方向上的线宽为d2；其中，

d1＞d2，d1＞0，d2＞0。

3.根据权利要求1或2所述的阵列基板，其特征在于，

在所述第二方向上，所述第二刻缝和与其相邻的所述像素电极之间的间距大于所述第一刻缝和与其相邻的所述像素电极之间的间距；

所述第一刻缝在所述第二方向上的宽度为L1，所述第二刻缝在所述第二方向上的宽度为L2；其中，

L1＞L2，L1＞0，L2＞0。

4.根据权利要求1所述的阵列基板，其特征在于，

在所述第二方向上，所述第一刻缝的宽度大于所述第一触控线的线宽，所述第二刻缝的宽度大于所述虚拟触控线的线宽；

所述第一刻缝包括两个沿所述第一方向延伸的第一边缘，在垂直于所述衬底基板所在平面的方向上，所述第一边缘与所述第一触控线不交叠；

所述第二刻缝包括两个沿所述第一方向延伸的第二边缘，在垂直于所述衬底基板所在平面的方向上，所述第二边缘与所述虚拟触控线不交叠。

5.根据权利要求1所述的阵列基板，其特征在于，

所述像素电极包括多条沿所述第一方向延伸的电极分支，在所述第二方向上，任意两条相邻的所述电极分支之间的间距均相同；

多条所述电极分支包括两条第一分支和至少一条第二分支，两条所述第一分支沿所述第二方向相对设置于所述像素电极的两侧，所述第二分支均位于两条所述第一分支之间；

在所述第二方向上，所述第一分支的宽度为D1，所述第二分支的宽度为D2；其中，

D1＜D2，D1＞0，D2＞0。

6.根据权利要求1所述的阵列基板，其特征在于，

所述公共电极与所述第一触控线通过过孔连接。

7.根据权利要求1所述的阵列基板，其特征在于，还包括第一金属层，所述第一金属层位于所述衬底基板和所述触控金属层之间；

所述第一金属层包括多条沿所述第一方向延伸的数据线，在垂直于所述衬底基板所在平面的方向上，所述数据线与所述第一触控线或所述虚拟触控线相交叠。

8.根据权利要求7所述的阵列基板，其特征在于，还包括第二金属层，所述第二金属层位于所述衬底基板和所述第一金属层之间；

所述第二金属层包括多条沿所述第二方向延伸的扫描线，所述扫描线与所述数据线交叉绝缘限定出多个像素区域，所述像素电极位于所述像素区域；

所述阵列基板还包括多个薄膜晶体管，所述薄膜晶体管的栅极与所述扫描线电连接，所述薄膜晶体管的源极与所述数据线电连接，所述薄膜晶体管的漏极与所述像素电极电连接。

9.一种显示面板，其特征在于，包括相对设置的阵列基板和彩膜基板、设置于所述阵列基板和所述彩膜基板之间的液晶层；其中，

所述阵列基板为权利要求1-8任一项所述的阵列基板。

10.一种显示装置，其特征在于，包括权利要求9所述的显示面板。

Images