CN103339895A - 信号复用设备 - Google Patents

信号复用设备 Download PDF

Info

Publication number
CN103339895A
CN103339895A CN2012800063688A CN201280006368A CN103339895A CN 103339895 A CN103339895 A CN 103339895A CN 2012800063688 A CN2012800063688 A CN 2012800063688A CN 201280006368 A CN201280006368 A CN 201280006368A CN 103339895 A CN103339895 A CN 103339895A
Authority
CN
China
Prior art keywords
signal
frequency
circuit
output
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800063688A
Other languages
English (en)
Other versions
CN103339895B (zh
Inventor
桂井宏明
上纲秀树
大友祐辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of CN103339895A publication Critical patent/CN103339895A/zh
Application granted granted Critical
Publication of CN103339895B publication Critical patent/CN103339895B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H04L7/0276—Self-sustaining, e.g. by tuned delay line and a feedback path to a logical gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

信号复用设备包括：选择器(1)，选择输入数据(4)和补充信号(16)中的一个；时钟恢复电路(30a)，将恢复时钟(7)的相位调节到选择器(1)的输出信号的定时；以及触发器电路(3)，基于恢复时钟(7)对选择器(1)的输出信号执行识别/恢复。补充信号(16)的频率是恢复时钟(7)的频率的整数约数。选择器(1)在输入数据(4)的无信号时段的一部分期间选择补充信号(16)。

Description

信号复用设备
技术领域
本发明涉及例如在执行输入信号的重定时的CDR电路的前级处提供的设备，更具体地说，涉及将补充信号复用到输入信号上的信号复用设备。
背景技术
图41示出了已开发作为用于执行FTTH(光纤到户)的装置的PON(无源光学网络)系统的光线路终端(在下文中将被称作OLT)的接收设备的结构的示例。OLT存储多个光学网络单元(在下文中将被称作ONU)(未示出)。根据IEEE 802.3av标准，从ONU到OLT的上行链路信号被时分复用为针对相应的ONU具有不同的强度或相位的突发信号。
如图41所示，OLT的接收设备包括光学接收设备200、CDR(时钟数据恢复)电路201、解复用器202和控制LSI 203。光学接收设备200包括APD(雪崩光电二极管)-TIA(互阻抗放大器)204和LIM(限幅放大器)205。APD-TIA 204将光信号转换为电流信号，并且进一步将电流信号转换为电压信号。LIM 205在将电压信号的幅度限制为可以由下一级的CDR电路201识别/恢复的电平的同时放大电压信号。控制LSI 203包括低速接收电路206。
针对每一个突发信号，图41中所示的OLT的接收设备使光学接收设备200执行增益控制和阈值检测，并且使CDR电路201执行时钟提取和信号重定时。解复用器202将从CDR电路201输出的复用信号解复用为N个输出。具有MAC(媒体访问控制)功能的控制LSI203然后执行必要的处理，从而执行补充信号接收处理。为了改善从ONU到OLT的上行链路传输效率，需要减少必要的开销(前导时段)，并且具有对突发信号的快速响应特性的光学接收设备200或CDR电路201是必需的。在例如J.Terada等于2009年2月在2009IEEEInternational Solid-State Circuits Conference Digest的第104-106页中发表的“Jitter-reduction and pulse-width-distortion compensation circuitsfor a 10Gb/s burst-mode CDR circuit”中公开了这种类型的CDR电路201。
CMOS技术的最近发展是使控制LSI能够不仅集成逻辑电路，还能够集成高速I/O(例如，CDR电路)等。然而，在成本和技术方面，给LSI装备针对突发信号的特殊规格的CDR电路不是有益的。为了使控制LSI能够处理突发信号，解复用器202通常需要以低速度并行地扩展数据信号，以允许CDR电路201提取的时钟的相位改变，如图41中所示。在该结构中，因为CDR电路201和控制LSI203需要包括与并行路径一样多的缓冲器，因此功耗增加。此外，设备的大小由于使得并行路径的配线等大小而增加。
另一方面，为了向包括与连续信号兼容的通用CDR电路的控制LSI直接输入串行数据信号，需要防止与连续信号兼容的CDR电路由于频率失调等而不稳定地操作。图42示出了在日本专利特开No.3-166836中公开的作为这种类型技术的结构。图42中所示的信号复用设备包括触发器电路(在下文中将称作F/F)3和PLL型时钟恢复电路30。时钟恢复电路30包括相位比较器31、低通滤波器(在下文中将称作LPF)32、压控振荡器(在下文中将称作VCO)33和选择器34。
图43A至图43E是用于解释信号复用设备的操作的时序图。相位比较器31将输入数据4的相位与恢复时钟7的相位进行比较，并且输出表示输入数据4与恢复时钟7之间的相位差的相位差信号。LPF 32对相位差信号进行积分，从而将其转换为控制信号。VCO 33输出具有与控制信号的电压相对应的频率的恢复时钟35。选择器34在输出输入数据4的正常状态下选择恢复时钟35，并且将其作为恢复时钟7进行输出。通过这种方式，可以生成具有与输入数据速率频率相同的频率的恢复时钟7。
恢复时钟7被输入到F/F3的时钟端子，并且用于对输入到F/F3的数据输入端子的输入数据4进行重定时。因此，F/F3输出恢复数据6。
另一方面，当无信号状态由于输入数据4失去而发生时，选择器34根据切换信号37选择作为输入数据4的补充信号的IDLE信号36。为了即使在输入数据4间歇性地失去时也始终稳定PLL的操作，具有与从VCO33输出的恢复时钟35几乎相同的频率的IDLE信号36被复用，并且在失去时段(无信号时段)内输入到时钟恢复电路30。这稳定了时钟恢复电路30的操作，如图43D中所示。
发明内容
本发明要解决的问题
然而，在如图42中所示的信号复用设备中，当无信号状态由于输入数据4失去而发生时，从F/F3输出的恢复数据6变为包括失去时段的信号。由于该原因，当与连续信号兼容的CDR电路连接到信号复用设备的下一级时，CDR电路的操作变得不稳定，并且CDR电路对信号的响应时间变得非常长。
当图42中所示的结构应用于PON系统时，时钟恢复电路自身的锁相时间也变长。锁相时间的延长是由于用作PON系统的上行链路信号的突发信号之间的随机相位关系而发生的。在IDLE信号36和紧随其后的突发信号具有相反相位的最坏情况下，IDLE信号36与突发信号之间的相位关系在输入数据4从无信号切换为突发信号时突然反转。由于该原因，PLL的锁相所需的拉入时间很长。因此，恢复时钟7在此时识别/恢复的恢复数据6从开始在与PLL的拉入时间相对应的时段期间包括比特错误。
也即是说，在图42中所示的结构应用于PON系统(也即是说，该结构用作在OLT的控制LSI的前一级处将突发信号转换为连续信号的信号复用设备)的情况下以及在该结构用作实现在控制LSI的串行输入端口上的信号复用设备的情况下，不能避免与连续信号兼容的CDR电路的响应时间的大幅增加。因此，上行链路传输的效率降低。
本发明的目的是解决上述传统问题，并且实现具有突发信号/连续信号转换功能的简单的信号复用设备以使与连续信号兼容的通用CDR电路能够高速地进行响应。
问题的解决手段
根据本发明，提供了一种信号复用设备，包括：选择和输出输入信号和输入信号的至少一个补充信号中的一个的选择电路、将恢复时钟的相位调节到选择电路的输出信号的定时并且与选择电路的输出信号同步地输出恢复时钟的时钟恢复电路、以及基于恢复时钟对选择电路的输出信号执行识别/恢复的识别电路，其中，恢复时钟的频率等于输入信号的频率，并且补充信号的频率是恢复时钟的频率的整数约数，并且选择电路在输入信号的无信号时段的一部分期间选择补充信号。
根据本发明，还提供了一种信号复用设备，包括：将恢复时钟的相位调节到输入信号的定时并且与输入信号同步地输出恢复时钟的时钟恢复电路、基于恢复时钟对输入信号执行识别/恢复的识别电路、以及选择和输出识别电路的输出信号和输出信号的至少一个补充信号中的一个的选择电路，其中，恢复时钟的频率等于输入信号的频率，并且补充信号的频率是恢复时钟的频率的整数约数，并且选择电路在输入信号的无信号时段的一部分期间选择补充信号。
本发明的效果
根据本发明，在输入信号的无信号时段的一部分期间复用补充信号，并且识别/恢复复用的连续信号。这使得将恢复数据作为连续信号进行输出成为可能。因此，在本发明中，不用担心对与连续信号兼容并且连接到信号复用设备的下一级的通用CDR电路的响应速度会显著降低。这有助于将串行数据信号输入到包括与连续信号兼容的通用CDR的控制LSI中。因此，在本发明中，因为可以容易地将串行数据信号输入到包括与连续信号兼容的通用CDR电路的控制LSI，因此可以减小PON系统的设备的大小、成本和功耗，并且改善PON系统的传输效率。此外，在本发明中，因为可以选择频率和信号模式中的至少一个改变的多个信号中的一个信号作为补充信号，因此可以避免控制LSI的操作错误的问题。
根据本发明，在输入信号的无信号时段的一部分期间将补充信号复用到识别电路的输出信号上。这使得将恢复数据作为连续信号进行输出成为可能。在本发明中，不用担心对与连续信号兼容并且连接到信号复用设备的下一级的通用CDR电路的响应速度会显著降低。因此，在本发明中，因为可以容易地将串行数据信号输入到包括与连续信号兼容的通用CDR电路的控制LSI，因此可以减小PON系统的设备的大小、成本和功耗，并且改善PON系统的传输效率。此外，在本发明中，因为可以选择频率和信号模式中的至少一个改变的多个信号中的一个信号作为补充信号，因此可以避免控制LSI的操作错误的问题。
附图说明
图1是示出了根据本发明的第一实施例的信号复用设备的结构的框图；
图2A至图2F是用于解释根据本发明的第一实施例的信号复用设备的操作的时序图；
图3是示出了根据本发明的第二实施例的信号复用设备的结构的框图；
图4是示出了根据本发明的第二实施例的信号复用设备中的选通电路的结构的示例的电路图；
图5是示出了根据本发明的第二实施例的信号复用设备中的选通压控振荡器的结构的示例的电路图；
图6A至图6I是用于解释根据本发明的第二实施例的信号复用设备的操作的时序图；
图7是示出了根据本发明的第三实施例的信号复用设备的结构的框图；
图8是示出了根据本发明的第三实施例的信号复用设备中的选通压控振荡器和压控振荡器的结构的示例的电路图；
图9A至图9J是用于解释根据本发明的第三实施例的信号复用设备的操作的时序图；
图10是示出了根据本发明的第四实施例的信号复用设备的结构的框图；
图11A至图11I是用于解释根据本发明的第四实施例的信号复用设备的操作的时序图；
图12是示出了在本发明的第四实施例中当选通电路的输入信号从IDLE信号改变为第二突发信号时恢复时钟的相位改变的时序图；
图13是示出了根据本发明的第五实施例的信号复用设备的结构的框图；
图14是示出了根据本发明的第六实施例的信号复用设备的结构的框图；
图15是示出了根据本发明的第七实施例的信号复用设备的结构的框图；
图16A至图16J是用于解释根据本发明的第七实施例的信号复用设备的操作的时序图；
图17是示出了根据本发明的第八实施例的信号复用设备的结构的框图；
图18A至图18J是用于解释根据本发明的第八实施例的信号复用设备的操作的时序图；
图19是示出了根据本发明的第九实施例的信号复用设备的结构的框图；
图20是示出了根据本发明的第十实施例的信号复用设备的结构的框图；
图21A至图21E是用于解释根据本发明的第十实施例的信号复用设备的操作的时序图；
图22是示出了根据本发明的第十一实施例的信号复用设备的结构的框图；
图23A至图23F是用于解释根据本发明的第十一实施例的信号复用设备的操作的时序图；
图24是示出了根据本发明的第十二实施例的信号复用设备的结构的框图；
图25A至图25H是用于解释根据本发明的第十二实施例的信号复用设备的操作的时序图；
图26是示出了根据本发明的第十三实施例的信号复用设备的结构的框图；
图27A至图27I是用于解释根据本发明的第十三实施例的信号复用设备的操作的时序图；
图28是示出了根据本发明的第十四实施例的信号复用设备的结构的框图；
图29A至图29J是用于解释根据本发明的第十四实施例的信号复用设备的操作的时序图；
图30是示出了根据本发明的第十五实施例的信号复用设备的结构的框图；
图31A至图31J是用于解释根据本发明的第十五实施例的信号复用设备的操作的时序图；
图32是示出了根据本发明的第十六实施例的信号复用设备的结构的框图；
图33A至图33H是用于解释根据本发明的第十六实施例的信号复用设备的操作的时序图；
图34是示出了根据本发明的第十七实施例的信号复用设备的结构的框图；
图35是示出了根据本发明的第十八实施例的信号复用设备的结构的框图；
图36是示出了根据本发明的第十九实施例的信号复用设备的结构的框图；
图37是示出了根据本发明的第二十实施例的信号复用设备的结构的框图；
图38是示出了根据本发明的第二十一实施例的信号复用设备的结构的框图；
图39是示出了根据本发明的第二十二实施例的信号复用设备的选择器的视图；
图40是示出了根据本发明的第二十三实施例的信号复用设备的选择器的视图；
图41是示出了传统的光线路终端的接收设备的结构的示例的框图；
图42是示出了传统的信号复用设备的结构的框图；以及
图43A至图43E是用于解释传统的信号复用设备的操作的时序图。
具体实施方式
[第一实施例]
现在，将将参照附图来描述本发明的实施例。图1是示出了根据本发明的第一实施例的信号复用设备的结构的框图。与图42中相同的参考数字表示相同的组件。根据该实施例的信号复用设备包括用作选择电路的选择器1、用作识别电路的F/F3、和时钟恢复电路30a。时钟恢复电路30a包括相位比较器31、LPF 32和VCO 33。作为根据该实施例的信号复用设备的主要特征，在CDR电路的输入部处提供选择器1以基于切换信号17选择输入数据4和作为输入数据4的补充信号的IDLE信号16中的一个，从而生成去往由F/F3和时钟恢复电路30a形成的CDR核心部的输入信号。该信号复用设备与图42中所示的传统的信号复用设备之间的主要区别点在于选择器1的布置位置。
将参照图2A至图2F的时序图来描述根据该实施例的信号复用设备的操作。当包括无信号时段的突发信号作为输入数据4输入并且无信号时段较长时，PLL型时钟恢复电路30a的操作变得不稳定。为了解决该问题，在无信号时段期间将IDLE信号16复用在输入数据4上，从而始终输出稳定的恢复时钟7。可以通过仅在无信号时段期间将要提供给选择器1的切换信号17设置为高来实现对IDLE信号16的复用，如图2C中所示。当切换信号17为高时，选择器1选择并且输出IDLE信号16。当切换信号17为低时，选择器1选择并且输出输入数据4。
可以从切换信号生成单元(未示出)提供对于选择器1的切换控制而言必需的切换信号17。MAC-IC(其是具有PON系统通信定时控制功能和掌握信号接收时段的功能的LSI)可以作为切换信号生成单元使用(例如，参见IEEE 802.3av标准)。还可以使用无信号检测电路来生成切换信号17。在例如日本专利特开No.3-166836中公开了使用无信号检测电路的切换信号生成单元的结构。
注意，选择器1当然可以在切换信号17为低时选择IDLE信号16。
IDLE信号16的频率被优选地设置为输入数据速率频率的差不多1/2。在该情况下，IDLE信号16与处于输入数据4的数据速率的0101信号相对应，并且包括具有与输入数据4相同的时段的脉冲。可以由振荡器(未示出)与来自控制LSI(MAC-IC)的系统时钟同步地生成IDLE信号16，或者由将恢复时钟7进行1/2划分的分频器(未示出)生成IDLE信号16。此外，可以提供模式生成电路(未示出)以使IDLE信号具有特定的重复模式。
因此在图1中所示的点A处，可以将IDLE信号16复用到突发信号上以生成具有一致频率的连续信号。当从具有较高频率稳定性的外部振荡器提供IDLE信号16时，可以容易地提高频率的一致性。时钟恢复电路30a可以仅通过锁相到具有几乎恒定的频率的连续信号来恢复时钟。因此，可以始终稳定地输出恢复时钟7。
下面将描述操作的细节。相位比较器31检测复用的输入信号与从VCO 33输出的恢复时钟7之间的相位差。LPF 32从相位比较器31输出的相位差信号中仅提取低频分量，并且将其作为控制信号输入到VCO 33的相位(频率)控制端子。VCO 33根据控制信号的电压生成时钟，从而输出具有与输入数据4的频率相等的频率的恢复时钟7。因为在输入数据4的无信号时段期间输出与IDLE信号16同步的恢复时钟7，因此可以始终执行稳定的时钟恢复。上述操作与图42中所示的有关技术相同。
另一方面，在该实施例中，因为选择器1未被布置在时钟恢复电路30a的内部而是布置在信号复用设备的输入部处，因此在输入数据4的无信号时段期间，至F/F3的输入信号是通过复用IDLE信号16而获得的连续信号。F/F3在恢复时钟7的预定定时(例如，恢复时钟7的前边沿)处重定时复用的连续信号，从而输出恢复数据6。因此，可以输出抖动小的作为连续信号的恢复数据6。
如上所述，在该实施例中，可以生成具有几乎恒定频率的作为连续信号的恢复数据6。由于该原因，即使当与连续信号兼容的通用CDR电路连接到信号复用设备的下一级时，也不用担心CDR电路的频率失调，并且与连续信号兼容的CDR电路可以在其锁相时间内完成时钟恢复和数据恢复。此外，在该实施例中，信号复用设备具有针对输入数据4的识别/恢复功能。由于该原因，即使当发送高速信号时，也可以增加光学接收设备和与连续信号兼容的CDR电路之间的距离，并且可以改善设备布置的自由度。
此外，根据该实施例的信号复用设备用作用于在光学接收设备和与连续信号兼容的CDR电路之间传送连续信号的装置。因此，与CDR电路的电容式耦合是可能的，并且可以容易地将信号复用设备连接到具有不同DC电平的CDR电路。如上所述，在该实施例中，可以通过简单的结构来提供能够复用突发信号和IDLE信号的装置，并且可以将串行数据直接输入到包括与连续信号兼容的通用CDR电路的控制LSI中。因此，可以减小PON系统的设备的大小、成本和功耗，并且改善PON系统的传输效率。
注意，IDLE信号16的频率不限于输入数据速率频率的1/2。频率仅需要是输入数据速率频率的整数约数，并且可以是例如输入数据速率频率的1/4。
[第二实施例]
下面将描述本发明的第二实施例。图3是示出了根据本发明的第二实施例的信号复用设备的结构的框图。与图1中相同的参考数字指示相同的组件。根据该实施例的信号复用设备包括选择器1、F/F3和时钟恢复电路30b。与图1中所示的第一实施例的区别点在于时钟恢复电路30b包括选通电路10和作为选通压控振荡器的选通VCO(在下文中将称作G-VCO)11。
图4是示出了选通电路10的结构的示例的电路图。选通电路10包括：NAND 100，具有接收选择器1的输出信号的一个输入端子、和被上拉(pull up)的另一个输入端子；反相器101，接收NAND 100的输出；反相器102，接收反相器101的输出；以及NAND 103，具有接收选择器1的输出信号的一个输入端子、和接收反相器102的输出的另一个输入端子。
G-VCO 11包括能够控制由多级可变延迟反相器形成的正常环路振荡电路中的振荡起始时间的选通电路，如在文献J.Terada等于2009年2月在2009 IEEE International Solid-State Circuits Conference Digest的第104-106页中发表的“Jitter-reduction and pulse-width-distortioncompensation circuits for a 10Gb/s burst-mode CDR circuit”文献中所公开的。图5是示出了G-VCO 11的结构的示例的电路图。G-VCO 11包括：NAND 110，具有接收选通电路10的输出的一个输入端子、和接收G-VCO 11的输出的另一个输入端子；反相器111，接收NAND110的输出；反相器112，接收反相器111的输出；以及可变电容器113，具有连接到反相器111的输出端子和反相器112的输入端子的一个端子、以及作为连接到G-VCO 11的频率控制端子的另一个端子的电容控制端子。注意，在该实施例中，向G-VCO 11的频率控制端子提供使得从G-VCO 11输出的恢复时钟7的频率等于输入数据速率频率的电势。
将主要围绕与第一实施例的区别点来描述根据该实施例的信号复用设备的操作。图6A至图6I是用于解释根据该实施例的信号复用设备的操作的时序图。注意，图6A示出了当第二突发信号的相位延迟1/4比特时的输入数据4，并且图6B示出了在没有相位延迟的输入数据4。图6E中的信号(图3中的点A处的信号)、图6F中的选通电路10的输出、图6H中的恢复时钟7和图6I中的恢复数据6均是针对突发信号的相位延迟了1/4比特的情况而示出的。图6G中的选通电路10的输出是针对输入数据4没有相位延迟的情况而示出的。
选通电路10输出边沿脉冲，其在输入信号从“0”转变到“1”时下降，并且在例如T/2(T是输入数据4的周期)之后上升，并且具有T/2的宽度。
通过从选通电路10输出的边沿脉冲来控制从G-VCO 11输出的恢复时钟7的相位。也即是说，G-VCO 11在从选通电路10输出具有例如值“0”的边沿脉冲时被复位并且输出“0”，从结束边沿脉冲输出并且将选通电路10的输出改变为“1”的时刻开始振荡，并且在选通电路10的输出为“1”期间继续振荡。当G-VCO 11以与输入数据4的数据速率频率相等的频率振荡时，进行调节以使恢复时钟7的相位与输入数据4的相位瞬时匹配。
如上所述，与第一实施例不同，因为可以输出与边沿脉冲的转变瞬时同步的恢复时钟7，因此即使当突发信号的相对相位偏移时，也可以进行快速响应。与在第一实施例中一样，当IDLE信号16的频率被设置为输入数据速率频率的差不多1/2时，可以生成通过在输入数据4的无信号时段期间复用具有几乎一致的数据速率频率的IDLE信号16而形成的复用信号(连续信号)。当从具有较高频率稳定性的外部振荡器提供IDLE信号16时，可以容易地提高频率的一致性。
可以通过仅在无信号时段期间将要提供给选择器1的切换信号17设置为高来实现对IDLE信号16的复用，如图6D中所示。可以从切换信号生成单元(未示出)提供对于选择器1的切换控制而言必需的切换信号17。第一实施例中描述的MAC-IC可以作为切换信号生成单元使用。还可以使用无信号检测电路来生成切换信号17。在例如日本专利特开No.3-166836中公开了使用无信号检测电路的切换信号生成单元的结构。
注意，如第一实施例中所描述的，选择器1可以在切换信号17为低时选择IDLE信号16。
当输入数据4从“0”转变到“1”时，选通电路10输出边沿脉冲。由于该原因，如果与图6A中所示的第二突发信号类似，相对于第一突发信号和紧邻之前的IDLE信号16而言相位延迟1/4比特，则选通电路10从第二突发信号的定时处开始输出反映该延迟的边沿脉冲。在紧随图6A中所示的第二突发信号结束之后的无信号时段期间，选通电路10在IDLE信号16从“0”转变到“1”时输出边沿脉冲。选通电路10的该操作指示了它可以与以任何相位输入的突发信号和IDLE信号16同步地输出边沿脉冲。
通过从选通电路10输出的边沿脉冲来瞬时地控制G-VCO 11的振荡相位。因此，G-VCO 11可以从以任意相位输入的突发信号和IDLE信号16的起始就与突发信号和IDLE信号16同步地输出恢复时钟7。
在该实施例中，至F/F3的输入信号(图3中所示的点A处的信号)是通过复用输入数据4和IDLE信号16而获得的连续信号。因此，当F/F3使用恢复时钟7识别/恢复输入信号时，可以将没有比特错误的连续信号作为恢复数据6进行输出。
如上所述，在该实施例中，可以生成作为具有几乎恒定的频率的连续信号的恢复数据6。由于该原因，即使当与连续信号兼容的通用CDR电路连接到信号复用设备的下一级时，也不用担心CDR电路的频率失调，并且与连续信号兼容的CDR电路可以在其锁相时间内完成时钟恢复和数据恢复。此外，在该实施例中，信号复用设备具有针对输入数据4的识别/恢复功能。由于该原因，即使当发送高速信号时，也可以增加光学接收设备和与连续信号兼容的CDR电路之间的距离，并且可以改善设备布置的自由度。
此外，根据该实施例的信号复用设备用作用于在光学接收设备和与连续信号兼容的CDR电路之间传送连续信号的装置。因此，与CDR电路的电容式耦合是可能的，并且可以容易地将信号复用设备连接到具有不同DC电平的CDR电路。如上所述，在该实施例中，可以通过简单的结构来提供能够复用突发信号和IDLE信号的装置，并且可以将串行数据直接输入到包括与连续信号兼容的通用CDR电路的控制LSI中。因此，可以减小PON系统的设备的大小、成本和功耗，并且改善PON系统的传输效率。
注意，IDLE信号16的频率不限于输入数据速率频率的1/2。频率仅需要是输入数据速率频率的整数约数，并且可以是例如输入数据速率频率的1/4。
[第三实施例]
下面将描述本发明的第三实施例。图7是示出了根据本发明的第三实施例的信号复用设备的结构的框图。与图1和图3中相同的参考数字指示相同的组件。根据该实施例的信号复用设备包括选择器1、F/F3和时钟恢复电路30c。与图3中所示的第二实施例的主要区别点在于，在G-VCO 11a的下一级处提供了VCO 12，并且从VCO 12输出的恢复时钟7的1/2分频信号用作IDLE信号27。除了VCO 12以外，还将频率比较器2以及分频器25和26添加到时钟恢复电路30c。频率比较器2、VCO 12以及分配器25和26形成了频率同步环路。此外，分频器25形成了反馈电路，该反馈电路将恢复时钟7的1/2分频信号作为IDLE信号27输入到选择器1。
分频器25将从VCO 12输出的恢复时钟7划分为1/2。分频器26将从分频器25输出的时钟划分为1/32。因此，恢复时钟7的1/64分频信号被输入到频率比较器2中。频率比较器2生成反映恢复时钟7的1/64分频信号的频率与参考时钟5(其频率为输入数据速率频率的1/64)的频率之间的频率差的电压(频率控制信号8)。因此，频率比较器2以及分频器25和26执行闭环控制，以使恢复时钟7的分频信号的频率与参考时钟5的频率匹配。通过闭环控制生成的频率控制信号8不仅被输入到VCO 12，而且被输入到G-VCO 11a的频率控制端子。
VCO 12优选地具有与G-VCO 11a的电路结构相同的电路结构。G-VCO 11a和VCO 12中的每一个包括能够控制由多级可变延迟反相器形成的正常环路振荡电路中的振荡起始时间的选通电路，如在J.Terada等于2009年2月在2009 IEEE International Solid-State CircuitsConference Digest的第104-106页中发表的“Jitter-reduction andpulse-width-distortion compensation circuits for a 10Gb/s burst-modeCDR circuit”文献中所公开的。
图8是示出了G-VCO 11a和VCO 12的结构的示例的电路图。G-VCO 11a具有与第二实施例的G-VCO 11的结构相同的结构。VCO12包括：NAND 120，其具有一个被上拉的输入端子、以及接收从G-VCO 11a输出的时钟和作为VCO 12的输出的恢复时钟7的另一个输入端子(VCO 12的输入端子)；反相器121，其接收NAND 120的输出；反相器122，其接收反相器121的输出并且输出恢复时钟7，以及可变电容器123，其具有连接到反相器121的输出端子和反相器122的输入端子的一个端子、以及作为连接到VCO 12的频率控制端子的另一个端子的电容控制端子。
当由频率同步环路生成的相同的频率控制信号8被输入到具有上述结构的G-VCO 11a的频率控制端子和VCO 12的频率控制端子时，可以使G-VCO 11a和VCO 12的振荡频率与输入数据速率频率匹配。当具有与时钟频率相同的数据速率频率的输入数据被输入到时钟恢复电路30c(其时钟频率已经通过上述方式被稳定)时，即使在连续相同符号时段期间，也可以建立快速且稳定的锁相。
下面将描述根据该实施例的信号复用设备的操作。图9A至图9J是用于解释根据该实施例的信号复用设备的操作的时序图。注意，图9A示出了当第二突发信号的相位延迟1/4比特时的输入数据4，而图9B示出了没有相位延迟的输入数据4。图9C中的IDLE信号27、图9F中的信号(图7中的点A处的信号)、图9G中的选通电路10的输出、图9I中的恢复时钟7和图9J中的恢复数据6均是针对突发信号的相位延迟了1/4比特的情况而示出的。图9D中的IDLE信号27和图9H中的选通电路10的输出是针对输入数据4没有相位延迟的情况而示出的。
选通电路10输出边沿脉冲，其在输入信号从“0”转变到“1”时下降，并且在例如T/2(T是输入数据4的周期)之后上升，并且具有T/2的宽度。
G-VCO 11a在从选通电路10输出具有例如值“0”的边沿脉冲时被复位并且输出“0”，从结束边沿脉冲输出并且将选通电路10的输出改变为“1”的时刻开始振荡，并且在选通电路10的输出为“1”期间继续振荡。按照这种方式，G-VCO 11a进行调节以使输出时钟的相位与输入数据4的相位瞬时匹配。
从G-VCO 11a输出的与输入数据4同相的时钟和作为VCO 12自身的输出的恢复时钟7以叠加的方式输入到VCO 12。由于该原因，调节恢复时钟7的相位，以匹配G-VCO 11a的输出时钟的相位(也即是说，匹配输入数据4的相位)。然而，因为恢复时钟7的相位还受到VCO 12自身的反馈信号的影响，因此G-VCO 11a的输出对恢复时钟7的相位的影响减小。因此，即使当G-VCO 11a的输出时钟的抖动根据输入数据4的抖动而增加时，恢复时钟7也几乎不受G-VCO 11a的输出的影响，并且恢复时钟7的抖动可以减小。抑制抖动的能力导致对输入数据4的瞬时响应特性的劣化。然而，与图42或1中所示的使用PLL型时钟恢复电路的信号复用设备相比，该实施例的信号复用设备可以保持快得多的响应(在几个比特之内)。
如上所述，与第一实施例不同，在该实施例中，因为可以输出与从选通电路10输出的边沿脉冲的转变快速同步的恢复时钟7，因此即使当突发信号的相对相位偏移时，也可以执行正常的操作。在该实施例中，因为将恢复时钟7的1/2分频信号用作IDLE信号27，因此与在第一实施例和第二实施例中一样，可以通过在突发信号的无信号时段期间复用IDLE信号27来生成具有几乎一致的频率的复用信号。在该实施例中，因为从时钟恢复电路30c中提取出IDLE信号27，因此外部振荡电路是不必要的，并且信号复用设备的大小和功耗可以减小。
可以通过仅在无信号时段期间将要提供给选择器1的切换信号17设置为高来实现对IDLE信号27的复用，如图9E中所示。可以通过第一实施例和第二实施例中描述的结构来实现用于输出切换信号17的切换信号生成单元。与在第一实施例和第二实施例中一样，选择器1可以在切换信号17为低时选择IDLE信号27。
当输入数据4从“0”转变到“1”时，选通电路10输出边沿脉冲。由于该原因，如果与图9A中所示的第二突发信号类似，相位相对于第一突发信号和紧邻之前的IDLE信号27延迟了1/4比特，则选通电路10在第二突发信号的定时处开始输出反映该延迟的边沿脉冲。在紧随图9A中所示的第二突发信号结束之后的无信号时段期间，选通电路10在IDLE信号27从“0”转变到“1”时输出边沿脉冲。选通电路10的该操作指示它可以与以任何相位输入的突发信号和IDLE信号27同步地输出边沿脉冲。
通过从选通电路10经由G-VCO 11a输出的脉冲来快速地控制VCO 12的振荡相位。因此，VCO 12可以几乎从以任意相位输入的突发信号和IDLE信号27的起始，就与突发信号和IDLE信号27同步地输出具有很少抖动的恢复时钟7。
在该实施例中，至F/F3的输入信号(图7中所示的点A处的信号)是通过复用输入数据4和IDLE信号27而获得的连续信号。因此，当F/F3使用恢复时钟7识别/恢复输入信号时，可以将没有比特错误的连续信号作为恢复数据6进行输出。
如上所述，在该实施例中，可以生成作为具有几乎恒定的频率的低抖动连续信号的恢复数据6。由于该原因，即使当与连续信号兼容的通用CDR电路连接到信号复用设备的下一级时，也不用担心CDR电路的频率失调，并且与连续信号兼容的CDR电路可以在其锁相时间内完成时钟恢复和数据恢复。此外，在该实施例中，信号复用设备具有针对输入数据4的识别/恢复功能。由于该原因，即使当发送高速信号时，也可以增加光学接收设备和与连续信号兼容的CDR电路之间的距离，并且可以改善设备布置的自由度。
此外，根据该实施例的信号复用设备用作用于在光学接收设备和与连续信号兼容的CDR电路之间传送连续信号的装置。因此，与CDR电路的电容式耦合是可能的，并且可以容易地将信号复用设备连接到具有不同DC电平的CDR电路。如上所述，在该实施例中，可以通过简单的结构来提供能够复用突发信号和IDLE信号的装置，并且可以将串行数据直接输入到包括与连续信号兼容的通用CDR电路的控制LSI中。因此，可以减小PON系统的设备的大小、成本和功耗，并且改善PON系统的传输效率。
注意，IDLE信号27的频率仅需要是恢复时钟7的频率(输入数据速率频率)的整数约数。
参考时钟5的频率不限于输入数据速率频率的1/64，并且可以是1/32等。也即是说，当分频器25和26的总分频比为n(n是2或更大的整数)时，可以通过向频率比较器2输入参考时钟5(其频率是输入数据速率频率的1/n)来稳定恢复时钟7的频率。
[第四实施例]
下面将描述本发明的第四实施例。图10是示出了根据本发明的第四实施例的信号复用设备的结构的框图。与图1、图3和图7中相同的参考数字指示相同的组件。根据该实施例的信号复用设备包括选择器1、F/F3和时钟恢复电路30d。与图7中所示的第三实施例的区别点在于，在G-VCO 11a的输出与VCO 12的输入之间布置了缓冲放大器14，具有分频比2的分频器25被改变为具有分频比4的分频器25d，并且具有分频比32的分频器26被改变为具有分频比16的分频器26d。在该实施例中，因为分频器25d的分频比为4，因此恢复时钟7的1/4分频信号用作IDLE信号28。分频器25d形成反馈电路，其将恢复时钟7的1/4分频信号作为IDLE信号28输入到选择器1。
G-VCO 11a和VCO 12的结构与在第三实施例中所描述的相同。当由频率同步环路生成的相同的频率控制信号8被输入到G-VCO11a的频率控制端子和VCO 12的频率控制端子时，可以使G-VCO 11a和VCO 12的振荡频率匹配输入数据速率频率。当具有与时钟频率相同的数据速率频率的输入数据被输入到时钟恢复电路30d(其时钟频率已经通过上述方式被稳定)时，即使在连续相同符号时段期间，也可以建立快速且稳定的锁相。
下面将描述根据该实施例的信号复用设备的操作。图11A至图11I是用于解释根据该实施例的信号复用设备的操作的时序图。注意，图11A示出了当第二突发信号的相位延迟1/2比特时的输入数据4，而图11B示出了没有相位延迟的输入数据4。图11E中的信号(图10中的点A处的信号)、图11F中的选通电路10的输出以及图11G和图11H中的恢复时钟7均是针对突发信号的相位延迟了1/2比特的情况而示出的。在图11G至图11I中，图11G中所示的恢复时钟7是由根据该实施例的信号复用设备输出的时钟。图11H中所示的恢复时钟7是当移除了缓冲放大器7并且G-VCO 11a和VCO 12直接相连时输出的时钟。图11I中所示的恢复时钟7是当在紧邻第二突发信号之前的定时处执行恢复时的时钟。
选通电路10和G-VCO 11a的操作与第三实施例中的相同，并且将省略对其的描述。
从G-VCO 11a输出的与输入数据4同相的时钟和作为VCO 12自身的输出的恢复时钟7以叠加的方式输入到VCO 12。由于该原因，对恢复时钟7的相位进行调节，以匹配G-VCO 11a的输出时钟的相位(也即是说，匹配输入数据4的相位)。然而，因为恢复时钟7的相位还受到VCO 12自身的反馈信号的影响，因此G-VCO 11a的输出对恢复时钟7的相位影响减小。
此外，在该实施例中，在G-VCO 11a和VCO 12之间提供了缓冲放大器14。因为缓冲放大器14衰减G-VCO 11a的输出信号，因此G-VCO 11a对恢复时钟7的相位的影响进一步减小。如上所述，当提供缓冲放大器14时，针对恢复时钟7的锁相所需的响应时间变长。因此，可以使IDLE信号28与突发信号之间的突然的相位改变缓和。
使用了恢复时钟7的1/4分频信号(其等同于处于输入数据4的数据速率的0011信号)作为IDLE信号28。因此，可以获得通过在输入数据4的无信号时段期间复用具有几乎一致的数据速率频率的IDLE信号28所形成的复用信号(连续信号)，如图11E中所示。可以通过仅在无信号时段期间将要提供给选择器1的切换信号17设置为高来实现对IDLE信号28的复用，如图11D中所示。可以通过在第一实施例至第三实施例中描述的结构来实现用于输出切换信号17的切换信号生成单元。与在第一实施例至第三实施例中一样，选择器1可以在切换信号17为低时选择IDLE信号28。
当输入数据4从“0”转变到“1”时，选通电路10输出边沿脉冲。由于该原因，如果与图11A中所示的第二突发信号类似，相位相对于第一突发信号和紧邻之前的IDLE信号28延迟1/2比特，则选通电路10从第二突发信号的定时开始输出反映该延迟的边沿脉冲。上述操作与第三实施例中的相同。
从选通电路10输出的边沿脉冲经由G-VCO 11a和缓冲放大器14输入到VCO 12。因为G-VCO 11a的输出信号被缓冲放大器14衰减并且然后输入到VCO 12，因此VCO 12的锁相建立受到延迟。在图11G中所示的示例中，此时的响应时间(锁相建立的延迟)通过从t0到t1的时间来表示。在该示例中，锁相建立延迟了8个比特。
图11H示出了当移除缓冲放大器14并且G-VCO 11a和VCO 12直接相连时的恢复时钟7。在该情况下，VCO 12将相位与G-VCO 11a的输出信号几乎瞬时同步。
图12示出了当选通电路10的输入信号从IDLE信号28改变为第二突发信号时，图11G和图11H中所示的恢复时钟7的相位改变。在图12中，220表示图11G中所示的根据该实施例的恢复时钟7的相位改变，221表示图11H中所示的恢复时钟7的相位改变。在时钟恢复电路30d瞬时建立锁相的图11H中，恢复时钟7的相位在时间t0突然改变，如221所指示的。另一方面，根据该实施例，执行操作使得紧邻图11I中所示的第二突发之前的相位状态在t0继续，在从t0到t1的时段期间逐渐建立锁相，并且在t1处获得与图11H中所示的瞬时响应特性相对应的状态。通过这种方式，可以平滑恢复时钟7的相位改变，如220所指示的。
在该实施例中，至F/F3的输入信号(图10中所示的点A处的信号)是通过复用输入数据4和IDLE信号28获得的连续信号。当F/F3使用恢复时钟7(其突然的相位改变如参照图12所述的被缓和)识别/恢复输入信号时，具有几乎恒定的频率和在IDLE信号部分与突发信号部分之间平滑地改变的相位的低抖动连续信号可以作为恢复数据6被输出。
在该实施例中，通过输出恢复数据6，即使当与连续信号兼容的通用CDR电路连接到信号复用设备的下一级时，也不用担心CDR电路的频率失调。同时，因为恢复数据6的相位改变是平滑的，因此针对与连续信号兼容的CDR电路的锁相所需的时间可以显著地缩短。因此，更快速的时钟恢复和数据恢复是可能的。此外，在该实施例中，信号复用设备具有针对输入数据4的识别/恢复功能。由于该原因，即使当发送高速信号时，也可以增加光学接收设备和与连续信号兼容的CDR电路之间的距离，并且可以改善设备布置的自由度。
此外，根据该实施例的信号复用设备用作用于在光学接收设备和与连续信号兼容的CDR电路之间传送连续信号的装置。因此，与CDR电路的电容式耦合是可能的，并且可以容易地将信号复用设备连接到具有不同DC电平的CDR电路。如上所述，在该实施例中，可以通过简单的结构来提供能够复用突发信号和IDLE信号的装置，并且可以将串行数据直接输入到包括与连续信号兼容的通用CDR电路的控制LSI中。因此，可以减小PON系统的设备的大小、成本和功耗，并且改善PON系统的传输效率。
注意，IDLE信号28的频率仅需要是恢复时钟7的频率(输入数据速率频率)的整数约数。
参考时钟5的频率不限于输入数据速率频率的1/64，并且可以是1/16等。也即是说，当分频器25d和26d的总分频比为n(n是2或更大的整数)时，可以通过向频率比较器2输入参考时钟5(其频率是输入数据速率频率的1/n)来稳定恢复时钟7的频率。
[第五实施例5]
下面将描述本发明的第五实施例。图13是示出了根据本发明的第五实施例的信号复用设备的结构的框图。与图1、图3、图7和图10中相同的参考数字指示相同的组件。根据该实施例的信号复用设备包括选择器1、F/F3、时钟恢复电路30e和用作切换信号生成单元的无信号检测电路40。与图10中所示的第四实施例的区别点在于，提供了衰减器15替换缓冲放大器14，具有分频比4的分频器25d被改变为具有分频比2的分频器25，具有分频比16的分频器26d被改变为具有分频比8的分频器26e，并且提供了用于检测输入数据4的无信号时段的无信号检测电路40。
因为分频器25的分频比为2，因此IDLE信号27的频率比第四实施例中的频率高两倍。然而，与在第三实施例中一样，可以生成通过在突发信号的无信号时段期间复用具有几乎一致的数据速率频率的IDLE信号27所形成的复用信号。
因为分频器25和26e的总分频比为16，因此输入到频率比较器2的分频信号也具有输入数据速率频率的1/16的频率。然而，当参考时钟5的频率也被设置为输入数据速率频率的1/16时，频率比较器2正常地操作。
在该实施例中，在G-VCO 11a的输出与VCO 12的输入之间提供了衰减器15。因为G-VCO 11a的输出信号被衰减并且然后被输入到VCO 12，因此与在图10中所示的第四实施例中一样，针对恢复时钟7的锁相所需的响应时间变长，并且IDLE信号27与突发信号之间的突然的相位改变可以被缓和。衰减器15可以由无源元件构成。因此，与使用缓冲放大器14的第四实施例相比，可以减小电路的大小和功耗，并且改善效果。
此外，在该实施例中，提供了无信号检测电路40，并且其检测输出用作针对选择器1的切换信号29。因此，即使例如在ONU故障(其在诸如MAC等的上层中难以把握)的情况下，也可以可靠地检测无信号时段，并且生成通过在突发信号的无信号时段期间复用IDLE信号27所形成的复用信号。例如，用于比较输入数据4和预定阈值的比较器可以作为无信号检测电路40使用。当输入数据4的电平等于或低于阈值时，比较器确定无信号状态并且输出高电平的切换信号29。选择器1根据切换信号29来选择和输出IDLE信号27。
在该实施例中，因为信号复用设备可以单独地执行以下操作：在没有外部无信号检测电路的情况下在突发信号的无信号时段期间复用IDLE信号27，因此可以改善可连接的设备的自由度，并且可以减小设备的大小和成本。此外，还是在该实施例中，与在图10中所示的第四实施例中一样，可以对恢复时钟7(其突然的相位改变被缓和)进行恢复。当F/F3使用恢复时钟7识别/恢复输入信号时，具有几乎恒定的频率和在IDLE信号部分与突发信号部分之间平滑地改变的相位的低抖动连续信号可以作为恢复数据6被输出。
在该实施例中，通过输出恢复数据6，即使当与连续信号兼容的通用CDR电路连接到信号复用设备的下一级时，也不用担心CDR电路的频率失调。同时，因为恢复数据6的相位改变是平滑的，因此针对与连续信号兼容的CDR电路的锁相所需的时间可以显著地缩短。因此，更快速的时钟恢复和数据恢复是可能的。此外，在该实施例中，信号复用设备具有针对输入数据4的识别/恢复功能。由于该原因，即使当发送高速信号时，也可以增加光学接收设备和与连续信号兼容的CDR电路之间的距离，并且可以改善设备布置的自由度。
此外，根据该实施例的信号复用设备用作用于在光学接收设备和与连续信号兼容的CDR电路之间传送连续信号的装置。因此，与CDR电路的电容式耦合是可能的，并且可以容易地将信号复用设备连接到具有不同DC电平的CDR电路。如上所述，在该实施例中，可以通过简单的结构来提供能够复用突发信号和IDLE信号的装置，并且可以将串行数据直接输入到包括与连续信号兼容的通用CDR电路的控制LSI中。因此，可以减小PON系统的设备的大小、成本和功耗，增加设备的可靠性，并且进一步改善PON系统的传输效率。
[第六实施例]
下面将描述本发明的第六实施例。图14是示出了根据本发明的第六实施例的信号复用设备的结构的框图。与图1、图3、图7、图10和图13中相同的参考数字指示相同的组件。根据该实施例的信号复用设备包括选择器1、F/F3、时钟恢复电路30e、无信号检测电路40和OR(或)电路41。该实施例是对图13中所示的第五实施例的修改。与第五实施例的区别点在于通过对无信号检测电路40的输出信号和比特速率确定信号43进行OR处理来生成针对选择器1的切换信号42。
例如，如果根据该实施例的信号复用设备是针对10Gbps设计的并且被应用于针对1Gbps和10Gbps的双重速率兼容OLT，则需要通过不仅在无信号时段期间而且在1Gbps数据速率时段期间复用IDLE信号27来生成复用信号。假设无信号检测电路40的输出在无信号时段期间改变为高，同时比特速率确定信号43在数据速率为1Gbps时改变为高或者在数据速率为10Gbps时改变为低。在该情况下，OR电路41在除了用于输入10Gbps的输入数据4的时段以外的其他所有时段将切换信号42改变为高。
因此，可以在图14中的点A处通过复用IDLE信号27来生成具有统一为差不多10Gbps的数据速率的连续信号。可以从切换信号生成单元(未示出)提供对于复用IDLE信号27所必需的比特速率确定信号43。切换信号生成单元的示例是MAC-IC。
如上所述，在该实施例中，可以实现与双重速率PON系统兼容的信号复用设备。因此，可以减小设备的大小、成本和功耗，并且改善PON系统的传输效率。
注意，无信号检测电路40不需要总是包含在信号复用设备中，而是可以提供在信号复用设备的外部，如在第一实施例至第四实施例中所描述的。例如，可以使用来自结合到限幅放大器中的无信号检测电路的输出。
[第七实施例]
下面将描述本发明的第七实施例。图15是示出了根据本发明的第七实施例的信号复用设备的结构的框图。与图1、图3、图7、图10、图13和图14中相同的参考数字指示相同的组件。根据该实施例的信号复用设备包括选择器1、F/F3、时钟恢复电路30f、无信号检测电路40和OR电路41。在根据该实施例的信号复用设备中，在图7中所示的第三实施例的信号复用设备中提供了失调检测器9、无信号检测电路40和OR电路41。对失调检测器9的输出和无信号检测电路40的输出进行OR处理并且将其用作针对选择器1的切换信号44。
基本操作与第三实施例中的相同。在无信号时段期间，将恢复时钟7的1/2分频信号作为IDLE信号27进行复用，使得时钟恢复电路30f输出与点A处的信号的边沿脉冲的转变快速同步的恢复时钟7。F/F3使用恢复时钟7识别/恢复输入信号(点A处的信号)。因此，可以将没有比特错误的连续信号作为恢复数据6进行输出。
然而，恢复时钟7在紧随通电等之后建立频率同步环路的频率同步之前的时段期间可能是不稳定的。图16A至图16J是示出了此时的操作的时序图。图16F示出了紧随通电等之后的不稳定的恢复时钟7。图16G示出了稳定的恢复时钟7。在图16F中，恢复时钟7在直到时间t2的时段期间是不稳定的。图16H中的失调检测器9的输出、图16I中的切换信号44和图16J中的恢复数据6均是针对恢复时钟7在直到时间t2的时段期间是不稳定的情况而示出的。
注意，在该实施例中，选择器1在切换信号44为低时选择和输出IDLE信号27并且在切换信号44为高时选择和输出输入数据4。无信号检测电路40在输入数据4处于无信号状态时输出为低的信号。
如果在恢复时钟7不稳定的时段期间连续地复用IDLE信号27，则连续地反馈不稳定的恢复时钟7的分频信号。因此，信号复用设备的操作是非常不稳定的。可以通过将失调检测器9的输出信号用作针对选择器1的切换信号44来避免该操作不稳定性。基于频率比较器2的输出信号(频率控制信号8)，当恢复时钟7的频率从输入数据速率频率偏移了预定的值(例如，1000ppm)或者更大的值时，失调检测器9输出为高的信号。当将失调检测器9的输出信号作为切换信号44提供给选择器1时，选择器1在无信号状态下选择输入数据侧。因为可以阻止选择不稳定的IDLE信号27，因此可以避免信号复用设备的操作在紧随通电等之后变得不稳定。
通过对失调检测器9的输出和无信号检测电路40的输出进行OR处理来生成针对选择器1的切换信号44。由于该原因，可以进行控制使得除了在失调时段期间以外，选择器1还可以甚至在输入数据4中存在信号的时段期间选择输入数据4。因此，在该实施例中，可以避免信号复用设备的操作在紧随通电等之后变得不稳定。在频率同步环路已经达到稳定状态之后，通过在输入数据4的无信号时段期间复用IDLE信号27形成的连续信号可以作为恢复数据6被输出。
注意，该实施例不限于图15中所示的结构。如图10或图13中所示，可以在G-VCO 11a和VCO 12之间提供缓冲放大器14或衰减器15。当提供缓冲放大器14或衰减器15时，可以获得抖动减小效果。
[第八实施例]
下面将描述本发明的第八实施例。图17是示出了根据本发明的第八实施例的信号复用设备的结构的框图。与图1、图3、图7、图10和图13至图15中相同的参考数字指示相同的组件。根据该实施例的信号复用设备包括选择器1、F/F3、时钟恢复电路30g、无信号检测电路40和OR电路41。该实施例是对图15中所示的第七实施例的修改。与第七实施例的区别点在于仅使用无信号检测电路40的输出来生成针对选择器1的切换信号45，在G-VCO 11a的输出与VCO12的输入之间提供了开关20，并且失调检测器9的输出信号用作对开关20进行闭合/断开控制的信号。
在该实施例中，为了避免恢复时钟7在紧随通电等之后建立频率同步环路的频率同步之前的时段期间变得不稳定的情况，执行对开关20的自适应控制。也即是说，当失调检测器9检测到频率同步环路的失调并且输出为高的信号时，开关20被断开。当失调检测器9输出为低的信号时，开关20被闭合。可以通过已知的晶体管电路等来容易地实现能够基于控制信号进行闭合/断开控制的开关20。
图18A至图18J是用于解释根据该实施例的信号复用设备的操作的时序图。图18F示出了紧随通电等之后的不稳定的恢复时钟7。图18G示出了稳定的恢复时钟7。在图18F中，恢复时钟7在直到时间t2的时段期间是不稳定的。图18H中的失调检测器9的输出、图18I中的开关20的输出和图18J中的恢复数据6均是针对恢复时钟7在直到时间t2的时段期间是不稳定的情况而示出的。
开关20是由失调检测器9的输出来控制的。这使得可以甚至在无信号检测电路40检测到无信号状态并且选择器1在频率失调时段期间选择不稳定的IDLE信号27时，防止受到不稳定的IDLE信号27干扰的G-VCO 11a的输出被发送到VCO 12，并且防止频率同步环路变得不稳定。另一方面，在建立频率同步的时段期间，可以在输入数据4的无信号时段期间根据无信号检测电路40的输出来复用稳定的IDLE信号27。在该实施例中，可以通过这种方式获得与第七实施例中的效果相同的效果。
注意，因为只需要在频率失调时段期间切断去往VCO 12的不稳定的信号传输，因此可以在选通电路10的输出与G-VCO 11a的输出之间提供开关20。
此外，该实施例不限于图17中所示的结构。如图10或图13中所示，可以在G-VCO 11a与VCO 12之间提供缓冲放大器4或衰减器15。当提供了缓冲放大器14或衰减器15时，可以获得抖动减少的效果。
注意，在图15和图17中所示的第七实施例和第八实施例中，IDLE信号27的频率不限于输入数据速率频率(恢复时钟7的频率)的1/2。该频率只需要是输入数据速率频率的整数约数，并且可以是例如输入数据速率频率的1/4。
参考时钟5的频率不限于输入数据速率频率的1/64，并且可以是1/32等。也即是说，当分频器25和26的总分频比为n(n是2或更大的整数)时，可以通过向频率比较器2输入参考时钟5(其频率是输入数据速率频率的1/n)来稳定恢复时钟7的频率。
[第九实施例]
下面将描述本发明的第九实施例。图19是示出了根据本发明的第九实施例的信号复用设备的结构的框图。与图1、图3、图7、图10、图13至图15和图17中相同的参考数字指示相同的组件。根据该实施例的信号复用设备包括选择器1、F/F3和时钟恢复电路30h。在根据该实施例的信号复用设备中，将VCO 13添加到图10中所示的第四实施例的信号复用设备。通过频率比较器2以及分频器25d和26d来形成频率同步环路。将由频率同步环路生成的频率控制信号8提供给G-VCO 11a和VCO 12。分频器25d形成反馈电路，其将VCO13的输出时钟的1/4分频信号作为IDLE信号28输入到选择器1。
将主要围绕与第四实施例的区别点来描述根据该实施例的信号复用设备的操作。VCO 13优选地具有与G-VCO 11a或VCO 12相同的电路结构。G-VCO 11a和VCO 12的结构与第三实施例中所描述的相同。VCO 13被设计为与在G-VCO 11a中一样上拉定时控制选通电路的一个输入端子，并且向定时控制选通电路的另一个输入端子反馈VCO 13的输出。
频率比较器2生成反映了针对分频器26d输出的1/32分频信号的频率与参考时钟5(其频率为输入数据速率频率的1/32)之间的频率差的电压(频率控制信号8)，并且将其输入到VCO 13的频率控制端子。因此，频率比较器2以及分频器25d和26d执行闭环控制以使VCO 13的输出的分频信号的频率与参考时钟5的频率匹配。
当由频率同步环路生成的相同的频率控制信号8被输入到G-VCO 11a的频率控制端子、VCO 12的频率控制端子和具有上述结构的VCO 13的频率控制端子时，可以使G-VCO 11a、VCO 12和VCO13的振荡频率匹配输入数据速率频率。当具有与时钟频率相同的数据速率频率的输入数据4被输入到时钟恢复电路30h(其时钟频率已经通过上述方式被稳定)时，即使在连续相同符号时段期间，也可以建立快速且稳定的锁相。
与图10中所示的第四实施例相比，虽然电路规模和功耗由于添加了VCO 13而增加，但是可以将频率同步环路与边沿脉冲路径断开。由于该原因，即使当输入了具有与期望的数据速率频率不同的频率的输入数据4时，也可以始终输出稳定的频率控制信号8。操作的剩余部分与第四实施例中的相同。
在该实施例中，即使当相位在IDLE信号28与突发信号之间突然改变(如图11A至图11I的时序图中所示)时，也可以通过缓冲放大器14的作用来平滑相位改变。至F/F3的输入信号(图19中所示的点A处的信号)是通过复用输入数据4与IDLE信号28而获得的连续信号。当F/F3使用恢复时钟7(其突然的相位改变被缓和)识别/恢复输入信号时，具有几乎恒定的频率和在IDLE信号部分与突发信号部分之间平滑地改变的相位的低抖动连续信号可以作为恢复数据6被输出。
在该实施例中，通过输出恢复数据6，即使当与连续信号兼容的通用CDR电路连接到信号复用设备的下一级时，也不用担心CDR电路的频率失调。同时，因为恢复数据6的相位改变是平滑的，因此针对与连续信号兼容的CDR电路的锁相所需的时间可以显著地缩短。因此，更快速的时钟恢复和数据恢复是可能的。此外，在该实施例中，信号复用设备具有针对输入数据4的识别/恢复功能。由于该原因，即使当发送高速信号时，也可以增加光学接收设备和与连续信号兼容的CDR电路之间的距离，并且可以改善设备布置的自由度。
此外，根据该实施例的信号复用设备用作用于在光学接收设备和与连续信号兼容的CDR电路之间传送连续信号的装置。因此，与CDR电路的电容式耦合是可能的，并且可以容易地将信号复用设备连接到具有不同DC电平的CDR电路。如上所述，在该实施例中，可以通过简单的结构来提供能够复用突发信号和IDLE信号的装置，并且可以将串行数据直接输入到包括与连续信号兼容的通用CDR电路的控制LSI中。因此，可以减小PON系统的设备的大小、成本和功耗，并且进一步改善PON系统的传输效率。
注意，根据该实施例的信号复用设备不限于图19中所示的形式。可以将VCO 13添加到根据图7中所示的第三实施例、图13中所示的第五实施例或者图14中所示的第六实施例的信号复用设备，并且可以通过对VCO 13进行闭环控制来生成频率控制信号8。
IDLE信号28的频率不限于输入数据速率频率(恢复时钟7的频率)的1/4，并且只需要是输入数据速率频率的整数约数。
参考时钟5的频率不限于输入数据速率频率的1/64，并且可以是1/16等。也即是说，当分频器25d和26d的总分频比为n(n是2或更大的整数)时，可以通过向频率比较器2输入参考时钟5(其频率是输入数据速率频率的1/n)来稳定恢复时钟7的频率。
选通电路10不限于第二实施例至第九实施例中所示的选通电路，并且可以在输入信号从“1”转变到“0”时输出边沿脉冲。
第一实施例至第九实施例中所示的信号复用设备并不总是布置在控制LSI的外部，而是可以提供在控制LSI的内部。在控制LSI内部提供信号复用设备使得可以进一步减小设备的大小、成本和功耗成为可能。
如第一实施例至第九实施例中所示，恢复时钟7的频率与输入数据4的频率相同，但是根据需要可以是输入数据4的频率的整数约数。
在第一实施例至第九实施例中，已经描述了输入数据4的无信号部分与作为输入数据4的补充信号的IDLE信号完全互补的情况。然而，当在比无信号部分的起始点稍晚的时候输出切换信号时或者当选择器进行的信号切换延迟时，IDLE信号仅部分地补充无信号部分。即使在该情况下，如果在该补充之后剩余的无信号部分短至几百ns，则在大多数后级电路中不会出现问题，并且可以充分地获得本发明的效果。
[第十实施例]
下面将描述本发明的第十实施例。图20是示出了根据本发明的第十实施例的信号复用设备的结构的框图。与图42中相同的参考数字指示相同的组件。根据该实施例的信号复用设备包括用作识别电路的F/F3、时钟恢复电路30a、和各自均用作选择电路的选择器38和39。时钟恢复电路30a包括相位比较器31、LPF 32和VCO 33。在根据该实施例的信号复用设备中，在CDR电路中的F/F3的输出部处提供了选择器38，以基于切换信号47选择性地输出恢复数据6和作为恢复数据6的补充信号的IDLE信号53中的一个。此外，在选择器38的输入部处提供了选择器39，以基于切换信号48选择性地将IDLE信号51和IDLE信号52中的一个作为IDLE信号53输入到选择器38。
将参照图21A至图21E的时序图来描述根据该实施例的信号复用设备的操作。注意，图21A至图21E指示选择器39选择IDLE信号51并且将其作为IDLE信号53进行输出的情况。当包括无信号时段的突发信号作为输入数据4被输入并且恢复数据6中的无信号时段较长时，与连续信号兼容并且连接到下一级的CDR电路的操作变得不稳定。为了解决该问题，在输入数据4的无信号时段期间将IDLE信号53复用在恢复数据6上，从而始终输出稳定的恢复数据19。可以通过仅在输入数据4的无信号时段期间将要提供给选择器38的切换信号47设置为高来实现对IDLE信号53的复用，如图21C中所示。当切换信号47为高时，选择器38选择并且输出IDLE信号53。当切换信号47为低时，选择器38选择并输出恢复数据6。
可以从切换信号生成单元(未示出)提供对于选择器38的切换控制而言必需的切换信号47。MAC-IC(其是具有PON系统通信定时控制功能和把握信号接收时段的功能的LSI)可以作为切换信号生成单元使用。还可以使用无信号检测电路来生成切换信号47。在例如日本专利特开No.3-166836中公开了使用无信号检测电路的切换信号生成单元的结构。
注意，选择器38当然可以在切换信号47为低时选择IDLE信号53。
IDLE信号51的频率被优选地设置为输入数据速率频率的差不多1/2。在该情况下，IDLE信号51与处于输入数据4的数据速率的“0101”信号相对应，并且包括与输入数据4相同的时段的脉冲。IDLE信号52的频率被优选地设置为输入数据速率频率的差不多1/4。在该情况下，IDLE信号52与处于输入数据4的数据速率的“0011”信号相对应。可以由外部振荡器(未示出)与来自控制LSI(MAC-IC)的系统时钟同步地生成IDLE信号51，或者由将恢复时钟7划分为1/2的分频器(未示出)生成IDLE信号51。类似地，可以由外部振荡器或者由将恢复时钟7划分为1/4的分频器生成IDLE信号52。此外，可以提供模式生成电路(未示出)以使IDLE信号51和52具有特定的重复模式。
下面将描述操作的细节。相位比较器31检测输入数据4与从VCO 33输出的恢复时钟7之间的相位差。LPF 32从从相位比较器31输出的相位差信号中仅提取低频分量，并且将其作为控制信号输入到VCO 33的相位(频率)控制端子。VCO 33根据控制信号的电压生成时钟，从而输出具有与输入数据4的频率相等的频率的恢复时钟7。F/F3在恢复时钟7的预定定时处(例如，恢复时钟7的前边沿)来重定时输入数据4，从而输出恢复数据6。上述操作与图42中所示的有关技术相同。在该实施例中，在可以接收波形劣化的输入数据4的信号复用设备中，在输入部与识别电路之间不增加其它电路，因此波形不受影响。
此外，在该实施例中，选择器38未被布置在时钟恢复电路30a的内部，而是布置在信号复用设备的输出部处。由于该原因，从选择器38输出的恢复数据19是通过在输入数据4的无信号时段期间复用IDLE信号53获得的连续信号。
如上所述，在该实施例中，可以生成作为具有几乎恒定的频率的连续信号的恢复数据19。由于该原因，即使当与连续信号兼容的通用CDR电路连接到信号复用设备的下一级时，也不用担心CDR电路的频率失调，并且与连续信号兼容的CDR电路可以在其锁相时间内完成时钟恢复和数据恢复。此外，在该实施例中，信号复用设备具有针对输入数据4的识别/恢复功能。由于该原因，即使当发送高速信号时，可以增加光学接收设备和与连续信号兼容的CDR电路之间的距离，并且可以改善设备布置的自由度。
此外，根据该实施例的信号复用设备用作用于在光学接收设备和与连续信号兼容的CDR电路之间传送连续信号的装置。因此，与CDR电路的电容式耦合是可能的，并且可以容易地将信号复用设备连接到具有不同DC电平的CDR电路。如上所述，在该实施例中，可以通过简单的结构来提供能够复用突发信号和IDLE信号的装置，并且可以将串行数据直接输入到包括与连续信号兼容的通用CDR电路的控制LSI中。因此，可以减小PON系统的设备的大小、成本和功耗，并且改善PON系统的传输效率。
然而，当连接到信号复用设备的下一级的控制LSI(MAC-IC)检测和使用恢复数据19的特定重复模式时，可能由于仅使用具有“0101”模式的IDLE信号51而在控制LSI中发生操作错误。为了防止这一点，例如，如上所述，IDLE信号51被设置为“0101”信号，并且IDLE信号52被设置为“0011”信号，并且切换信号48根据连接到信号复用设备的下一级的控制LSI的类型来选择性地输出IDLE信号51或者IDLE信号52，从而避免控制LSI的操作错误的问题。利用该切换，可以将信号复用设备连接到任意一种类型的控制LSI(MAC-IC)，并且信号复用设备可以使用最佳的IDLE信号53。特别是当不用担心操作错误时，具有高频分量的“0101”信号优选地用作将复用到恢复数据6上的IDLE信号53，以加速与连续信号兼容并且连接到信号复用设备的下一级的CDR电路。
注意，选择器39应当选择IDLE信号51和IDLE信号52中的哪一个是由下一级的控制LSI的类型来确定的。因此，IDLE信号的选择是固定的，并且不需要在操作信号复用设备期间进行切换。使用信号复用设备的用户根据控制LSI的类型提前将切换信号48固定为高或低。因此，由选择器39来选择IDLE信号51和IDLE信号52中的一个。
[第十一实施例]
下面将描述本发明的第十一实施例。图22是示出了根据本发明的第十一实施例的信号复用设备的结构的框图。与图20中相同的参考数字指示相同的组件。根据该实施例的信号复用设备包括各自均用作选择电路的选择器18和46、F/F3以及时钟恢复电路30a。与图20中所示的第十实施例的区别点在于，在输入部处提供了选择器18，以基于切换信号47来选择性地向形成CDR核心部的F/F3和时钟恢复电路30a提供输入数据4和IDLE信号53中的一个。此外，在选择器18的输入部处提供了选择器46，以基于切换信号48选择性地将IDLE信号51和IDLE信号52中的一个作为IDLE信号53输入到选择器18。
将参照图23A至图23F的时序图来描述该信号复用设备的操作。注意，图23A至图23F指示选择器46选择IDLE信号51并且将其作为IDLE信号53进行输出的情况。当包括无信号时段的突发信号作为输入数据4被输入并且无信号时段较长时，PLL型的时钟恢复电路30a的操作可能是不稳定的。为了解决该问题，在无信号时段期间将IDLE信号53复用在输入数据4上，从而始终输出稳定的恢复时钟7。可以通过仅在输入数据4的无信号时段期间将要提供给选择器18的切换信号47设置为高来实现对IDLE信号53的复用，如图23C中所示。当切换信号47为高时，选择器18选择并且输出IDLE信号53。当切换信号47为低时，选择器18选择并且输出输入数据4。
可以从切换信号生成单元(未示出)提供对于选择器18的切换控制而言必需的切换信号47。MAC-IC(其是具有PON系统通信定时控制功能和把握信号接收时段的功能的LSI)可以作为切换信号生成单元使用。还可以使用无信号检测电路来生成切换信号47。在例如日本专利特开No.3-166836中公开了使用无信号检测电路的切换信号生成单元的结构。
注意，选择器18当然可以在切换信号47为低时选择IDLE信号53。
与在第十实施例中一样，IDLE信号51的频率被优选地设置为输入数据速率频率的差不多1/2。在该情况下，IDLE信号51与处于输入数据4的数据速率的“0101”信号相对应，并且包括与输入数据4相同的时段的脉冲。IDLE信号52的频率被优选地设置为输入数据速率频率的差不多1/4。在该情况下，IDLE信号52与处于输入数据4的数据速率的“0011”信号相对应。可以由外部振荡器与来自控制LSI(MAC-IC)的系统时钟同步地生成IDLE信号51，或者由将恢复时钟7划分为1/2的分频器生成IDLE信号51。类似地，可以由外部振荡器或者由将恢复时钟7划分为1/4的分频器生成IDLE信号52。此外，可以提供模式生成电路(未示出)以使IDLE信号51和52具有特定的重复模式。
在图22中所示的点A处，因此可以将IDLE信号53复用到突发信号上以生成具有一致频率的连续信号。当从具有非常高的频率稳定性的外部振荡器提供IDLE信号51和52时，可以容易地提高频率的一致性。时钟恢复电路30a可以仅通过锁相到具有几乎恒定的频率的连续信号来恢复时钟。因此，可以始终稳定地输出恢复时钟7。
下面将描述操作的细节。相位比较器31检测复用的输入信号与从VCO 33输出的恢复时钟7之间的相位差。LPF 32从相位比较器31输出的相位差信号中仅提取低频分量，并且将其作为控制信号输入到VCO 33的相位(频率)控制端子。VCO 33根据控制信号的电压生成时钟，从而输出具有与输入数据4的频率相等的频率的恢复时钟7。因为在输入数据4的无信号时段期间输出与IDLE信号53同步的恢复时钟7，因此可以始终执行稳定的时钟恢复。上述操作与图42中所示的有关技术相同。
另一方面，在该实施例中，因为选择器18未被布置在时钟恢复电路30a的内部而是布置在信号复用设备的输入部处，因此在输入数据4的无信号时段期间，F/F3的输入信号是通过复用IDLE信号53获得的连续信号。F/F3在恢复时钟7的预定定时处(例如，恢复时钟7的前边沿)重定时复用的连续信号，从而输出恢复数据6。因此，可以输出作为具有低抖动的连续信号的恢复数据6。
如上所述，在该实施例中，可以生成作为具有几乎恒定的频率的连续信号的恢复数据6。由于该原因，即使当与连续信号兼容的通用CDR电路连接到信号复用设备的下一级时，也不用担心CDR电路的频率失调，并且与连续信号兼容的CDR电路可以在其锁相时间内完成时钟恢复和数据恢复。此外，在该实施例中，信号复用设备具有针对输入数据4的识别/恢复功能。由于该原因，即使当发送高速信号时，可以增加光学接收设备和与连续信号兼容的CDR电路之间的距离，并且可以改善设备布置的自由度。
此外，根据该实施例的信号复用设备用作用于在光学接收设备和与连续信号兼容的CDR电路之间传送连续信号的装置。因此，与CDR电路的电容式耦合是可能的，并且可以容易地将信号复用设备连接到具有不同DC电平的CDR电路。如上所述，在该实施例中，可以通过简单的结构来提供能够复用突发信号和IDLE信号的装置，并且可以将串行数据直接输入到包括与连续信号兼容的通用CDR电路的控制LSI中。因此，可以减小PON系统的设备的大小、成本和功耗，并且改善PON系统的传输效率。
然而，当连接到信号复用设备的下一级的控制LSI(MAC-IC)检测和使用恢复数据6的特定重复模式时，可能由于仅使用具有“0101”模式的IDLE信号51而在控制LSI中发生操作错误。为了防止这一点，例如，如上所述，IDLE信号51被设置为“0101”信号，并且IDLE信号52被设置为“0011”信号，并且切换信号48根据连接到信号复用设备的下一级的控制LSI的类型来选择性地输出IDLE信号51或者IDLE信号52，从而避免控制LSI的操作错误的问题。通过利用该切换，可以将信号复用设备连接到任意一种类型的控制LSI(MAC-IC)，并且信号复用设备可以使用最佳的IDLE信号53。特别是当不用担心操作错误时，具有高频分量的“0101”信号优选地用作将复用到恢复数据6上的IDLE信号53，以加速与连续信号兼容并且连接到信号复用设备的下一级的CDR电路。
[第十二实施例]
下面将描述本发明的第十二实施例。图24是示出了根据本发明的第十二实施例的信号复用设备的结构的框图。与图20和图22中相同的参考数字指示相同的组件。根据该实施例的信号复用设备包括F/F3、时钟恢复电路30b以及选择器38和39。与图20中所示的第十实施例的区别点在于时钟恢复电路30b包括选通电路10和G-VCO11。
选通电路10的结构与图4中所示的结构相同。G-VCO 11的结构与图5中所示的结构相同。注意，在该实施例中，G-VCO 11的频率控制端子被固定到使从G-VCO 11输出的恢复时钟7的频率等于输入数据速率频率的电势。
将主要围绕与第十实施例的区别点来描述根据该实施例的信号复用设备的操作。图25A至图25H是用于解释根据该实施例的信号复用设备的操作的时序图。图25A示出了当第二突发信号的相位延迟1/4比特时的输入数据4，而图25B示出了在没有相位延迟的情况下的输入数据4。图25E中的选通电路10的输出、图25G中的恢复时钟7和图25H中的恢复数据6均是针对突发信号的相位延迟了1/4比特的情况而示出的。图25F中的选通电路10的输出是针对输入数据4没有相位延迟的情况而示出的。注意，图25A至图25H指示选择器39选择IDLE信号51并且将其作为IDLE信号53输出的情况。
选通电路10输出边沿脉冲，其在输入信号4从“0”转变到“1”时下降，并且在例如T/2(T是输入数据4的周期)之后上升，并且具有T/2的宽度。
通过从选通电路10输出的边沿脉冲来控制从G-VCO 11输出的恢复时钟7的相位。也即是说，G-VCO 11在从选通电路10输出具有例如值“0”的边沿脉冲时被复位并且输出“0”，从结束边沿脉冲输出并且将选通电路10的输出改变为“1”的时间点开始振荡，并且在选通电路10的输出为“1”期间继续振荡。当G-VCO 11以与输入数据4的数据速率频率相等的频率振荡时，进行调节以使恢复时钟7的相位与输入数据4的相位瞬时匹配。
如上所述，与第十实施例不同，因为可以输出与边沿脉冲的转变瞬时同步的恢复时钟7，因此即使当突发信号的相对相位偏移时，也可以进行快速响应。
当输入数据4从“0”转变到“1”时，选通电路10输出边沿脉冲。由于该原因，如果与图25A中所示的第二突发信号类似，相位相对于第一突发信号延迟1/4比特，则选通电路10在第二突发信号的定时处开始输出反映延迟的边沿脉冲。选通电路10的操作指示它可以与以任何相位输入的突发信号同步地输出边沿脉冲。通过从选通电路10输出的边沿脉冲来瞬时地控制G-VCO 11的振荡相位。因此，G-VCO 11可以从以任意相位输入的突发信号的起始，就与突发信号同步地输出恢复时钟7。因此，与如第十实施例中描述的PLL型时钟恢复电路30a不同，即使当输入数据4中存在无信号时段时，操作也不会变得不稳定。
与在第十实施例中一样，当将要复用到恢复数据6上的IDLE信号53的频率设置为整数约数(例如，输入数据速率频率的1/2或1/4)时，可以生成恢复数据19，该恢复数据19是通过在输入数据4的无信号时段期间复用具有几乎一致的数据速率频率的IDLE信号53而形成的复用信号(连续信号)。当从具有较高的频率稳定性的外部振荡器提供IDLE信号51和52时，可以容易地提高频率的一致性。
可以通过仅在输入数据4的无信号时段期间将要提供给选择器38的切换信号47设置为高来实现对IDLE信号53的复用，如图25D中所示。可以从切换信号生成单元(未示出)提供对于选择器38的切换控制而言必需的切换信号47。在第十实施例中描述的MAC-IC可以作为切换信号生成单元使用。还可以使用无信号检测电路来生成切换信号47。在例如日本专利特开No.3-166836中公开了使用无信号检测电路的切换信号生成单元的结构。
注意，如第十实施例中所描述的，选择器38可以在切换信号47为低时选择IDLE信号53。
如上所述，在该实施例中，可以生成作为具有几乎恒定的频率的低抖动连续信号的恢复数据6。由于该原因，即使当与连续信号兼容的通用CDR电路连接到信号复用设备的下一级时，也不用担心CDR电路的频率失调，并且与连续信号兼容的CDR电路可以在其锁相时间内完成时钟恢复和数据恢复。此外，在该实施例中，信号复用设备具有针对输入数据4的识别/恢复功能。由于该原因，即使当发送高速信号时，也可以增加光学接收设备和与连续信号兼容的CDR电路之间的距离，并且可以改善设备布置的自由度。
此外，根据该实施例的信号复用设备用作用于在光学接收设备和与连续信号兼容的CDR电路之间传送连续信号的装置。因此，与CDR电路的电容式耦合是可能的，并且可以容易地将信号复用设备连接到具有不同DC电平的CDR电路。如上所述，在该实施例中，可以通过简单的结构来提供能够复用突发信号和IDLE信号的装置，并且可以将串行数据直接输入到包括与连续信号兼容的通用CDR电路的控制LSI中。因此，可以减小PON系统的设备的大小、成本和功耗，并且改善PON系统的传输效率。
还是在该实施例中，例如，IDLE信号51被设置为上述“0101”信号，并且IDLE信号52被设置为上述“0011”信号，并且切换信号48根据连接到信号复用设备的下一级的控制LSI的类型来选择性地输出IDLE信号51或者IDLE信号52，从而避免控制LSI的操作错误的问题。特别是当不用担心操作错误时，具有高频分量的“0101”信号优选地用作将复用到恢复数据6上的IDLE信号53，以加速与连续信号兼容并且连接到信号复用设备的下一级的CDR电路。
[第十三实施例]
下面将描述本发明的第十三实施例。图26是示出了根据本发明的第十三实施例的信号复用设备的结构的框图。与图20、图22和图24中相同的参考数字指示相同的组件。根据该实施例的信号复用设备包括选择器18和46、F/F3以及时钟恢复电路30b。与图22中所示的第十一实施例的区别点在于时钟恢复电路30b包括选通电路10和G-VCO 11。
将主要围绕与第十一实施例的区别点来描述根据该实施例的信号复用设备的操作。图27A至图27I是用于解释根据该实施例的信号复用设备的操作的时序图。图27A示出了当第二突发信号的相位延迟1/4比特时的输入数据4，而图27B示出了在没有相位延迟的情况下的输入数据4。图27E中的信号(图26中的点A处的信号)、图27F中的选通电路10的输出、图27H中的恢复时钟7和图27I中的恢复数据6均是针对突发信号的相位延迟了1/4比特的情况而示出的。图27G中的选通电路10的输出是针对输入数据4没有相位延迟的情况而示出的。注意，图27A至图27I指示选择器46选择IDLE信号51并且将其作为IDLE信号53输出的情况。
选通电路10输出边沿脉冲，其在输入信号从“0”转变到“1”时下降，并且在例如T/2(T是输入数据4的周期)之后上升，并且具有T/2的宽度。
通过从选通电路10输出的边沿脉冲来控制从G-VCO 11输出的恢复时钟7的相位。也即是说，G-VCO 11在从选通电路10输出具有例如值“0”的边沿脉冲时被复位并且输出“0”，从结束边沿脉冲输出并且将选通电路10的输出改变为“1”的时间点开始振荡，并且在选通电路10的输出为“1”期间继续振荡。当G-VCO 11以与输入数据4的数据速率频率相等的频率振荡时，进行调节以使恢复时钟7的相位与输入数据4的相位瞬时匹配。
如上所述，与第十一实施例不同，因为可以输出与边沿脉冲的转变瞬时同步的恢复时钟7，因此即使当突发信号的相对相位偏移时，也可以进行快速响应。
与在第十实施例中一样，当将IDLE信号53的频率设置为整数约数(例如，输入数据速率频率的1/2或1/4)时，可以生成通过在输入数据4的无信号时段期间复用具有几乎一致的数据速率频率的IDLE信号53而形成的复用信号(连续信号)。当从具有非常高的频率稳定性的外部振荡器提供IDLE信号51和52时，可以容易地提高频率的一致性。
可以通过仅在输入数据4的无信号时段期间将要提供给选择器18的切换信号47设置为高来实现对IDLE信号53的复用，如图27D中所示。可以从切换信号生成单元(未示出)提供对于选择器18的切换控制而言必需的切换信号47。在第十实施例中描述的MAC-IC可以作为切换信号生成单元使用。还可以使用无信号检测电路来生成切换信号47。在例如日本专利特开No.3-166836中公开了使用无信号检测电路的切换信号生成单元的结构。
注意，如第十一实施例中所描述的，选择器18可以在切换信号47为低时选择IDLE信号53。
当输入数据4从“0”转变到“1”时，选通电路10输出边沿脉冲。由于该原因，如果与图27A中所示的第二突发信号类似，相位相对于第一突发信号和紧邻之前的IDLE信号53延迟1/4比特，则选通电路10在第二突发信号的定时处开始输出反映延迟的边沿脉冲。在紧随图27A中所示的第二突发信号结束之后的无信号时段期间，选通电路10在IDLE信号53从“0”转变到“1”时输出边沿脉冲。选通电路10的操作指示它可以与以任何相位输入的突发信号和IDLE信号53同步地输出边沿脉冲。
通过从选通电路10输出的边沿脉冲来瞬时地控制G-VCO 11的振荡相位。因此，G-VCO 11可以从以任意相位输入的突发信号和IDLE信号53的起始，就与突发信号和IDLE信号53同步地输出恢复时钟7。
在该实施例中，至F/F3的输入信号(图26中所示的点A处的信号)是通过复用输入数据4和IDLE信号53而获得的连续信号。因此，当F/F3使用恢复时钟7识别/恢复输入信号时，可以将没有比特错误的连续信号作为恢复数据6进行输出。
如上所述，在该实施例中，可以生成作为具有几乎恒定的频率的低抖动连续信号的恢复数据6。由于该原因，即使当与连续信号兼容的通用CDR电路连接到信号复用设备的下一级时，也不用担心CDR电路的频率失调，并且与连续信号兼容的CDR电路可以在其锁相时间内完成时钟恢复和数据恢复。此外，在该实施例中，信号复用设备具有针对输入数据4的识别/恢复功能。由于该原因，即使当发送高速信号时，可以增加光学接收设备和与连续信号兼容的CDR电路之间的距离，并且可以改善设备布置的自由度。
此外，根据该实施例的信号复用设备用作用于在光学接收设备和与连续信号兼容的CDR电路之间传送连续信号的装置。因此，与CDR电路的电容式耦合是可能的，并且可以容易地将信号复用设备连接到具有不同DC电平的CDR电路。如上所述，在该实施例中，可以通过简单的结构来提供能够复用突发信号和IDLE信号的装置，并且可以将串行数据直接输入到包括与连续信号兼容的通用CDR电路的控制LSI中。因此，可以减小PON系统的设备的大小、成本和功耗，并且改善PON系统的传输效率。
还是在该实施例中，例如，IDLE信号51被设置为上述“0101”信号，并且IDLE信号52被设置为上述“0011”信号，并且切换信号48根据连接到信号复用设备的下一级的控制LSI的类型来选择性地输出IDLE信号51或者IDLE信号52，从而避免控制LSI的操作错误的问题。特别是当不用担心操作错误时，具有高频分量的“0101”信号优选地用作将复用到输入数据4上的IDLE信号53，以加速与连续信号兼容并且连接到信号复用设备的下一级的CDR电路。
[第十四实施例]
下面将描述本发明的第十四实施例。图28是示出了根据本发明的第十四实施例的信号复用设备的结构的框图。与图20、图22、图24和图26中相同的参考数字指示相同的组件。根据该实施例的信号复用设备包括F/F3、时钟恢复电路30i以及选择器38和39。与图24中所示的第十二实施例的主要区别点在于，在G-VCO 11a的下一级处提供了VCO 12，从VCO 12输出的恢复时钟7的1/2分频信号用作IDLE信号51，并且恢复时钟7的1/4分频信号用作IDLE信号52。除了VCO 12以外，还将频率比较器2以及分频器25、54和55添加到时钟恢复电路30i。频率比较器2、VCO 12以及分频器25、54和55形成了频率同步环路。此外，分频器25和54形成了反馈电路，该反馈电路向选择器39输入IDLE信号51和52。
分频器25将从VCO 12输出的恢复时钟7划分为1/2。分频器54将从分频器25输出的时钟(IDLE信号51)划分为1/2。分频器55将从分频器54输出的时钟(IDLE信号52)划分为1/16。因此，恢复时钟7的1/64分频信号被输入到频率比较器2中。
频率比较器2生成反映恢复时钟7的1/64分频信号的频率与参考时钟5(其频率为输入数据速率频率的1/64)的频率之间的频率差的电压(频率控制信号8)。因此，频率比较器2以及分频器25、54和55执行闭环控制以使恢复时钟7的分频信号的频率与参考时钟5的频率匹配。通过闭环控制生成的频率控制信号8不仅被输入到VCO12，而且被输入到G-VCO 11a的频率控制端子。
G-VCO 11a和VCO 12的结构与图8中所示的相同。当由频率同步环路生成的相同的频率控制信号8被输入到G-VCO 11a的频率控制端子和VCO 12的频率控制端子时，可以使G-VCO 11a和VCO 12的振荡频率匹配输入数据速率频率。当具有与时钟频率相同的数据速率频率的输入数据4被输入到时钟恢复电路30i(其时钟频率已经通过上述方式被稳定)时，即使在连续相同符号时段期间，也可以建立快速且稳定的锁相。
下面将描述根据该实施例的信号复用设备的操作。图29A至图29J是用于解释根据该实施例的信号复用设备的操作的时序图。图29A示出了当第二突发信号的相位延迟1/4比特时的输入数据4，而图29B示出了在没有相位延迟的情况下的输入数据4。图29C中的IDLE信号53、图29F中的选通电路10的输出、图29H中的恢复时钟7和图29I中的恢复数据19均是针对突发信号的相位延迟了1/4比特的情况而示出的。图29D中的IDLE信号53、图29G中的选通电路10的输出以及图29J中的恢复数据19是针对输入数据4没有相位延迟的情况而示出的。注意，图29A至图29J指示选择器39选择IDLE信号51并且将其作为IDLE信号53输出的情况。
选通电路10输出边沿脉冲，其在输入数据4从“0”转变到“1”时下降，并且在例如T/2(T是输入数据4的周期)之后上升，并且具有T/2的宽度。
G-VCO 11a在从选通电路10输出具有例如值“0”的边沿脉冲时被复位并且输出“0”，从结束边沿脉冲输出并且将选通电路10的输出改变为“1”的时刻开始振荡，并且在选通电路10的输出为“1”期间继续振荡。通过这种方式，G-VCO 11a进行调节以使输出时钟的相位瞬时匹配输入数据4的相位。
从G-VCO 11a输出的与输入数据4同相的时钟和作为VCO 12自身的输出的恢复时钟7以叠加的方式输入到VCO 12。由于该原因，对恢复时钟7的相位进行调节，以匹配G-VCO 11a的输出时钟的相位(也即是说，匹配输入数据4的相位)。然而，因为恢复时钟7的相位还受到VCO 12自身的反馈信号的影响，因此G-VCO 11a的输出对恢复时钟7的相位的影响减小。因此，即使当G-VCO 11a的输出时钟的脉冲宽度根据输入数据4的抖动而改变时，恢复时钟7也几乎不受G-VCO 11a的输出的影响，并且恢复时钟7的抖动可以减小。抑制抖动的能力导致对输入数据4的瞬时响应特性的劣化。然而，与图42或20中所示的使用PLL型时钟恢复电路的信号复用设备相比，该实施例的信号复用设备可以保持快得多的响应(在几个比特之内)。
如上所述，与第十实施例不同，在该实施例中，因为可以输出与从选通电路10输出的边沿脉冲的转变快速地同步的恢复时钟7，因此即使当突发信号的相对相位偏移时，也可以执行正常的操作。在该实施例中，因为将恢复时钟7的1/2分频信号用作IDLE信号51并且将恢复时钟7的1/4分频信号用作IDLE信号52，因此与第十实施例一样，可以生成通过在输入数据4的无信号时段期间复用具有几乎一致的数据速率频率的IDLE信号53形成的复用信号(连续信号)。在该实施例中，因为从时钟恢复电路30i中提取出IDLE信号51和52，因此外部振荡电路是不必要的，并且信号复用设备的大小和功耗可以减小。
可以通过仅在输入数据4的无信号时段期间将要提供给选择器38的切换信号47设置为高来实现对IDLE信号53的复用，如图29E中所示。可以通过第十实施例中描述的结构来实现用于输出切换信号47的切换信号生成单元。与在第十实施例中一样，选择器38可以在切换信号47为低时选择IDLE信号53。
当输入数据4从“0”转变到“1”时，选通电路10输出边沿脉冲。由于该原因，如果与图29A中所示的第二突发信号类似，相位相对于第一突发信号和紧邻之前的IDLE信号53延迟1/4比特，则选通电路10从第二突发信号的定时处开始输出反映延迟的边沿脉冲。选通电路10的操作指示它可以与以任何相位输入的突发信号和IDLE信号53同步地输出边沿脉冲。
通过从选通电路10经由G-VCO 11a输出的脉冲来快速地控制VCO 12的振荡相位。因此，VCO 12可以几乎从以任意相位输入的突发信号和IDLE信号53起始，就与突发信号和IDLE信号53同步地输出具有很少抖动的恢复时钟7。因此，与如第十实施例中描述的PLL型时钟恢复电路30a不同，即使当输入数据4中存在无信号时段时，操作也不会变得不稳定。
此外，在该实施例中，选择器38未被布置在时钟恢复电路30i的内部而是布置在信号复用设备的输出部处。由于该原因，从选择器38输出的恢复数据19是通过在输入数据4的无信号时段期间复用IDLE信号53获得的连续信号。
如上所述，在该实施例中，可以生成作为具有几乎恒定的频率的低抖动连续信号的恢复数据19。由于该原因，即使当与连续信号兼容的通用CDR电路连接到信号复用设备的下一级时，也不用担心CDR电路的频率失调，并且与连续信号兼容的CDR电路可以在其锁相时间内完成时钟恢复和数据恢复。此外，在该实施例中，信号复用设备具有针对输入数据4的识别/恢复功能。由于该原因，即使当发送高速信号时，可以增加光学接收设备和与连续信号兼容的CDR电路之间的距离，并且可以改善设备布置的自由度。
此外，根据该实施例的信号复用设备用作用于在光学接收设备和与连续信号兼容的CDR电路之间传送连续信号的装置。因此，与CDR电路的电容式耦合是可能的，并且可以容易地将信号复用设备连接到具有不同DC电平的CDR电路。如上所述，在该实施例中，可以通过简单的结构来提供能够复用突发信号和IDLE信号的装置，并且可以将串行数据直接输入到包括与连续信号兼容的通用CDR电路的控制LSI中。因此，可以减小PON系统的设备的大小、成本和功耗，并且改善PON系统的传输效率。
还是在该实施例中，IDLE信号51被设置为上述“0101”信号，并且IDLE信号52被设置为上述“0011”信号，并且通过切换信号48，根据连接到信号复用设备的下一级的控制LSI的类型来选择性地输出IDLE信号51或者IDLE信号52，从而避免控制LSI的操作错误的问题。特别是当不用担心操作错误时，具有高频分量的“0101”信号优选地用作将复用到输入数据4上的IDLE信号53，以加速与连续信号兼容并且连接到信号复用设备的下一级的CDR电路。
[第十五实施例]
下面将描述本发明的第十五实施例。图30是示出了根据本发明的第十五实施例的信号复用设备的结构的框图。与图20、图22、图24、图26和图28中相同的参考数字指示相同的组件。根据该实施例的信号复用设备包括选择器18和46、F/F3和时钟恢复电路30i。与图26中所示的第十三实施例的主要区别点在于，在G-VCO 11a的下一级处提供了VCO 12，从VCO 12输出的恢复时钟7的1/2分频信号用作IDLE信号51，并且恢复时钟7的1/4分频信号用作IDLE信号52。除了VCO 12以外，还将频率比较器2以及分频器25、54和55添加到时钟恢复电路30i。频率比较器2、VCO 12以及分频器25、54和55形成了频率同步环路。此外，分频器25和54形成了反馈电路，该反馈电路将IDLE信号51和52输入到选择器46。
分频器25将从VCO 12输出的恢复时钟7划分为1/2。分频器54将从分频器25输出的时钟(IDLE信号51)划分为1/2。分频器55将从分频器54输出的时钟(IDLE信号52)划分为1/16。因此，恢复时钟7的1/64分频信号被输入到频率比较器2中。
频率比较器2生成反映恢复时钟7的1/64分频信号的频率与参考时钟5(其频率为输入数据速率频率的1/64)的频率之间的频率差的电压(频率控制信号8)。因此，频率比较器2以及分频器25、54和55执行闭环控制，以使恢复时钟7的分频信号的频率与参考时钟5的频率匹配。通过闭环控制生成的频率控制信号8不仅被输入到VCO 12，而且被输入到G-VCO 11a的频率控制端子。
G-VCO 11a和VCO 12的结构与第十四实施例中所描述的相同。当由频率同步环路生成的相同的频率控制信号8被输入到G-VCO11a的频率控制端子和VCO 12的频率控制端子时，可以使G-VCO 11a和VCO 12的振荡频率匹配输入数据速率频率。当具有与时钟频率相同的数据速率频率的输入数据4被输入到时钟恢复电路30i(其时钟频率已经通过上述方式被稳定)时，即使在连续相同符号时段期间，也可以建立快速且稳定的锁相。
下面将描述根据该实施例的信号复用设备的操作。图31A至图31J是用于解释根据该实施例的信号复用设备的操作的时序图。图31A示出了当第二突发信号的相位延迟1/4比特时的输入数据4，而图31B示出了在没有相位延迟的情况下的输入数据4。图31C中的IDLE信号53、图31F中的信号(图30中的点A处的信号)、图31G中的选通电路10的输出、图31I中的恢复时钟7和图31J中的恢复数据6均是针对突发信号的相位延迟了1/4比特的情况而示出的。图31D中的IDLE信号53和图31H中的选通电路10的输出是针对输入数据4没有相位延迟的情况而示出的。注意，图31A至图31J指示选择器46选择IDLE信号51并且将其作为IDLE信号53输出的情况。
选通电路10和G-VCO 11a的操作与第十四实施例中的操作相同，并且将省略对其的描述。
从G-VCO 11a输出的与输入数据4同相的时钟和作为VCO 12自身的输出的恢复时钟7以叠加的方式输入到VCO 12。由于该原因，对恢复时钟7的相位进行调节，以匹配G-VCO 11a的输出时钟的相位(也即是说，匹配输入数据4的相位)。然而，因为恢复时钟7的相位还受到VCO 12自身的反馈信号的影响，因此G-VCO 11a的输出对恢复时钟7的相位的影响减小。因此，即使当G-VCO 11a的输出时钟的脉冲宽度根据输入数据4的抖动而改变时，恢复时钟7也几乎不受G-VCO 11a的输出的影响，并且恢复时钟7的抖动可以减小。抑制抖动的能力导致对输入数据4的瞬时响应特性的劣化。然而，与图42或20中所示的使用PLL型时钟恢复电路的信号复用设备相比，该实施例的信号复用设备可以保持快得多的响应(在几个比特之内)。
如上所述，与第十一实施例不同，在该实施例中，因为可以输出与从选通电路10输出的边沿脉冲的转变快速地同步的恢复时钟7，因此即使当突发信号的相对相位偏移时，也可以执行正常的操作。在该实施例中，因为将恢复时钟7的1/2分频信号用作IDLE信号51并且将恢复时钟7的1/4分频信号用作IDLE信号52，因此与第十一实施例一样，可以通过在突发信号的无信号时段期间复用IDLE信号53来生成具有几乎一致的频率的复用信号。在该实施例中，因为从时钟恢复电路30i中提取出IDLE信号51和52，因此外部振荡电路是不必要的，并且信号复用设备的大小和功耗可以减小。
可以通过仅在输入数据4的无信号时段期间将要提供给选择器18的切换信号47设置为高来实现对IDLE信号53的复用，如图31E中所示。可以通过第十一实施例中描述的结构来实现用于输出切换信号47的切换信号生成单元。与在第十一实施例中一样，选择器18可以在切换信号47为低时选择IDLE信号53。
当输入数据从“0”转变到“1”时，选通电路10输出边沿脉冲。由于该原因，如果与图31A中所示的第二突发信号类似，相位相对于第一突发信号和紧邻之前的IDLE信号53延迟1/4比特，则选通电路10从第二突发信号的定时处开始输出反映延迟的边沿脉冲。在紧随图31A中所示的第二突发信号结束之后的无信号时段期间，选通电路10在IDLE信号53从“0”转变到“1”时输出边沿脉冲。选通电路10的操作指示它可以与以任何相位输入的突发信号和IDLE信号53同步地输出边沿脉冲。
通过从选通电路10经由G-VCO 11a输出的脉冲来快速地控制VCO 12的振荡相位。因此，VCO 12可以几乎从以任意相位输入的突发信号和IDLE信号53的起始，就与突发信号和IDLE信号53同步地输出具有很少抖动的恢复时钟7。
在该实施例中，F/F3的输入信号(图30中所示的点A处的信号)是通过复用输入数据4和IDLE信号53而获得的连续信号。因此，当F/F3使用恢复时钟7识别/恢复输入信号时，可以将没有比特错误的连续信号作为恢复数据6进行输出。
如上所述，在该实施例中，可以生成作为具有几乎恒定的频率的低抖动连续信号的恢复数据6。由于该原因，即使当与连续信号兼容的通用CDR电路连接到信号复用设备的下一级时，也不用担心CDR电路的频率失调，并且与连续信号兼容的CDR电路可以在其锁相时间内完成时钟恢复和数据恢复。此外，在该实施例中，信号复用设备具有针对输入数据4的识别/恢复功能。由于该原因，即使当发送高速信号时，可以增加光学接收设备和与连续信号兼容的CDR电路之间的距离，并且可以改善设备布置的自由度。
此外，根据该实施例的信号复用设备用作用于在光学接收设备和与连续信号兼容的CDR电路之间传送连续信号的装置。因此，与CDR电路的电容式耦合是可能的，并且可以容易地将信号复用设备连接到具有不同DC电平的CDR电路。如上所述，在该实施例中，可以通过简单的结构来提供能够复用突发信号和IDLE信号的装置，并且可以将串行数据直接输入到包括与连续信号兼容的通用CDR电路的控制LSI中。因此，可以减小PON系统的设备的大小、成本和功耗，并且改善PON系统的传输效率。
还是在该实施例中，IDLE信号51被设置为上述“0101”信号，并且IDLE信号52被设置为上述“0011”信号，并且切换信号48根据连接到信号复用设备的下一级的控制LSI的类型来选择性地输出IDLE信号51或者IDLE信号52，从而避免控制LSI的操作错误的问题。特别是当不用担心操作错误时，具有高频分量的“0101”信号优选地用作将复用到输入数据4上的IDLE信号53，以加速与连续信号兼容并且连接到信号复用设备的下一级的CDR电路。
[第十六实施例]
下面将描述本发明的第十六实施例。图32是示出了根据本发明的第十六实施例的信号复用设备的结构的框图。与图20、图22、图24、图26、图28和图30中相同的参考数字指示相同的组件。根据该实施例的信号复用设备包括F/F3、时钟恢复电路30j以及选择器38和39。与图28中所示的第十四实施例的主要区别点在于在频率比较器2的下一级处提供了VCO 13，VCO 13的输出时钟的1/2分频信号用作IDLE信号51，并且VCO 13的输出时钟的1/4分频信号用作IDLE信号52。频率比较器2、VCO 13以及分频器25、54和55形成了频率同步环路。
分频器25将从VCO 13输出的时钟7划分为1/2。分频器54将从分频器25输出的时钟(IDLE信号51)划分为1/2。分频器55将从分频器54输出的时钟(IDLE信号52)划分为1/16。因此，VCO 13的输出时钟的1/64分频信号被输入到频率比较器2中。
频率比较器2生成反映VCO 13的输出时钟的1/64分频信号的频率与参考时钟5(其频率为输入数据速率频率的1/64)的频率之间的频率差的电压(频率控制信号8)。因此，频率比较器2以及分频器25、54和55执行闭环控制以使VCO 13的输出时钟的分频信号的频率与参考时钟5的频率匹配。通过闭环控制生成的频率控制信号8不仅被输入到VCO 13，而且被输入到G-VCO 11a的频率控制端子和VCO 12的频率控制端子。
VCO 13优选地具有与G-VCO 11a或VCO 12相同的电路结构。G-VCO 11a和VCO 12的结构与第十四实施例中所描述的相同。VCO13被设计为与在G-VCO 11a中一样上拉定时控制选通电路的一个输入端子，并且向定时控制选通电路的另一个输入端子反馈VCO 13的输出。
当由频率同步环路生成的相同的频率控制信号8被输入到具有上述结构的G-VCO 11a的频率控制端子、VCO 12的频率控制端子和VCO 13的频率控制端子时，可以使G-VCO 11a、VCO 12和VCO 13的振荡频率匹配输入数据速率频率。当具有与时钟频率相同的数据速率频率的输入数据4被输入到时钟恢复电路30j(其时钟频率已经通过上述方式被稳定)时，即使在连续相同符号时段期间，也可以建立快速且稳定的锁相。
此外，与图28中所示的第十四实施例相比，在该实施例中，虽然电路大小和功耗由于添加了VCO 13而增加，但是可以将频率同步环路与边沿脉冲路径断开。由于该原因，即使当输入了具有与期望的数据速率频率不同的频率的输入数据4时，也可以始终输出具有期望的输入数据速率频率的恢复时钟7，并且可以维持频率同步。
如上所述，在该实施例中，可以独立于输入数据4来维持频率同步。由于该原因，与第十四实施例不同，即使当在输入数据4中混合除了期望的数据速率以外的信号时，也可以执行正常操作。
图33A至图33H是用于解释根据该实施例的信号复用设备的操作的时序图。图33A示出了当第二突发信号的相位延迟1/4比特时的输入数据4，而图33B示出了在没有相位延迟的情况下的输入数据4。图33C中的IDLE信号53、图33E中的选通电路10的输出、图33G中的恢复时钟7和33H中的恢复数据19均是针对突发信号的相位延迟了1/4比特的情况而示出的。图33F中的选通电路10的输出是针对输入数据4没有相位延迟的情况而示出的。注意，图33A至图33H指示选择器39选择IDLE信号51并且将其作为IDLE信号53输出的情况。
通过从选通电路10输出的边沿脉冲来控制G-VCO 11a和VCO12的振荡相位。因此，当第二突发信号的相位延迟1/4比特，并且在第二突发信号与第三突发信号之间混合了与期望的输入数据速率频率不同的频率的信号(例如，1Gbps的信号)(如图33A中所示)时，在G-VCO 11a和VCO 12的输出中发生频移，这是因为它们要把相位锁定到1-Gbps的信号。因此，当从VCO 12输出的恢复时钟7的分频信号被输入到频率比较器2时，频率控制信号8根据参考时钟5与分频信号之间的频率差而改变。
另一方面，与第十四实施例不同，在该实施例中，恢复时钟7的分频信号未被输入到频率比较器2中，并且频率同步环路与边沿脉冲路径断开。由于该原因，即使在输入数据4中混合了具有与期望的数据速率频率不同的频率的信号，频率控制信号8也不改变。因此，当在1-Gbps信号之后输入期望的数据速率的突发信号(如图33A中所示)时，可以使用与锁相时间相对应的延迟来正常地恢复数据。
当光学接收设备在输入数据4的无信号时段期间输出噪声时，G-VCO 11a和VCO 12的振荡频率可能偏移。然而，在该实施例中，因为可以维持稳定的频率同步，所以可以执行正常操作。
还是在该实施例中，IDLE信号51被设置为上述“0101”信号，并且IDLE信号52被设置为上述“0011”信号，并且通过切换信号48根据连接到信号复用设备的下一级的控制LSI的类型来选择性地输出IDLE信号51或者IDLE信号52，从而避免控制LSI的操作错误的问题。特别是当不用担心操作错误时，具有高频分量的“0101”信号优选地用作将复用到输入数据4上的IDLE信号53，以加速与连续信号兼容并且连接到信号复用设备的下一级的CDR电路。
[第十七实施例]
下面将描述本发明的第十七实施例。图34是示出了根据本发明的第十七实施例的信号复用设备的结构的框图。与图20、图22、图24、图26、图28、图30和图32中相同的参考数字指示相同的组件。根据该实施例的信号复用设备包括选择器18和46、F/F3以及时钟恢复电路30j。与图30中所示的第十五实施例的主要区别点在于，在频率比较器2的下一级处提供了VCO 13，VCO 13的输出时钟的1/2分频信号用作IDLE信号51，并且VCO 13的输出时钟的1/4分频信号用作IDLE信号52。频率比较器2、VCO 13以及分频器25、54和55形成了频率同步环路。
频率比较器2生成反映VCO 13的输出时钟的1/64分频信号的频率与参考时钟5(其频率为输入数据速率频率的1/64)的频率之间的频率差的电压(频率控制信号8)。因此，频率比较器2以及分频器25、54和55执行闭环控制以使VCO 13的输出时钟的分频信号的频率与参考时钟5的频率匹配。通过闭环控制生成的频率控制信号8不仅被输入到VCO 13，而且被输入到G-VCO 11a的频率控制端子和VCO 12的频率控制端子。
VCO 13优选地具有与G-VCO 11a或VCO 12相同的电路结构。G-VCO 11a和VCO 12的结构与第十四实施例中所描述的相同。VCO13的结构与第十六实施例中所描述的相同。当由频率同步环路生成的相同的频率控制信号8被输入到G-VCO 11a的频率控制端子、VCO12的频率控制端子和VCO 13的频率控制端子时，可以使G-VCO11a、VCO 12和VCO 13的振荡频率匹配输入数据速率频率。
此外，与图30中所示的第十五实施例相比，在该实施例中，虽然电路大小和功耗由于添加了VCO 13而增加，但是可以将频率同步环路与边沿脉冲路径断开。由于该原因，即使当输入了具有与期望的数据速率频率不同的频率的输入数据4时，也可以始终连续地输出具有期望的输入数据速率频率的恢复时钟7，并且可以维持频率同步。
通过从选通电路10输出的边沿脉冲来控制G-VCO 11a和VCO12的振荡相位。因此，当在输入数据4中混合了较大量的抖动时，G-VCO 11a和VCO 12的振荡频率显著增加/减小。因此，当从VCO 12输出的恢复时钟7的分频信号被输入到频率比较器2时，频率控制信号8根据参考时钟5与分频信号之间的频率差而改变。
另一方面，与第十五实施例不同，在该实施例中，可以独立于输入数据4来维持频率同步。由于该原因，即使在输入数据4中混合了较大量的抖动，频率控制信号8也不改变，并且可以输出低抖动的恢复时钟7和恢复数据6。
还是在该实施例中，IDLE信号51被设置为上述“0101”信号，并且IDLE信号52被设置为上述“0011”信号，并且切换信号48根据连接到信号复用设备的下一级的控制LSI的类型来选择性地输出IDLE信号51或者IDLE信号52，从而避免控制LSI的操作错误的问题。特别是当不用担心操作错误时，具有高频分量的“0101”信号优选地用作将复用到输入数据4上的IDLE信号53，以加速与连续信号兼容并且连接到信号复用设备的下一级的CDR电路。
[第十八实施例]
下面将描述本发明的第十八实施例。图35是示出了根据本发明的第十八实施例的信号复用设备的结构的框图。与图20、图22、图24、图26、图28、图30、图32和图34中相同的参考数字指示相同的组件。根据该实施例的信号复用设备包括F/F3、时钟恢复电路30k以及选择器38和39。与图28中所示的第十四实施例的主要区别点在于在G-VCO 11a的输出与VCO 12的输入之间布置了缓冲放大器14。
如在第十四实施例中所描述的，对作为VCO 12的输出的恢复时钟7的相位进行调节，以匹配G-VCO 11a的输出时钟的相位(也即是说，匹配输入数据4的相位)。然而，因为恢复时钟7的相位还受到VCO 12自身的反馈信号的影响，因此G-VCO 11a的输出对恢复时钟7的相位的影响减小。在该实施例中，在G-VCO 11a与VCO 12之间提供了缓冲放大器14。因为缓冲放大器14衰减G-VCO 11a的输出信号，因此G-VCO 11a对恢复时钟7的相位的影响进一步减小。
因此，在该实施例中，即使当G-VCO 11a的输出时钟的抖动根据输入数据4的抖动而增加时，VCO 12也几乎不受影响，并且恢复时钟7的抖动可以减小。在该实施例中，将缓冲放大器14应用于第十四实施例。然而，它可以应用于第六实施例至第十七实施例。
[第十九实施例]
下面将描述本发明的第十九实施例。图36是示出了根据本发明的第十九实施例的信号复用设备的结构的框图。与图20、图22、图24、图26、图28、图30、图32、图34和图35中相同的参考数字指示相同的组件。根据该实施例的信号复用设备包括选择器18和46、F/F3以及时钟恢复电路30m。与图30中所示的第十五实施例的主要区别点在于在G-VCO 11a的输出与VCO 12的输入之间布置了缓冲放大器14。根据该实施例的信号复用设备的操作和作用与第十五实施例和第十八实施例中的相同，因此将省略对其的详细描述。
[第二十实施例]
下面将描述本发明的第二十实施例。图37是示出了根据本发明的第二十实施例的信号复用设备的结构的框图。与图20、图22、图24、图26、图28、图30、图32和图34至36中相同的参考数字指示相同的组件。根据该实施例的信号复用设备包括F/F3、时钟恢复电路30n以及选择器38和39。与图35中所示的第十八实施例的主要区别点在于提供了衰减器15替代缓冲放大器14。根据该实施例的信号复用设备的操作和作用与第十八实施例中的相同，因此将省略对其的详细描述。
[第二十一实施例]
下面将描述本发明的第二十一实施例。图38是示出了根据本发明的第二十一实施例的信号复用设备的结构的框图。与图20、图22、图24、图26、图28、图30、图32和图34至37中相同的参考数字指示相同的组件。根据该实施例的信号复用设备包括选择器18和46、F/F3以及时钟恢复电路30o。与图36中所示的第十九实施例的主要区别点在于提供了衰减器15替代缓冲放大器14。根据该实施例的信号复用设备的操作和作用与第十九实施例中的相同，因此将省略对其的详细描述。
注意，在第十实施例至第二十一实施例中，IDLE信号51的频率不限于输入数据速率频率的1/2。类似地，IDLE信号52的频率不限于输入数据速率频率的1/4。IDLE信号51和52的类型不限于这两种类型。然而，当诸如VCO 13的输出时钟本身等具有数据速率频率的信号用作IDLE信号51或52时，该信号与处于输入数据速率的两倍的数据速率的“01”信号相对应。由于该原因，频率超过了电路的有效频带，并且可能在波形中出现失真和抖动。此外，下一级处的与连续信号兼容的CDR电路的操作可能不稳定。因此，IDLE信号51或52的频率只需要是输入数据速率频率的1/N(N是2或者更大的整数)。
选通电路10不限于第十二实施例至第二十一实施例中所示的选通电路，并且可以在输入信号从“1”转变到“0”时输出边沿脉冲。
在第十四实施例至第二十一实施例中，参考时钟5的频率不限于输入数据速率频率的1/64，并且可以是1/32等。也即是说，当分频器25、54和55的总分频比为n(n是2或者更大的整数)时，可以通过向频率比较器2输入参考时钟5(其频率是输入数据速率频率的1/n)来稳定恢复时钟7的频率。
第十实施例至第二十一实施例中所示的信号复用设备并不需要总是布置在控制LSI的外部，而是可以提供在控制LSI的内部。在控制LSI内部提供信号复用设备使得可以进一步减小设备的大小、成本和功耗。
在第十实施例至第二十一实施例中，已经描述了输入数据4的无信号部分与作为补充信号的IDLE信号完全互补的情况。然而，当在比无信号部分的起始点稍晚的时候输出切换信号或者选择器进行的信号切换延迟时，IDLE信号仅部分地补充无信号部分。即使在该情况下，如果在补充之后剩余的无信号部分短至几百ns，则在大多数后续电路中不会出现问题，并且可以充分地获得本发明的效果。
[第二十二实施例]
下面将描述本发明的第二十二实施例。图39是示出了根据本发明的第二十二实施例的信号复用设备的选择器的视图。使用用作选择电路的选择器56替代图20、图24、图28、图32、图35和图37中所示的选择器38和39。选择器56基于切换信号57选择并输出恢复数据6、IDLE信号51和IDLE信号52中的一个。在该实施例中，可以通过单个选择器56来实现选择器38和39的功能。
[第二十三实施例]
下面将描述本发明的第二十三实施例。图40是示出了根据本发明的第二十三实施例的信号复用设备的选择器的视图。使用用作选择电路的选择器58替代图22、图26、图30、图34、图36和图38中所示的选择器18和46。选择器58基于切换信号57选择并输出输入数据4、IDLE信号51和IDLE信号52中的一个。在该实施例中，可以通过单个选择器58来实现选择器18和46的功能。
工业应用
本发明可以应用于用于将补充信号复用到突发信号上的信号复用设备或者信号调整器。
参考数字和符号的说明
1、18、38、39、46、56、58......选择器、2......频率比较器、3......触发电路、4......输入数据、5......参考时钟、6、19......恢复数据、7......恢复时钟、8......频率控制信号、9......失调检测器、10......选通电路、11、11a......选通压控振荡器、12、13、33......压控振荡器、14......缓冲放大器、15......衰减器、16、27、28、51、52、53......IDLE信号、17、29、42、44、45、47、48、57......切换信号、20......开关、25、25d、26、26d、26e、54、55......分频器、30a、30b、30c、30d、30e、30f、30g、30h、30i、30j、30k、30m、30n、30o......时钟恢复电路、31......相位比较器、32......低通滤波器、32......压控振荡器、40......无信号检测电路、41......OR电路、43......比特速率确定信号

Claims (19)

1.一种信号复用设备，包括：
选择电路，选择并输出输入信号和所述输入信号的至少一个补充信号中的一个；
时钟恢复电路，将恢复时钟的相位调节到所述选择电路的输出信号的定时，并且与所述选择电路的所述输出信号同步地输出所述恢复时钟；以及
识别电路，基于所述恢复时钟对所述选择电路的所述输出信号执行识别/恢复，
其中，所述恢复时钟的频率等于所述输入信号的频率，并且所述补充信号的频率是所述恢复时钟的所述频率的整数约数，并且
所述选择电路在所述输入信号的无信号时段的一部分期间选择所述补充信号。
2.根据权利要求1所述的信号复用设备，还包括：第一反馈电路，将所述恢复时钟的分频信号作为所述补充信号输入到所述选择电路。
3.根据权利要求1所述的信号复用设备，其中，所述时钟恢复电路包括：
选通电路，当所述选择电路的所述输出信号进行转变时输出脉冲；以及
第一压控振荡器，将所述恢复时钟的所述相位调节到所述选通电路的所述输出脉冲的定时，从而与所述选择电路的所述输出信号同步地输出所述恢复时钟。
4.根据权利要求3所述的信号复用设备，还包括：
第二压控振荡器，被提供在所述选通电路的输出与所述第一压控振荡器的输入信号之间，
其中，所述第二压控振荡器将输出时钟的相位调节到所述选通电路的所述输出脉冲的所述定时，从而与所述选择电路的所述输出信号同步地输出时钟，并且
所述第一压控振荡器将所述恢复时钟的所述相位调节到所述第二压控振荡器的所述输出时钟的所述定时。
5.根据权利要求4所述的信号复用设备，还包括：
缓冲放大器和衰减器中的至少一个，在所述第二压控振荡器的输出与所述第一压控振荡器的输入之间，用于衰减信号。
6.根据权利要求3所述的信号复用设备，还包括：
频率比较器，将所述第一压控振荡器的所述输出的频率与参考时钟的频率进行比较，从而向所述第一压控振荡器输出频率控制信号，所述频率控制信号使所述第一压控振荡器以期望的数据速率频率振荡。
7.根据权利要求6所述的信号复用设备，还包括：
失调检测器，检测所述第一压控振荡器的失调；以及
OR电路，被提供在所述选择电路与控制所述选择电路的切换信号生成单元之间，对所述切换信号生成单元的输出和所述失调检测器的输出进行OR处理，并且将结果作为切换信号输出到所述选择电路，
其中，所述选择电路在所述输入信号的、其中所述失调检测器未检测到失调的无信号时段期间选择所述补充信号。
8.根据权利要求6所述的信号复用设备，还包括：
失调检测器，检测所述第一压控振荡器的失调；以及
开关，进行控制以在所述失调检测器检测到失调的时段期间使从所述第一压控振荡器输出的所述恢复时钟的所述定时与所述选择电路的所述输出信号无关。
9.根据权利要求4所述的信号复用设备，还包括：
第三压控振荡器，其振荡频率是由频率控制信号来控制的；以及
频率比较器，将所述第三压控振荡器的输出的频率与参考时钟的频率进行比较，从而向所述第一压控振荡器、所述第二压控振荡器和所述第三压控振荡器输出所述频率控制信号，所述频率控制信号使所述第一压控振荡器、所述第二压控振荡器和所述第三压控振荡器以期望的数据速率频率振荡。
10.根据权利要求9所述的信号复用设备，还包括：
第二反馈电路，将所述第三压控振荡器的输出时钟的分频信号作为所述补充信号输入到所述选择电路。
11.根据权利要求1所述的信号复用设备，还包括：
切换信号生成单元，生成切换信号以使所述选择电路在所述输入信号的无信号时段的一部分期间选择所述补充信号。
12.根据权利要求11所述的信号复用设备，其中，所述切换信号生成单元包括检测所述输入信号的所述无信号时段的无信号检测电路。
13.根据权利要求11所述的信号复用设备，其中，所述切换信号生成单元生成所述切换信号，以使所述选择电路甚至在输入具有除期望数据速率以外的其他数据速率的输入信号的时段期间也选择所述补充信号。
14.根据权利要求4所述的信号复用设备，其中，所述第一压控振荡器和所述第二压控振荡器具有相同的结构。
15.根据权利要求9所述的信号复用设备，其中，所述第一压控振荡器和所述第二压控振荡器中的至少一个具有与所述第三压控振荡器相同的结构。
16.根据权利要求1所述的信号复用设备，其中，所述补充信号包括频率和信号模式中的至少一个改变的多个信号。
17.根据权利要求1所述的信号复用设备，其中，所述选择电路包括：
第一选择电路，选择并输出所述输入信号和所述补充信号中的一个；以及
第二选择电路，选择并输出频率和信号模式中的至少一个改变的多个信号中的一个作为所述补充信号。
18.根据权利要求1所述的信号复用设备，还包括：
第一反馈电路，将所述恢复时钟的分频信号作为所述补充信号输入到所述选择电路，
其中，所述时钟恢复电路包括：
选通电路，当所述选择电路的所述输出信号进行转变时输出脉冲；
第一压控振荡器，将所述恢复时钟的所述相位调节到所述选通电路的所述输出脉冲的定时，从而与所述选择电路的所述输出信号同步地输出所述恢复时钟；
第二压控振荡器，被提供在所述选通电路的输出与所述第一压控振荡器的输入信号之间；
第三压控振荡器，其振荡频率是由频率控制信号来控制的；以及
频率比较器，将所述第三压控振荡器的输出的频率与参考时钟的频率进行比较，从而向所述第一压控振荡器、所述第二压控振荡器和所述第三压控振荡器输出所述频率控制信号，所述频率控制信号使所述第一压控振荡器、所述第二压控振荡器和所述第三压控振荡器以期望的数据速率频率振荡，
所述第二压控振荡器将所述输出时钟的所述相位调节到所述选通电路的所述输出脉冲的所述定时，从而与所述选择电路的所述输出信号同步地输出时钟，并且
所述第一压控振荡器将所述恢复时钟的所述相位调节到所述第二压控振荡器的所述输出时钟的所述定时。
19.一种信号复用设备，包括：
时钟恢复电路，将恢复时钟的相位调节到输入信号的定时，并且与所述输入信号同步地输出所述恢复时钟；
识别电路，基于所述恢复时钟对所述输入信号执行识别/恢复；以及
选择电路，选择并输出所述识别电路的输出信号和所述输出信号的至少一个补充信号中的一个，
其中，所述恢复时钟的频率等于所述输入信号的频率，并且所述补充信号的频率是所述恢复时钟的所述频率的整数约数，并且
所述选择电路在所述输入信号的无信号时段的一部分期间选择所述补充信号。
CN201280006368.8A 2011-01-31 2012-01-20 信号复用设备 Expired - Fee Related CN103339895B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011-017603 2011-01-31
JP2011017603 2011-01-31
JP2011-029702 2011-02-15
JP2011029702 2011-02-15
PCT/JP2012/051176 WO2012105334A1 (ja) 2011-01-31 2012-01-20 信号多重装置

Publications (2)

Publication Number Publication Date
CN103339895A true CN103339895A (zh) 2013-10-02
CN103339895B CN103339895B (zh) 2016-03-16

Family

ID=46602553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280006368.8A Expired - Fee Related CN103339895B (zh) 2011-01-31 2012-01-20 信号复用设备

Country Status (5)

Country Link
US (1) US9083476B2 (zh)
JP (1) JP5603441B2 (zh)
CN (1) CN103339895B (zh)
TW (1) TWI477131B (zh)
WO (1) WO2012105334A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111145808A (zh) * 2018-11-02 2020-05-12 爱思开海力士有限公司 半导体器件

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5603441B2 (ja) * 2011-01-31 2014-10-08 日本電信電話株式会社 信号多重装置
JP6032082B2 (ja) * 2013-03-25 2016-11-24 富士通株式会社 受信回路及び半導体集積回路
CN109756352B (zh) * 2017-11-02 2021-01-15 华为技术有限公司 网络质量的确定方法、装置及存储介质
JP7280587B2 (ja) * 2018-10-24 2023-05-24 ザインエレクトロニクス株式会社 受信装置および送受信システム
CN110943955B (zh) * 2019-10-31 2022-06-28 北京时代民芯科技有限公司 一种并行扰码器的生成方法
TWI764749B (zh) * 2021-06-07 2022-05-11 嘉雨思科技股份有限公司 訊號傳輸電路元件、多工器電路元件及解多工器電路元件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03166836A (ja) * 1989-11-27 1991-07-18 Olympus Optical Co Ltd ビット同期回路
JPH0730532A (ja) * 1993-07-09 1995-01-31 Hitachi Cable Ltd 位相同期回路及びそれを用いた位相同期方法
JPH11214991A (ja) * 1998-01-20 1999-08-06 Toyo Commun Equip Co Ltd 位相同期回路
US20030093703A1 (en) * 2001-11-09 2003-05-15 Adc Dsl Systems, Inc. Multiple dataport clock synchronization
CN1897583A (zh) * 2006-06-23 2007-01-17 西安邮电学院 基于“相位插值－选择”的多相正交时钟产生电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3415574B2 (ja) 2000-08-10 2003-06-09 Ｎｅｃエレクトロニクス株式会社 Ｐｌｌ回路
WO2005057840A1 (ja) * 2003-12-08 2005-06-23 Nec Corporation クロックデータ再生回路
JP4731511B2 (ja) * 2007-03-12 2011-07-27 日本電信電話株式会社 クロック・データ再生方法および回路
JP5603441B2 (ja) * 2011-01-31 2014-10-08 日本電信電話株式会社 信号多重装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03166836A (ja) * 1989-11-27 1991-07-18 Olympus Optical Co Ltd ビット同期回路
JPH0730532A (ja) * 1993-07-09 1995-01-31 Hitachi Cable Ltd 位相同期回路及びそれを用いた位相同期方法
JPH11214991A (ja) * 1998-01-20 1999-08-06 Toyo Commun Equip Co Ltd 位相同期回路
US20030093703A1 (en) * 2001-11-09 2003-05-15 Adc Dsl Systems, Inc. Multiple dataport clock synchronization
CN1897583A (zh) * 2006-06-23 2007-01-17 西安邮电学院 基于“相位插值－选择”的多相正交时钟产生电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111145808A (zh) * 2018-11-02 2020-05-12 爱思开海力士有限公司 半导体器件
CN111145808B (zh) * 2018-11-02 2023-08-04 爱思开海力士有限公司 半导体器件

Also Published As

Publication number Publication date
TWI477131B (zh) 2015-03-11
TW201236429A (en) 2012-09-01
US20130294464A1 (en) 2013-11-07
WO2012105334A1 (ja) 2012-08-09
CN103339895B (zh) 2016-03-16
JP5603441B2 (ja) 2014-10-08
US9083476B2 (en) 2015-07-14
JPWO2012105334A1 (ja) 2014-07-03

Similar Documents

Publication Publication Date Title
CN103339895B (zh) 信号复用设备
KR101088065B1 (ko) Ｃｄｒ 회로
CN101394678B (zh) 一种通用于gepon/gpon的串行化/反串行化接口模块
US20160087780A1 (en) Circuits and systems for multiplexed isolator communication
EP0531663A2 (en) Heterogeneous ports switch
US7095816B2 (en) Clock/data recovery circuit
US8671305B1 (en) Techniques for adjusting periodic signals based on data detection
CN103353780A (zh) 数据再生电路和数据传输设备
CN107528584A (zh) 复用延迟线的高精度数字延时锁相环
US9521095B2 (en) Transport system and transport apparatus
CN101145846B (zh) 光接入网络中传送业务定时与网络定时的装置和方法
CN101094177A (zh) 提取光分组信号的净负荷包络信号的系统及实现方法
TWI223506B (en) Selectable clocking architecture
Tsai et al. A novel MUX-FF circuit for low power and high speed serial link interfaces
JP5172872B2 (ja) クロック・データリカバリ回路
CN102075256A (zh) 提高突发光接收机灵敏度的方法及装置
CN100505718C (zh) 一种高速突发模式时钟数据恢复电路
JP5438055B2 (ja) Ｃｄｒ回路
US7206323B1 (en) Interfacing 622.08 MHz line interface to a 77.76 MHz SONET framer
JP5720883B2 (ja) 光受信器および局舎装置
Gierkink A 2.5 Gb/s run-length-tolerant burst-mode CDR based on a 1/8th-rate dual pulse ring oscillator
JP3521901B2 (ja) クロック／データ・リカバリ回路
Garg et al. A quad-channel 112–128 Gb/s coherent transmitter in 40 nm CMOS
JP2001156759A (ja) シリアル送受信回路
JP5612499B2 (ja) Ｃｄｒ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160316

Termination date: 20220120