CN103201788A

CN103201788A - 描绘装置以及描绘方法

Info

Publication number: CN103201788A
Application number: CN2011800524092A
Authority: CN
Inventors: 中田成宪; 久代纪之; 胜仓真; 小泉吉秋
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2010-11-01
Filing date: 2011-01-27
Publication date: 2013-07-10
Anticipated expiration: 2031-01-27
Also published as: WO2012060113A1; JPWO2012060113A1; EP2637164B1; EP2637164A1; CN103201788B; US20130328899A1; EP2637164A4; JP5575261B2

Abstract

DMA控制器（13A）将ROM（11）中存储的图像信息从其开头的读出开始位置以地址单位读出。移位运算部（31）将所读出的1行量的第1数据列移位指定的比特数而生成第2数据列。DMA控制器（13D）读出在VRAM（15）的写入开始位置已经存储的第3数据列。控制部（33）对第2数据列和第3数据列进行规定的运算，而生成第4数据列。控制部（33）从VRAM（15）的写入开始位置以地址单位横向按顺序写入所生成的第4数据列。

Description

描绘装置以及描绘方法

技术领域

本发明涉及在空气调节装置、照明装置等的远程操作中使用的遥控器等的全点液晶画面中描绘图像的描绘装置以及描绘方法。

背景技术

以往，在空气调节装置、照明装置等的远程操作中使用的遥控器的显示画面中，使用例如七段类型的简单的例子。但是，最近，具备全点液晶的显示画面的例子增加（例如，参照专利文献1）。

专利文献1：日本特开2010－175786号公报

发明内容

在全点液晶的显示画面中显示文字等二维图像时，从ROM（ReadOnly Memory，只读存储器）将文字等的位图图像传送到VRAM（Video Random Access Memory，视频随机访问存储器）。该传送是按照地址单位（例如8比特单位）进行的。

因此，对于文字等的图像，在VRAM上只能以8比特间隔配置，由此，存在显示的自由度被限制这样的缺陷。另外，还存在如果希望进行移位运算等而在8比特间隔的中间位置显示文字等的图像，则已经显示的其他图像的一部分消失这样的缺陷。

本发明是鉴于上述情况而完成的，其目的在于提供一种能够提高全点液晶的显示画面的显示的自由度的描绘装置以及描绘方法。

为了达成上述目的，本发明的描绘装置通过以地址单位读出将各行的数据列依次连结而在存储介质中存储的图像信息，并写入二维的图像显示用存储器的规定的区域，显示基于图像信息的图像。在该描绘装置中，第1读出部将存储介质中存储的图像信息从其开头的读出开始位置以地址单位读出。移位运算部将由第1读出部读出的图像信息中的1行量的第1数据列移位指定的比特数而生成第2数据列。第2读出部读出在图像显示用存储器的写入开始位置已经存储的第3数据列。运算部使用由移位运算部移位了的第2数据列、和从第2读出部读出的第3数据列来进行规定的运算，而生成第4数据列。写入部从图像显示用存储器的写入开始位置以地址单位横向按顺序写入由运算部生成的第4数据列。写入位置更新部每当由写入部进行的各行的数据列的写入完成时，将图像显示用存储器中的写入开始位置更新为接下来的行的相同的列的位置。

根据本发明，能够使从存储介质读出的各行的图像数据移位指定的比特数，而与已经显示的周边的图像合成而显示，所以能够在任意的位置显示文字，而且还能够防止已经显示的周边的图像消失。其结果，能够提高全点液晶的显示画面的显示的自由度。

附图说明

图1是示出本发明的实施方式的描绘装置的结构的框图。

图2（A）是示出文字的位图图像的一个例子的图。图2（B）是示意地示出图2（A）的文字的位图图像的数据被保存到ROM的状态的图。

图3是示出图1的DMA控制器的结构的框图。

图4（A）是用于说明图3的DMA控制器中的第1传送模式的图。图4（B）是用于说明图3的DMA控制器中的第2传送模式的图。图4（C）是用于说明图3的DMA控制器中的第3传送模式的图。

图5是用于说明图1的VRAM的存储器映射的图。

图6是示出图1的显示部的显示画面中显示的整体图像的一个例子的图。

图7是用于说明图1的辅助芯片的结构和信号的流动的框图。

图8（A）是示出控制部的处理的一个例子（其1）的图。图8（B）是示出显示部中显示的图像的一个例子（其1）的图。

图9是图1的描绘装置的处理序列图。

图10（A）是示出控制部的处理的一个例子（其2）的图。图10（B）是示出显示部中显示的图像的一个例子（其2）的图。

图11（A）是示出控制部的处理的一个例子（其3）的图。图11（B）是示出显示部中显示的图像的一个例子（其3）的图。

（符号说明）

1：微型计算机；2：显示部；3：辅助芯片（CC）；4：图像数据；10：CPU；11：ROM；12：RAM；13A、13B、13C、13D、13E：DMA控制器；14：外部接口（I/F）；15：VRAM；16：操作输入接口（I/F）；17：总线；20：控制部；21：读出开始地址寄存器；22：写入开始地址寄存器；23：传送次数寄存器；30：缓冲器；31：移位运算部；32：缓冲器；33：控制部；34：缓冲器；35、36：寄存器数据存储器（RDM）；100：描绘装置；P：位置。

具体实施方式

参照附图，详细说明本发明的实施方式。

说明本发明的实施方式的描绘装置。

首先，参照图1，说明该实施方式的描绘装置100的结构。该描绘装置100例如是未图示的空气调节装置的遥控器。如图1所示，描绘装置100具备微型计算机1、显示部2以及辅助芯片（companionchip）3。

微型计算机1具备CPU10、ROM11、RAM（Random AccessMemory，随机访问存储器）12、DMA控制器13A、13B、13C、13D、13E、外部接口（I/F）14、VRAM15以及操作输入接口（I/F）16。它们经由总线17可相互发送接收数据地连接。

作为处理器的CPU10对描绘装置100整体进行总体控制。另外，CPU10不仅可以总体控制描绘装置（遥控器）100，而且也可以对空气调节装置整体进行总体控制。另外，CPU10也可以是进行横跨多个空气调节装置的协调动作的CPU。

在作为存储介质的ROM11中，存储了被显示的多个图像数据。在这样的图像数据中，包括文字、图形等的图像数据。在图2（A）中，作为这样的图像的一个例子，示出了文字“D”的位图图像。该位图图像是16比特×16比特。如果将1字节设为8比特，则位图图像是合计32字节的数据。

此处，将位图图像的最上行的左侧8比特汇总设为数据D1，将最上行的右侧8比特设为数据D2。另外，将接下来的行的左侧8比特汇总设为数据D3，将该行的右侧8比特设为数据D4。同样地，如果将各行的左侧8比特和右侧8比特分别汇总，则位图图像的最下行的右侧8比特成为数据D32。

在ROM11中，如图2（B）那样，存储了该位图图像的数据。如图2（B）所示，图2（A）的位图图像的最上行的左侧8比特的数据D1被保存于地址A1。在其接下来的地址A2中，保存了数据D2。同样地，在地址A3中，保存了接下来的行的左侧8比特的数据D3，在地址A4中，保存了右侧8比特的数据D4。然后，在最后的地址A32中，保存了最下行的右侧8比特的数据D32。

这样，在ROM11中，以依次连结的状态，按照地址顺序存储了应显示的文字等的图像的各行的数据列。

在RAM12中，根据需要写入在CPU10中使用的数据等。

DMA控制器13A、13B、13C、13D、13E与CPU10独立地进行数据传送。在图3中，示出了DMA控制器13A的结构。如图3所示，DMA控制器13A具备控制部20、读出开始地址寄存器21、写入开始地址寄存器22以及传送次数寄存器23。

控制部20经由总线17从传送源向传送目的地传送数据。在读出开始地址寄存器21中，设定传送源中的读出开始地址。在写入开始地址寄存器22中，设定传送目的地中的写入开始地址。在传送次数寄存器23中，设定进行DMA传送的次数。在每次传送中，被传送的数据大小是1字节，所以传送例如32字节的数据时的传送次数成为32次。

控制部20从读出开始地址寄存器21中设定的读出开始地址以地址单位（1字节）读取数据。控制部20通过将所读取的数据从写入开始地址寄存器21中设定的写入开始地址按顺序写入，从传送源向传送目的地对数据进行DMA传送。DMA传送在达到传送次数寄存器23中保存的传送次数时结束。

DMA控制器13B、13C、13D、13E的结构也与图3所示的DMA控制器13A的结构相同。另外，以下，将读出开始地址寄存器21、写入开始地址寄存器22以及传送次数寄存器23还汇总称为寄存器群。

DMA控制器13A、13B、13C、13D、13E能够进行3个传送模式下的数据传送。

图4（A）示意地示出第1传送模式。如图4（A）所示，第1传送模式是指，针对传送源的地址以及传送目的地的地址，每当写入1字节时，使两方移位的传送模式。根据该第1传送模式，传送源的数据被原样地拷贝到传送目的地。

图4（B）示意地示出第2传送模式。如图4（B）所示，第2传送模式是固定传送目的地的地址的传送模式。根据该第2传送模式，传送源的数据被盖写到传送目的地的相同的地址（写入开始地址）。

图4（C）示意地示出第3传送模式。如图4（C）所示，第3传送模式是固定传送源的地址的传送模式。根据该第3传送模式，将被写入到读出开始地址的传送源的数据，从写入开始地址向传送目的地的多个地址写入与传送次数对应的字节数。

在该实施方式中，DMA控制器13A以第2传送模式动作。DMA控制器13B以第3传送模式动作。DMA控制器13C、13D、13E以第1传送模式动作。

外部I/F14是用于进行与外部的设备的数据发送接收的通信接口。对外部I/F14连接了辅助芯片3。由此，辅助芯片3能够与CPU10、ROM11、RAM12、DMA控制器13A、13B、13C、13D、13E、外部I/F14以及VRAM15进行数据发送接收。

VRAM15是二维的图像显示用存储器。图5示意地示出VRAM15的存储器映射。如图5所示，VRAM15中的地址的方向为列向（横向）。最小的地址为VRAM15的左上端，最大的地址为右下端。

假设，在希望以VRAM15的特定的位置P为基准而写入图像数据4的情况下，从与特定的位置P对应的地址写入图像数据4。此时，在写入图像数据4中的接下来的行的数据列的情况下，需要将传送目的地的地址更新为与接下来的行的写入开始地址相同的列的地址、或者加上移位。

操作输入接口16是具有由用户操作的按钮等操作输入部的人机接口。

显示部2具有全点液晶的显示画面。对于该显示画面的尺寸，例如，纵为120至240点，横为250至320点。如果对VRAM15写入了图像数据，则在该显示画面中显示基于该图像数据的图像。在图6中，示出了显示部2中显示的画面的一个例子。另外，也可以在显示画面上设置触摸面板。

图7示出辅助芯片3的详细的结构。如图7所示，辅助芯片3具备缓冲器30、移位运算部31、缓冲器32、控制部33、缓冲器34、以及寄存器数据存储器（RDM）35、36。

缓冲器30是能够保持例如1字节的数据列（第1数据列）的存储器。移位运算部31使缓冲器30中保存的数据列（第1数据列）移位由CPU10指定的比特数而保存为2字节的数据（第2数据列）。

另一方面，在缓冲器32中，保存在VRAM15的写入开始位置已经存储的2字节的数据列（第3数据列）。

控制部33依照来自CPU10的指示，控制DMA传送。进而，控制部33使用由移位运算部31移位了的2字节的数据列（第2数据列）、和被读出到缓冲器32的2字节的数据列（第3数据列），进行规定的运算，生成将它们合成了的数据列（第4数据列）。

在缓冲器34中，保存由控制部33生成的数据列（第4数据列）。控制部33将缓冲器34中存储的数据列写入VRAM15。

寄存器数据存储器35是存储DMA控制器13D的读出开始地址寄存器21、写入开始地址寄存器22以及传送次数寄存器23中设定的数据的存储器。寄存器数据存储器36是存储DMA控制器13B的读出开始地址寄存器21、写入开始地址寄存器22以及传送次数寄存器23中设定的数据的存储器。

进一步详细说明辅助芯片3的结构。

从ROM11向缓冲器30对1字节量的图像数据进行DMA传送。由DMA控制器13A执行该DMA传送。

在该DMA传送之前，CPU10设定DMA控制器13A的寄存器群。通过该设定，在DMA控制器13A的读出开始地址寄存器21中设定ROM11的图像数据的开头地址。另外，在写入开始地址寄存器22中设定辅助芯片3的缓冲器30的地址。另外，在传送次数寄存器23中设定图像信息整体的字节数（即图像数据整体的传送所需的传送次数）。

辅助芯片3的控制部33对DMA控制器13A的控制部20输出控制信号。如果控制部33输出了DMA传送开始的控制信号，则DMA控制器13A的控制部20开始从ROM11向缓冲器30的DMA传送。

另一方面，从VRAM15的写入开始地址向缓冲器32DMA传送2字节量的图像数据。由DMA控制器13D执行该DMA传送。

在该DMA传送之前，设定DMA控制器13D的寄存器群。通过该设定，在DMA控制器13D的读出开始地址寄存器21中设定VRAM15的写入开始地址。另外，在写入开始地址寄存器22中设定缓冲器32的地址。另外，在传送次数寄存器23中设定对1行量的数据列的字节数还加上另1字节的字节数（此处为2字节）。这些寄存器设定按以下方式进行。

在描绘装置100中，为了向DMA控制器13D的寄存器群的设定，设置了DMA控制器13E。通过DMA控制器13E，将DMA控制器13D的寄存器群中设定的数据，从辅助芯片3的寄存器数据存储器35向DMA控制器13D的寄存器群进行DMA传送。

首先，CPU10进行DMA控制器13E的寄存器设定。在DMA控制器13E的读出开始地址寄存器21中，设定辅助芯片3的寄存器数据存储器35的地址。另外，在写入开始地址寄存器22中，设定DMA控制器13D的寄存器群的地址。另外，在传送次数寄存器23中，设定寄存器群的字节数。

CPU10对辅助芯片3的控制部33，输出从ROM11读出的图像信息中的纵横的字节数、向VRAM15描绘该图像的位置（VRAM15上的写入开始地址）。控制部33对寄存器数据存储器35设定VRAM15上的写入开始地址、缓冲器32的地址以及2字节。

控制部33对DMA控制器13E的控制部20输出DMA传送开始的控制信号。于是，在DMA控制器13E的控制之下，将辅助芯片3的寄存器数据存储器35中包含的数据，向DMA控制器13D的寄存器群进行DMA传送。其结果，如上所述，在DMA控制器13D的读出开始地址寄存器21中，设定VRAM15的写入开始地址。另外，在写入开始地址寄存器22中，设定辅助芯片3的缓冲器32的地址。另外，在传送次数寄存器23中，设定缓冲器32的字节数（2）。

如图8（A）所示，将被读入到缓冲器30的数据列设为数据列B1。将包括通过移位运算部31对数据列B1进行移位而得到的数据列的2字节的数据列设为数据列B2。另外，将被读入到缓冲器32的2字节的数据列设为数据列B3。将数据列B2、B3输入到控制部33。控制部33首先对数据列B3中的与数据列B1对应的部分的值进行清零而生成数据列B5。进而，控制部33将数据列B2和数据列B5的逻辑和生成为数据列B4。将该数据列B4输出到缓冲器34。

将向缓冲器34进行了DMA传送的1字节量的图像数据向VRAM15进行DMA传送。由DMA控制器13B执行该DMA传送。

在DMA传送之前，设定DMA控制器13B的寄存器群。通过该设定，在DMA控制器13B的读出开始地址寄存器21中设定辅助芯片3的缓冲器34的地址。另外，在写入开始地址寄存器22中设定VRAM15的写入开始地址。另外，在传送次数寄存器23中设定对与图像信息的各行的数据列的长度对应的字节数加上另1字节而得到的字节数（例如2）。如以下那样进行这些寄存器设定。

在描绘装置100中，为了向DMA控制器13B的寄存器群的设定，设置了DMA控制器13C。通过DMA控制器13C，将DMA控制器13B的寄存器群中设定的数据，从辅助芯片3的寄存器数据存储器36向DMA控制器13B的寄存器群进行DMA传送。

首先，CPU10进行DMA控制器13C的寄存器设定。在DMA控制器13C的读出开始地址寄存器21中设定辅助芯片3的寄存器数据存储器36的地址，在写入开始地址寄存器22中设定DMA控制器13B的寄存器群的地址，在传送次数寄存器23中设定寄存器群的字节数。

接下来，CPU10对辅助芯片3的控制部33输出从ROM11读出的图像数据的纵横的字节数、向VRAM15描绘该图像的位置（VRAM15上的写入开始地址）。控制部33对寄存器数据存储器36设定缓冲器30的地址、VRAM15上的写入开始地址、以及对1行的数据列的字节数加上1字节而得到的字节数（传送次数）。

控制部33对DMA控制器13C的控制部20输出DMA传送开始的控制信号。于是，在DMA控制器13C的控制之下，将辅助芯片3的寄存器数据存储器36中包含的数据，向DMA控制器13B的寄存器群进行DMA传送。其结果，如上所述，在DMA控制器13B的读出开始地址寄存器21中设定辅助芯片3的缓冲器34的地址，在写入开始地址寄存器22中设定VRAM15的写入开始地址，在传送次数寄存器23中设定对图像信息的各行的数据列的字节数加上1字节而得到的字节数（传送次数）。

辅助芯片3的控制部33根据对从ROM11读出的图像数据的1行的数据列的字节数加上1字节而得到的字节数，判定由DMA控制器13B控制的图像数据的各行的数据列的向VRAM15的写入是否完成。在判定为写入完成了的情况下，控制部33在与寄存器数据存储器36的写入开始地址对应的区域中，设定与接下来的行的写入开始地址相同的列的地址。

接下来，控制部33向DMA控制器13C输出DMA传送开始的控制信号。接收该控制信号，DMA控制器13C将寄存器数据存储器36的数据，向DMA控制器13B进行DMA传送。其结果，对于DMA控制器13B的写入开始地址寄存器21中设定的地址，在接下来的行中被更新为与写入开始地址相同的列的地址。在接下来的数据传送中，对于从缓冲器34向VRAM15的数据传送，从更新后的写入开始地址再次开始。

接下来，参照图9的序列图，说明该实施方式的描绘装置100的动作。

图9示出CPU10使某文字的图像显示于显示部2的显示画面的规定的位置的情况的处理序列。此处，说明使横向宽度是8比特的文字的图像数据显示于显示部2的显示画面的情况。另外，在图9中，A、B、C、D、E分别指示DMA控制器13A、13B、13C、13D、13E。另外，CC指示辅助芯片3。

首先，CPU10进行DMA控制器13A的寄存器设定（步骤S1）。由此，成为能够从ROM11向辅助芯片3的缓冲器30进行DMA传送的状态。

接下来，CPU10进行DMA控制器13C的寄存器设定（步骤S2）。由此，成为能够从辅助芯片3的寄存器数据存储器36向DMA控制器13B的寄存器群进行DMA传送的状态。

接下来，CPU10进行DMA控制器13E的寄存器设定（步骤S3）。由此，成为能够从辅助芯片3的寄存器数据存储器35向DMA控制器13D的寄存器群进行DMA传送的状态。

接下来，CPU10向辅助芯片3的控制部33发送包括所显示的图像数据的纵横的字节数、VRAM15的写入开始地址（左上的地址）、使图像数据移位的移位数等的描绘命令（步骤S4）。

接收该描绘命令，辅助芯片3的控制部33对寄存器数据存储器36设定缓冲器34的地址、VRAM15的写入地址以及传送次数（2字节）。

接下来，辅助芯片3对DMA控制器13E输出DMA传送开始的控制信号（步骤S10）。由此，从辅助芯片3的寄存器数据存储器35向DMA控制器13D的寄存器群进行DMA传送（步骤S11）。由此，能够从VRAM15向缓冲器32进行DMA传送。

接下来，辅助芯片3对DMA控制器13C输出DMA传送开始的控制信号（步骤S12）。由此，从辅助芯片3的寄存器数据存储器36向DMA控制器13B的寄存器群进行DMA传送（步骤S13）。由此，能够从缓冲器34向VRAM15进行DMA传送。

接下来，辅助芯片3对DMA控制器13A输出DMA传送开始的控制信号（步骤S14）。由此，将ROM11的图像数据的开头地址的1字节量的数据传送到辅助芯片3的缓冲器30（步骤S15）。之后，在辅助芯片3中，如图8（A）所示，在移位运算部31中保存被读入到缓冲器30的数据列，使其移位由CPU10指定的移位数。

接下来，辅助芯片3对DMA控制器13D输出DMA传送开始的控制信号（步骤S16）。由此，将VRAM15的从写入开始地址起的2字节量的数据传送到辅助芯片3的缓冲器32（步骤S17）。

将由移位运算部31移位了的数据列、和被读入到缓冲器32的数据列输入到控制部33，如图8（A）所示，进行逻辑运算。通过该逻辑运算，生成两个数据列的合成数据列。将该合成数据列写入缓冲器34。

接下来，辅助芯片3的控制部33对DMA控制器13C输出DMA传送开始的控制信号（步骤S18）。于是，将被写入到缓冲器34的2字节的数据列传送到VRAM15的写入开始地址（步骤S19）。

这些步骤S10至S19的处理是第1行的写入处理。

控制部33如果在该时刻检测到第1行的写入结束，则与上述第1行的写入处理同样地，进行第2行的写入处理（步骤S20至步骤29）。进而，与第2行的写入处理同样地，进行第3行至第8行的写入处理。

如果第8行的写入完成，则控制部31对CPU10输出完成通知的信号（步骤S30）。由此，如图8（B）所示，在并非8比特间隔的任意的位置将文字的图像数据写入VRAM15，在显示部2的显示画面中，显示基于该图像数据的图像（文字B）。另外，对于VRAM15的周边的图像，读入并与文字B合成之后，被再次写入VRAM，所以即使显示了文字B，在其两端已经显示的图像也不会消失。

如以上详细说明，根据该实施方式，能够使从ROM11读出的各行的图像数据移位任意的比特数而显示。因此，能够在任意的位置显示基于图像数据的图像。另外，通过与从VRAM15读入的图像数据的逻辑运算，生成最终的图像数据，所以也能够防止已经显示的周边的图像消失。其结果，能够提高全点液晶的显示画面的显示的自由度。

另外，在该实施方式中，说明了进行不会由于新显示的图像而使在VRAM15已经保持的图像消失那样的处理的描绘装置100。但是，由控制部33执行的运算处理不限于此，而能够对所显示的图像施加各种显示效果。

例如，也可以如图10（A）所示，将通过取使所显示的图像数据移位了的数据列B2、和从VRAM15读入的数据列B3的逻辑和而得到的数据列B4输出到缓冲器34。通过这样得到的数据列B4显示的图像如图10（B）所示，成为针对从ROM11读入的图像，使在VRAM15已经保持的图像变为透视那样的图像。

另外，也可以如图11（A）所示，将通过取使所显示的图像数据移位了的数据列B2、和从VRAM15读入的数据列B3的“异或”而得到的数据列B4输出到缓冲器34。通过这样得到的数据列B4显示的图像如图11（B）所示，成为将在VRAM15中已经保持的图像、和从ROM11读入的图像合成而得到的图像的反转图像。

在控制部33中，优选能够通过设定，选择上述3个显示效果中的某一个。

在该实施方式中，将图像数据的横向的大小设为1字节，但本发明还能够应用于具有2字节以上的大小的图像数据。

另外，也可以不将向缓冲器30的传送源设为ROM11，而将其设为RAM12。

另外，上述各实施方式的描绘装置100是空气调节装置的遥控器，但也可以是照明装置、其他电气设备的遥控器。

本发明能够不脱离本发明的广义的精神和范围而实现各种实施方式以及变形。另外，上述实施方式用于说明本发明，而未限定本发明的范围。即，本发明的范围并非由实施方式示出，而基于权利要求书示出。另外，在权利要求书内以及与其等同的发明的意义的范围内实施的各种变形被视为本发明的范围内。

本申请基于在2010年11月1日申请的、日本专利申请2010－245707号。在本说明书中作为参照而取入日本专利申请2010－245707号的说明书、权利要求书、附图的全部内容。

产业上的可利用性

本发明适用于空气调节装置、照明装置等电气设备的遥控器。

Claims

1.一种描绘装置，通过以地址单位读出将各行的数据列依次连结而在存储介质中存储的图像信息，并写入二维的图像显示用存储器的规定的区域，显示基于所述图像信息的图像，其特征在于，具备：

第1读出部，将所述存储介质中存储的所述图像信息从其开头的读出开始位置以地址单位读出；

移位运算部，将由所述第1读出部读出的所述图像信息中的1行量的第1数据列移位指定的比特数而生成第2数据列；

第2读出部，读出在所述图像显示用存储器的写入开始位置已经存储的第3数据列；

运算部，使用由所述移位运算部移位了的所述第2数据列、和由所述第2读出部读出的第3数据列进行规定的运算，而生成第4数据列；

写入部，从所述图像显示用存储器的写入开始位置以所述地址单位横向按顺序写入由所述运算部生成的所述第4数据列；以及

写入位置更新部，每当由所述写入部进行的所述各行的数据列的写入完成时，将所述图像显示用存储器中的所述写入开始位置更新为接下来的行的相同的列的位置。

2.根据权利要求1所述的描绘装置，其特征在于，

所述运算部

通过对所述第3数据列中的与所述第1数据列重叠的部分的值进行清零，生成第5数据列，

生成通过取所述第2数据列和所述第5数据列的逻辑和而得到的数据列，作为所述第4数据列。

3.根据权利要求1所述的描绘装置，其特征在于，

所述运算部生成通过取所述第2数据列和所述第3数据列的逻辑和而得到的数据列，作为所述第4数据列。

4.根据权利要求1所述的描绘装置，其特征在于，

所述运算部生成通过取所述第2数据列和所述第3数据列的“异或”而得到的数据列，作为所述第4数据列。

5.一种描绘方法，通过以地址单位读出将各行的数据列依次连结而在存储介质中存储的图像信息，并写入二维的图像显示用存储器的规定的区域，显示基于所述图像信息的图像，其特征在于，包括：

第1读出工序，将所述存储介质中存储的所述图像信息，从其开头的读出开始位置以地址单位读出；

移位运算工序，将在所述第1读出工序中读出的所述图像信息中的1行量的第1数据列移位指定的比特数而生成第2数据列；

第2读出工序，读出在所述图像显示用存储器的写入开始位置已经存储的第3数据列；

运算工序，使用在所述移位运算工序中移位了的所述第2数据列、和在所述第2读出工序中读出的第3数据列来进行规定的运算，而生成第4数据列；

写入工序，从所述图像显示用存储器的写入开始位置以所述地址单位横向按顺序写入在所述运算工序中生成的所述第4数据列；

写入位置更新工序，每当所述写入工序中的所述各行的数据列写入完成时，将所述图像显示用存储器中的所述写入开始位置更新为接下来的行的相同的列的位置。