JPS6272077A - 画像記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、画像情報をデジタル処理するための画像記
憶装置に関し、特に、画の濃淡が２進符号で表わされた
画像情報である複数の画素を並列に一括して読み出しま
たは書き込む画像記憶装置に関するものである。

〔従来の技術〕

従来における画像情報をデジタル処理する一般的な画像
処理システムを図を参照して説明する。

第二図は上記画像処理システムの概略構成を示すブロッ
ク図である。この第一図において、（／／）は画像入力
装置、（／２）は画像記憶装置、（／３）は画像処理装
置、（／グ）は画像出力装置である。

第３図は、第二図に示したような画像処理システムによ
ってデジタル処理される画像情報の一例を示す図である
。ここで、第３図（ａ）は画像情報の絵柄の例示図であ
り、第３図（ｂｌは、第３図（ａ）に例示された絵柄を
画素毎に白黒の２進符号の７桁で表わし、画像記憶装置
（／２）に記憶したときのビットマツプを例示するもの
で、水平方向の画素配置の順にユ進符号が連続して並べ
られるものであリ、二進符号化された画素の列が、空き
を生じないように、／行目左から右へと選択的に詰込ま
れて記憶される。なお、第３図（ａ）および第３図（ｂ
）において、（／夕）は同じ処理対象の領域を示してお
シ、第３図（ｂ）では、これは−行目と３行目とに分れ
ている。

このように構成されている画像処理システムの動作を説
明すると、まず始めに、画像入力装置（／／）により第
３図（ａ）に示すような画像情報が読み取られ、画像記
憶装置（／２）に転送され、第３図ｆｂ）に示すように
画像記憶装置（／２）内に記憶される。すなわち、この
ときの画像情報は第３図（ａ）に示すように水平および
垂直方向に格子状の微小区画に細分された画素に分割さ
れ、各々の画素の色の濃淡が対応する二進符号に変えら
れて画像記憶装置に転送される。画像記憶装置（／２）
では、第３図（ｂ）に示すように水平方向の画素の配置
の順に２進符号を連続して並べ、７行目の水平方向の画
素の列の直後に一行目の水平方向の画素の列が空き【お
かずに続くようにされて、二進符号化された画素が記憶
される。なお、ここでは説明を簡単にするため画素が白
および黒の一つの値をとる場合について、つま９７個の
画素が２進符号／桁で表わされる場合について説明して
いる。

次に画像記憶装置（／コ）から所定の処理されるべき画
素または画素領域が取出され、画像処理装置（／３）に
転送され処理される。この画像処理の一例として、第３
図に示されている処理対象（／夕）を抜き出す処理を説
明すると、処理対象（／ｊ）は、画像記憶装置（／コ）
の中では第３図（ｂ）に示すようＫ、ワードと呼ばれる
記憶単位の２番目と３番目とにまたがって記憶されてい
る。このため、この処理対象（／夕）だけを抜き出すた
めには、一番目と３番目のワードを取シ出し、所定の抽
出マスクパターンによる論理積処理、シフト処理、論理
和による合成処理などの一連の処理を実行しなければな
らない。このような処理の一例を処理過程と共に第を図
に示す。まず、■ステップで二番目のワードを取シ出し
、■ステップでワードの右半分の部分だけを抽出するた
め抽出マスクパターン［００００／／／／　Ｊとの論理
積処理を行い、■ステップで左シフトを行う。■ステッ
プで３番目のワードを取り出し、■ステップでワードの
左半分の部分だけを抽出するため抽出マスクパターン「
ｌ／／１０Ｏθ０」との論理秋処理全行い、■ステップ
で右シフトを行う。次いで、■ステップにおいて、■ス
テップで得られた結果と■ステップで得られた結果とを
論理和処理にエフ合成し、所望の処理対象を抜き出す。

また第５図には処理対象（／夕）を黒くぬ）つぶすとき
の処理が例示されている。この場合にも、処理対象（ｌ
り）はワードの二番目と３査目にまたがって記憶されて
いるため、この点を考慮して処理しなければならない。

こ＼で、このような処理のし方を前記第５図を参照しな
がら概略的に説明すると、■ステップで黒くぬシつぶす
ためのうめこみパターン「／／／／／／／／Ｊを取シ出
すが、その操作対象は一番目のワードの右半分であるた
め、■ステップでうめこみパターンを右シフトする。次
いで、■ステップで２１１目のワードを取シ出し、■ス
テップにおいて２番目のワードと右シフトしたうめこみ
パターンとの論理和処理を行って右半分を黒くぬシつぶ
す処理を行い、■ステップで二番目のワードの記憶場所
に戻して格納する。同様に左半分の操作処理のために■
ステップからＯステップの処理が行われる。すなわち、
■ステップで黒くぬシつぶすためのうめこみパターン「
／／／／／／／／Ｊを取シ出すが、その操作対象は３番
目のワードの左半分であるため、■ステップでうめこみ
パターンを左シフトする。次いで■ステップで３瞥目の
ワードを取シ出し、■ステップにおいて、３番目の゛ワ
ードと左シフトしたうめこみパターンとの論理和処理を
行って左半分を黒くぬシつぶす処理を行い、θステップ
で３番目のワードの記憶場所に戻して格納する。このよ
うにして一連の処理の実行を終了する。

そして、このような処理の結果は、画像処理装置（／３
）から画像記憶装＠（／２）に転送されて記憶される。

所望の処理が完了すると画像記憶装置（ｌコ）に記憶さ
れた処理結果は、画像出力装置（／り）に転送され、可
視的な画像に復元される。

〔発明が解決しようとする問題点〕

従来の画像記憶装置を含む画像処理システムは上記のよ
うに構成されておシ、固定の記憶単位（ワード単位）Ｋ
対してしか画素列の読み出し書き込みができないもので
あるため、必要な処理を行うたびに不要部分の削除を行
わなければならず。

また、書き込みのさいには、記憶単位の処理対象外の部
分を保持しておき、それを加えて書き込まなければなら
ない。さらには、処理対象の格納位置の如何に応じてシ
フト処理を必要とするなど。

画像処理に伴い処理対象とうめこみパターンとの間の論
理操作のための位置合せに多くの時間をさかねばならな
いという問題点があった。

この発明は上記の問題点を解決するためになされたもの
で、画の濃淡が２進符号で表わされた画像情報である複
数の画素を並列に一括して読み出し、または書き込む画
像記憶装置において、記憶単位のなかの任意の位置から
始まる連続した記憶単位と等しい長さの情報を読み出し
または書き込むことのでさる画像記憶装置を得ることを
目的とするものである。

〔問題点を解決するための手段〕

この発明にかかる画像記憶装置は、並列に読み出しまた
は書き込まれる各画素を並列に読み出しまたは書き込む
べき位置を指定する記憶アドレスの値またはこの記憶ア
ドレスにある所定の定数を加えた値のいずれかを選択す
る記憶単位アドレス選択スイッチ回路と、並列に読み出
しまたは書き込まれる画素列を任意の位置に巡回シフト
する巡回シフトスイッチ回路と、この記憶単位アドレス
選択スイッチ回路および巡回シフトスイッチ回路を制御
する画素列選択制両回とを備え、画像情報の任意の位置
から始まる画素列を並列に一括して読み出しまたは書き
込めるようＫしである。

〔作用〕

この発明Ｋかかる画像記憶装置においては、記憶単位ア
ドレス選択スイッチ回路によって、記憶単位を構成する
画素記憶位置ごとに記憶単位アドレスを指定できるよう
にすると共に、読み出しまたは書き込みを指定された記
憶単位アドレスの値またはこの記憶単位アドレスにある
所定の定数を加えた値のいずれかが選択できるようにし
、また、巡回シフトスイッチ回路によって、読み出しま
たは書き込まれる画素情報を任意位置に巡回シフトした
後に画像処理装置との間で画素情報を授受するようにし
ている。このように、この発明においては、画素記憶位
置ごとに設けられた記憶単位アドレス選択スイッチ回路
が隣接する２つの記憶単位の各々の部分画素列を同時に
読み出しまたは書き込むことを可能にし、巡回シフトス
イッチ回路は上記の２組の部分画素列を連結し、記憶単
位と等しい長さの画素列にする。

〔実施例〕

第１図はこの発明の一実施例による画像記憶装置の構成
図である。この第１図において、（／ａ）。

（／ｂ）、（／ｃ）、（／ｄ）は記憶単位アドレス選択
スイッチ回路、（，２ａ　）　、（２ｂ　）　、（２ｃ
　）　＋　（２ｄ）は画素情報巡回シフトスイッチ回路
、（，７ａ）、（ｊｂ）、（、？ｃ）、（、？ｄ）は記
憶書２　　（ｕ）Ｌ＋輛笹巽　ｔセＩｎ画轡万１１厘坩
佃制御同娘としてのデコーダ、（４ａ）、（Ａｂ）、（
Ａｃ）、（１）は画素情報入出力線、（７）は記憶単位
アドレス入力線、（ｒ）は画素位置指定入力線である。

記憶単位アドレス選択スイッチ回路（／ａ）、（／ｂ）
。

（／　ｃ　）　＋　（／ｄ　）および画素情報巡回シフ
トスイッチ回路（２ａ）、（２ｂＬ（２ｃＬ（２ｄ）は
、デコーダ（り）の制御によシ連動してスイッチ選択位
置を変える。例えば画素位置指定入力線（ざ）から画素
位置としで「Ｏ」が指定されると夫々のスイッチ回路（
／ａ　）　。

（／ｂ）、（／ｃ）、（／ｄ）　　ならびに（２ａ）、
（２ｂ）、（ｕｃ）、（２ｄ）は位置「Ｏ」に、画素位
置として「／」が指定されるとスイッチ回路は位置「／
」に、画素位置として「コ」が指定されるとスイッチ回
路は位置「２」に、そして、画素位置として「３」が指
定されるとスイッチ回路は位置「３」に接続されるよう
にデコーダ（り）がこれらのスイッチ回路を制御する。

記憶単位アドレス入力線（７）に所望の記憶単位アドレ
ス［ＡｗＪを与え、画素位置指定入力線（ｇ）に所望の
先頭画素位置［Ｃ０ＬＪを与える。加算器（ｌＩ）は記
憶単位アドレス入力線（７）から記憶単位アドレス［Ｒ
ＡＷＪが与えられるので、これに／を加え、ＥＲＡＷ＋
／　Ｊを出力し、記憶単位アドレス選択スイッチ回路（
／ａ）〜（ｊｄ）のいずれかに与える。例えば、デコー
ダ（り）に与える先頭画素位置（ＣＯＬ）が「２」であ
る場合、デコーダ（り）の制御により、記憶単位アドレ
ス選択スイッチ回路（／ａ　）　。

（ｚＮ、（／ｃ）、（ｊｄ）は選択位置「コ」に接続さ
れ、記憶素子（ｊｃ）、（ｊｄ）には記憶巣位アドレス
ＲＡＷ番地が、記憶素子（Ｊａ　’）　、　（、？ｂ　
）には記憶単位アドレスＲＡＷ＋／番地が夫々に指定さ
れて、記憶素子の該当するアドレスの内容が読み出され
、または書き込まれることになる。また、これと同時に
デコーダ（り）の制御により、画素情報巡回シフトスイ
ッチ回路（２ａ）、（２ｂ）、（２ｃ）、（Ｊｄ）も選
択位置「コ」に接続さハ、画素情報入出力線（ｇａ）Ｋ
記憶素子（３ｃ）が、画素情報入出力線（６ｂ）に記憶
素子（３ｄ）が画素情報入出力線（６ｃ）に記憶素子（
３ａ）が、画素情報入出力線（６ａ）Ｋ記憶素子（３ｂ
）が夫々ＶＣ接続される。この結果、画素情報入出力１
（Ａａ）。

（１）、（６ｃ）、（Ａｄ）の事に、夫々に、記憶素子
（３ｃ）のＲＡＷ番地、記憶素子（３ｄ）のＲＡＷ番地
、記憶素子（３ａ）のＲＡＷ　＋　／番地、記憶素子（
３ｂ）のＲＡＷ＋／番地に対応づけられて、画素情報入
出力線（乙ａ）パルｂ）、（Ａｃ）、（６ｄ）に連続し
て与えられる画素列は、所望の画素位置に先頭が合わせ
られ、隣接する一つの記憶単位の夫々に分割されている
２つの部分画素列について一括して読み出しまたは書き
込みが行われる。

この場合、記憶素子（３ａＬ（３ｂ）の記憶単位アドレ
スＲＡＷ番地、および記憶素子（、？ｃ）、（、，７ｄ
）の記憶単位アドレスＲＡＷ＋／番地は、上記の読み出
しまたは書き込みのときには記憶単位アドレスとして指
定されないので、その内容が読み出されることもなく、
また書き替えられてしまうこともない。

したがって、一連の画像処理において不要な画素列を除
去し、または処理対象外の画素を保存するための処理を
必要としない。

なお、上記の説明では先頭画素位置が「２」の場合につ
いて説明したが、先頭画素位置がｒＯ」汀／Ｊ。

「３」の場合についても同様にして所望の画素位置に対
応づけて読み出し書き込みを行うことができる。

また上記の実施例では記憶単位がダ画素で構成される場
合について説明しているが、記憶単位を構成する画素数
に制限はなく、任意の画素数を記憶単位とすることがで
きる。

また、ひとつの画素の濃淡あるいは色調を表現する２進
符号の桁数にも制限はない。

し発明の効果〕 以上に説明したようＫ、この発明の画像記憶装置によれ
ば、記憶単位アドレススイッチ回路によって記憶単位を
構成する画素記憶位置ごとに記憶単位アドレスを指定で
きるよう圧すると共にこの記憶単位アドレスの値または
この記憶単位アドレスにある所定の定数を加えた値のい
ずれかが選択できるようにし、巡回シフトスイッチ回路
によって画素の取シ出しまたは格納位置の変換を行って
、画素情報の読み出しまたは書き込みを行うようにされ
ているので、例えば画像処理におけるマスクパターンと
記憶単位との位置合せ処理を省略でき、一連の画素処理
を簡素化することができる。また、−回の読み出し、書
き込み動作で転送が完了するので、このような画像記憶
装置を含む画像処理システム全体の処理を高速化できる
効果がある。

【図面の簡単な説明】 第１図は、この発明の一実施例である画像記憶装置の概
略構成を示すブロック図、第２図は、一般的な画像処理
システムの概略構成を示すブロック図、第３図は、所要
の処理を受ける画像情報の一例を示す説明図、第を図お
よび第夕図は、画像情報に対する処理手順およびその処
理過程全例示する説明図である。 図において、（／ａ）、（／ｂ）、（／ｃ）、（ｊｄ）
は配憶単位アドレス選択スイッチ回路、（ｕａ）、（２
ｂ）、（２ｃ）、（ｕｄ）は画素情報巡回シフトスイッ
チ回路、（−？ａ　）　、　（３ｂ　）　。 （Ｊｃ）、（Ｊｄ）は記憶素子、（りは加算機、（５）
はデコーダ、（１５）は処理対象である。 なお、各図中、同一符号は同一または相当部分を示す。 ２０〜２ｄ　　’　　！！１熊２６回しつトスイワ予口
必犀２図 Ｎ）３図 滝４図 Ｗ＞５図

Claims (1)

【特許請求の範囲】
1. 画の濃淡が２進符号で表わされた画像情報である複数の
   画素を並列に一括して読み出し、または書き込む画像記
   憶装置において、並列に読み出しまたは書き込まれる各
   画素列ごとに読出しまたは書き込むべき位置を指定する
   記憶アドレスの値または前記記憶アドレスに所定の定数
   を加えた値のいずれかを選択する記憶単位アドレス選択
   スイッチ回路と、並列に読み出しまたは書き込まれる画
   素列を任意の位置に巡回シフトする巡回シフトスイッチ
   回路と、前記記憶単位アドレス選択スイッチ回路および
   巡回シフトスイッチ回路を制御する画素列選択制御回路
   とを備え、画像情報の任意の位置から始まる画素列を並
   列に一括して読み出しまたは書き込むことを特徴とする
   画像記憶装置。