JPWO2012060113A1 - 描画装置、描画方法及びプログラム - Google Patents

描画装置、描画方法及びプログラム Download PDF

Info

Publication number
JPWO2012060113A1
JPWO2012060113A1 JP2012541756A JP2012541756A JPWO2012060113A1 JP WO2012060113 A1 JPWO2012060113 A1 JP WO2012060113A1 JP 2012541756 A JP2012541756 A JP 2012541756A JP 2012541756 A JP2012541756 A JP 2012541756A JP WO2012060113 A1 JPWO2012060113 A1 JP WO2012060113A1
Authority
JP
Japan
Prior art keywords
data string
data
writing
image
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012541756A
Other languages
English (en)
Other versions
JP5575261B2 (ja
Inventor
成憲 中田
成憲 中田
紀之 久代
紀之 久代
真 勝倉
真 勝倉
吉秋 小泉
吉秋 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012541756A priority Critical patent/JP5575261B2/ja
Publication of JPWO2012060113A1 publication Critical patent/JPWO2012060113A1/ja
Application granted granted Critical
Publication of JP5575261B2 publication Critical patent/JP5575261B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/393Arrangements for updating the contents of the bit-mapped memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/60Memory management
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/24Generation of individual character patterns
    • G09G5/243Circuits for displaying proportional spaced characters or for kerning
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/12Frame memory handling
    • G09G2360/127Updating a frame memory using a transfer of data from a source area to a destination area
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/222Control of the character-code memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Air Conditioning Control Device (AREA)
  • Digital Computer Display Output (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

DMAコントローラ(13A)は、ROM(11)に記憶された画像情報を、その先頭の読み出し開始位置からアドレス単位で読み出す。シフト演算部(31)は、読み出した1行分の第1のデータ列を、指定されたビット数だけシフトして第2のデータ列を生成する。DMAコントローラ(13D)は、VRAM(15)の書き込み開始位置にすでに記憶されている第3のデータ列を読み出す。制御部(33)は、第2のデータ列と第3のデータ列とに所定の演算を行って、第4のデータ列を生成する。制御部(33)は、生成された第4のデータ列を、VRAM(15)の書き込み開始位置からアドレス単位で横方向に順次書き込んでいく。

Description

本発明は、空気調和装置や照明装置等の遠隔操作に用いられるリモートコントローラ等のフルドット液晶画面に画像を描画する描画装置及び描画方法に関する。
従来、空気調和装置や照明装置等の遠隔操作に用いられるリモートコントローラの表示画面には、例えばセブンセグメントタイプの単純なものが用いられてきた。しかしながら、最近では、フルドット液晶の表示画面を備えるものが増えている(例えば、特許文献1参照)。
特開2010−175786号公報
フルドット液晶の表示画面において文字などの2次元画像を表示する際には、ROM(Read Only Memory)から文字等のビットマップ画像がVRAM(Video Random Access Memory)に転送される。その転送は、アドレス単位(例えば8ビット単位)で行われる。
このため、文字などの画像は、VRAM上に8ビット間隔でしか配置することができず、これにより、表示の自由度が制限されてしまうという不都合があった。また、シフト演算等を行って8ビット間隔の中間位置で文字などの画像を表示させようとすると、すでに表示されていた別の画像の一部が消失してしまうという不都合もあった。
本発明は、上記実情に鑑みてなされたもので、フルドット液晶の表示画面の表示の自由度を向上させることができる描画装置及び描画方法を提供することを目的とする。
上記目的を達成するために、この発明に係る描画装置は、各行のデータ列が順番に連結されて記憶媒体に記憶された画像情報をアドレス単位で読み出して、2次元の画像表示用メモリの所定の領域に書き込むことにより、画像情報に基づく画像を表示する。この描画装置において、第1の読み出し部は、記憶媒体に記憶された画像情報を、その先頭の読み出し開始位置からアドレス単位で読み出す。シフト演算部は、第1の読み出し部によって読み出された画像情報における1行分の第1のデータ列を指定されたビット数だけシフトして第2のデータ列を生成する。第2の読み出し部は、画像表示用メモリの書き込み開始位置にすでに記憶されている第3のデータ列を読み出す。演算部は、シフト演算部でシフトされた第2のデータ列と、第2の読み出し部から読み出された第3のデータ列とを用いて所定の演算を行って、第4のデータ列を生成する。書き込み部は、演算部で生成された第4のデータ列を、画像表示用メモリの書き込み開始位置からアドレス単位で横方向に順次書き込んでいく。書き込み位置更新部は、書き込み部による各行のデータ列の書き込みが完了する度に、画像表示用メモリにおける書き込み開始位置を、次の行の同じ列の位置に更新する。
この発明によれば、記憶媒体から読み出した各行の画像データを指定されたビット数だけシフトさせて、すでに表示されていた周辺の画像と合成して表示することができるので、任意の位置で文字を表示させることができるうえ、すでに表示されていた周辺の画像の消失も防止することができる。この結果、フルドット液晶の表示画面の表示の自由度を向上させることができる。
この発明の実施の形態に係る描画装置の構成を示すブロック図である。 図2(A)は、文字のビットマップ画像の一例を示す図である。図2(B)は、図2(A)の文字のビットマップ画像のデータがROMに格納されている様子を模式的に示す図である。 図1のDMAコントローラの構成を示すブロック図である。 図4(A)は、図3のDMAコントローラにおける第1の転送モードを説明するための図である。図4(B)は、図3のDMAコントローラにおける第2の転送モードを説明するための図である。図4(C)は、図3のDMAコントローラにおける第3の転送モードを説明するための図である。 図1のVRAMのメモリマップを説明するための図である。 図1の表示部の表示画面に表示される全体画像の一例を示す図である。 図1のコンパニオンチップの構成と、信号の流れを説明するためのブロック図である。 図8(A)は、制御部の処理の一例(その1)を示す図である。図8(B)は、表示部に表示された画像の一例(その1)を示す図である。 図1の描画装置の処理シーケンス図である。 図10(A)は、制御部の処理の一例(その2)を示す図である。図10(B)は、表示部に表示された画像の一例(その2)を示す図である。 図11(A)は、制御部の処理の一例(その3)を示す図である。図11(B)は、表示部に表示された画像の一例(その3)を示す図である。
この発明の実施の形態について、図面を参照して詳細に説明する。
この発明の実施の形態に係る描画装置について説明する。
まず、図1を参照して、この実施の形態に係る描画装置100の構成について説明する。この描画装置100は、例えば、図示しない空気調和装置のリモートコントローラである。図1に示すように、描画装置100は、マイクロコンピュータ1、表示部2及びコンパニオンチップ3を備える。
マイクロコンピュータ1は、CPU10、ROM11、RAM(Random Access Memory)12、DMAコントローラ13A、13B、13C、13D、13E、外部インターフェイス(I/F)14、VRAM15及び操作入力インターフェイス(I/F)16を備える。これらはバス17を介して互いにデータ送受信可能に接続されている。
プロセッサとしてのCPU10は、描画装置100全体を統括制御する。また、CPU10は、描画装置(リモートコントローラ)100だけでなく、空気調和装置全体を統括制御するものであってもよい。また、CPU10は、複数の空気調和装置に跨る協調動作を行うものであってもよい。
記憶媒体としてのROM11には、表示される複数の画像データが記憶されている。このような画像データには、文字や図形などの画像データが含まれている。図2(A)には、このような画像の一例として、文字「D」のビットマップ画像が示されている。このビットマップ画像は、16ビット×16ビットである。1バイトを8ビットとすると、ビットマップ画像は、合計32バイトのデータである。
ここで、ビットマップ画像の最上行の左側8ビットをまとめてデータD1とし、最上行の右側8ビットをデータD2とする。また、次の行の左側8ビットをまとめてデータD3とし、その行の右側8ビットをデータD4とする。同様にして、各行の左側8ビットと右側8ビットとをそれぞれまとめていくと、ビットマップ画像の最下行の右側8ビットは、データD32となる。
このビットマップ画像のデータは、ROM11に、図2(B)のようにして記憶されている。図2(B)に示すように、図2(A)のビットマップ画像の最上行の左側8ビットのデータD1は、アドレスA1に格納されている。その次のアドレスA2には、データD2が格納されている。同様に、アドレスA3には、次の行の左側8ビットのデータD3が格納され、アドレスA4には、右側8ビットのデータD4が格納されている。そして、最後のアドレスA32には、最下行の右側8ビットのデータD32が格納されている。
このように、ROM11には、表示されるべき文字等の画像の各行のデータ列が順番に連結された状態で、アドレス順に記憶されている。
RAM12には、CPU10で用いられるデータ等が必要に応じて書き込まれる。
DMAコントローラ13A、13B、13C、13D、13Eは、CPU10とは独立してデータ転送を行う。図3には、DMAコントローラ13Aの構成が示されている。図3に示すように、DMAコントローラ13Aは、制御部20、読み出し開始アドレスレジスタ21、書き込み開始アドレスレジスタ22及び転送回数レジスタ23を備えている。
制御部20は、バス17を介して転送元から転送先にデータを転送する。読み出し開始アドレスレジスタ21には、転送元における読み出し開始アドレスが設定される。書き込み開始アドレスレジスタ22には、転送先における書き込み開始アドレスが設定される。転送回数レジスタ23には、DMA転送を行う回数が設定される。1回の転送につき転送されるデータサイズは1バイトであるため、例えば32バイトのデータを転送する際の転送回数は32回となる。
制御部20は、読み出し開始アドレスレジスタ21に設定された読み出し開始アドレスからデータをアドレス単位(1バイト)で読み取っていく。制御部20は、読み取ったデータを、書き込み開始アドレスレジスタ21に設定された書き込み開始アドレスから順次書き込むことにより、転送元から転送先へデータをDMA転送する。DMA転送は、転送回数レジスタ23に格納された転送回数で終了する。
DMAコントローラ13B、13C、13D、13Eの構成も、図3に示すDMAコントローラ13Aの構成と同じである。なお、以下では、読み出し開始アドレスレジスタ21、書き込み開始アドレスレジスタ22及び転送回数レジスタ23をまとめてレジスタ群とも呼ぶ。
DMAコントローラ13A、13B、13C、13D、13Eは、3つの転送モードでのデータ転送が可能である。
図4(A)には、第1の転送モードが模式的に示されている。図4(A)に示すように、第1の転送モードは、転送元のアドレス及び転送先のアドレスを両方1バイト書き込む度にシフトさせていく転送モードである。この第1の転送モードによれば、転送元のデータは転送先にそのままコピーされる。
図4(B)には、第2の転送モードが模式的に示されている。図4(B)に示すように、第2の転送モードは、転送先のアドレスを固定する転送モードである。この第2の転送モードによれば、転送元のデータは、転送先の同じアドレス(書き込み開始アドレス)に上書きされる。
図4(C)には、第3の転送モードが模式的に示されている。図4(C)に示すように、第3の転送モードは、転送元のアドレスを固定する転送モードである。この第3の転送モードによれば、読み出し開始アドレスに書き込まれた転送元のデータが、書き込み開始アドレスから、転送先の複数のアドレスに転送回数に応じたバイト数だけ書き込まれる。
この実施の形態では、DMAコントローラ13Aが第2の転送モードで動作する。DMAコントローラ13Bは第3の転送モードで動作する。DMAコントローラ13C、13D、13Eは、第1の転送モードで動作する。
外部I/F14は、外部の機器とのデータ送受信を行うための通信インターフェイスである。外部I/F14には、コンパニオンチップ3が接続されている。これにより、コンパニオンチップ3は、CPU10、ROM11、RAM12、DMAコントローラ13A、13B、13C、13D、13E、外部I/F14及びVRAM15とデータ送受信が可能である。
VRAM15は、2次元の画像表示用メモリである。図5には、VRAM15のメモリマップが模式的に示されている。図5に示すように、VRAM15におけるアドレスの方向は、列方向(横方向)となっている。最小のアドレスは、VRAM15の左上端となっており、最大のアドレスは、右下端となっている。
仮に、VRAM15の特定の位置Pを基準に、画像データ4を書き込もうとする場合には、特定の位置Pに対応するアドレスから画像データ4を書き込んでいくようになる。この際、画像データ4における次の行のデータ列を書き込む場合には、転送先のアドレスを、次の行の書き込み開始アドレスと同列のアドレスに更新するか、オフセットを加算する必要がある。
操作入力インターフェイス16は、ユーザによって操作されるボタン等の操作入力部を有するマンマシンインターフェイスである。
表示部2は、フルドット液晶の表示画面を有する。この表示画面のサイズは、例えば、縦が120乃至240ドットで、横が250乃至320ドットとなっている。VRAM15に、画像データが書き込まれると、この表示画面には、その画像データに基づく画像が表示される。図6には、表示部2に表示された画面の一例が示されている。なお、表示画面上には、タッチパネルが設けられていてもよい。
図7には、コンパニオンチップ3の詳細な構成が示されている。図7に示すように、コンパニオンチップ3は、バッファ30と、シフト演算部31と、バッファ32と、制御部33と、バッファ34と、レジスタデータメモリ(RDM)35、36とを備える。
バッファ30は、例えば1バイトのデータ列(第1のデータ列)を保持可能なメモリである。シフト演算部31は、バッファ30に格納されたデータ列(第1のデータ列)を、CPU10により指定されたビット数だけシフトして、2バイトのデータ(第2のデータ列)として格納する。
一方、バッファ32には、VRAM15の書き込み開始位置にすでに記憶されている2バイトのデータ列(第3のデータ列)が格納される。
制御部33は、CPU10からの指示に従って、DMA転送を制御する。さらに、制御部33は、シフト演算部31でシフトされた2バイトのデータ列(第2のデータ列)と、バッファ32に読み出された2バイトのデータ列(第3のデータ列)とを用いて、所定の演算を行って、それらを合成したデータ列(第4のデータ列)を生成する。
バッファ34には、制御部33で生成されたデータ列(第4のデータ列)が格納される。制御部33は、バッファ34に記憶されたデータ列をVRAM15に書き込む。
レジスタデータメモリ35は、DMAコントローラ13Dの読み出し開始アドレスレジスタ21、書き込み開始アドレスレジスタ22及び転送回数レジスタ23に設定されるデータを記憶するメモリである。レジスタデータメモリ36は、DMAコントローラ13Bの読み出し開始アドレスレジスタ21、書き込み開始アドレスレジスタ22及び転送回数レジスタ23に設定されるデータを記憶するメモリである。
コンパニオンチップ3の構成についてさらに詳細に説明する。
バッファ30には、ROM11から1バイト分の画像データがDMA転送される。このDMA転送は、DMAコントローラ13Aによって実行される。
このDMA転送に先立って、CPU10は、DMAコントローラ13Aのレジスタ群の設定を行う。この設定により、DMAコントローラ13Aの読み出し開始アドレスレジスタ21には、ROM11の画像データの先頭アドレスが設定される。また、書き込み開始アドレスレジスタ22には、コンパニオンチップ3のバッファ30のアドレスが設定される。また、転送回数レジスタ23には、画像情報全体のバイト数(すなわち画像データ全体の転送に必要な転送回数)が設定される。
コンパニオンチップ3の制御部33は、DMAコントローラ13Aの制御部20に対して制御信号を出力する。制御部33が、DMA転送開始の制御信号を出力すると、DMAコントローラ13Aの制御部20は、ROM11からバッファ30へのDMA転送を開始する。
一方、バッファ32には、VRAM15の書き込み開始アドレスから2バイト分の画像データがDMA転送される。このDMA転送は、DMAコントローラ13Dによって実行される。
このDMA転送に先立って、DMAコントローラ13Dのレジスタ群の設定が行われる。この設定により、DMAコントローラ13Dの読み出し開始アドレスレジスタ21には、VRAM15の書き込み開始アドレスが設定される。また、書き込み開始アドレスレジスタ22には、バッファ32のアドレスが設定される。また、転送回数レジスタ23には、1行分のデータ列のバイト数にもう1バイト加算したバイト数(ここでは2バイト)が設定される。これらのレジスタ設定は、以下のようにして行われる。
描画装置100では、DMAコントローラ13Dのレジスタ群への設定のためにDMAコントローラ13Eが設けられている。DMAコントローラ13Eにより、DMAコントローラ13Dのレジスタ群に設定されるデータは、コンパニオンチップ3のレジスタデータメモリ35から、DMAコントローラ13Dのレジスタ群へDMA転送される。
まず、CPU10は、DMAコントローラ13Eのレジスタ設定を行う。DMAコントローラ13Eの読み出し開始アドレスレジスタ21には、コンパニオンチップ3のレジスタデータメモリ35のアドレスが設定される。また、書き込み開始アドレスレジスタ22には、DMAコントローラ13Dのレジスタ群のアドレスが設定される。また、転送回数レジスタ23には、レジスタ群のバイト数が設定される。
CPU10は、コンパニオンチップ3の制御部33に対して、ROM11から読み出す画像情報における縦横のバイト数や、VRAM15へその画像を描画する位置(VRAM15上の書き込み開始アドレス)を出力する。制御部33は、VRAM15上の書き込み開始アドレスと、バッファ32のアドレスと、2バイトとを、レジスタデータメモリ35に設定する。
制御部33は、DMAコントローラ13Eの制御部20にDMA転送開始の制御信号を出力する。すると、DMAコントローラ13Eの制御の下で、コンパニオンチップ3のレジスタデータメモリ35に含まれるデータが、DMAコントローラ13Dのレジスタ群にDMA転送される。この結果、上述のように、DMAコントローラ13Dの読み出し開始アドレスレジスタ21には、VRAM15の書き込み開始アドレスが設定される。また、書き込み開始アドレスレジスタ22には、コンパニオンチップ3のバッファ32のアドレスが設定される。また、転送回数レジスタ23にはバッファ32のバイト数(2)が設定される。
図8(A)に示すように、バッファ30に読み込まれたデータ列をデータ列B1とする。データ列B1がシフト演算部31でシフトされたデータ列を含む2バイトのデータ列をデータ列B2とする。また、バッファ32に読み込まれた2バイトのデータ列をデータ列B3とする。データ列B2、B3は、制御部33に入力される。制御部33は、まず、データ列B3におけるデータ列B1に対応する部分の値をゼロクリアしてデータ列B5を生成する。さらに、制御部33は、データ列B2と、データ列B5との論理和を、データ列B4として生成する。このデータ列B4は、バッファ34に出力される。
バッファ34にDMA転送された1バイト分の画像データは、VRAM15へDMA転送される。このDMA転送は、DMAコントローラ13Bによって実行される。
DMA転送に先立って、DMAコントローラ13Bのレジスタ群の設定が行われる。この設定により、DMAコントローラ13Bの読み出し開始アドレスレジスタ21には、コンパニオンチップ3のバッファ34のアドレスが設定される。また、書き込み開始アドレスレジスタ22には、VRAM15の書き込み開始アドレスが設定される。また、転送回数レジスタ23には、画像情報の各行のデータ列の長さに対応するバイト数にもう1バイト加算したバイト数(例えば2)が設定される。これらのレジスタ設定は、以下のようにして行われる。
描画装置100では、DMAコントローラ13Bのレジスタ群への設定のためにDMAコントローラ13Cが設けられている。DMAコントローラ13Cにより、DMAコントローラ13Bのレジスタ群に設定されるデータは、コンパニオンチップ3のレジスタデータメモリ36から、DMAコントローラ13Bのレジスタ群へDMA転送される。
まず、CPU10は、DMAコントローラ13Cのレジスタ設定を行う。DMAコントローラ13Cの読み出し開始アドレスレジスタ21には、コンパニオンチップ3のレジスタデータメモリ36のアドレスが設定され、書き込み開始アドレスレジスタ22には、DMAコントローラ13Bのレジスタ群のアドレスが設定され、転送回数レジスタ23には、レジスタ群のバイト数が設定される。
続いて、CPU10は、コンパニオンチップ3の制御部33に対して、ROM11から読み出す画像データの縦横のバイト数や、VRAM15へその画像を描画する位置(VRAM15上の書き込み開始アドレス)を出力する。制御部33は、バッファ30のアドレスと、VRAM15上の書き込み開始アドレスと、1行のデータ列のバイト数に1バイト加算したバイト数(転送回数)を、レジスタデータメモリ36に設定する。
制御部33は、DMAコントローラ13Cの制御部20にDMA転送開始の制御信号を出力する。すると、DMAコントローラ13Cの制御の下で、コンパニオンチップ3のレジスタデータメモリ36に含まれるデータが、DMAコントローラ13Bのレジスタ群にDMA転送される。この結果、上述のように、DMAコントローラ13Bの読み出し開始アドレスレジスタ21には、コンパニオンチップ3のバッファ34のアドレスが設定され、書き込み開始アドレスレジスタ22には、VRAM15の書き込み開始アドレスが設定され、転送回数レジスタ23には、画像情報の各行のデータ列のバイト数に1バイト加算したバイト数(転送回数)が設定される。
コンパニオンチップ3の制御部33は、ROM11から読み出す画像データの1行のデータ列のバイト数に1バイト加算したバイト数に基づいて、DMAコントローラ13Bによる画像データの各行のデータ列のVRAM15への書き込みが完了したか否かを判定している。書き込みが完了したと判定された場合、制御部33は、レジスタデータメモリ36の書き込み開始アドレスに対応する領域に、次の行の書き込み開始アドレスと同じ列のアドレスを設定する。
続いて、制御部33は、DMAコントローラ13Cに、DMA転送開始の制御信号を出力する。これを受けて、DMAコントローラ13Cは、レジスタデータメモリ36のデータを、DMAコントローラ13BにDMA転送する。この結果、DMAコントローラ13Bの書き込み開始アドレスレジスタ21に設定されたアドレスは、次の行で書き込み開始アドレスと同列のアドレスに更新される。次からのデータ転送において、バッファ34からVRAM15へのデータ転送は、更新された書き込み開始アドレスから再開される。
次に、この実施の形態に係る描画装置100の動作について、図9のシーケンス図を参照して説明する。
図9には、CPU10が、ある文字の画像を表示部2の表示画面の所定の位置に表示させる場合の処理シーケンスが示されている。ここでは、横の幅が8ビットの文字の画像データを表示部2の表示画面に表示させる場合について説明する。なお、図9において、A、B、C、D、Eは、それぞれ、DMAコントローラ13A、13B、13C、13D、13Eを指す。また、CCは、コンパニオンチップ3を指す。
まず、CPU10は、DMAコントローラ13Aのレジスタ設定を行う(ステップS1)。これにより、ROM11からコンパニオンチップ3のバッファ30へのDMA転送が可能な状態となる。
続いて、CPU10は、DMAコントローラ13Cのレジスタ設定を行う(ステップS2)。これにより、コンパニオンチップ3のレジスタデータメモリ36からDMAコントローラ13Bのレジスタ群へのDMA転送が可能な状態となる。
続いて、CPU10は、DMAコントローラ13Eのレジスタ設定を行う(ステップS3)。これにより、コンパニオンチップ3のレジスタデータメモリ35からDMAコントローラ13Dのレジスタ群へのDMA転送が可能な状態となる。
続いて、CPU10は、コンパニオンチップ3の制御部33に、表示する画像データの縦横のバイト数や、VRAM15の書き込み開始アドレス(左上のアドレス)、画像データをシフトするシフト数などを含む描画命令を送信する(ステップS4)。
この描画命令を受けて、コンパニオンチップ3の制御部33は、レジスタデータメモリ36に、バッファ34のアドレスと、VRAM15の書き込みアドレスと、転送回数(2バイト)とを設定する。
続いて、コンパニオンチップ3は、DMAコントローラ13EにDMA転送開始の制御信号を出力する(ステップS10)。これにより、コンパニオンチップ3のレジスタデータメモリ35からDMAコントローラ13Dのレジスタ群へのDMA転送が行われる(ステップS11)。これにより、VRAM15からバッファ32へのDMA転送が可能となる。
続いて、コンパニオンチップ3は、DMAコントローラ13CにDMA転送開始の制御信号を出力する(ステップS12)。これにより、コンパニオンチップ3のレジスタデータメモリ36からDMAコントローラ13Bのレジスタ群へのDMA転送が行われる(ステップS13)。これにより、バッファ34からVRAM15へのDMA転送が可能となる。
続いて、コンパニオンチップ3は、DMAコントローラ13AにDMA転送開始の制御信号を出力する(ステップS14)。これにより、ROM11の画像データの先頭アドレスの1バイト分のデータが、コンパニオンチップ3のバッファ30に転送される(ステップS15)。この後、コンパニオンチップ3では、図8(A)に示すように、シフト演算部31では、バッファ30に読み込まれたデータ列が格納され、CPU10によって指定されたシフト数だけシフトされる。
続いて、コンパニオンチップ3は、DMAコントローラ13DにDMA転送開始の制御信号を出力する(ステップS16)。これにより、VRAM15の書き込み開始アドレスからの2バイト分のデータが、コンパニオンチップ3のバッファ32に転送される(ステップS17)。
シフト演算部31でシフトされたデータ列と、バッファ32に読み込まれたデータ列は、制御部33に入力され、図8(A)に示すように、論理演算される。この論理演算により、両データ列の合成データ列が生成される。この合成データ列は、バッファ34に書き込まれる。
続いて、コンパニオンチップ3の制御部33は、DMAコントローラ13CにDMA転送開始の制御信号を出力する(ステップS18)。すると、バッファ34に書き込まれた2バイトのデータ列が、VRAM15の書き込み開始アドレスに転送される(ステップS19)。
これらステップS10乃至S19の処理が1行目の書き込み処理である。
制御部33は、この時点で、1行目の書き込みが終了したことを検出すると、上述した1行目の書き込み処理と同様に、2行目の書き込み処理を行う(ステップS20乃至ステップ29)。さらに、2行目の書き込み処理と同様にして、3行目乃至8行目の書き込み処理が行われる。
8行目の書き込みが完了すると、制御部31は、CPU10に完了通知の信号を出力する(ステップS30)。これにより、図8(B)に示すように、8ビット間隔ではない任意の位置に文字の画像データがVRAM15に書き込まれ、表示部2の表示画面に、その画像データに基づく画像(文字B)が表示される。また、VRAM15の周辺の画像については、読み込んで文字Bと合成してから、VRAMに再び書き込んでいるので文字Bが表示されても、その両端においてすでに表示されていた画像が消失することはない。
以上詳細に説明したように、この実施の形態によれば、ROM11から読み出した各行の画像データを任意のビット数だけシフトさせて表示することができる。このため、任意の位置で画像データに基づく画像を表示させることができる。また、VRAM15から読み込んだ画像データとの論理演算により、最終的な画像データを生成するので、すでに表示されていた周辺の画像も防止することができる。この結果、フルドット液晶の表示画面の表示の自由度を向上させることができる。
なお、この実施の形態では、新たに表示する画像により、VRAM15にすでに保持されている画像が消失しないような処理を行う描画装置100について説明した。しかしながら、制御部33で実行される演算処理はこれには限られず、表示させる画像に様々な表示エフェクトをかけることが可能となる。
例えば、図10(A)に示すように、表示する画像データをシフトしたデータ列B2と、VRAM15から読み込んだデータ列B3との論理和をとることにより得られるデータ列B4を、バッファ34に出力するようにしてもよい。このようにして得られるデータ列B4により表示される画像は、図10(B)に示すように、ROM11から読み込まれた画像に対して、VRAM15にすで保持されている画像が透過したような画像となる。
また、図11(A)に示すように、表示する画像データをシフトしたデータ列B2と、VRAM15から読み込んだデータ列B3との排他的論理和をとることにより得られるデータ列B4を、バッファ34に出力するようにしてもよい。このようにして得られるデータ列B4により表示される画像は、図11(B)に示すように、VRAM15にすで保持されている画像と、ROM11から読み込まれた画像とが合成された画像の反転画像となる。
制御部33では、設定により、上述した3つの表示エフェクトのうち、いずれかを選択できるようにするのが望ましい。
この実施の形態では、画像データの横のサイズを1バイトとしたが、本発明は、2バイト以上のサイズを有する画像データにも適用することができる。
なお、バッファ30への転送元をROM11とはせず、RAM12とするようにしてもよい。
なお、上記各実施の形態に係る描画装置100は、空気調和装置のリモートコントローラであったが、照明装置や他の電気機器のリモートコントローラであってもよい。
この発明は、この発明の広義の精神と範囲を逸脱することなく、様々な実施の形態及び変形が可能とされるものである。また、上述した実施の形態は、この発明を説明するためのものであり、この発明の範囲を限定するものではない。すなわち、この発明の範囲、実施の形態ではなく、特許請求の範囲によって示される。そして、特許請求の範囲内及びそれと同等の発明の意義の範囲内で施される様々な変形が、この発明の範囲内とみなされる。
本出願は、2010年11月1日に出願された、日本国特許出願2010−245707号に基づく。本明細書中に日本国特許出願2010−245707号の明細書、特許請求の範囲、図面全体を参照として取り込むものとする。
本発明は、空気調和装置や照明装置などの電気機器のリモートコントローラに好適である。
1 マイクロコンピュータ
2 表示部
3 コンパニオンチップ(CC)
4 画像データ
10 CPU
11 ROM
12 RAM
13A、13B、13C、13D、13E DMAコントローラ
14 外部インターフェイス(I/F)
15 VRAM
16 操作入力インターフェイス(I/F)
17 バス
20 制御部
21 読み出し開始アドレスレジスタ
22 書き込み開始アドレスレジスタ
23 転送回数レジスタ
30 バッファ
31 シフト演算部
32 バッファ
33 制御部
34 バッファ
35、36 レジスタデータメモリ(RDM)
100 描画装置
P 位置
本発明は、空気調和装置や照明装置等の遠隔操作に用いられるリモートコントローラ等のフルドット液晶画面に画像を描画する描画装置描画方法及びプログラムに関する。
本発明は、上記実情に鑑みてなされたもので、フルドット液晶の表示画面の表示の自由度を向上させることができる描画装置描画方法及びプログラムを提供することを目的とする。
上記目的を達成するために、この発明に係る描画装置は、各行のデータ列が順番に連結されマイクロコンピュータに実装された記憶媒体に記憶された画像情報をアドレス単位で読み出して、マイクロコンピュータに実装された2次元の画像表示用メモリの所定の領域に書き込むことにより、画像情報に基づく画像を表示する。この描画装置において、第1の読み出し部は、マイクロコンピュータに実装され、記憶媒体に記憶された画像情報を、その先頭の読み出し開始位置からアドレス単位で読み出す。シフト演算部は、マイクロコンピュータに接続される外部装置に実装され、第1の読み出し部によって読み出された画像情報における1行分の第1のデータ列を指定されたビット数だけシフトして第2のデータ列を生成する。第2の読み出し部は、マイクロコンピュータに実装され、画像表示用メモリの書き込み開始位置にすでに記憶されている第3のデータ列を読み出す。演算部は、外部装置に実装され、シフト演算部でシフトされた第2のデータ列と、第2の読み出し部から読み出された第3のデータ列とを用いて所定の演算を行って、第4のデータ列を生成する。書き込み部は、マイクロコンピュータに実装され、演算部で生成された第4のデータ列を、画像表示用メモリの書き込み開始位置からアドレス単位で横方向に順次書き込んでいく。書き込み位置更新部は、外部装置に実装され、書き込み部による各行のデータ列の書き込みが完了する度に、画像表示用メモリにおける書き込み開始位置を、次の行の同じ列の位置に更新する。

Claims (5)

  1. 各行のデータ列が順番に連結されて記憶媒体に記憶された画像情報をアドレス単位で読み出して、2次元の画像表示用メモリの所定の領域に書き込むことにより、前記画像情報に基づく画像を表示する描画装置であって、
    前記記憶媒体に記憶された前記画像情報を、その先頭の読み出し開始位置からアドレス単位で読み出す第1の読み出し部と、
    前記第1の読み出し部によって読み出された前記画像情報における1行分の第1のデータ列を、指定されたビット数だけシフトして第2のデータ列を生成するシフト演算部と、
    前記画像表示用メモリの書き込み開始位置にすでに記憶されている第3のデータ列を読み出す第2の読み出し部と、
    前記シフト演算部でシフトされた前記第2のデータ列と、前記第2の読み出し部で読み出された第3のデータ列とを用いて所定の演算を行って、第4のデータ列を生成する演算部と、
    前記演算部で生成された前記第4のデータ列を、前記画像表示用メモリの書き込み開始位置から前記アドレス単位で横方向に順次書き込んでいく書き込み部と、
    前記書き込み部による前記各行のデータ列の書き込みが完了する度に、前記画像表示用メモリにおける前記書き込み開始位置を、次の行の同じ列の位置に更新する書き込み位置更新部と、
    を備える描画装置。
  2. 前記演算部は、
    前記第3のデータ列における前記第1のデータ列と重なる部分の値をゼロクリアすることにより、第5のデータ列を生成し、
    前記第2のデータ列と、前記第5のデータ列との論理和をとることにより得られるデータ列を、前記第4のデータ列として生成する、
    請求項1に記載の描画装置。
  3. 前記演算部は、
    前記第2のデータ列と、前記第3のデータ列との論理和をとることにより得られるデータ列を、前記第4のデータ列として生成する、
    請求項1に記載の描画装置。
  4. 前記演算部は、
    前記第2のデータ列と、前記第3のデータ列との排他的論理和をとることにより得られるデータ列を、前記第4のデータ列として生成する、
    請求項1に記載の描画装置。
  5. 各行のデータ列が順番に連結されて記憶媒体に記憶された画像情報をアドレス単位で読み出して、2次元の画像表示用メモリの所定の領域に書き込むことにより、前記画像情報に基づく画像を表示する描画方法であって、
    前記記憶媒体に記憶された前記画像情報を、その先頭の読み出し開始位置からアドレス単位で読み出す第1の読み出し工程と、
    前記第1の読み出し工程において読み出された前記画像情報における1行分の第1のデータ列を、指定されたビット数だけシフトして第2のデータ列を生成するシフト演算工程と、
    前記画像表示用メモリの書き込み開始位置にすでに記憶されている第3のデータ列を読み出す第2の読み出し工程と、
    前記シフト演算工程でシフトされた前記第2のデータ列と、前記第2の読み出し工程で読み出された第3のデータ列とを用いて所定の演算を行って、第4のデータ列を生成する演算工程と、
    前記演算工程で生成された前記第4のデータ列を、前記画像表示用メモリの書き込み開始位置から前記アドレス単位で横方向に順次書き込んでいく書き込み工程と、
    前記書き込み工程における前記各行のデータ列の書き込みが完了する度に、前記画像表示用メモリにおける前記書き込み開始位置を、次の行の同じ列の位置に更新する書き込み位置更新工程と、
    を含む描画方法。
JP2012541756A 2010-11-01 2011-01-27 描画装置、描画方法及びプログラム Expired - Fee Related JP5575261B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012541756A JP5575261B2 (ja) 2010-11-01 2011-01-27 描画装置、描画方法及びプログラム

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010245707 2010-11-01
JP2010245707 2010-11-01
PCT/JP2011/051660 WO2012060113A1 (ja) 2010-11-01 2011-01-27 描画装置及び描画方法
JP2012541756A JP5575261B2 (ja) 2010-11-01 2011-01-27 描画装置、描画方法及びプログラム

Publications (2)

Publication Number Publication Date
JPWO2012060113A1 true JPWO2012060113A1 (ja) 2014-05-12
JP5575261B2 JP5575261B2 (ja) 2014-08-20

Family

ID=46024238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012541756A Expired - Fee Related JP5575261B2 (ja) 2010-11-01 2011-01-27 描画装置、描画方法及びプログラム

Country Status (5)

Country Link
US (1) US20130328899A1 (ja)
EP (1) EP2637164B1 (ja)
JP (1) JP5575261B2 (ja)
CN (1) CN103201788B (ja)
WO (1) WO2012060113A1 (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5952291A (ja) * 1982-09-20 1984-03-26 株式会社東芝 ビデオram書込み制御装置
JPS61159686A (ja) * 1985-01-07 1986-07-19 株式会社日立製作所 画像表示装置
JPS6272077A (ja) * 1985-09-26 1987-04-02 Mitsubishi Electric Corp 画像記憶装置
US4845656A (en) * 1985-12-12 1989-07-04 Kabushiki Kaisha Toshiba System for transferring data between memories in a data-processing apparatus having a bitblt unit
GB2223918B (en) * 1988-10-14 1993-05-19 Sun Microsystems Inc Method and apparatus for optimizing selected raster operations
JP3164832B2 (ja) * 1991-03-22 2001-05-14 株式会社日立製作所 描画制御装置
JPH06272077A (ja) * 1993-03-17 1994-09-27 Electroplating Eng Of Japan Co 金めっき浴及びそれを用いた金めっき品の製造方法
JPH10154125A (ja) * 1996-11-26 1998-06-09 Toshiba Corp Dmaデータ転送装置および同装置を使用した動画像復号化装置並びにdmaデータ転送制御方法
JPH10187133A (ja) * 1996-12-27 1998-07-14 Oki Data:Kk デ−タ展開処理装置と画像処理装置
JP5001903B2 (ja) * 2008-05-28 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
CN101504632B (zh) * 2009-01-21 2012-12-05 北京红旗胜利科技发展有限责任公司 一种dma数据传输方法、系统及一种dma控制器
JP2010175786A (ja) 2009-01-29 2010-08-12 Mitsubishi Electric Corp 状態表示装置
JP5226590B2 (ja) 2009-04-02 2013-07-03 キヤノン株式会社 画像解析装置、画像処理装置及び画像解析方法

Also Published As

Publication number Publication date
EP2637164B1 (en) 2017-10-11
EP2637164A4 (en) 2014-05-21
EP2637164A1 (en) 2013-09-11
CN103201788B (zh) 2015-10-21
WO2012060113A1 (ja) 2012-05-10
US20130328899A1 (en) 2013-12-12
JP5575261B2 (ja) 2014-08-20
CN103201788A (zh) 2013-07-10

Similar Documents

Publication Publication Date Title
US8803905B2 (en) Display control device and display layer combination program
JP4592998B2 (ja) 画像情報の伝送方法及び伝送装置
JP5507222B2 (ja) 表示装置、センサ装置、表示画面の表示方法、および表示画面の表示プログラム
JP5575261B2 (ja) 描画装置、描画方法及びプログラム
JP5575262B2 (ja) 描画装置、描画方法及びプログラム
KR20130043322A (ko) 디스플레이 컨트롤러 및 이를 포함하는 디스플레이 장치
JP2006184792A (ja) メモリコントローラ、表示コントローラ及びメモリ制御方法
TWI394140B (zh) 位元記憶區塊傳輸電路及其方法及顏色填充方法
JP2013195963A (ja) 画像処理装置、集積回路装置及び画像表示システム
JP2011257864A (ja) 表示制御方法および表示制御装置
JP2007298796A (ja) Osdデータ処理システム、プロジェクタおよびosdデータ処理方法
JP2010128292A (ja) 画像表示システム
JP2554876B2 (ja) アドレス変換装置
JP5228326B2 (ja) 画像表示装置
JP2555325B2 (ja) 表示装置
JP2001318653A (ja) 画像表示装置
JP2009008809A (ja) 表示制御回路および表示装置
JP2020170221A (ja) プログラムを変換するためのプログラム、情報処理装置、及び、情報処理方法
JP2006349733A (ja) 描画表示装置
WO2016079551A1 (en) System and method for displaying a rotated image in a display device
JPH02213898A (ja) 描画装置
JP2006227498A (ja) 画像処理装置
JP2005062773A (ja) 表示制御方法、表示システム及び画像形成装置
WO2001075855A1 (fr) Dispositif de traitement de donnees d'image et systeme de commande d'affichage
JPH0553548A (ja) デイスプレイ制御装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140701

R150 Certificate of patent or registration of utility model

Ref document number: 5575261

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees