CN103189911A

CN103189911A - 描绘装置以及描绘方法

Info

Publication number: CN103189911A
Application number: CN2011800524228A
Authority: CN
Inventors: 中田成宪; 久代纪之; 胜仓真; 小泉吉秋
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2010-11-01
Filing date: 2011-01-27
Publication date: 2013-07-03
Anticipated expiration: 2031-01-27
Also published as: JPWO2012060114A1; CN103189911B; JP5575262B2; US20130293560A1; EP2637165A4; EP2637165A1; WO2012060114A1

Abstract

DMA控制器（13A）与CPU（10）独立地动作，将存储于ROM（11）的图像数据从其开头的读出开始位置以规定的单位依次读出而写入缓冲器（30）。DMA控制器（13B）与CPU（10）独立地动作，将读出到了缓冲器（30）的数据从VRAM（15）中的写入开始位置逐个字节横向依次写入。辅助芯片（3）的控制部（31）每当各行的数据列的写入完成时，将VRAM（15）中的写入开始位置更新为接下来的行的相同的列的位置。

Description

描绘装置以及描绘方法

技术领域

本发明涉及在空气调节装置、照明装置等的远程操作中使用的遥控器等的全点阵液晶画面中描绘图像的描绘装置以及描绘方法。

背景技术

以往，在空气调节装置、照明装置等的远程操作中使用的遥控器的显示画面中，例如使用了七段类型的简单的结构。但是，最近，具备全点阵液晶的显示画面的例子增多（例如，参照专利文献1）。

在全点阵液晶的显示画面中显示字符等的二维图像时，优选使用与微型计算机的处理器独立地进行数据传送的DMA控制器。如果使用DMA控制器从ROM（Read Only Memory，只读存储器）将字符的位映射图像传送到VRAM（Video Random Access Memory，视频随机访问存储器），则处理器的负荷被显著减轻。

专利文献1：日本特开2010－175786号公报

发明内容

但是，在ROM中，以将各行的数据列从上按顺序连结了的状态按照地址顺序存储了字符等的位映射图像。因此，即使使用一般的DMA（Direct Memory Access，直接内存访问）控制器将位映射图像的数据原样地传送到VRAM，也无法在显示画面上正确地显示该字符的图像。为了在VRAM中正确地显示该字符的图像，每当写入了1行量的数据列时，需要使VRAM中的写入位置换行。

根据这样的背景，当前，在将从ROM读入的图像数据写入到VRAM时，不使用DMA控制器。

本发明是鉴于上述实情而完成的，其目的在于提供一种能够减轻在全点阵液晶的显示画面中显示图像时的处理器的负荷的描绘装置以及描绘方法。

为了达成上述目的，本发明的描绘装置，通过读出将各行的数据列按顺序连结而存储于存储介质的图像信息，并写入二维的图像显示用存储器的规定的区域，从而显示基于所述图像信息的图像。在该描绘装置中，读出部与处理器独立地，将存储于存储介质的图像信息从该图像信息的开头的读出开始位置以规定的单位依次读出。写入部与处理器独立地，将由读出部读出的数据，从图像显示用存储器中的写入开始位置以规定的单位横向依次写入。写入位置更新部每当由写入部进行的各行的数据列的写入完成时，将图像显示用存储器中的写入开始位置更新为接下来的行的相同的列的位置。

根据本发明，通过写入位置更新部，每当向图像显示用存储器进行的各行的数据列的写入完成时，就使图像显示用存储器中的写入开始位置换行。由此，能够为了将图像信息从存储介质读入并写入图像显示用存储器而使用DMA控制器。其结果，能够减轻在全点阵液晶的显示画面中显示图像时的处理器的负荷。

附图说明

图1是示出本发明的实施方式1的描绘装置的结构的框图。

图2（A）是示出字符的位映射图像的一个例子的图。图2（B）是示意地示出将图2（A）的字符的位映射图像的数据保存于ROM的情况的图。

图3是示出图1的DMA控制器的结构的框图。

图4（A）是用于说明图3的DMA控制器中的第一传送模式的图。图4（B）是用于说明图3的DMA控制器中的第二传送模式的图。图4（C）是用于说明图3的DMA控制器中的第三传送模式的图。

图5是用于说明图1的VRAM的存储器映射的图。

图6是示出图1的显示部的显示画面中显示的整体图像的一个例子的图。

图7是用于说明图1的辅助芯片的结构、和信号的流动的框图。

图8是图1的描绘装置的处理时序图。

图9是示出本发明的实施方式2的描绘装置的结构的框图。

图10是用于说明图9的辅助芯片的结构、和信号的流动的框图。

图11是图9的描绘装置的处理时序图。

图12是示出ROM的存储器映射的一个例子的图。

图13是示出本发明的实施方式3的描绘装置的结构的框图。

图14是用于说明偏移的图。

图15（A）以及图15（B）是用于说明将连续横向排列的字符作为1个图像数据存储于ROM的方法的图。

图16是用于说明将各字符的图像数据变换为连续横向排列的2字符的图像数据而保持于RAM的情况的图。

（符号说明）

1：微型计算机；2：显示部；3：辅助芯片；4：图像数据；10：CPU；11：ROM；12：RAM；13A、13B、13C、13D：DMA控制器；14：外部接口（I/F）；15：VRAM；16：操作输入接口（I/F）；17：总线；20：控制部；21：读出开始地址寄存器；22：写入开始地址寄存器；23：传送次数寄存器；24：反复偏移寄存器；25：反复计数器寄存器；30：缓冲器；31：控制部；32：寄存器数据存储器（RDM）；40：头部信息；100：描绘装置；P：位置。

具体实施方式

参照附图，详细说明本发明的实施方式。

实施方式1.

首先，说明本发明的实施方式1。

首先，参照图1，说明本实施方式的描绘装置100的结构。该描绘装置100例如是未图示的空气调节装置的遥控器。如图1所示，描绘装置100具备微型计算机1、显示部2以及辅助芯片3。

微型计算机1具备CPU10、ROM11、RAM（Random AccessMemory，随机访问存储器）12、DMA控制器13A、13B、13C、外部接口（I/F）14、VRAM15以及操作输入接口（I/F）16。它们经由总线17以可相互进行数据发送接收的方式来连接。

作为处理器的CPU10对描绘装置100整体进行总体控制。CPU10不仅对描绘装置（遥控器）100，也可以对空气调节装置整体进行总体控制。另外，CPU10也可以进行跨多个空气调节装置的协调动作。

在作为存储介质的ROM11中，存储有所显示的多个图像数据。在这样的图像数据中，包括字符、图形等的图像数据。在图2（A）中，作为这样的图像的一个例子，示出了字符“D”的位映射图像。该位映射图像是16比特×16比特的图像数据。如果将1个字节设为8比特，则该位映射图像为32字节的图像数据。

此处，将位映射图像的最上行的左侧8比特统一地设为数据D1，将最上行的右侧8比特设为数据D2。另外，将接下来的行的左侧8比特统一地设为数据D3，将该行的右侧8比特设为数据D4。同样地，如果将各行的左侧8比特和右侧8比特分别汇总，则位映射图像的最下行的右侧8比特成为数据D32。

在ROM11中，如图2（B）那样，存储了该位映射图像的数据。如图2（B）所示，图2（A）的位映射图像的最上行的左侧8比特的数据D1被保存于地址A1。在其接下来的地址A2中，保存了数据D2。同样地，在地址A3中，保存了接下来的行的左侧8比特的数据D3，在地址A4中，保存了右侧8比特的数据D4。然后，在最后的地址A32中，保存了最下行的右侧8比特的数据D32。

这样，在ROM11，应显示的字符等的图像数据的各行的数据列在按顺序连结的状态下，按照地址顺序进行存储。

在RAM12中，根据需要写入在CPU10中使用的数据等。

DMA控制器13A、13B、13C与CPU10独立地进行数据传送。图3示出DMA控制器13A的结构。如图3所示，DMA控制器13A具备控制部20、读出开始地址寄存器21、写入开始地址寄存器22以及传送次数寄存器23。

控制部20经由总线17从传送源向传送目的地传送数据。在读出开始地址寄存器21中，设定传送源中的读出开始地址。在写入开始地址寄存器22中，设定传送目的地中的写入开始地址。在传送次数寄存器23中，设定进行DMA传送的次数。每一次的传送所传送的数据尺寸是1字节，所以例如传送32字节的数据时的传送次数成为32次。

控制部20从读出开始地址寄存器21中设定的读出开始地址以地址单位（1字节）来读取数据。然后，控制部20通过将所读取的数据从写入开始地址寄存器22中设定的写入开始地址依次写入，从传送源向传送目的地对数据进行DMA传送。DMA传送通过传送次数寄存器23中保存的传送次数结束。

DMA控制器13B、13C的结构也与图3所示的DMA控制器13A的结构相同。另外，以下，还将读出开始地址寄存器21、写入开始地址寄存器22以及传送次数寄存器23统一称为寄存器群。

DMA控制器13A、13B、13C能够进行3个传送模式下的数据传送。

图4（A）示意地示出第一传送模式。如图4（A）所示，第一传送模式是每当写入1字节时使传送源的地址以及传送目的地的地址两方都移动的传送模式。根据该第一传送模式，传送源的数据被原样地拷贝到传送目的地。

图4（B）示意地示出第二传送模式。如图4（B）所示，第二传送模式是固定传送目的地的地址的传送模式。根据该第二传送模式，传送源的数据被改写到传送目的地的相同的地址（写入开始地址）。

图4（C）示意地示出第三传送模式。如图4（C）所示，第三传送模式是固定传送源的地址的传送模式。根据该第三传送模式，对于读出开始地址中写入的传送源的数据，从写入开始地址向传送目的地的多个地址写入与传送次数对应的字节数。

在该实施方式中，DMA控制器13A以第二传送模式动作，DMA控制器13B以第三传送模式动作，DMA控制器13C以第一传送模式动作。

外部I/F14是用于进行与外部设备的数据发送接收的通信接口。对外部I/F14，连接了辅助芯片3。由此，辅助芯片3能够与CPU10、ROM11、RAM12、DMA控制器13A、13B、13C、外部I/F14以及VRAM15进行数据发送接收。

VRAM15是二维的图像显示用存储器。图5示意地示出VRAM15的存储器映射。如图5所示，VRAM15中的地址的方向为列向（横向）。最小的地址为VRAM15的左上端，最大的地址为右下端。

假设，在想要以VRAM15的特定的位置P为基准，而写入图像数据4的情况下，从与特定的位置P对应的地址写入图像数据4。此时，为了写入图像数据4中的接下来的行的数据列，需要将传送目的地的地址更新为接下来的行的与写入开始地址相同的列的地址、或者加上偏移。

操作输入接口16是具有由用户操作的按钮等操作输入部的人机接口。

显示部2具有全点阵液晶的显示画面。对于该显示画面的尺寸，例如，纵为120至240点，横为250至320点。如果对VRAM15写入图像数据，则在其显示画面，显示基于该图像数据的图像。图6示出显示部2中显示的画面的一个例子。另外，也可以在显示画面上，设置触摸面板。

图7示出辅助芯片3的详细的结构。如图7所示，辅助芯片3具备缓冲器30、控制部31、以及寄存器数据存储器（RDM）32。

缓冲器30是能够保持例如1字节的数据的存储器。控制部31依照来自CPU10的指示，控制经由缓冲器30的DMA传送。寄存器数据存储器32是存储DMA控制器13B的读出开始地址寄存器21、写入开始地址寄存器22以及传送次数寄存器23中设定的数据的存储器。

进一步详细说明辅助芯片3的结构。

对缓冲器30从ROM11，对1字节量的图像数据进行DMA传送。该DMA传送由DMA控制器13A执行。

在该DMA传送之前，CPU10进行向DMA控制器13A的寄存器群的设定。通过该设定，在DMA控制器13A的读出开始地址寄存器21中，设定ROM11的图像数据的开头地址。另外，在写入开始地址寄存器22中，设定辅助芯片3的缓冲器30的地址。另外，在传送次数寄存器23中，设定图像数据整体的字节数（即图像数据整体的传送所需的传送次数）。

辅助芯片3的控制部31对DMA控制器13A的控制部20输出控制信号。如果控制部31输出了DMA传送开始的控制信号，则DMA控制器13A的控制部20开始从ROM10向缓冲器30的DMA传送。

将对缓冲器30进行了DMA传送的1字节量的图像数据向VRAM15进行DMA传送。该DMA传送由DMA控制器13B执行。

在DMA传送之前，进行DMA控制器13B的寄存器群的设定。通过该设定，在DMA控制器13B的读出开始地址寄存器21中，设定辅助芯片3的缓冲器30的地址。另外，在写入开始地址寄存器22中，设定VRAM15的写入开始地址。另外，在传送次数寄存器23中，设定与图像信息的各行的数据列的长度对应的字节数（1行量的数据列的传送所需的传送次数）。该寄存器群的设定如以下那样进行。

在描绘装置100中，为了DMA控制器13B的寄存器群的设定而设置了DMA控制器13C。针对DMA控制器13B的寄存器群中设定的数据，通过DMA控制器13C，从辅助芯片3的寄存器数据存储器32，向DMA控制器13B的寄存器群进行DMA传送。

首先，CPU10进行DMA控制器13C的寄存器设定。在DMA控制器13C的读出开始地址寄存器21中，设定辅助芯片3的寄存器数据存储器32的地址。另外，在写入开始地址寄存器22中，设定DMA控制器13C的寄存器群的地址。另外，在传送次数寄存器23中，设定寄存器群的字节数。

接下来，CPU10首先对辅助芯片3的控制部31，输出从ROM11读出的图像数据的纵横的字节数、向VRAM15描绘该图像的位置（VRAM15上的写入开始地址）。控制部31对寄存器数据存储器32设定缓冲器30的地址、VRAM15上的写入开始地址、以及1行的数据列的字节数。

控制部31对DMA控制器13C的控制部20输出DMA传送开始的控制信号。于是，在DMA控制器13C的控制下，将辅助芯片3的寄存器数据存储器32中包含的数据向DMA控制器13B的寄存器群进行DMA传送。其结果，如上所述，在DMA控制器13B的读出开始地址寄存器21中，设定辅助芯片3的缓冲器30的地址。另外，在写入开始地址寄存器22中，设定VRAM15的写入开始地址。另外，在传送次数寄存器23中，设定与图像数据的各行的数据列的长度对应的字节数（传送各行的数据列所需的传送次数）。

通过在该状态下，控制部31在规定的定时切换向DMA控制器13A、13C的DMA传送指示的控制信号，基于DMA控制器13A的从ROM11→向缓冲器30的DMA传送、和基于DMA控制器13B的从缓冲器30→向VRAM15的DMA传送交替进行。

辅助芯片3的控制部31通过数据的传送次数是否达到从ROM11读出的图像数据的1行的数据列的传送所需的传送次数，来判定由DMA控制器13B控制的向VRAM15写入各行的数据列是否完成。在判定为写入完成的情况下，控制部31对与寄存器数据存储器32的写入开始地址对应的区域，设定接下来的行的与写入开始地址相同的列的地址。

接下来，控制部31对DMA控制器13C，输出DMA传送开始的控制信号。接收该控制信号，DMA控制器13C将寄存器数据存储器32的数据向DMA控制器13B的寄存器群进行DMA传送。其结果，DMA控制器13B的写入开始地址寄存器21中设定的地址被更新为在接下来的行中与写入开始地址相同的列的地址。由此，对于接下来的从缓冲器30向VRAM15的DMA传送，从更新后的写入开始地址进行。

接下来，参照图8的时序图，说明该实施方式的描绘装置100的动作。

在图8中，示出CPU10使某一字符显示于显示部2的显示画面的规定的位置的情况的处理时序。此处，说明使16比特×16比特的字符的图像数据显示于显示部2的显示画面的情况。另外，DMAA、DMAB、DMAC分别表示DMA控制器13A、13B、13C。

首先，CPU10进行DMA控制器13A的寄存器设定（步骤S1）。由此，成为能够从ROM11向辅助芯片3的缓冲器30进行DMA传送的状态。

接下来，CPU10进行DMA控制器13C的寄存器设定（步骤S2）。由此，成为能够从辅助芯片3的寄存器数据存储器32向DMA控制器13B的寄存器群进行DMA传送的状态。

接下来，CPU10对辅助芯片3的控制部31，发送包括要显示的图像数据的纵横的字节数、VRAM15的写入开始地址等的描绘命令（步骤S3）。

接收该描绘命令，辅助芯片3的控制部31针对寄存器数据存储器32，将缓冲器30的地址、VRAM15的写入开始地址、以及1行量的字节数（传送次数）设定到寄存器数据存储器32（步骤S10）。

接下来，控制部31对DMA控制器13C输出DMA传送开始的控制信号（步骤S11）。由此，从寄存器数据存储器32向DMA控制器13B的寄存器群进行DMA传送（步骤S12）。其结果，能够从缓冲器30向VRAM15进行DMA传送。

接下来，控制部31对DMA控制器13A输出DMA传送开始的控制信号（步骤S13），对DMA控制器13B输出DMA传送开始的控制信号（步骤S14）。由此，ROM11的图像数据的开头地址的1字节量的数据被传送到辅助芯片3的缓冲器30（步骤S15），传送到了缓冲器30的数据被传送到VRAM15的写入开始地址（步骤S16）。

接下来，ROM11的图像数据的接下来的地址的1字节量的数据被传送到辅助芯片3的缓冲器30（步骤S17），传送到了缓冲器30的数据被传送到VRAM15的写入开始地址的接下来的地址（写入开始地址的右边的位置）（步骤S18）。

这些步骤S10至S18的处理是第一行的写入处理。

控制部31在该时刻，检测到第一行的写入结束了，将寄存器数据存储器32的写入开始地址，更新为在VRAM15上的接下来的行中列位置与写入开始地址相同的地址（步骤S20）。接下来，控制部31对DMA控制器13C输出DMA传送开始的控制信号（步骤S21）。由此，从寄存器数据存储器32向DMA控制器13B的寄存器群进行DMA传送（步骤S22），DMA控制器13B的写入开始地址寄存器22的地址被更新为接下来的行的上次的写入开始地址的同列的地址。

接下来，控制部31对DMA控制器13A输出DMA传送开始的控制信号（步骤S23），对DMA控制器13B输出DMA传送开始的控制信号（步骤S24）。由此，ROM11的图像数据的第三个地址的1字节量的数据被传送到辅助芯片3的缓冲器30（步骤S25），传送到了缓冲器30的数据被传送到VRAM15的接下来的行的与写入开始地址相同的列的地址（步骤S26）。

接下来，ROM11的图像数据的第4个地址的1字节量的数据被传送到辅助芯片3的缓冲器30（步骤S27），传送到了缓冲器30的数据被传送到VRAM15的其接下来的地址（步骤S28）。

这些步骤S20至S28的处理是第二行的写入处理。

以后，与第二行的写入处理同样地，进行第三行至第十六行的写入处理。

如果第十六行的写入完成，则控制部31对CPU10输出完成通知的信号（步骤S30）。由此，字符的图像数据被写入VRAM15，在显示部2的显示画面中，显示基于该图像数据的字符。

如以上详细说明，根据该实施方式，每当通过辅助芯片3向VRAM15进行的各行的数据列的写入完成时，经由DMA控制器13C，使VRAM15中的写入开始位置换行，所以能够为了将图像数据从ROM11读入并写入VRAM15而使用DMA控制器13A、13B。其结果，能够减轻在全点阵液晶的显示画面中显示图像时的CPU10的负荷。

在CPU10不仅对描绘装置（遥控器）100，而且还对空气调节装置整体进行总体控制、或者控制跨多个空气调节装置的协调动作的情况下，通过减轻CPU10的负荷，顺利地进行它们的控制。

实施方式2.

接下来，说明本发明的实施方式2。

图9示出该实施方式的描绘装置100的结构。如图9所示，在该实施方式的描绘装置100中，未设置DMA控制器13C的点与上述实施方式1的描绘装置100不同。

图10示出该实施方式的辅助芯片3的结构。如图10所示，在该实施方式中，在辅助芯片3中未设置寄存器数据存储器32的点与上述实施方式1不同。

在该实施方式中，每当辅助芯片3的控制部31写入1行量的数据列时，将1行量的写入的完成通知的信号发送到CPU10。CPU10每当接收到1行量的写入的完成通知的信号时，将向DMA控制器13B的写入开始地址寄存器21设定的地址更新为在接下来的行中与最初的写入开始地址相同的列的地址。

接下来，参照图11的时序图，说明该实施方式的描绘装置100的动作。

图11示出CPU10使某个字符显示于显示部2的显示画面的规定的位置的情况的处理时序。此处，说明使16比特×16比特的字符的图像数据显示于显示部2的显示画面的情况。

首先，CPU10进行DMA控制器13A的寄存器设定（步骤S1）。成为能够从ROM11向辅助芯片3的缓冲器30进行DMA传送的状态。

接下来，CPU10进行DMA控制器13B的寄存器设定（步骤S4）。由此，能够从缓冲器30向VRAM15进行DMA传送。

接下来，CPU10对辅助芯片3的控制部31，发送包括要显示的图像数据的纵横的字节数的描绘命令（步骤S3）。

这些步骤S13至S18的处理是第一行的写入处理。

控制部31在该时刻，检测到第一行的写入结束了，将1行量的数据的写入完成通知的信号输出到CPU20（步骤S40）。

接收该信号，CPU20将DMA控制器13B的写入开始地址更新为接下来的行（步骤S41）。CPU20将传送开始通知通知到控制部31（步骤S42）。

接下来，控制部31对DMA控制器13A输出DMA传送开始的控制信号（步骤S23），对DMA控制器13B输出DMA传送开始的控制信号（步骤S24）。由此，ROM11的图像数据的接下来的地址的1字节量的数据被传送到辅助芯片3的缓冲器30（步骤S25），传送到了缓冲器30的数据被传送到VRAM15的接下来的行的写入开始地址（步骤S26）。

接下来，ROM11的图像数据的接下来的地址的1字节量的数据被传送到辅助芯片3的缓冲器30（步骤S27），传送到了缓冲器30的数据被传送到VRAM15的其接下来的地址（步骤S28）。

这些步骤S40至S42、S23至S28的处理是第二行的写入处理。

如以上详细说明，即使在该实施方式中，每当通过辅助芯片3向VRAM15进行的各行的数据列的写入完成时，CPU10使VRAM15中的写入开始位置换行。由此，能够为了将图像数据从ROM11读入并写入VRAM15而使用DMA控制器13A、13B。其结果，能够减轻在全点阵液晶的显示画面中显示图像时的CPU10的负荷。

在该实施方式中，无需设置DMA控制器13C、寄存器数据存储器32，所以能够减少微型计算机1、辅助芯片3的部件件数。

另外，在上述各实施方式中，在DMA传送之前，从CPU10向辅助芯片3的控制部31，发送了图像数据的纵、横的字节数的信息。但是，也可以通过其他方法，向控制部21发送图像数据的纵、横的字节数的信息。

例如，也可以如图12所示，对ROM11中存储的各个图像数据，附加头部信息40。在头部信息40中，记载了该图像数据的纵的字节数（例如2字节）、横的字节数（例如2字节）等信息。

辅助芯片3的控制部31将从ROM11进行了DMA传送的上位2字节当作头部信息来读取，根据所读取的头部信息，求出所显示的图像数据的各行的数据列的字节长（横的字节长）、和行数（纵的比特长）。

辅助芯片3的控制部31根据所求出的横的字节长，设定寄存器数据存储器32的传送次数。然后，通过DMA控制器13C的DMA传送对DMA控制器13B的传送次数寄存器23设定该传送次数。

辅助芯片3的控制部31在从ROM11对第三字节的数据进行了DMA传送的时刻，对DMA控制器13B输出DMA传送开始的控制信号。由此，能够将第三字节以后的数据对VRAM15进行DMA传送。

另外，行数（纵的比特长）被用于全部图像的写入完成的判定。

实施方式3.

接下来，说明本发明的实施方式3。

图13示出该实施方式的描绘装置100的结构。如图13所示，该实施方式的描绘装置100代替3个DMA控制器13A至13C而设置有1个DMA控制器13D这一点与上述实施方式1的描绘装置100不同。另外，辅助芯片3未与外部I/F14连接的点也与上述实施方式1的描绘装置100不同。

在DMA控制器13D中，除了读出开始地址寄存器21、写入开始地址寄存器22、传送次数寄存器23以外，还设置了反复偏移寄存器24以及反复计数器寄存器25。

对反复偏移寄存器24，设定图像数据的1行的数据列的右端的地址和换行后的写入开始地址的偏移。如图14所示，在写入图像数据4的情况下，offset1和offset2的和成为该偏移。

对反复计数器寄存器25，设定图像数据的行数（纵的比特数）。

首先，CPU10对DMA控制器13D的读出开始地址寄存器21设定ROM11的图像数据的开头地址，对写入开始地址寄存器22设定VRAM15的图像数据的写入开头地址，对传送次数寄存器23设定图像数据的1行量的数据列的字节长（传送1行量的数据列所需的传送次数），进而，将反复偏移寄存器24设定为偏移（参照图14），对反复计数器寄存器25设定行数（图像数据的纵的比特数）。

然后，CPU10对DMA控制器13D输出DMA传送开始的控制信号。于是，DMA控制器13D开始从ROM11向VRAM15的DMA传送。

以ROM11上的图像数据的开头地址、和VRAM15的写入地址为开始位置而开始该DMA传送。

如果写入了图像数据的1行量的数据，则将对VRAM15的写入地址寄存器加上反复偏移寄存器24中设定的偏移而得到的地址设定到写入开始地址寄存器21，从而向VRAM15的写入地址被更新为接下来的行的与写入开始地址相同的列的地址（参照图14）。然后，从更新后的写入开始地址，再次开始数据的写入。

通过反复这样的处理，对VRAM15写入图像数据的各行的数据列。如果反复的数量达到反复计数器寄存器25中设定的数量而写入图像数据的最后的1行量的数据，则设为图像数据的写入完成，DMA传送结束。

如以上详细说明那样，根据该实施方式，即使不设置辅助芯片3，通过将ROM11中存储的图像数据向VRAM15进行DMA传送，也能够在显示部2中显示该图像。

另外，在上述各实施方式中，将图像数据的单位设为图像1字符，但本发明不限于此。例如，即使是如图15（A）所示，连续地横向排列的多个字符的图像数据，也完全能够向VRAM15写入。此处，将最上行一个字节一个字节的数据从左侧设为数据D1、D2、D3、D4。

在该情况下，如图15（B）所示，在ROM11中，从开头地址，按照数据D1、D2、D3、D4这样的顺序存储。

另外，也可以将向缓冲器30传送的传送源不设为ROM11，而设为RAM12。在该情况下，在显示连续地横向排列的2个字符的图像数据的情况下，CPU10在DMA传送之前，从ROM11输入2个字符的图像数据。然后，CPU10将各个图像数据如图16所示，变换为2字符量的1个图像数据而保存到RAM12。在该情况下，向辅助芯片3的缓冲器30传送的传送源成为RAM12。

另外，上述各实施方式的描绘装置100是空气调节装置的遥控器，但也可以是照明装置、其他电气设备的遥控器。

本发明能够不脱离本发明的广义的精神和范围而实现各种实施方式以及变形。另外，上述实施方式用于说明本发明，而不用来限定本发明的范围。即，本发明的范围不是由实施方式而是由权利要求书来示出。另外，在权利要求书内以及与其等同的发明的意义的范围内实施的各种变形被视为本发明的范围内。

本申请基于2010年11月1日申请的日本专利申请2010－245743号。在本说明书中作为参照引入了日本专利申请2010－245743号的说明书、权利要求书、附图整体。

产业上的可利用性

本发明适用于空气调节装置、照明装置等电气设备的遥控器。

Claims

1.一种描绘装置，通过读出将各行的数据列按顺序连结而存储于存储介质的图像信息，并写入二维的图像显示用存储器的规定的区域，从而显示基于所述图像信息的图像，该描绘装置具备：

读出部，与处理器独立地，将存储于所述存储介质的所述图像信息从该图像信息的开头的读出开始位置以规定的单位依次读出；

写入部，与所述处理器独立地，将由所述读出部读出的数据，从所述图像显示用存储器中的写入开始位置以所述规定的单位横向依次写入；以及

写入位置更新部，每当由所述写入部进行的所述各行的数据列的写入完成时，将所述图像显示用存储器中的所述写入开始位置更新为接下来的行的相同列的位置。

2.根据权利要求1所述的描绘装置，其特征在于，

所述处理器、所述存储介质、所述图像显示用存储器、所述读出部、以及所述写入部安装于微型计算机内，

在所述微型计算机的外部，还设置有数据中继部，该数据中继部具有能够在所述存储介质与所述图像显示用存储器之间进行数据的输入输出的缓冲器，

所述读出部是将所述存储介质中的所述读出开始位置、所述图像信息整体的传送所需的传送次数、以及所述缓冲器中的写入位置设定于寄存器的第一DMA控制器，

所述写入部是将所述缓冲器中的读入位置、所述图像信息的各行的数据列的传送所需的传送次数、以及所述图像显示用存储器的所述写入开始位置设定于寄存器的第二DMA控制器。

3.根据权利要求2所述的描绘装置，其特征在于，

所述描绘装置还具备第三DMA控制器，该第三DMA控制器将所述数据中继部保持的数据传送到所述第二DMA控制器的寄存器，

每当向所述缓冲器传送的数据的传送次数达到所述图像信息的各行的数据列的传送所需的传送次数时，所述数据中继部使用所述第三DMA控制器，使所述第二DMA控制器中的所述写入开始位置更新为接下来的行的相同的列的位置。

4.根据权利要求2所述的描绘装置，其特征在于，

每当向所述缓冲器传送的数据的传送次数达到所述图像信息的各行的数据列的传送所需的传送次数时，所述数据中继部对所述处理器输出完成信号，

作为所述写入位置更新部的所述处理器在输入了所述完成信号时，将所述第二DMA控制器中的所述写入开始位置更新为接下来的行的相同的列的位置。

5.根据权利要求3或者4所述的描绘装置，其特征在于，

在所述存储介质中，在所述图像信息的头部部分存储有与所述图像信息的各行的数据列的长度相关的信息，

所述数据中继部从所述缓冲器中所写入的所述图像信息的头部部分抽出与各行的数据列的长度相关的信息，使用所抽出的信息，检测向所述缓冲器传送的数据的传送次数达到了所述图像信息的各行的数据列的传送所需的传送次数。

6.根据权利要求1至5中的任意一项所述的描绘装置，其特征在于，

所述存储介质将构成横写的连续字符的图像存储为所述图像信息。

7.根据权利要求1至5中的任意一项所述的描绘装置，其特征在于，

所述描绘装置还具备变换部，该变换部读入被存储于其他存储介质的多个字符各自的所述图像信息，将构成横写的连续字符的图像作为所述图像信息存储于所述存储介质。

8.根据权利要求1所述的描绘装置，其特征在于，

所述描绘装置设置有第四DMA控制器作为所述读出部、所述写入部以及所述写入位置更新部，所述第四DMA控制器将所述存储介质中的所述读出开始位置、所述图像信息整体的传送所需的传送次数、所述图像显示用存储器中的所述写入开始位置、所述图像显示用存储器中的该行的写入最终位置和接下来的行中的与所述写入开始位置相同的列的位置的差分即偏移、以及所述图像显示用存储器中的所述写入开始位置的更新次数设置于寄存器，

所述第四DMA控制器直至全部传送次数达到所述图像信息整体的传送所需的传送次数，反复执行如下处理：每当向所述缓冲器传送的数据的传送次数达到所述图像信息的各行的数据列的传送所需的传送次数时，通过对向所述图像显示用存储器的当前的写入位置加上所述偏移，将所述图像显示用存储器中的所述写入开始位置更新为接下来的行的相同的列的位置。

9.一种描绘方法，通过读出将各行的数据列按顺序连结而存储于存储介质的图像信息，并写入二维的图像显示用存储器的规定的区域，从而显示基于所述图像信息的图像，该描绘方法包括：

读出工序，使用与处理器独立地动作的DMA控制器，将存储于所述存储介质的所述图像信息从该图像信息的开头的读出开始位置以规定的单位依次读出；

写入工序，使用与所述处理器独立地动作的DMA控制器，将在所述读出工序中读出的数据从所述图像显示用存储器中的写入开始位置以所述规定的单位横向依次写入；以及

写入位置更新工序，每当所述写入工序中的所述各行的数据列的写入完成时，将所述图像显示用存储器中的所述写入开始位置更新为接下来的行的相同的列的位置。